FPGA开发中,细节的描述总结:FPGA设计与验证流程
两篇总结的很好的时序约束的文章:
结合上面一文整理的时序约束笔记: 时序约束笔记
UltraFast 设计方法时序收敛快捷参考指南——xilinx文档
针对快时钟域到慢时钟域情况:
《硬件架构的艺术》第三章
这个PPT对跨时钟域几种情况进行了很好的总结:CDC——讲师卢子威
根据上面PPT总结的文档:CDC总结
Clifford E. Cummings的异步FIFO设计论文1
Clifford E. Cummings的异步FIFO设计论文2
下面两篇专利介绍了深度不是2的幂的FIFO设计:
《硬件架构的艺术》第五章
A PAINLESS GUIDE TO CRC ERROR DETECTION ALGORITHMS
线性反馈移位寄存器(Linear Feedback Shift Register, LFSR)
两个在线生成并行CRC Verilog代码工具:CRC在线工具 CRC generator
SystemVerilog验证--测试平台编写指南:
risc-v介绍博客:从零开始写RISC-V处理器
博客对应代码repo: tinyriscv
此repo实现了一个简单的MIPS五级流水CPU:
实现简单MIPS五级流水CPU对应视频:教你写一个简单的CPU
硬件架构的艺术英文原版:The Art of Hardware Architecture
risc-v介绍博客:从零开始写RISC-V处理器
博客对应代码repo: tinyriscv