# Lab1 运算器与寄存器

### 1. 设计逻辑

(1) ALU: 为了实现 ALU 的加、减、与、或、非、异或功能,用自己拟定的 4 位操作码来区分功能:

用行为级建模风格电路。减法运算为减数取反加一后做加法运算

对于进位的判别:最高位有进位(此时当作无符号数)

对于借位的判别:被减数小于减数,结果符号位为1

对于溢出的判别: 作为有符号数时, 加法: 最高位进位和次高位不同

减法: 取反加一作为加法

对于零标志的判别: 结果为 6'b000000 则零标志为 1

4 位标志位 f[3]=1 零标志 f[2]=1 溢出 f[1]=1 借位 f[0]=1 进位

(2) Fibonacci 数列: 利用 ALU 的加法功能和存储器的存值功能实现 Fibonacci 数列的输出。将两个 6 位初始值分别置于两个存储器清零 后的输入端,存储器为时钟上沿触发,存储器输出接入 ALU 的两个输入端,限定 ALU 的操作数为 0001 执行加法运算,并将输出结果接入 第二个存储器。在下一个时钟上沿,第一个存储器的值更新为第二个存储器的值,第二个存储器的值更新为 ALU 的输出结果。

#### 2. 核心代码

```
23 module lab1_1(
      input [5:0]a,
24 !
25
       input [5:0]b,
      input [3:0]s, //0001加 0010減 0011与 0100或 0101非 0110异或
26
      output reg [5:0]y,
27
      output reg [3:0]f //f[0]进位 f[1]借位 f[2]溢出 f[3]零
28
      );
29
    reg [5:0]c;
30
31 !
32 🖨 always @(*)
       begin
         f=4' b0000;
       case(s)
         4' b0000:
          begin
            y=6' b0; f=4' b0000;
38 :
         end
          4' b0001:
         begin
42
            y=a+b;
             if(y=0)
            begin
44 E
                f[3]=1:
45 !
46 🖨
              else if((a[5]=0 && b[5]=0 && y[5]=1))
              begin
                 f[2]=1;
49
                 f[0]=1;
50 i
              end
51 ⊕
```

```
57 🖨
                   \textbf{else if}((a[5] = 1 \ \&\& \ b[5] = 0 \ \&\& \ y[5] = 0) \ || \ (a[5] = 0 \ \&\& \ b[5] = 1 \ \&\& \ y[5] = 0)) 
58 🖯
                  begin
                      f[0]=1;
59
60 🖨
61 🗀
             4' b0010:
62 🖯
63 🖨
              begin
                  c=~b;
                  c=c+1;
                 y=a+c;
66 :
67 🖨
                  if(a[5]=b[5])
                 begin
68 🗇
                      if(a(b)
69 🖯
                          f[1]=1;
70 🖨
71 🖨
72 🖯
                  else if(a[5]=1 && b[5]=0)
73 🖨
                  begin
74
                     f[1]=1;
                      if(y[5]=0)
75 🖯
76 🖯
                      begin
77
                          f[2]=1;
                      end
78 🖒
79 🗀
                  else if(a[5]=0 && b[5]=1 && y[5]=1)
80 😑
81 🖨
                  begin
                      f[2]=1;
82
83 🗀
```

这里只放 ALU 加法与减法的代码,其他运算过于简单,略过


ALU\_code(2)

Fibonacci 代码:

```
module lab1_3_C(
23 E
                input [5:0]f0,
24
                input [5:0]f1,
25
                input rst,
26
                input clk,
27
                output wire [15:0]fn
28
                );
29
                wire [3:0]s;
30
                reg [15:0]f2;
31
                reg [15:0]f3;
32
       0
                assign s=4' b0001;
33
34
                ALU FIB(. a(f2), . b(f3), . s(s), . y(fn));
35
       0
                always @(posedge clk)
36 □
37 😑
                begin
       0
                    if(rst)
                    begin
39 😑
                         f2<=f0;
40
                         f3<=f1:
41
42 🗀
                    end
43
                    else
44 🖯
                    begin
45
                         f2<=f3;
                         f3 \le fn;
46
47 🖹
                    end
                end
48 (-)
            endmodule
49 🖨
50
```


Fibonacci\_code

### 3. 仿真结果与下载结果:



ALU\_simulation


做 ALU 的仿真时,输入了两组变量: 16 9 和 8 23,分别进行六种运算得到结果



Fib\_simulation

做 Fib 的仿真时, 设定初始输入的值为 0 和 1, 在 reset 后启动

## 下载照片:



ALU 下载照片 (1)



ALU 下载照片 (2)







上图为输出 Fibonacci 数列的抓拍, 初始值为 2 3

### 4. 结果分析

ALU 运算结果准确,Fibonacci 数列输出准确

#### 5. 实验总结

在近3个月没有写 verilog 代码后,对语法有些生疏。还好在编写代码时慢慢找回了感觉。设计 ALU 以及用 ALU 和存储器的组合输出 Fibonacci 数列以实现 ALU 的应用,算不上难度很大的实验,大概主要为了适应。在 Fib 仿真时发现代码逻辑的诸多问题,但已成功修改。

### 6. 意见/建议:

希望在今后的实验中实验要求可以给的更明确, 防止引起歧义而带来没有必要的时间浪费。