
Lab4 存储器与显示控制器

1. 设计逻辑

使用模块化设计,输出 800*600 分辨率的显示器中部 256*256 大小白色 画布,实现画笔。分为时钟分频模块、控制模块、扫描十字模块、VGA 扫描模块以及视频存储器模块。



时钟分频模块 U0 U1,使得输出的时钟频率分别为 50MHz 与 5Hz,作为 VGA 显示扫描时钟以及控制时钟

控制模块以画笔位置为参数, 5Hz 的频率使得按一下移动 5 像素, 当画 笔到边界时, 不能继续移动下去。

获取地址模块是用来获取在哪个地址上操作,得到 16 位地址 VGA 扫描模块使用 800*600 50Hz 的输出

2. 核心代码

(1) 顶层模块

```
23 🖨 module VGA_top(
                                         input [3:0]R,
24
                                         input [3:0]G,
 25
                                         input [3:0]B,
 26
 27
                                         input draw,
 28
                                         input up,
                                         input left,
 29
                                         input right,
 31
                                         input down,
                                         input clk,
 32
 33
                                         input rst,
                                         output [3:0] VGA_R,
 34
                                         output [3:0] VGA_G,
                                         output [3:0] VGA_B,
 36
 37
                                         output VS,
                                         output HS
 38
 39
                                         wire [15:0]a;
 40
                                         wire [15:0]dpra;
 41
                                         wire [11:0]d;
 42
                                         wire [11:0]dpo;
 43
                                         wire [3:0]R_in;
 44
                                         wire [3:0]G_in;
 45
                                         wire [3:0]B_in;
 46
 47
                                         wire [3:0] R_out;
                                         wire [3:0]G_out;
 48
                                         wire [3:0]B_out;
 49
 50
                                         wire we;
                         wire [7:0]x;
 51
53
54
                         wire clk 50mhz
                         wire clk_5mhz;
                        wire clk_5hz;
 56
57
                         wire locked;
58
59
                         assign {R_in, G_in, B_in}=dpo;
                         clk\_wiz\_0 \ \ UO(.\ clk\_5mhz(clk\_5mhz), .\ clk\_50mhz(clk\_50mhz), .\ reset(0), .\ locked(locked), .\ clk(clk)); \\
                         clk_div U1(.clk_in(clk_5ahz),.en(1),.rst(0),.clk_out(clk_5hz));
PCU U2(.clk_5hz(clk_5hz),.rst(rst),.draw(draw),.up(up),.left(left),.right(right),.down(down),.R_in(R),.6_in(G),.B_in(B),.a(a),.data(d),.x(x),.y(y),.we(ve));
 61
62
                         get_addres_data US(.clk_50mhr(clk_50mhr), rst(rst), dpra(dpra));
VGA U4(.clk_50mhr(clk_50mhr), R_in(R_in), G_in(G_in), B_in(B_in), rst(rst), R_out(R_out), G_out(G_out), B_out(B_out), MS(MS), VS(VS));
 63
64
65
66
67
68
69
70
71
72
                          \textbf{Cross U5}(.clk\_50mhz(clk\_50mhz),.rst(rst),.R\_out(R\_out),.G\_out(G\_out),.B\_out(B\_out),.x(x),.y(y),.VGA\_R(VGA\_R),.VGA\_G(VGA\_G),.VGA\_B(VGA\_B)); \\ \textbf{Cross U5}(.clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.Clk\_50mhz(clk\_50mhz),.
                         dist_mem_gen_0 U6(
                                                                   d(d),
                                                                   dpra(dpra),
                                                                   clk(clk_5hz),
                                                                   we(we),
                                                                   dpo(dpo)
 75 endmodule
```

(2) 时钟分频模块

```
23 🖨 module clk_div(
        input clk_in,
        input en,
25
26
        input rst,
        output reg clk_out
        );
28
        reg [22:0]cnt;
29
30
31 🖯
        initial
        begin
32 😑
33
           clk_out<=0;
            cnt<=23' b0;
35 🖨
        end
36
               always @(posedge clk_in)
     37 🖯
     38 ⊖
              begin
     39 🖨
                 if(en)
                  begin
     40 🗇
                       if(rst)
     41 ⊖
     42 😑
                      begin
                           clk_out<=0;
     43
                          cnt<=23' b0;
     44
     45 🖨
                      end
                      else if(cnt>=23' d49999)
     46 🖨
                      begin
     47 🗇
                          clk_out<=~clk_out;
     48
                           cnt<=23' b0;
     49
     50 🖒
                      end
                       else
     52 🗀
                       begin
                           ent<=ent+23' d1;
     53
                       end
     54 合
     55 🗀
                  end
     56 🖨
               end
     57 🖨 endmodule
```

(3) 控制模块

```
40 I
  44
           assign a=x+256*y;
  45
           assign u=up && ~left && ~right && ~down;
                                                      //打表表示实际控制方向,共8个方向
  46
           assign l=~up && left && ~right && ~down;
  47
           assign r=~up && ~left && right && ~down;
  48
           assign d=~up && ~left && ~right && down;
  49
  50
           assign ul=up && left && ~right && ~down;
           assign ur=up && ~left && right && ~down;
  51
           assign dl=~up && left && ~right && down;
  52
           assign dr=~up && ~left && right && down;
  53
  54
           assign we=draw;
always @(posedge clk_5hz or posedge rst)
begin
   if(rst)
   begin
      x \le RST_X;
      y<=RST_Y;
   end
   else
   begin
       if(u)
       begin
           y<=(y>0)? (y-1):y; //碰到边界则无法继续下去
       else if(1)
       begin
         x < =(x > 0)? (x-1):x;
          y<=y;
       end
       else if(r)
       begin
          x<=(x<255)? (x+1):x;
          y<=y;
       end
       else if(d)
       begin
          x<=x:
          y<=(y<255)? (y+1):y;
```

else if(ul)

```
always @(posedge clk_5hz)
13 🖨
14 🖯
       begin
15 🖯
           if(draw)
16 🖨
          begin
17
              data = \{R_in, G_in, B_in\};
            end
18 🗀
19
20 🖨
           begin
              data<=12' b111111111111;
21
           end
22 🗀
23 🖨
24 🖨 endmodule
```

(4) 获取地址模块

```
parameter LINE1=272;
                       parameter LINE2=528;
                       parameter LINE3=800;
                       parameter LINE4=856;
                       parameter LINE5=976;
                       parameter LINE6=1040;
                       parameter ROW1=172;
                       parameter ROW2=428;
                       parameter ROW3=600;
                       parameter ROW4=637;
                       parameter ROW5=643;
                       parameter ROW6=666;
always @(posedge clk_50mhz or posedge rst)
begin
   if(rst)
   begin
      line<=0;
       row<=0;
    end
   else
   begin
       if(line<LINE6-1)
       begin
          line<=line+1;
          row<=row;
       else if(line=LINE6-1 && row!=ROW6-1)
          line<=0;
           row <= row +1;
       else if(line=LINE6-1 && row=ROW6-1)
          line<=0;
          row<=0;
       end
   end
end
```

```
72 🖯
          always @(posedge clk_50mhz or posedge rst)
73 🖨
          begin
74 🖨
             if(rst)
              begin
75 🖯
76
                 dpra<=0;
77 🖒
             end
             else
78
79 😑
             begin
80 🖨
                 if(row<ROW1-1)
81 🖨
                 begin
82
                     dpra<=0;
83 🖨
84 😓
                 else if(row>=ROW1-1 && row<ROW2-1)
85 🖨
86 🖯
                    if(line<LINE1-1)
87 😑
                    begin
88
                         dpra<=0;
                     end
89 🖨
                     else if(line>=LINE1-1 && line<LINE2-1)
90 😑
91 🖨
                         dpra<=(line-LINE1+1)+(row-ROW1+1)*256;</pre>
92
93 🗀
94
95 🖨
                     begin
                        dpra<=0;
96
                     end
97 🖨
98 🖨
                 end
99
                  else
100 🖯
                 begin
```

(5) VGA 扫描代码

```
always @(posedge clk_50mhz)
begin
    if(row<ROW1-1)
    begin
        R_out<=0;
        G_out<=0;
        B_out<=0;
    end
    else if(row>=ROW1-1 && row<ROW2-1)
    begin
        if(line<LINE1-1)
        begin
            R_out<=0;
            G_out <=0;
            B_out <= 0;
        end
        else if(line>=LINE1-1 && line<LINE2-1)
        begin
            R_out <= R_in;
            G_out<=G_in;
            B_out <= B_in;
        end
```

```
always @(posedge clk_50mhz or posedge rst)
          begin
             if(rst)
                HS<=0;
              else
             begin
                if(line<LINE4-1)
                begin
                    HS<=1;
                 end
                 else if(line>=LINE4-1 && line<LINE5-1)
                 begin
                   HS<=0;
                 end
                 else
                   HS<=1;
              end
          end
     always @(posedge clk_50mhz or posedge rst)
     begin
        if(rst)
        begin
          line<=0;
           row<=0;
         end
         else
        begin
            if(line<LINE6-1)
            begin
               line<=line+1;
               row<=row:
            else if(line=LINE6-1 && row!=ROW6-1)
            begin
               line<=0;
               row<=row+1;
                                               //循环,不出边界
            else if(line=LINE6-1 && row=ROW6-1)
            begin
               line(=0;
               ----/-0.
145 🗀
146 🖯
                  else if(line=LINE6-1 && row=ROW6-1)
147 🖨
                 begin
148
                     line<=0;
                      row<=0;
149
150 🗀
                 end
151
             end
152 🗀
         end
153 @ endmodule
154
```


(6) 十字扫描代码

```
wire is_cross;
wire is mark_x, is mark_y, is mark;
wire is_mark_u_x, is_mark_u_y, is_mark_u;
wire is_mark_l_x, is_mark_l_y, is_mark_l;
wire is_mark_r_x, is_mark_r_y, is_mark_r;
wire is_mark_d_x, is_mark_d_y, is_mark_d;
parameter LINE1=272;
parameter LINE2=528;
parameter LINE3=800:
parameter LINE4=856;
parameter LINE5=976;
parameter LINE6=1040;
parameter ROW1=172;
parameter ROW2=428;
parameter ROW3=600;
parameter ROW4=637;
parameter ROW5=643;
parameter ROW6=666;
reg [15:0]line;
reg [15:0]row;
assign is_mark_x=((line>=LINE1-1) && (line<LINE2-1) && (line-LINE1+1=x))? 1:0; //面十字, 先找到中心点
assign is_mark_y=((row>=ROW1-1) && (row<ROW2-1) && (row-ROW1+1==y))? 1:0;
assign is_mark=is_mark_x && is_mark_y;
assign is_mark_u_x=((line)=LINE1-1) && (line<LINE2-1) && (line-LINE1+1=x))? 1:0; //中心点上部
assign is_mark_u_y=((row>=ROW1) && (row<ROW2-1) && (row-ROW1+1==y-1))? 1:0;
assign is_mark_u=is_mark_u_x && is_mark_u_y;
assign is_mark_l_x=((line)=LINE1-1) && (line<LINE2-1) && (line-LINE1+1=x-1))? 1:0; //中心点左部
assign is_mark_l_y=((row>=ROW1) && (row<ROW2-1) && (row-ROW1+1==y))? 1:0;
assign is_mark_l=is_mark_l_x && is_mark_l_y;
assign is_mark_r_x=((line)=LINE1-1) && (line<LINE2-1) && (line-LINE1+1=x+1))? 1:0; //中心点右部
assign is_mark_r_y=((row>=ROW1) && (row<ROW2-1) && (row-ROW1+1==y))? 1:0;
assign is_mark_r=is_mark_r_x && is_mark_r_y;
assign is_mark_d_x=((line>=LINE1-1) && (line<LINE2-1) && (line-LINE1+1=x))? 1:0; //中心点下部
assign is_mark_d_y=((row>=ROW1) && (row<ROW2-1) && (row-ROW1+1==y+1))? 1:0;
assign is_mark_d=is_mark_d_x && is_mark_d_y;
assign is_cross=is_mark || is_mark_u || is_mark_l || is_mark_r || is_mark_d;
assign VGA_R=is_cross? 4'b0000:R_out;
assign VGA_G=is_cross? 4'b0000:G_out;
assign VGA_B=is_cross? 4'b0000:B_out;
```

```
84 ;
85 😑
           always @(posedge clk_50mhz or posedge rst)
86 🖨
          begin
87 😑
              if(rst)
88 😑
              begin
89
                 line<=0;
                  row<=0;
90
              end
91 🗀
              else
92
93 🖨
              begin
94 😓
                  if(line<LINE6-1)
95 <del>.</del>
                 begin
                      line<=line+1;
96
97
                     row<=row;
                  end
98 😑
                  else if(line=LINE6-1 && row!=ROW6-1)
99 😑
100 🖨
                 begin
                     line<=0;
101
                      row<=row+1;
102
103 🖨
                  end
                  else if(line=LINE6-1 && row=ROW6-1)
104 😓
105 🖯
                  begin
106
                     line(=0;
                     row<=0;
107
                  \quad \text{end} \quad
108 🗀
109 🗀
              end
110 🖨
           end
111 🖨 endmodule
112
```

3. 仿真结果与下载结果:

下载结果:





4. 结果分析

下载结果正确, 斜向移动有轻微抖动

5. 实验总结

本次试验学习了 VGA 的扫描与存储器 IP 核的使用,成功在显示屏上 扫描出了 256*256 的画布以及十字画笔。可以对 VGA 扫描的使用有了更 深入的了解。但是生成比特流时间过长,导致 debug 的时间也非常长。