

# Quiz 0521

---

1. 考虑一个8处理器的多核芯片，其中每个处理器都有自己的L1和L2缓存，并且在L2缓存之间的共享总线上执行窥探(snooping)。
  - 假设L2的平均访问时间是15个周期，不管是否存在一致性失效。
  - 假设时钟速率为3.0GHz，CPI为0.7，Load/Store的频率为40%。

如果我们的目标是不超过50%的L2带宽被一致性失效流量消耗，那么每个处理器的最大一致性失效率是多少？

$$Cache\ cycles\ available = clock\ rate / Cycles\ per\ request * 50\% \quad (1)$$

$$Cache\ cycles\ available = MemoryReferences / clock / processor * clock\ rate * processor\ count * CMR$$

$CMR$ 为coherence miss rate

2.
  - 计算机体系架构中Coherence 与 Consistency的区别？
  - 对于共享cache，组相联度少于核的数量或者共享该cache的线程数，会发生什么问题？