

作业（高速缓存、虚拟内存、高速缓存一致性）

UNikeEN

1. 直接映射（directed mapped）：

为了将内存数据块放置到高速缓存中，可以将内存地址分几部分看待：

Tag bits	Index bits	Offset bits
----------	------------	-------------

Offset bits 是块内偏移，Index bits 用于标记该内存数据块在高速缓存中的组号 (set number)，剩下的 tag bits 是该数据块的标记。

如果高速缓存采用直接映射（direct mapped）采用写直达（write through）的更新策略，那么高速缓存中每一行包含的内容为：cache data block, tag, valid bit，不需要包含 dirty bit。

根据已知信息，请填写下表中的空格部分：

Address size(bits) 内存地址的长度, 寻址到 byte	Cache size	Block Size 数据块大小	tag bits tag 位数	Index bits Index 位数	Offset bits 块内偏移位数	Bits per row 每一行的总位数
16	4KB	4B	4	10	2	32+4+1
32	32KB	16B	17	11	4	146
32	64KB	16B	16	12	4	145
64	2048KB	128B	43	14	7	1068

2、组相联映射(set associative)：

假设某计算机的主存地址空间大小为 64MB，采用字节编址方式。其 cache 数据区容量为 4KB，采用 4 路组相联映射方式、LRU 替换和回写 (write back) 策略，块大小为 64B。请问：

- (1) 主存地址字段如何划分？要求说明每个字段的含义、位数和在主存地址中的位置。
- (2) 该 cache 的总容量（不仅包括数据区容量）有多少位？

答：(1) 由地址空间 64MB 可知地址长度共 26 位，index 索引需 $\log(4KB/64B/4) = 4$ 位，块内偏移需 $\log(64B) = 6$ 位，剩余为 tag 共 $26 - 6 - 4 = 16$ 位。

故划分如下：[25:10] tag，[9:6] index，[5:0] offset

(2) 每块数据区 $64 \times 8 = 512$ 位，有效位 1 位，写回用 dirty bit 需 1 位，标志 16 位，4 路组相联需 LRU 位 $\log(4) = 2$ 位。

cache 共 64 行，总容量为 $64 \times (1 + 1 + 16 + 2 + 512) = 34048$ 位

3、不同映射策略的比较

高速缓存容量为 4 Kbyte，高速缓存数据块的大小为 256 byte。考虑以下两种设计：

- 1) 直接映射（direct mapped）
- 2) 使用 LRU 替换策略的全相联映射（fully associative cache with an LRU replacement policy）

假设内存物理地址为 16 位，请找出一个地址访问序列（内存地址可以用四位 16 进制数表示），使得重复无限次地访问这个地址序列，可以导致直接映射高速缓存的命中率比采用 LRU 替换策略的全相联映射高速缓存的命中率高。

答：共 $4K/256 = 16$ 块缓存数据块，设计地址访问序列如下：

0000、0100、0200……0F00、1000。除去第一个访问周期两者均全部 miss 外，之后每周直接映射只发生两次 miss（0000、1000）；全相联全部 miss。重复无限次访问，前者命中率约 88%，后者约 0%。

4、平均存储器访问时间（Average Memory Access Time: AMAT）

AMAT 是内存访问的平均（expected）时间，可以用以下公式来估算：

$$AMAT = hit_time + miss_rate \times miss_penalty$$

- Hit_time: cache hit 时，访问 cache 所花的时间
- Miss_rate: 高速缓存的失效率
- miss_penalty: 当发生 cache miss 时，需要花的额外的访存时间，所以一次 cache miss 需要花费 (hit_time + miss_penalty) 的时间

假设高速缓存系统的属性如下，求 AMAT 是多少？

- a) L1\$ hits in 1 cycle (local miss rate 25%)
- b) L2\$ hits in 10 cycles (local miss rate 40%)
- c) L3\$ hits in 50 cycles (global miss rate 6%)
- d) Main memory hits in 100 cycles (always hits)

Global miss rate 和 Local miss rate 的定义请参考如下描述：

Global miss rate:

– the fraction of references that miss some level of a multilevel cache misses in this cache divided by the total number of memory accesses generated by the CPU

在多级 cache 中失效次数所占的比例，也就是需要访问主存的次数/总的访问次数

Local miss rate – the fraction of references to one level of a cache that miss 在某一级 cache 中失效次数所占的比例；

$$\text{Local Miss rate L2\$} = \text{L2\$ Misses} / \text{L1\$ Misses}$$

答：AMAT = $1 + 0.25 \times 10 + 0.25 \times 0.4 \times 50 + 0.06 \times 100 = 14.5$ cycles

5、虚拟存储器（Virtual Memory）

程序中使用的内存地址是虚拟地址，一个虚拟地址（VA）可以看作两部分：虚页号、页内偏移（page offset），如下图中标示：


Virtual Page Number	Page Offset
---------------------	-------------

但事实上无论是数据还是指令都是存放在物理内存上的。一个物理地址（PA）也可以看作两部分：物理页号、页内偏移。如下图中标示：

Physical Page Number	Page Offset
----------------------	-------------

如果页大小是 4KB=4096 bytes，那么 page offset 就是 12 位。

将 VA 转换为 PA 会使用到快表（TLB）和页表（Page Table）。下图示意了 TLB 和页表（p 在内存访问时所处的位置。



每一个进程都有一个页表，页表存储在内存中，操作系统通过设置一个专用寄存器的值，告诉硬件页表在内存中的起始地址。每当切换进程时，操作系统会将要执行的进程的页表起始地址转载到这个专用寄存器中。

页表的结构一般如下：

The Page Table

Index = Virtual Page Number (VPN) (not stored)	Page Valid	Page Dirty	Permission Bits (read, write, ...)	Physical Page Number (PPN)
0				
1				
2				
...				
(Max virtual page number)				

每一个页表项（page table entry）除了记录虚页号（VPN）和物理页号（PPN）的映射关系之外，还设置了有效位、脏位和权限位：

- “page valid” 有效位：用于标记该虚页是否在内存中；
- “page dirty” 脏位：操作系统需要知道，是否将该内存页更新到磁盘上；
- “permission bits” 权限位：用于限制对该页进行某种操作。

快表（TLB）是页表的缓存（cache），假设 TLB 如果采用全相联映射（fully associative）机制，它的结构如下：

TLB Entry Valid	Tag = Virtual Page Number	Page Table Entry		
		Page Dirty	Permission Bits	Physical Page Number
...

回答问题：

1) 如果页表地址寄存器中装入了新的值，TLB 会发生什么操作？

答：TLB 中的有效位全部置零。新页表加载后，原 TLB 中的项全部失效了。

2) 某个处理器内存地址长度为 16 位，页大小为 256 byte，TLB 采用全相联映射，总共有 8 个 TLB 表项， 并采用 LRU 替换机制（LRU 位有 3 位，可以表示 8 个 TLB 表项的访问次序。如果 LRU 位的值为 0，表示该页最近刚刚被访问）。

假设当前进程初始时 TLB 的内容如下， 并假设该进程访问的所有页既可以读也可以写。

Initial TLB

VPN	PPN	Valid	Dirty	LRU
0x01	0x11	1	1	0
0x00	0x00	0	0	7
0x10	0x13	1	1	1
0x20	0x12	1	0	5
0x00	0x00	0	0	7
0x11	0x14	1	0	4
0xac	0x15	1	1	2
0xff	0x16	1	0	3

假设现在空闲的物理页是：0x17, 0x18, 0x19;

如果接下来，用标记出的访问模式（读或者写）对以下内存地址进行访问：

Access pattern:

Read	0x11f0
Write	0x1301
Write	0x20ae
Write	0x2332
Read	0x20ff
Write	0x3415

请画出完成以上访问后，TLB 的 final state。

VPN	PPN	Valid	Dirty	LRU
0x01	0x11	1	1	5
0x13	0x17	1	1	3
0x10	0x13	1	1	6
0x20	0x12	1	1	1
0x23	0x18	1	1	2
0x11	0x14	1	0	4
0xac	0x15	1	1	7
0x34	0x19	1	1	0

6. 高速缓存一致性

考虑一个由 3 个处理器构成的基于总线的共享存储器系统。该共享存储器被分为 x,y,z,w 四块。每个处理器有一个高速缓存，且在任何给定时间只能安装一块。每一块可能处于两个状态之一：有效 (V) 或无效 (I)。假定高速缓存开始时已被清空，且存储器的内容如下：

存储器块	x	y	z	w
内容	20	30	50	20

考虑遵循以下给定顺序的存储器访问事件序列：

- 1) P1: Read(x); 2) P2: Read(x) 3) P3: Read(x) 4) P1: x=x+25 ;
- 5) P1: Read(z); 6) P2: Read(x) 7) P3: x=15 8) P1: z=z+10

高速缓存的采用的协议为：写回法和写无效协议。说明在上述的每一次操作后高速缓存和存储器的内容以及高速缓存块的状态。

事件	P1 的高速缓存	P2 的高速缓存	P3 的高速缓存	主存			
				x	y	z	w
初始	(I) 清空	(I) 清空	(I) 清空	20	30	50	20
P1: Read (x)	(V) 20	(I) 清空	(I) 清空	20	30	50	20
P2: Read (x)	(V) 20	(V) 20	(I) 清空	20	30	50	20
P3: Read (x)	(V) 20	(V) 20	(V) 20	20	30	50	20
P1: x=x+25	(V) 45	(I) 20	(I) 20	20	30	50	20
P1: Read (z)	(V) 50	(I) 20	(I) 20	45	30	50	20
P2: Read (x)	(V) 50	(V) 45	(I) 20	45	30	50	20
P3: x=15	(V) 50	(I) 45	(V) 15	45	30	50	20
P1: z=z+10	(V) 60	(I) 45	(V) 15	45	30	50	20