计算机组成原理 实验(二)

实验项目名: 总线控制实验

实验类型: 验证性实验

实验设备与软件环境: TEC-9 计算机组成原理实验台、PC 机、组成原理实验环境 **实验要求:**

- (1) 理解通过总线实现计算机内部设备互联的原理和结构;
- (2) 理解总线的共享特性,及其带来的争用、广播特性:
- (3) 掌握计算机内部通过总线进行数据传输的控制原理和控制方法。

实验内容:

- (1) 理解实验台所采用的总线结构。
- (2) 完成本次实验所需的电路连接。

将实验过程中涉及的功能模块所需要的**控制信号**与控制开关连接,使其可以通过控制开关手动控制。

(3) 利用总线完成器件之间的数据传输。

通过合理地设置控制信号,完成要求的数据传输,理解总线的作用。

(4) 自行设计数据传输例子,说明总线的特性-争用和广播。

实验详细说明:

1、实验台所采用的总线结构

TEC-9 实验台模拟的计算机系统采用的是双总线结构,分别是数据总线-DBUS 和指令总线-IBUS,结构框图如图 1 所示。实验台通过双端口 RAM 充当了分离的数据和指令存储器结构,由此引出了两条独立的总线。

如图 1 所示,<mark>蓝色的总线</mark>是数据总线 DBUS,实验台上的主要部件: ALU、寄存器堆、数据开关、存储器的数据端口以及用于生成指令地址的 IAR 寄存器都挂接在 DBUS 上,因此,它们之间可以通过该总线进行数据交互。

仔细观察图 1, 思考下, 以下情况如何通过 DBUS 进行数据传输:

- ① 通过数据开关输入数据写入寄存器。
- ②ALU 的两个运算数分别来自存储器和寄存器。
- ③ALU 的运算结果写入存储单元。

图 1 中,<mark>紫色的总线</mark>是指令总线 IBUS,仔细观察 IBUS 的数据通路,能够看出它的主要作用是完成 RAM 的指令端口到指令寄存器 IR 之间的数据传输,实现取指令操作。





图 1 实验台的总线结构框图

2、本次实验涉及的控制信号

本次实验的主要目的是理解总 线的作用,理解计算机系统中如何 通过总线这种互联方式实现数据的 传输。为了达到这一实验目的,本 次实验主要涉及寄存器堆和输入开 关两个部件即可。图 2 详细示意了 这两个模块与数据总线 DBUS 之间 的通路,以及控制信号,红色的是 控制信号,黄色的是节拍信号。

(1) 寄存器堆 RF

实验台采用的寄存器堆(RF) 包含四个寄存器 R0-R3,一个写入 口和两个读出口 A 口和 B 口。写入 口经暂存器 ER 连接到数据总线



DBUS上,因此,向寄存器写入数据时,首先要将数据总线 DBUS上的数据存入暂存器 ER,然后再在写控制信号的作用下,写入选中的寄存器。读出口 A 和 B,可同时进行读操作,分别在不同读控制信号的作用下,将选中的寄存器内容输出到相应的读出口。

- **★ LDER** ER 加载控制,将数据总线 DBUS 的内容加载到写入口暂存器 ER 中。
- **★ WR1、WR0** 选择要写入的寄存器号。
- ★ WRD 写寄存器控制信号,为1时,将ER的内容写入WR1、WR0指定的寄存器中。
- **★ RS1、RS0** 选择从 B 口读出的寄存器号,并进行读操作。
- **▼ RD1、RD0** 选择从 A 口读出的寄存器号,并进行读操作。
- ★ RS-BUS B 口数据送 DBUS 的控制信号。

思考:如何操作控制信号实现对寄存器堆中 Ri 寄存器的访问?

① 写 Ri (假设待写入数据已保存到 ER 中)

WR1、WR0 组合设置为 i (i=0~3), WRD 设为 1。

② 将 Ri 从 B 口读出

RS1、RS0组合设置为i。

③ 将Ri从A口读出

RD1、RD0 组合设置为 i。

(2) 输入开关 SW

输入开关单元包括 SW0~SW7 共 8 个开关,可以通过拨动开关输入一个八位的二进制数。

★ SW-BUS – 开关送总线控制信号,将开关输入的 8 位二进制数送到数据总线 DBUS 上。

(3) 其他控制信号

由于 ALU、双口 RAM 和 IAR 寄存器也都挂接在数据总线 DBUS 上,因此为了能够正确地利用总线进行数据传输,还涉及到以下控制信号。

- **★ ALU-BUS** ALU 运算结果送数据总线 DBUS。
- **★ IAR-BUS** IAR 寄存器内容送数据总线 DBUS。
- * CEL 和 LRW CEL 为双口 RAM 的左口选中信号,LRW 为双口 RAM 的左口读/写控制信号。从图 1 中能够看出,双口 RAM 的左口为数据口,连接在数据总线 DBUS 上。CEL=1,将选中与 DBUS 连接的存储器的左端口,此时,若 LRW=0,进行读操作,LRW=1,进行写操作。

思考: 利用数据总线进行数据传输时, 为什么需要合理设置以上信号?

提示: 与总线的特性有关。

3、实验操作方法

(1) 硬件连线

将本次实验涉及的控制信号连接到控制开关上。

控制	开关单元	寄存器堆									
信 号	SW-BUS	写寄存器					读寄存器				
	SW-DUS	LDER	WR1	WR0	WRD	RS1	RS0	RS-BUS	RD1	RD0	
开关	К0	K1	K2	К3	K4	K5	K6	K7	K8	К9	
	每个信号一个开关,需要记清楚对应关系。										
控制	其他防止总线冲突的信号										
信号	ALU-BUS	IAR-BUS		CEL LRV		7					
开关	K10	K11		K12	K13						
	数据传输时,为防止总线上的数据冲突,将 ALU-BUS、IAR-BUS、CEL 接地。										

(2) 实验台设置

- ① 本次实验采用手动方式,将 DB、DZ、DP 设为 001,单拍工作模式。
- ② 将控制器设置为"脱机"方式
- ③ 使用 USB-串口电缆,将实验台和 PC 机的 USB 口连接起来。打开电源,通过"硬件管理器" 找到 USB 转换的 COM 口,修改编号。打开桌面的"计算机组成原理实验环境",点击"联机"键, 与正确的 COM 口进行连接。

(3) 控制信号的操作方法

▶ 向寄存器写入特定数据

① 拨动输入数据开关,设置好待写入的一个8位二进制数;

将控制开关 SW-B, LDER 置为有效;

按一下 QD 按键,控制信号生效,开关输入的数据写入寄存器堆的暂存器 ER。

② 将上一步的控制信号关闭。

将控制信号 WR1、WR0 设置为寄存器的编号 i;将 WRD 置为有效;

按一下 QD 按键,控制信号生效,数据由暂存器 ER 写入目的寄存器。

写入寄存器操作完毕,将所有的控制信号关闭。

▶ 读寄存器

寄存器堆的 A 口送往 ALU 的一个输入端 DR2, B 口送往数据总线 DBUS。因此,本次实验中请通过 B 口读取寄存器。

① 将控制信号 RS1、RS0 设置为待读取寄存器的编号 i; 同时控制 RS-BUS 有效;

按一下 QD 按键,控制信号生效,数据由寄存器读出到数据总线 DBUS,可以通过观察数据

总线指示灯, 确认操作是否成功。

思考: 如何将寄存器 Ra 的内容传送到寄存器 Rb?

提示: 先读 Ra, 并经总线存入暂存器 ER; 再由 ER 写入寄存器 Rb。

▶ 验证总线的特性

总线是共用的一组信息传输线,但某一时间只能允许一个器件发送数据,具有互斥性,否则就会出现数据冲突,但可有多个器件同时接收数据,具有广播特性。请大家利用实验台,设计数据传输的例子,说明总线的特性,加深对总线特性的理解。

①互斥特性*

重新进行上述写寄存器操作,将连接总线上的数据发送方 ALU、存储器的左端口、IAR 寄存器中的任何一到多个和 SW-B 同时设为有效,观察开关设置的数据能否正确写入目的寄存器中,思考为什么?

②广播特性*

挂接到总线上的接收器件,包括寄存器堆、ALU的两个端 DR1 和 DR2,双口 RAM的两个地址寄存器 AR1 和 AR2,双口 RAM的左数据端口,地址生成部件的寄存器 R4。通过数据开关向数据总线打一个数据,将上述多个接收器件的总线加载控制信号置为有效,观察效果。

M1、M2: ALU 两个数据端 DR1 和 DR2 的数据来源选择控制信号,当 M1(M2)=1 时,选择来自 DBUS 的数据。

测试广播特性:可以将 M1\M2 接 VCC,同时控制 ALU 的两个端的锁存信号 LDDR1 和 LDDR2 有效,从开关输入数据,观察实验台运算器单元的 A 和 B 组指示灯,看看数据是否能同时通过总线打入 DDR1 和 DDR2。

实验报告要求:

- (1) 根据个人理解.画出本次实验的模型机逻辑框图。
- (2) 详细说明本次实验所用到的控制信号及作用,以及与控制开关的对应连接。
- (3) 在实验台上完成以下操作,并写出相应的控制信号序列:
 - a) 向寄存器 Ri 写入特定数据;
 - b) 从指定端口读出寄存器 Ri 的内容;
 - c) 将寄存器 Ra 的内容写入寄存器 Rb 中;
 - d) 寄存器 Ra 和 Rb 内容交换 (a≠b)。
- (4) 自行设计数据传输的例子,说明总线的争用特性。
- (5) 根据老师的提示,设计数据传输的例子,说明总线的广播特性。