بسمه تعالى



دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

پروژه طراحی سیستم های دیجیتال

اعضای گروه:

اميرحسن جعفرآبادي

(k°°I°kVAV)

سید علی جعفری

(۴۰۰۱۰۴۸۸۹)

سید علی طیب


(400101078)


استاد:

امين فصحتى


1– شېپەسازى

برای شبیه سازی و سنتز پروژه در نرم افزار vivado باید ابتدا یک پروژه ی خالی از نوع RTL ایجاد کنیم.







سپس در بخش add sources با استفاده از add directory فولدر cnn_open ریپازیتوری گیت را اضافه می کنیم.




در بخش انتخاب FPGA مدل xkcu040-ffva1156-2-e را انتخاب می کنیم که مدل استفاده شده در بورد KCU105 می باشد.



پس از ساخته شدن پروژه چند ارور وجود دارند که به دلیل این است که vivado فایل ها را به عنوان vivado خوانده است. ما باید در بخش source file properties نوع فایل ها را به system verilog تغییر دهیم.



برای شبیهسازی در تنظیمات شبیهسازی simulation top module name را تغییر داده و از tb system top به tb تغییر می دهیم. (تصویر مربوطه در صفحه بعد میباشد)



پس از لانچ سیمولیشن به دو خطا برمیخوریم. خطای اول دوبار تعریف شدن متغیر cnt_kx در فایل cnt_kx است که با کامنت کردن تعریف دوم بر طرف میشود.

خطای دوم اشکال در آدرس فایل test_1000f.yuv(عکس های ورودی برای تست) در تستبنچ است که با تبدیل آدرس از relative به absolute برطرف می شود.

برای بررسی بهتر تعداد تست های اجرا شده را از 20 به 100 تغییر می دهیم. این کار با تغییر ورودی تسک drive_frame در فایل lenet_tb انجام می شود.

پس از لانچ کردن شبیهسازی و اجرای تستبنچ خروجی های خط به خط مثل خط زیر می گیریم: این خط می گوید که frame اول توسط ماژول عدد 7 تشخیص داده شده است.

برای بررسی دقت ماژول باید label های صحیح را داشته باشیم. می توان از فایل PNG برای بررسی دقت در کنار پروژه قرار داشت استفاده کرد اما برای تسریع کار و محاسبه ی دقت test_900.png به صورت اتوماتیک و غیر دستی نیاز به label ها به صورت غیر متنی داریم. برای این کار با کد پایتون زیر 1000 برچسب اول را به دست می آوریم.

```
import tensorflow as tf
(train_images, train_labels), (test_images, test_labels) = tf.keras.datasets.mnist.load_data()
test_labels[:1000]
```

سپس برای محاسبه ی دقت خروجی از کد زیر استفاده می کنیم که خروجی testbench را در output قرار می دهیم و در نهایت درصد دقت چاپ می شود.

```
import pandas as pd
from io import StringIO

output = """"""

data = pd.read_csv(StringIO(output), sep = "\s+", header = None)
right = 0
wrong = 0
for index, value in enumerate(data[6].tolist()):
    if value == labels[index]: right = right+1
    else : wrong=wrong+1

print((right/(right+wrong)) *100)
```

2- مشخص کردن ماژول های ضرب کننده و جمع کننده

واحد ضرب کننده و جمعکننده در فایل cnn.v موجود است. پس از مشاهده کد و بررسی عملکرد ماژول های مختلف، به این نتیجه رسیدیم که کار جمعکننده را ماژول acc و کار ضربکننده را ماژول mac انجام میدهد.

ضربکننده (mac):

ورودی و خروجی های این ماژول در پایین قابل مشاهده است:

```
module mac#(
        parameter INPUT_NUM = 1  // input plane_num
        input
                                                                                    clk,
        input
                                                                                    rstn,
        input
                                                                                    d_en,
                [`WDP*INPUT_NUM-1:0]
        input
                                                          d,
                [`WDP*INPUT_NUM-1:0]
        input
        input
                                                                                    q_en,
        input
                                                                                    q_en_b1,
        output [`WDP*2-1:0]
                                                                   q
        );
```

همانطور که در تصویر بالا مشاهده میشود، پارامتر INPUT_NUM داریم که به طور پیش فرض 1 است. اما میتوان آن را هنگام نمونه گیری از این ماژول تغییر داد.

یکسری سیگنال های کلاک و ریست و enable موجود است.

WDP*INPUT_NUM و d است. که آرایه ای است که طول آن به اندازه d و d است. (WDP = WD + 1)

<u>WD : تعداد بیت طول داده</u>

در نهایت هم متغیر q داریم که تک بیت خروجی ما خواهد بود. (گویی این ماژول بعد از ضرب نظیر به نظیر بیت های آرایه، همه آنها را باهم جمع میکند.)

عملکرد : به طور کلی این ماژول درایه های آرایه d و w را نظیر به نظیر در هم ضرب میکند. و در هر مرحله نتایج را باهم جمع میکند.

جمعکننده (acc):

ورودی و خروجی های این ماژول در پایین قابل مشاهده است:

```
module acc #(
        parameter INPUT_NUM = 1,
        parameter WIGHT_SHIFT = 8
        input
                                                                                                              clk,
        input
                                                                                                              rstn,
        input
                                                                                                              go,
        input
                                                                                                              en,
        input
                                                                                                              first_data,
                                                                                                              last_data,
        input
                         [`WDP*INPUT_NUM-1:0]
        input
                                                                                    data_i,
                         [`WD_BIAS:0]
        input
                                                                                             bias,
        input
                         [`WDP*INPUT_NUM-1:0]
                                                                                    weight,
        output reg
                                                                                                              q_en,
        output reg
                         [`WD:0]
        );
```

همانطور که در تصویر بالا مشاهده میشود، پارامتر INPUT_NUM داریم که به طور پیشفرض 1 است. همچنین پارامتر WIGHT_SHIFT داریم که به طور پیشفرض برابر 8 میباشد. این پارامتر برای تبدیل نتیجه ضرب به 16 بیت استفاده شده است.

سپس مقداری بیت کلاک و ریست موجود است.

سایر ورودی ها در توضیح عملکرد، توضیح خواهم داد.

عملکرد: در ابتدا این ماژول مقادیر data_i و weight را در هم ضرب میکند. (این کار را با استفاده از ماژول mac انجام میدهد)

```
mac #(
        .INPUT_NUM
                                   (INPUT_NUM)
        )mac(
        .clk
                                   (clk),
                                   (rstn),
         .rstn
                                   (en_d1),
        .d en
         .d
                                            (data_i_d1),
                                           (weight_d1),
         .W
                                  (q_mac_en_b1),
        .q_en_b1
                                   (q_mac_en),
        .q_en
                                            (q mac)
        .q
        );
```

تصویر بالا نمونه گرفته شده از ماژول mac است.

به این صورت که متغیر data_i و weight ابتدا با کمک ماژول mac در هم ضرب می شوند و سپس حاصل آن با bias جمع میگردد.

در نهایت هم مقدار پارامتر WIGHT_SHIFT اثر داده میشود و حاصل در q قرار میگیرد.

3- شبیه سازی با کاهش تعداد بیت ها

با توجه به نتیجه گیری انجام شده در قسمت قبل ابتدا مقدار wd را کاهش دادیم. اما مشاهده شد که دقت پس از این کار از 100 درصد به حدود 10 درصد افت می کند.

فرضیه ی اولیه این بود که پس از تغییر wd باید مقدار wd_bias را هم تغییر داد. به این منظور wd های مختلف را با wd_bias های مختلف تست کردیم.

برای انجام سریعتر و دقیق تر این تست از پایتون و اسکرییت های TCL استفاده کردیم.

اسکریپت TCL استفاده شده که پروژه را باز کرده شبیهسازی را انجام میدهد:

cd PROJECT_PATH

open_project cnn.xpr

launch_simulation

run all

quit

اسکریپت پایتون زیر ابتدا فایل global.v را باز می کند و متغیر های wd, wdp, wd_bias, را بر می wdp_bias, wight_shift را تغییر می دهد. سپس فایل tcl را اجرا می کند و نتیجه را بر می گرداند.

نتیجه ی اجرا:

7	wd	wdp	labels	percentage
0	12	16	[1,0,1,3,3,1,1,5,9,2,5,5,3,9,2,1,0,5,5,0]	10.0
1	12	17	[1,9,5,0,1,3,3,7,5,5,5,2,2,9,2,3,9,5,5,3]	15.0
2	12	18	[3,5,1,3,1,9,6,1,5,9,0,3,1,3,2,3,5,2,0,2]	20.0
3	12	19	[1,3,4,3,5,6,3,5,5,2,2,2,7,5,2,7,3,3,9,6]	5.0
4	12	20	[1,2,5,9,5,3,1,2,9,3,5,9,1,2,1,2,9,5,8,5]	15.0
5	12	21	[5,7,5,0,9,1,4,2,2,1,9,3,5,2,0,3,5,2,2,3]	15.0
6	12	22	[3,2,4,5,8,3,1,1,5,5,9,6,1,7,9,2,2,1,9,5]	15.0
7	12	23	[2,5,2,5,2,5,9,1,5,1,2,5,3,2,1,3,1,6,6,1]	10.0
8	13	17	[5,5,0,9,8,7,6,9,6,4,6,9,3,2,0,5,8,5,8,8]	10.0
9	13	18	[7,5,2,1,9,0,6,4,2,3,1,3,2,1,8,0,4,9,8,6]	5.0
10	13	19	[8,9,8,7,1,8,6,7,7,3,1,8,6,2,4,5,4,5,2,2]	5.0
11	13	20	[9,5,7,8,8,0,0,4,1,5,0,0,4,6,3,8,5,3,2,3]	5.0
12	13	21	$[8,\!2,\!9,\!1,\!1,\!1,\!4,\!1,\!4,\!3,\!0,\!5,\!9,\!3,\!6,\!8,\!1,\!4,\!6,\!2]$	25.0
13	13	22	[8, 3, 5, 6, 8, 8, 7, 4, 2, 0, 6, 7, 0, 8, 9, 7, 4, 1, 0, 7]	0.0
14	13	23	$[2,\!4,\!1,\!1,\!4,\!0,\!0,\!0,\!2,\!8,\!7,\!8,\!7,\!7,\!8,\!7,\!8,\!1,\!1,\!9]$	10.0
15	14	18	[5,1,5,0,5,5,1,5,2,5,2,1,5,5,5,2,5,1,5,5]	5.0
16	14	19	[5,1,5,0,5,5,1,5,2,5,2,1,5,5,5,2,5,1,5,5]	5.0
17	14	20	${\small [5,5,5,0,5,5,1,5,2,5,1,1,5,5,5,5,5,1,6,5]} \\$	10.0
18	14	21	[5,1,5,0,1,1,2,1,1,5,6,5,5,5,5,6,5,1,6,5]	10.0
19	14	22	$[1,\!5,\!5,\!9,\!5,\!5,\!2,\!5,\!1,\!5,\!4,\!5,\!5,\!5,\!5,\!5,\!1,\!1,\!6,\!5]$	5.0
20	14	23	[5,1,5,0,5,5,1,5,2,5,2,5,5,5,5,5,1,5,1,6,5]	5.0
21	15	19	$[7,\!2,\!1,\!0,\!4,\!1,\!4,\!9,\!5,\!9,\!0,\!6,\!9,\!0,\!1,\!5,\!9,\!7,\!3,\!4]$	100.0
22	15	20	$[7,\!2,\!1,\!0,\!4,\!1,\!4,\!9,\!5,\!9,\!0,\!6,\!9,\!0,\!1,\!5,\!9,\!7,\!3,\!4]$	100.0
23	15	21	$[7,\!2,\!1,\!0,\!4,\!1,\!4,\!9,\!5,\!9,\!0,\!6,\!9,\!0,\!1,\!5,\!9,\!7,\!3,\!4]$	100.0
24	15	22	$[7,\!2,\!1,\!0,\!4,\!1,\!4,\!9,\!5,\!9,\!0,\!6,\!9,\!0,\!1,\!5,\!9,\!7,\!3,\!4]$	100.0
25	15	23	[7,2,1,0,4,1,4,9,5,9,0,6,9,0,1,5,9,7,3,4]	100.0

همانطور که در جدول مشخص است در همه ی حالاتی که تعداد بیت های wd کاهش یافته اند دقت اصلا قابل قبول نیست. همچنین تغییر bias تاثیر قابل توجهی ندارد.

پس از مطالعه ی کد lenet_roms.v فهمیدیم که باید دقت ضرب های موجود در این فایل را نیز کاهش دهیم. برای این منظور کد پایتون زیر نوشته شد. این کد تمام وزن های 16 بیتی را یافته و به تعداد بیت کاهش یافته ی مد نظر ما تبدیل می کند.

```
import re

pattern = re.compile(r'16\'d(\d+)')
def replace_number(match,bits):
    decimal_value = int(match.group(1))
    return f"{bits}'d{decimal_value/(2**(16 - bits))}"

with open(r'LENET_ROMS.//PATH', 'r') as file:
    verilog_code = file.read()

new_verilog_code = re.sub(pattern, lambda x :replace_number(x,15), verilog_code)

with open('lenet_roms_15bit.v', 'w') as file:
    file.write(new_verilog_code)
```

دقت شبیهسازی:


دقت	تعداد بیت
100	16
99	15
85	14
15	13

همانطور که مشاهده میشود می توان با کاهش 1 یا 2 بیت به دقت معقولی رسید اما با کاهش 3 بیت یا بیشتر دیگر قابل استفاده نمیباشد.

۴- میزان توان مصرفی و منابع

نرم افزار vivado ابزار قدرتمندی برای طراحی و توسعه سخت افزار های شرکت Xilinx می باشد. یکی از قابلیت هایی که این نرم افزار در اختیار ما قرار میدهد، اندازهگیری میزان توان و منابع مصرفی مدار طراحی شده میباشد. برای پیبردن به این مقادیر گزینه های Report Utilization و Report Power را را از زیر منوی SYNTHESIS انتخاب میکنیم.


خلاصه ای از مصرف توان در حالت سنتز (Synthesis) را میتوانید در عکس زیر مشاهده کنید:



همچنین مصرف منابع در سنتز به شرح زیر است:

Name	1 CLB LUTs (242400)	CLB Registers (484800)	CARRY8 (30300)	F7 Muxes (121200)	F8 Muxes (60600)	Block RAM Tile (600)	Bonded IOB (520)	GLOBAL CLOCK BUFFERs (480)	MMCME3_ADV (10)
v system_top	53374	15132	3627	2376	816	23.5	69	5	1
capture_lenet (capture_lenet)	61	67	2	0	0	0	0	0	0
> digit_osd (digit_osd)	84	69	0	4	1	0	0	0	0
dlyRst0 (dlyRst)	9	27	3	0	0	0	0	0	0
> draw_rectangle (draw_rectangle)	102	147	2	0	0	1	0	0	0
go_CDC_go_capture_ready (go_CDC_go)	2	4	0	0	0	0	0	0	0
> lenet (lenet)	50293	14709	3154	2372	815	22	0	0	0
> pll_main (pll_main)	0	0	0	0	0	0	0	3	1
> src_buf (rfdp1024x8)	0	0	0	0	0	0.5	0	0	0

اما در حالت پیادهسازی (Implementation) مصرف توان را این گونه خروجی گرفتیم:




و مصرف منابع در همین حالت، برابر مقادیر زیر بود:




۵- میزان توان مصرفی و منابع در طراحی بهینهشده:

در حالت ۱<u>۵ بیتی</u> مانند قسمت ۴ عمل می کنیم. در حالت سنتز میزان توان و منابع مصرفی این گونه بود:



Name	1 CLB LUTs (242400)	CLB Registers (484800)	(30300)	F7 Muxes (121200)	F8 Muxes (60600)	Block RAM Tile (600)	Bonded IOB (520)	GLOBAL CLOCK BUFFERs (480)	MMCME3_ADV (10)
√ system_top	49883	14433	3119	1743	862	23	69	5	1
capture_lenet (capture_lenet)	61	67	2	0	0	0	0	0	0
> digit_osd (digit_osd)	84	69	0	4	1	0	0	0	0
dlyRst0 (dlyRst)	9	27	3	0	0	0	0	0	0
> draw_rectangle (draw_rectangle)	102	147	2	0	0	1	0	0	0
go_CDC_go_capture_ready (go_CDC_go)	2	4	0	0	0	0	0	0	0
> lenet (lenet)	47667	14010	2882	1739	861	21.5	0	0	0
> pll_main (pll_main)	0	0	0	0	0	0	0	3	1
> src_buf (rfdp1024x8)	0	0	0	0	0	0.5	0	0	0

و در حالت پیادهسازی این گونه بود:




Hierarchy Summary	Name	, CLB LUTs (242400)	Block RAM Tile (600)	Bonded IOB (520)	HRIO (104)	HRIODIFFINBUF (48)	BITSLICE_RX_TX (520)	GLOBAL CLOCK BUFFERs (480)	MMCME3_ADV (10)	CLB Registers (484800)	CARRY8 (30300)	F7 Muxes (121200)	F8 Muxes (60600)	CLB (30300)
CLB Logic	v system_top	47554	23	69	69	1	27	4	1	14405	3048	1743	862	7800
F8 Muxes (1%)	capture_lenet (capture_lenet)	60	0	0	0	0	0	0	0		2	0	0	28
CARRY8 (10%)	> digit_osd (digit_osd)	84	0	0	0	0	0	0	0		0	4	1	27
F7 Muxes (1%)	dlyRst0 (dlyRst)	7	0	0	0	0	0	0	0		3	0	0	6
→ CLB LUTs (20%)	> draw_rectangle (draw_rectangle)	102	1	0	0	0	0	0	0		2	0	0	39
∨ LUT as Memory (<1%)	go_CDC_go_capture_ready (go_CDC_go)	2	0	0	0	0	0	0	0		0	0	0	5
LUT as Shift Regist	> lenet (lenet)	45916	21.5	0	0	0	0	0	0		2811	1739	861	7546
LUT as Distributed	> pll_main (pll_main)	0	0	0	0	0	0	2	1		0	0	0	0
LUT as Logic (20%) CLB Registers (3%)	> src_buf (rfdp1024x8)	0	0.5	0	0	0	0	0	0		0	0	0	0

همچنین در حالت ۱۴ بیتی میزان توان و منابع در حالت سنتز اینگونه بود:




Hierarchy Summary	Name	, CLB LUTs (242400)	CLB Registers (484800)	(30300)	F7 Muxes (121200)	F8 Muxes (60600)	Block RAM Tile (600)	Bonded IOB (520)	GLOBAL CLOCK BUFFERs (480)	MMCME3_ADV (10)
CLB Logic	∨ system_top	42904	13506	2831	1764	880	22.5	69	5	1
F8 Muxes (1%)	capture_lenet (capture_lenet)	61	67	2	0	0	0	0	0	0
CARRY8 (9%)	> digit_osd (digit_osd)	84	69	0	4	1	0	0	0	0
F7 Muxes (1%)	dlyRst0 (dlyRst)	9	27	3	0	0	0	0	0	0
CLB LUTs (18%)	> draw_rectangle (draw_rectangle)	102	147	2	0	0	1	0	0	0
✓ LUT as Memory (<1%)	go_CDC_go_capture_ready (go_CDC_go)	2	4	0	0	0	0	0	0	0
LUT as Shift Register	> lenet (lenet)	40049	13083	2572	1760	879	21	0	0	0
LUT as Distributed RAM	> pll_main (pll_main)	0	0	0	0	0	0	0	3	1
LUT as Logic (18%) V CLB Registers (3%)	> src_buf (rfdp1024x8)	0	0	0	0	0	0.5	0	0	0

و در حالت پیادهسازی:




Hierarchy Summary	Name	, CLB LUTs (242400)	Block RAM Tile (600)	Bonded IOB (520)	HRIO (104)	HRIODIFFINBUF (48)	BITSLICE_RX_TX (520)	GLOBAL CLOCK BUFFERs (480)	MMCME3_ADV (10)	CLB Registers (484800)	CARRY8 (30300)	F7 Muxes (121200)	F8 Muxes (60600)	CLB (30300
∨ CLB Logic F8 Muzes (1%) CARRYS (9%) F7 Muzes (1%) ∨ CLB LUTS (17%) ↓ UT as Shift Reg. LUT as Distribute LUT as Logic (17%) ∨ CLB Registers (3%) Registers (3%) Registers (3%)	√ system_top	41798	22.5	69	69	1	27	4	1	13476	2731	1764	880	7131
	capture_lenet (capture_lenet)	59	0	0	0	0	0	0	0		2	0	0	24
	> digit_osd (digit_osd)	84	0	0	0	0	0	0	0		0	4	1	23
	dlyRst0 (dlyRst)	8	0	0	0	0	0	0	0		3	0	0	7
	> draw_rectangle (draw_rectangle)	102	1	0	8	0	0	0	0		2	0	0	37
	go_CDC_go_capture_ready (go_CDC_go)	2	0	0	0	0	0	0	0		0	0	0	3
	> lenet (lenet)	39549	21	0	.0	0	0	0	0		2472	1760	879	6872
	> pll_main (pll_main)	0	0	0	0	0	0	2	1		0	0	0	0
	> src_buf (rfdp1024x8)	0	0.5	0	0	0	0	0	0		0	0	0	0


مصرف توان در حالت سنتز:



مصرف منابع (شاخص LUT) در حالت سنتز:



مصرف توان در حالت پیادهسازی:



مصرف منابع (شاخص LUT) در حالت پیادهسازی:

