

# أساسيات النظم الرقمية

## *Digital Systems Essentials*



الدكتور المهندس  
خالد بكر و

# أساسيات الأنظمة الرقمية

*Digital Systems  
Essentials*



الدكتور المهندس  
خالد بكرو

▪ الطبعة الأولى 2018 ®

▪ الرقم الدولي ISBN: 978-9933-13-285-9

▪ جميع الحقوق محفوظة

▪ الناشر: شعاع للنشر والعلوم

حارة الرباط 2 - المنطقة 12 - حي السبيل 2

تلفاكس: 00963 (21) 2643545

هاتف: 00963 (21) 2643546

سورية - حلب

ص . ب 7875

لمزيد من المعلومات ولشراء كتب دار الدار مباشرة على الانترنت

[http:// www.raypub.com](http://www.raypub.com)

يرجى زيارة موقعنا

[quality@raypub.com](mailto:quality@raypub.com)

البريد الإلكتروني للقراء:

[sales@raypub.com](mailto:sales@raypub.com)

البريد الإلكتروني للزبائن:

[orders@raypub.com](mailto:orders@raypub.com)

البريد الإلكتروني لدور النشر:

## مميزات الكتاب

- يعتبر الأحدث من نوعه في المكتبة العربية.
- يقدم المعلومة الأحدث والأدق بشكل سهل وبسيط.
- يغطي معظم المواضيع الأساسية التي يحتاجها الطالب أو القارئ في علم الإلكترونيات الرقمية بأسلوب سهل وبسيط.
- يجمع ما بين العرض النظري والمخطط الصنوفى والرمز المنطقي للدائرة.
- يقدم شرحاً عن المبادئ النظرية والقواعد المتتبعة والأمور التي يتوجب مراعاتها أثناء التصميم الإلكتروني الرقمي.
- يفيد المتخصص والمبتدئ.
- لا يحتاج إلى خلفية كبيرة في العلوم الرياضية أو الإلكترونينية.
- يمكن أن يكون منهج أكاديمي، أو مرجع عام.
- يمكن دراسة كل فصل بشكل مستقل.
- يركز على المفهوم ويدعمه بعدد من الأمثلة والصور والمخططات التوضيحية الالزمه.
- يساعد في تركيز الأفكار من خلال مجموعة من الاختبارات والأسئلة في نهاية كل فصل.
- يتميز بتقديمه شرح عن شرائح الدوائر الإلكترونية المستخدمة.



## مفاهيم أساسية 13

1

29	ترقيم أطراف الشرائح المتكاملة	1-4	<b>15</b>	-1 مقدمة
30	تصنيف الدوائر المتكاملة حسب كثافة المكونات (التعقييد)	2-4	<b>15</b>	-2 الكميات الرقمية والتتماثلية
30	تكنولوجيا الدوائر المتكاملة	3-4	<b>16</b>	1-2 مميزات التمثيل الرقمي
31	<b>الأجهزة المستخدمة في اختبار الدوائر الرقمية</b>	-5	<b>17</b>	2-2 النظام الإلكتروني التتماثلي
31	مبين الذبذبات أو راسم الإشارة (الأوسيلوسكوب)	1-5	<b>18</b>	استخدام الطريقة الرقمية والتتماثلية في نظام واحد
32	المخل المنطقي	2-5	<b>18</b>	3-2 الأرقام الثنائية، المستويات المنطقية والمجogs الرقمية
33	المبین (المجس) المنطقي	3-5	<b>19</b>	1-3 الأرقام الثنائية
33	حاقن النبضات	4-5	<b>19</b>	2-3 المستويات المنطقية
33	جهاز القياس متعدد الأغراض ملتيميت	5-5	<b>20</b>	3-3 الموجات الرقمية
34	مولد الذبذبات (النبضات)	6-5	<b>23</b>	4-3 الموجات الرقمية التي تحمل المعلومات الثنائية
34	مصدر الطاقة	7-5	<b>24</b>	5-3 المخططات الزمنية
35	تدريبات		<b>25</b>	-4 الدوائر المتكاملة
36	<b>المصطلحات واختصاراتها</b>			

## تمثيل البيانات في الأنظمة الرقمية 39

2

50	الشفرة العشرية المشفرة ثنائياً	3-5	41	-1 مقدمة
51	الشفرة العشرية الموسعة المشفرة ثنائياً لتبادل المعلومات	4-5	41	-2 البيانات والتعليمات الإلكترونية
51	الشفرة الرمادية " غراري "	5-5	41	المعلومة من خصائص الكون والتزمير الأمان لها
52	نظام الترميز أzymo للحروف العربية	6-5	42	-3 نظام الترميز
52	تمثيل الرموز	7-5	42	1-3 تمثيل المعلومات في الأنظمة الرقمية
53	كيفية تمثيل كلمة في نظام الترميز آسكى	8-5	43	2-3 علم الترميز والتعميم واستخراج المعمى
55	تمثيل الأعداد الحقيقة	9-5	43	3-3 القواعد الرئيسية لعملية الترميز
56	تمثيل الأعداد الصحيحة	10-5	43	4-3 أهداف الترميز
56	أنواع الأعداد الصحيحة	1-10-5	44	-4 التمثيل الرقمي للبيانات
56	الأعداد الصحيحة بدون إشارة	1-1-10-5	44	1-4 نظام الترميز الثنائي
59	الأعداد الصحيحة ذات الإشارة	2-1-10-5	45	2-4 لغة عمل الحاسب الثنائية
62	إيجاد مقدار العدد السالب	2-10-5	46	3-4 البايت ومشتقاته
65	مدى القيم التي يمكن تخزينها في مساحة معينة في صورة عدد صحيح بإشارة	3-10-5	47	-5 أنظمة تمثيل وترميز البيانات
67	تدريبات		48	1-5 نظام الترميز المعياري آسكى
69	المصطلحات واحتصاراتها		49	2-5 الترميز الموحد يونيكود

## الأنظمة العددية 71

3

74	نظام العد العشري	3-2	73	-1 مقدمة
76	نظام العد الثنائي	4-2	73	-2 الأنظمة العددية
76	تحويل الأعداد بين النظائر الثنائي والعشري	5-2	73	1-2 العدد الرقم
77	تحويل عدد من نظام العد الثنائي إلى عدد بنظام العد العشري	1-5-2	74	2-2 تمثيل الأعداد

100	تحويل العدد من النظام ست عشرى إلى النظام العشرى	1-11-2	78	تحويل العدد العشرى الصحيح إلى النظام الثنائى	2-5-2
100	تحويل العدد من النظام العشرى إلى النظام ست عشرى	2-11-2	81	تحويل العدد الكسرى الثنائى إلى النظام العشرى	3-5-2
102	تحويل العدد من النظام ست عشرى إلى النظام الثنائى	3-11-2	82	تحويل العدد العشرى الكسرى إلى النظام الثنائى	4-5-2
103	التحول من النظام الثنائى إلى النظام ست عشرى	4-11-2	84	العمليات الحسابية في النظام الثنائى	6-2
104	التحول بين النظام الثنائى والنظام ست عشرى	5-11-2	92	نظام العد الثنائى	7-2
105	العمليات الحسابية في النظام ست عشرى	12-2	92	تحويل الأعداد بين النظمين الثنائى والعشرى	8-2
108	تمثيل الأعداد بواسطة الفاصلة العائمة	-3	92	تحويل العدد من النظام الثنائى إلى النظام العشرى	1-8-2
109	الأرقام الثنائية الممثلة بواسطة الفاصلة العائمة ذات الدقة الأحادية	1-3	93	تحويل العدد من النظام العشرى إلى النظام الثنائى	2-8-2
111	الأرقام المؤشرة	-4	94	تحويل العدد من النظام الثنائى إلى النظام الثنائى	3-8-2
111	الإشارة والمقدار	1-4	95	التحول من النظام الثنائى إلى النظام الثنائى	4-8-2
112	العمليات الحسابية على الأرقام المؤشرة	2-4	96	العمليات الحسابية في النظام الثنائى	9-2
113	تدريبات		98	نظام العد ست عشرى	10-2
115	المصطلحات و اختصارها		100	تحويل الأعداد بين النظمين ست عشرى والعشرى	11-2

البوابات المنطقية 117

4

120	البوابات المنطقية الأساسية	-3	119	مقدمة	-1
120	عملية النفي، المتمم المنطقي NOT	1-3	119	مستويات الإشارة المنطقية	-2

131	العملية نور NOR	5-3	121	تطبيق على بوابة	1-1-3
133	تطبيق على البوابة نور	1-5-3	122	عملية الضرب المنطقي AND	2-3
134	الخاصية العامة للبوابة نور	2-5-3	124	تطبيق على البوابة آند	1-2-3
136	العملية أور المقصورة، اكس أور XOR	6-3	125	عملية الجمع المنطقي OR	3-3
137	تطبيق على البوابة أور المقصورة	1-6-3	126	تطبيق على البوابة أور	1-3-3
137	العملية نور المقصورة، اكس نور XNOR	7-3	127	العملية ناند NAND	4-3
141	تدريبات		129	تطبيق على البوابة ناند	1-4-3
145	المصطلحات و اختصاراها		130	الخاصية العامة للبوابة ناند	2-4-3

## الجبر البوللياني وتبسيط التعبير البولليانية 147

5

158	قوانين جبر بول	1-1-3	149	مقدمة	-1
160	قواعد جبر بول	2-1-3	149	العمليات والتعابير المنطقية	-2
165	نظريات ديمورغان	3-1-3	149	المتغير المنطقي	1-2
167	العمليات والتعابير المنطقية	-4	150	العمليات المنطقية	2-2
167	تبسيط التعبير المنطقية باستخدام جبر بول	1-4	150	الضرب البوللياني (المنطقي) AND	3-2
170	الأشكال القياسية للتعابير البولليانية	2-4	150	الجمع البوللياني (المنطقي) OR	4-2
170	شكل مجموع مضاريب SOP	1-2-4	151	التعابير المنطقية	5-2
172	شكل مضروب مجامي POS	2-2-4	152	جدول الحقيقة	6-2
175	التحويل من الشكل القياسي لمجموع مضاريب للشكل القياسي لمضروب مجامي	3-2-4	153	الدائرة المنطقية	7-2
180	مخططات كارنوف	-5	153	التحليل البوللياني للدوائر المنطقية	8-2
182	تجاور الخلايا	1-5	155	تعديل دائرة منطقية من جدول الحقيقة	9-2
184	تبسيط التعبير المنطقية باستخدام مخططات كارنوف	2-5	156	استنتاج التعبير البوللياني المنطقي من دائرة منطقية	10-2
188	استنتاج التعبيرين، مجموع المضاريب ومضروب الجاميع من مخطط كارنوف	3-5	157	المخطط المنطقي	11-2
192	تدريبات		158	جبر بول	-3
199	المصطلحات و اختصاراها		158	قواعد وقوانين جبر بول	1-3

## الدوائر المنطقية التوافقية 201

6

216	محلل الشفرة بأربع خانات	2-3-2	203	مقدمة	-1
218	محلل الشفرة العشرية المشفرة ثنائياً إلى عشري BCD	3-3-2	203	الدوائر المنطقية التوافقية	-2
219	محلل الشفرة العشرية المشفرة ثنائياً إلى القطع السبع BCD	3-3-2	204	دوائر الجمع	1-2
220	المشفرات	4-2	204	الجامع النصفي	1-1-2
221	المشفر من عشري إلى الشفرة العشرية المشفرة ثنائياً BCD	1-4-2	205	الجامع الكامل	2-1-2
225	الناخب (منتقي البيانات)	5-2	208	الجامع الثنائي التفرعي	3-1-2
229	توزيع البيانات	6-2	212	المقارنات	2-2
233	تدريبات		215	محللات الشفرة	3-2
240	المصطلحات و اختصاراتها		215	محلل الشفرة البسيط	1-3-2

## الماسكات والقلابات 243

7

257	القلاب جي كا (J-K)	2-3	245	مقدمة	-1
259	عملية القدر عند الحافة	3-3	245	الدوائر المنطقية التعاقبية	-2
260	المداخل غير المترامنة	4-3	246	دوائر الماسكات	1-2
262	خصائص التشغيل للقلابات	5-3	246	الماسابك توضيع - تصفير R	1-1-2
265	تطبيقات القلابات	6-3	251	الماسابك توضيع تصفير S-R المتزامن	2-1-2
267	تدريبات		252	الماسابك دي D المتزامن	3-1-2
270	المصطلحات و اختصاراتها		254	القلابات	-3
			255	القلاب دى (D)	1-3

الدوائر المنطقية التعاقبة 273

8

285	مسجلات الازاحة ادخال على التوازي/اخراج على التسلسل	3-3-2	275	-1 مقدمة
287	مسجلات الازاحة ادخال على التوازي/اخراج على التوازي	4-3-2	275	-2 تحليل الدوائر التعاقبة
289	مسجلات الازاحة ثنائية الاتجاه	4-2	277	1-2 المسجلات
289	تطبيقات مسجلات الازاحة	5-2	278	1-1-2 الكتابة في المسجلات والقراءة منها
292	التأخير الزمني	1-5-2	278	2-1-2 نقل البيانات ما بين المسجلات
293	تحويل البيانات من الشكل التسلسلي إلى الشكل على التوازي	2-5-2	279	2-2 مسجل الازاحة
298	تدريبات		280	3-2 أنواع مسجل الازاحة حسب طريقة إدخال وإخراج البيانات
301	<b>المصطلحات و اختصارها</b>		280	1-3-2 مسجلات الازاحة ادخال على التسلسل/اخراج على التسلسل
			283	2-3-2 مسجلات الازاحة ادخال على التسلسل/اخراج على التوازي

العدادات 303

9

314	العدادات المترامنة	2-1-2	305	-1 مقدمة
314	العداد الثنائي المترامن بخانتين	1-2-1-2	305	-2 العدادات
316	العدادات المترامنة من نوع التصاعدي/التنازلي	3-1-2	305	1-2 أنواع العدادات
320	تصميم العدادات المترامنة	3-1-2	306	1-1-2 العدادات غير المترامنة
329	تدريبات		306	1-1-1-2 العداد الثنائي غير المترامن بخانتين
333	<b>المصطلحات و اختصارها</b>		312	2-1-1-2 العدادات غير المترامنة لأي قاعدة

المراجع 335

\*

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ

﴿ سُبْحَانَكَ لَا عِلْمَ لَنَا إِلَّا مَا عَلَمْتَنَا ﴾

[البقرة: 32/2]

بِسْمِ اللَّهِ  
رَبِّ الْعَالَمِينَ

## مقدمة

بعد الغزو الذي قامت به الأجهزة الرقمية لمجتمعنا وبيتنا، ودخولها أدق تفاصيل حياتنا، بل ومنها من دخل أجسادنا بعد أن أصبح بالامكان زراعة الشرايين الالكترونية في جسم الانسان، أصبحت المواد العلمية التي تتحدث عن أساسيات عمل هذه الأنظمة الرقمية ثقافة عامة تفید الجميع وتحسن من تعاملهم مع البيئة الرقمية المحيطة بهم.

يقدم هذا الكتاب شرحاً عن المبادئ النظرية والقواعد المتّبعة والأمور التي يتوجب مراعاتها أثناء التصميم الإلكتروني الرقمي، ويعطي معظم المواضيع الأساسية التي يحتاجها الطالب أو القارئ في علم الإلكترونيات الرقمية بأسلوب سهل وبسيط، يركز على المفهوم ويدعمه بعدد من الأمثلة والصور والمخططات التوضيحية الالازمة.

يعتبر الكتاب مرجع علمي صمم ليكون كتاباً دراسياً للسنوات الأولى من كليات الهندسة، إلا أنه مفيد كنص تدريسي ممتاز، فهو يحوي تنوعاً هائلاً من المعلومات القيمة التي تجمع القواعد النظرية والأمثلة العملية وشرايناً عن الشرايين الالكترونية، تساعد في بناء معظم الدوائر والأنظمة الرقمية البسيطة.

**الفصل الأول** يعرض مقدمة عامة الكيابات الرقمية والتماثيلية والفرق بينهما بالإضافة إلى خصائص الإشارة الرقمية، بعد ذلك يعرض نبذة عن الدوائر المتكاملة وأنواعها، ومن ثم يتم تقديم فكرة سريعة عن أجهزة القياس والاختبار المستخدمة في إظهار الإشارات الرقمية.

**الفصل الثاني** يقدم شرحاً عن كيفية تمثيل البيانات في الأنظمة الرقمية من خلال تعريف عملية الترميز وأهدافها وقواعدها وعرض أهم أنظمة ترميز البيانات وبعض الشفرات القياسية المستخدمة في أنظمة المعلومات، والتعرف على كيفية تمثيل الأرقام والرموز.

**الفصل الثالث** يقدم أنظمة العد المختلفة وكيفية التحويل من نظام لآخر وكيفية إجراء العمليات الحسابية في هذه الأنظمة.

**الفصل الرابع** يعرض البوابات المنطقية التي تعد العناصر المكونة لأنظمة الرقمية وأهم شرائح الدوائر المتكاملة لها، وأمثلة عن استعمال البوابات المنطقية في تطبيقات بسيطة.

**الفصل الخامس** يعرفنا على أساسيات جبر بول والطرق المستخدمة في تبسيط التعبيرات المنطقية وكيفية تمثيل هذه التعبيرات في صورة دائرة الكترونية من البوابات المنطقية وبأكثر من طريقة.

**الفصل السادس** يقوم بدراسة وتحليل وتصميم أهم الدوائر المنطقية التوافقية، ويعرض أهم شرائح الدوائر المتكاملة لها.

**الفصل السابع** يقدم شرحاً لدوائر الماسكات والقلابات من خلال دراسة ودراسة وتصميم أنواع الشهيرة من القلابات وتوضيح طريقة عملها كونها عناصر البناء للدوائر المنطقية التعاقبة.

**الفصل الثامن** يقوم بتحليل الدوائر المنطقية التعاقبة وأهم الفروقات ما بين الدوائر المنطقية التوافقية والدوائر المنطقية التعاقبة، ونعرف من خلاله على المسجلات كدوائر منطقية تعاقبة وأهم أنواعها وطرق عملها وأهم تطبيقاتها.

**الفصل التاسع** يقدم شرحاً مفصلاً للعدادات الرقمية كأحد تطبيقات القلابات الأساسية وأحد الدوائر الرقمية المستخدمة بكثرة في العديد من التطبيقات، مع عرض للشريحة الالكترونية المستخدمة للعدادات مع أهم خواصها ومواصفاتها.

إن كل ما وصلت إليه تقنية المعلومات اليوم، يعتمد على طريقة إرسال وتخزين هذه المعلومات، أي باستخدام الشفرة المثنى، فمع الفتح البشري الذي وصل إليه الإنسان باستخدام شفرة المثنى، الأصفار والوحدات، هذه الشفرة التي تعد إحدى معجزات القدرة الإلهية والعلم اللديّ، فإذا أراد أيٌّ منا أن يعمل فكره في كل شيء حوله يسأل، كيف يحمل هذا الهواء والفضاء المعلومات من مكتوبات ومحكيات، صور ثابتة ومتحرّكات، وينقلها لمسافات هائلة، يأتيه الجواب بشفرة المثنى، الأصفار والوحدات، والواحد الذي يحمل المعلومة فيها، توحيد للباري بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ بكلمات فيقول: { لا إله إلا أنت سبحانك } .

لأهمية شفرة المثنى كلغة عمل للحاسب ومرادفاته من الأنظمة والآلات الحديثة، فقد أشار إليها القرآن الكريم بكلمة {المثنى} وكررها في مثنى من الآيات.

قال بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ:

﴿ وَلَقَدْ آتَيْنَاكَ سَبْعًا مِّنَ الْمَثَانِي وَالْقُرْآنَ الْعَظِيمَ ﴾ [الحجر: 87/15].

﴿ اللَّهُ نَزَّلَ أَحْسَنَ الْحَدِيثِ كِتَابًا مُّتَسِّرِّهَا مَثَانِي تَقْسِعُ مِنْهُ جُلُودُ الَّذِينَ يَخْشَوْنَ رَبَّهُمْ تَلِينُ جُلُودُهُمْ وَقُلُوبُهُمْ إِلَى ذِكْرِ اللَّهِ ذُلْكَ هُدَى اللَّهُ يَهْدِي بِهِ مَنْ يَشَاءُ وَمَنْ يُضْلِلِ اللَّهُ فَمَا لَهُ مِنْ هَادِ ﴾ [ الزمر: 23/39] .

## **أسسیات النظم الرقمیة**

فكلمة {المثابي} القرآنية هي إشارة علمية قرآنية صريحة إلى لغة وشفرة عمل الحاسوب المثابي، الأصفار والوحدات، التي تدعى أيضاً لغة عمل الآلة<sup>(1)</sup>.

لقد بذلت ما بوسعى في اعداد هذا الكتاب، وحسبي أنني حاولت أن أخرجه بأدق معلومة وأحدثها، وأجمل شكل وأبلغ صورة، وجهدت ما استطعت، راجياً اللّٰهُ تَعَالٰى أن يقبله من العمل الصالح، وأن يكون علم ينفع به وصدق جارية، ورجاء أن تuali دعوة خالصة من ينفع به.

والله من وراء القصد

اسطنبول 2017/1/1

**الدكتور المهندس**

**خالد محمود بكر و**

---

<sup>1</sup> . مثابي القرآن الكريم إشارة إلى شفرة عمل الحاسوب المثابي، الأصفار والوحدات، بحث للمؤلف.

# الفصل الأول 1

## مفاهيم أساسية

### Basic Concepts



## الأهداف العامة للفصل Chapter Objectives

عندما تكمل هذا الفصل سوف تكتسب مجموعة من الخبرات والمعارف وينبغي أن تكون قادراً على:

- تعريف الدوائر المنطقية.
- تعريف الكميّات الرقميّة والتّماثليّة.
- معرفة ميزات التّمثيل الرقمي.
- معرفة مجالات استخدام الدوائر المنطقية.
- التّعرف على مستويات الإشارة الرقميّة.
- التّعرف على شكل الموجات الرقميّة وخصائص كل موجة.
- التّعرف على الدوائر المتّكاملة.
- التّعرف على تصنيفات الدوائر المتّكاملة.
- التّعرف على كيفية ترقيم أطراف شرائح الدوائر المتّكاملة.
- التّعرف على المخطّطات الزمنيّة.
- التّعرف على الأجهزة المستخدمة في فحص واختبار الدوائر المنطقية الرقميّة.

## 1 – مقدمة Introduction

إن الكلمة رقمي (digital) مستنيرة من الطريقة التي يؤدي بها جهاز الحاسوب عملياته، عن طريق عد الأرقام (Counting Digits). سنوات عديدة كانت تطبيقات الإلكترونيات الرقمية تستخدم في أنظمة الحاسوب، أما اليوم فإن التقنية الرقمية مطبقة في مجال واسع من التطبيقات بالإضافة إلى الحاسوب.

من هذه التطبيقات أجهزة التلفاز، المواتف ونظم الإتصالات، الرادار، النظم العسكرية، نظم التوجيه، الأجهزة الطبية، التحكم بالعمليات الصناعية وغيرها. التقنية الرقمية تم تطويرها من الدوائر التي تستخدم الصمامات المفرغة إلى الترانزistorات المنفصلة (Discrete Transistors) إلى الدوائر المتكاملة المعقدة، والتي يحتوي بعضها على ملايين من الترانزistor.

في هذا الفصل سوف نتعرف على الكميات الرقمية والتماثلية، وميزات الإشارة الرقمية، وسوف نتعرف أيضاً على مستويات الإشارة وشكل الموجات الرقمية، وستلقي نظرة عامة على أجهزة فحص واختبار الدوائر المنطقية.

## 2 – الكميات الرقمية والتماثلية Digital and Analog Quantities

الدوائر الإلكترونية يمكن تقسيمها إلى نوعين رئисيين:

الدوائر الإلكترونية التماطلية Analog Circuits .

الدوائر الإلكترونية الرقمية Digital Circuits .


الإلكترونيات الرقمية تتضمن الكميات مع قيم متقطعة (Discrete Values)، والإلكترونيات التماطلية تتضمن الكميات مع قيم متصلة أو مستمرة (Continuous Values). وبرغم أننا سوف ندرس في هذا الكتاب الأساسيات الرقمية، ولكن أيضاً يجب معرفة بعض الشيء القليل عن القيم التماطلية لأن العديد من التطبيقات تتطلب النوعين معاً.

▪ الكمية التماطلية Analog Quantity هي التي لها قيم متصلة ومستمرة.

▪ الكمية الرقمية Digital Quantity هي التي لها مجموعة من القيم المتقطعة.


معظم الأشياء التي يمكن قياسها ككمية تظهر في الطبيعة على شكل تماطل. وكمثال على ذلك، درجة الحرارة للهواء تتغير على مدى متصل من القيم خلال يوم ما، فدرجة الحرارة لن تتغير مثلاً من 70 درجة إلى 71 درجة لحظياً، ولكنها تأخذ بالتدريج القيم المخصوصة بين 70 درجة و 71، وهي تمثل جميع القيم الممكنة بين هاتين القيمتين مثل 70.1 و 70.5 وهكذا، أي أن درجة الحرارة تناسب من قيمة إلى قيمة أخرى بحيث أنها لا بد أن تأخذ أي قيمة تخطر على بالك في المدى الذي تتغير فيه.

إذا قمنا برسم درجة الحرارة في يوم ما من فصل الصيف، فسوف نحصل على منحنى متصل كالموضح بالشكل (1-1)، وهناك أمثلة أخرى عن الكميات التماطلية مثل الوقت، الضغط، المسافة، الصوت.



الشكل (1-1) رسم لكمية تماثلية (درجة الحرارة مع الزمن)

إذا قمنا فقط بأخذ درجة الحرارة مثلاً كل ساعة بدلاً من رسماها بصورة متصلة كما في الشكل السابق، يكون لدينا عينات (Sampled Values) تمثل درجة الحرارة عند نقاط منفصلة للزمن (كل ساعة)، على مدى 24 ساعة، كما هو موضح في الشكل (2-1)



الشكل (2-1) قيم العينات من أجل الكمية التماثلية في الشكل (1-1)

ب بهذه الطريقة نحن ببساطة حولنا الكمية التماثلية إلى شكل يمكن الآن تحويله إلى رقمي بتضليل كل قيمة عينة حصلنا عليها (Digital Code) بشفرة رقمية (Sampled Values).

بمجرد تحويل الإشارة التماثلية إلى إشارة رقمية، تصبح كل عينة من العينات الموضحة الشكل (2-1) عبارة عن رقم يوضع في العادة في الصورة الثنائية المكونة من واحdas وأصفار. من المهم معرفة أن الشكل (2-1) ليس تمثيلاً رقمياً للكمية التماثلية.

بالرغم من أن كل الإشارات الطبيعية ( درجة الحرارة والصوت والضغط وشدة الإضاءة وغيرها الكثير ) ، موجودة في الصورة التماثلية إلا أنه يمكن وضعها في الصورة الرقمية تمهيداً لإدخالها إلى الحاسوب حتى يمكن معالجتها رقمياً، وتخزينها في صورة رقمية على أي وسط من وسائل التخزين.


### 1-2 ميزات التمثيل الرقمي The Digital Advantage

يتميز التمثيل الرقمي عن التمثيل التماثلي في التطبيقات الإلكترونية بعدة ميزات، مثلاً البيانات الرقمية (Digital Data) يمكن إجراء عمليات عليها، وإرسالها بكفاءة أكبر من البيانات التماثلية، وأيضاً البيانات الرقمية لها ميزة عظيمة عند الحاجة إلى تخزين البيانات، كمثال عند تحويل الموسيقى إلى الشكل الرقمي يمكن تخزينها على شرائط كاسيت أو على أسطوانات مدمجة (CD) Compact Disk، ويمكن إعادة إنتاجها بدقة كبيرة، عنها لو كانت ممثلة على شكل تماثلي، الضجيج لا يؤثر على البيانات الرقمية، بينما يؤثر بشكل كبير على الإشارات التماثلية.

### 2-2 النظام الإلكتروني التماثلي An Analog Electronic System

كمثال على تطبيقات الإلكترونيات الرقمية، سنأخذ المخطط الموضح في الشكل (3-1)، هذا المخطط يبين كيف أن الموجات الصوتية (طبيعتها تماثلية) يتم التقاطها عن طريق الميكروفون، وتحول إلى جهد تماثلي صغير يقال له (Audio Signal) إشارة صوتية، هذا الجهد يتغير باستمرار معتمداً على ارتفاع درجة الصوت وتردداته، ثم يطبق هذا الجهد على دخل (Linear Amplifier) مكبر خططي.

خرج المكبر والذي هو عبارة عن تكبير لجهد الدخل يذهب إلى السماعة (Speaker)، السماعة تحول الإشارة الصوتية المكبرة مرة أخرى إلى موجات صوتية، والتي لها درجة صوت عالية مقارنة بالإشارات الأصلية الملتقطة بالميكروفون.




الشكل (3-1) نظام بسيط لنقل الإشارات الصوتية إلى السماعة

## 3- استخدام الطريقة الرقمية والتماثلية في نظام واحد

### A System Using Digital and Analog Methods

جهاز تشغيل الأسطوانة المدمجة (CD) مثل على نظام يستخدم كل من الدوائر الرقمية والتماثلية، المخطط المبسط في الشكل (4-1) يبين الأساسيات البسيطة للتشغيل.

الموسيقى في شكل رقمي تكون مخزنة على الأسطوانة المدمجة (CD)، النظام الثنائي الصوتي باستخدام أشعة الليزر (Laser Diode Optical System)، يلتقط البيانات الرقمية من الإسطوانة أثناء دورانها وينقلها إلى مدخل محول الإشارة من الشكل الرقمي إلى الشكل التماثلي (Digital to Analog Converter (DAC)، محول الإشارة يحول البيانات الرقمية إلى إشارة تماثلية والتي هي إشارة كهربائية تم إعادة إنتاجها من الموسيقى الأصلية. هذه الإشارة يتم تكبيرها ثم يتم إرسالها إلى السماعة.



الشكل (4-1) الأساسيات البسيطة لتشغيل الإسطوانات المدمجة (CD)

عندما يتم تسجيل الموسيقى في البداية على الأسطوانة المدمجة (CD)، فإن العملية المطلوبة هي عكس الطريقة التي تم شرحها سابقاً، ويتم ذلك باستخدام محول الإشارة من الشكل التماثلي إلى الشكل الرقمي Analog to Digital Converter (ADC).

## 3- الأرقام الثنائية، المستويات المنطقية وال WAVES الرقمية

### Binary Digits, Logic Levels and Digital Waveforms

الإلكترونيات الرقمية تتضمن الدوائر والنظم التي لها فقط حالتين فقط، هاتين الحالتين يمكن تمثيلهما بمستويين مختلفين من الجهد: المرتفع (HIGH)، والمنخفض (LOW). ويمكن تمثيل هاتين الحالتين باستخدام مستويات التيار، فتح وغلق المفاتيح، أو بإضاءة أو عدم إضاءة لمبات في النظم الرقمية مثل أجهزة الحاسوب، فإن تركيبة من الحالتين تسمى شفرات (Codes) تستخدم لتمثيل الأعداد، الرموز، حروف الهجاء، وغير ذلك من أنواع المعلومات.

النظام العددي المكون من حالتين يسمى بالنظام الثنائي (Binary System)، وله رقمين أو رموز فقط هما 1، 0، الخانة الثنائية أو الرقم الثنائي (Binary Digit)، يسمى بت Bit.

### 1-3 الأرقام الثنائية Binary Digits

الرقمين 1، 0 في النظام الثنائي يطلق عليهم خانات ثنائية Bits. في الدوائر الرقمية هناك مستويات مختلفة للجهد يستخدمان لتمثيل الخانات الثنائية (1، 0). عموماً 1 يمثل الجهد الأعلى والذي سوف نطلق عليه High، 0 يمثل مستوى الجهد الأقل والذي سوف نطلق عليه Low. وهذا النوع يسمى بالمنطق الموجب (HIGH=1, LOW=0) .Positive Logic

- عملية الانتقال من الجهد المنخفض إلى الجهد الأعلى تسمى الانتقال الموجب Positive-going، Positive transitions .

هناك نظام آخر والذي فيه 1 يمثل بواسطة Low، 0 يمثل بواسطة High والذي يطلق عليه المنطق السالب Negative Logic (HIGH=0, LOW=1)

- عملية الانتقال من الجهد الأعلى إلى الجهد المنخفض تسمى الانتقال الموجب Negative-going، Negative transitions .

مجموعة من الخانات الثنائية Bits وهي خليط من واحdas وأصفار 0's, 1's تسمى شفرات Codes (Codes) تستخدم لتمثيل الأعداد، الحروف، الرموز، الأوامر أو أي شيء آخر مطلوب في تطبيق ما.


### 2-3 المستويات المنطقية Logic Levels

الجهود المستخدمة لتمثيل الواحد "1" ، والصفر "0" تسمى بالمستويات المنطقية، وبشكل مثالي، يمكن القول بأن مستوى واحد من الجهد يمثل HIGH، ومستوى آخر من الجهد يمثل Low. في الدوائر الرقمية العملية الجهد المرتفع HIGH ممكن أن يكون أي جهد بين قيمة صغرى محددة وقيمة عظمى محددة. وبالمثل الجهد المنخفض Low ممكن أن يكون أي جهد بين قيمة صغرى محددة وقيمة عظمى محددة، ولا يمكن حدوث أي نوع من التداخل (Overlap) بين المستويات المرتفعة HIGH المقبولة والمستويات المنخفضة Low المقبولة.

الشكل (1-5) يوضح المدى العام للمستويات المرتفعة والمنخفضة LOWs, HIGHs لدوائر رقمية. الجهد المتغير  $V_{H(max)}$  يمثل القيمة العظمى لمستوى الجهد المرتفع HIGH، والجهد  $V_{H(min)}$  يمثل القيمة الصغرى لمستوى الجهد المرتفع HIGH.

القيمة العظمى لمستوى الجهد المنخفض Low تمثل مستوى الجهد  $V_{L(max)}$ ، والقيمة الصغرى لمستوى الجهد المنخفض Low تمثل مستوى الجهد  $V_{L(min)}$ . قيم الجهد بين المستوى  $V_{L(max)}$  والمستوى  $V_{H(min)}$  غير مقبولة في أي عملية. الجهد في المدى غير المقبول يمكن أن يظهر كمستوى مرتفع HIGH أو كمستوى منخفض Low في أي دائرة. وبناء على ذلك، هذه القيم غير المقبولة لا تستخدم أبداً. ومثال على ذلك، القيم المرتفع HIGH لنوع خاص من الدوائر الرقمية TTL يكون المدى له من 0V-5V، والقيم المنخفضة Low تكون من المدى 0V-0.8V، وعليه إذا طبق على الدائرة جهد يساوي 3.5V، فإن

الدائرة سوف تقبل هذا الجهد على أنه مرتفع HIGH أو الثنائي 1 . وإذا طبق على الدائرة جهد يساوي 0.5V ، فإن الدائرة سوف تقبل هذا الجهد على أنه منخفض LOW أو الثنائي 0 ، لذلك في هذا النوع من الدوائر المجهود بين 0.8V إلى 2V لا تقبل ولا تستخدم أبداً.




الشكل (1-5) مدى المستويات المنقطية للجهد للدوائر الرقمية

### 3-3 الموجات الرقمية Digital Waveforms

الموجات الرقمية تتكون من مستويات من الجهد تتغير بين المستوى المرتفع (الحالة) HIGH والمستوى المنخفض (الحالة) LOW، الشكل (6-1) (a)، بين نبضة مفردة موجبة الإتجاه Positive-going (أو التيار)، والتي يمكن توليدتها عندما يكون الجهد (أو التيار) يتحرك من وضعه العادي في المستوى المنخفض LOW إلى المستوى المرتفع HIGH ويعود مرة أخرى إلى المستوى المنخفض LOW.


النبضة المفردة سالبة الإتجاه Negative-going (أو التيار)، والموضحة في الشكل (6-1) (b)، يتم توليدتها عندما يتحرك الجهد (أو التيار) من وضعه العادي في المستوى المرتفع HIGH إلى المستوى المنخفض LOW ويعود مرة أخرى إلى المستوى المرتفع HIGH. عموماً فإن الموجات الرقمية هي عبارة عن سلسلة من النبضات موجبة الإتجاه أو سالبة الإتجاه.



الشكل (6-1) أشكال النبضات المثالية، موجبة Positive-going في (a)، سالبة Negative-going في (b)

كما رأينا في الشكل (6-1) (a)، أن النبضة لها حافتين: الحافة الأمامية أو الصاعدة Rising or leading edge، والحة التالية أو المابطة Falling or trailing edge، والتي تحدث أولاً عند الزمن  $t_0$ ، والحة التالية أو المابطة Falling or trailing edge، والتي تحدث عند الزمن  $t_1$ ، للنبوة موجة الاتجاه، الحافة الصاعدة هي حافة البداية، والحة المابطة هي حافة النهاية.

النبضات الموضحة في الشكل (6-1) مثالية، لأن الحافة الصاعدة والحة المابطة يفترض أنهما يتغيران في زمن يساوي الصفر (لحظياً). عملياً، هذا التغيير لا يمكن أبداً أن يحدث لحظياً، ومع ذلك في معظم الحالات الرقمي نستطيع أن نفترض النبضة المثالية.



الشكل (7-1) خواص النبضة غير المثالية

الشكل (7-1) يوضح نبضة غير مثالية. الزمن المطلوب للنبوة لترتفع من المستوى المنخفض LOW إلى المستوى المرتفع HIGH يسمى بزمن الصعود (rise time) ( $t_r$ )، والزمن المطلوب للهبوط من المستوى المنخفض HIGH إلى المستوى المرتفع LOW يسمى بزمن الهبوط (fall time) ( $t_f$ )


عملياً من الشائع قياس زمان الصعود من 10 % إلى 90 % من إرتفاع النبضة (pulse amplitude) (قيمة النبضة) وقياس زمان الهبوط من 90 % إلى 10 % من إرتفاع النبضة كما هو موضح في الشكل (7-1). عرض النبضة pulse width ( $t_w$ ) هو عبارة عن قياس الزمن بين نقطتي 50 % من عند الحافة الصاعدة والحة المابطة كما هو موضح في الشكل.

من الأشياء الغير مرغوب فيها التي يمكن أن تحدث مع الموجات المربعة Square wave هو تجاوز الحدود عند الحافة الصاعدة أو النازلة والذي يدعى الرنين Overshoot أو التجاوز Ringing كما في الشكل السابق، والرنين أيضا الذي يكون عبارة عن موجة جيبية تتلاشى بعد فترة زمنية.

معظم الموجات التي تستخدم في الأنظمة الرقمية تتكون من سلسلة من النبضات series of pulses، وتسمى أحياناً باسم قطار النبضات pulse trains، ويمكن تقسيمها إلى نوعين رئيسين:

دورية periodic، الشكل الموجي للنبضات الدورية a periodic pulse waveform هو الذي يكرر نفسه خلال فترة زمنية ثابتة تسمى الدورة (T). التردد (f) period هو معدل تكرار النبضة نفسها ويفقاس بوحدة .hertz (Hz)

غير دورية nonperiodic، الشكل الموجي للنبضات غير الدورية a nonperiodic pulse waveform يكرر نفسه خلال فترة ثابتة وربما يحتوى على نبضات عشوائية randomly في عرضها أو عشوائية في اختلاف الفترة الزمنية بين النبضات. كمثال على كل نوع من النوعين السابقين من النبضات موضح في الشكل (1-8).



$$\text{Period} = T_1 = T_2 = T_3 = \dots = T_n$$

$$\text{Frequency} = \frac{1}{T}$$

(a)



(b)

الشكل (1-8) أمثلة على شكل الموجات الرقمية حيث (a) موجة دورية وفي (b) موجة غير دورية (عشوائية)

التردد (f) لموجة من النبضات هو مقلوب الدورة (T). العلاقة بين التردد والدورة يمكن التعبير عنها كما يلي:

$$f = \frac{1}{T}$$


$$T = \frac{1}{f}$$

من الخواص الهامة للشكل الموجي للنبضات الدورية هو ما يسمى بدورة التشغيل (duty cycle). دورة التشغيل هي النسبة بين عرض النبضة ( $t_W$ ) إلى الدورة (T)، ويمكن التعبير عنه كنسبة مئوية كما يلي:

$$\text{Duty cycle} = \left( \frac{t_W}{T} \right) 100\%$$

### مثال

جزء من شكل موجي لإشارة موضحة في الشكل (9-1). جميع القياسات الموضحة مقاسة باستخدام وحدة الميلي ثانية (ms). احسب قيمة كل من الدورة ( $T$ )، التردد ( $f$ )، دورة التشغيل (duty cycle).



الشكل (9-1) الشكل الموجي للمثال

الحل:

تقاس الدورة ( $T$ )، من الحافة الصاعدة للنبضة الأولى إلى الحافة الصاعدة للنبضة الثانية كما هو موضح في الشكل (9-1)، وعليه تكون:

$$T = 10 \text{ ms}$$

$$f = \frac{1}{T} = \frac{1}{10 \text{ ms}} = 100 \text{ Hz}$$

$$\text{Duty cycle} = \left( \frac{t_W}{T} \right) 100\% = \left( \frac{1 \text{ ms}}{10 \text{ ms}} \right) 100\% = 10\%$$

## 3-4 الموجات الرقمية التي تحمل المعلومات الثنائية


### A Digital Waveform Carries Binary Information

المعلومات الثنائية Binary information التي تتعالج في الأنظمة الرقمية تظهر على شكل موجات waveforms تمثل سلسلة من الخانات الثنائية (البنايات) Bits، عندما الموجة في حالة مرتفعة HIGH يتم تمثيل القيمة الثنائية "1" ، وعندما الموجة في حالة منخفضة LOW يتم تمثيل القيمة الثنائية "0" ، كل خانة ثنائية (بت) في السلسلة تأخذ فترة زمنية محددة تسمى زمن البت .bit time

### The Clock إشارة نبضات الساعة

في النظم الرقمية كل أشكال الموجات waveforms تزامن مع شكل موجة زمنية أساسية تدعى إشارة نبضات الساعة The Clock، وهي عبارة عن موجة دورية periodic waveform تكون موجة مربعة Square wave أو قطار من النبضات Pulse Train، الفاصل الزمني بين النبضات (الدورة period) تساوي إلى زمن بت واحد.

الشكل (10-1) يظهر مثال عن اشارة الساعة متزامنة مع شكل موجة أخرى A، حيث A هي عبارة عن سلسلة من الخانات الثنائية (البيتات) Bit sequence represented by waveform A، تغير حالتها عند الحافة الصاعدة.




الشكل (10-1) اشارة الساعة The Clock متزامنة مع اشارة أخرى A

### 5-3 المخططات الزمنية Timing Diagrams

المخطط الزمني Timing Diagram هو رسم لأشكال الموجات الرقمية تظهر فيه العلاقة الزمنية الفعلية لاثنين أو أكثر من أشكال الموجات، وكيف يتغير شكل موجة بالنسبة لأشكال الموجات الأخرى، وبالنظر إلى المخطط الزمني نستطيع تحديد الحالات المنخفضة LOW والمرتفعة HIGH لجميع أشكال الموجات عند أي نقطة محددة من الزمن، والזמן الدقيق الذي تغير فيه الموجة حالتها بالنسبة للموجات الأخرى.

الشكل (11-1) مثال عن مخطط زمني يظهر أربع أشكال موجات. من المخطط نستطيع أن نرى أنه يوجد ثلاث أشكال موجات A,B,C تكون في حالة المرتفعة HIGH فقط خلال زمن البت السابع 7 (المظلل)، وجميعها تغير حالتها إلى الحالة المنخفضة LOW عند نهاية زمن البت السابع 7.



الشكل (11-1) مثال عن مخطط زمني لأربع أشكال موجات


## 4- الدوائر المتكاملة Integrated Circuits, ICs

الدائرة المتكاملة Integrated Circuit عبارة عن شريحة صغيرة من السيليكون chip، تكون عبارة عن دائرة الكترونية مصممة لأداء وظيفة محددة، تحتوي على عناصر الكترونية متصلة مثل (الترانزستورات transistors - دiodes مقاومات resistors - ومكثفات capacitors)، وهذه العناصر الالكترونية متصلة داخل الشريحة مكونة دائرة متكاملة، توضع الرقاقة على معدن او على صندوق بلاستيكي وتلتحم الوصلات الى نقاط ارجل خارجية مكونة الدائرة المتكاملة، الشكل (12-1) يظهر ذلك، ومعظم الصناديق لها احجام قياسية ويتراوح عدد ارجلها Pins من ثانية الى اربعة وستين .(64-08)

وتصنيف الدوائر المتكاملة إلى صفين عريضين حسب قدرتها على البرمجة والعمل المتكرر:


الدوائر المتكاملة ذات الوظيفة الثابتة Fixed-function logic: وهي التي تكون محددة لوظيفة واحدة.


الدوائر المتكاملة القابلة للبرمجة programmable logic: وهي التي يمكن اعادة برمجتها للعمل مرات متعددة.



الشكل (12-1) دائرة متكاملة تظهر فيها الشريحة chip متوضعة في صندوق بلاستيكي، تظهر منه الأرجل Pins ملحوظة إلى الوصلات

كل دائرة متكاملة لها رقم معين مطبوع على سطح صندوقها لتعريفها ويقوم البائع بنشر كتاب للتutorials يحتوي على المعلومات الضرورية المتعلقة بالمنتجات و ذلك حسب رقها، حيث الأحرف (حرف أو أكثر) تعرف عائلة تقنية الدائرة المتكاملة (13-1) logic circuit technology family، والأرقام (اثنين أو أكثر) تعرف نوع الوظيفة المنطقية logic function family، الشكل (1-13) يظهر شريحة من 7400 وهي شريحة تحتوي أربع بوابات ناند NAND.





الشكل (1-13) يظهر رقم الشريحة المتكاملة وهي الشريحة 7400

وتصنف الدوائر المتكاملة الرقمية إلى عائلات حسب القطع الالكتروني المستخدمة في تركيبها، ومن العائلات المعروفة

تجاريًا:

**TTL** عائلة تي تي ال Transistor - Transistor Logic : منطق ترانزستور-ترانزستور، تستخدم في وظائف رقمية عديدة وهي أكثر عائلات المنطق شيوعاً.

**MOS** عائلة موس Metal – Oxide Semiconductor نصف الناقل أكسيد-معدن، تستخدم في الدوائر التي تتطلب كثافة قطع عالية.

**CMOS** عائلة سيموس Complementary Metal – Oxide Semiconductor نصف الناقل أكسيد-معدن المتمم، تستخدم في النظم التي تتطلب استهلاك قليل من الطاقة.

- تعتبر تقنية سيموس CMOS ومنها العائلة سيموس عالية السرعة HC (high-speed CMOS) family من أكثر الأنواع شيوعاً وطلباً من تقنيات الدوائر المتكاملة.

- بالنسبة لنوع ثنائي القطب bipolar تعتبر العائلة ال اس شوتكي منخفض الطاقة LS (low-power Schottky) family الأكثر استخداماً.

بالنسبة للأحرف الملحقة برمز الشريحة نجد الأحرف التالية ملحوظة بها وهي:


- Low power Schottky 74LSXX

- High-Speed CMOS 74HCXX

عندما نريد التعامل مع دائرة رقمية متكاملة IC من نوع TTL فإننا نستخدم الرقم المميز لهذه العائلة والمسبوق بحرفين أو أكثر للدلالة على الشركة المصنعة للدائرة المتكاملة، ويوجد مودجان للدوائر المتكاملة TTL.

**النموذج الأول:** يبدأ بالرقم 74 ويستخدم للعمل في بيئة درجة حرارتها من 0 إلى 70 مئوية وتعتبر كلفة التصنيع لهذا النموذج منخفض.

**النموذج الثاني:** يبدأ بالرقم 54 وهو مشابه للنموذج الأول إلا أنه يستخدم في الحالات العسكرية والصناعية التي تتطلب ثقافية عالية وتتطلب العمل في درجات حرارة مرتفعة ما بين 55 إلى 125° مئوية ولذلك فإن كلفة التصنيع لهذا النموذج مرتفعة.




الشكل (14-1) أحد نماذج الدوائر المتكاملة من النوع ذي الصفين DIP

الكثير منا ينظر إلى الحجم الأسود لأي شريحة على أن هذا هو حجم الشريحة الأصلي، في الحقيقة فإن هذا الصندوق الأسود يكون عادةً من مادة عازلة تغطي أو تغلف الجسم الحقيقي للشريحة الموجود بالداخل، وهذا الجسم في العادة يكون صغيراً جداً بالنسبة لهذا الغلاف الأسود الموجود فقط، لكي يتمكن المصنع من إخراج الأطراف المختلفة للشريحة بطريقة مريحة للمستخدم، الأشكال (12-1)(13-1)(14-1) توضح ذلك.


هناك أكثر من طريقة لتغليف الشرائح الإلكترونية من أجل توضيعها أو تثبيتها على لوحات الدوائر المطبوعة printed circuit boards (PCBs)، أولها وأكثرها شيوعاً هي الشريحة ذات الأطراف النافذة أو ذات التوضع باستخدام الثقوب through-hole mounted في هذه الحالة لابد من عمل خرم أو فتحة لكل طرف من أطراف الشريحة على اللوحة ينفذ منها الطرف ويتم لحامة أو تثبيته من الناحية الأخرى لللوحة التثبيت. أي أن الشريحة تكون موجودة على أحد أوجه اللوحة والأطراف مثبتة على الوجه الآخر لها، وهي أكبر في الحجم وأسهم في الاستخدام من النوع الآخر، من الأشكال الشائعة لذلك الشريحة المعروفة بذات الصفين Dual In line Package (DIP)، وهي التي تظهر في الشكل (14-1).

النوع الثاني من الشرائح هو الشريحة السطحية أو تقنية التوضع السطحي (SMT) surface-mount technology أو غير النافذة، وهي لا تحتاج لتخريم اللوحة لثبيتها ولكنها تثبت مباشرة على نفس السطح الموجودة عليه، وهذه بالطبع تكون أفضل

في الكثير من التطبيقات لأنها توفر مساحة على اللوحة كما أنها في العادة تكون صغيرة الحجم، هذه الشرائح تسمى الشرائح السطحية الصغيرة (Small Outline IC، SOIC)، الشكل (1-15) يظهر هذا النوع مع مقارنته مع النوع ذي الصفين DIP.




(a) Dual in-line package (DIP)




(b) Small-outline IC (SOIC)

الشكل (1-15) الدوائر المتكاملة من النوع الشرائح السطحية الصغيرة SOIC مع مقارنة مع الشكل ذي الصفين DIP


هناك أشكال عديدة من الشرائح السطحية مثل الشرائح ذات الأرجل السلكية Plastic Leaded Chip Carrier (PLCC) والتي تكون أطرافها عبارة عن أسلاك ملفوفة تحت جسم الشريحة في صورة الحرف J ، هناك أيضا الشريحة السيراميكية بلا أطراف التي تكون أطرافها عبارة عن أسلاك لاصقة في جسم الشريحة (LCCC)، كما يوجد العديد من الأنواع أخرى تظهر في الشكل (1-16) الذي يعرض نماذج عن هذه الشرائح.




(a) SSOP ( $153 \times 193$  mils)




(b) PLCC ( $350 \times 350$  mils)




(c) LCC ( $350 \times 350$  mils)



(d) LQFP ( $7 \times 7$  mm)



(e) Laminate CSP bottom view  
( $3.5 \times 3.5$  mm)




(f) FBGA bottom view  
( $4 \times 4$  mm)

الشكل (1-16) نماذج من الشرائح هو الشرائح السطحية (SMT)

الأنظمة الرقمية تحتوي على الدوائر المتكاملة بسبب صغر حجمها وموثوقيتها العالية وتكلفتها المنخفضة، واستهلاكها القليل من القدرة الكهربائية. وكل الدوائر المتكاملة التي ستكلمن عنها في هذا الكتاب متاحة في صورة شرائح الكترونية.

### 4-1 ترقيم أطراف الشرائح المتكاملة

في العادة تكون هناك علامة على سطح أي شريحة تشير إلى الطرف رقم 1، يجب أن تكون الشريحة أفقية والسطح لأعلى والعلامة باتجاهنا ثم نبدأ عد الأطراف بعكس عقارب الساعة، والشكل (17-1) يظهر ذلك.



الشكل (17-1) ترقيم أطراف الشرائح المتكاملة لنوعين من الشرائح

### كتاب التعليمات للدائرة المتكاملة Data Sheets

عن طريق كتاب التعليمات يمكن الحصول على معلومات محددة عن خصائص التشغيل لدائرة متكاملة معينة ومعظم كتب التعليمات مجزأة إلى ثلاثة أقسام رئيسية:

- .1 - ظروف تشغيلية ينصح بها Recommended Operating Conditions
- .2 - خصائص كهربائية Electrical Characteristics
- .3 - خصائص تبديلية Switching Characteristics

## **2-4 تصنیف الدوائر المتكاملة حسب كثافة المكونات (التعقید)**

### **Complexity Classifications for - ICs**

أحياناً تصنف الشرائح الإلكترونية على حسب كثافة المكونات عليها، حيث تقيس هذه الكثافة بعدد الترانزستورات المكونة لهذه الشريحة، لاحظ أن جميع مكونات أي شريحة تؤول في النهاية إلى مجموعة من الترانزستورات، من هذه التصنيفات ما يلي:

#### **1- الشرائح ذات التكامل الصغير (SSI)**

وهي الشرائح التي تحتوي أقل من 100 ترانزستور، أو ما يكافئ أقل من 10 بوابات، وتحتوي شرائح هذا الصنف بعض البوابات المنطقية والقلابات.

#### **2- الشرائح ذات التكامل المتوسط (MSI)**

وهي التي تحتوي من 1000 حتى 10000 ترانزستور، أو ما يكافئ من 10 حتى 100 بوابة، ويكون منها العدادات والمسجلات والمشفرات ومحللات الشفرة.

#### **3- الشرائح ذات التكامل العالي (LSI)**

وهي الشرائح التي تحتوي من 10000 حتى 100000 ترانزستور، أو ما يكافئ من 100 حتى 10000 من البوابات، ويكون منها شرائح الذاكرة والأجيال الأولى من المعالجات.

#### **4- الشرائح ذات التكامل العالي جدا (VLSI)**

وهي الشرائح التي تحتوي من 100000 حتى 1000000 ترانزستور، حتى مليون، أو ما يكافئ من 10000 حتى 100000 من البوابات، ويكون منها الأجيال المتوسطة من المعالجات وشرائح الذاكرة.

#### **5- الشرائح فائقة التكامل (ULSI)**

وهي التي تحتوي فوق المليون ترانزستور، الأجيال الأخيرة من المعالجات حتى كتابة هذا الكتاب وصلت كثافتها حتى 100 مليون ترانزستور، أو ما يكافئ أكثر من 100000 من البوابات.

## **3-3 تكنولوجيا الدوائر المتكاملة**

### **Integrated Circuit Technologies**

أنواع الترانزستورات التي تنفذ منها جميع الدوائر المتكاملة هي إما من ترانزستور نوع وصلة ثنائية القطبية bipolar (BJT)، أو من نوع موسفت، ترانزستور تأثير الحقل الكهربائي نوع معدن – أوكسيد نصف ناقل (metal-oxide semiconductor field-effect transistors) MOSFETs.

تقنية الدوائر التي تستخدم موسفت MOSFETs هي موس، أي موس المتم MOS (Complementary MOS).

تقنية الدوائر الرقمية التي تستخدم ترانزستور نوع وصلة ثنائية القطبية تدعى في الـ TTL (transistor-transistor logic).

وهناك دوائر تستخدم التقنيتين معاً وتسمى بـ BiCMOS.

## 5- الأجهزة المستخدمة في اختبار الدوائر الرقمية

### Instrumets Used in Digital Circuits Testing

سنعرض سريعاً بعض الأجهزة المستخدمة بشكل كبير في اختبارات وقياسات الإشارات عموماً والرقمية بالذات، ونؤكد على أنها لن نشرح هذه الأجهزة بالتفصيل، ولكننا سنعرض شرعاً سريعاً مع صورة تبين كل واحد من هذه الأجهزة.

#### 1-5 مبين الذبذبات أو راسم الإشارة (الأوسيiloskop)



الشكل (18-1) راسم إشارة بأربع أقنية


يعتبر الأوسيiloskop من أكثر أجهزة القياس استخداماً في معامل وختيرات الإلكترونيات، إذ يستخدم الأوسيiloskop لبيان شكل الموجة الكهربائية وكيفية تغيرها مع الزمن، حيث يعرض العلاقة بين الجهد (أو التيار) مع الزمن، يمكن بذلك تحديد تردد الموجة ومقدار جهدها وزمن الارتفاع وزمن الانخفاض، كما يمكن ملاحظة أي تشويه في شكل الموجة، الشكل (18-1) يبين صورة الأوسيiloskop، هناك بعض النماذج منها تحتوي على ثلاث قنوات أو أربع قنوات وليس أكثر من ذلك.

يمكن كذلك باستخدام الأوسيلوسكوب عرض موجتان أو أكثر في نفس الوقت وملاحظة العلاقة بينهما، فمثلاً يمكن عرض دخل الدائرة وخرجها في نفس الوقت وملاحظة الفرق بينهما لمعرفة إذا كان هناك إزاحة في زاوية الطور بينهما إذا كان كل منهما معكوس الآخر، وعلاقة التردد بين كل منهما.

## 2-5 المخلل المنطقي Logic Analyzer

يستخدم المخلل المنطقي Logic analyzer في دوائر المعالجات أو الحاسوبات بكثرة نظراً لوجود الكثير من الإشارات التي يلزم رؤيتها جميعها في نفس الوقت لتحليلها ومعرفة العلاقات بينها، مثل الإشارات على خطوط مسار البيانات أو مسار العنوانين أو خطوط التحكم، الشكل (19-1) يعرض مثال عن محلل منطقي نموذجي، يمكن استخدام المخلل المنطقي في أكثر من طريقة لعرض الإشارات كما يلى:

- 1- يستخدم المخلل المنطقي كأوسيلوسكوب حيث يمكن عرض الإشارة مع الزمن، ويمكن عرض أكثر من إشارة في هذه الطريقة قد يصل إلى 4 إشارات في نفس الوقت.
- 2- يستخدم المخلل المنطقي لبيان المخطط الزمني لعدد من الإشارات يصل إلى 16 و 32 إشارة في نفس الوقت، المخطط الزمني في هذه الحالة يبين العلاقة الزمنية لكل إشارة وهل هي واحد 1 أم صفر 0 عند أي لحظة زمنية، عرض الإشارات مختلف عن الحالة السابقة حيث لا يبين تفاصيل مقدار الإشارة إلا أنها صفر 0 أم واحد 1، هذه الحالة مهمة جداً في بيان إشارات البيانات أو العنوانين في المعالجات أو الحاسوبات.
- 3- يمكن للمخلل المنطقي أن يعرض أكثر من إشارة بطريقة الأوسيلوسكوب كما في الطريقة الأولى، وفي نفس الوقت يعرض باقي الإشارات في نظام المخطط الزمني كما في الحالة الثانية.
- 4- يمكن للمخلل المنطقي أن يعرض الإشارات بنظام جدول الحقيقة حيث يعرض الإشارات عبارة عن أصفار 0 وواحدات 1.



الشكل (19-1) محلل منطقي نموذجي Logic analyzer

### 3-5 المبين (المحس) المنطقي Logic Probe

المبين (المحس) المنطقي هو Logic probe عبارة عن أداة سهلة وبسيطة تمسك في اليد يكون تقريباً في حجم القلم العادي، الشكل (20-1)، تستخدم لاختبار نقطة معينة في الدائرة، لمعرفة هل الجهد عند هذه النقطة واحد 1 أم صفر 0، أم عبارة عن نبضات، حيث يتم بيان كل حالة على ملبة بيان معينة مع صوت رنين معين لكل حالة.



### 4-5 حاقن النبضات Pulses Injector

حاقن النبضات Pulse injector يشبه المبين المنطقي تماماً، سوى أنه يمكن به حقن نبضات عند نقطة معينة في الدائرة كدخل لهذه الدائرة، حيث يمكن ملاحظة استجابة الدائرة لهذه النبضات عند أي خرج من مخارج الدائرة، الشكل (20-1) يظهر مثال عن مبين منطقي مع حاقن النبضات.

الشكل (20-1) المبين (المحس) المنطقي وحاقن النبضات Logic Probe and Pulses injector

### 5-5 جهاز القياس متعدد الأغراض ملتميتر (DMM)

هو من أكثر الأجهزة استخداماً في اختبار الدوائر الإلكترونية سواء الرقمية أو غير الرقمية، يمكن بمحاذاته قياس المقاومة بالأوم وقياس التيار وفرق الجهد سواء كان متعدد أو مستمر، يتميز هذا الجهاز بصغر حجمه ورخص ثمنه بحيث يمكن أن يكون في متناول أي هاوي، الشكل (21-1) يبيّن نماذجين لهذا الجهاز.



الشكل (21-1) بعض أشكال الجهاز متعدد القياس الملتميتر Multimeter (DMM)

## 6-5 مولد الذبذبات (النبضات) Function Generator

لابد أن يحتوى أي معمل للإلكترونيات على أجهزة توليد الذبذبات Function generators بالأشكال المختلفة سواء الموجات الجيبية أو المربعة أو المثلثة أو الموجات TTL القياسية، مع إمكانية تغيير كل من تردد ومقدار أي واحدة من هذه الموجات، الشكل (22-1) يظهر أحد نماذج مولد الذبذبات (النبضات).



الشكل (22-1) الجهاز مولد الذبذبات (النبضات)

## 7-5 مصدر الطاقة Power Supply

لابد أن يحتوى أي معمل للإلكترونيات على مصادر طاقة Power supplies تستخدمن لتشغيل أي دائرة أو نظام إلكتروني تبوي اختباره أو تشغيله، في العادة تعطي مصادر القدرة جهدًا متغيراً يمكن التحكم فيه أو جهدًا ثابتاً 5 فولت يستخدم لتغذية الدوائر الرقمية، الشكل (23-1) يعرض نموذج عن أحد مصادر الطاقة (القدرة).



الشكل (23-1) جهاز مصدر الطاقة

## تدريبات

1. عرف الكمية التماثلية؟
2. عرف الكمية الرقمية؟
3. اشرح الفرق بين الكمية الرقمية والكمية التماثلية؟
4. عدد اثنين من ميزات البيانات الرقمية بالمقارنة مع التماثلية.
5. أي الكميّات أكثر تأثراً بالضجيج.
6. عرف كلمة ثنائي؟
7. ماذا تعني الكلمة الخانة الثنائية (Bit)؟
8. ما هي الخانات الثنائية في النظام الثنائي؟
9. كيف يقاس كل من زمن الصعود وزمن الهبوط للنبضة؟
10. إذا علمت أن الدورة (T) لشكل موجي ما، كيف يمكن إيجاد التردد (f)؟
11. شكل موجي دوري له عرض النبضة يساوي إلى  $25\mu s$ ، والدورة (T) تساوي إلى  $150\mu s$ ، احسب قيمة التردد، ودورة التشغيل؟
12. ما هو المخطط الرمزي وما هي فوائد استخدامه.
13. ما هي الدائرة المتكاملة.
14. كيف يتم ترقيم أطراف شرائح الدوائر المتكاملة.
15. ما هي أصناف الدوائر المتكاملة حسب كثافة المكونات (التعقيد).
16. ما هي أنواع الدوائر المتكاملة حسب نوع الترانزistor التي تبني منه.
17. عدد أهم الأجهزة المستخدمة في فحص واختبار الدوائر المنطقية.
18. ما هو عمل مبين الذبذبات أو راسم الإشارة (الأوسيلوسكوب).
19. ما هو عمل المخلل المنقطي.
20. كيف يتم ترقيم أطراف شريحة الدائرة المتكاملة.

## المصطلحات والعبارات الرئيسية و اختصاراتها Key Terms and Abbreviations

الصفحة	الترجمة	المصطلح أو العبارة	الصفحة	الترجمة	المصطلح أو العبارة
19	Positive Logic	المنطق الموجب	15	Discrete Transistors	الترانزستورات المنفصلة
19	Negative Logic	المنطق السالب	15	Analog Circuits	الدوائر التماثلية
19	Positive Transitions / Positive-Going	الانتقال الموجب	15	Digital Circuits	الدوائر الرقمية
19	Negative Transitions / Negative -Going	الانتقال السالب	15	Discrete Values\ Quantities	القيم/الكميات المنفصلة
19	Logic Levels	المستويات المنطقية	15	Continuous Values\ Quantities	القيم/الكميات المستمرة
20	Digital Waveforms	الموجات الرقمية	16	Sampled Values	قيم عينات
21	Rising or Leading Edge	الحافة الأمامية أو الصاعدة	16	Digital Code	شفرة رقمية
21	Falling or Trailing Edge	الحافة التالية أو الهاابطة	17	Digital Data	البيانات الرقمية
21	Rise Time	زمن الصعود	17	Compact Disk(CD)	قرص مضغوط
21	Fall Time	زمن الهبوط	17	Audio Signal	إشارة صوتية
21	Pulse Amplitude	قيمة النبضة	17	Linear Amplifier	مكبر خطى
21	Pulse Width	عرض النبضة	18	Laser Diode Optical System	النظام الثنائي الضوئي باستخدام أشعة الليزر
21	Square wave	موجة مربعة	18	Digital to Analog Converter (DAC)	محول الإشارة من الشكل الرقمي إلى التماثلي
21	Ringing/Overshoot	الرنين / التجاوز	18	Analog to Digital Converter (ADC)	محول الإشارة من الشكل التماثلي إلى الرقمي
21	Pulse Trains	قطار النبضات	19	Binary System	النظام الثنائي
22	Periodic	دورية	19	Binary Digit	الرقم الثنائي
22	Period	الدورة	19	Bit	الخانة الثنائية


26	<b>Transistor-Transistor Logic(TTL)</b>	منطق ترانزستور-ترانزستور	22	<b>Frequency</b>	التردد
26	<b>Metal – Oxide Semiconductor (MOS)</b>	نصف الناقل أكسيد-معدن	22	<b>Duty Cycle</b>	دورة التشغيل
26	<b>Complementary Metal – Oxide Semiconductor (CMOS)</b>	نصف الناقل أكسيد-معدن المتمم	23	<b>Binary Information</b>	المعلومات الثنائية
26	<b>Low-Power Schottky</b>	شوتكي منخفض الطاقة	23	<b>Bit Time</b>	زمن البت
26	<b>High-Speed CMOS</b>	سموس عالية السرعة	23	<b>The Clock</b>	إشارة نبضات الساعة
27	<b>Printed Circuit Boards (PCBs)</b>	لوحات الدوائر المطبوعة	24	<b>Timing Diagram</b>	المخطط الزمني
27	<b>Through-Hole Mounted</b>	التوضع باستخدام الثقوب	25	<b>Integrated Circuit(IC)</b>	الدائرة المتكاملة
27	<b>Surface-Mount Technology (SMT)</b>	تقنية التوضع السطحي	25	<b>Transistors</b>	الترانزستورات
28	<b>Small Outline IC</b>	الشريحة السطحية الصغيرة	25	<b>Diodes</b>	ديودات
28	<b>Dual In line Package (DIP)</b>	الشريحة ذات الصفين	25	<b>Resistors</b>	مقاومات
28	<b>Plastic Leaded Chip Carrier (PLCC)</b>	الشريحة ذات الأرجل السلكية	25	<b>Capacitors</b>	مكثفات
28	<b>Leadless Ceramic Chip Carrier (LCCC)</b>	الشريحة السيراميكية بلا أطراف	25	<b>Fixed-Function Logic</b>	الدوائر المتكاملة ذات الوظيفة الثابتة
29	<b>Recommended Operating Conditions</b>	ظروف تشغيلية ينصح بها	25	<b>Programmable Logic</b>	الدوائر المتكاملة القابلة للبرمجة
29	<b>Electrical Characteristics</b>	خصائص كهربائية	25	<b>Logic Circuit Technology Family</b>	عائلة تقنية الدائرة المتكاملة
29	<b>Switching Characteristics</b>	خصائص تبديلية	25	<b>Logic Function</b>	الوظيفة المنطقية

31	<b>Oscilloscope</b>	مرين الذذبذبات أو راسم الإشارة	30	<b>Very Large Scale Integration (VLSI)</b>	الشريحة ذات التكامل العالي جدا
32	<b>Logic Analyzer</b>	المخل المقطعي	30	<b>Ultra-Large-Scale Integration (LSI)</b>	الشريحة فائقة التكامل
33	<b>Logic probe</b>	المرين (المحس) المقطعي	30	<b>Bipolar Junction Transistors (BJT)</b>	ترازستور نوع وصلة ثنائية القطبية
33	<b>Pulse Injector</b>	حافن النبضات	30	<b>(Metal-Oxide Semiconductor Field-Effect Transistors) MOSFETs</b>	ترازستور تأثير الحقل الكهربائي نوع معدن - أوكسيد نصف ناقل
33	<b>The Digital Multimeter (DMM)</b>	جهاز القياس متعدد الأغراض ملتيميتر	30	<b>Small-Scale Integration (SSI)</b>	الشريحة ذات التكامل الصغير
34	<b>Function Generator</b>	مولد الذذبذبات (النبضات)	30	<b>Medium-Scale Integration (MSI)</b>	الشريحة ذات التكامل المتوسط
35	<b>Power Supply</b>	مصدر الطاقة	30	<b>Large-Scale Integration (LSI)</b>	الشريحة ذات التكامل العالي

## الفصل الثاني 2

# تمثيل البيانات في الأنظمة الرقمية

## Data Representation in Digital Systems



## الأهداف العامة للفصل Chapter Objectives

عندما تكمل هذا الفصل سوف تكتسب مجموعة من الخبرات والمعرف وينبغي أن تكون قادرًا على:

- تعريف عملية الترميز وأهدافها وقواعدها.
- معرفة كيف يتم تمثيل المعلومة باستخدام الأصفار والواحدات.
- شرح أهم أنظمة ترميز البيانات، وتعريف بعض الشفرات القياسية المستخدمة في أنظمة المعلومات.
- شرح كيفية تمثيل الأرقام والرموز ضمن أنظمة المعلومات.
- شرح الأنواع الأساسية من البيانات و طريقة تمثيلها.
- وصف أنواع الشفرات القياسية المستخدمة في الحاسوب.
- وصف كيفية تمثيل الأرقام والرموز.
- وصف أنواع الأعداد المستخدمة في الحاسوب.
- التعرف على أنواع الأعداد الصحيحة.
- استنتاج مدى القيم الذي يمكن استخدامه مع كل نوع.

## **1 – مقدمة Introduction**

نقدم في هذا الفصل الطريقة التي يتم بها تمثيل مختلف أنواع البيانات داخل الدوائر الرقمية التي تبني منها الأنظمة الرقمية (Digital Systems)، وداخل جهاز الحاسوب بصفة خاصة، إذ سيتم تعريف الأنواع الأساسية من البيانات، وتشمل الأعداد الصحيحة والأعداد الحقيقة والرموز، وتوضيح طريقة تمثيل كل نوع منها، ومدى القيم التي يقبلها كل نوع، والاستخدامات المناسبة لكل نوع، كما يتناول الفصل أهم أنظمة تمثيل وشفير البيانات وبعض أنواع الشفرات القياسية المستخدمة في الحاسوب لتمثيل البيانات.

من الضروري معرفة كيف يتم تمثيل المعلومات في أنظمة المعلومات الرقمية، ولماذا تسمى هذه الأنظمة بالأنظمة الرقمية، وما هي الأنظمة العددية المستخدمة في الحاسوب وأنظمة المعلومات، ما هي الشفرة الثنائية، وما حقيقة الأصفار والواحدات التي تحمل وتخزن المعلومة في الفضاء.

## **2 – البيانات والتعليمات الإلكترونية Electronic Data and Instructions**

هل سبق لك أن تساءلت لماذا يقال أنها نعيش في عالم رقمي؟ وما هو سبب تسمية بعض الأجهزة بالرقمية؟ السبب هو أن المعلومات التي تعامل معها الأجهزة التي نستخدمها تكون فقط على شكل إشارات إلكترونية رقمية Digital Signal، فأجهزة الحاسب لا يمكنها التعرف على المعلومات بنفس الطريقة التي نستطيع أن نتعرف عليها أنا وأنت، الناس تتبع التعليمات وتعالج البيانات باستخدام الحروف والأرقام والرموز الخاصة، على سبيل المثال، إذا أراد شخص جمع الأرقام 3 و 5 وتسجيل الجواب، يمكننا القول "الرجاء إضافة 3 إلى 5"، وحدة النظام هي مجموعة من الدوائر الإلكترونية لا يمكنها معالجة مثل هذا الطلب مباشرة، فقبل أن تحدث أي معالجة داخل وحدة النظام، يجب أن يحدث تحويل من الشكل الذي نفهمه نحن إلى الشكل الذي يمكن أن تعالجه وحدة النظام إلكترونياً.

### **1-2 المعلومة من خصائص الكون والتزمير الأمان لها**

#### **The Information is From The Universe Properties and Coding is the Safety for it**

نشهد العصر الرقمي بكل إنجازاته وثورة معلوماته، هذه المعلومات Information تكتب وتخزن وتنقل بشكل رقمي مشفر أو مرقّز، وقد أذهل العلماء وجود التشفير والتزمير في كل أركان الكون، بدءاً من أشكال تواصل المخلوقات إلى أنوية ذراتها، ومن أحاض الإنسان وصفاته، إلى مائه وسبعينات أعصابه.

يقول خبراء نظرية المعلومات أن المعلومات إحدى الخصائص الأساسية للكون، شأنها شأن المادة والطاقة، وكما أن الكتلة هو التعبير عن المادة فإن التنظيم هو التعبير عن المعلومات، والتشفير والتزمير هو الحافظ لها شكلاً ومضموناً، وهو الأمان لها.

### 3 – نظام الترميز Coding system

إن نظام الترميز Coding System هو ذلك الابتكار الذي سمح بالقفزة الحاسوبية التي اعتبرت مولد الحاسوب الحالي، تتلخص فكرته أنه يعتمد على الإشارات التي يتم تلقيها من أجهزة الإدخال، ثم يتم تجميع هذه الإشارات في مجموعات ذات طول محدد، ويعمل على فهم كل مجموعة وفقاً لتعريف مسبق.

#### 1-3 تمثيل المعلومات في الأنظمة الرقمية

##### Data Representation in Information Systems

حتى يمكن أي نظام رقمي مثل الحاسوب من التعامل مع أي نوع من أنواع البيانات فإن تلك البيانات يجب أن تكون ممثلة في الشكل الثنائي (Binary)، أي في شكل مجموعة من الأصفار 0's والواحدات 1's، حيث يتم تمثيل القيمة المنطقية صفر 0 بمستوى جهد معين داخل الدوائر الإلكترونية للنظام الرقمي، ويتم تمثيل القيمة المنطقية واحد 1 بمستوى جهد آخر. مثلاً تمثل القيمة المنطقية 1 بالجهد Volt +5، والقيمة المنطقية 0 بالجهد Volt 0.

إن الأنظمة الرقمية كالحاسوب وأنظمة الاتصالات لا تفقه شيئاً سوى مفهومين بسيطين هما الوجود والعدم أو الواحد 1 والصفر 0، وهكذا، فلتلخيص عن أي شيء ينبغي تحويله إلى سلسلة طويلة من الخانات المغناطية وغير المغناطية، وحسب تسلسل مغناطتها يمكن معرفة المقصود من السلسلة الحددة.

لفهم آلية استخدام نظام الترميز نعرض مثلاً من الحواسيب الحالية التي تعتمد طول المجموعة مؤلفاً من ثمانى إشارات، والإشارات هي شحنات كهربائية متساوية الكمية وكل منها يعبر عن إحدى حالتين، إحداهما حالة وجود شحنة والثانية حالة عدم وجود شحنة، وبالتالي فالمجموعة التي تتتألف من ثمانى إشارات يمكن تركيبها بعدد من الطرق مساوٍ للعدد الثمين مضروباً بنفسه ثمانى مرات، لأن كل موقع يتحمل حالتين: الوجود وعدم الوجود، أي:

$$2 \times 2 \times 2 \times 2 \times 2 \times 2 \times 2 = 256$$

والآن نصلح لكل مجموعة من هذه المجموعات برمز معين ليعبر عنها فنحصل على نظام الترميز.

تعريف: نظام الترميز :Coding System

هو طريقة للاصطلاح على تمثيل محدد لكل مجموعة من احتمالات التشكيل المختلفة لسلسلة ذات طول ثابت من البيانات الثنائية. والسلسلة ذات الطول الثابت من البيانات الثنائية تسمى البایت.

## 2-3 علم الترميز والتعتمية واستخراج المعنى Cryptography

التعتمية أو الترميز Cryptography هو علم رياضي يهدف لتحويل مجموعة من المعلومات الرمزية بهدف إخفاء محتواها، إلى مجموعة أخرى مبهمة باستخدام طريقة محددة، يمكن بمعرفتها العودة إلى النص الأساسي الواضح وهو ما يسمى باستخراج المعنى.

عُرف علم التعتمية منذ القدم، إذ استخدم لإخفاء معلومات الرسائل، وانتهت طرق ونظم رمزية عديدة من أجل ذلك. وقد يغيب عن الكثيرين أن أصله عربي وأن العرب هم آباء ويدين لهم ولادةً ونشأةً وتطوارً، ويعد كتاب الكوفي «رسالة في استخراج الأعداد المضمرة»، أول مرجع معروف في علم التعتمية واستخراج المعنى واصطلح على تسميته حديثا علم الشِّفرة.

يحظى علم التعتمية واستخراج المعنى بمكانة مرموقة بين العلوم، وقد أكتسب أهمية بالغة لتنوع تطبيقاته وخصوصاً في المجالات الأمنية والعسكرية والمصرفية، إذ يتعذر لغة عملٍ للتطبيقات التقنية، وأحد الأساسيةات في عملها وأسلوبها لأمن معلوماتها، وله مؤسسات توفر له أسباب الرعاية والتطوير والاختبار، وتنتج أنظمة تشفير تعتمد خوارزميات معقدة وموثوقة<sup>(2)</sup>.

## 3-3 القواعد الرئيسية لعملية الترميز The Basic Rules For Coding

إن أهم أساس عملية الترميز، هو اعتماد قواعد ثابتة وخوارزميات معروفة، والإيجاز والاختصار لتقليل احتمال الأخطاء في عملية النقل وفك الترميز، بالإضافة إلى استخدام رموز تكون:

- ثابتة البنية محددة الطول.
- واضحة غير متتشابهة.
- قابلة للتصنيف القراءة.
- قابلة للاسترجاع والمعالجة.
- متناغمة منطقياً مع النظام الكلي.
- تغطي جميع الرموز المطلوبة لتبادل المعلومات.

## 4-3 أهداف الترميز Coding objectives

- السرية أو الخصوصية: للحفاظ على محتوى المعلومات.
- تكامل البيانات: للحفاظ على المعلومات من التغيير (حذف أو إضافة أو تعديل).

1. د. محمد مرادي، آخرون. التعتمية واستخراج المعنى عند العرب، (دمشق، سوريا: مجمع اللغة العربية، دار طلاس، 1414هـ، 1997م)، ج: 2، ص: 108.

 إثبات الهوية: إثبات هوية التعامل مع البيانات.

 عدم الإنكار: منع الشخص من إنكاره القيام بعمل ما.

 سهولة الاستخدام: بتسهيل التعامل مع المعلومات كتقليل حجمها مثلاً.

## 4- التمثيل الرقمي للبيانات Digital Data Representation

### 4-1 نظام الترميز الثنائي Binary Code System

يعدّ نظام الترميز الثنائي (Binary Code System) أبسط نظم الترميز (نفسه نظام العد الثنائي Binary Number System)، أساسه الرقم (2)، إذ يتكون من الرموز صفر وواحد (0,1)، وهما إسقاط مباشر لمفهومي "العدم" و "الوجود" فالعدم يعبر عنه بالعنصر "صفر 0"، والوجود يعبر عنه بالعنصر "واحد 1".

باستخدام رموز النظام الثنائي صفر وواحد (0,1) يمكن تمثيل أي عدد من أي نظام عددي، إذ يتكرران على شكل سلسلة بما يتناسب مع العدد المطلوب، ويمكن تطبيق قواعد الجبر البوليفاني على هذا النظام بشكل مباشر، وبالتالي تنفيذ كافة العمليات المنطقية الضرورية من أجل تكوين الدوائر الرقمية.

المجدول (1-2) يعرض المكافئ الثنائي للأعداد العشرية من 0~15، ونلاحظ أننا نحتاج أربع خانات لتمثيل الأعداد من 0 حتى 15، بشكل عام من أجل  $n$  خانة يمكن أن نمثل  $2^n - 1$  عدد مختلف.

$$\text{عدد الأعداد التي يمكن تمثيلها} = 2^n - 1$$

على سبيل المثال إذا كان ( $n=5$ )، فإننا نستطيع أن نمثل 31 عدد مختلف

$$2^5 - 1 = 32 - 1 = 31$$

| ثنائي عشرى |
|------------|------------|------------|------------|------------|------------|------------|------------|
| 0          | 0          | 4          | 100        | 8          | 1000       | 12         | 1100       |
| 1          | 1          | 5          | 101        | 9          | 1001       | 13         | 1101       |
| 2          | 10         | 6          | 110        | 10         | 1010       | 14         | 1110       |
| 3          | 11         | 7          | 111        | 11         | 1011       | 15         | 1111       |

المجدول (1-2) الأرقام العشرية من 0 حتى 15 مع مكافئتها بنظام العد الثنائي

يمكن التعبير عن أي عدد بواسطة عدد ثنائي، لكن الأرقام الثنائية صعبة لفهم على الإنسان لكي يتعامل معها، لأنها تتطلب العديد من الأرقام أو الخانات في العدد الواحد، بدلاً من ذلك، غالباً ما يتم تمثيل الأرقام الثنائية في شكل أكثر قابلية للقراءة من قبل البشر، ويستخدم لذلك النظام السادس عشر The hexadecimal system, or hex الذي يستعمل 16

رقم (0، 1، 2، 3، 4، 5، 6، 7، 8، A، B، C، D، E، F) لتمثيل الأعداد الثنائية، ويعتبر كل رقم سنتاً عشرة يستخدم أربعة أرقام ثنائية، ويستخدم رقمين سنتاً عشرة مع بعض لتمثيل واحد 1 بait (8 أرقام ثنائية).

ثنائي Binary	ست عشرى Hexadecimal	عشرى Decimal
00000000	00	00
00010000	01	01
10000000	02	02
11000000	03	03
00000100	04	04
00000101	05	05
00000110	06	06
00000111	07	07
00001000	08	08
00001001	09	09
00001010	0A	10
00001011	0B	11
00001100	0C	12
00001101	0D	13
00001110	0E	14
00001111	0F	15
00010000	01	16

الجدول (2-10) الجدول (2-16) الأرقام العشرية من 1 حتى 16

مع المكافئ لها في النظام الثنائي، والست عشرى

الجدول (2-2) يعرض الأرقام العشرية من 1 حتى 16 مع المكافئ لها في النظام الثنائي، والست عشرى (وقد ظللنا عمود الأرقام القاعدية لأنظمة العددية).

يمكن أن تشاهد الأرقام الست عشرية، عند اختيار اللون في تطبيقات تصميم الموقع أو التطبيقات الرسمية، أو عند إدخال كلمة المرور للوصول إلى شبكة لاسلكية.

ولدينا النظام العشري **decimal system** الذي نعرفه يتكون من عشرة أرقام (0، 1، 2، 3، 4، 5، 6، 7، 8، 9).

النظام الثنائي **binary system** يتكون من رقمين فقط صفر 0 و واحد 1.

وتعتمد لغة وشفرة عمل الحاسوب الثنائية (المثنائي) نظام العد الثنائي.

## 4-2 لغة عمل الحاسوب الثنائية

تكتب البرامج الحاسوبية على شكل تعليمات وتركيب حسابية ومنطقية بإحدى لغات البرمجة، إذ تجري ترجمة هذه التعليمات والتركيب إلى سلاسل من الرموز الرقمية الثنائية أصفار وواحدات (0، 1) التي تعبر عن شيفرة يفهمها الحاسوب تدعى لغة الآلة Machine Language.

تعتمد لغة وشفرة عمل الحاسوب الثنائية (الآلة) نظام العد الثنائي، إذ تستخدمها الأجهزة والأنظمة الرقمية كالحواسيب وأنظمة الاتصالات في التواير الإلكترونية الرقمية (Digital Electronic Circuits)، إذ أن هذه الدوائر عند معالجة البيانات، وتخزينها، ونقلها، وحتى إرسالها، لا تستطيع أن تفهم إلا البيانات الثنائية، أي البيانات التي تكون على شكل سلاسل من الأصفار والواحدات.

تعد الشفرة الثنائية أساس الثورة الرقمية بالكامل، وتأتي أهميتها من كونها نظام التشغير (الترميز) المستخدم لتمثيل المعلومات والمعطيات ضمن الحواسيب والأنظمة الرقمية، إذ يعد من أبسط أنواع أنظمة التشغير، فالعلوم والمعلومات اليوم بأشكالها وأنواعها تمثل وتنكتب و تعالج و تخزن و توثق و تنشر و ترسّل باستخدام الموز الرمزي الثنائي الأصفار والواحدات (0,1)، وذلك على شكل شفرات (إشارات)، هذه الإشارات هي سلسلة من شحنات كهربائية متساوية الكمية، الخانة الواحدة في السلسلة تسمى بت، و مجموعة 8 بتات تشكل البايت Byte.

" بت " أو bit = (bit=binary digit)

**8 Bit = 1 Byte**

تحزن في هذه الخانة الثنائية إحدى القيمتين، الأولى حالة وجود شحنة واحد (1)، والثانية حالة عدم وجود شحنة صفر (0)، لتتشكل بيانات مصفوفة من هذه الأصفار والواحدات، تتم معالجتها ضمن الأنظمة الرقمية، ومن ثم يتم تحويل ناتج المعالجة للشكل الذي تستوعبه، ويتم إظهاره.

وقد أشار القرآن الكريم لهذه اللغة باستخدام نفس الكلمة القرآنية {المثناني} في الإشارة إلى شفرة ولغة عمل الحاسب الثنائية، شفرة المثناني، وكلمة {المثناني} تكررت في القرآن الكريم مثاني، وجاء ذلك في مثاني من الآيات هي:

قال الله تعالى:

﴿ وَلَقَدْ آتَيْنَاكَ سِيَّعًا مِّنَ الْمَثَانِي وَالْقُرْآنَ الْعَظِيمِ ﴾ [الحجر: 15]

﴿ الَّهُ نَزَّلَ أَحْسَنَ الْحَدِيثِ كِتَابًا مُّتَشَبِّهًًا مَّثَانِيٌ تَفَسَّرُ مِنْهُ جُلُودُ الَّذِينَ يَكْسِبُونَ رَبُّهُمْ ثُمَّ تَلَيْنُ جُلُودُهُمْ وَقُلُوبُهُمْ إِلَى ذِكْرِ اللَّهِ ذُلْكَ هُدَى اللَّهُ يَهْدِي بِهِ مَنْ يَشَاءُ وَمَنْ يُضْلِلَ اللَّهُ فَمَا لَهُ مِنْ هَادٍ ﴾ [آل عمران: 39].

إن كلمة {المثناني} القرآنية هي إشارة علمية قرآنية صريحة إلى لغة وشفرة عمل الحاسب المثناني، الأصفار والواحدات، التي تدعى أيضاً لغة عمل الآلة<sup>(3)</sup>.

إن الإشارة القرآنية للغة وشفرة نقل المعلومة الكونية، هو سبق قرآن وإعجاز علمي، فهذه الشفرة هي لغة الإعجاز الجديد لكتاب الله تعالى بلغة القرن الواحد والعشرين، لغة نظام عمل أنظمته وتقنياته، لغة وأبجدية توحيد كل تقنيات العلم وأدواته.


### 3-4 البايت ومشتقاته Bytes and Multiples

**البت Bit أو الخانة الثنائية:** الخانة الواحدة في السلسلة تسمى بت bit، إذن فالـ بت " هو موقع واحد يحتمل فقط أحد خيارات: إما أن يكون مشحوناً أو خالياً من الشحنة.

2. مثاني القرآن الكريم إشارة إلى شفرة عمل الحاسب المثناني، الأصفار والواحدات، بحث للمؤلف.

الخطوة التالية هي تحديد طول معياري للسلسلة بحيث كلما مضى عدد من الخانات بطول هذه السلسلة المعيارية تقوم بتفسير الترميز.

**البايت Byte:** هو سلسلة ذات طول ثابت من الخانات الثنائية، توزع الشحنات على السلسلة بشكل مختلف في كل مرة، ومقابل كل طريقة لتوزيع الشحنات يتم الاصطلاح على رمز يقابل ذلك التوضع. والطول الثابت للسلسلة يحدد حالياً بثمان خانات خصوصاً بالنسبة للبنية المعتمدة في هيئة الأجهزة المادية، الشكل (1-2) يظهر البايت والبت.



الشكل (1-2) البايت Byte والبت Bit

1 Byte		8 Bits
1024 Bytes	$2^{10}$	1 Kilobyte
1024 Kilobytes	$2^{20}$	1 Megabyte
1024 Megabytes	$2^{30}$	1 Gigabyte
1024 Gigabytes	$2^{40}$	1 Terabyte
1024 Terabytes	$2^{50}$	1 Petabyte
1024 Petabytes	$2^{60}$	1 Exabyte
1024 Exabytes	$2^{70}$	1 Zettabyte
1024 Zettabytes	$2^{80}$	1 Yottabyte
1024 Yottabytes	$2^{90}$	1 Brontobyte
1024 Brontobytes	$2^{100}$	1 GeopByte

### مضاعفات البايت، الجدول (3-2):

الكيلوبايت يساوي  $2^{10}$  = 1024 بايت.

الميغابايت تساوي  $2^{20}$  بايت، أو  $2^{10}$  كيلوبايت.

الغيغابايت تساوي  $2^{30}$  بايت،  $2^{20}$  كيلوبايت، أي  $2^{10}$  ميغابايت.

الترابايت تساوي  $2^{40}$  بايت،  $2^{30}$  كيلوبايت، أي  $2^{20}$  ميغابايت، أي  $2^{10}$  غيغابايت.

الجدول (3-2) مضاعفات البايت

## 5 – أنظمة تمثيل وترميز البيانات (Encoding Systems)

من خلال ما سبق وجدنا أن نظام الترميز هو بالفعل أبجدية الحاسوب، وستنطر إلى عرض أهم أنظمة الترميز المستخدمة، وكيفية تمثيل المدخلات الأساسية.

توجد طرق عديدة يمكن بها أن يتم تحصيص الشفرات الثنائية المتاحة للرموز المختلفة، مما قد يؤدي إلى اختلافات كبيرة في تمثيل البيانات، ومنعاً للاختلاف تم الاتفاق عالمياً على طرق محددة لتمثيل البيانات، وتم توثيق هذه الطرق في المؤسسات المعنية، ويتم مراجعتها وتطويرها ونشرها بانتظام لكي يلتزم الجميع به، الأمر الذي جعل تبادل البيانات يتم على نطاق واسع، خاصة في عصر

الإنترنت، أمراً ممكناً، سنتعرض في الجزء التالي لعدد من أنظمة الترميز والشفرات القياسية (Standard Codes) المستخدمة حالياً في تمثيل البيانات.

### 1-5 نظام الترميز المعياري آسكى ASCII

**نظام الترميز أو شفرة آسكى (الشفرة الأمريكية القياسية لتبادل المعلومات)** **ASCII (American Standard Code for Information Interchange)** عبارة عن شفرة ثنائية مكونة من سبعة خانات تستخدم في تمثيل الرموز. وتعتبر الشفرة الأكثر استخداماً لهذا الغرض والأوسع انتشاراً حالياً. تم ابتكار شفرة آسكى ASCII في الأساس لتمثيل الرموز في آلات تسمى التيلي تايب (Teletype Machines)، وهي عبارة عن وسيلة اتصال استخدمت في السابق لنقل البيانات، و تتكون مما يشبه الآلتين الكاتبين (Typewriters) إدراها مرسلة والأخرى مستقبلة، عند طباعة أي نص على لوحة مفاتيح الآلة المرسلة يظهر ذلك النص مطبوعاً على الورق في الآلة المستقبلة. و يعتبر جهاز التلكس (Telex) مثالاً لهذا النوع من الآلات.

نجد في الملحق 1 جداول الحروف القابلة للطباعة في نظام ترميز آسكى، وأهم ما يلاحظ في بنية نظام الترميز ASCII

ما يلي:

أولاً معروضة بشكل صورة وليس عبارة عن نصوص مكتوبة، ذلك لأن كتابتها على شكل مخارف يعرضها للتغير عندما تعرض على حواسيب أو برامح مختلفة في أسلوب التعرف على نظام الترميز.

ثانياً إن تخصيص الشفرات الثنائية للرموز المختلفة تم بطريقة محكمة ومدرستة. عند ملاحظة العلاقة ما بين الشفرات الممثلة للأرقام (Digits) من 0 حتى 9، و قيم تلك الأرقام، تجد أن هناك فرقاً ثابتاً مقداره 16 (30) ما بين شفرة الرقم و قيمته، مما يسهل من عملية تحويل رموز الأرقام إلى القيم المقابلة لها، وهي عملية تحتاج لها كثيراً في الحاسوب والأنظمة الرقمية الأخرى.

ثالثاً لاحظ أيضاً وجود علاقة رياضية ثابتة ما بين شفرة آسكى ASCII للحرف الكبير (Capital Letter) ونظيره الصغير (Small Letter) حيث تجد أن الفرق بين شفريتهما هو 16 (20) مما يجعل من عملية تحويل الأحرف الكبيرة إلى أحرف صغيرة أو العكس في نص معين عملية سهلة.

رابعاً إن التوضيعات 32 الأولى مخصصة للفعاليات والتحديات والرموز الخاصة، من 65 لغاية 90 مخصصة للحروف اللاتينية الكبيرة، من 97 لغاية 122 مخصصة للحروف اللاتينية الصغيرة.

أخيراً عندما استخدمت شفرة آسكى ASCII في تمثيل الرموز في الحاسوب، ظهرت مشكلة الخانة الثامنة (8<sup>th</sup> bit)، حيث أن التخزين في الحواسيب مبني على نظام البايت المكون من 8 بت، (bits8)، بينما شفرة آسكى ASCII عبارة عن شفرة مكونة من سبعة خانات (7-bit Code)، لذلك كان لابد من إيجاد استخدام للخانة الثامنة، وهناالك طريقتان لاستغلال هذه الخانة:

1. يمكن استخدام الخانة الثامنة لمضاعفة عدد الرموز التي يمكن تمثيلها بحيث يصبح 256 رمزاً بدلًا عن 128 رمزاً. هذه الـ 256 رمزاً تكون الـ 128 رمزاً الأولى منها هي رموز شفرة آسكى ASCII القياسية أما الـ 128 رمزاً الإضافية فيمكن استخدامها في تمثيل أحرف اللغات الأخرى، مثل اللغة العربية، أو في تمثيل بعض الرموز الخاصة المستخدمة مثلًا في الرسومات أو في بناء الجداول أو في كتابة المعادلات الرياضية وغير ذلك.

2. يمكن استخدام الخانة الثامنة في عملية تسمى **عملية التتحقق (Parity Check)**، وهي عملية تستخدم لاكتشاف حدوث خطأ (Error) في نقل البيانات، حيث أنه عند نقل البيانات لمسافات طويلة عبر وسائل الاتصال المختلفة قد تتعرض تلك البيانات لحدوث أخطاء، فلاكتشاف حدوث مثل هذه الأخطاء يتفق كل من الطرف المرسل للبيانات والطرف المستقبل لها على أن يكون العدد الكلي للواحدات  $s^1$  في أي رمز مرسل فرديًا مثلاً، و هو ما يسمى بالتحقق الفردي (**Odd Parity**). وبناء على ذلك يقوم الطرف المرسل قبل إرسال أي رمز بحساب عدد الوحدات  $s^1$  الموجودة فيه، فإذا وجد أن عددها فردي يقوم بوضع صفر 0 في الخانة الثامنة، وذلك للحفاظ على العدد الكلي للواحدات  $s^1$ ، في الرمز فرديًا، أما إذا وجد أن عدد الوحدات  $s^1$  في الرمز المرسل زوجيًّا فإنه يقوم بوضع واحد 1 في الخانة الثامنة، بحيث يصبح عدد الوحدات الكلية  $s^1$  في الرمز فرديًا. أي أن مهمة الطرف المرسل هي التأكد من عدد الوحدات فردي في كل رمز يقوم بإرساله، وذلك بوضع القيمة المناسبة في الخانة الثامنة والتي يطلق عليها خانة التتحقق (**Parity bit**).

أما بالنسبة للطرف المستقبل فإنه يقوم بحساب عدد الوحدات في أي رمز تصل إليه، فإذا وجد أن عددها فردي كان معنى ذلك عدم حدوث خطأ أثناء عملية النقل، أما إذا وجد أن عددها زوجيًّا فمعنى ذلك حدوث خطأ، والطريقة الوحيدة الممكنة لتصحيح الخطأ الذي حدث هنا هي أن يتطلب الطرف المستقبل من الطرف المرسل إعادة إرسال الرمز الذي وصله خاطئًا، وهذا يتطلب بالطبع وجود إمكانية الاتصال في الاتجاهين، وهو أمر غير متاح في كثير من الأحيان.

لاحظ أن هذا الأسلوب في اكتشاف حدوث الأخطاء يعجز عن اكتشاف حدوث خطأ في خانتين في وقت واحد، ولا توجد مشكلة هنا حيث أنه في أي نظام رقمي مصمم بصورة جيدة يكون احتمال حدوث خطأ في خانتين في وقت واحد أمراً نادر الحدوث بحيث يمكن تجاهله، يمكن أيضًا أن يتطرق الطرفان المرسل والمستقبل على أن يكون العدد الكلي للواحدات  $s^1$  في أي رمز مرسل زوجيًّا، ويسمى هذا بالتحقق الزوجي (**Even Parity**).

## 2-5 الترميز الموحد يونيكود Unicode

أدى الانفجار في الإنترنت وملحقاتها إلى عولمة الحوسبة، وهذا قاد إلى استخدام معيار جديد لترميز الرموز والمحارف يسمى الترميز الموحد أو شفرة يونيكود **Unicode**، والذي يستخدم 16 بت قادرة على ترميز  $2^{16}=65536$  رمز مختلف، ولكي تبقى عملية الترميز بسيطة وفعالة، فإن معيار يونيكود Standard Unicode، يعين اسمًا وقيمة عددية فريدين من نوعهما، لكل رمز من الرموز.

الترميز الموحد أو شفرة يونيکود **Unicode** هو معيار عالمي يخصص لكل حرف في جميع اللغات العالمية رقم فريد رمزي **code point**، وذلك بغض النظر عن نوع الحاسب أو البرامج المستخدمة (المنصة، البرنامج، اللغة). وقد تم تصميمه لتمكين المخارف والرموز في كافة الأنظمة الكتابية في العالم من أن تتمثل من خلال الحاسب، وهي تماشى مع المعايير العالمية، وت تكون من قائمة بأسماء المخارف وطريقة التشفير والرقم اليونيکودي لكل حرف. وتم تبنيها من قبل كبرى شركات إنتاج أنظمة الحواسيب في العالم، وقد قاد نجاح يونيکود في توحيد أنظمة تشفير الحروف إلى انتشاره واستعماله عالمياً ومحلياً في جميع برامج الحاسب، حيث تم تطبيق هذه المعايير على العديد من التقنيات وأنظمة التشغيل ولغات البرمجة.

معيار يونيکود يعتبر معيار الترميز الأكثر استخداماً ومعرف به في كل أنظمة الحاسب تقريباً، الرموز 128 الأولى لها نفس تسلسل الخانات كما في أسكى ASCII، للحفاظ على التوافق مع المعلومات الممثلة بشفرة ASCII القديمة.

يستخدم يونيکود Unicode عدد متغير من البتات لتمثيل كل رمز، والذي يسمح للأحرف غير الإنجليزية والرموز الخاصة أن تكون مماثلة.

### 3-5 الشفرة العشرية المشفرة ثنائياً (Binary Coded Decimal) BCD


استخدمت هذه الشفرة في الماضي لتمثيل الأعداد الصحيحة (Integers) في الحواسيب المركزية الكبيرة القديمة (Main Frames)، خاصة تلك التي قامت بإنتاجها شركة IBM، في هذه الشفرة يتم تمثيل كل رقم من الأرقام من 0 حتى 9، باستخدام شفرة ثنائية مكونة من أربع خانات (4-bits Binary Code) و ذلك كما هو مبين في الشكل (4-2) :

Table 1.6.1				
	MSB	BCD <sub>8421</sub>		LSB
Decimal	8	4	2	1
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

الشكل (4-2) الشفرة العشرية المشفرة ثنائياً BCD

لاحظ أن الخانات الأربع المستخدمة في التمثيل هنا تعطينا 16 شفرة (Code) مختلفة، استخدمنا منها فقط العشرة الأولى وتبقيت 6 شفرات غير مستخدمة هي: 1011، 1010، 1100، 1101، 1110، 1111

لتمثيل أي عدد صحيح باستخدام الشفرة العشرية المشفرة ثنائياً BCD نأخذ أرقام العدد في الصورة العشرية ونستبدل كل رقم الشفرة العشرية المشفرة ثنائياً BCD الخاصة به، مثلاً:



بتجميع الشفرات العشرية المشفرة ثنائياً BCD للأرقام نحصل على  $(100000110001)_{BCD} = 831$

لاحظ أن الأعداد الصحيحة الممثلة في صورة الشفرة العشرية المشفرة ثنائياً BCD تشغل مساحة تخزينية أكبر من تلك التي تشغله الأعداد الصحيحة الممثلة بالصورة التقليدية التي سبق لنا دراستها. كما أن إجراء العمليات الحسابية على الأعداد الممثلة في صورة الشفرة العشرية المشفرة ثنائياً BCD به الكثير من المشاكل والصعوبات والتعقيدات.

### 4- الشفرة العشرية الموسعة المشفرة ثنائياً لتبادل المعلومات

#### Extended Binary Coded Decimal Information Code (EBCDIC)


هذه الشفرة هي عبارة عن تطوير للشفرة العشرية المشفرة ثنائياً BCD بحيث تتمكن من تمثيل الرموز. و هي تشبه إلى حد كبير شفرة آسكى ASCII إلا أن الشفرة الموسعة EBCDIC مكونة من 8 خانات (bits). استخدمت الشفرة الموسعة EBCDIC لتمثيل الرموز في الحواسيب المركبة الكبيرة (Main Frames) التي تنتجها شركة آي بي أم IBM، وما زالت إمكانية التعامل مع البيانات الممثلة باستخدام الشفرة الموسعة EBCDIC موجودة حتى الآن في الحواسيب التي تقوم بإنتاجها شركة آي بي أم IBM وذلك لتمكن مستخدمي هذه الأجهزة من الرجوع لبياناتهم القديمة.

### 5- الشفرة الرمادية "غراي" Gray Code

يطلق على الشفرة الرمادية "غراي" Gray Code أيضاً تسمية الشفرة المعكossa (Reflected Code)، ذلك بسبب الأسلوب المستخدم في توليدتها، تمتاز هذه الشفرة بأن كل رموز متتاليين فيها يختلفان عن بعضهما البعض في خانة Bit واحدة فقط، ويمكن أن نقوم بتوليد الشفرة الرمادية كما وهو موضح في الجدول (5-2) الذي يعرض القيم العشرية للشفرة الثنائية الطبيعية Natural binary code، والشفرة الرمادية "غراي" Gray code، وذلك من أجل شفرة بثلاث خانات ثنائية.

تستخدم الشفرة الرمادية في التطبيقات الصناعية التي تستخدم فيها الأنظمة الرقمية في التحكم في الآلات.

Decimal Values	Natural Binary Code	Gray Code	Gray Code values
0	000	000	0
1	001	001	1
2	010	011	3
3	011	010	2
4	100	110	6
5	101	111	7
6	110	101	5
7	111	100	4



الجدول (5-2) الشفرة الرمادية Gray Code وكيفية توليدها من أجل ثلاث خانات

## 6-5 نظام الترميز أزمو للحروف العربية ASMO

نظام أزمو، المنظمة العربية للمواصفات والمقاييس Arab organization for standardization and metrology (Asmo)، يشتهر مع نظام الترميز آسكى ASCII بنسبة كبيرة، إذ يبدأ التخصيص للحروف العربية اعتباراً من الرمز ذي الرقم 193، علماً أن الأرقام الهندية (المنتشرة في بعض البلدان العربية) لا تخصص بترميز مستقل، بل يتم التعرف عليها من خلال نظام التشغيل الذي يتولى إظهارها باستخدام ما يقابلها من الأرقام العربية (المستخدمة في معظم بلدان العالم). راجع (ملحق 2) للاطلاع على نظام الترميز أزمو.

## 7-5 تمثيل الرموز Character Encoding

المقصود بالرموز (characters) هنا هو:

. الحروف الانجليزية الكبيرة (Capital Letters) (وعددتها 26) A, B, C, D, ..., Z

. الحروف الانجليزية الصغيرة (Small Letters) (وعددتها 26) a, b, c, d, ..., z

. الأرقام (Digits) (وعددتها 10) 0, 1, 2, 3, 4, 5, 6, 7, 8, 9

. علامات الترقيم (Punctuation Marks)

. (32) (وعددتها 32). ~ { | } ' ^ [ \ ] @ ? < = > ; : / . - , + \* ( ) ‘ &% \$ # “ ! )

. الرموز البيضاء (White Characters) مثل:

. سطر جديد New Line، مسافة أفقيه Horizontal Tab، الفراغ Space ..... (وعددتها حوالي 6).

. رموز تحكم (Control Characters) مثل:

. الحذف الخلفي Back Space، المفروض ESC، الحذف Del ..... (وعددتها حوالي 10).

أي أن العدد الكلي للرموز هو  $26 + 26 + 10 + 32 + 6 + 10 = 110$  رمزاً

ويتم تمثيل هذه الرموز باستخدام شفرة ثنائية (Binary Code) بحيث يكون لكل رمز منها شفرة فريدة تميزة.

وأقل عدد من الخانات يلزم لتمثيل جميع الرموز هو 7 خانات (7bits)، حيث أن عدد الشفرات الثنائية المتاحة في هذه الحالة هو  $128 = 2^7$  وهذا العدد يكفي لتمثيل جميع الرموز.

كما رأينا، في أجهزة الحاسب يجب أن تمثل جميع الأرقام داخلياً باستخدام الشفرة الثنائية، لكن ماذا عن النص؟ كيف يمكن أن يزودنا الحاسب بتمثيل للرموز غير الرقمية التي نستخدمها للتواصل، مثل هذه الجملة التي تقرأها الآن؟ الجواب هو معايير أو مخططات ترميز الأحرف.

**معايير ترميز الحروف Character Encoding Standards** هي مجموعة من المعايير تقوم بتعيين سلسلة فريدة من الخانات الثنائية (البيتات) لكل رمز، أي يملك كل رمز شفرة مثنائي فريد، وتم إيجاد شفرة لمعظم الرموز والاحروف المستخدمة، احدى هذه المعايير التي استخدمت من قبل أجهزة الحاسب الشخصية لتمثيل الحروف هي شفرة آسكى ASCII، في حين تستخدم أجهزة الحاسب المركبة الشفرة الموسعة EBCDIC.

مع أن هذه المعايير كانت فعالة للغاية، ومع ذلك، فهي محدودة، على سبيل المثال شفرة آسكى ASCII تستخدم فقط سبع خانات ثنائية (7 بت) لتمثيل كل حرف، وهو ما يعني أنه لا يمكن تمثيل سوى 128 رمز ( $2^7=128$ )، وكان هذا جيد بالنسبة لمعظم الحروف في اللغة الإنجليزية ولكن لم يكن كافياً للدعم لغات أخرى مثل الصينية واليابانية، مع أن هذه اللغات لديها أيضاً العديد من الرموز مثلثة في شفرة آسكى ASCII. لذلك معظم الأنظمة الرقمية تستخدم اليوم الترميز الموحد أو شفرة يونيكود Unicode، والذي يستخدم ست عشرة خانة (16 بت) قادرة على ترميز ( $2^{16}=65536$ ) رمز مختلف.

وهنا نذكر بضرورة التمييز بين الرقم عندما يتعامل معه الحاسب كرقم وبين أن يتعامل معه كحرف أو رمز.

### 8-5 كيفية تمثيل كلمة في نظام الترميز آسكى ASCII

#### Word Representation in ASCII Code

في علوم الحاسوب العلم الذي يختص بدراسة أصوات الكلام هو Speech Processing والعلم الذي يختص بدراسة شكل الحرف ورسمه هو Typography، أما ترتيب الحرف فالمفهوم داخل الحاسوب يختلف على ما هو عليه في اللغات الطبيعية والمجال الذي يختص بدراساته هو علم ترميز(تشغير) الحروف في الحاسوب Character encoding.

يعتبر مجال Character encoding من أهم مجالات الحاسوب التي لا يهتم بها الكثيرون، فبسببه أمكن رسم الحروف وطباعتهم والتعامل معهم، وقد مر هذا المجال بالعديد من المراحل إلى أن وصل لمرحلة الإستقرار التي نشهدها حالياً.

سنشرح مثال فقط عن كيفية تمثيل كلمة باستخدام نظام الترميز آسكى ASCII.

### مثال 1:

- لمعرفة كيفية ترميز كلمة GOD في نظام الترميز آسكى ASCII نجد أن:
- الحرف G رقمه  $10_{10}$  أي في النظام الثنائي  $1000111_2$  وبما أن نظام الترميز يعتمد ثمانية خانات نضيف صفرًا من جهة اليسار فنحصل على الترميز:  $1000111_2$ .
  - الحرف O رقمه  $10_{10}$  أي في النظام الثنائي  $1101111_2$ ، نضيف صفرًا من جهة اليسار فنحصل على الترميز:  $01101111_2$ .
  - الحرف D رقمه  $100_{10}$  أي في النظام الثنائي  $1100100_2$ ، نضيف صفرًا من جهة اليسار فنحصل على الترميز:  $01100100_2$ .
  - وبالتالي فالكلمة بالكامل في النظام الثنائي وفق ترميز آسكى ASCII تتمثل كما يلي:

01100100    01000111    1101111

### مثال 2:

- وجدنا أن كلمة GOD تتمثل في النظام الثنائي وفق ترميز ASCII كما يلي:
- 01100100    01000111    1101111
- معنى ذلك إذا فحصنا خانات القرص الصلب الذي سجلت عليه هذه الكلمة فسنجد على التالى ما يلي:
- خانة حالية من الشحنة ثم خانتين مغناطيسين ثم خانتين خاليتين من الشحنة ثم خانة مغناطة ثم خانتين خاليتين (انتهى الحرف الثالث = نهاية البايت الحاوي له).
  - خانة حالية من الشحنة ثم خانة مغناطة ثم ثلاث خانات حالية من الشحنة ثم ثلاث خانات مغناطة (انتهى الحرف الثاني = نهاية البايت الحاوي له).
  - خانتين مغناطيسين ثم خانة حالية من الشحنة ثم أربع خانات مغناطة (انتهى الحرف الأول = نهاية البايت الحاوي له).

### مثال 3:

على غرار ما سبق يتم تحويل الرقم 21 مثلاً في حالة كتابته في محرر النصوص (أما في حالة معاملته كرقم فتحتلت طريقة ترميزه) وعند ترميز الرقم 21 كنص يكتب كما يلي:

- رمز الرقم واحد يقابلة العدد  $10_{10}$  (49) والذي يعبر عنه في الثنائي بالعدد  $2_2$  (110001).

ولإتمام الخانات الثمانية نضيف صفرتين إلى اليسار فنحصل على: (00110001)

- رمز الرقم اثنين يقابلة العدد  $_{10}(50)$  والذي يعبر عنه في الثنائي بالعدد  $_{2}(110010)$

ولإتمام الخانات الثمانية نضيف صفرتين إلى اليسار فنحصل على: (00110010)

- وبالإجمال يكون ترميز الرقمي 21 (كنص) كما يلي:


00110010 00110001

وتسلسلاً مفنة الخانات يقرأ على غرار ما شاهدنا في الحالة السابقة.

### 5-9 تمثيل الأعداد الحقيقة Real Numbers Representation

العدد الحقيقي (Real Number) هو العدد الذي يكون محتواً على كسر (Fraction)، مثل  $22.753$  أو  $0.1$  أو  $2.4444$ . يتكون العدد الحقيقي من جزئين: عدد صحيح (Integer) وكسر (Fraction)، تفصل بينهما الفاصلة (Point)، والتي يطلق عليها في النظام العشري الفاصلة العشرية (Decimal Point)، وللعدد الحقيقي إشارة (Sign).

الشكل (2-2) يوضح أجزاء العدد الحقيقي:



الشكل (2-2) أجزاء العدد الحقيقي

لتمثيله يتم الانطلاق ببساطة من كون أي جزء كسري هو عبارة عن عدد صحيح مضروب بقوى أساس النظام، وبالتالي يؤخذ العدد الصحيح وتزاح الفاصلة فيه عبر الضرب بالعدد عشرة مرفوعاً للقوة نفسها، ولهذا السبب نجد أن العدد الحقيقي يحتاج لحجم تخزيني أكبر بكثير من العدد الصحيح.

## 10-5 تمثيل الأعداد الصحيحة Integers Representation

للتعامل مع الأعداد تعتمد منهجية أخرى، حيث يتم تمثيل العدد حسب نوعه وحجمه، ولذلك تجد في لغات البرمجة أن العدد يقسم إلى أصناف متعددة جدًا منها:

**العدد من النوع بait (byte):** وهو العدد الذي يمكن تمثيله في المجال 0 – 255، وهذا العدد يمكن الحصول عليه مباشرة من تحويل العدد الثنائي إلى عدد عشري، وتحتاج من أجل تمثيله إلى بait واحد، أي إلى سلسلة مؤلفة من ثمانى خانات ثنائية.

**العدد من النوع word (word):** وهو ينحصر في المجال 0 – 65535، ومن الواضح أنه يحتاج إلى سلسلتين من الخلايا الثنائية كل منها بطول ثمانى خانات، وبالتالي يمكننا تمثيل مجموعة من الأعداد الطبيعية عددها  $65535 = 2^{16}$  عدد، وهو نفس العدد المعرف (word).

## 10-5-1 أنواع الأعداد الصحيحة Integer Types

تنقسم الأعداد الصحيحة إلى عدة أنواع حسب المساحة المستخدمة في تخزين الأعداد:

- 1 - عدد صحيح قصير (short Integer) وطوله 1 Byte = 8 bits
- 2 - عدد صحيح (Integer) وطوله 2 Byte = 16 bits
- 3 - عدد صحيح طويل (Long Integer) وطوله 4 Byte = 32 bits

من ناحية أخرى تنقسم الأعداد الصحيحة حسب طبيعة الأعداد التي يتم تخزينها فيها إلى نوعين وهما:

- 1 - الأعداد الصحيحة بدون إشارة (Unsigned Integers) وفيها يتم تخزين الأعداد الموجبة فقط.
- 2 - الأعداد الصحيحة بإشارة (Signed Integers) وفيها يتم تخزين الأعداد الموجبة والسلبية.

## 1-1-10-5 الأعداد الصحيحة بدون إشارة Unsigned Numbers


لتمثيل العدد الصحيح يجب تحويله بداية من الشكل العشري (Decimal) إلى الشكل الثنائي (Binary)، ويتم ذلك بتقسيمه على أساس النظام الثنائي أي الرقم 2 والاحتفاظ بباقي القسمة، وكمثال العدد العشري 121 يكافئ العدد الثنائي 1111001 ويكتب ذلك رياضيًّا كما يلي:

$$(121)_{10} = (1111001)_2$$

وعكن التتحقق من ذلك بأن نقوم بالعملية العكسية، أي تحويل العدد الثنائي 1111001 إلى الشكل العشري.


تسمى الخانة المفتوحة في أقصى اليمين في العدد الثنائي بالخانة الدنيا أو الأقل أهمية (Least Significant Bit)، وختصاراً LSB، وذلك لأنها الخانة الأقل وزناً. في حين تسمى الخانة المفتوحة في أقصى اليسار بالخانة العليا أو الأكثر أهمية (Most Significant Bit)، وختصاراً نكتب MSB، وذلك لأنها الخانة الأعلى وزناً.

تذكر أن وزن الخانة هو عبارة عن الأساس  $2$  مرفوع لأس يساوي رتبة الخانة، ونحصل على رتب الخانات بتقييم الخانات ابتداءً من الخانة التي تقع في أقصى اليمين، مبتدئين بالقيمة صفر.




بعد تحويل العدد إلى الشكل الثنائي ننظر إلى المساحة المتاحة لتخزين العدد، ونقوم بوضع الخانات بالترتيب بالترتيب فيها مبتدئين بالخانة الدنيا (LSB)، مع ملء أي خانات فائضة إلى اليسار بأصفار (0's).

مثلاً إذا كانت المساحة المتاحة 1 Byte = 8 bits فإن التخزين سيتم كالتالي:



إذا كانت المساحة المتاحة 2 Bytes = 16 bits فإن التخزين سيتم كالتالي:



أي أنه إذا كان طول العدد الثنائي أقل من المساحة المتاحة يتم محاذاته إلى اليمين ثم تملأ الخانات الزائدة إلى اليسار بأصفار (0's). تسمى هذه العملية بالمحاذاة إلى اليمين مع الملء بأصفار (Right Justify- Zero Fill).


يمكن حساب مدى القيم التي يمكن تخزينها في صورة عدد صحيح قصير (Short Integer) كالتالي:



المساحة المتاحة هي:  $1 \text{ Byte} = 8 \text{ bits}$  أي 8 خانات ثنائية نحصل على أصغر قيمة بملء جميع الخانات بـ 0"s



و نحصل على أكبر قيمة بملء جميع الخانات بـ 1"s



وعليه فإن مدى القيم التي يمكن تمثيلها في صورة عدد صحيح قصير (short Integer) هو

$$0 \sim (2^8 - 1) \text{ أو } 255 \sim 0$$

وبالمثل يمكن اثبات أن مدى القيم التي يمكن تمثيلها في صورة عدد صحيح (Integer) هو  $0 \sim (2^{16} - 1)$

و عموماً إذا كان عدد الخانات المتاحة هو N فإن المدى هو  $0 \sim (2^N - 1)$

المجدول (2-6) التالي يوضح أنواع الأعداد الصحيحة وطول كل منها ومدى القيم الذي يمكن تخزينه في كل نوع

مدى القيم	طوله	نوع العدد الصحيح
$0 \sim 255$ $0 \sim (2^8 - 1)$	1 Byte = 8 bits	<b>Short Integer</b>
$0 \sim 65,535$ $0 \sim (2^{16} - 1)$	2 Bytes = 16 bits	<b>Integer</b>
$0 \sim (2^{32} - 1)$ $\sim 4,294,967,295$	4 Bytes = 32 bits	<b>Long Integer</b>
$0 \sim (2^N - 1)$	N	-----

المجدول (2-6) أنواع الأعداد الصحيحة ومدى القيم لكل منها


تسمى الأعداد الصحيحة التي تعاملنا معها في ما سبق بالأعداد الصحيحة بدون إشارة (Unsigned Integers)

## 2-1-10-5 الأعداد الصحيحة ذات الإشارة Signed Integers

تناولنا في الجزء السابق طريقة تمثيل الأعداد الصحيحة بدون إشارة (Unsigned Integers)، والتي يتم تخزين قيم موجبة فقط بها، وبالتالي فإن أصغر قيمة يمكن تخزينها فيها هي الصفر 0.

والسؤال الآن هو كيف يتم تمثيل الأعداد السالبة في الحاسوب؟

لتمثيل الأعداد السالبة يتم حجز خانة bit لممثل إشارة العدد sign، وعادة ما تكون هذه الخانة هي الخانة العليا MSB، ويتم تخزين مقدار العدد Magnitude في بقية الخانات.



وعادة ما تستخدم القيمة 0 في الخانة العليا MSB لتمثيل الإشارة الموجبة، في حين تستخدم القيمة 1 لتمثيل الإشارة السالبة. فلمعرفة إشارة العدد ننظر إلى الخانة العليا MSB فإذا كان:


$\text{MSB} = 0$  فالعدد موجب

$\text{MSB} = 1$  فالعدد سالب


مثالاً إذا أردنا تمثيل القيمة + 29 في صورة عدد صحيح بإشارة في مساحة تبلغ 1 Byte = 8 bits فإننا نتجاهل إشارة القيمة مؤقتاً ونقوم بتحويل المقدار من الصورة العشرية إلى الصورة الثنائية.

$$29 = (11101)_2$$

المساحة المتاحة تبلغ ثمان 8 خانات، نستبعد منها الخانة العليا MSB لتمثيل الإشارة، فيتبقي سبع 7 خانات لتمثيل المقدار، يتم تخزين مقدار العدد الصحيح ذو الإشارة في المساحة المتاحة له بنفس طريقة تخزين الأعداد الصحيحة بدون إشارة (Unsigned Integers). وأخيراً نضع 0 في خانة الإشارة لأن القيمة موجبة.





وتمثيل القيمة - 29 يتم بنفس الطريقة ولكن مع وضع 1 في خانة الإشارة لأن القيمة سالبة.



يسمى هذا الأسلوب في تمثيل الأعداد الصحيحة ذات الإشارة بطريقة (المقدار-الإشارة) (Sign-Magnitude)، حيث تم الفصل بصورة كاملة ما بين إشارة القيمة ومقدارها.

هذا الأسلوب في تمثيل الأعداد الصحيحة ذات الإشارة به مشكلة خطيرة تتمثل في أن القيمة صفر لها شكلين



ووجود شكلين للصفر يعتبر مشكلة لأن عملية فحص قيمة معينة لمعرفة ما إذا كانت مساوية للصفر أم لا هي من أكثر العمليات التي يتم إجراؤها داخل الأنظمة الرقمية، ووجود شكلين للصفر يعني أن هذه العملية يجب إجراؤها مررتين، مما يقلل كثيراً من كفاءة النظام الرقمي.

حالاً لهذه المشكلة يستخدم أسلوب المتمم الثنائي ( $2^{\prime}$ 's Complement) لتمثيل الأعداد الصحيحة ذات الإشارة.

مثلاً إذا أردنا تمثيل القيمة  $29 +$  في صورة عدد صحيح بإشارة في مساحة تبلغ Byte = 8 bits

فإننا نتجاهل إشارة القيمة مؤقتاً ونقوم بتحويل المقدار من الصورة العشرية إلى الصورة الثنائية

$$29 = (11101)_2$$

المساحة المتوفرة تبلغ ثمان 8 خانات، لذلك نقوم بإكمال طول العدد الثنائي إلى ثمان 8 خانات وذلك بإضافة أصفار (0's) إلى يسار العدد.

$$(11101)_2 = (00011101)_2$$

وأخيراً نقوم بوضع العدد الثنائي في المساحة المتوفرة له



أما لتمثيل القيمة 29 - فإننا نبدأ بنفس خطوات تمثيل القيمة 29 + ، حيث نتجاهل إشارة القيمة مؤقتاً ونقوم بتحويل المقدار من الصورة العشرية إلى الصورة الثنائية، ثم نقوم بإكمال طول العدد الثنائي إلى 8 خانات وذلك بإضافة أصفار (0's) إلى يسار العدد.

$$29 = (11101)_2 = (00011101)_2$$

و بما أن القيمة المطلوب تمثيلها سالبة فإننا نحتاج إلى إيجاد المتمم الثنائي (2's Complement) للعدد الثنائي الناتج، حيث أن المتمم الثنائي لعدد ثنائي هنا يمثل القيمة السالبة للعدد.

إيجاد المتمم الثنائي لعدد ثنائي يتم في خطوتين كما أسلفنا سابقاً في هذا الفصل، الخطوة الأولى هي إيجاد المتمم الأحادي (1's Complement)، وذلك بعكس جميع خانات العدد الثنائي، أي تحويل أي صفر 0 إلى واحد 1 وتحويل أي واحد 1 إلى صفر 0 الخطوة الثانية هي إضافة واحد 1 للمتمم الأحادي لنحصل على المتمم الثنائي.

00011101	العدد
<hr/>	المتمم الأحادي
1 +	
<hr/>	المتمم الثنائي

أخيراً نقوم بوضع العدد الثنائي الناتج في المساحة المتاحة له.

1	1	1	0	0	0	1	1	
= - 29								

يمكن أن نلاحظ الآتي:

- الخانة العليا MSB هما ما زالت تمثل إشارة العدد، فالخانة MSB=0 للقيمة الموجبة 29 + و والخانة MSB=1 للقيمة السالبة -29.
- المتمم الثنائي (2's Complement) لعدد ثنائي يمثل سالب ذلك العدد.
- لا يوجد فصل ما بين مقدار العدد (Magnitude) وإشارته (Sign)، حيث أن جميع الخانات بما في ذلك خانة الإشارة تدخل في حساب مقدار العدد.

## 2-10-5 إيجاد مقدار العدد السالب Find the Magnitude of Negative Number

المطلوب مثلاً إيجاد القيمة العشرية للعدد الثنائي 11100011 إذا كان يمثل عدداً صحيحاً قصيراً بإشارة.

نبدأ بتحديد إشارة العدد وذلك بالنظر للخانة العليا MSB، في هذه الحالة نجد أن الخانة العليا MSB=1 مما يعني أن العدد سالب، لإيجاد مقدار عدد سالب نقوم بإيجاد المتمم الثنائي له، لأن سالب العدد السالب عبارة عن عدد موجب كما نعلم.


$$\begin{array}{r}
 11100011 \\
 - 00011100 \\
 \hline
 1 + \\
 \hline
 00011101
 \end{array}
 \begin{array}{l}
 \text{العدد} \\
 \text{المتمم الأحادي} \\
 \text{المتمم الثنائي}
 \end{array}$$

أخيراً نقوم بتحويل المقدار من الشكل الثنائي للشكل العشري.

$$(0011101)_2 = (11101)_2 = 29$$

إذًا العدد هو 29 -

وعموماً لإيجاد قيمة عدد صحيح بإشارة يمكن استخدام المخطط في الشكل (2-8) التالي:



الشكل (2-8) مخطط يوضح طريقة إيجاد قيمة عدد صحيح بإشارة

مثال:

وضع طريقة تمثيل القيمة 12- في صورة:

1- عدد صحيح قصير بإشارة (Signed Short Integer)

2- عدد صحيح بإشارة (Signed Integer)

الحل:

نقوم أولاً بتحويل المقدار إلى الصورة الثنائية  $12 = (1100)_2$

أ- عدد صحيح قصير بإشارة:

نكمي طول العدد إلى 8 خانات ثم نقوم بإيجاد المتمم الثنائي له

$$\begin{array}{r}
 00001100 \\
 \hline
 11110011 \\
 \hline
 1 + \\
 \hline
 11110100
 \end{array}
 \begin{array}{l}
 \text{العدد} \\
 \text{المتمم الأحادي} \\
 \text{المتمم الثنائي}
 \end{array}$$

-12 =  $(1110100)_2$  أي أن

ب- عدد صحيح بإشارة:

نكمي طول العدد إلى 16 خانات ثم نقوم بإيجاد المتمم الثنائي له

$$\begin{array}{r}
 0000000000001100 \\
 \hline
 1111111111110011 \\
 \hline
 1 + \\
 \hline
 1111111111110100
 \end{array}
 \begin{array}{l}
 \text{العدد} \\
 \text{المتمم الأحادي} \\
 \text{المتمم الثنائي}
 \end{array}$$

-12 =  $(1111111111110011)_2$  أي أن

في المثال السابق قمنا في (أ) بتمثيل العدد الصحيح ذو الإشارة - 12 في 8 خانات ثم قمنا في (ب) بزيادة طول العدد إلى 16 خانة.

1	1	1	1	0	1	0	0
---	---	---	---	---	---	---	---

1	1	1	1	1	1	1	1	1	0	1	0	0
---	---	---	---	---	---	---	---	---	---	---	---	---

لاحظ أننا قد قمنا بملء الخانات الفائضة إلى اليسار بـ 1's

وبالمقارنة إذا أردنا تمثيل القيمة الموجبة +12 في 8 خانات ثم في 16 خانة

0	0	0	0	1	1	0	0
---	---	---	---	---	---	---	---

0	0	0	0	0	0	0	0	0	1	1	0	0
---	---	---	---	---	---	---	---	---	---	---	---	---

لاحظ أننا قد قمنا بملء الخانات الفائضة إلى اليسار بـ '0'

يمكن بصورة عامة القول أنه عند زيادة طول العدد الصحيح ذو الإشارة فإننا نقوم بملء الخانات الفائضة إلى اليسار بإشارة العدد و تسمى هذه العملية **بتمديد الإشارة** (Sign Extension).

مثال:

أوجد القيمة العشرية للعدد الثنائي 11110101 وذلك إذا كان يمثل:

1 - عدد صحيح قصير بدون إشارة (Unsigned Short Integer).

2 - عدد صحيح قصير بإشارة (Signed Short Integer).

الحل:

(1) العدد بدون إشارة (Unsigned)، وبالتالي فإن كل الخانات تمثل مقدار العدد، وما علينا إلا التحويل من الشكل الثنائي إلى الشكل العشري

$$(11110101)_2 = 2^7 + 2^6 + 2^5 + 2^4 + 2^2 + 2^0 = 128 + 64 + 32 + 16 + 4 + 1 = 245$$

(2) العدد بإشارة (Signed) و عليه ننظر للخانة العليا MSB لتحديد إشارته، 1 MSB=1 مما يعني أن العدد سالب. حساب المقدار نقوم بإيجاد المتمم الثنائي

$\frac{11110101}{00001010}$	<b>العدد</b>
<b>المتمم الأحادي</b>	
$1 +$	
<b>00001011</b>	<b>المتمم الثنائي</b>

$$(00001011)_2 = (1011)_2 = 2^3 + 2^1 + 2^0 = 11$$

أي أن القيمة هي -11



### 5-10-3 مدى القيم التي يمكن تخزينها في مساحة معينة في صورة عدد صحيح بإشارة

#### Range of Values That Can Be Stored in Signed Integers Format

لتوضيح الأمر نبدأ بالمثال التالي.

مثال : حدد جميع الأعداد الصحيحة ذات الإشارة (Signed Integers) التي يمكن تمثيلها في مساحة قدرها 4 خانات.

الجدول (7-2) يظهر ذلك.

قيمة موجبة (MSB=0)	القيمة العشرية (Decimal)	قيمة سالبة (MSB=1)	القيمة العشرية (Decimal)
0000	+0	1000	-8
0001	+1	1001	-7
0010	+2	1010	-6
0011	+3	1011	-5
0100	+4	1100	-4
0101	+5	1101	-3
0110	+6	1110	-2
0111	+7	1111	-1

الجدول (7-2) الأعداد الصحيحة ذات الإشارة (Signed Integers) التي يمكن تمثيلها في مساحة قدرها 4 خانات

و عليه فإن مدى القيم التي يمكن تمثيلها في صورة عدد صحيح بإشارة (Signed Integer) طوله 4 خانات هو

$$-8 \sim +7$$

$$-2^3 \sim +2^3 - 1$$

$$-2^{4-1} \sim +2^{4-1} - 1$$

و بصورة عامة فإن مدى الأعداد الصحيحة ذات الإشارة (Signed Integers) التي يمكن تمثيلها في مساحة تبلغ N خانة

هو

$$-2^{N-1} \sim +2^{N-1} - 1$$

وكملاً لما سبق فإن الأعداد الصحيحة (Integers) تنقسم من حيث الإشارة إلى نوعين :

▪ بإشارة (Signed)

▪ بدون إشارة (Unsigned)

كما تنقسم الأعداد الصحيحة (سواء كانت بإشارة أو بدون إشارة)، من حيث الطول، إلى ثلاثة أنواع

• صحيح قصير Short

• صحيح عادي Integer

• صحيح طويل Long

### ملاحظة:

عادة لا تذكر الكلمة Signed صراحة في لغات البرمجة وإنما تفهم ضمناً، فمثلاً Integer تعني Signed Integer و Unsigned تعني Signed Short Integer، أما الكلمة Short Integer فيجب أن تذكر صراحة.

ما سبق يتضح لنا أن الأعداد الصحيحة يتم تمثيلها دون أي خطأ، أي بالدقة الكاملة، طالما أن عدد الخانات المتوفرة يكفي لتمثيل القيمة، المشكلة الوحيدة التي يمكن أن تظهر في تمثيل الأعداد الصحيحة هي أن تكون القيمة المطلوب تخزينها خارج المدى المحدد للمساحة المتوفرة، عند ذلك يحدث ما يسمى الفيض الحسابي Mathematical Over Flow.

## تدريبات

ما هو نظام الترميز؟	-1
ما هو نظام الترميز الموحد Unicode. نظام الترميز المعياري آسكي ASCII ؟	-2
ما هي القواعد الرئيسية عند القيام بعملية الترميز، أهداف الترميز؟	-3
ما هي خانة التحقق (Parity bit).	-4
قارن بين الشفرات .EBCDIC, ASCII, and Unicode	-5
اشرح عملية التتحقق الفردي (Odd Parity).	-6
ما هو نظام الترميز الثنائي ؟ Binary Code System	-7
قارن بين الشفرات .EBCDIC, ASCII, and Unicode	-8
بماذا تمتاز الشفرة الرمادية الشفرة الرمادية Gray Code	-9
ما هي الشفرة العشرية المشفرة ثنائياً BCD.	-10
وضح ما يحدث إذا أردنا أن نقوم بتخزين القيمة العشرية 150 في صورة	
1 - عدد صحيح قصير بدون إشارة (Unsigned Short Integer)	-11
2 - عدد صحيح قصير بإشارة (Signed Short Integer)	
حول الأعداد العشرية التالية إلى الصورة الثنائية:	-12
255 (4)      96 (3)      150 (2)      32 (1)	
حول الأعداد الثنائية التالية إلى الصورة العشرية:	-13
111000111 (2)      011010101 (1) 111000111 (4)      101110110 (3)	
قارن بين عملية تمديد العدد، أي زيادة طوله، في كل من الأعداد الصحيحة بدون إشارة، والأعداد الصحيحة ذات الإشارة.	-14
أوجد القيمة العشرية لكل من الأعداد الثنائية التالية إذا كان كل منها يمثل عدد قصير بإشارة Signed Short)	-15
11110000 (2)      101010111000 (1) 0011001100 (4)      111000111000 (3)	

طالما أن مدى القيم التي يمكن تخزينها في الأعداد الصحيحة يزداد كلما ازداد طول العدد فلماذا تم استخدام أطوال مختلفة للأعداد (حيث استخدمت الأطوال 8 و 16 و 32 خانة)؟

وضح طريقة تمثيل كل من القيم التالية في صورة عدد صحيح قصير بإشارة (Signed Short Integer)

$$\begin{array}{llll} -1 & -65 & -16 & 16 \\ (1) & (2) & (1) & (-17) \\ +1 & +64 & +16 & +1 \\ (3) & (2) & (1) & (4) \\ -7 & -10 & -222 & +222 \\ (6) & (5) & (4) & (3) \end{array}$$

## المصطلحات والعبارات الرئيسية و اختصاراتها Key Terms and Abbreviations


الصفحة	الترجمة	المصطلح أو العبارة	الصفحة	الترجمة	المصطلح أو العبارة
48	ASCII (American Standard Code for Information Interchange)	شفرة أسكى (الشفرة الأمريكية القياسية لتبادل المعلومات)	41	Digital Systems	أنظمة المعلومات الرقمية
49	Parity Check	عملية التحقق	41	Electronic Data	بيانات الالكترونية
49	Odd Parity	التحقق الفردي	41	Data Instructions	التعليمات الالكترونية
49	Even Parity	التحقق الزوجي	42	Coding System	نظام الترميز
49	Parity Bit	خانة التتحقق	42	Digital Data Representation	التمثيل الرقمي للبيانات
49	Unicode	الترميز الموحد أو شفرة يونيكود	43	Cryptography	علم الترميز
50	Code Point	رقم مرمز فريد	44	Binary Code System	نظام الترميز الثنائي
50	Main Frames	الحاسب المركزي الكبير	44	Binary Number System	نظام العد الثنائي
50	Binary Coded Decimal (BCD)	الشفرة العشرية المشفرة ثنائياً	44	Hexa Decimal System	نظام العد المست عشرى
51	Gray Code	الشفرة الرمادية	45	Decimal System	النظام العشري
51	Reflected Code	الشفرة المعكوسية	45	Machine Language	لغة الآلة
51	Extended Binary Coded Decimal Information Code (EBCDIC)	الشفرة العشرية الموسعة المشفرة ثنائياً لتبادل المعلومات	45	Binary Computer Working Language	لغة عمل الحاسب الثنائية
52	Arab organization for standardization and metrology (Asmo)	نظام أزمو، المنظمة العربية للمواصفات والممقاييس	45	Digital Electronic Circuits	الدوائر الإلكترونية الرقمية
52	Capital Letters	الأحرف الكبيرة	48	Standard Codes	الشفرات القياسية

<b>56</b>	<b>Word</b>	العدد من النوع وورد	<b>52</b>	<b>Small Letters</b>	الأحرف، الصغيرة
<b>56</b>	<b>Short Integer</b>	عدد صحيح قصير	<b>52</b>	<b>Punctuation Marks</b>	علامات الترقيم
<b>56</b>	<b>Long Integer</b>	عدد صحيح طويل	<b>53</b>	<b>Character Encoding Standards</b>	معايير ترميز الحروف
<b>56</b>	<b>Unsigned Integers</b>	الأعداد الصحيحة بدون إشارة	<b>53</b>	<b>Speech Processing</b>	علم أصوات الكلام
<b>56</b>	<b>Signed Integers</b>	الأعداد الصحيحة بإشارة	<b>53</b>	<b>Typography</b>	علم شكل الحرف ورسمه
<b>57</b>	<b>Most Significant Bit (MSB)</b>	الخانة الأكثر أهمية	<b>53</b>	<b>Character encoding</b>	علم ترميز(تشفیر) الحروف في الحاسوب
<b>57</b>	<b>Least Significant Bit (LSB)</b>	الخانة الأقل أهمية	<b>55</b>	<b>Real Numbers</b>	الأعداد الحقيقية
<b>57</b>	<b>Right Justify-Zero Fill</b>	المخادعة إلى اليمين مع الماء بأصفار	<b>55</b>	<b>Fraction</b>	الجزء الكسري
<b>59</b>	<b>Magnitude</b>	مقدار العدد	<b>55</b>	<b>Integer</b>	العدد الصحيح
<b>60</b>	<b>2's Complement</b>	المتتم الثنائي	<b>55</b>	<b>Decimal Point</b>	الفاصلة العشرية
<b>61</b>	<b>1's Complement</b>	المتتم الأحادي	<b>55</b>	<b>Sign</b>	الإشارة
<b>64</b>	<b>Sign Extension</b>	تمديد الإشارة	<b>56</b>	<b>Integers</b>	الأعداد الصحيحة
<b>66</b>	<b>Mathematical Over Flow</b>	خطأ الفيض الحسلي	<b>56</b>	<b>Byte</b>	العدد من النوع بايت

## الفصل الثالث 3

### الأنظمة العددية

### Number Systems



## الأهداف العامة للفصل Chapter Objectives

عندما تكمل هذا الفصل سوف تكتسب مجموعة من الخبرات والمعرف وينبغي أن تكون قادراً على:

- معرفة كيف تمثل الأعداد وما هي أهم الأنظمة العددية الموجودة.
- التحويل بين النظام الثنائي والنظام العشري.
- إجراء العمليات الحسابية في النظام الثنائي.
- التحويل بين النظام الثماني والنظام العشري.
- إجراء العمليات الحسابية في النظام الثماني.
- التحويل بين النظام السنتي عشرى والنظام العشري.
- إجراء العمليات الحسابية في النظام السنتي عشرى.
- التحويل بين النظام الثنائي والنظام الثماني والسنتي عشرى.
- التعرف على تمثيل الأعداد بواسطة الفاصلة العائمة وأنواع الدقة الموجودة.
- التعرف على الأرقام الثنائية المؤشرة وعمليتي الجمع والطرح عليها.

## 1 - مقدمة Introduction

إن من أفضل الطرق لفهم شيء جديد مقارنته بشيء معروف لدينا وبالتالي تظهر لنا الاختلافات، في هذا الفصل سوف نتناول بالدراسة نظام الأعداد الثنائية Binary Number System، والذي يعتبر من أهم النظم المستخدمة في الدوائر الالكترونية الرقمية Digital Electronic Circuits، ولكي نتمكن في فهم هذا النظام العددي الجديد، سوف نقوم بمقارنته بالنظام العشري للأعداد Decimal Number System، المأثور لدينا، وبالإضافة إلى النظام الثنائي للأعداد هناك نظامان عديدان آخرين يستخدمان بكثرة في الإلكترونيات الرقمية، وهما النظام الثنائي للأعداد Octal Number System، والنظام السادس عشرى Hexadecimal Numbering System.

تستخدم الأعداد الثنائية على نطاق واسع في الإلكترونيات الرقمية والحواسيب كما تستخدم نظم الأعداد الثمانية والست عشرية في تمثيلمجموعات الأرقام الثنائية، ويمكننا استخدام كل النظم العددية المذكورة سابقاً في الحواسيب، وكلها تعتمد على قيم وأماكن الخانات في الأعداد، وعند دراستنا لأي نظام عددي ستتناول فيه دراسة الخواص التالية:

1. أساس النظام.
2. الرموز المستخدمة.
3. التحويل من النظام العشري لهذا النظام والعكس.
4. التحويل من هذا النظام إلى بقية الأنظمة.
5. العمليات الحسابية الأربع الخاصة بهذا النظام.

## 2- الأنظمة العددية Number System

### 1-2 العدد والرقم Number - Digit

قبل أن نتناول دراسة نظم الأعداد يجب أن نفرق بين مصطلحين هامين هما الرقم Digit والعدد Number، فالرقم هو قيمة رمز واحد من الرموز الأساسية للأعداد والذي يحتل خانة واحدة، فالأرقام (0,1,2,3,4,5,6,7,8,9) كل واحد منها يمثل رقم واحد في سلسلة العدد الواحد.

العدد في اللغة هو الكمية، ويشير إلى تعداد بضعة أشياء أو مجموعها أو إلى موقعها في قائمة مرتبة، والألفاظ الدالة على الكمية بحسب الوضع تسمى أسماء العدد، أي العدد هو المقدار الذي يتكون من رقم واحد أو أكثر، أو أنه المقدار الذي يمثل خانة واحدة أو أكثر، فعلى سبيل المثال المقدار (14) يمثل عدداً وكذلك المقدار (123) يمثل عدداً، وفي المقدار الأول فإن العدد (14) يتكون من رقمين هما (1,4)، وفي المقدار الثاني فإن العدد (123) يتكون من ثلاثة أرقام هي (1,2,3)، ويمكن أن يكون (6) مثلاً عدد إذا كانت سلسلته تتكون من رقم واحد.

إذاً الأرقام هي أشكال تكتب فيها رموز الأعداد، وهي محدودة وعددتها عشرة، من 1 حتى 9، أما الأعداد فلا ينتهي عددها، فرمز العدد سبعة يتكون من رقم واحد هو 7، وعليه فالرقم يشير إلى عدد من الأعداد.

### 2-2 تمثيل الأعداد Numbers Representation

**تعريف قاعدة النظام العددي بشكل عام ( أساس النظام Base System ):** هي العناصر التي يتم منها تشكيل أي عدد في النظام العددي المعنى، وتساوي إلى أكبر رقم بين تلك العناصر مضافاً إليه واحد، ويسمى النظام بعدد الأرقام (العناصر) المستخدمة لتشكيل الأعداد فيه.

يمكن تمثيل أي عدد موجب N في أي نظام عددي باستخدام المعادلة التالية:

$$N = \sum_{i=-\infty}^{\infty} a_i r^i \quad \text{المعادلة (1)}$$

حيث r تمثل أساس نظام العد (وهو عدد صحيح وأكبر من الواحد، مثلاً في النظام الثنائي  $r=2$ ).

a أمثل العدد وتمثيل الأعداد الصحيحة في كل خانة من خانات العدد (مثلاً  $a=1$  أو  $a=0$  في نظام العد الثنائي).

i تمثل خانة العدد، وعندما تكون موجبة تمثل الجزء الصحيح من العدد، وعندما تكون سالبة تمثل الجزء الكسري.

### 3-2 نظام العد العشري Decimal Number System


**قاعدة النظام العشري هي (r=10)** ملءة من الرموز (الأرقام Digits) 0,1,2,3,4,5,6,7,8,9 التي تستخدم لتمثيل الأعداد، وهو أقدم الأنظمة العددية وأكثرها استخداماً، ويعود ذلك لامتلاك الإنسان 10 أصابع.

كل رقم من الأرقام العشرة 0~9 يمكن قيمة معينة تمثل كمية محددة، وهذه الأرقام ليست محدودة بالتعبير فقط عن هذه القيم فقط، بل يمكن استعمال هذه الأرقام بموقع مناسبة ضمن العدد للإشارة إلى مقدار الكمية التي نريدها، فإذا أردنا أن نعبر عن كمية أكبر من 9 فإننا نستعمل 2 أو أكثر من الأرقام، وموقع كل رقم ضمن العدد يخبرنا عن المقدار الذي تمثله، فإذا أردنا أن نعبر عن الكمية ثلاثة وعشرون، نستعمل رقمين بموقع محدد، فالرقم 2 يمثل الكمية عشرون، والرقم 3 يمثل الكمية ثلاثة كما في الشكل (3-3) الذي يوضح ذلك.

للنظام العشري خاصية مرتبة الرقم أو الوزن الموضعي Positional Weight، فعلى سبيل المثال العدد 128 نجد أن يتألف من الرقم الأول 8 يقع في المرتبة الأولى مرتبة خانة الآحاد، أي أن قيمته أو وزنه هو الشمانية، وتكون عبارة عن حاصل ضرب الرقم الذي يمثل هذه المرتبة في 1 ( $8=1\times8$ )، أما الرقم الثاني فهو 2 فإنه يقع في المرتبة الثانية مرتبة العشرات وقيمه أو وزنه عبارة عن حاصل ضرب الرقم الذي يحتل هذه المرتبة في 10 ( $2=10\times2$ )، أما الرقم الثالث 1 فإنه يقع في المرتبة الثالثة مرتبة المئات


وقيمة أو وزنه عبارة عن حاصل ضرب الرقم الذي يحتل هذه الخانة في 100 ( $100 \times 1 = 100$ )، فإذا جمعنا قيمة أو وزن كل خانة من الخانات السابقة نحصل على القيمة التي يمثلها العدد، أي أن:

$$(100 \times 1) + (10 \times 2) + (100 \times 1) = 100 + 20 + 8 = 128$$



الشكل (3-1) التعبير عن الرقم 23 حسب الوزن

تمثيل الأعداد في النظام العشري بواسطة قوى الأساس 10، وهذه بدورها تسمى أوزان خانات العدد. فموقع كل رقم في العدد العشري يشير إلى مقدار الكمية التي يمثلها والتي يمكن أن تلحق بالوزن Weight، الأوزان Weights هي القوى الموجبة للعشرة التي تزداد من اليمين إلى اليسار بدءاً من  $10^0 = 1$  للقسم الصحيح من العدد، وهي القوى السالبة للعشرة بالنسبة للقسم الكسري من العدد والتي تتناقص من اليسار إلى اليمين بدءاً من  $10^{-1}$  ، وبالتالي أوزان النظام هي:



### مثال

للتعبير عن العدد 4659.32 حسب المعادلة (1):

$$4 \times 10^3 + 6 \times 10^2 + 5 \times 10^1 + 9 \times 10^0 + 3 \times 10^{-1} + 2 \times 10^{-2} =$$

$$4 \times 1000 + 6 \times 100 + 5 \times 10 + 9 \times 1 + 3 \times 0.1 + 2 \times 0.01 =$$

$$4000 + 600 + 50 + 9 + 0.3 + 0.02 = 4659.32$$

## 4-2 نظام العد الثنائي Binary Number System

هو طريقة أخرى للتعبير عن الكميات، وهو أقل تعقيداً من النظام العشري، لأنه يتكون من رقمين فقط.

**قاعدة النظام الثنائي هي ( $r=2$ )** ملءة من العنصرين صفر وواحد {0,1}، وبالتالي فكل عدد ثنائي ينبغي أن يكون مكوناً من هذين العنصرين عبر ترتيبهم (مع إمكانية استخدام الإشارة الموجبة أو السالبة لأي عدد، كما في النظام العشري، لكن الإشارة ليست من قاعدة النظام العددي وإنما هي دلالة على الجهة). تسمى كل خانة ثنائية بالبت Bit. وأوزان النظام هي:

$2^3$	$2^2$	$2^1$	$2^0$	.	$2^{-1}$	$2^{-2}$	$2^{-3}$
8	4	2	1		0.5	0.25	0.125

مثال

العدد  $11010.01_{(2)}$  يمثل عدداً في النظام الثنائي، يمكن التعبير عنه حسب مراتب كل رقم منه على الشكل التالي:

$$1 \times 2^4 + 1 \times 2^3 + 0 \times 2^2 + 1 \times 2^1 + 0 \times 2^0 + 0 \times 2^{-1} + 1 \times 2^{-2} = 11010.01_{(2)}$$

## 5- تحويل الأعداد بين النظامين الثنائي والعشري

### Numbers Conversion Between Binary and Decimal Systems

نظرًا للاعتماد على مفاهيم الأعداد العشرية بسبب الاستخدام المتكرر في الحياة العامة، فإننا سنحتاج عند التعامل مع أي نظام عددي إلى معرفة ما يعنيه ذلك العدد وفقاً للمألوف في النظام العشري، علماً أن الأعداد الثنائية هي أبسط بكثير من الأعداد العشرية، فالعدد الثنائي لا يتضمن سوى الصفر 0 أو الواحد 1.

فيما يأتي الجدول (3-1) يعرض مجموعة من الأعداد العشرية وما يكافئها بالقيمة في النظام الثنائي:

| ثنائي عشرى |
|------------|------------|------------|------------|------------|------------|------------|------------|
| 0          | 0          | 4          | 100        | 8          | 1000       | 12         | 1100       |
| 1          | 1          | 5          | 101        | 9          | 1001       | 13         | 1101       |
| 2          | 10         | 6          | 110        | 10         | 1010       | 14         | 1110       |
| 3          | 11         | 7          | 111        | 11         | 1011       | 15         | 1111       |

الجدول (3-1) الأعداد العشرية من 0~15 وما يكافئها في النظام الثنائي

بغية السهولة نجزء العدد إلى جزئين: القسم الصحيح والقسم الكسري، فنحصل على أربع حالات في تحويل العدد من النظام الثنائي إلى العشري وبالعكس، وسنسلك النهج نفسه في النظم العددية الأخرى.

### 1-5-2 تحويل عدد من نظام العد الثنائي إلى عدد بنظام العد العشري Binary to Decimal Conversion

لتحويل عدد ثنائي إلى عدد عشري، نقوم بنشر العدد باستخدام المعادلة (1) باعتبار الأساس الثنائي ( $r=2$ ) على شكل كثير حدود لقوى خانات الأعداد،  $a_i$  تمثل خانة العدد، فعندما تكون موجبة تمثل الجزء الصحيح من العدد، عندما تكون سالبة تمثل الجزء الكسري من العدد. ويتم ذلك بأن نأخذ كل رقم من العدد الثنائي ونضربه بالعدد الثمين مرفوعاً لقوة تساوي مرتبة الرقم مطروحاً منها العدد واحد، ثم نجمع النواتج، فنحصل على العدد العشري المكافئ للعدد الثنائي.

يمكن أن نعرض فيما يأتي القاعدة العامة ونشتق منها لاحقاً القواعد المختصة بكل نظام.

#### القاعدة العامة الأولى:

لتحويل العدد الصحيح في أي نظام عددي إلى النظام العشري، نأخذ كل رقم من العدد (مقيماً بالنظام العشري) ونضربه بقاعدة النظام (مقيماً بالنظام العشري) مرفوعة لقوة تساوي مرتبة الرقم مطروحاً منها العدد واحد، ونجمع النواتج، فنحصل على العدد العشري المأوفق.

#### مثال

إن مكافئ العدد الثنائي  $(1011)_2$  هو  $(11)_{10}$  في النظام العشري، يمكننا حساب العدد العشري الذي يقابل العدد الثنائي 1011 وفق القاعدة العامة الأولى، حيث نجري العمليات التالية:

$1 \times 2^{1-1} = 1 \times 2^0 = 1 \times 1 = 1$	الرقم الأول بدء من اليمين هو الواحد، مرتبته هي الأولى، فقيمتها العشرية هي
$1 \times 2^{2-1} = 1 \times 2^1 = 1 \times 2 = 2$	الرقم الثاني بدء من اليمين هو الواحد، مرتبته هي الثانية، فقيمتها العشرية هي
$0 \times 2^{3-1} = 0 \times 2^2 = 0 \times 4 = 0$	الرقم الثالث بدء من اليمين هو الصفر، مرتبته هي الثالثة، فقيمتها العشرية هي
$1 \times 2^{4-1} = 1 \times 2^3 = 1 \times 8 = 8$	الرقم الرابع بدء من اليمين هو الواحد، مرتبته هي الرابعة، فقيمتها العشرية هي
$8 + 0 + 2 + 1 = 11$	نجمع النواتج فنحصل على الناتج التالي

#### ملاحظة 1:

المقصود بالرقم هو العدد المؤلف من مرتبة واحدة، وبالتالي فالرقم في النظام الثنائي سيكون إما صفرأً 0 وإما واحداً 1.

### ملاحظة 2:

يكون العدد الثنائي فردياً إذا كان الرقم الأول فيه من اليمين هو الواحد، ويكون زوجياً إذا كان ذلك الرقم هو الصفر.

### ملاحظة 3:

في جميع أنحاء العالم يتم التعامل مع الأعداد وفقاً للمنهجية العربية بدءاً من اليمين إلى اليسار (ومرتبة الرقم تتحسب اعتباراً من الآحاد)، وهذا بحد ذاته دليل كبير وهام على دور الحضارة العربية المخوري في العلوم الرياضية.

### ملاحظة 4:

قولنا" مقيماً بالنظام العشري "هامة جداً في حالة كون قاعدة النظام العددي أكبر من عشرة، كما في حالة النظام ست عشرى، لكن لا تظهر أهميتها في حالة النظم العددية التي قاعدتها أصغر من عشرة.

وهنا بعدها علمنا أنه يمكن للعدد أن يؤخذ بأكثر من نظام عددي، نجد أنه ينبغي تحديد النظام الذي يؤخذ فيه العدد لكي نتمكن من التعامل معه بشكل سليم، وهكذا نصلح على وضع دليل جانبي صغير يدل على قاعدة النظام المعتمد للعدد المأمور، وهكذا نعبر عن النتيجة المحصلة في المثال كما يلي:

$$(1011)_2 = (11)_{10}$$

ويعني ذلك أن قيمة العدد الثنائي 1011 تساوي قيمة العدد 11 في النظام العشري.

### 2-5-2 تحويل العدد العشري الصحيح إلى النظام الثنائي **Binary to Decimal Conversion**

لتحويل العدد العشري الصحيح إلى النظام الثنائي، نقسم العدد العشري على العدد اثنين، ونكرر قسمة الناتج مراراً آخذين في كل مرة باقي القسمة، مرتبين الباقي من اليمين إلى اليسار، وفي المرتبة الأخيرة نضع باقي القسمة الأخير، ويتم ذلك وفق القاعدة العامة التالية:

القاعدة العامة الثانية:

لتحويل العدد العشري الصحيح إلى نظام عددي آخر نقسم العدد العشري على قاعدة النظام العددي (مقيمة بالنظام العشري)، ونكرر قسمة الناتج مراراً، آخذين في كل مرة باقي القسمة (مقيماً حسب النظام العددي الذي يتم التحويل إليه)، مرتبين الباقي حسب تسلسل ظهورها من اليمين إلى اليسار.

**مثال**

لتحويل العدد  $(30)$  من النظام العشري إلى الثنائي، نقوم بالعمليات التالية:

- نأخذ بباقي القسمة بدءاً من الأول (الأعلى إلى الأسفل) ونرتبتها من اليمين نحو اليسار.
- نضع في المرتبة الأخيرة أقصى اليسار بباقي القسمة الأخير.

وبالتالي العدد الثنائي المقابل للعدد  $(30)$  هو  $(11110)_2$  ، الشكل (2-3) يبين خطوات العمل مع حساب الباقي

العدد	قاعدة النظام	حساب الباقي	باقي القسمة
30	2	$30-2\times 15=0$	0
15	2	$15-2\times 7=15-14=1$	1
7	2	$7-2\times 3=7-6=1$	1
3	2	$3-2\times 1=3-2=1$	1
1	2	$1-2\times 0=1$	1
0	2		1

الشكل (2-3) خطوات التحويل من عدد عشري إلى عدد ثنائي

**ملاحظة 1**

تسمى الخانة الواقعة في أقصى اليمين في العدد الثنائي بالخانة الدنيا أو الخانة الأقل أهمية (Least Significant Bit)، وختصاراً LSB، وذلك لأنها الخانة الأقل وزناً.

في حين تسمى الخانة الواقعة في أقصى اليسار بالخانة العليا أو الأكثر أهمية (Most Significant Bit)، وختصاراً MSB، وذلك لأنها الخانة الأعلى وزناً.

**ملاحظة 2**


تحويل العدد الصحيح من أي نظام عددي إلى أي نظام عددي آخر يعطي عدداً صحيحاً.

**ملاحظة 3**

الباقي يكون حتماً أصغر من قاعدة النظام وإلا لكان قسمناه عليها.

مثال

تحويل العدد  $(12)_{10}$  من النظام العشري إلى الثنائي، موضح بالشكل (3-3):



الشكل (3-3) تحويل العدد  $(12)_{10}$  من النظام العشري إلى الثنائي مع توضيح الحانة الأقل أهمية والأكثر أهمية

مثال

حول الأعداد  $(87)_{10}$  ،  $(144)_{10}$  من النظام العشري إلى النظام الثنائي.

الحل

الباقي	2	144	الباقي	2	87
0	2	72	1	2	43
0	2	36	1	2	21
0	2	18	1	2	10
0	2	9	0	2	5
1	2	4	1	2	2
0	2	2	0	2	1
0	2	1	1		0
1		0			

$$(10010000)_2 = (144)_{10}$$

$$(1010111)_2 = (87)_{10}$$

### 3-5 تحويل العدد الكسري الثنائي إلى النظام العشري Binary Fraction to Decimal Conversion

أما حالة الجزء الكسري (أي الجزء الواقع بين الفاصلة)، فلتتحويل الجزء الكسري لعدد في النظام الثنائي إلى النظام العشري، نأخذ كل رقم من العدد الثنائي ونضربه بالعدد اثنين مرفوعاً لقوة تساوي مرتبة الرقم مأخوذة بالأوس السالب، ونجمع النواتج، فنحصل على العدد الكسري العشري المطابق. ويتم ذلك وفق القاعدة العامة التالية:

القاعدة العامة الثالثة:

لتحويل الجزء الكسري في أي نظام عددي إلى النظام العشري نأخذ كل رقم من العدد (مقيناً بالنظام العشري)، ونضربه بقاعدة النظام (مقيمة بالنظام العشري)، مرفوعة لقوة تساوي مرتبة الرقم مأخوذة بالأوس السالب، ونجمع النواتج، فنحصل على الجزء الكسري العشري المطابق. ونتوقف عندما نحصل على العدد المطلوب من الخانات العشرية أو عندما يصبح القسم الكسري صفر.

#### مثال

لتحويل العدد الثنائي الكسري  $(0.1011)_2$  إلى العدد العشري المكافئ له نجرب الخطوات التالية:

$1 \times 2^{-1} = 1 \times 0.5 = 0.5$	الرقم الأول يمين الفاصلة هو واحد نضربه بالعدد اثنين مرفوعاً للأوس ناقص واحد
$0 \times 2^{-2} = 0.5$	الرقم الثاني يمين الفاصلة هو صفر نضربه بالعدد اثنين مرفوعاً للأوس ناقص اثنين
$1 \times 2^{-3} = 1 \times 0.125 = 0.125$	الرقم الثالث يمين الفاصلة هو واحد نضربه بالعدد اثنين مرفوعاً للأوس ناقص ثلاثة
$1 \times 2^{-4} = 1 \times 0.0625 = 0.0625$	الرقم الرابع يمين الفاصلة هو واحد نضربه بالعدد اثنين مرفوعاً للأوس ناقص أربعة
$(0.1011)_2 = (0.6875)_{10}$	نجمع النواتج فنحصل على العدد 0.6875 وبالتالي نجد

**ملاحظة:**

مرتبة كل رقم في العدد الكسري تبدأ من (1) اعتباراً من الفاصلة نحو اليمين وتتناقص بالقيمة السالبة.

#### مثال

أوجد المكافئ العشري للرقم الثنائي  $N = 1110.101_{(2)}$

نكتبه على الشكل التالي:

$$\begin{aligned} N_{(10)} &= 1 \times 2^3 + 1 \times 2^2 + 1 \times 2^1 + 0 \times 2^0 + 1 \times 2^{-1} + 0 \times 2^{-2} + 1 \times 2^{-3} \\ &= 8 + 4 + 2 + 0 + 0.5 + 0 + 0.125 = 14.625_{(10)} \end{aligned}$$

## 4-5 تحويل العدد العشري الكسري إلى النظام الثنائي Decimal Fraction to Binary Conversion

لتحويل عدد عشري كسري إلى النظام الثنائي، نضرب العدد العشري بالعدد اثنين، ونقطع منه الجزء الناتج يسار الفاصلة (هو ما يعتبر الجزء الصحيح من الناتج)، واضعين إياه في المرتبة الأولى يمين الفاصلة لتشكيل العدد الثنائي، ونكرر العملية حتى يصبح ما يبقى يمين الفاصلة من العدد العشري كله أصفاراً.

وعملية تحويل العدد العشري إلى عدد ثنائي فقاعدتها كما يلي:

**القاعدة العامة الرابعة:**

لتحويل العدد العشري الكسري إلى نظام عددي آخر نضرب العدد العشري بقاعدة النظام العددي (مقيمة بالنظام العشري)، مقتطعين الجزء الصحيح من ناتج الضرب (مقيمين إياه حسب النظام العددي)، واضعين إياه في المرتبة التالية يمين الفاصلة لتشكيل العدد المطلوب، ونكرر العملية على الجزء المتبقى من العدد العشري حتى يصبح ما يتبقى منه يمين الفاصلة كله أصفاراً.

**ملاحظة:**

اقطاع الجزء الصحيح من ناتج الضرب يعني أن يبقى مكانه الصفر يسار الفاصلة.

**مثال**

لتحويل العدد الكسري الثنائي  $(0.05)_{10}$  إلى عدد ثنائي، نتبع الخطوات التالية:

عملية الضرب	المقطع	الشرح
$0.05 \times 2 = 0.1$	0	نضرب العدد العشري باثنين ونقطع الرقم الظاهر يسار الفاصلة وهو صفر 0
$0.1 \times 2 = 0.2$	0	نضرب الناتج باثنين ونقطع الرقم الظاهر يسار الفاصلة وهو صفر 0
$0.2 \times 2 = 0.4$	0	نضرب الناتج باثنين ونقطع الرقم الظاهر يسار الفاصلة وهو صفر 0
$0.4 \times 2 = 0.8$	0	نضرب الناتج باثنين ونقطع الرقم الظاهر يسار الفاصلة وهو صفر 0
$0.8 \times 2 = 1.6$	1	نضرب الناتج باثنين ونقطع الرقم الظاهر يسار الفاصلة وهو واحد فيبقى 0.6
$0.6 \times 2 = 1.2$	1	نضرب 0.6 باثنين ونقطع الرقم الظاهر يسار الفاصلة وهو واحد فيبقى 0.2
$0.2 \times 2 = 0.4$	0	نضرب 0.2 باثنين ونقطع الرقم الظاهر يسار الفاصلة وهو واحد فيبقى 0.4
$0.4 \times 2 = 0.8$	0	نضرب الناتج باثنين ونقطع الرقم الظاهر يسار الفاصلة وهو صفر 0
.....	.....	نلاحظ أنه سبق أن ضربنا بالعدد 0.4 وبالتالي تكرر الأرقام الظاهرة بعده

لتشكيل العدد الثنائي المواافق نأخذ الأرقام المقاطعة في العملية ونضعها جميعاً بين الفاصلتين من أعلاه، فيكون العدد الثنائي المقابل للعدد العشري كما يلي: 0.0000110011


**نتيجة:** إذا كان العدد الكسري العشري ممتليء المراقب فليس من الضروري أن يكون مقابلته الثنائي ممتليء.

**مثال**

حول الكسر العشري  $(0,0625)$  إلى مقابلته الثنائي.

نلاحظ أننا نستمر ضرب القسم الكسري بـ 2 حتى نحصل على العدد المطلوب من المخانات العشرية، أو يصبح القسم الكسري صفر كما هو موضح بالشكل (3-4)، ونلاحظ أنه تم الترتيب من الأعلى إلى الأسفل ومن اليسار إلى اليمين.

ونكتب  $(0,0625)_{10} = (0.101)_2$



توقف عندما نحصل على العدد المطلوب من المخانات العشرية، أو عندما يصبح القسم الكسري صفر 0

الشكل (3-4) تحويل الكسر العشري  $(0,0625)$  إلى مقابلته الثنائي

**ملاحظة 1:**

تحويل أي عدد كسري من نظام عددي إلى أي نظام عددي آخر يعطي عدداً كسرياً.

**ملاحظة 2:**

عند وجود عدد يتضمن جزأين أحدهما صحيح والآخر كسري فإنه يمكن تحويل كل جزء على حدة وفي النهاية يتم ضم الجزأين. كما يمكن ترقيم عناصر العدد نحو اليسار واليمين بدءاً من الفاصلة.

**ملاحظة :**

توجد طرق تحويل أخرى للحالات الأربع السابقة وهي تحويلات مختلفة للمبدأ نفسه.

## 6-2 العمليات الحسابية في النظام الثنائي Binary Arithmetic

يعتمد الحاسوب على منهجية مختلفة عن المنهجية التي نعتمدتها في معالجة الأعداد والعمليات عليها، وجميع حساباته تؤول إلى عمليات حسابية في النظام الثنائي، وبخاصة فهي تؤول إلى عملية الجمع.

### 1-6-2 عملية الجمع Addition

هي العملية الأساسية التي يعتمد عليها الحاسوب لإجراء جميع العمليات الأخرى.  
ومعها الصدد يجب أن نعرض حققتين:

أولاً: أن الحاسوب لا يمكنه أن يجمع أي عددين على الإطلاق إلا العددان الصفر 0 والواحد 1، وهو يحيل أي عدد آخر إلى شكله الثنائي.

ثانياً: أن كافة العمليات الحسابية تحال إلى عملية الجمع، فلا يحتاج الحاسوب إلا لقواعد جمع هذين العددين، وهي تتم طبقاً للقواعد الأربع الآتية:

A العدد الأول	B العدد الأول	المجموع Sum	الفيض Carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

إن هذه القواعد الأربع تكفي لإنجاز أية عملية حسابية في النظام الثنائي، وأصعب عملية تصادفه هي العملية  $1+1+1$  وحلها نجمع العددين الأوليين وفق القاعدة الرابعة فنحصل على العملية  $10+1$  ونلاحظ أن الناتج يحتاج لخاتمين ثنائيتين للتعبير عنه.

وهذه القواعد تجري على الجزء الكسري تماماً كما تجري على الجزء الصحيح.

مثال

اجمع العدد 011 مع العدد 1  
نجمع العددين حسب قواعد الجمع السابقة مع مراعاة الفيض .Carry

Carry   Carry

$$\begin{array}{r}
 & 1 & \leftarrow & 1 & \leftarrow \\
 & 0 & & 1 & \\
 + & 0 & & 0 & \\
 \hline
 1 & 0 & & 0
 \end{array}$$

**مثال**

- اجمع الأعداد الثنائية التالية:
- (a)  $11 + 11$       (b)  $100 + 10$   
 (c)  $111 + 11$       (d)  $110 + 100$

$$(a) \begin{array}{r} 11 \\ + 11 \\ \hline 110 \end{array} \quad (b) \begin{array}{r} 100 \\ + 10 \\ \hline 110 \end{array}$$

$$(c) \begin{array}{r} 111 \\ + 11 \\ \hline 1010 \end{array} \quad (d) \begin{array}{r} 110 \\ + 100 \\ \hline 1010 \end{array}$$

**مثال**

- اجمع الأعداد الثنائية التالية :
- ( )  $(110 \cdot 111 + 111 \cdot 011) \& (110 + 101)$

$$\begin{array}{r} 111.011 \\ 110.111 + \\ \hline 1110.010 \end{array} \quad \begin{array}{r} 110 \\ 101 + \\ \hline 1011 \end{array}$$

**ملاحظة:**

بقية العمليات المتقدمة في الحساب كالرفع إلى قوة وغيرها تؤول كما هو معلوم إلى العمليات الأربع الأساسية.

## 2-6-2 عملية الطرح Subtraction

تتم عملية الطرح في النظام الثنائي انطلاقاً من العلاقات التالية:

العدد الأول A	العدد الأول B	Sub الناتج	Borrow الاستعارة
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

### المثال التالي يشرح عملية الطرح

اطرح العدد  $(011)_2$  من العدد  $(101)_2$

$$\begin{array}{r} 101 \\ -011 \\ \hline 010 \end{array} \quad \begin{array}{r} 5 \\ -3 \\ \hline 2 \end{array}$$

المكافئ الثنائي لكل عدد يتتألف من 3 ثالث خانات، كل خانة تكون في عمود:

○ العمود الأول على اليمين Right column

عملية الطرح تكون  $0 - 1 = 1$

○ العمود الثاني في الوسط Middle column

borrow 1 from next column to the left يستعير واحد من العمود الذي يليه على اليسار

تصبح عملية الطرح  $1 - 1 = 0$

○ العمود الثالث في اليسار Left column

عندما يغير واحد 1 يبقى صفر 0 وبالتالي When a 1 is borrowed a 0 is left

تصبح عملية الطرح:  $0 - 0 = 0$

وذلك يكون كما يلي:

Left column:

When a 1 is borrowed,  
a 0 is left, so  $0 - 0 = 0$ .

Middle column:

Borrow 1 from next column  
to the left, making a 10 in  
this column, then  $10 - 1 = 1$ .

Right column:

$1 - 1 = 0$

$$\begin{array}{r} 01 \\ 101 \\ -011 \\ \hline 010 \end{array}$$

مثال

$(11010)_2 - (101110)_2$  &  $(10001)_2 - (101110)_2$  إطرح المقدار

المطروح منه	$11010$		المطروح	$101110$
المطروح	$\frac{1100}{01110}$		باقي الطرح	$10001$


كما أسلفنا أن جميع العمليات الحسابية في الحاسوب تؤول إلى عمليات حسابية في النظام الثنائي، لذلك بالنسبة للطرح، فإنه يلجأ لمفهوم متمم العدد الثنائي، وهو مفهوم هام جداً في نظام الحاسوب وبدونه لا يستطيع الحاسوب أن يجري العمليات الحسابية. ويعرف متمم العدد الثنائي بـشكلين، كما يلي:

### 3-6-2 المتمم الأحادي 1's Complement

المتمم الأحادي 1's Complement للعدد الثنائي: هو عدد ثبائي مكافئ له بعدد الخانات ويترتب منه بتبدل كل عنصر من العدد الثنائي بـمتممه (تبدل الواحد بالصفر 0 والصفر 0 بالواحد 1).

$$\begin{array}{rcc}
 1 & 0 & 1 & 1 & 0 & 0 & 1 & 0 & \text{Binary number} \\
 \downarrow & \downarrow \\
 0 & 1 & 0 & 0 & 1 & 1 & 0 & 1 & 1' \text{ complement}
 \end{array}$$

أبسط طريقة للحصول على المتمم الأحادي لعدد ثبائي باستخدام الدوائر الرقمية تكون باستخدام بوابات النفي على التوازي كما هو موضح بالشكل (5-3). Inverter gates



الشكل (5-3) إيجاد المتمم الأحادي للعدد الثنائي باستخدام بوابات النفي

نتيجة 1: الخانة الأخيرة إلى اليسار في المتمم الأحادي هي دائماً الصفر 0 (إذا كان العدد مكتوباً دون إضافة أصفار لليسار).

نتيجة 2: مجموع العدد الثنائي مع متممه الأحادي يعطي عدداً تكون مراتبه بعدد مراتب العدد الأصلي وكل عناصره واحدات.

نتيجة 3: المتمم الأحادي للعدد الثنائي الفردي يكون زوجياً وبالعكس.

## 2-4 المتمم الثنائي 2's Complement

المتمم الثنائي : هو المتمم الأحادي مضافاً إليه العدد واحد 1.

نستنتج أن مجموع العدد مع متممه الثنائي يعطي عدداً تكون مراتبه متساوية لراتب العدد الثنائي الأساسي زائداً واحداً، وتكون كل عناصره أصفاراً ما عدا الواحد في أقصى اليسار.

ولطرح عددين ثنائيين صحيحين يقوم الحاسوب بالخطوات التالية:

- 1- يأخذ العدد المطروح فإذا كان عدد خاناته أقل من خانات العدد المطروح منه فإنه يكملها بالأصفار من جهة اليسار ليصبح العددان من نفس عدد الخانات.
- 2- يوجد المتمم الثنائي للعدد المطروح.
- 3- يجمع العدد الناتج من الخطوة 3 مع العدد المطروح منه.
- 4- يحذف الرقم واحد الظاهر في أقصى اليسار من ناتج عملية الجمع (في حال وجوده)، والعدد المتبقى هو ناتج الطرح.

### مثال

طبق الخطوات المذكورة في إجراء عملية الطرح التالية (وضعنا عددين غير صحيحين لنبين إمكانية اتباع تلك المنهجية جرياً).

$$110100101.01 - 11011.1 = 110001001.11$$


الحل:

1. إن العدد المطروح هو 11011.1 تتم عدد خاناته لتتصبح متساوية بالعدد لخانات المطروح منه، فنضيف صفراء من جهة اليمين وأربعة أصفار من جهة اليسار فنحصل على العدد 000011011.10
2. نوجد المتمم الأحادي للعدد 11011.10 وهو العدد 111100100.01
3. نوجد المتمم الثنائي له بإضافة واحد فنحصل على العدد 111100101.10
4. نجمع هذا العدد مع العدد المطروح منه فنحصل على 1110001001.11
5. نحذف الواحد الظاهر في أقصى اليسار فنحصل على العدد 110001001.11 وهو ناتج الطرح.

$$\begin{array}{r}
 111100100.10 \\
 + 110100101.01 \\
 \hline
 1110001001.11
 \end{array}$$

يمحذف

المتمم الثنائي يمكن أن ينفذ باستخدام بوابات النفي ودائرة الجمع كما هو موضح بالشكل (6-3).



الشكل (3-6) إيجاد المتمم الثنائي للعدد الثنائي السالب باستخدام بوابات النفي على التفرع ودائرة الجمع

### **ملاحظة 1:**

إذا كان العدد المطروح أكبر من المطروح منه فإننا نجري العملية بالعكس ونضع الناتج بإشارة سالبة، أو يمكن أن نتبع خطوات العملية نفسها ثم نأخذ متمم الناتج بإشارة سالبة.

### **ملاحظة 2:**

يمكن إجراء عملية الطرح بالطريقة الجبرية وتعطي الناتج نفسها.

### **ملاحظة 3:**

عند عملية الجمع أو الطرح لعددين يتضمنان أجزاء كسرية ينبغي وضع المراتب الصحيحة والعشرية بمحاذة بعضها البعض ابتداءً من الفاصلة.

## **5-6-2 عملية الضرب**

وهي عملية جمع متكرر، فيقوم الحاسوب بتكرار عملية جمع أحد العددين بمقدار قيمة العدد الآخر.

**مثال**

لضرب العددي  $11 \times 100$  نكرر جمع العدد 100 مع نفسه ثلاثة مرات فنحصل على

$$1100 = 100 + 100 + 100$$

إذا كان كلا العددين كسريين فيتم التخلص من الفاصلة وتجري عملية الضرب ثم تعاد الفاصلة لمكانها.

ملاحظة 1:

يمكن إجراء عملية الضرب بالطريقة الجبرية لعددين ثنائيين حسب القواعد التالية:

العدد 1	العدد 2	الناتج
0	0	0
0	1	0
1	0	0
1	1	1

مثال

$$(a) \quad 11 \times 11$$

$$(b) \quad 101 \times 111$$

نفذ عملية الضرب على الأعداد الثنائية التالية الآتية:

$$(a) \quad \begin{array}{r} 11 \\ \times 11 \\ \hline 11 \\ +11 \\ \hline 1001 \end{array} \quad \begin{array}{r} 3 \\ \times 3 \\ \hline 9 \end{array}$$

$$(b) \quad \begin{array}{r} 111 \\ \times 101 \\ \hline 111 \\ 000 \\ +111 \\ \hline 100011 \end{array} \quad \begin{array}{r} 7 \\ \times 5 \\ \hline 35 \end{array}$$

مثال

نفذ عملية الضرب على الأعداد الثنائية التالية الآتية:

$$(101)_2 \times (10111)_2 \quad \& \quad (110)_2 \times (1101)_2$$

$$\begin{array}{r} 10111 \\ 101 \quad \times \\ \hline 10111 \\ 0000 \\ +10111 \\ \hline 1110011 \end{array} \quad \begin{array}{r} 1101 \\ 110 \quad \times \\ \hline 0000 \\ 1101 \\ +1101 \\ \hline 1001110 \end{array}$$

## 6-2 عملية القسمة Division

عملية القسمة تتبع نفس الإجراء كما في الأعداد العشرية، ولكن هي عملية طرح متكرر، فلقسمة عدد ثانٍ على آخر يقوم الحاسب بطرح العدد الثاني من الأول مراتاً حتى يصبح ناتج الطرح صفرًا، وتكون نتيجة القسمة هي عدد مرات الطرح، فإذا لم يتم الوصول إلى ناتج طرح صفرى فيتم الاستمرار بالعملية بإضافة صفر للمطروح منه واحتساب الناتج بعد الفاصلة.

مثال

لقسمة العدد 101 على العدد 101 نقوم بعملية الطرح المتكرر كما يظهر في الشكل (7-3)

10101	10000	1111	1010	101
-101	-101	-101	-101	-101
10000	1111	1010	101	0

الشكل (7-3) شرح عملية القسمة في النظام الثنائي

لدى إجراء الطرح خمس مرات حصلنا على الصفر، فناتج القسمة هو العدد خمسة، والعدد خمسة في النظام الثنائي يكتب 101 وهو ناتج القسمة، إذن نكتب:

$$10101 \div 101 = 101$$

مثال

نفذ عملية القسمة للأعداد الثنائية التالية:

- (a) 110 , 11 (b) 110 , 10

$(a) \quad \begin{array}{r} 10 \\ 11 \overline{)110} \\ 11 \\ \hline 00 \end{array}$	$(b) \quad \begin{array}{r} 11 \\ 2 \overline{)110} \\ 10 \\ \hline 10 \\ \hline 00 \end{array}$
--	--

## 7- نظام العد الثنائي Octal System

هو نظام عددي يتكون من مجموعة العناصر عددها 8، أي قاعدة النظام الثنائي ( $r=8$ ) وعناصره هي:

$$\{0,1,2,3,4,5,6,7\}$$

سمى الثنائي لأنه يتكون من 8 أرقام تستخدم لتشكيل الأعداد فيه، وكل عدد يتضمن رقمًا لا ينتمي إلى هذه المجموعة ليس ثمانينيًا.

## 8- تحويل الأعداد بين النظائر الثنائي والعشري

### Numbers Conversion Between Octal and Decimal Systems

لทราบ قيمة العدد الثنائي في النظام العشري نعتمد على القواعد الأربع العامة المذكورة في النظام الثنائي، لكن مع الأخذ بعين الاعتبار أن عدد عناصر قاعدة النظام الثنائي هي ثمانية.

#### 8-1 تحويل العدد من النظام الثنائي إلى النظام العشري

##### تحويل الجزء الصحيح

نأخذ كل رقم من العدد الثنائي ونضربه بالعدد ثمانية مرفوعاً لقوة تساوي مرتبة الرقم مطروحاً منها العدد واحد، ثم نجمع النواتج، فنحصل على العدد العشري المكافئ للعدد الثنائي.

##### مثال

العدد الثنائي (125) يحول إلى النظام العشري كما يلي:

$$1 \times 8^2 + 2 \times 8^1 + 5 \times 8^0 + 85$$

$$1 \times 64 + 2 \times 8 + 5 \times 1 = 85$$

$$64 + 16 + 5 = 85$$

$$(125)_8 = (85)_{10}$$

ونكتب

##### تحويل الجزء الكسري

نأخذ كل رقم من العدد الثنائي ونضربه بالعدد ثمانية مرفوعاً لقوة تساوي مرتبة الرقم مأخوذة بالأس السالب، ونجمع النواتج، فنحصل على الجزء الكسري المكافئ في النظام العشري.

##### مثال

العدد (0.5) في النظام الثنائي يحول إلى النظام العشري كما يلي:

$$(0.5)_8 = 5 \times 8^{-1} = (0.625)_{10}$$

## 2-8-2 تحويل العدد من النظام العشري إلى النظام الثنائي Conversion Decimal to Octal


### العدد العشري الصحيح

نقسم العدد العشري على العدد ثمانية، ونكرر قسمة الناتج مراراً آخذين في كل مرة باقي القسمة Remainder، مرتبين الباقي من اليمين إلى اليسار تبعاً لسلسل الحصول عليها (من الأعلى إلى الأسفل)، المثال التالي يشرح العملية.

### مثال

حول العدد العشري 359 إلى النظام الثنائي

العدد سبعة هو باقي القسمة الأول Remainder، والعدد أربعة باقي القسمة الثاني Remainder، والعدد خمسة هو باقي القسمة الأخير Remainder، لذلك نرتيبها من الأعلى إلى الأسفل ومن اليمين إلى اليسار، وتتوقف عندما ناتج القسمة يساوي الصفر 0 كما هو موضح:



نكتب

$$(359)_{10} = (457)_8$$

### مثال

لتحويل العدد العشري 200 إلى النظام الثنائي خطوات العمل مع حاسب الباقي كما يلي:

المقسوم	قاعدة النظام	الباقي
200	8	$200 - 8 \times 25 = 0$
25	8	$12 - 8 \times 3 = 1$
3	8	$3 - 8 \times 0 = 3$

العدد صفر 0 هو باقي القسمة الأول Remainder، والعدد واحد 1 باقي القسمة Remainder الثاني، والعدد ثلاثة 3 هو باقي القسمة Remainder الأخير، إذاً نكتب  $(310)_8 = (200)_{10}$ .

### تحويل الجزء الكسري

نضرب العدد العشري بالعدد ثمانية ونقتطع منه الجزء الناتج يسار الفاصلة، واضعنين إياه في المرتبة الأولى يمين الفاصلة لتشكيل العدد الثماني، ونكرر العملية حتى يصبح ما يبقى يمين الفاصلة من العدد العشري كله أصفاراً.

### مثال

تحويل العدد العشري الكسري  $0.615$  إلى النظام الثنائي يتم كما يلي:

نضرب هذا العدد العشري بالرقم ثمانية فنحصل على ناتج، ثم نقتطع من الناتج الرقم الظاهر يسار الفاصلة وهو الرقم أربعة، ونضعه في المرتبة الأولى بعد الفاصلة من العدد الثنائي المطلوب فنحصل على  $0.9$  ، ونكملا حتى يتبقى من العدد العشري بعد اقتطاع الجزء الصحيح الصفر، أو حسب عدد الخانات العشرية المطلوب وتحول عملية التحويل:

$$\begin{array}{r}
 0.615 \times 8 = 4.920 \\
 0.920 \times 8 = 7.360 \\
 0.360 \times 8 = 2.880 \\
 0.880 \times 8 = 7.040
 \end{array}$$

↑

نكتب الناتج من الأسفل إلى الأعلى ومن اليسار إلى اليمين  $(0.615)_{10} = (0.4727)_8$

### 3-8-3 تحويل العدد من النظام الثنائي إلى النظام الثنائي Octal to Binary Conversion

لتحويل العدد بالنظام الثنائي إلى مكافئه الثنائي، نستبدل كل رقم من أرقام العدد الثنائي بمكافئه الثنائي المكون من ثلاثة خانات، وبذلك ينبع لدينا العدد الثنائي المكافئ للعدد الثنائي المطلوب.

### مثال

حول العدد الثنائي  $8(772.5)$  إلى مكافئه الثنائي

$$\begin{array}{ccccccc}
 & 7 & & 7 & & 2 & . & 5 \\
 & \downarrow & & \downarrow & & \downarrow & & \downarrow \\
 111 & 111 & . & 010 & . & 101 &
 \end{array}$$

نضم الأرقام الثنائية مع بعضها البعض لنحصل على العدد المطلوب ونكتب  $(772.5)_8 = (111111010.101)_2$

مثال

حول الأعداد الثمانية التالية إلى مكافئها الثنائي

- (a)  $13_8$       (b)  $25_8$       (c)  $140_8$       (d)  $7526_8$

(a)  $\begin{array}{cc} 1 & 3 \\ \downarrow & \downarrow \\ 001011 \end{array}$

(b)  $\begin{array}{cc} 2 & 5 \\ \downarrow & \downarrow \\ 010101 \end{array}$

(c)  $\begin{array}{ccc} 1 & 4 & 0 \\ \downarrow & \downarrow & \downarrow \\ 001100000 \end{array}$

(d)  $\begin{array}{cccc} 7 & 5 & 2 & 6 \\ \downarrow & \downarrow & \downarrow & \downarrow \\ 111101010110 \end{array}$

#### 4-8 تحويل العدد من النظام الثنائي إلى النظام الشمالي

لتحويل العدد الصحيح الثنائي إلى مكافئه بالنظام الشمالي نتبع الخطوات التالية:

1. نقسم العدد الثنائي إلى مجموعات كل منها مكون من ثلاثة خانات، حيث يبدأ التقسيم من الحانة الأقل أهمية LSB.
2. إذا كانت المجموعة الأخيرة غير مكتملة نضيف في نهايتها أصفار حتى تصبح مكونة من ثلاثة خانات.
3. نستبدل كل مجموعة ثنائية بما يكافئها في النظام العشري.
4. نضم الأرقام الثمانية معاً للحصول على العدد المطلوب.
5. في حالة العدد الثنائي الكسري نبدأ التقسيم إلى مجموعات من الحانة القريبة من الفاصلة.

مثال

حول العدد الثنائي  $(1011011010.1011)_2$  إلى مكافئه الشمالي

$$\begin{array}{cccccc} 001 & 011 & 011 & 010 & . & 101 & 100 \\ \downarrow & \downarrow & \downarrow & \downarrow & & \downarrow & \downarrow \\ 1 & 3 & 3 & 2 & . & 5 & 4 \end{array}$$

$$(1011011010.1011)_2 = (1330.54)_8$$

مثال

حول الأعداد الثنائية التالية إلى مكافئها الشمالي

- (a)  $110101$       (b)  $101111001$       (c)  $100110011010$       (d)  $11010000100$

$$(a) \begin{array}{r} 110101 \\ \downarrow \quad \downarrow \\ 6 \quad 5 = 65_8 \end{array}$$

$$(b) \begin{array}{r} 101111001 \\ \downarrow \quad \downarrow \quad \downarrow \\ 5 \quad 7 \quad 1 = 571_8 \end{array}$$

$$(c) \begin{array}{r} 100110011010 \\ \downarrow \quad \downarrow \quad \downarrow \quad \downarrow \\ 4 \quad 6 \quad 3 \quad 2 = 4632_8 \end{array}$$

$$(d) \begin{array}{r} 011010000100 \\ \downarrow \quad \downarrow \quad \downarrow \quad \downarrow \\ 3 \quad 2 \quad 0 \quad 4 = 3204_8 \end{array}$$

## 9-2 العمليات الحسابية في النظام الثنائي Octal Arithmetic

سنقتصر على العمليات الحسابية الأربع، علماً أن بقية العمليات الرياضية الأخرى تؤول إليها.

### 1-9-2 عملية الجمع Addition

كافحة عمليات الجمع تجري على غرار النظام العشري، إلا إذا كان الناتج أكبر من العدد سبعة، فعندئذ توجد قاعدة جديدة في هذا النظام وهي أن:  $10 = 1+7$ ، ومعأخذ هذه المعلومة بعين الاعتبار يمكن حل أي مسألة جمع في النظام الثنائي عبر تأويلها إلى هذه العملية.

**مثال**

لجمع العددين  $6+7$  نكتبهما على الشكل التالي:

$$7+6=7+(1+5)=(7+1)+5=10+5=15 \rightarrow 7+6=15$$

وهكذا فعندما نجمع عددين ثمانين مؤلفين من عدة خانات فإننا فعلياً نقوم بعمليات جزئية مشابهة لهذه العملية في كل مرتبة.

**مثال**

نفذ عملية الجمع على الأعداد الثنائية التالية:

$$\begin{array}{r} 541 & 153 & 34 \\ 642 & 173 + & 42 + \\ \hline 572 + & 346 & \hline \\ \hline 2175 & & 76 \end{array}$$

### 2-9-2 عملية الطرح Subtraction

يمكن إجراء عملية الطرح بالطريقة المعروفة في النظام الثنائي مع الأخذ بعين الاعتبار إذا كان المطروح منه أكبر من المطروح فيتم الطرح كالرقم العشارية تماماً، إذا كان المطروح منه أصغر من المطروح فيتم استعارة (1) من المخانة التالية وتساوي 8

**مثال**

$$\begin{array}{r}
 & 14 \\
 & 5 \cancel{4} 13 \\
 \cancel{6} \cancel{5} 3 & \\
 \hline
 5 & 5 & 5 & - \\
 \hline
 0 & 7 & 6
 \end{array}
 \quad
 \begin{array}{r}
 & 6 \ 13 \\
 & 7 \cancel{5} \\
 \hline
 7 & - \\
 \hline
 6 & 6
 \end{array}$$

نفذ عملية الطرح على الأعداد الثمانية التالية

### 3-9 عمليّة الضرب Multiplication

وهو جمع متكرر ويمكن التعامل معه عبر حساب ناتج ضرب الرقمان وفقاً للنظام العشري ثم تحويل الناتج إلى النظام الثنائي، فمثلاً نقول في النظام العشري أن  $21 = 3 \times 7$  لكن العدد 21 العشري يكافئه 25 في النظام الثنائي وبالتالي  $25 = 3 \times 7$  في النظام الثنائي وهكذا.

**مثال**

أوجد حاصل ضرب الأعداد الثمانية التالية:  $(3)_8 \times (726)_8$

$$\begin{array}{r}
 726 \\
 3 \times \\
 \hline
 2602
 \end{array}$$

الناتج  $(3)_8 \times (726)_8 = (2602)_8$

### 4-9 عمليّة القسمة Division

وهي أيضاً عبارة طرح متكرر (والطرح بدوره كما ذكرنا يؤول إلى جمع مع المتمم)، كما ويمكن إجراء القسمة في النظام الثنائي بالطريقة الجبرية مع الأخذ بعين الاعتبار القيم الفعلية للأعداد الثمانية ومراعاة أصول عملية الضرب (لنظام الثنائي).

**مثال**

نجد في النظام الثنائي أن  $5 = 4/24$  (يقابل ذلك في النظام العشري  $5 = 4/20$ ).  
ويمكن باستخدام الطريقة التقليدية.

**مثال**

أوجد ناتج قسمة الأعداد الثمانية التالية:  $(2602)_8$  على  $(3)_8$   
ننفذ عملية القسمة العاديّة كما في النظام العشري كما يلي:

$$\begin{array}{r}
 0726 \\
 3 \overline{)2602} \\
 25 - \\
 \hline
 010 \\
 6 - \\
 \hline
 22 \\
 22 - \\
 \hline
 00
 \end{array}$$

$$(2602)_8 \div (3)_8 = (726)_8 \quad \text{الناتج}$$

## 10-2 نظام العد الست عشري Hexadecimal System

هو نظام عددي قاعدته مؤلفة من ستة عشر عنصراً ( $r=16$ )، والعنصر يقصد به رمز معين رقمي numeric، أو حرف alphabetic characters ولتمييز هذه العناصر الست-عشرة نستخدم الأرقام العشرة المعروفة في النظام العشري، ونحتاج لستة رموز أخرى للتعبير عن بقية عناصر القاعدة الأساسية للنظام، وقد اصطلاح على استخدام الحروف الستة الأولى من الأبجدية اللاتينية، فتكون قاعدة النظام الست عشري هي:

$$\{F, E, D, C, B, A, 9, 8, 7, 6, 5, 4, 3, 2, 1, 0\}$$

وعندما نرى عدداً ست عشرياً فين يعني أن تتوقع إمكانية أن يتضمن الرموز العشرية أو أحد هذه الحروف الستة. وفي الحقيقة فإن الحروف الستة يعني أن تكون بشكلها الكبير نظراً لعدم الالتباس.

مع رقم ست عشري واحد يمكن أن تعدد حتى  $F_{16}$  الذي يقال 16 عشري، ومع رقمين يمكن أن تعدد حتى  $FF_{16}$  والتي تقابل 255 عشري، ومع ثلاثة أرقام يمكن أن تعدد حتى  $FFF_{16}$  التي تقابل 65536.

في الواقع فإن النظام الست عشري يستخدم بشكل فعال في الحاسوب لأنّه يسهل استخراجه من التوضيعات الثنائية في ذاكرة الحاسوب، وفائدته أنه يستوعب قيمًا عددية أكثر من النظم الأخرى.

الاستخدام الأساسي للنظام الست عشري أنه يعتبر طريقة لعرض أو كتابة الأرقام الثنائية، ولذلك لسهولة التحويل بينهما، وهو مستخدم بشكل كبير في تطبيقات الحواسب والمعالجات، فمعظم النظم الرقمية تعالج البيانات الثنائية في مجموعات التي هي من مضاعفات أربع بت، مما يجعل الأرقام الست عشرية مرحلة للغاية في التعامل فكل رقم ست عشري يمثل رقم ثنائي 4 بأربع خانات ثنائية (4 بت).

بعد أن تعرفنا على قاعدة الأرقام الأساسية لهذه النظم العددية فمن الضروري معرفة كيفية كتابة الأرقام القاعدية للنظم العددية، كما في الجدول (3-2) الأرقام من 1 ~ 16 عشرياً مع مكافئتها من الأنظمة الثلاثة، (وقد ظللت عمود الأرقام القاعدية لكل نظام عددي).

ثنائي	ثماني	ست عشرى	عشري
0000	0	0	0
0001	1	1	1
0010	2	2	2
0011	3	3	3
0100	4	4	4
0101	5	5	5
0110	6	6	6
0111	7	7	7
1000	10	8	8
1001	11	9	9
1010	12	A	10
1011	13	B	11
1100	14	C	12
1101	15	D	13
1110	16	E	14
1111	17	F	15
10000	20	10	16

الجدول (3-2) الأرقام من 1 ~ 16 عشرية ممثلة بالأنظمة الثنائي والست عشرى والثمانى

#### **ملاحظة:**

أى عدد ينتمي إلى قاعدة نظامين عديدين أو أكثر فإن قيمته هي نفسها في جميع النظم العددية. أي أن:

$$(0)_2 = (0)_8 = (0)_{10} = (0)_{16}$$

$$(1)_2 = (1)_8 = (1)_{10} = (1)_{16}$$

$$(7)_8 = (7)_{10} = (7)_{16}$$

$$(9)_{10} = (9)_{16}$$

#### **مثال 1:**

إلى أي نظام عددي ينتمي العدد التالي 100101010

الحل:

"لا نعلم"، فقد يكون عددا ثنائياً أو عددا ثمانياً أو عددا عشرياً أو عددا ست عشرياً أو عدداً من أي نظام عددي آخر.

إذا كان يقصد به عدد ثنائي فهو ما يعادل العدد العشري 74، وإذا كان يقصد به عدد ثماني فهو يكافئ العدد العشري 262664، وإذا كان يقصد به عدد عشري فهو العدد " مليون وألف وعشرة" ، وإذا كان يقصد به عدد ستاعشرى فهو ما يعادل العدد العشري 16781328. إذن لا بد من تحديد النظام العددي الذي يتم تمثيل العدد به، ولذلك ينبغي وضع دليل جانبي صغير يحسم التساؤل.

مثال 2

العدد 5A1 هو عدد ست عشري حتماً ولا يمكن أن يكون عشرياً ولا ثمانياً ولا ثنائياً، وذلك لاحتوائه على الرموز.

## 11-2 تحويل الأعداد بين النظائر بين النظامين ست عشري والعشري

### Numbers Conversion Between Hexadecimal and Decimal Systems

معرفة قيمة العدد ست عشري في النظام العشري تعتمد القواعد العامة الأربع نفسها المذكورة في النظام الثنائي، لكن

مع الأخذ بعين الاعتبار أن عدد عناصر قاعدة النظام ست عشري هي ستة عشر.

#### 11-1 تحويل العدد من النظام ست عشري إلى النظام العشري

##### Hexadecimal to Decimal Conversion

نأخذ كل رقم من العدد ست عشري ونضربه بالعدد 16 مرفوعاً لقوة تساوي مرتبة الرقم مطروحاً منها العدد واحد، ثم

نجمع النواتج، فنحصل على العدد العشري المكافئ للعدد ست عشري.

مثال

حساب قيمة العدد ست عشري 3DA نكتب:

$$(3DA)_{16} = A \times 16^0 + D \times 16^1 + 3 \times 16^2 = \\ 10 \times 1 + 13 \times 16 + 3 \times 256 = (986)_{10}$$

مثال

حول العدد  $(2AF3)_{16}$  إلى مكافئه العشري

$$(2AF3)_{16} = 2 \times 16^0 + F \times 16^1 + A \times 16^2 + 3 \times 16^3 = \\ 3 \times 1 + 15 \times 16 + 10 \times 256 + 2 \times 4096 = (986)_{10}$$

#### 11-2 تحويل العدد من النظام العشري إلى النظام ست عشري

##### Decimal to Hexadecimal Conversion

تحويل الجزء الصحيح

من أجل التحويل نقسم العدد العشري على العدد 16 ونكرر قسمة الناتج مراراً، آخذين في كل مرة باقي القسمة


(مقسمين إيه حسب النظام ست عشري)، مرتبين الباقي من اليمين إلى اليسار تبعاً لسلسل الحصول عليهما.

مثال

حول العدد العشري 650 إلى مكافئه بالنظام ست عشري.



لتحويل العدد العشري 650 إلى النظام ست عشري نجري عمليات القسمة على 16 حيث نأخذ باقي القسمة Remainder بالسلسل بدءاً من أول باق وهو العدد عشرة والذي يكتب بالست عشري A، ثم العدد 8، ثم بعد ذلك العدد 2، ومن ثم نرتبيهم من الأعلى ومن اليمين إلى اليسار، ونتوقف عن القسمة ناتجاً يساوي الصفر 0 كما هو موضح :



فحصل على العدد 28A ويكون  $(650)_{10} = (28A)_{16}$

### مثال

لتحويل العدد العشري 1000 إلى النظام ست عشري نجري عمليات القسمة على 16 حيث نأخذ باقي القسمة بالسلسل بدءاً من أول باق وهو العدد ثمانية، ثم العدد 14 لكن هنا ننبه إلى أن العدد 14 لا يؤخذ كما هو، وإنما يؤخذ بشكله في النظام ست عشري أي الحرف E، ومن بعد ذلك نأخذ باقي القسمة التالي (وهو الأخير) والذي هو أصغر من قاعدة النظام، كما يلي:

المقسوم	قاعدة النظام	الباقي
1000	16	$1000 - 16 \times 62 = 8$
62	16	$62 - 16 \times 3 = 14$
3	16	$3 - 16 \times 0 = 3$

فحصل على العدد 3E8 ويكون  $(1000)_{10} = (3E8)_{16}$



### تحويل الجزء الكسري

لتحويل عدد كسري ست عشرى إلى النظام العشري نضرب العدد العشري بالعدد 16 ونقطع منه الجزء الناتج يسار الفاصلة (مقيمين إياه حسب النظام ست عشرى)، واضعن إياه في المرتبة الأولى يمين الفاصلة لتشكيل العدد ست عشرى، ونكرر العملية حتى يصبح ما يبقى يمين الفاصلة من العدد العشري كله أصفاراً.

### مثال

العدد العشري 0.640625 يحول إلى النظام ست عشرى بأن نضربه بالعدد 16 فنحصل على 10.2500 نقطع الجزء الصحيح منه وهو 10 ونقيمه في النظام ست عشرى وهو الحرف A فنضعه في المرتبة الأولى يسار الفاصلة 0.A، يتبقى من العدد العشري القيمة 0.25، فنعيد الضرب بالعدد 16 فنحصل على 4.00. نقطع الرقم الظاهر يسار الفاصلة وهو 4 ونقيمه في النظام ست عشرى فيبقى نفسه، ونضعه في المرتبة التالية فنحصل على 0.A4، وبعد اقطاع هذا الرقم نلاحظ أن ما تبقى من العدد العشري هو الصفر، وبالتالي تنتهي عملية التحويل، وبالتالي دائماً نكمل حتى يتبقى من العدد العشري بعد اقطاع الجزء الصحيح الصفر، أو حسب عدد الخانات العشرية المطلوب.

$$\begin{array}{r}
 0.640625 \times 16 = 920.10.250 \\
 0.250 \times 16 = 4.00
 \end{array}
 \quad \xrightarrow{\hspace{1cm}}
 \quad \text{نكتب الناتج من الأسفل إلى الأعلى ومن اليسار إلى اليمين} \quad 10.250 = (0.A4)_{10} = (0.640625)_{16}$$

### 11-3 التحويل من النظام ست عشرى إلى النظام الثنائى

لتحويل العدد بالنظام ست عشرى إلى مكافئه الثنائى، نتبع التالي:

1. نستبدل كل الخانات المكتوبة بدالة الحروف في النظام ست عشرى إن وجدت بالأعداد العشرية المكافئة لها.
2. نستبدل كل عدد عشرى بمكافئه الثنائى المكون من أربع خانات.
3. نضم الأرقام الثنائية مع بعضها البعض لحصل على العدد المطلوب.

### مثال

حول العدد ست عشرى  $(D39A)_{16}$  إلى مكافئه الثنائى

D	3	9	A
↓	↓	↓	↓
13	3	9	10
↓	↓	↓	↓
1101	0011	1001	1010


نضم الأرقام الثنائية مع بعضها البعض لنجعل على العدد المطلوب ونكتب

$$(D39A)_{16} = (1101001110011010)_2$$

**مثال**

حول الأعداد الست عشرية التالية إلى مكافئتها الثنائي

(a)  $10A4_{16}$       (b)  $CF8E_{16}$       (c)  $9742_{16}$



يمكن أن نحول عدد من النظام الست عشرى إلى النظام العشري، وأنه نحوله أولاً إلى الثنائى ومن ثم من الثنائى إلى العشري، والمثال التالي يوضح ذلك.

**مثال**

حول الأعداد الست عشرية التالية إلى النظام العشري بأن تستخدم النظام الثنائى كوسیط.

(a)  $1C_{16}$       (b)  $A85_{16}$

$$\begin{aligned} \text{(a)} \quad & \begin{array}{cc} 1 & C \\ \downarrow & \downarrow \\ \overbrace{0001}^1 \overbrace{1100}^C & = 2^4 + 2^3 + 2^2 = 16 + 8 + 4 = 28_{10} \end{array} \\ \text{(b)} \quad & \begin{array}{ccc} A & 8 & 5 \\ \downarrow & \downarrow & \downarrow \\ \overbrace{1010}^A \overbrace{1000}^8 \overbrace{0101}^5 & = 2^{11} + 2^9 + 2^7 + 2^2 + 2^0 = 2048 + 512 + 128 + 4 + 1 = 2693_{10} \end{array} \end{aligned}$$

### 4-11-4 التحويل من النظام الثنائى إلى النظام الست عشرى

لتحويل العدد الصحيح الثنائى إلى مكافئه بالنظام الست عشرى نتبع الخطوات التالية:

1. نقسم العدد الثنائى إلى مجموعات كل منها مكون من أربع خانات، حيث يبدأ التقسيم من الحانة الأقل أهمية LSB.
2. إذا كانت المجموعة الأخيرة غير مكتملة نضيف في نهايتها أصفار حتى تصبح مكونة من أربع خانات.
3. نستبدل كل مجموعة ثنائية بمكافئها بالنظام العشري.
4. نستبدل كل رقم عشري أكبر من 9 بدلالة حروف النظام الست عشرى.



5. نضم الأرقام الست عشرية معاً للحصول على العدد المطلوب.
6. في حالة العدد الثنائي الكسري نبدأ التقسيم إلى مجموعات من الخانة القريبة من الفاصلة.

**مثال**

حول العدد الثنائي  $(101001101101111001101)_2$  إلى مكافئه الست عشرية

<b>0001</b>	<b>0100</b>	<b>1101</b>	<b>1011</b>	<b>1100</b>	<b>1101</b>
↓	↓	↓	↓	↓	↓
1	4	13	11	12	13

1	4	D	B	C	D
---	---	---	---	---	---

$$(101001101101111001101)_2 = (14DBCD)_{16}$$

**مثال**

حول العدد الثنائي إلى مكافئه الثماني

$$(a) \quad 1100101001010111 \quad (b) \quad 111111000101101001$$

$$(a) \quad \begin{array}{cccc} \overbrace{1100} & \overbrace{1010} & \overbrace{0101} & \overbrace{0111} \\ \downarrow & \downarrow & \downarrow & \downarrow \\ C & A & 5 & 7 \end{array} = CA57_{16} \quad (b) \quad \begin{array}{ccccccccc} \overbrace{0011} & \overbrace{1111} & \overbrace{0001} & \overbrace{0110} & \overbrace{1001} \\ \downarrow & \downarrow & \downarrow & \downarrow & \downarrow \\ 3 & F & 1 & 6 & 9 \end{array} = 3F169_{16}$$

## 11-5 التحويل بين النظام الثنائي والنظام الست عشري

### Conversion Between Octal and Hexadecimal

لتحويل أي عدد من النظام الست عشري إلى النظام الثنائي، نقوم أولاً بتحويله إلى النظام الثنائي، ومن ثم نقوم بتحويله من النظام الثنائي إلى النظام الثنائي. ويتم ذلك بالعكس إذا أردنا التحويل من النظام الثنائي إلى النظام الست عشري، نقوم باستخدام النظام الثنائي ك وسيط نحول له أولاً، ومن ثم نحول إلى النظام الثنائي إلى النظام الست عشري.

## 12-2 العمليات الحسابية في النظام الست عشري Hexadecimal Arithmetic

### 12-2-1 عملية الجمع Addition

ينبغي الانتباه في هذا النظام إلى أنه إذا كان مجموع الرقمان أقل من ستة عشر فإنه يمثل برمز واحد فمثلاً نجد أن  $A=1+9$  ولا نكتب  $10=9+1$ ، وكذلك فإن  $E=3+B$  وهكذا.

والعملية المخورية في هذا النظام هي العملية:  $F+1=10$  وعندما يكون مجموع رقمين ستابعشرين أكثر أو يساوي 16 فإننا نلجأ إلى هذه القاعدة، على غرار ما فعلنا في النظام الثماني.

**مثال**

حساب قيمة مجموع  $D+7$  تجري العمليه كما يلي:

إن قيمة  $D$  هي 13 فهي تحتاج للرقم ثلاثة لكي تصبح ستة عشرة لذلك نجزء الرقم 7 كما يلي:

$$D+7=D+(3+4)=(D+3)+4=10+4=14 \quad \rightarrow \quad D+7=14 \quad 4+3=7$$

وهكذا من أجل جمع أي عددين ست عشرين فإننا نجمع أرقامهما بالطريقة نفسها.  
يمكن إجراء عملية الجمع كما بالطريقة الجبرية العاديه كما في المثال التالي.

**مثال**

اجمع الأعداد الست عشرية التالية:

$$\begin{array}{r} F\ 6F \\ ABE \quad + \\ \hline 1A2D \end{array} \qquad \begin{array}{r} 6AD \\ 253 \quad + \\ \hline 900 \end{array}$$

**مثال**

اجمع الأعداد الست عشرية التالية:

$$(a) 23_{16} + 16_{16} \quad (b) 58_{16} + 22_{16} \quad (c) 2B_{16} + 84_{16} \quad (d) DF_{16} + AC_{16}$$

$$(a) \begin{array}{r} 23_{16} \\ + 16_{16} \\ \hline 39_{16} \end{array}$$

$$(b) \begin{array}{r} 58_{16} \\ + 22_{16} \\ \hline 7A_{16} \end{array}$$

$$(c) \begin{array}{r} 2B_{16} \\ + 84_{16} \\ \hline AF_{16} \end{array}$$

$$(d) \begin{array}{r} DF_{16} \\ + AC_{16} \\ \hline 18B_{16} \end{array}$$

## 2-12-2 عملية الطرح Subtraction

يمكن إجراء عملية الطرح بمساعدة مفهوم المتمم الأحادي للعدد ست عشرى، مع الأخذ بعين الاعتبار أن المتمم الأحادي يكون ذلك العدد الذي يكون ناتج جمعه مع العدد الأساسي هو عدد كل خاناته مؤلفة من الحرف F.

**مثال**

لطرح العدد 6A من العدد 5DC نأخذ العدد المطروح ونتممه مرتبة بإضافة الصفر نحو اليسار فنحصل على 06A، وبالتالي فإن متممه الأحادي هو F95، نضيف له العدد واحد فنحصل على F96 نجمع هذا العدد مع المطروح منه فنحصل على:  $5DC - 6A = 572$ ، نحذف الواحد الظاهر أقصى اليسار فنحصل على 572، إذن  $5DC + F96 = 1572$

**ملاحظة:**

يمكن إجراء عملية الطرح بالطريقة الجبرية حيث يتم الاستعارة من مراتب لاحقة في حال كون الرقم المطروح أكبر من المطروح منه ولكن يجب الانتباه إلى أن الواحد المستعار من مرتبة لاحقة تكون قيمته ستة عشرة (وليس عشرة).

**مثال**

اطرح الأعداد ست عشرية التالية:

$$\begin{array}{r}
 AED \\
 826 \\
 \hline
 27C
 \end{array}
 \quad
 \begin{array}{r}
 8BE \\
 7DF \\
 \hline
 0DF
 \end{array}$$

## 3-12-2 عملية الضرب Multiplication

وهو جمع متكرر ويمكن التعامل معه عبر حساب ناتج ضرب الرقمان وفقا للنظام العشري ثم تحويل الناتج إلى النظام ست عشرى فمثلا نعلم أن العشرة في النظام ست عشرى هي A، وبالتالي فإن  $A \times A$  هو العدد مئة في النظام العشري فنحوله إلى ست عشرى فنحصل على 64 وبالتالي:

$A \times A = 64$  وهكذا بالنسبة لبقية الأرقام.

ويمكن باستخدام الطريقة التقليدية.

**مثال**

أوجد حاصل ضرب الأرقام ست عشرية التالية:

$$\begin{array}{r}
 A14 \\
 5 \times \\
 \hline
 3264
 \end{array}$$

$$(5)_{16} \times (A14)_{16} = (3264)_{16} \quad \text{الناتج}$$



## 4-12-2 عملية القسمة Division

وهي أيضاً عبارة طرح متكرر ويمكن إجراؤها في النظام المست عشربي جرياً مع الأخذ بعين الاعتبار القيم الفعلية للأعداد المست عشرية ومراعاة أصول عملية الضرب كما مر أعلاه.

فمثلاً لقسمة العدد المست عشربي 64 على العدد خمسة نعلم من النظام العشري أن الناتج هو العدد العشري 20 وهو يكتب في النظام المست عشربي 14 وبالتالي:  $64/5=14$  ويمكن باستخدام الطريقة التقليدية.

**مثال**

أُوجد ناتج قسمة الأعداد الثمانية التالية:  $(3264)_{16} \div (5)_{16}$

$$\begin{array}{r} 0A14 \\ \hline 5 \sqrt{3264} \\ 32 - \\ \hline 06 \\ 5 - \\ \hline 14 \\ 14 - \\ \hline 00 \end{array}$$

$$(3264)_{16} \div (5)_{16} = (A14)_{16} \quad \text{الناتج}$$

**ملاحظة:**

يمكن إجراء عملية الضرب أو القسمة بتحويل الأعداد المراد ضربها أو قسمتها إلى مكافئها الثنائي أو العشري واجراء العملية المطلوبة، ومن ثم تحويل الناتج إلى مكافئه المست عشربي.

**نتيجة 1:** إذا كان العدد متيني المراتب في النظام الثنائي فهو متيني المراتب في النظام الثمانى. وفي النظام المست عشربي وبالعكس.

**نتيجة 2:** إذا كان لدينا عدد ثماني عدد مراتبه  $n$  فعند تحويله إلى عدد ثنائي فإن العدد الثنائي، سيشغل عدداً من المراتب نرمز له  $m$  وهو يحقق العلاقة:  $3(n-1) < m < 3n+1$  ، وبذلة سيكون عدد خاناته مساوياً للقيمة  $3(n-1)$  مضافاً إليها عدد الخانات الفعلية للرقم الثنائي الأخير من جهة اليسار.

نتيجة 3: إذا كان لدينا عدد ست عشرى عدد مراتبه  $n$  فعند تحويله إلى عدد ثنائى فإن العدد سيشغل عدداً من المراقب نرمز له  $m$  وهو يحقق العلاقة:  $4 \leq m < 4n+1$ ، وبذلة سيكون عدد خاناته مساوياً للقيمة  $(n-1)4$  مضافة إليها عدد الخانات الفعلية للرقم المست عشرى الأخير من جهة اليسار.

نتيجة 4: كلما كبرت قاعدة النظام العددي كلما أمكن تمثيل العدد بمراقب أقل.

نتيجة 5: لمقارنة أي عددين في نظام عددي محدد يكون العدد الأكبر هو العدد الذي مراتبه الصحيحة أكثر، فإذا تساوت المراقب نقارن رقمياً برقم اعتبراً من أقصى اليسار، فأول مرة نجد في أحدهما رقماً أكبر من مقابلة بالمرتبة يكون ذلك هو العدد الأكبر، إذا كانت جميع الأرقام في المراقب الصحيحة متساوية تتبع على نفس المبدأ إلى ما بعد الفاصلة.

نتيجة 6: للتحويل بين النظام الثنائى والست عشرى يمكن أن نحوال العدد إلى النظام الثنائى ومن ثم نعيد تحويله إلى النظام المطلوب.

### 3- تمثيل الأعداد بواسطة الفاصلة العائمة

#### Representation of Numbers by Floating Point

لتمثيل الأعداد الصحيحة الكبيرة تحتاج إلى العديد من الخانات الثنائية (البيتات)، وهناك مشكلة إذا كان العدد يحتوي على قسم كسرى، نظام العدد ذو الفاصلة العائمة يعتمد على الترميز العلمي، وهو قادر على تمثيل الأعداد الكبيرة جداً، والصغيرة جداً والتي تحتوي قسم كسرى بدون زيادة في عدد الخانات الثنائية.

العدد ذو الفاصلة العائمة **floating-point number** يتتألف من قسمين بالإضافة إلى الإشارة، القسم الكسرى **mantissa** يكون القسم الذي يمثل مقدار العدد ويكون بين 0 و 1، والأسس **exponent** يكون القسم الذي يمثل عدد الموضع التي تتحركها الفاصلة العشرية (أو الفاصلة الثنائية).

على سبيل المثال العدد العائمة 241,506,800

القسم العائمة **mantissa** يكون .2415068

الأسس **exponent** يكون 9

عندما نريد أن نعبر عن العدد الصحيح كرقم ذو فاصلة عائمة يجب نقل الفاصلة العشرية إلى اليسار عبر كل الأرقام بحيث يكون القسم العائمة يكون رقم كسرى، والأسس يكون من قوى العشرة.

العدد ذو الفاصلة العائمة يكتب:

$$0.2415068 \times 10^9$$

نلاحظ أن موقع الفاصلة داخل العدد غير ثابت (عائم) ويعتمد على الأس المفروغ له أساس نظام العد، ويمكن اعتبار أي عدد ممثل بواسطة الفاصلة العائمة منسجماً مع الشكل التالي:

$$-+M \times E^{+p}$$

حيث  $M$  الجزء الكسري من العدد

أساس نظام العد  $E$

أساس  $P$

يشترط في العدد الممثل بواسطة الفاصلة العائمة ألا يكتب على شكل عدد صحيح ولا يكون أول رقم فيه على يمين الفاصلة صفرأ.

تم تعريف تنسيط دقة وشكل الرقم الثنائي الممثل بواسطة الفاصلة العائمة من قبل المعهد الوطني الأمريكي للمعايير ANSI (The American National Standards Institute) ومعهد مهندسي الكهرباء والاتصالات الأمريكي IEEE (Institute of Electrical and Electronic Engineers) في ثلاثة أشكال:

- أرقام ذات فاصلة عائمة أحادية الدقة Single-precision floating-point numbers بـ 32 خانة ثنائية.
- أرقام ذات فاصلة عائمة مضاعفة الدقة double-precision numbers بـ 64 خانة ثنائية.
- أرقام ذات فاصلة عائمة موسعة الدقة extended-precision numbers بـ 80 خانة ثنائية.

سنركز دراستنا على الأرقام ذات الدقة الأحادية.

### 1-3 الأرقام الثنائية الممثلة بواسطة الفاصلة العائمة ذات الدقة الأحادية


#### Single-Precision Floating-Point Binary Numbers

في الشكل القياسي من الرقم الثنائي الممثلة بواسطة الفاصلة العائمة ذات الدقة الأحادية الذي يتكون من 32 خانة كما هو موضح في الشكل (3-8)، تكون على كما يلي:

- خانة الإشارة (S) تكون في أقصى اليسار.



- الاٽ (E) تكون الخانات الثمانية التالية.
- والقسم الكسری أو (F) يتضمن 23 خانة المتبقیة



الشكل (8-3) الأرقام الثنائي الممثلة بواسطة الفاصلة العائمة ذات الدقة الأحادية

في القسم الكسری الفاصلة الثنائي تكون في أقصى يسار 23 خانة، ويوجد 24 خانة في القسم الكسری لأن أي رقم ثنائي الخانات في أقصى اليسار دائماً 1. لذلك هذا الواحد 1 يفهم على أنه موجود هناك مع أنه لا يحسب من موقع الخانة الفعلية.

الخانات الثمانية للأٽ يعبر عنها كأٽ محيي *a biased exponent* الذي نحصل عليه باضافة 127 للأٽ الفعلي، المدف من هذا الانحياز أن نسمح للأعداد الصغيرة جداً، والكبيرة جداً أن تمثل بدون موقع لخانة الاشارة للأٽ، الأٽ المنحاز يسمح بمجال قيم للأٽ الفعلي من 126- إلى +128.

### مثال

ليكن لدينا العدد الثنائي التالي ونريد تمثيله كعدد ذو فاصلة عائمة بدقة أحادية.

$$1011010010001 = 1.011010010001 \times 2^{12}$$

بافتراض أن العدد موجب، وبالتالي خانة الاشارة تكون 0، الأٽ يكون 12، ويُعبر عنه كأٽ منحاز باضافة 127 الشكل التالي ( $127+12=139$ ). وبعير عنه كرم ثانوي (10001011). القسم الكسری من العدد يكون (011010010001). وبالتالي يمكن أن نعبر عن العدد باستخدام الفاصلة العائمة كما في الشكل (9-3):


S	E	F
0	10001011	01101001000100000000000000000000

الشكل (9-3) تمثيل العدد الثنائي ذو الفاصلة العائمة احادية الدقة



## 4- الأرقام المؤشرة Signed Numbers

الرقم الثنائي المؤشرة Signed Binary Number هو الرقم الذي يتألف من معلومات عن الإشارة وعن المقدار، الإشارة تشير فيما إذا كان الرقم موجب أو سالب، والمقدار يشير إلى قيمة العدد، وهناك ثلاث طرق لتمثيل الأرقام المؤشرة الثنائية، الإشارة والمقدار sign-magnitude كما في الشكل (3-10)، المتمم الأحادي 1's complement، المتمم الثنائي 2's complement. الأكثر أهمية هي المتمم الثنائي، والأقل استخداماً هي طريقة الإشارة والمقدار. تناولنا سابقاً طرق المتممات وسنعرض طريقة الإشارة والمقدار.




الشكل (3-10) رقم ثانوي مثل بطريقة الإشارة والمقدار


### 1- الإشارة والمقدار Sign-Magnitude

يمكن حجز الحانة الأكثر أهمية MSB لتمثيل الإشارة، وتحديد إشارة العدد ويرمز لها بخانة الإشارة Sign Bit.


يبين الشكل التالي الحانة الخاصة بالإشارة لتمييز عدد مؤلف من سبع خانات  $n = 7 \text{ bits}$



كمثال العدد  $(29)_{10} = (0011101)_2$



وتحتيل القيمة - 29 يتم بنفس الطريقة ولكن مع وضع 1 في خانة الإشارة لأن القيمة سالبة.



## 2-4 العمليات الحسابية على الأرقام المؤشرة

### Arithmetic Operations with Signed Numbers

سنستخدم طريقة المتمم الثنائي لأنه أكثر الطرق استخداماً في الحواسيب والأنظمة التي تعتمد على المعالجات وسنكتفي بالجمع والطرح فقط.

#### 3-2-4 عملية الجمع

جمع عددين موجبين ينتج عدد موجب.

#### 4-2-4 عملية الطرح

يمكن تبديل عملية الطرح بعملية الجمع مع المتمم.

- لطرح عدد ثانوي من عدد ثانوي نتبع الخطوات التالية:

1. نكتب العددين بعدد بذات متساوي.

2. نوجد متمم العدد السالب.

3. إذا حصلنا في الحمل المدور الأخير End Around Carry على:

• 1 فإن نتيجة الطرح موجبة وبهمل الفيض الأخير.

• 0 فإن نتيجة الطرح سالبة ونحصل على النتيجة النهائية بإيجاد المتمم.

أمثلة

$$\begin{array}{r}
 00001111 & 15 & 00010000 & 16 \\
 + 11111010 & + -6 & + 11101000 & + -24 \\
 \hline
 \text{Discard carry} \longrightarrow 1 \quad 00001001 & 9 & 11111000 & -8
 \end{array}$$

- إذا كان كلا العددي سالبين

فإننا نوجد المتمم الثنائي لكل منهما ونقوم بالجمع، فتكون النتيجة سالبة وبهمل الفيض، ونحصل على النتيجة النهائية بإيجاد المتمم كما هو موضح بالمثال التالي:

$$\begin{array}{r}
 11111011 & -5 \\
 + 11110111 & + -9 \\
 \hline
 \text{Discard carry} \longrightarrow 1 \quad 11110010 & -14
 \end{array}$$

## تدريبات

**1 - حول الأرقام الثنائية التالية إلى الشكل العشري**

- (a) 001 (b) 010 (c) 101 (d) 100001 (e) 1010 (f) 1011 (g) 1110 (h) 1111

**2 - حول الأعداد العشرية التالية إلى الشكل الثنائي**

- (a) 65 (b) 97 (c) 127 (d) 198 (e) 12 (f) 15 (g) 25 (h) 50

**3 - حول الكسور العشرية التالية إلى الشكل الثنائي**

- (a) 0.26 (b) 0.762 (c) 0.0975

**4 - اجمع الأرقام الثنائية التالية**

- (a)  $10 + 10$  (b)  $10 + 11$  (c)  $100 + 11$   
(d)  $111 + 101$  (e)  $1111 + 111$  (f)  $1111 + 1111$

**5 - اطرح الأرقام الثنائية التالية**

- (a)  $1111 - 11$  (b)  $1101 - 101$  (c)  $110000 - 1111$

**6 - نفذ عملية الضرب على الأرقام الثنائية التالية**

- (a)  $11 * 10$  (b)  $101 * 11$  (c)  $111 * 110$   
(d)  $1100 * 101$  (e)  $1110 * 1110$  (f)  $1111 * 1100$

**7 - نفذ عملية القسمة على الأرقام الثنائية التالية**

- (a)  $110 / 11$  (b)  $1010 / 10$  (c)  $1111 / 101$

**8 - نفذ عملية الجمع على الأرقام الثنائية المؤشرة التالية**

- (a)  $-57+33$  (b)  $22+33$  (c)  $-46+25$

**9 - حول الأرقام الست عشرية التالية إلى الشكل العشري، ومن ثم إلى الشكل الثنائي**

- (a)  $46_{16}$  (b)  $54_{16}$  (c)  $B4_{16}$  (d)  $1A3_{16}$   
(e)  $FA_{16}$  (f)  $ABC_{16}$  (g)  $ABCD_{16}$

**10 - حول الأرقام الثنائية التالية إلى الشكل الثنائي، ومن ثم نفس الأرقام حولها إلى الشكل الثماني**

- (a) 1111 (b) 1011 (c) 11111 (d) 10101010

(e) 10101100 (f) 10111011

**11- نفذ عملية الجمع على الأرقام التالية**

(a)  $25_{16} + 33_{16}$  (b)  $43_{16} + 62_{16}$  (c)  $A4_{16} + F5_{16}$  (d)  $FC_{16} + AE_{16}$

**12- حول الأرقام الشمانية التالية إلى الشكل العشري أولاً، ثم نفس الأرقام حولها إلى الشكل الثاني**

(a)  $635_8$  (b)  $254_8$  (c)  $2673_8$  (d)  $7777_8$  (e)  $14_8$  (b)  $53_8$  (c)  $67_8$  (d)  $174_8$

**13- اجمع الأرقام التالية**

(a)  $635_8 + 254_8$  (b)  $2673_8 + 7777_8$  (c)  $14_8 + 53_8$  (d)  $67_8 + 174_8$

**14- نفذ عملية الجمع على الأرقام التالية**

(a)  $25_{16} + 33_{16}$  (b)  $43_{16} + 62_{16}$  (c)  $A4_{16} + F5_{16}$  (d)  $FC_{16} + AE_{16}$

**15- نفذ عملية الطرح على الأرقام التالية**

(a)  $60_{16} - 39_{16}$  (b)  $A5_{16} - 98_{16}$  (c)  $F1_{16} - A6_{16}$  (d)  $AC_{16} - 10_{16}$

**16- حدد قيمة كل من الأعداد الثنائية التالية الممثلة بواسطة الفاصلة العائمة ذو الدقة الأحادية**

(a) 1 10000001 01001001100010000000000

(b) 0 11001100 1000011110100100000000

## المصطلحات والعبارات الرئيسية و اختصاراتها Key Terms and Abbreviations


الصفحة	الترجمة	المصطلح أو العبارة	الصفحة	الترجمة	المصطلح أو العبارة
93	<b>Remainder</b>	باقي القسمة	73	<b>Binary Number System</b>	نظام الأعداد الثنائية
98	<b>Alphabetic Characters</b>	رموز حرفية	73	<b>Digital Electronic Circuits</b>	الدوائر الالكترونية الرقمية
98	<b>Numeric</b>	رمز رقمي	73	<b>Decimal Number System</b>	نظام الأعداد العشرية
108	<b>Floating-Point Number</b>	العدد ذو الفاصلة العائمة	73	<b>Octal Number System</b>	نظام الأعداد الثمانية
108	<b>Mantissa</b>	القسم الكسري	73	<b>Hexadecimal Numbering System</b>	نظام الأعداد الست عشرية
108	<b>Exponent</b>	الأُس	74	<b>System Base</b>	أساس النظام
109	The American National Standards Institute, ANSI (itute)	المعهد الوطني الأمريكي للمعايير	74	<b>Positional Weigh</b>	مرتبة الرقم أو الوزن الموضعي
109	Institute of Electrical and Electronic Engineers(IEEE)	معهد مهندسي الكهرباء والالكتروني الأمريكي	79	<b>Least Significant Bit(LSB)</b>	الخانة الدنيا أو الخانة الأقل أهمية
109	Single-Precision Floating-point Numbers	أرقام ذات فاصلة عائمة أحادية الدقة	79	<b>Most Significant Bit(MSB)</b>	الخانة العليا أو الأكثـر أهمية
109	Double-Precision Numbers	أرقام ذات فاصلة عائمة مضاعفة الدقة	87	<b>Inverter Gates</b>	بوابات النفي
109	Extended-Precision Numbers	أرقام ذات فاصلة عائمة موسعة الدقة	87	<b>1's Complement</b>	المتم الأحادي
109	Single-Precision Floating-Point Binary Numbers	الأرقام الثنائية الممثلة بواسطة الفاصلة العائمة ذات الدقة الأحادية	88	<b>2's Complement</b>	المتم الثنائي

111	Signed Numbers	الأرقام المؤشرة	110	a biased exponent	أس محيز
111	Sign Bit	خانة الإشارة	111	Signed Binary Number	الرقم الثنائي المؤشرة
112	End Around Carry	الحمل المدور الأخير	111	Sign-Magnitude	الإشارة والمقدار

## الفصل الرابع 4

# البوابات المنطقية

## Logic Gates



## الأهداف العامة للفصل Chapter Objectives

عندما تكمل هذا الفصل سوف تكتسب مجموعة من الخبرات والمعارف وينبغي أن تكون قادرًا على:

- التعرف على البوابات المنطقية الأساسية، النفي NOT، الآند AND، والأور OR وجدول الحقيقة لكل منها.
- التعرف على عمل البوابات المنطقية مع مدخلات ذات نبضات متغيرة المستوى.
- وصف عمل البوابات ناند NAND ، نور NOR، اكس اور XOR، اكس نور XNOR.
- استعمال البوابات المنطقية في تطبيقات بسيطة.
- التعرف على شرائح الدوائر المتكاملة للبوابات المنطقية.
- التعرف على البوابة المنطقية العامة وكيفية بناء البوابات المنطقية الأساسية من البوابة العامة.
- كتابة التعابير المنطقية للبوابات المنطقية.

## 1 – مقدمة Introduction

معظم الأنظمة الرقمية، كالحسابات وأنظمة الاتصالات تحتوي على مجموعة من الدوائر المنطقية التي تؤدي ببعض العمليات الأساسية، والتي يتكرر تنفيذها كثيراً وبسرعة كبيرة جداً، وهذه العمليات الأساسية هي في الواقع مجموعة من العمليات المنطقية، ولذلك تسمى الدوائر البسيطة التي تقوم بهذه العمليات بالدوائر أو البوابات المنطقية.

تمثل البوابات المنطقية حجر الأساس لبناء أي دائرة منطقية، ومن ثم أي نظام رقمي أو منطقي، فهي دوائر رقمية لها وظيفة محددة، وعند تجميع عدد من البوابات المنطقية يمكن أن نبني الدائرة المنطقية. وحيث أن كلمة منطق ترمز إلى عملية "صنع القرار" لهذا فإن بوابة المنطقية هي البوابة التي تعطي خرج فقط عندما تتحقق شروط معينة على مداخل هذه البوابة.

يقدم هذا الفصل شرحاً تفصيلياً لكل بوابة من البوابات المنطقية الأساسية، من حيث جدول الحقيقة لهذه البوابة والرمز القياسي المستخدم في المراجع لكل منها، مع بعض التطبيقات البسيطة لكل بوابة وشرح بعض الشرائح المتاحة في السوق والتي تحقق هذه البوابة. من خلال التركيبات البسيطة للبوابات الأساسية الثلاث يمكننا الحصول على باقي أنواع البوابات الأخرى.

سنقدم أيضاً بعض البوابات الأخرى كالبوابة اكس اور XOR، والبوابة XNOR، وستعرف على كيفية بناء البوابات المنطقية الأساسية من البوابة العامة ناند NAND، ونور NOR.

## 2 – مستويات الإشارة المنطقية Logic Signal Levels

قبل أن نبدأ بدراسة البوابات المنطقية LOGIC GATES يجب أولاً مراجعة للمستويات التي تعمل عليها هذه البوابات، والمنطق الذي يتبع ذلك والتي تعرفنا عليها في الفصل الأول.

تعمل البوابات المنطقية على السماح بمرور البيانات أو عدم مرورها، وعند سماحها للبيانات بمرور يمكن أن يقاس ذلك كجهد خرج لها وكذلك عند منعها، أي أن لها مستويان من جهد الخرج، وبالطبع فإن جهد الخرج عند السماح بمرور البيانات مختلف عن جهد الخرج عند منع مرورها، وهذا المستويان للخرج يناسبان تماماً نظام الأعداد الثنائية، وعلى ذلك إذا كان:

- جهد الخرج مرتفع HIGH فإنه يقابل المستوى الثنائي (1)

- جهد الخرج منخفض LOW فإنه يقابل المستوى الثنائي (0)

هناك نوعان من المنطق، يسمى الأول المنطق الموجب Positive Logic، والثاني المنطق السالب Negative Logic. إذا كان مستوى إشارة خرج البوابة الذي يقابل المستوى (1) أكثر إيجابية من المستوى (0)، يقال أن البوابة تعمل على منطق موجب، أما إذا كان المستوى (0) أكثر إيجابية من المستوى (1)، يقال أن البوابة تعمل على منطق سالب.

### 3- البوابات المنطقية الأساسية Basic logic gates

#### 1-3 عملية النفي، المتمم المنطقي (NOT)

يطلق عليها أيضاً عملية العكس المنطقي أو المتمم (Logical Inversion OR complementation)، وفيها يكون الخرج عبارة عن معكوس الدخل، فإذا كان الدخل مساوياً واحد 1 فإن الخرج يكون مساوياً صفر 0، وإذا كان الدخل مساوياً 0 صفر فإن الخرج يكون مساوياً واحد 1. يرمز للعملية بوضع خط فوق المتغير، مما يعني أنه معكوس.

$$X = \text{NOT } A$$

$$X = \overline{A}$$

فإذا كان:  $A=0$  فإن  $X=1$

وإذا كان  $A=1$  فإن  $X=0$



A	X
0	1
1	0

جدول الحقيقة Truth Table لعملية النفي والمتمم المنطقي NOT يوضح جميع احتمالات



الدخل والخرج المقابل لكل منها.

لاحظ أن الدخل هنا هو A والخرج هو X، والدخل في هذه الحالة عبارة عن متغير واحد يمكن أن يأخذ واحدة من قيمتين، إما صفر 0 أو واحد 1، أي أن هناك احتمالين فقط للدخل.

البوابة المنطقية Logic Gate التي تقوم بإجراء عملية النفي أو المتمم هي بوابة النفي NOT (NOT Gate) التي يطلق عليها أيضاً العاكس المنطقي Logic Inverter. الشكل (1-4) يظهر أشكال البوابة وفق معايير (ANSI)/(IEEE)، مع الإشارة إلى النفي والقطبية، حيث لكل بوابة شكلان، الشكل الأول يدعى الشكل المميز Distinctive shape، وهو عبارة عن مثلث ودائرة صغيرة في الخرج أو الدخل، والشكل الثاني يأخذ شكل المربع Rectangular shape ويتم وضع حرف معين داخل المربع يميز كل بوابة عن الأخرى، وبالنسبة لدائرة النفي يتم وضع حرف I الكبير في داخل المربع، ويتم وضع مثلث في الدخل أو الخرج، والشكل (2-4) يظهر شكل البوابة مع الخرج الذي تعطيه من أجل نبضة دخل، حيث  $t_1$  و  $t_2$  تشير إلى الزمن الذي تتحول فيه حالة شكل الموجة من الحالة المرتفعة HIGH إلى الحالة المنخفضة LOW وبالعكس، فعندما الدخل في الحالة المنخفضة LOW فإن الخرج في الحالة المرتفعة HIGH، وعندما الدخل في الحالة المرتفعة HIGH، فإن الخرج في الحالة المنخفضة LOW.




(a) Distinctive shape symbols with negation indicators




(b) Rectangular outline symbols with polarity indicators

الشكل (1-4) أشكال بوابة النفي NOT وفق معايير (ANSI)/(IEEE) وهي الشكل المربع في (b) والشكل المميز في (a)



الشكل (2-4) التعبير المنقطي لبوابة النفي NOT مع نبضة الدخول Input pulse ونبضة المخرج Output pulse


توفر بوابة النفي Inverter على شكل دائرة متكاملة IC واحدة تحمل الرقم 7404، وهي من عائلة الدوائر المتكاملة 7404. ويبيّن الشكل (3-4) توزيع ستة بوابات عاكس ضمن الدائرة المتكاملة 7404.



الشكل (3-4) الدائرة المتكاملة 7404 التي تحتوي ست بوابات نفي Inverter

### 1-1-3 تطبيق على بوابة النفي Application on NOT Gate

التطبيقات على استخدام بوابة النفي Inverter كثيرة ومتنوعة، فبوابة النفي تقريباً من أكثر البوابات المنطقية استخداماً، وكمثال على بوابة النفي لدينا الدائرة في الشكل (4-4)، وهي الدائرة التي تنتج المتمم الأحادي 1's complement لرقم ثنائي بثمان خانات(8 بت)، وهي دائرة تبني من بوابات نفي على التوازي.



الشكل (4-4) تطبيق على بوابة النفي Inverter الدائرة التي تنتج المتمم الأحادي 1's complement



## 2-3 عملية الضرب المنطقي (AND)


في عملية الضرب المنطقي Logical Multiplication يكون الخرج مساوياً واحد 1 فقط إذا كانت جميع متغيرات الدخل مساوية واحد 1، ويكون الخرج مساوياً صفر 0 إذا كان أي متغير من متغيرات الدخل مساوياً صفر 0. الضرب المنطقي يقابل العملية آند AND، وتمثل باستخدام البوابة آند AND Gate.

الشكل (4-5) يظهر أشكال البوابة آند AND Gate، وهما الشكل المميز والشكل المربع وفق معايير (IEEE)، الشكل (4-6) يظهر بوابة آند AND Gate بمدخلين، ثلاث مداخل، وأربع مداخل مع التعبير المنطقي Logical expression المقابل للخرج.

الشكلين (4-7)(4-8) يظهر المخطط الزمني لبوابة آند AND Gate تظاهر فيه العلاقة بين الدخل والخرج عند تطبيق إشارتين A و B، ونلاحظ أنها تتبع جدول الحقيقة، حيث أن الخرج X في الحالة المرتفعة HIGH، فقط عندما تكون جميع المداخل مع بعض في الحالة المرتفعة HIGH.



(a) Distinctive shape



(b) Rectangular outline with the AND (&) qualifying symbol

الشكل (5-5) أشكال البوابة آند AND Gate وفق معايير (ANSI)/(IEEE)، الشكل المميز في (a)، الشكل المربع في (b).

ليكن لدينا المتغيرين A و B كمدخلان لبوابة منطقية من نوع آند AND Gate التعبير المنطقي الذي يعطي

A	B	$X = A \cdot B$
0	0	0
0	1	0
1	0	0
1	1	1




خرج البوابة يعبر عنه بالعلاقة:

$$X = A \text{ AND } B$$


$$X = A \cdot B$$

$$X = AB$$


جدول الحقيقة Truth Table لبوابة آند AND Gate بمدخلين



الشكل (6-4) أشكال بوابة آند AND Gate متعددة المدخل مع التعبير المنطقي المقابل




الشكل (4-7) يظهر المخطط الزمني لبوابة آند AND Gate تظير فيه العلاقة بين الدخل والخرج



الشكل (4-8) يظهر المخطط الزمني لبوابة آند AND Gate بثلاثة مدخل

تتوفر بوابة آند AND Gate على شكل دائرة متكاملة واحدة، ويبين الشكل (4-9) مجموعة من الدوائر المتكاملة من سلسلة 74 تحتوي كل منها عدد من بوابات آند AND Gate، الأولى تحتوي على أربع بوابات بمدخلين quad 2-input AND gate تحمل الرقم 7408، (xx يعني أنها قد تكون من نوع LS أو من نوع HC).






الشكل (9-4) أشكال الدوائر المتكافلة للبوابة آند AND Gate مع أرقامها

### 1-2-3 تطبيق على البوابة آند AND Gate Application on AND Gate

يمكن استخدام بوابة آند AND في نظام إنذار حزام الأمان Seat belt في السيارة، من أجل اكتشاف هل حزام الأمان مقفل Buckled أم غير مقفل Unbuckled، الشكل (10-4) يظهر ذلك، نلاحظ من الشكل عناصر هذا النظام، عندما يكون مفتاح التشغيل للسيارة ignition switch=on، ينتج حالة جهد مرتفعة HIGH على المدخل A للبوابة آند AND، أيضاً وبنفس الوقت سوف يفعل المؤقت الذي يبدأ إنتاج حالة مرتفعة HIGH على المدخل C للبوابة آند AND لمدة 30 ثانية، وعندما حزام الأمان غير مقفل سينتتج ينتج حالة مرتفعة HIGH على المدخل B للبوابة آند AND، وبالتالي إذا كانت الشروط الثلاثة موجودة، السيارة في حالة عمل (مفتاح التشغيل في حالة On)، وحزام الأمان غير مقفل، والمؤقت الرزمي يعمل، فإن مداخل البوابة آند AND الثلاثة في حالة مرتفعة HIGH، وبالتالي خرج البوابة سيكون في حالة مرتفعة HIGH، ليفعال نظام التنبيه الصوتي Audible alarm circuit الذي يعلم السائق أن حزام الأمان غير مقفل.




الشكل (10-4) تطبيق على بوابة آند AND Gate نظام إنذار حزام الأمان Seat belt في السيارة




### 3-3 عملية الجمع المنطقي (OR)

في هذه العملية يكون الخرج مساوياً واحد 1 فقط إذا كان أي من متغيرات الدخل مساوية واحد 1، و يكون الخرج يكون مساوياً صفر 0 إذا كانت جميع متغيرات الدخل مساوية صفر 0. الجمع المنطقي يقابل العملية أور OR، وتمثل باستخدام البوابة أور OR Gate Gate . الشكل (4-11) يظهر أشكال البوابة أور OR Gate وفق معايير (ANSI)/(IEEE).



(a) Distinctive shape



(b) Rectangular outline with the OR ( $\geq 1$ ) qualifying symbol

الشكل (4-11) أشكال البوابة أور OR Gate وفق معايير (ANSI)/(IEEE)، الشكل المربع في (b)، الشكل المميز في (a) ليكن لدينا المتغيرين المنطقين A و B كمدخلان لبوابة منطقية من نوع أور OR Gate، التعبير المنطقي الذي يعطي

خرج البوابة يعبر عنه بالعلاقة:



$$X = A \text{ OR } B$$

$$X = A + B$$


جدول الحقيقة Truth Table للبوابة أور OR بمدخلين

A	B	$X = A + B$
0	0	0
0	1	1
1	0	1
1	1	1

-4- توجد بوابات أور OR Gate بمدخلين أو بثلاث مدخلات، أو أربع أو أكثر من ذلك حسب الاستخدام، الشكل (4-12) يظهر هذه البوابات مع التعبير المنطقي المقابل للخرج، بينما يظهر الشكل (4-13) المخطط الرمزي لبوابة أور OR Gate تظهر فيه العلاقة بين الدخل والخرج عند تطبيق إشارتين A و B، ونلاحظ أنها تتبع جدول الحقيقة، حيث أن الخرج X في الحالة المرتفعة HIGH، عندما أحد المدخلين A، B في الحالة المرتفعة HIGH.




الشكل (4-12) يظهر بوابة أور OR Gate بمدخلين، ثلاث مدخلات، أربع مدخلات مع التعبير المنطقي المقابل للخرج



الشكل (13-4) يظهر المخطط الزمني لبواة أور OR Gate تظهر فيه العلاقة بين الدخل والخرج

تتوفر بواة أور OR Gate على شكل دائرة متكاملة واحدة تحمل الرقم 7432، تحتوي هذه الدائرة على أربع بوابات بمدخلين quad 2-input OR gate .(14-4)




الشكل (14-4) الدائرة المتكاملة 7432 تحتوي على أربع بوابات أور OR Gate بمدخلين

### 1-3-3 تطبيق على البوابة أور Application on OR Gate

يمكن استخدام بواة أور OR في نظام للتنبيه وكشف التطفيل أو السرقة الموضح في الشكل (15-4)، هذا النظام يمكن أن يستخدم في غرفة لها نافذتان وباب واحد، المستشعرات تكون مفاتيح مغناطيسية تنتج الخرج المرتفع HIGH عند الفتح، والخرج المنخفض LOW عند الإغلاق، هذه المفاتيح توصل إلى مدخل بواة أور OR، طلما النوافذ والباب مغلقة ومؤمنة، المفاتيح مغلقة وجميع مداخل البوابة أور OR تكون بجهد منخفض LOW، عندما أحد النوافذ، أو الباب يفتح، ينتج جهد مرتفع HIGH على



أحد مدخلات البوابة أور OR، وبالتالي خرج البوابة يصبح بجهد مرتفع HIGH، والذي يفعل دائرة تنبئه للتحذير من وجود متطفل أو وجود أحد قام بالفتح.




الشكل (4-15) نظام كشف التطفل مبسط يستعمل بوابة أور OR

### 4-3 العملية ناند NAND Operation

بوابة الناند NAND Gate التي تنفذ العملية المنطقية ناند NAND Operation واحدة من البوابات التي تستخدم بكثرة في بناء الكثير من الدوال والتوابع والأنظمة الرقمية كما سرني، حيث يمكن بناء النظام بالكامل باستخدام هذه البوابة، وسنسري أيضاً كيفية الحصول البوابات الأساسية الآند AND، والأور OR، والنفي NOT، باستخدام بوابة الناند NAND Gate، وذلك لاحقاً.

بوابة الناند NAND Gate يكون لها دخلان أو أكثر، وهي تقوم بعملية الضرب المنطقي على هذه المدخل ثم عكسها ووضعها على الخرج الوحيد، إن ذلك يعني أنها عبارة عن بوابة الآند AND متبوعة ببوابة النفي. لذلك فإن خرج هذه البوابة يكون صفر 0 في حالة واحدة فقط وهي عندما تكون كل المدخل تساوي واحدات 1، ويكون المخرج واحد 1 في كل الحالات الأخرى التي يكون فيها أي من المدخل أو كل المدخل تساوي أصفار 0، الشكل (4-16) يظهر أشكال البوابة الناند NAND Gate وفق معايير (ANSI)/(IEEE).



(a) Distinctive shape, 2-input NAND gate and its NOT/AND equivalent

(b) Rectangular outline, 2-input NAND gate with polarity indicator

الشكل(4-16) أشكال البوابة الناند NAND Gate وفق معايير (ANSI)/(IEEE)، الشكل المربع في (b)، الشكل المميز في (a)


ليكن لدينا المتحولين المنطقيين A و B كمدخلان لبوابة منطقية من نوع الناند NAND Gate، التعبير المنطقي الذي يعطى خرج البوابة يعبر عنه بالعلاقة:

A	B	X = $\overline{A \cdot B}$
0	0	1
0	1	1
1	0	1
1	1	0

$$\begin{aligned} X &= \overline{A \text{ AND } B} \\ X &= \overline{\overline{A \cdot B}} \\ X &= \overline{A \cdot B} \\ X &= A \bar{\cdot} B \end{aligned}$$


جدول الحقيقة Truth Table للبوابة ناند NAND Gate بمدخلين

يظهر الشكل (17-4) المخطط الزمني لبوابة الناند NAND Gate، تظاهر فيه العلاقة بين الدخل والخرج عند تطبيق إشارتين A و B، ونلاحظ أنها تتبع جدول الحقيقة، حيث أن A مع بعض في الحالة المرتفعة HIGH خلال أربع فوائل زمنية، يقابلها المخرج X في الحالة المنخفضة LOW، ويكون المخرج في الحالة المرتفعة HIGH في ما عدا ذلك.



الشكل (17-4) يظهر المخطط الزمني لبوابة ناند NAND Gate تظاهر فيه العلاقة بين الدخل والخرج

توجد بوابات الناند NAND Gate بثلاث مدخل أو أربع أو أكثر من ذلك حسب الاستخدام، وتتوفر بوابة الناند NAND Gate على شكل دائرة متكاملة واحدة ويبين الشكل (17-4) مجموعة من الدوائر المتكاملة من السلسلة 74 تحتوي كل منها عدد من بوابات ناند NAND Gate، تظهر الأولى تحتوي على أربع بوابات بمدخلين quad 2-input NAND gate تحمل الرقم 7400، الثانية تحتوي على ثلاثة بوابات بثلاثة مدخل triple 3-input NAND gate تحمل الرقم 7410، والثالثة تحتوي على بوابتين بأربع مدخل dual 4-input NAND gate device تحمل الرقم 7420، الرابعة تحتوي على بوابة واحدة بشمنية مدخل NAND gate single 8-input تحمل الرقم 7430.




الشكل (17-4) أشكال الدوائر المتكاملة للبوابة ناند NAND Gate

التعبير المنطقي لبوابة ناند بثلاثة مداخل triple 3-input NAND gate يكتب بالشكل:

$$X = \overline{A \cdot B \cdot C}$$

### 1-4-3 تطبيق على البوابة ناند Application on NAND Gate

يمكن استخدام بوابة الناند NAND Gate في نظام كشف محتوى سائل مخزن في اثنين أو أكثر من البراميل كما هو موضح في الشكل (18-4)، كل براميل يحتوي على مستشعر (حساس) يكتشف انخفاض مستوى السائل في البراميل إلى أقل من الربع، هذه المستشعرات تنتج جهد مرتفع HIGH أي 5v عندما مستوى السائل أكثر من الربع، وعندما ينخفض مستوى السائل إلى أقل من الربع، المستشعر سوف ينتج جهد منخفض LOW أي 0v، عندما يكون مستوى السائل في كلا البراميلين أكثر من الربع، فإن المستشعرات سوف تنتج جهد مرتفع HIGH وبالتالي كلا مدخل البوابة ناند NAND في حالة جهد مرتفع HIGH أي 5v وخرجها سيكون بجهد منخفض LOW أي 0v، وبالتالي سيعمل الديود مضيء باللون الأخضر مشيرًا على أن مستوى السائل في كلا البراميلين أكثر من الربع.



دائرة الديود الضوئي light-emitting diode (LED)  
أن الجهد المنخفض LOW يشغل الديود.

الشكل (18-4) في نظام كشف محتوى سائل مخزن في اثنين أو أكثر من البراميل يستعمل بوابة ناند NAND

## 2-4-3 الخاصية العامة للبوابة ناند The Universal Property of NAND Gate

في الكثير من الدوائر العملية، وبالذات في تصنيع الدوائر المتكاملة المنطقية يكون في العادة من المفيد بناء كل الدائرة أو كل النظام المنطقي من نوع واحد من البوابات، سترى في هذا الجزء كيف نستخدم بوابات ناند NAND فقط للتعبير عن البوابات المنطقية الأساسية، وبالتالي يمكن منها بناء الدائرة المنطقية بالكامل.

تسمى البوابة ناند NAND GATE البوابة العامة Universal Gate، حيث يمكن باستخدام أي تركيبة من البوابة العامة بناء أي دائرة منطقية.

في الجزء التالي سنوضح كيفية الحصول على البوابات الأساسية الثلاث، النفي NOT، وأند AND، وأور OR، باستخدام بوابة ناند NAND.

### بوابة النفي:

يمكن أن نقوم باستخدام بوابة ناند NAND كبوابة نفي منطقي بربط جميع أطراف الدخل لها في طرف واحد. يمكن أن نرمز لبوابة ناند NAND المستخدمة كبوابة نفي منطقي ببوابة NAND بطرف دخل واحد، الشكل (4-19) يوضح ذلك. وخرج البوابة في هذه الحالة هو:

$$\overline{A} = A \cdot A$$

### بوابة آند AND:

يمكن الحصول على البوابة آند AND وتنفيذ العملية آند AND عن طريق إجراء العملية ناند NAND على المدخلين الأساسيين، ومن ثم الخرج ندخله على بوابة ناند NAND تعمل كبوابة نفي منطقي، كما تشير المعادلة التالية، وموضح في الشكل (4-19).

$$\overline{\overline{X}} = \overline{A} \cdot \overline{B} = A \cdot B$$

### بوابة أور OR:

يمكن الحصول على البوابة أور OR وتنفيذ العملية أور OR عن طريق إجراء العملية ناند NAND تعمل كبوابة نفي منطقي من أجل عكس كل من المدخلين الأساسيين، ومن ثم خرج بوابتي النفي ندخلهما على بوابة ناند NAND، كما تشير المعادلة التالية، والخرج النهائي نحصل عليه بتطبيق نظرية ديمورغان، والشكل (4-19) يوضح ذلك.


$$\overline{\overline{X}} = \overline{\overline{A}} + \overline{\overline{B}} = A + B$$

### بوابة نور NOR:

ويمكن ادخال خرج التركيبة السابقة من بوابات ناند NAND المستخدمة للحصول على بوابة أور OR على بوابة ناند NAND تعمل كبوابة نفي منطقي فنحصل على بوابة نور NOR، كما تشير المعادلة:

$$\overline{X} = \overline{\overline{A}} + \overline{\overline{B}}$$

أي يمكن أيضاً تتنفيذ البوابة نور NOR باستخدام بوابة NAND فقط، عن طريق إجراء العملية NAND تعمل كبوابة نفي منطقي من أجل عكس كل من المدخلين الأساسيين، ومن ثم خرج كل بوابة النفي ندخله على بوابة NAND، ومن ثم الخرج ندخله على بوابة NAND تعمل كبوابة نفي منطقي، كما هو موضح بالشكل (19-4).




الشكل (19-4) الخصائص العامة للبوابة NAND



### 5-3 العملية نور NOR Operation

بوابة النور NOR Gate التي تتفق العمليات NOR و NOT واحدة أيضاً من البوابات التي تستخدم بكثرة في بناء الكثير من الدوال والتتابع والأنظمة الرقمية كما سنرى، حيث يمكن بناء النظام بالكامل باستخدام هذه البوابة وسنرى أيضاً كيفية الحصول البوابات الأساسية الآند AND، والأور OR، والنفي NOT، باستخدام بوابة النور NOR Gate، وذلك لاحقاً.

بوابة النور يكون لها دخلان أو أكثر وهى تقوم بعملية الجمع المنطقي على هذه المداخل ثم عكسها ووضعها على الخرج الوحيد، إن ذلك يعني أنها عبارة عن بوابة أور OR متتابعة ببوابة نفي NOT، لذلك فإن خرج هذه البوابة يكون واحد 1 في حالة واحدة فقط وهى عندما تكون كل المدخل تساوى أصفار 0، ويكون الخرج صفر 0 في كل الحالات الأخرى التي يكون فيها أي واحد من المدخل أو كل المدخل تساوى واحdas 1. الشكل (20-1) يظهر أشكال البوابة نور NOR Gate وفق معايير (ANSI) / (IEEE)



(a) Distinctive shape, 2-input NOR gate and its NOT/OR equivalent



(b) Rectangular outline, 2-input NOR gate with polarity indicator

الشكل (20-4) يظهر أشكال البوابة نور NOR Gate وفق معايير ANSI/(IEEE)، الشكل المربع في (b)، الشكل المميز في (a)

ليكن لدينا المتحولين المنطقيين A و B كمدخلان لبوابة منطقية من نوع نور NOR Gate، التعبير المنطقي الذي يعطي خرج البوابة يعبر عنه بالعلاقة:

$$X = A \text{ NOR } B$$


$$X = \overline{\overline{A} + \overline{B}}$$

$$X = \overline{A + B}$$

جدول الحقيقة Truth Table للبوابة نور NOR Gate بمدخلين

A	B	$X = \overline{A + B}$
0	0	1
0	1	0
1	0	0
1	1	0


يظهر الشكل (21-4) المخطط الزمني لبوابة نور NOR Gate، تظاهر فيه العلاقة بين الدخول والخرج عند تطبيق إشارتين A و B، ونلاحظ أنها تتبع جدول الحقيقة، حيث يكون الخرج X في الحالة المرتفعة HIGH فقط عندما يكون كلا الدخلين A, B في الحالة المنخفضة LOW.



الشكل (21-4) يظهر المخطط الزمني لبوابة نور NOR Gate تظاهر فيه العلاقة بين الدخول والخرج

توجد بوابات نور NOR Gate بثلاث مدخل أو أربع أو أكثر من ذلك حسب الاستخدام، وتتوفر بوابة نور NOR على شكل دائرة متكاملة واحدة، ويبين الشكل (22-4) شكلين من الدوائر المتكاملة من سلسلة 74، تحتوي كل منها

عدد من بوابات نور NOR Gate، الأولى تحتوي على أربع بوابات بمدخلين quad 2-input NOR gate تحمل الرقم 7402، الثانية تحتوي على ثلاثة بوابات بثلاثة مدخل triple 3-input NOR gate تحمل الرقم 7427.



الشكل (22-4) شكلين من الدوائر المتكمالة للبوابة نور NOR Gate

التعبير المنطقي لبوابة نور بثلاثة مدخل triple 3-input NOR gate يكتب بالشكل:


$$X = \overline{A + B + C}$$

### 3-5-1 تطبيق على البوابة نور NOR Gate

يمكن استخدام بوابة نور NOR Gate كجزء من نظام الرصد الوظيفي للطائرة، كما هو موضح في الشكل (23-4)، إذ يلزم وجود دائرة للإشارة إلى حالة ترسos المبوط landing gears قبل الهبوط، إذ يتم تنشيط وتمديد "الtrs" استعداداً للهبوط، يعمل النظام على الشكل التالي:

- إذا كانت كل الترسos تعمل بشكل صحيح فإن أجهزة الاستشعار تنتج الجهد المنخفض LOW، ونحصل على الجهد المرتفع HIGH من البوابة نفي آند negative-AND gate التي تعمل نفس عمل بوابة نور NOR، وبالتالي تشغيل شاشة الليد الخضراء، إذاً يتم تشغيل شاشة الليد الخضراء إذا كانت جميع الترسos الثلاثة تعمل بشكل صحيح (مدخل البوابة نفي آند في حالة HIGH).

- إذا كان واحد من الترسos أو أكثر لم يعمل ولم يمتد، أجهزة الاستشعار تنتج الجهد المرتفع HIGH، التي تكون أحد مدخل البوابة نور NOR Gate، والتي تنتج على الخرج الجهد المنخفض LOW، ويتم تشغيل شاشة الليد الحمراء.



الشكل (23-4) نظام رصد تروس المبوط للطائرة كمثال تطبيقي على البوابة نور NOR Gate، إذ يكون الليد الأخضر مضاء إذا كانت التروس الثلاثة ممتدة وتعمل بشكل صحيح، ويكون الليد الأحمر مضاء في حال أحد التروس لا يعمل

## 2-5-3 الخصية العامة للبوابة نور The Universal Property of NOR Gate

يمكن أيضاً استخدام البوابة نور NOR Gate فقط، لبناء الدائرة المنطقية بالكامل، إذ يمكن الحصول على البوابات الأساسية الثلاث، النفي NOT، وأند AND، وأور OR، باستخدام البوابة نور NOR Gate والتي تسمى أيضاً البوابة العامة Universal Gate، وباستخدام أي تركيبة من البوابات العامة يمكن بناء أي دائرة منطقية.

### بوابة النفي NOT:

يمكن أن نقوم باستخدام البوابة نور NOR Gate كبوابة نفي منطقى يربط جميع أطراف الدخل لها في طرف واحد. يمكن أن نرمز لبوابة نور NOR المستخدمة كبوابة نفي منطقى ببوابة NOR بطرف دخل واحد، الشكل (24-4) يوضح ذلك. وخرج البوابة في هذه الحالة هو:

$$\overline{A} = A + A$$

### بوابة أور OR:

يمكن الحصول على البوابة أور OR وتتنفيذ العملية أور OR عن طريق إجراء العملية نور NOR على المدخلين الأساسيين، ومن ثم المخرج ندخله على بوابة نور NOR تعمل كبوابة نفي منطقى، كما تشير المعادلة التالية، وموضح في الشكل .(4-24)

$$\overline{\overline{X}} = \overline{A + B} = \overline{A} \cdot \overline{B}$$

بوابة آند AND

يمكن الحصول على البوابة آند AND وتنفيذ العملية آند AND عن طريق إجراء العملية نور NOR تعمل كعملية النفي المنطقي من أجل نفي كل من المدخلين الأساسيين، ومن ثم خرج بوابتي النفي ندخلهما على بوابة نور NOR. المعادلة التالية توضح ذلك، والخرج النهائي نحصل عليه بتطبيق نظرية دمورغان، والشكل (24-4) يوضح ذلك.


$$X = \overline{\overline{A + B}} = A + B$$

وعكّن ادخال خرج التركيبة السابقة من بوابات نور المستخدمة للحصول على البوابة آند AND على بوابة نور NOR تعمل كبوابة نفي منطقي فنحصل على بوابة ثاند NAND، كما تشير المعادلة:

$$X = \overline{A \cdot B}$$

بوابة ثاند NAND

أي يمكن أيضاً تنفيذ بوابة ثاند NAND باستخدام بوابة نور NOR فقط، عن طريق إجراء العملية نور NOR تعمل كبوابة نفي منطقي من أجل نفي كل من المدخلين الأساسيين، ومن ثم خرج كل بوابة نفي ندخله على بوابة نور NOR، ومن ثم الخرج ندخله على بوابة نور NOR تعمل تعمل كبوابة نفي منطقي، كما هو موضح بالشكل (24-4).




الشكل (24-4) الخصائص العامة للبوابة نور NOR

### 6-3 العملية أور المقصورة اكس أور Exclusive OR, XOR

البواة أور المقصورة اكس أور XOR Gate عبارة عن تركيبة من البوابات الأساسية السابقة، ونظراً لكثرتها استخدامها في العديد من التطبيقات فقد تم إفراد رمز لها واستخدامها كبواة منفصلة، هذه البواة لها دخلان فقط ويكون خرجها واحد 1 إذا كان الدخلان مختلفان، وتسمى عملية البواة اكس أور XOR عملية الاختلاف، ويكون خرجها صفر 0 إذا كان الدخلان متشابهان، وتتفق باستخدام البواة اكس أور XOR Gate التي لها الأشكال الموضحة في الشكل (4-25) وفق معايير (IEEE)/(ANSI).



(a) Distinctive shape



(b) Rectangular outline

الشكل (4-25) يظهر أشكال البواة اكس أور XOR Gate وفق معايير (ANSI)/(IEEE)، الشكل المربع في (b)، الشكل

المميز في (a)


ليكن لدينا المتغيرين المنطقيين A و B كمدخلان لبواة منطقية من نوع اكس أور XOR، التعبير المنطقي الذي يعطى خرج البواة يعبر عنه بالعلاقة:

$$X = A \text{ XOR } B$$

$$X = \overline{A}B + A\overline{B}$$

جدول الحقيقة Truth Table للبواة اكس أور XOR Gate بمدخلين

والدائرة المنطقية التي تعبّر عن الخرج في الشكل (4-26)، وهذه التركيبة مبنية من البوابات الأساسية، تسمى بواة اكس أور XOR.




الشكل (4-26) تركيبة من البوابات الأساسية تمثل البواة اكس أور XOR

يرمز لمعامل عملية أور المقصورة XOR بالشكل  $\oplus$ ، ويكون التعبير المنطقي بالشكل:

$$X = A \oplus B$$


تتوفر البوابة اكس أور XOR Gate على شكل دائرة متكاملة واحدة، تحتوي على أربع بوابات بمدخلين quad 2-input XOR gate تحمل الرقم 7486 ، الشكل (27-4).



الشكل (27-4) الدائرة المتكاملة للبوابة اكس أور XOR Gate، تحتوي على أربع بوابات بمدخلين تحمل الرقم 7486

### 3-6-1 تطبيق على البوابة أور المقصورة اكس أور Application on XOR Gate

يمكن استخدام البوابة اكس أور XOR Gate، في نظام لكشف العطل في دائرتين يعملان على التفريغ، يوصل خرجهما على مدخل بوابة اكس أور XOR، كما هو موضح في الشكل (27-4)، طالما هاتان الدائرتان تعملان بشكل صحيح، فإن خرج الدائرتين متباين وخرج البوابة اكس أور XOR في حالة جهد منخفض LOW، وإذا حدث عطل في إحدى الدائرتين فإن خرج الدائرتين سيكون مختلف، وبالتالي خرج البوابة سيكون في حالة جهد مرتفع HIGH إشارة إلى وجود عطل في أحد الدوائر.



الشكل (27-4) نظام كشف عطل في أحد دائرتين باستخدام البوابة اكس أور XOR Gate

### 7-3 العملية نور المقصورة، اكس نور Exclusive NOR, XNOR

تعمل البوابة نور المقصورة، اكس نور XNOR Gate بطريقة معاكسة للبوابة اكس أور XOR، هذه البوابة لها دخلان فقط ويكون خرجها واحد 1 إذا كان الدخلان متباينان وتسمى عملية البوابة اكس نور بعملية التشابه، ويكون خرجها صفر 0 إذا كان الدخلان متباينان، وتتفق عملية نور المقصورة اكس نور XNOR باستخدام البوابة اكس نور XNOR Gate التي لها الأشكال الموضحة في الشكل (28-4) وفق معايير (ANSI)/(IEEE).



الشكل (28-4) يظهر أشكال البوابة أكس نور XNOR Gate وفق معايير ANSI/IEEE، الشكل المربع في (b)، الشكل المميز في (a)


ليكن لدينا المتغيرين المنطقيين A و B كمدخلان لبوابة منطقية من نوع أكس نور XNOR، التعبير المنطقي الذي يعطى خرج البوابة يعبر عنه بالعلاقة:

A	B	X
0	0	1
0	1	0
1	0	0
1	1	1

$$\begin{aligned} X &= A \text{ XNOR } B \\ X &= \overline{A \cdot B + A \cdot B} \end{aligned}$$


جدول الحقيقة Truth Table للبوابة أكس نور XNOR Gate بمدخلين

والدائرة المنطقية التي تعبّر عن المخرج موضحة في الشكل (29-4)، وهي مبنية من تركيبة من البوابات الأساسية، وهذه التركيبة تسمى بـ بوابة أكس نور XOR، ونلاحظ أن القسم المظلل يمثل بوابة أكس أور، وبالتالي بوابة أكس نور XNOR تمثل بوابة أكس أور XOR منفية.




الشكل (29-4) تركيبة من البوابات الأساسية تمثل البوابة أكس نور XNOR

تتوفر البوابة أكس نور XNOR Gate على شكل دائرة متكاملة واحدة، تحتوي على أربع بوابات بمدخلين-2 input XNOR gate .(30-4)، الشكل (74266).



الشكل (30-4) الدائرة المتكاملة للبوابة اكس أور XNOR Gate، تحتوي على أربع بوابات بمدخلين تحمل الرقم 74266

يقدم الشكل (31-4) ملخصاً عن كل البوابات المنطقية مع حالات الدخول الممكنة والخرج المقابل لكل منها. (توجد بوابة نفي أور Negative-OR Gate وهي تعمل نفس بوابة ناند NAND مع الاختلاف أن النفي يكون على المدخل. أيضاً بوابة نفي آند Negative-AND Gate وهي تعمل نفس بوابة نور NOR مع الاختلاف أن النفي يكون على المدخل).



الشكل (31-4) يظهر جميع البوابات المنطقية مع حالات الدخول الممكنة والخرج المقابل لكل منها


الجدول (4-1) يلخص الدوائر المتكمالة التي تم عرضها سابقاً، مع أرقامها ومحطوياتها

رقمها	نوع الدائرة المتكمالة	
7404	Hex (6) Inverter	دائرة بست بوابات نفي NOT
7400	Quad (4) 2-Input NAND Gate	دائرة بأربع بوابات ناند NAND بمدخلين
7408	Quad (4) 2-Input AND Gate	دائرة بأربع بوابات آند AND بمدخلين
7432	Quad (4) 2-Input OR Gate	دائرة بأربع بوابات أور OR بمدخلين
7486	Quad (4) 2-Input XOR Gate	دائرة بأربع بوابات اكس او XOR بمدخلين
74266	Quad (4) 2-Input XNOR Gate	دائرة بأربع بوابات اكس نور XNOR بمدخلين
7402	Quad (4) 2-Input NOR Gate	دائرة بأربع بوابات نور NOR بمدخلين
7410	Triple (3) 3-Input NAND Gate	دائرة بثلاث بوابات ناند NAND بثلاثة مداخل
7411	Triple (3) 3-Input AND Gate	دائرة بثلاث بوابات آند AND بثلاثة مداخل
7427	Triple (3) 3-Input NOR Gate	دائرة بثلاث بوابات نور NOR بثلاثة مداخل
7420	Dual (2) 4-Input NAND Gate	دائرة ببابتين ناند NAND بأربعة مداخل
7421	Dual (2) 4-Input AND Gate	دائرة ببابتين آند AND بأربعة مداخل
7430	8-Input NAND Gate	دائرة ببوابة ناند NAND واحدة بثمانية مداخل

الجدول (4-1) الدوائر المتكمالة التي تم عرضها في هذا الفصل

## تدريبات


- 1- ارسم شكل المخطط الزمني للخرج  $X$  لبوابة آند AND ذات المدخلين  $A, B$ , إذا كان شكل نبضات الدخل على المدخلين كما هو موضح بالشكل (32-4)



الشكل (32-4)


- 2- ارسم شكل المخطط الزمني للخرج  $X$  لبوابة أور OR ذات المدخلين  $A, B$ , إذا كان شكل نبضات الدخل على المدخلين كما هو موضح بالشكل الشكل (32-4)

- 3- ارسم شكل المخطط الزمني للخرج  $X$  لبوابة آند AND ذات الثلاث مدخل  $A, B, C$ , إذا كان شكل نبضات الدخل على المدخل كل كما هو موضح بالشكل (33-4)



الشكل (33-4)

- 4- ارسم شكل المخطط الزمني للخرج  $X$  لبوابة آند AND ذات الثلاث مدخل  $A, B, C$ , إذا كان شكل نبضات الدخل على المدخل كل كما هو موضح بالشكل (34-4)



الشكل (34-4)

5- أي من البوابات المنطقية تعطي المستوى المرتفع (1) على خرجها عندما يكون كلا مدخليها في المستوى المنخفض.

6- أي من البوابات المنطقية تعطي المستوى المرتفع (0) على خرجها عندما يكون كلا مدخليها في المستوى المنخفض.

7- متى يكون خرج البوابة ناند NAND في المستوى المنخفض (0).

8- أي من البوابات المنطقية تعطي التعبير المنطقي التالي على خرجها.

$$X = A \cdot B + \overline{A} \cdot \overline{B}$$



9- ارسم الدوائر التي تعبر عنها التعبير المنطقية التالية باستخدام كل من بوابتي ناند NAND ونور NOR .

$$X = \overline{A} \cdot B + C \cdot D + (\overline{A} + \overline{B}) \cdot (A \cdot C \cdot D + \overline{B} \cdot E)$$

$$X = A \cdot B \cdot \overline{C} + \overline{D} + D \cdot \overline{E} \cdot F + \overline{A} \cdot \overline{F}$$

10- اكتب الخرج التي تعبر عنه الدوائر المنطقية في الشكل (35-4)


11- اكتب جدول الحقيقة للدوائر المنطقية في الشكل (35-4)



الشكل (35-4)


12- ارسم شكل المخطط الزمني للخرج x لبوابة آند AND ذات ثلاثة مدخل A, B,C إذا كان شكل نبضات الدخل

على المدخل كما هو موضح بالشكل الشكل (36-4)




الشكل (36-4)

13- اكتب التعبير المنطقي التي تعبر عنه كل من الدوائر في الشكل (37-4)، ثم ارسم الدائرة باستخدام نوع واحد من البوابات.



الشكل (37-4)

14- المخطط الزمني للدائرة في الشكل (38-4) يعطي اشارة خرج خاطئة من أجل الدخل المطبق على مداخلها، ارسم اشارة الخرج الصحيحة، ثم حدد أي دائرة يمكن ان نصحح خرجها فتكون اشارة الخرج صحيحة.



الشكل (38-4)

15- ارسم الدائرة التي يعبر عنها جدول الحقيقة التالي:

<i>A</i>	<i>B</i>	<i>C</i>	<i>X</i>
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	0

<i>A</i>	<i>B</i>	<i>C</i>	<i>X</i>
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

## المصطلحات والعبارات الرئيسية و اختصاراتها Key Terms and Abbreviations

الصفحة	الترجمة	المصطلح أو العبارة	الصفحة	الترجمة	المصطلح أو العبارة
123	Quad 2-Input AND	أربع بوابات آند بمدخلين AND	119	Logic Signal Levels	مستويات الاشارة المنطقية
124	Ignition Switch	مفتاح تشغيل	119	Logic Gates	البوابات المنطقية
124	audible Alarm Circuit	نظام التنبيه الصوتي	119	Positive Logic	المنطق الموجب
124	Seat Belt	حزام الأمان	119	Negative Logic	المنطق السالب
125	Logical Addition (OR)	عملية الجمع المنطقي	120	Logical Complementation	المتم المنطقي
126	quad 2- OR gate input	أربع بوابات اور بمدخلين	120	Logical Inversion	النفي المنطقي
128	Quad 2-Input NAND Gate	أربع بوابات ناند بمدخلين NAND	120	Truth Table	جدول الحقيقة
128	Triple 3-Input NAND Gate	ثلاث بوابات ناند بثلاثة مدخل	120	NOT Gate	بوابة النفي
128	Dual 4-Input NAND Gate Device	بوابتين ناند بأربع مدخل NAND	120	Distinctive Shape	الشكل المميز
128	Single 8-Input NAND Gate	بوابة ناند بثمانية مدخل	120	Rectangular Shape	الشكل المربع
129	Light-Emitting Diode (LED)	الديود الضوئي	121	1's Complement	المتم الأحادي
130	Universal Gate	البوابة العامة	121	8-Bit Binary Number	الرقم الثنائي بثمان خانات
131	NOR Operation	العملية نور NOR	122	Logical Multiplication (AND)	الضرب المنطقي
132	Quad 2-Input NOR Gate	أربع بوابات نور بمدخلين NOR	122	Logical Expression	التعبير المنطقي

137	<b>Quad 2-Input XOR Gate</b>	بوابة أور المقصورة اكس أور XOR بمدخلين	132	<b>Triple 3-Input NOR Gate</b>	ثلاث بوابات نور بثلاثة مداخل NOR
137	<b>Exclusive NOR, XNOR</b>	العملية نور المقصورة اكس نور XNOR	133	<b>Landing Gears</b>	تروس المبوط
138	<b>Quad 2-Input XNOR Gate</b>	أربع بوابات اكس نور بمدخلين XNOR	133	<b>Negative-AND Gate</b>	بوابة نفي آند AND
139	<b>Negative-OR Gate</b>	بوابة نفي أور OR	136	<b>Exclusive OR, XOR</b>	العملية أور المقصورة اكس أور XOR

## الفصل الخامس 5

# الجبر البولياني وتبسيط التعبير المنطقية Boolean Algebra And Logic Simplification



## الأهداف العامة للفصل Chapter Objectives

عندما تكمل هذا الفصل سوف تكتسب مجموعة من الخبرات والمعرف وينبغي أن تكون قادراً على:

- التعرف على أساسيات جبر بول.
- التعرف على المتغير المنطقي والتعبير المنطقي.
- التعرف على العمليات البوليانية الأساسية.
- التعرف على قواعد قوانين ونظريات جبر بول.
- التعرف على كيفية استنتاج التعبير البوليانى للدائرة المنطقية.
- القدرة على تمثيل دائرة منطقية بدالة التعبير البوليانى.
- كتابة التعبير المنطقية والتعامل معها باستخدام صيغة مجموع مضاريب SOP، ومضروب مجاميع POS.
- القدرة على التحويل فيما بين أشكال التعبير المنطقية.
- القدرة على تحويل تعبير منطقي إلى جدول الحقيقة وبالعكس.
- اختصار وتبسيط التعبير المنطقي باستخدام قوانين جبر بول.
- التعرف على جداول كارنوف واستخدامها.
- المقدرة على تبسيط التعبير المنطقي باستخدام جداول كارنوف.

## 1 – مقدمة Introduction

يسمى جير بول Boolean Algebra على اسم العالم الانجليزي جورج بول George Boole الذي كان أول من وضع أساسيات ونظريات الجير المنطقي في سنة 1854. جير بول أو جير المتغيرات المنطقية، هو مجموعة من النظريات والقواعد والقوانين التي تسهل التعامل مع الدوائر المنطقية، وسنعطي في هذا الفصل هذه القواعد والقوانين والنظريات، وسنرى من خلال هذا الفصل كيف يمكن أن نعبر عن أي دائرة منطقية بمعادلة جبرية، وكيف نقوم بإعداد جدول الحقيقة لهذه المعادلة، ثم سنتعرف على طرق تبسيط هذه الدوائر إلى أبسط شكل ممكن باستخدام جير بول وباستخدام مخطط كارنوف، ومن ثم كيفية بناء هذه الدوائر.

## 2 – العمليات والتعابير المنطقية Operations and Expression Logic

### 1- المتغير المنطقي Logical Variable

المتغير المنطقي **Logical variable** هو رمز يستخدم لتمثيل كمية منطقية تكون إما حدث أو شرط أو بيانات، هذا المتغير يمكن أن يأخذ قيمة واحدة فقط من قيمتين، يرمز لإحدى القيمتين بالرمز واحد 1 و للقيمة الأخرى بالرمز صفر 0 ... فـ أي متغير منطقي لا يمكن أن يأخذ إلا إحدى هاتين القيمتين، ولا يوجد أي احتمال ثالث. فإذا كان X متغير منطقي فإنه إما أن يكون  $X = 0$  أو  $X = 1$ .

تستخدم الحروف الكبيرة لتمثيل المتغير المنطقي والمتمم له.

المتمم **complement** هو العكس أو النفي للمتغير ويشار إليه بوضع خط أو شرطة فوق المتغير overbar، مثلاً المتمم للمتغير A هو  $\overline{A}$ ، متمم المتغير A يقرأ بالشكل ليس A (not A) أو A بار.

كأمثلة عن الكميات المنطقية:

خطا	أو	صواب
True	أو	False
ON	أو	OFF
0 Volts	أو	+5 Volts
High	أو	Low
أسود	أو	أبيض
Male	أو	Female

## 2-2 العمليات المنطقية Logical Operations

العمليات المنطقية Logical Operations هي العمليات التي يمكن إجراؤها على المتغيرات المنطقية، وقد تناولناها بالتفصيل بالفصل الرابع، بعض هذه العمليات هي عمليات أساسية مثل الجمع المنطقي أور OR والضرب المنطقي آند AND والنفي المنطقي NOT، وبعضها عمليات غير أساسية، مثل عمليات XOR و NOR و NAND ، وهذه العمليات يمكن التعبير عنها باستخدام العمليات الأساسية.


## 3-2 الضرب البوليفاني (المنطقي) Boolean Multiplication

الضرب البوليفاني أو المنطقي Boolean Multiplication يكفي بالعملية آند AND، قواعده الأساسية وعلاقته بالبوابة آند AND موضحة بالشكل (1-5)، وفي جبر بول حد الضرب product term ينتج من تطبيق عملية آند AND على مجموعة من المتغيرات، ولا يتضمن العملية أور OR، وكاملته:

$$A \cdot B, A \cdot \bar{B}, C, A \cdot B \cdot C \cdot D, \bar{C} \cdot \bar{D}$$

حد الضرب يساوي واحد 1 إذا كانت كل متغيراته تساوي الواحد 1.

حد الضرب يساوي صفر 0 إذا كان أحد متغيراته يساوي الصفر 0.



الشكل (1-5) الضرب البوليفاني وقواعده الأساسية وعلاقته بالبوابة آند AND


## 4-2 الجمع البوليفاني (المنطقي) Boolean Addition

الجمع البوليفاني أو المنطقي Boolean Addition يكفي بالعملية أور OR، قواعده الأساسية وعلاقته بالبوابة أور OR موضحة بالشكل (2-5)، وفي جبر بول حد المجموع sum term ينتج من تطبيق عملية أور OR، على مجموعة من المتغيرات، ولا يتضمن العملية آند AND، وكاملته

$$(A + B + C) ( A + \bar{B} ) ( B + \bar{C} )$$

حد المجموع يساوي صفر 0 إذا كانت كل متغيراته تساوي الصفر 0.

حد المجموع يساوي واحد 1 إذا كان أحد متغيراته يساوي الواحد 1.



الشكل (5-2) الجمع البوليفاني وقواعد الأساسية وعلاقته باليواة أور OR

## 5-2 التعبير المنطقي Logical Expression

التعبير المنطقي Logical Expression هو عبارة عن مجموعة من المتغيرات المنطقية المترتبة مع بعضها البعض بعمليات منطقية، كمثال التعبير المنطقي

$$X = A + \overline{B} \cdot \overline{C}$$

يتكون التعبير المنطقي هنا من أربعة متغيرات هي X, A, B, C تربط بينها عمليات أور OR وآند AND والنفي NOT وعملية التكافؤ =.

### أسبقية إجراء العمليات Operation Precedence

يتم إجراء العمليات المنطقية الأساسية الثلاث بالترتيب التالي:

1- عملية النفي المنطقي NOT.

2- عملية الضرب المنطقي AND.

3- عملية الجمع المنطقي OR.

ففي التعبير أعلاه، مثلاً يتم أولاً إجراء عملية النفي المنطقي للمتغيرين C,B أولاً، ثم عملية الضرب المنطقي آند AND بين  $\overline{A}$  و  $\overline{C}$ ، وأخيراً عملية الجمع المنطقي أور OR.

في حالة ظهور عدة عمليات متساوية من حيث الأسبقية في التعبير المنطقي يتم إجراؤها بالترتيب من اليسار لليمين. يمكن استخدام الأقواس للتحكم في ترتيب إجراء العمليات، حيث أن الأقواس لها الأسبقية العليا، أي أن ما بين الأقواس يتم حسابه دائماً أولاً، مثلاً إذا قمنا في التعبير السابق بإضافة قوسين كالتالي:

$$X = (A + \overline{B}) \cdot \overline{C}$$

فيتم إجراء الجمع المنطقي أور OR الموجودة بين قوسين قبل العملية آند AND، وذلك على الرغم من أن عملية آند AND لها أسبقية أعلى من عملية أور OR، والسبب وجودها بين القوسين، حيث يتم احتساب ما بين القوسين أولاً، فيتم إجراء

عملية النفي المنطقي للمتغير  $B$ ، ثم عملية أور  $OR$  بين  $A$  و  $\overline{B}$ ، وبعد الانتهاء من الأقواس يتم إجراء العمليات خارجها، فيتم إجراء عملية النفي المنطقي للمتغير  $C$ ، ثم عملية آند  $AND$  لما بين القوسين و  $\overline{C}$ .

## Truth Table 6-2 جدول الحقيقة

يمكن أن ننشئ لأي دائرة منطقية لها  $n$  مدخل وخرج وحيد  $X$  جدولًا يسمى جدول الحقيقة Truth Table، عدد أعمدته يساوي إلى  $n+1$  وعدد سطورة يساوي إلى  $2^n$  ، بحيث تحتوي أعمدة المدخل على مختلف تراكيب متغيرات الدخل، بينما يظهر عمود الخرج قيم خرج الدائرة المنطقية المحتملة لجميع قيم الدخل المقابلة.

نحو: عدد الحالات  $2^n$

من أجل 2 من متغيرات الدخل فإن  $4 = 2^2 = N$  تراكيب.

من أجل 3 من متغيرات الدخل فإن  $8 = 2^3 = N$  تراكيب.

من أجل 4 من متغيرات الدخل فإن  $16 = 2^4 = N$  تراكيب.

جدول الحقيقة من أجل 3 متغيرات، نلاحظ وجود  $8 = 2^3 = N$  من التراكيب المختلفة من متغيرات الدخل

A	B	C	$X = A + B + C$	$X = A \cdot B \cdot C$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	1	0
1	0	0	1	0
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1




$$X = A + B + C$$

نلاحظ أن الخرج يمثل

عملية أور  $OR$  ثلاثة المدخل

$$X = A + B + C$$



$$X = ABC$$

عملية آند  $AND$  ثلاثة المدخل

$$X = A \cdot B \cdot C$$

## 7-2 الدائرة المنطقية Logic Circuit

هي دائرة الكترونية Logic Circuit رقمية لها عدد من المداخل والمخارج تحتوي على عدد من البوابات المنطقية، وتؤدي وظيفة محددة. والخطوة الأولى في تصميم أي دائرة منطقية هي تحديد مواصفات تلك الدائرة بدقة Determine the logical circuit specification، ويتم ذلك بإعطاء:

1- تعبير منطقي (Logic Expression)

2- مخطط منطقي (Logic Diagram)

3- جدول الحقيقة (Truth Table)

لتصميم دائرة منطقية من الضروري أن نتبع خطوات التصميم التالية:

### خطوات تصميم دائرة منطقية

1- تحديد مداخل وخارج الدائرة.

2- وضع جدول الحقيقة وذلك حسب معطيات الدائرة المطلوبة.

3- إيجاد التعبير المنطقي لمخرج الدائرة بدلالة مدخلها.

4- اختصار التوابع المنطقية الناتجة.


5- رسم الدائرة.

## 8-2 التحليل البولياني للدوائر المنطقية Boolean Analysis of Logic Circuits

يمكن التعبير عن أي دائرة منطقية توافقية مهما كانت معقدة باستخدام العلاقات الجبرية التي تصف عمل البوابات المنطقية التي تشكل هذه الدائرة ويمكن أن نكتب المعادلة البوليانية لها، ويمكن تمثيل أي تعبير منطقي بدائرة منطقية، حيث ننظر للعمليات المنطقية الموجودة بالتعبير ونقوم بربط البوابات المنطقية لتي تقوم بإجراء تلك العمليات بالأسلوب المناسب.


مثال:

العبارة المنطقية التالية:



عدد المتغيرات في التعبير هو خمس متغيرات، نصمم الدائرة التي تنفذ التعبير المنطقي وهي في الشكل (3-5)، حيث فيه حدين منفذ عليهم عملية الجمع المنطقي تنفذه البوابة أور OR، حيث:


- الحد الأول متغيرين A, B منفذ عليهم عملية الضرب المنطقي تنفذه البوابة آند AND.
- الحد الثاني ثلاث متغيرات C, D, E منفذ عليهم عملية الضرب المنطقي تنفذه العملية آند AND.



الشكل (3-5) الدائرة المنطقية المعايرة عن التابع  $X = AB + CDE$

مثال:

العبارة المنطقي التالي:




العبارة المنطقي يجب أن يحول إلى شكل مجموع مضاريب كما يلي:

$$AB(C\bar{D} + EF) = ABC\bar{D} + ABEF$$

عدد المتغيرات في التعبير هو ست متغيرات، نصمم الدائرة التي تنفذ التعبير المنطقي وهي في الشكل (4-5)، حيث فيه حدين مضاريب منفذ على كل واحد منهم عملية الضرب المنطقي تنفذه البوابة آند AND، هذين الحدين منفذ عليهم عملية الجمع المنطقي تنفذ البوابة أور OR، وفيه قبل عملية التحويل إلى شكل مضاريب التالي:

- المتغيرين A, B منفذ عليهم عملية الضرب المنطقي تنفذه البوابة آند AND.
- المتغيرين C, D منفذ عليهم عملية الضرب المنطقي تنفذه البوابة آند AND، يمثل الحد الأول لعملية الجمع المنطقي.
- المتغيرين E, F منفذ عليهم عملية الضرب المنطقي تنفذه البوابة آند AND، يمثل الحد الثاني لعملية الجمع المنطقي.
- عملية الجمع المنطقي تنفذ البوابة أور OR على الحد الأول والثاني.



الشكل (5-4) تمثيل دائرة باستخدام التعبير البوللياني

## 9-2 تمثيل دائرة منطقية باستخدام جدول الحقيقة

### Represent a Logical Circuit using the Truth Table

يمكن انطلاقاً من جدول الحقيقة تمثيل دائرة منطقية، فيمكن أن نكتب التعبير المنطقي مباشرة من جدول الحقيقة على شكل مجموع مضاريب (SOP) sum-of-products form (SOP)، ومن ثم ننفذ الدائرة المنطقية، كما شرحنا سابقاً.

مثال

المدخل Inputs			الخرج Output
A	B	C	X
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0

من أجل جدول الحقيقة التالي:

- استنتاج التابع المنطقي
- ارسم الدائرة المنطقية التي تمثل التعبير المنطقي.


من جدول الحقيقة لإيجاد التعبير المنطقي على شكل مجموع مضاريب ننظر إلى عمود الخرج، ونقوم بأخذ المحدود المنطقية التي يكون فيها عمود الخرج مساوياً واحد 1، أي  $X=1$ .

من جدول الحقيقة التالي نحصل على التعبير المنطقي التالي:

$$X = \bar{A}BC + A\bar{B}\bar{C}$$

A	B	C	X	حد الضرب Product term
0	0	0	0	
0	0	1	0	
0	1	0	0	
0	1	1	1	$\bar{A}BC$
1	0	0	1	$A\bar{B}\bar{C}$
1	0	1	0	
1	1	0	0	
1	1	1	0	

أصبحت لدينا حالة كالحالة السابقة، نقوم برسم الدائرة المنطقية حسب الخطوات التي درسنا سابقاً، وهي في الشكل (5-5)




الشكل (5-5) دائرة منطقية تمثل تعبير منطقي تم استنتاجه من جدول الحقيقة

## 10-2 استنتاج التعبير البوليفي المنطقي من دائرة منطقية

### Boolean Expression for a Logic Circuit

لاستنتاج التعبير البوليفي المنطقي لأي دائرة منطقية نبدأ من المدخلات في أقصى اليسار متوجهين إلى الخرج النهائي للدائرة، وذلك بكتابة الخرج لكل بوابة كما في الدائرة في الشكل (6-5).



الشكل (6-5) كتابة التعبير البوليفي لدائرة منطقية


من الدائرة المنطقية في الشكل (5-6) نجد أن التعبير المنطقي الذي يمثل الدائرة هو:

$$A(B+CD)$$

## 11-2 المخطط المنطقي Logic Diagram


المخطط المنطقي Logic Diagram هو عبارة عن مخطط مبسط يوضح متغيرات الدخل للدائرة المنطقية وسميتها ومتغيرات الخرج وسميتها بالإضافة إلى اسم الدائرة الدال على وظيفتها.

مثلاً، الدوائر المنطقية في الأشكال (4-5)، (5-5)، (5-6) يمكن تمثيلهما بالمخيط المنطقي في الشكل (5-7).



الشكل (5-7) المخطط المنطقي Logic Diagram

المخطط المنطقي هنا يوضح أن الدائرة المطلوب تصميمها لها ثلاثة متغيرات دخل A, B, C ومتغيرا خرج هما X, Y. الشكل (5-8) يظهر المخطط المنطقي لبعض الدوائر المنطقية، (المقارن والمشفّر 8 إلى 3)، حيث تقوم باستخدام المخططات المنطقية كبدائل للدائرة المنطقية المفصلة كنوع من التبسيط، وذلك عندما لا تكون بحاجة لتفاصيل الداخلية للدائرة المنطقية، كما في الدوائر المعقدة المكونة من عدد من الدوائر الصغيرة المرتبطة مع بعضها البعض، حيث تقوم بتمثيل تلك الدوائر الصغيرة بمخططاتها المنطقية.



الشكل (5-8) المخطط المنطقي المخطط المنطقي لبعض الدوائر المنطقية (المقارن، المشفّر 8 إلى 3)

### 3 - جبر بول Boolean Algebra

جبر بول Boolean Algebra هو رياضيات المنطق الرقمي، يتكون من عدد من القواعد والقوانين والنظريات التي تساعد في فهم وتحليل الدوائر المنطقية. يختلف جبر بول عن الجبر العادي في أن متغيرات ثوابت جبر بول تأخذ قيمتين فقط وهما الصفر "0" والواحد "1".

يمكن أن يمثل المتغير المنطقي جهد الخرج أو الدخل لدائرة الكترونية، حيث:

يأخذ المتغير القيمة صفر منطقي "0" عندما يكون الجهد الكهربائي في خرج الدائرة يقع ضمن المجال من 0

إلى  $0.8V$ .

بينما يأخذ المتغير القيمة واحد منطقي "1" عندما يكون جهد الخرج يقع ضمن المجال من 3 إلى  $5V$ .

تستخدم الأحرف الكبيرة المائلة عادة (usually an italic uppercase letter) لتمثيل المتغيرات المنطقية، فمثلاً الحرف A يمكن أن يمثل متغير منطقي يعبر عن دخل أو خرج دائرة منطقية تأخذ فقط القيمتين المنطقيتين صفر "0" أو واحد "1". بما أن جبر بول يتعامل فقط مع قيمتين فلا يوجد في جبر بول طرح، أو قسمة، أو جزر تربيعى، أو فواصل، أو أرقام سالبة، أو تربيع أو تكعيب، أو لوغاریتمات.

### 1-3 قواعد وقوانين جبر بول Laws and Rules of Boolean Algebra


كما هو الحال في مجالات الرياضيات الأخرى، هناك بعض القواعد والقوانين التي يجب اتباعها من أجل تطبيق صحيح لجبر بول أهمها المقدمة في هذا القسم.

#### 1-1-3 قوانين جبر بول Laws of Boolean Algebra

##### 1) قوانين التبديل Commutative Laws

$$A + B = B + A$$


$$A \cdot B = B \cdot A$$



## 2) قوانين التجمیع *Associative Laws*

$$A + (B + C) = (A + B) + C$$


$$A \cdot (B \cdot C) = (A \cdot B) \cdot C$$



## 3) قوانين التوزيع *Distributive Laws*

$$A \cdot (B + C) = A \cdot B + A \cdot C$$

$$A + (B \cdot C) = (A + B) \cdot (A + C)$$



## 2-1-3 قواعد جبر بول

القواعد الأساسية لجبر بول هي 12 قاعدة، تساعد في معالجة وتبسيط التعبيرات البوليانية المنطقية، وهي التالية:

- |                      |                               |
|----------------------|-------------------------------|
| 1. $A + 0 = A$       | 7. $A \cdot A = A$            |
| 2. $A + 1 = 1$       | 8. $A \cdot \bar{A} = 0$      |
| 3. $A \cdot 0 = 0$   | 9. $\bar{\bar{A}} = A$        |
| 4. $A \cdot 1 = A$   | 10. $A + AB = A$              |
| 5. $A + A = A$       | 11. $A + \bar{A}B = A + B$    |
| 6. $A + \bar{A} = 1$ | 12. $(A + B)(A + C) = A + BC$ |

القواعد من 1 حتى 9 قواعد أساسية، والقواعد من 10 حتى 12 يمكن أن تشنق باستخدام القواعد والقوانين السابقة.

المتغيرات A,B,C يمكن أن تكون متغيرات مفردة أو يمكن أن تكون أي تركيب من المتغيرات.

### Rule 1 . القاعدة 1

أي متغير مثل A إذا نفذت عليه العملية OR مع الصفر 0 يبقى المتغير نفسه.

$$A + 0 = A$$



$$X = A + 0 = A$$

### Rule 2 . القاعدة 2

أي متغير مثل A إذا نفذت عليه العملية OR مع الواحد 1، فإن الناتج هو الواحد 1.

$$A + 1 = 1$$




$$X = A + 1 = 1$$

### Rule 3 . القاعدة 3

أي متغير مثل A إذا نفذت عليه العملية آند AND مع الصفر 0 فإن الناتج هو الصفر 0.

$$A \cdot 0 = 0$$




$$X = A \cdot 0 = 0$$

### Rule 4 . القاعدة 4

أي متغير مثل A إذا نفذت عليه العملية آند AND مع الواحد 1 فإن الناتج هو المتغير نفسه.

$$A \cdot 1 = 1$$




$$X = A \cdot 1 = A$$

### Rule 5 . القاعدة 5

أي متغير مثل A إذا نفذت عليه العملية أور OR مع نفسه يبقى المتغير نفسه.

$$A + A = A$$



$$X = A + A = A$$

إذا كانت A تساوي الصفر 0 فإن

$$(0).(0) = 0$$


إذا كانت A تساوي الواحد 1 فإن

$$(1).(1) = 1$$

**Rule 6.** القاعدة 6

أي متغير مثل A إذا نفذت عليه العملية OR مع متممه فإن الناتج هو الواحد 1.

$$A + \bar{A} = 1$$



$$X = A + \bar{A} = 1$$

**Rule 7.** القاعدة 7

أي متغير إذا نفذت عليه العملية آند AND مع نفسه يبقى المتغير نفسه.

$$A \cdot A = A$$



$$X = A \cdot A = A$$

إذا كانت A تساوي الصفر 0 فإن

$$(0) + (\bar{0}) = (0) + (1) = 1$$


إذا كانت A تساوي الواحد 1 فإن

$$(1) + (\bar{1}) = (1) + (0) = 1$$

**Rule 8.** القاعدة 8

أي متغير مثل A إذا نفذت عليه العملية آند AND مع متممه فإن الناتج هو الصفر 0.

$$A \cdot \bar{A} = 0$$




$$X = A \cdot \bar{A} = 0$$

**Rule 9.** القاعدة 9

أي متغير مثل A إذا نفذت عليه العملية التفكي (المتمم) مرتين فإنه يبقى نفسه.

$$\bar{\bar{A}} = A$$



**Rule 10.** القاعدة 10

$$A + A \cdot B = A$$

هذه القاعدة يمكن اثباتها بتطبيق قانون التوزيع والقاعدة 2، والقاعدة 4 كالتالي:

$$\begin{aligned} A + AB &= A \cdot 1 + AB = A(1 + B) \quad \text{قانون التوزيع} \\ &= A \cdot 1 \quad \text{Rule 2: } (1 + B) = 1 \\ &= A \quad \text{Rule 4: } A \cdot 1 = A \end{aligned}$$

ويمكن اثباتها باستخدام جدول الحقيقة التالي، ثم نرسم الدائرة قبل وبعد التبسيط:

A	B	AB	$A + AB$	
0	0	0	0	
0	1	0	0	
1	0	0	1	
1	1	1	1	

↑ equal ↑

A — straight connection

وبحسب مبدأ الشفوية فإن:

$$A \cdot (A+B) = A$$

**Rule 11.** القاعدة 11

$$A + \bar{A} \cdot B = A + B$$

هذه القاعدة يمكن اثباتها على الشكل التالي:

$$\begin{aligned}
 A + \bar{A}B &= (A + AB) + \bar{A}B && \text{Rule 10: } A = A + AB \\
 &= (AA + AB) + \bar{A}B && \text{Rule 7: } A = AA \\
 &= AA + AB + A\bar{A} + \bar{A}B && \text{Rule 8: adding } A\bar{A} = 0 \\
 &= (A + \bar{A})(A + B) && \text{Factoring} \\
 &= 1 \cdot (A + B) && \text{Rule 6: } A + \bar{A} = 1 \\
 &= A + B && \text{Rule 4: drop the 1}
 \end{aligned}$$

ويمكن إثباتها باستخدام جدول الحقيقة التالي، ثم نرسم الدائرة قبل وبعد التبسيط:

$A$	$B$	$\bar{A}B$	$A + \bar{A}B$	$A + B$	
0	0	0	0	0	
0	1	1	1	1	
1	0	0	1	1	
1	1	0	1	1	

↑ equal ↑

وبحسب مبدأ الثنوية فإن:

$$A \cdot (\bar{A} + B) = A \cdot B$$

### Rule 12. القاعدة 12

$$(A + B)(B + C) = A + B \cdot C$$

هذه القاعدة يمكن إثباتها على الشكل التالي:

$$\begin{aligned}
 (A + B)(A + C) &= AA + AC + AB + BC && \text{Distributive law} \\
 &= A + AC + AB + BC && \text{Rule 7: } AA = A \\
 &= A(1 + C) + AB + BC && \text{Factoring (distributive law)} \\
 &= A \cdot 1 + AB + BC && \text{Rule 2: } 1 + C = 1 \\
 &= A(1 + B) + BC && \text{Factoring (distributive law)} \\
 &= A \cdot 1 + BC && \text{Rule 2: } 1 + B = 1 \\
 &= A + BC && \text{Rule 4: } A \cdot 1 = A
 \end{aligned}$$

ويمكن إثباتها باستخدام جدول الحقيقة التالي، ثم نرسم الدائرة قبل وبعد تبسيط:

$A$	$B$	$C$	$A + B$	$A + C$	$(A + B)(A + C)$	$BC$	$A + BC$
0	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0
0	1	0	1	0	0	0	0
0	1	1	1	1	1	1	1
1	0	0	1	1	1	0	1
1	0	1	1	1	1	0	1
1	1	0	1	1	1	0	1
1	1	1	1	1	1	1	1

### 3-1-3 نظريات ديمورغان DeMorgan's Theorems

تعتبر نظرية ديمورغان من أهم نظريات جبر بول وتستخدمان بشكل كبير في تبسيط التعبيرات المنطقية، وتعطيان وفق المعادلين:

$$(\overline{A + B}) = \overline{A} \cdot \overline{B}$$

$$(\overline{A \cdot B}) = \overline{A} + \overline{B}$$

ويمكن تطبيق النظريتين أيضاً على أكثر من متغيرين.

ويمكن أن نعبر عن نظرية ديمورغان باستخدام البوابات المنطقية، وإثباتهما باستخدام جدول الحقيقة كالتالي:

$X$   $Y$   $\overline{XY}$   
NAND

 $\equiv$ 

$X$   $Y$   $\overline{X} + \overline{Y}$   
Negative-OR

Inputs		Output	
$X$	$Y$	$\overline{XY}$	$\overline{X} + \overline{Y}$
0	0	1	1
0	1	1	1
1	0	1	1
1	1	0	0

$X$   $Y$   $\overline{X + Y}$   
NOR

 $\equiv$ 

$X$   $Y$   $\overline{\overline{XY}}$   
Negative-AND

Inputs		Output	
$X$	$Y$	$\overline{X + Y}$	$\overline{\overline{XY}}$
0	0	1	1
0	1	0	0
1	0	0	0
1	1	0	0

## مبدأ الثنوية Dual Theorem

لكل نظرية أو قاعدة من جبر بول نظرية أو قاعدة مقابلة، وللحصول على هذه النظرية أو القاعدة المقابلة، نقوم بإجراء التبديلات التالية في النظرية الأصلية:

مبدأ الثنوية Dual Theorem يكون: إذا كان لدينا علاقة صحيحة عندها نحصل على علاقة صحيحة أخرى بتبدل

كل OR : AND

وكل AND : OR

وكل 0 : 1

وكل 1 : 0

### مثال

1 - أثبت صحة العلاقة التالية:

$$AB + \bar{A}C + BC = AB + \bar{A}C$$

2 - هل العلاقة التالية صحيحة ولماذا:

$$(A+B)(\bar{A}+C)(B+C) = (A+B)(\bar{A}+C)$$

الطلب الأول:

نقوم باستخدام جدول الحقيقة

A	B	C	$\bar{A}$	AB	$\bar{A}C$	BC	$AB + \bar{A}C + BC$	$AB + \bar{A}C$
0	0	0	1	0	0	0	0	0
0	0	1	1	0	1	0	1	1
0	1	0	1	0	0	0	0	0
0	1	1	1	0	1	1	1	1
1	0	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0
1	1	0	0	1	0	0	1	1
1	1	1	0	1	0	1	1	1

الطلب الثاني:  
نلاحظ أن العلاقة الثانية هي ثانية العلاقة الأولى وبما أن العلاقة الأولى صحيحة فالثانية صحيحة.

## 4- تبسيط التعبير المنطقية Logic Simplification

قبل محاولة بناء أو تحقيق أي تعبير منطقي باستخدام البوابات المنطقية المعروفة، لابد من محاولة تبسيط هذه التعبيرات فقد توفر الكثير من البوابات، وقد تحصل على دائرة أكثر بساطة، أي المهدى من تبسيط التعبير المنطقي هو تبسيط الدائرة المنطقية، أي تقليل عدد البوابات المنطقية الداخلة في بنائها، وذلك من أجل:

- تقليل تكلفتها.
- تصغير حجمها.
- تقليل الطاقة التي تستهلكها.
- يعتبر تقليل تفرع الدخل للبوابات المنطقية المستخدمة في بناء الدائرة نوعاً من التبسيط أيضاً.

هناك عدد من الطرق لتبسيط الدوائر المنطقية، سنعرض في هذا الجزء طرق تبسيط التعبير المنطقي باستخدام جبر بول، وباستخدام مخططات كارنو夫، ونقدم عدداً من الأمثلة لتوضيح طرق تبسيط التعبير المنطقية ، ونذكر القارئ بضرورة التدرب على عملية التبسيط بفهم الأمثلة جيداً و إعادة حلها و حل التدريبات.

### 4-1 تبسيط التعبير المنطقية باستخدام جبر بول

#### Logic Simplification Using Boolean Algebra

سنرى في هذا الجزء كيفية التعبير المنطقي باستخدام قوانين ونظريات الجبر المنطقي التي رأيناها في هذا الفصل، لذلك فإنه لكي نستخدم هذه الطريقة لابد من المعرفة الجيدة لهذه القوانين وهذه النظريات، لكن من عيوب هذه الطريقة أنه ليست لها خطوات محددة يتم اتباعها بالترتيب، وإنما تعتمد على المعرفة الجيدة بالقوانين السابقة، كما أن هناك عيب آخر وهو أن الشكل المبسط الذي قد تصل إليه ليس هناك أي تأكيد على أنه أبسط شكل، ولكن قد يستطيع شخص آخر الحصول على شكل أبسط لأنه أمهر في استخدام هذه القوانين.

#### مثال

بسط التعبير المنطقي التالي بالطريقة الجبرية، ورسم الدائرة قبل وبعد التبسيط

$$AB + A(B + C) + B(B + C)$$

نطبق قانون التوزيع على الحد الثاني والثالث:

$$AB + AB + AC + BB + BC$$

نطبق القاعدة 7 ( $BB = B$ ) على الحد الرابع

$$AB + AB + AC + B + BC$$

نطبق القاعدة 5 ( $AB+AB = AB$ ) على الحدين الأول والثاني

$$AB + AC + B + BC$$

نطبق القاعدة 10 ( $B + BC = B$ ) على الحدين الآخرين


$$AB + AC + B$$

نطبق القاعدة 10 ( $B + BC = B$ ) على الحد الأول والثالث

$$B + AC$$

عند هذه النقطة تم تبسيط التعبير إلى أبسط شكل ممكن. عندما تصبح مخيرة جيدة في تطبيق غير يمكن أن تدمج عدد من الخطوات مع بعض.

الشكل (5-9) يظهر الدائرة قبل وبعد التبسيط، ونلاحظ أن الدائريتان متكافئتان



الشكل (5-9) نلاحظ أن الدائريتان متكافئتان

### مثال

بسط التعبير المنطقي التالي بالطريقة الجبرية

$$\overline{AB + AC} + \overline{ABC}$$

نطبق نظرية ديمورغان على الحد الأول والثاني

$$(\overline{AB})(\overline{AC}) + \overline{ABC}$$

نطبق نظرية ديمورغان على الحدود بين الأقواس

$$(\overline{A} + \overline{B})(\overline{A} + \overline{C}) + \overline{ABC}$$

نطبق قانون التوزيع على الحدين بين الأقواس

$$\overline{AA} + \overline{AC} + \overline{AB} + \overline{BC} + \overline{ABC}$$

نطبق القاعدة 7 ( $AA=A$ ) على الحد الأول، والقاعدة 10 على الحد الثالث والأخير نحصل منها على

$$[\bar{A}\bar{B} + \bar{A}\bar{B}C = \bar{A}\bar{B}(1 + C) = \bar{A}\bar{B}]$$

$$\bar{A} + \bar{A}\bar{C} + \bar{A}\bar{B} + \bar{B}\bar{C}$$

$$[\bar{A} + \bar{A}\bar{C} = \bar{A}(1 + \bar{C}) = \bar{A}] \quad \text{نطبق القاعدة 10 على الحد الأول والثاني}$$

$$\bar{A} + \bar{A}\bar{B} + \bar{B}\bar{C}$$

$$[\bar{A} + \bar{A}\bar{B} = \bar{A}(1 + \bar{B}) = \bar{A}] \quad \text{نطبق القاعدة 10 على الحد الأول والثاني}$$

$$\bar{A} + \bar{B}\bar{C}$$

**ملاحظة:** يمكن إثبات تكافؤ التابعين باستخدام جدول الحقيقة.

### مثال

اختصر التعبير المنطقي التالي بالطريقة الجبرية

$$\begin{aligned} F &= \overline{xy + xz} + \bar{x}\bar{y}z \\ F &= (\overline{xy})(\overline{xz}) + \bar{x}\bar{y}z \\ &= (\bar{x} + \bar{y})(\bar{x} + \bar{z}) + \bar{x}\bar{y}z \\ &= \bar{x}\bar{x} + \bar{x}\bar{z} + \bar{x}\bar{y} + \bar{y}\bar{z} + \bar{x}\bar{y}z \\ &= \bar{x} + \bar{x}\bar{z} + \bar{x}\bar{y} + \bar{y}\bar{z} + \bar{x}\bar{y}z \\ &= \bar{x} + \bar{y}\bar{z} \end{aligned}$$

### مجال التعبير المنطقي Domain of a Boolean Expression

مجال التعبير المنطقي هو مجموعة المتغيرات المحتواة في التعبير بشكلها المتمم وغير المتمم، على سبيل المثال:

- مجال التعبير المنطقي  $A\bar{B}C$  هو مجموعة المتغيرات A, B , C
- مجال التعبير المنطقي  $A\bar{B}C\bar{D}$  هو مجموعة المتغيرات A, B , C, D

## 2-4 الأشكال القياسية للتعابير البوليانية المنطقية

### Standard Forms of Boolean Expressions

كل التعبيرات البوليانية بغض النظر عن شكلها يمكن أن تحول إلى اثنين من الأشكال القياسية:

- شكل مجموع مضاريب (SOP)
- شكل مضروب مجامي (POS)

وضع أي تعبير منطقي في أحد هذه الأشكال يسهل عملية اختصار وبناء هذه التعبيرات كما سنرى.

#### 1-2-4 شكل مجموع مضاريب (SOP) Form


عندما تجمع اثنين أو أكثر من حدود المضاريب product terms بالجمع البوللي Boolean addition، الناتج هو تعبير منطقي يسمى **مجموع مضاريب (SOP)**، بعض الأمثلة تكون:

$$\begin{aligned} & AB + ABC \\ & ABC + CDE + \bar{B}\bar{C}\bar{D} \\ & \bar{A}B + \bar{A}B\bar{C} + AC \end{aligned}$$

عند تنفيذ أي تعبير منطقي في شكل مجموع مضاريب فإن الدائرة المنطقية الناتجة تتكون من مجموعة من بوابات آند AND، كل منها تمثل أحد الكميات المضروبة والممثلة بالمتغيرات المنطقية، وكل هذه البوابات مجمعة في بوابة أور OR واحدة، كما في الشكل (5-10) على سبيل المثال، الذي يمثل التعبير المنطقي التالي:

$$AB + BCD + AC$$

الخرج X للبوابة OR يساوي إلى تعبير منطقي في شكل مجموع مضاريب SOP



الشكل (5-10) الدائرة المنطقية والتتابع المنطقي على شكل مجموع مضاريب SOP

هذه الدائرة في الشكل (5-10) تسمى دائرة آند أور AND-OR circuit، وهي تنفذ مباشرة التعبير على شكل مجموع مضاريب SOP.

باستخدام قوانين ونظريات الجبر المنطقي يمكن وضع أي معادلة في شكل مجموع مضاريب.

في الشكل القياسي لمجموع المضاريب The Standard SOP Form يجب أن يكون كل حد من حدود التابع يحوي جميع المتغيرات، ونقصد بالمتغير هنا المتغير ومتتمه، ولتحويل أي تعبير إلى الشكل القياسي نضرب الحد غير القياسي في مجموع المتغير الناقص ومتتمه ثم نفك هذا المجموع إلى حددين، يتضح ذلك من الأمثلة التالية:

### مثال

حول التعبير البوليفاني الشكل القياسي لمجموع المضاريب SOP

$$A\bar{B}C + \bar{A}\bar{B} + A\bar{B}\bar{C}D$$

$$A\bar{B}C = A\bar{B}C(D + \bar{D}) = A\bar{B}CD + A\bar{B}C\bar{D} \quad \text{لدينا}$$

$$\bar{A}\bar{B} = \bar{A}\bar{B}(C + \bar{C}) = \bar{A}\bar{B}C + \bar{A}\bar{B}\bar{C}$$

$$\begin{aligned} \bar{A}\bar{B} &= \bar{A}\bar{B}C + \bar{A}\bar{B}\bar{C} = \bar{A}\bar{B}C(D + \bar{D}) + \bar{A}\bar{B}\bar{C}(D + \bar{D}) \\ &= A\bar{B}CD + A\bar{B}C\bar{D} + \bar{A}\bar{B}CD + \bar{A}\bar{B}C\bar{D} \end{aligned}$$

وبالتالي نحصل على

$$A\bar{B}C + \bar{A}\bar{B} + A\bar{B}\bar{C}D = A\bar{B}CD + A\bar{B}C\bar{D} + \bar{A}\bar{B}CD + \bar{A}\bar{B}C\bar{D} + \bar{A}\bar{B}CD + A\bar{B}CD$$

### مثال

أكتب التعبير البوليفاني التالي بصيغة مجموع مضاريب قياسي SOP

$$F = AB + \bar{B}C$$

$$F = AB(1) + (1)\bar{B}C = AB(C + \bar{C}) + (\bar{A} + A)\bar{B}C$$

$$F = ABC + AB\bar{C} + A\bar{B}C + \bar{A}\bar{B}C$$

مثال

أكتب التعبير البوليفاني التالي بصيغة مجموع مضاريب قياسي SOP

$$\begin{aligned} F &= A + \bar{B}C \\ &= A(B + \bar{B})(C + \bar{C}) + (A + \bar{A})\bar{B}C \\ &= ABC + AB\bar{C} + A\bar{B}C + A\bar{B}\bar{C} + AB\bar{C} + AB\bar{C} \\ &= ABC + AB\bar{C} + A\bar{B}C + A\bar{B}\bar{C} + AB\bar{C} \end{aligned}$$

#### 1-1-2-4 التمثيل الثنائي لـ مضاريب قياسي

من أجل التمثيل الثنائي لـ مضاريب حد المضاريب القياسي يساوي الواحد 1 من أجل فقط تركيبة واحدة من قيم المتغيرات، على سبيل المثال حد المضاريب

$A\bar{B}C\bar{D}$  يساوي الواحد 1 عندما

$$A = 1, B = 0, C = 1, D = 0$$

$$A\bar{B}C\bar{D} = 1 \cdot \bar{0} \cdot 1 \cdot \bar{0} = 1 \cdot 1 \cdot 1 \cdot 1 = 1$$

والقيمة الثنائية لـ مضاريب 1010 (عشرية يساوي عشرة 10).

التعبير المنطقي على شكل مجموع مضاريب SOP يكون مساوياً للواحد 1 فقط إذا كان واحد أو أكثر من حدود المضاريب في التعبير يساوي الواحد 1.

#### 2-2-4 شكل مضروب مجاميع The Product-of-Sums (POS) Form


عندما اثنين أو أكثر من حدود المجاميع sum terms تضرب باستخدام الضرب البوليفاني Boolean multiplication، الناتج هو تعبير منطقي يسمى مضروب المجاميع product-of-sums (POS)، بعض الأمثلة تكون:

$$\begin{aligned} &(\bar{A} + B)(A + \bar{B} + C) \\ &(\bar{A} + \bar{B} + \bar{C})(C + \bar{D} + E)(\bar{B} + C + D) \\ &(A + B)(A + \bar{B} + C)(\bar{A} + C) \end{aligned}$$

عند تفريذ أي تعبير منطقي في شكل مضروب مجاميع فإن الدائرة المنطقية الناتجة تتكون من مجموعة من بوابات أور OR، كل منها تمثل أحد الكميات المضروبة والممثلة بالمتغيرات المنطقية، وكل هذه البوابات مضروبة باستخدام بوابة آند AND واحدة، كما في الشكل (5-11) على سبيل المثال، الذي يمثل التعبير المنطقي التالي:

$$(A + B)(B + C + D)(A + C)$$

الخرج X للبوابة آند AND يساوي إلى تعبير منطقي في شكل مضروب مجاميع POS



الشكل (5-11) الدائرة المنطقية والتتابع المنطقي على شكل مضروب مجاميع POS

هذه الدائرة في الشكل (5-11) تسمى دائرة أور آند OR-AND circuit.

باستخدام قوانين ونظريات الجبر المنطقي يمكن وضع أي معادلة في شكل مجموع مضاريب.

**في الشكل القياسي مضروب مجاميع The Standard POS Form** يجب أن يكون كل حد من حدود التابع يحوي جميع المتغيرات، ونقصد بالمتغير هنا المتغير ومتممته، ولتحويل أي تعبير إلى الشكل القياسي نضيف المتغير الناقص مضروبا في عكسه إلى الحد الغير قياسي وهذا بالطبع لن يؤثر على هذه الكمية لأنه تبعا للقاعدة حاصل ضرب أي متغير في عكسه يساوي صفر (0 .  $\bar{A} = 0$ )، ومن ثم نستخدم قانون التوزيع، يتضح ذلك من المثال التالي:

### مثال

حول التعبير البوليفاني الشكل القياسي لمضروب المجاميع POS

$$(A + \bar{B} + C)(\bar{B} + C + \bar{D})(A + \bar{B} + \bar{C} + D)$$

$$A + \bar{B} + C = A + \bar{B} + C + D\bar{D} = (A + \bar{B} + C + D)(A + \bar{B} + C + \bar{D})$$

$$\bar{B} + C + \bar{D} = \bar{B} + C + \bar{D} + A\bar{A} = (A + \bar{B} + C + \bar{D})(\bar{A} + \bar{B} + C + \bar{D})$$

$(A + \bar{B} + C)(\bar{B} + C + \bar{D})(A + \bar{B} + \bar{C} + D) =$  وبالتالي نحصل على

$$(A + \bar{B} + C + \bar{D})(\bar{A} + \bar{B} + C + \bar{D})(A + \bar{B} + \bar{C} + D) \\ (A + \bar{B} + C + D)(A + \bar{B} + C + \bar{D})$$


---

مثال

أكتب التعبير البوليفاني التالي بصيغة مصروف مجاميع قياسي POS

$$F = (A + \bar{C})(\bar{B} + C)$$

$$F = (A + (B \cdot \bar{B}) + \bar{C}) ((A \bar{A}) + \bar{B} + C)$$

$$F = (A + B + \bar{C})(A + \bar{B} + \bar{C})(A + \bar{B} + C)(\bar{A} + \bar{B} + C)$$


---

#### 4-2-2-1 التمثيل الثنائي لحد مجاميع قياسي Binary Representation of a Standard Sum Term

حد المجاميع القياسي يساوي الصفر 0 من أجل فقط تركيبة واحدة من قيم المتغيرات، على سبيل المثال حد المجاميع

$$A + \bar{B} + C + \bar{D}$$

$$A = 0, B = 1, C = 0, D = 1$$

$$A\bar{B}C\bar{D} = 0 + \bar{1} + 0 + \bar{1} = 0 + 0 + 0 + 0 = 0$$

والقيمة الشائبة لحد المضاريب 0101 (عشرياً يساوي خمسة 5).

التعبير المنطقي على شكل مصروف مجاميع POS يكون مساوياً للصفر 0 فقط إذا كان واحد أو أكثر من حدود المجاميع في التعبير يساوي الصفر 0.

## 3-2-3 التحويل من الشكل القياسي لمجموع المضاريب إلى الشكل القياسي لمضروب المجاميع Converting Standard SOP to Standard POS

القيم الثنائية لحدود المضاريب في تعبير على شكل مجموع مضاريب قياسي SOP، لا تمثل في التعبير المقابل له المعبر عنه على شكل مضروب مجاميع قياسي POS، والقيم الثنائية غير الممثلة في تعبير على شكل مجموع مضاريب قياسي SOP، تكون مماثلة في الشكل المقابل له المعبر عنه على شكل مضروب مجاميع قياسي POS.

لذلك للتحويل من الشكل القياسي SOP، إلى الشكل القياسي POS يكون على الشكل التالي:

- (1) نوجد الرقم الثنائي الذي يمثل كل حد مضروب في التعبير على شكل مجموع مضاريب قياسي SOP.
- (2) نحدد كل القيم الثنائية غير الموجودة.
- (3) نكتب حد المجموع المقابل لكل رقم ثانوي من الخطوة 2، بحيث نعبر عن كل رقم 1 بالمتغير المتمم، وكل رقم 0 بالمتغير، ونعبر عنهم على شكل مضروب مجاميع POS.

### مثال

حول التعبير التالي بصيغة مجموع مضاريب قياسي POS إلى تعبير بصيغة مضروب مجاميع POS.

$$\overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C + \overline{A}BC + A\overline{B}C + ABC$$

نحدد القيم الثنائية لكل حد في التعبير

$$000 + 010 + 011 + 101 + 111$$


بما أن مجال التعبير هو 3 متغيرات وبالتالي عدد التركيبات الممكنة منها هو  $(2^3=8)$ ، التعبير على شكل مجموع مضاريب SOP يحتوي على 5 تركيبات، وبالتالي التركيبات غير الممثلة فيه هي 3 تركيبات، وبالتالي التعبير على مضروب مجاميع يجب أن يحتوي على 001 ، 100 ، 101

وبالتالي التعبير على شكل مضروب مجاميع يكون:

$$(A + B + \overline{C})(\overline{A} + B + C)(\overline{A} + \overline{B} + C)$$

**ملاحظة:**

يمكن تحويل تعبير على شكل مجموع مضاريب SOP، إلى شكل مضروب مجاميع POS عن طريق عكس التعبير باستخدام عملية النفي NOT، ومن ثم تطبيق نظرية ديمورغان كما هو موضح بالشكل (12-5).



الشكل (12-5) تحويل تعبير من مجموع مضاريب SOP، إلى شكل مضروب مجاميع POS عن طريق عكس التعبير باستخدام عملية النفي NOT، ومن ثم تطبيق نظرية ديمورغان

#### 3-4 التعبيرات البوليانية وجدول الحقيقة Boolean Expressions and Truth Tables

كل التعبيرات البوليانية يمكن أن تحول بسهولة إلى تنسيق جدول الحقيقة باستعمال القيم الثنائية لكل حد في التعبير، وجدول الحقيقة هو الطريقة العامة الشائعة لتمثيل التعبير المنطقي، وجدول الحقيقة هو استجابة الدائرة المنطقية أو التعبير المنطقي لجميع الاحتمالات الممكنة لمتغيرات الدخل للدائرة.

نقوم بكتابة جدول الحقيقة للتعبير المنطقي بعدد أسطر تتوافق مجال متغيرات الدخل، كل سطر يحتوي على أحد الاحتمالات الممكنة من التركيبات لمجموعة متغيرات الدخل.

##### 1-3-4 تحويل تعبير منطقي على شكل مجموع مضاريب إلى جدول الحقيقة

##### Converting SOP Expressions to Truth Table Format

وجدنا من السابق أن التعبير المنطقي على شكل مجموع مضاريب SOP يكون مساوياً للواحد 1 فقط إذا كان واحد أو أكثر من حدود المضاريب في التعبير يساوي الواحد 1. بعد كتابة جدول الحقيقة للتعبير المنطقي بعدد أسطر يوافق مجال متغيرات الدخل، نقوم بوضع واحد 1 أو صفر 0 في عمود الخرج على الشكل التالي:

- نضع واحد 1 في سطر الخرج المقابل لكل حد مضاريب موجود في التعبير المنطقي.
- نضع صفر 0 في سطر الخرج المقابل لكل حد غير موجود في التعبير المنطقي.

المثال التالي يوضح ذلك:

### مثال

أكتب جدول الحقيقة للتعبير المنطقي التالي:  $\bar{A}\bar{B}C + ABC A\bar{B}\bar{C}$

مجال التعبير المنطقي هو المتغيرات  $A, B, C$

نكتب جدول الحقيقة لعدد التركيبات الممكنة وهو  $(2^3=8)$

أي جدول الحقيقة سيحتوي على 8 أسطر، كل سطر يحتوي على أحد الاحتمالات الممكنة من التركيبات لمجموعة متغيرات الدخل.

- نضع واحد 1 في سطر الخرج المقابل لكل حد مضاريب موجود في التعبير المنطقي، أي مقابل الحدود التي تقابل القيم الثنائية (111, 100, 001)

- نضع صفر 0 في سطر الخرج المقابل لكل حد غير موجود في التعبير المنطقي، أي مقابل الحدود التي تقابل القيم الثنائية (000, 010, 011, 101)

جدول الحقيقة يكون

	<b>A</b>	<b>B</b>	<b>C</b>	<b>X</b>	<b>Product Term</b>
<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>	
<b>1</b>	<b>0</b>	<b>0</b>	<b>1</b>	<b>1</b>	<b><math>\bar{A}\bar{B}C</math></b>
<b>2</b>	<b>0</b>	<b>1</b>	<b>0</b>	<b>0</b>	
<b>3</b>	<b>0</b>	<b>1</b>	<b>1</b>	<b>0</b>	
<b>4</b>	<b>1</b>	<b>0</b>	<b>0</b>	<b>1</b>	<b><math>A\bar{B}\bar{C}</math></b>
<b>5</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>0</b>	
<b>6</b>	<b>1</b>	<b>1</b>	<b>0</b>	<b>0</b>	
<b>7</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b><math>ABC</math></b>

## 3-2 تحويل تعبير منطقي على شكل مضروب مجاميع إلى جدول الحقيقة

### Converting POS Expressions to Truth Table Format

وجدنا من السابق أن التعبير المنطقي على شكل مضروب مجاميع POS يكون مساوياً للصفر 0 فقط إذا كان واحد أو أكثر من حدود المجاميع في التعبير يساوي الصفر 0. بعد كتابة جدول الحقيقة للتعبير المنطقي بعدد أسطر يوافق مجال متغيرات الدخل، نقوم بوضع واحد 1 أو صفر 0 في عمود الخرج على الشكل التالي:

- نضع صفر 0 في سطر الخرج المقابل لكل حد مجامي موجود في التعبير المنطقي.
- نضع واحد 1 في سطر الخرج المقابل لكل حد غير موجود في التعبير المنطقي.

المثال التالي يوضح ذلك:

#### مثال

أكتب جدول الحقيقة للتعبير المنطقي التالي:

$$(A + B + C)(A + \bar{B} + C)(A + \bar{B} + \bar{C})(\bar{A} + B + \bar{C})(\bar{A} + \bar{B} + C)$$

مجال التعبير المنطقي هو المتغيرات A,B,C

نكتب جدول الحقيقة لعدد التركيبات الممكنة وهو  $(2^3 = 8)$

أي جدول الحقيقة سيحتوي على 8 أسطر، كل سطر يحتوي على أحد الاحتمالات الممكنة من التركيبات لمجموعة متغيرات الدخل.

- نضع صفر 0 في سطر الخرج المقابل لكل حد مجامي موجود في التعبير المنطقي، أي مقابل الحدود التي تقابل القيم الثنائية (011، 010، 000، 101، 110)

A	B	C	X	Sum Term
0	0	0	0	$(A + B + C)$
1	0	0	1	
2	0	1	0	$(A + \bar{B} + C)$
3	0	1	1	$(A + \bar{B} + \bar{C})$
4	1	0	0	
5	1	0	1	$(\bar{A} + B + \bar{C})$
6	1	1	0	$(\bar{A} + \bar{B} + C)$
7	1	1	1	

- نضع واحد 1 في سطر الخرج المقابل لكل حد غير موجود في التعبير المنطقي، أي مقابل الحدود التي تقابل القيم الثنائية (001، 100، 111)

جدول الحقيقة يكون

### 3-3 كتابة التعبير المنطقية القياسية من جدول الحقيقة

#### Determining Standard Expressions from a Truth Table

يمكن استنتاج التعبير المنطقي على شكل مجموع مضاريب قياسي أو مضروب مجاميع قياسي من جدول الحقيقة مباشرة بالطريقة التالية:

- في حال مجموع مضاريب SOP: ننظر إلى قيم الخرج X التي يكون فيها مساوي للواحد 1 ونأخذ المتغيرات على حالها في حال قيمة المتغير يساوي واحد 1، ونأخذ متمم المتغير في حال كانت قيمة المتغير صفر 0 ونضرب المتغيرات مع بعضها ثم نجمع الحدود الناتجة.

$$1010 \longrightarrow A\bar{B}C\bar{D}$$

- في حال مضروب مجاميع POS: ننظر إلى الأصفار بدلاً من الوحدات ونضع المتغير على حاله في حال كانت قيمته صفر 0، ونضع متممه في حال كانت قيمته واحد 1، ونأخذ المجموع للمتغيرات، ثم نأخذ مضروب المجموع الناتجة عن كل حد.

$$1001 \longrightarrow \bar{A} + B + C + \bar{D}$$

#### مثال

لدينا التعبير المنطقي المعرف بجدول الحقيقة التالي، والمطلوب:

A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

1) كتابة التعبير F بشكل مجموع مضاريب SOP قياسي.

1) كتابة التعبير F بشكل مضروب مجاميع POS قياسي.

1- من جدول الحقيقة لدينا

$$011 \longrightarrow \bar{A}BC$$

$$100 \longrightarrow A\bar{B}\bar{C}$$

$$110 \longrightarrow AB\bar{C}$$

$$111 \longrightarrow ABC$$

وبالتالي التعبير المنطقي على مجموع مضاريب SOP قياسي يكون

$$X = \overline{A}BC + A\overline{B}\overline{C} + AB\overline{C} + ABC$$

2- من جدول الحقيقة لدينا

000	→	$A + B + C$
001	→	$A + B + \overline{C}$
010	→	$A + \overline{B} + C$
101	→	$\overline{A} + B + \overline{C}$

وبالتالي التعبير المنطقي على مجموع مضاريب SOP قياسي يكون

$$X = (A + B + C)(A + B + \overline{C})(A + \overline{B} + C)(\overline{A} + B + \overline{C})$$

## 5 - مخططات كارنوف The Karnaugh Map

لقد رأينا في جزء سابق كيفية استخدام قوانين ونظريات الجبر المنطقي في اختصار التعبيرات التي تمثل الدوائر المنطقية، مثل هذه الطريقة كما أشرنا سابقاً لا تعطي أي تأكيد على أن الصورة النهائية التي تم الحصول عليها للتعبير المنطقي هي الصورة المثلثى ولا يمكن اختصارها أكثر من ذلك لأن الصورة النهائية التي سنصل إليها تعتمد بدرجة كبيرة على مهارة مستخدم هذه القوانين والنظريات، وكذلك على القابلية للتطبيق. سندعم هنا طريقة بسيطة لاختصار أي تعبير منطقي ووضعه في الصورة المثلثى التي لا يمكن إجراء أي اختصار عليها أكثر من ذلك، ميزة هذه الطريقة أنها خطوات مرتبة في صورة أشكال توضيحية مثل جدول الحقيقة كما سنرى، هذه الطريقة تسمى طريقة مخططات كارنوف لتبسيط المعادلات المنطقية.

مخططات كارنوف The Karnaugh Map هي طريقة مئوية لتبسيط التعبيرات البوليانية المنطقية، وإذا ما استخدمنا بطريقة جيدة فسوف تعطي التعبير البوليانى في أبسط شكل ممكن، فطريقة كارنوف تشبه تماماً جدول الحقيقة في تمثيل المعادلة المنطقية، حيث أنها تعرض جميع الحالات الممكنة لمتغيرات الدخل، وكذلك الخرج المقابل لهذا الدخل.

بدلاً من استخدام الصور المصورة والأعمدة كما في جدول الحقيقة، فإن مخطط كارنوف يستخدم مصفوفة array من الخلايا cells، حيث كل خلية من هذه الخلايا تمثل واحدة من حالات الدخل الممكنة، يتم ترتيب هذه الخلايا بطريقة تسمح بتبسيط التعبير عن طريق تجميع بعض هذه الخلايا مع بعضها بطريقة معينة يمكن استخدام هذه الخريطة لتبسيط المعادلات ذات المتغيرين والتلاتة والأربعة وحتى الخامسة متغيرات، ولكن مع زيادة عدد متغيرات المعادلة عن خمسة فإن التعامل مع المخطط يكون صعب ومتعب في هذه الحالة ( زيادة عدد المتغيرات عن خمسة ) نلجأ لطريقة أخرى تسمى طريقة كوين مكلوسكي Quine McClusky، حيث يمكن استخدامها مع عدد كبير من المتغيرات، ويمكن برجمة هذه الطريقة على الحاسوب بشكل سهل، لكن وهذه الطريقة خارج نطاق هذا الكتاب.

عدد الخلايا في مخططات كارنو夫 يساوي عدد التركيبات المحتملة للمدخلات، وبما أن ذلك عدد الصيغ في جدول الحقيقة.

إذا كان عدد متغيرات الدخل ثلاثة 3-variable map فإن عدد الخلايا يساوي ■

$$2^3=8$$

ويكون شكل مخطط كارنو夫 كما في الشكل (13-5)، إذ توزع عليه جميع الاحتمالات الممكنة لمتغيرات الدخل، ونلاحظ أن علامات الدخل توضع خارج المخطط بجانب الخلية، وتطبق على كل من السطر والعمود، ونبأ من الأعلى بمتغيرات المتممة أي السطر الذي بجانبه 00 يمثل المتغيرات المتممة، بالنسبة للعمود نبدأ من اليسار بمتغير المتمم.

				C
				0
				1
AB	00	01	11	10

				C
				0
				1
AB	00	$\bar{A}\bar{B}\bar{C}$	$\bar{A}\bar{B}C$	
	01	$\bar{A}B\bar{C}$	$\bar{A}BC$	
	11	$A\bar{B}\bar{C}$	$ABC$	
	10	$A\bar{B}C$	$A\bar{B}C$	
AB	00	01	11	10

الشكل (13-5) مخطط كارنو夫 لثلاثة 3 متغيرات 3-variable map توزع عليه جميع التركيبات المحتملة لمتغيرات الدخل

إذا كان عدد متغيرات الدخل أربعة 4-variable map فإن عدد الخلايا يساوي ■

$$2^4=16$$

ويكون شكل مخطط كارنو夫 كما في الشكل (14-5)، إذ توزع عليه جميع الاحتمالات الممكنة لمتغيرات الدخل.

					CD
					00
					01
					11
					10
AB	00	01	11	10	CD


  

					CD	
					00	
					01	
					11	
					10	
AB	00	$\bar{A}\bar{B}\bar{C}'\bar{D}'$	$\bar{A}\bar{B}\bar{C}'\bar{D}$	$\bar{A}\bar{B}C'\bar{D}'$	$\bar{A}\bar{B}C'\bar{D}$	CD
	01	$\bar{A}B\bar{C}'\bar{D}'$	$\bar{A}B\bar{C}'\bar{D}$	$\bar{A}BC'\bar{D}'$	$\bar{A}BC'\bar{D}$	
	11	$A\bar{B}\bar{C}'\bar{D}'$	$A\bar{B}\bar{C}'\bar{D}$	$A\bar{B}C'\bar{D}'$	$A\bar{B}C'\bar{D}$	
	10	$AB\bar{C}'\bar{D}'$	$AB\bar{C}'\bar{D}$	$ABC'\bar{D}'$	$ABC'\bar{D}$	
AB	00	01	11	10	CD	

الشكل (14-5) مخطط كارنو夫 لأربعة 4 متغيرات 4-variable map توزع عليه جميع التركيبات المحتملة لمتغيرات الدخل

## 1-5 تجاور الخلايا Cell Adjacency

في مخططات كارنو夫 تكون الخلايا منظمة بحيث أنه فقط يتغير متغير واحد بين كل خلتين متجاورتين، وبالتالي الخلايا التي تختلف بأكثر من متغير ليست مجاورة، فمثلاً في المخطط بثلاثة متغيرات الخلية 000 مجاورة للخلية 010، فيزيائياً كل خلية تكون مجاورة للخلايا التي تكون بعدها أو تالية لها مباشرة في أي من الاتجاهات الأربع أفقياً أو عمودياً، الشكل (15-5) يشرح عملية تجاور الخلايا لمخطط كارنو夫 بأربع متغيرات، إذ تشرح الأسهم التجاور لكل خلية.




الشكل (15-5) تجاور الخلايا في مخطط كارنو夫 لأربعة 4 متغيرات 4-variable map

### ملاحظة 1:

نلاحظ أنه في الجدول تم وضع الحالة '11' قبل الحالة '10' لسبب أن كل مربعين متجاورين يجب أن يختلفا بقيمة واحدة.

	C 0	C 1
AB 00	0	1
01	2	3
11	6	7
10	4	5



ترتيب صحيح

ترتيب خاطئ

لأنه يتحقق تجاور بين كل حالتين متناظرتين

وكذلك الأمر للحالة الأولى تجاور الحالة الأخيرة (دائرى)

على مخطط كارنوف نلاحظ عدد من حالات التجاور والتوضيح نضع أرقام الخلايا:

(0,2)	(2,6)	(6,4)	(0,4)
(1,3)	(3,7)	(7,5)	(1,5)
(0,1)	(2,3)	(6,7)	(4,5)

حالات غير متجاورة:

(1,4)	(0,5)	(0,3)	(2,7)	(1,2)
-------	-------	-------	-------	-------

## ملاحظة 2:

في بعض المراجع تأخذ تعريف مشابهة تكون على الشكل التالي:

الحد الأصغرى: فإذا أخذنا متغيرين A, B وأخضعنها لعملية آند AND، عندها يمكن تشكيل أربع تشكيلات متميزة

هي  $AB$ ,  $A\bar{B}$ ,  $A\bar{B}$ ,  $\bar{A}\bar{B}$

يعرف الشكل القياسي لأى تعبير منطقي بأنه عبارة عن مجموعة

يمكن كتابة التعبير السابق بالشكلين التاليين:

مجموع المضاريب:

$$F(A,B,C) = \sum m(2,3,4,6,7)$$

حدود صغرى

أو بالشكل

مضروب مجامي:

$$F(A,B,C) = \prod M(0,1,5)$$

حدود كبيرى

حيث يمكن استنتاج أي شكل من الشكل الآخر حيث أن مجال الأرقام:  $0 \rightarrow 2^n - 1$  ويمكن استنتاج أحد الشكلين من الآخر بالبحث عن الأرقام العشرية الموجودة في أحد الأشكال وغير موجودة في الشكل الآخر.

## مثال

إذا كان لدينا التعبير المنطقي معطى بالشكل:

$$F(A,B,C,D) = \prod M(2, 3, 4, 5, 6, 7, 8, 9, 11, 13, 14, 15)$$

حيث أن عدد المتغيرات  $n=4$

ومنه مجال الأعداد

$$\begin{aligned} 0 &\longrightarrow 2^n - 1 \\ 0 &\longrightarrow 15 \end{aligned}$$

التعبير المنطقي معطى على شكل مضروب مجامي، يمكن أن نستنتج منه شكل مجموع مضاريب عن الطريق إيجاد الأرقام العشرية الناقصة في التعبير على شكل مضروب مجامي، نحصل على التعبير على شكل مجموع مضاريب

$$F(a,b,c,d) = \sum m(0,1,10,12)$$

### ملاحظة 3:

اختيار الشكل المناسب للتعبيرات المنطقية يكون بناء على شكل الدائرة المطلوب، فإذا كنا نريد دائرة في شكل أند – أور AND-OR Structure نختار شكل مجموع مضاريب، أما إذا أردنا دائرة في شكل OR-AND Structure، نختار شكل مضروب مجامي.

## 2-5 تبسيط التعبيرات المنطقية باستخدام مخططات كارنوف

### Logic Simplification Using Karnaugh Map

عرفنا سابقاً أن عدد الخلايا في مخططات كارنوف يعتمد على عدد المتغيرات (المدخلات). وبالتالي كل خلية في مخطط كارنوف تقابل تركيبة محتملة من تركيبات الدخل.

## 1-2-5 تبسيط التعبير البوليني على شكل مجموع مجموع مضاريب SOP Karnaugh Map SOP Minimization

لاختصار وتبسيط التعبير البوليني على شكل مجموع مضاريب SOP باستخدام مخططات كارنوف نتبع التالي:

نكتب التابع على شكل مجموع مضاريب قياسي، إن لم يكن بالشكل القياسي.

نضع واحد 1 في مخطط كارنوف مقابل كل حد موجود في التعبير البوليني.

نقوم بتعجمي الواحدات في المخطط على شكل تطويقة مؤلفة من عدد من الواحدات يكون إما

1 أو 2 أو 4 أو 8 أو 16

أي عدد من المجموعة (1,2,4,8,16)، بحيث نختار دائماً:

- المجموعة التي تحتوي أكبر عدد من الوحدات.
  - يجب أن تكون كل خلية في المجموعة مجاورة للأخرى.
  - يجب أن تكون "الوحدات" مجاورة هندسياً بشكل أفقي أو عمودي.
  - يجب أن يكون عدد الجموعات أقل ما يمكن.
  - كل واحد 1 في المخطط يجب أن يكون محتوى في مجموعة واحدة على الأقل.
  - أي واحد 1 في مجموعة يمكن أن يضمن في مجموعة أخرى.
  - إذا بقى "وحدات أو واحد 1" لا يمكن جمعهم ضمن أي مجموعة توضع ضمن مجموعة خاصة بهم.
- كل مجموعة تحتوي وحدات 1 تقابل حد مضروب يتكون من المتغيرات التي تكون في شكل واحد فقط (إما متغير متمم أو غير متمم) ضمن المجموعة، المتغيرات التي تكون في المجموعة بشكليين متمم وغير متمم تمحى، وذلك حسب القاعدة المتغير ومتنهمه يساوي الواحد 1.
- نحدد حد الضرب الأصغرى minimum product term لكل مجموعة على الشكل التالي:

### من أجل مخطط كارنو夫 بثلاثة متغيرات : 3-Variable Map

- المجموعة التي تحتوي على خلية واحدة 1-Cell Group 1، تنتج حد مضروب بثلاثة 3 متغيرات.
- المجموعة التي تحتوي على خلتين 2-Cell Group 2، تنتج حد مضروب بمتغيرين 2.
- المجموعة التي تحتوي على أربع 4 خلايا 4-Cell Group 4، تنتج حد مضروب بمتغير واحد 1.
- المجموعة التي تحتوي على ثمان 8 خلايا 8-Cell Group 8، تنتج القيمة واحد 1 من أجل التعبير المنطقي.

### من أجل مخطط كارنو夫 بأربع متغيرات : 4-Variable Map

- المجموعة التي تحتوي على خلية واحدة 1-Cell Group 1، تنتج حد مضروب بأربع 4 متغيرات.
- المجموعة التي تحتوي على خلتين 2-Cell Group 2، تنتج حد مضروب بثلاثة 3 متغيرات.
- المجموعة التي تحتوي على أربع 4 خلايا 4-cell Group 4، تنتج حد مضروب بمتغيرين 2.
- المجموعة التي تحتوي على ثمان 8 خلايا 8-Cell Group 8، تنتج حد مضروب بمتغير واحد 1.
- المجموعة التي تحتوي على ست عشرة خلية 8-Cell Group 8، تنتج القيمة واحد 1 من أجل التعبير المنطقي.


عندما يتم تحديد كل حدود المضاريب الأصغرى من مخطط كارنو夫، يتم تجميعها لتشكيل التعبير الأصغرى المبسط على شكل مجموع مضاريب SOP.

الشكل (16-5) يعرض أمثلة على مخططات كارنو夫 بثلاث متغيرات موضعية عليها الوحدات، والتطبيقات لتشكيل المجموعات، ومحددة عليها الحدود الأصغرية.

من الشكل (16-5) التعبير البسيط على شكل مجموع مضاريب

$$AB + BC + \overline{A}\overline{B}\overline{C} \quad \text{بالنسبة لـ (a)}$$

$$\overline{B} + \overline{A}\overline{C} + AC \quad \text{بالنسبة لـ (b)}$$




الشكل (16-5) تبسيط تعبير مجموع مضاريب باستخدام مخطط كارنو夫 بثلاث متغيرات

الشكل (17-5) يعرض أمثلة على مخططات كارنو夫 بأربع متغيرات موضعية عليها الوحدات، والتطبيقات لتشكيل المجموعات، ومحددة عليها الحدود الأصغرية.

من الشكل (17-5) التعبير البسيط على شكل مجموع مضاريب

$$\overline{AB} + \overline{A}\overline{C} + A\overline{BD} \quad \text{بالنسبة لـ (c)}$$

$$\overline{D} + A\overline{BC} + B\overline{C} \quad \text{بالنسبة لـ (d)}$$



الشكل (17-5) تبسيط تعبير مجموع مضاريب باستخدام مخطط كارنو夫 بأربع متغيرات

## 2-2-4 تبسيط التعبير البوليني على شكل مجموع مضروب مجاميع POS

### Karnaugh Map POS Minimization

لاختصار وتبسيط التعبير البوليني على شكل مضروب مجاميع POS باستخدام مخططات كارنو夫 نتبع نفس الخطوات التي اتبناها عند إيجاد الشكل البسيط على شكل مجموع مضاريب SOP على أن نستبدل الواحدات بالأصفار كما يلي:

نكتب التابع على شكل مضروب مجاميع POS إن لم يكن بالشكل القياسي.

نضع صفر 0 في مخطط كارنو夫 مقابل كل حد موجود في التعبير البوليني.

نقوم بتجميع الأصفار في المخطط على شكل تطويقة مؤلفة من عدد من الأصفار يكون (1,2,4,8,16)، بحيث نختار دائمًا المجموعة التي تحتوي أكبر عدد من الأصفار، على أن تكون كل خلية في المجموعة مجاورة للأخرى.

كل صفر 0 في المخطط يجب أن يكون محتوى في مجموعة واحدة على الأقل. وأي صفر 0 في مجموعة يمكن أن يضمن في مجموعة أخرى.

كل مجموعة تحتوي أصفار تقابل حد مجموع يتكون من المتغيرات التي تكون في شكل واحد فقط (إما متغير متمم أو غير متمم) ضمن المجموعة، المتغيرات التي تكون في المجموعة بشكلين متمم وغير متمم تمحذف، وذلك حسب القاعدة المتغير ومتتممه يساوي الواحد 1.

نحدد حد المجموع الأعظمي maximum sum term لكل مجموعة كما قمنا بتحديده عند إيجاده بشكل مجموع مضاريب.

عندما يتم تحديد كل حدود المجاميع الأصغرية من مخطط كارنو夫، نقوم بتطبيق عملية الضرب عليها لتشكيل التعبير الأصغرى البسيط على شكل مضروب مجاميع POS.

الشكل (18-5) يعرض أمثلة على مخططات كارنو夫 بثلاث وأربع متغيرات موضعية عليها الأصفار، والتطبيقات لتشكيل المجموعات، ومحددة عليها الحدود الأصغرية.


من الشكل (18-5) التعبير البسيط على شكل مضروب مجاميغ

بالنسبة للمخطط كارنو夫 بثلاث متغيرات

$$A(\bar{B} + C)$$

بالنسبة للمخطط كارنو夫 بأربع متغيرات

$$(C + D)(A + B + D)(\bar{A} + B + C)$$




الشكل (18-5) تبسيط تعبير مضروب مجاميغ باستخدام مخطط كارنو夫 بثلاث وأربع متغيرات

### 3-5 استنتاج التعبيرين، مجموع المضاريب ومضروب الجاميع من مخطط كارنو夫

#### Derivation POS and SOP Using the Karnaugh Map

عندما يكون مخطط كارنو夫 لتعبير بولياي على شكل مجموع مضاريب SOP معطى، فإنه يمكن مباشرة من نفس مخطط كارنو夫 استنتاج التعبير البولياي المكافئ على شكل مضروب مجاميغ POS، وذلك بوضع أصفار في الخلايا الفارغة في الجدول، ومن ثم إيجاد الحدود الأصغرية، والعكس أيضاً عند توفر مخطط كارنو夫 لتعبير بولياي على شكل مضروب مجاميغ POS فإنه يمكن إيجاد التعبير البولياي على شكل مجموع مضاريب SOP منه، وذلك بوضع واحات في الخلايا الفارغة ومن ثم إيجاد الحدود الأصغرية.

الشكل (19-5) يعرض مثال لمخطط كارنو夫 بثلاثة متغيرات، عليه تظهر الوحدات والأصفار، مع تحديد المجموعات والحدود الأصغرية.



الشكل (19-5) يعرض مثال لمخطط كارنو夫 بثلاثة متغيرات يمكن استنتاج منه التعبيرات البوليانية مباشرة

من الشكل (19-5) نلاحظ

التعبير المبسط على شكل مجموع مضاريب SOP يكون

$$AC + A\bar{B} = A(\bar{B} + C)$$

التعبير المبسط على شكل مضروب مجامي POS يكون


$$A(\bar{B} + C)$$

نلاحظ أن التعبيرين المبسطين متشابهين وهي من الحالات التي قد تحدث أن يكون كلا التعبيرين لهما نفس الحدود والمتغيرات.

الشكل (20-5) يمثل عملية تبسيط تعبير بولياني على شكل مضروب مجامي مثل جدول كارنو夫 لأربعة متغيرات، ومن نفس الجدول نستنتج التعبير البولياني القياسي والمبسط على شكل مجموع مضاريب، وظهور علي الجداول الواحدات والأصفار، مع تحديد المجموعات والحدود الأصغرية.

### ملاحظة

إذا كان لدينا تعبير مثل باستخدام جدول الحقيقة، يمكن من جدول الحقيقة مباشرة أن نمثل الحدود على مخططات كارنو夫.



الشكل (20-5) يعرض مثال لمخطط كارنو夫 بأربعة متغيرات يمكن استنتاج التعبيرات البوليانية منه مباشرة


#### 4-5 الحالات أو الشروط غير الهامة “Don’t Care” Conditions

تُصمم بعض الدوائر المنطقية بحيث لا تعطي في خرجها أية قيمة عند تطبيق قيم على دخلها، وذلك بسبب أن قيم الدخول هذه لن تؤثر على عمل الدائرة، فلا يهم المصمم أن يأخذ بعين الاعتبار هذه القيم. تدعى هذه الحالات (الشروط) بالحالات غير الهامة أو غير المعرفة **Don’t Care Condition** ويرمز لها ب X في جدول الحقيقة أو مخطط كارنو夫

يمكن الاستفادة من الحالات غير المعرفة في تبسيط الدوائر المنطقية، إذ يمكن اعتبار X حد مجموع مضاريب (1) أو مضروب مجامي (0). يظهر جدول الحقيقة ومخطط كارنو夫 التاليين لأربع متغيرات، حيث يحتوي حالات غير هامة، ويظهر كيف يتم الاستفادة منها في عملية الاختصار.

A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	X
1	0	1	1	X
1	1	0	0	X
1	1	0	1	X
1	1	1	0	X
1	1	1	1	X

Don't Care



ويكون التعبير المنطقي قبل استخدام الحالات غير الهامة يكون:

$$Y = A\bar{B}\bar{C} + \bar{A}BCD$$

والتعبير المنطقي مع استخدام الحالات غير الهامة يكون:

$$Y = A + BCD$$

ونلاحظ أن ادخال الحالات غير الهامة في علمية التبسيط ساعد في اعطاء شكل أكثر اختصاراً للتعبير المنطقي وبالتالي دائرة أكثر تبسيطاً.

## تدريبات

1- ما هي قيمة كل من A,B,C التي تجعل كل من التعبيرات التالية واحدة 1 ومرة صفر 0 :

- a) A+B      b) AB      c)  $\bar{A} B \bar{C}$       d)  $(\bar{A} + B + \bar{C})$

2- اكتب جدول الحقيقة للتعبير البوليانية التالية:

- a) X=(A+B)C+B      b) (A+BC)(\bar{B} + \bar{C})      c)  $(\bar{A} + \bar{B}) C$   
 d) (A + B)(B + C)(C + A)      e) AB + BC + CA      f) A \bar{B} + A \bar{C} + B \bar{C}

3- ما هي قيمة كل من A,B,C التي تجعل كل من التعبيرات التالية مرة واحدة 1 ومرة صفر 0 :

- a) A+B      b) AB      c)  $\bar{A} B \bar{C}$       d)  $(\bar{A} + B + \bar{C})$

4- استخدم جبر بول في تبسيط التعبيرات التالية:

- a) BD+B(D+E)+D(D+F)      b) AB+  $(\bar{A} \bar{B}) C + A$   
 c)  $\bar{A} B + \bar{A} B \bar{C} + \bar{A} B C D + \bar{A} B \bar{C} \bar{D} E$       d)  $(\bar{A} + A)(A B + A B \bar{C})$   
 e) A(A+B)      f) A \bar{B} \bar{C} + A \bar{B} C + ABC  
 g) A(A+\bar{A}B)      h) A(\bar{A}+AB)  
 i)  $\bar{B} \bar{C} D + \bar{B} \bar{C} \bar{D} + B$       g)  $(B + \bar{B}) + (B C + B C \bar{D})$

5- اكتب التعبيرات التالية في شكل مجموع مضاريب قياسي SOP

- a)  $(A+)(\bar{B} C)C$       b)  $(A+B)(C+\bar{B})$   
 c)  $(\bar{A}+A)(A B + A B \bar{C})$       d)  $A+B(AC+(B+C)D)$

6- اكتب جدول الحقيقة لكل تعبير من التعبيرات في التمرين السابق 5.

7- استخدم مخطط كارنوف لتبسيط كل واحد من التعبيرات الموجودة في التمرين 4.

8- باستخدام مخططات كارنوف بسط كل من التعبيرات البوليانية التالية:


- a)  $A \bar{B} \bar{C} D + A \bar{B} C \bar{D} + A B C \bar{D} + \bar{A} B \bar{C} D + A B \bar{C} D + \bar{A} B C \bar{D}$   
 b)  $A B C \bar{D} + A B \bar{C} D + \bar{A} B \bar{C} D + \bar{A} B C \bar{D} + A \bar{B} \bar{C} D + A B C D + A B \bar{C} \bar{D}$

9- استنتج من التمرين السابق الشكل القياسي للتعبير البوليان على شكل مضروب مجامي POS.


- 10- استنتج الشكل المبسط على شكل مضروب مجاميع POS من مخطط كارنو夫 من التمرين 8.
- 11- أكتب جدول الحقيقة لكل تعبير من التعبيرات في التمرين السابق.
- 12- ارسم مخطط كارنو夫 بثلاثة متغيرات، وأربع متغيرات وحدد على كل منها القيمة الثنائية والعشرية المقابلة لكل خلية في المخطط.
- 13- ارسم الدائرة المنطقية الممثلة بالعبارات التالية:

- a)  $A + B + C + D$
- b)  $ABCD$
- c)  $A + BC$
- d)  $ABC + \bar{A}B\bar{C}\bar{D}$


14- حدد أي الدوائر التالية متكافئة في الشكل (21-5).




(a)



(b)




الشكل (21-5)



- 15- صمم دائرة منطقية تقوم بتحويل شفرة ثنائية مكونة من 4 خانات إلى الشفرة الرمادية، ثم قم ببناء الدائرة، باستخدام بوابات ناند فقط NAND فقط.

- 16- صمم دائرة منطقية لها ثلاث مدخلات تمثل عدد ثنائي وخرجها المتمم الثنائي COMPLEMENT 2' لهذا العدد.

17- اكتب التعبير البوليفي للدوائر المنطقية في الشكل (22-5)



الشكل (22-5)

18- من جداول الحقيقة التالية، استنتج التعبيرات البوليفية على شكل مجموع مضاريب SOP ، وعلى شكل مضروب .POS .نجمي

$ABCD$	$X$	$ABCD$	$X$
0 0 0 0	1	0 0 0 0	0
0 0 0 1	1	0 0 0 1	0
0 0 1 0	0	0 0 1 0	1
0 0 1 1	1	0 0 1 1	0
0 1 0 0	0	0 1 0 0	1
0 1 0 1	1	0 1 0 1	1
0 1 1 0	1	0 1 1 0	0
0 1 1 1	0	0 1 1 1	1
1 0 0 0	0	1 0 0 0	0
1 0 0 1	1	1 0 0 1	0
1 0 1 0	0	1 0 1 0	0
1 0 1 1	0	1 0 1 1	1
1 1 0 0	1	1 1 0 0	1
1 1 0 1	1	1 1 0 1	0
1 1 1 0	0	1 1 1 0	0
1 1 1 1	1	1 1 1 1	1

$ABC$	$X$	$ABC$	$X$
0 0 0	0	0 0 0	0
0 0 1	1	0 0 1	0
0 1 0	0	0 1 0	0
0 1 1	0	0 1 1	0
1 0 0	1	1 0 0	0
1 0 1	1	1 0 1	1
1 1 0	0	1 1 0	1
1 1 1	1	1 1 1	1

$ABCD$	$X$
0 0 0 0	0
0 0 0 1	0
0 0 1 0	1
0 0 1 1	0
0 1 0 0	1
0 1 0 1	1
0 1 1 0	1
0 1 1 1	0
1 0 0 0	0
1 0 0 1	1
1 0 1 0	0
1 0 1 1	1
1 1 0 0	1
1 1 0 1	0
1 1 1 0	0
1 1 1 1	1



19- صمم دائرة منطقية لجهاز نزار محولة السرقة، تعطي في خرجها Z الحالة المرتفعة High عندما يطلق هذا الجهاز، وذلك عندما يكون داخلي الدائرة B أو C، أو كلاهما بالحالة المنخفضة Low، وللذان يمثلان عدم فتح قفل الباب الأمامي بالمفتاح المخصص، ويكون بنفس الوقت قيمة الدخل A بالحالة المرتفعة High والذي يمثل فتح الباب.

- 20- صمم دائرة منطقية لها أربع مداخل ثنائية وعلى خرجها مصباحان.
- 1- يضيء المصباح الأول في حال كان عدد الوحدات على الدخل عدد فردي.
  - 2- يضيء المصباح الثاني في حال كان المكافئ العشري للعدد المدخل أولي.


21- يراد التحكم بفتح وإغلاق باب كراج سيارات علماً أنه عند وصول السيارة إلى باب الكراج يتم فتح الباب وبعد دخول السيارة يتم إغلاق الباب. يتتوفر لدينا الحساسات التالية:

الحساس $S_0$	$"\text{معرفة وجود سيارة أمام الباب}"$	
	$\left. \begin{array}{l} \text{وجود سيارة} \\ \text{عدم وجود سيارة} \end{array} \right\}$	$S_0 = 0$
		$S_0 = 1$
الحساس $S_1$	$\left. \begin{array}{l} \text{الباب مغلق تماما} \\ \text{الباب ليس مغلق تماما} \end{array} \right\}$	
الحساس $S_2$	$\left. \begin{array}{l} \text{الباب مفتوح تماما} \\ \text{الباب ليس مفتوح تماما} \end{array} \right\}$	

22- من أجل مخططات كارنوف التالية والمحدد على كل خلية أحد المقابل لها، أوجد التعبير البوليفاني المبسط وارسم الدائرة المعبرة عنه.



23- من أجل خلطات كارنو夫 التالية أوجد التعبير البوليان المبسط وارسم الدائرة المغيرة عنه.




24- ليكن لدينا الدوائر المنطقية في الشكل (23-5)

- أكتب التعبير المنطقي على شكل مجموع مضاريب SOP.


- استنتج جدول الحقيقة للدائرة المنطقية.

- أكتب التعبير المنطقي على شكل مضروب مجامي POS.
- ارسم الدائرة المنطقية للتعبير على شكل مضروب مجامي POS.




الشكل (23-5)

25- أثبت أن الدوائر المنطقية في (b) هي الشكل المختصر للدوائر المنطقية في (a) الشكل (24-5).



الشكل (24-5)

-26- ارسم شكل موجة الخرج للبوابات المنطقية للدائرة المنطقية في الشكل (25-5)، عندما يطبق على دخلها الإشارات .A,B




الشكل (25-5)

-27- صمم دائرة منطقية تركيبية تعطي في خرجها X الحالة المرتفعة HIGH عندما يكون كلا دخلي الدائرة C , D بالحالة المنخفضة LOW، ويكون بنفس الوقت قيمة كل من الدخلين A و B أو أحدهما بالحالة المرتفعة HIGH.

-28- صمم دائرة منطقية لجهاز السرقة تعطي في خرجها Z الحالة المرتفعة HIGH عندما يطلق هذا الجهاز، وذلك عندما دخل الدائرة B أو C أو كلاهما بالحالة المنخفضة LOW، وللذان يمثلان عدم فتح قفل الباب الأمامي بالمفتاح المخصص، ويكون بنفس الوقت قيمة الدخل A بالحالة المرتفعة HIGH، والذي يمثل فتح الباب.

## المصطلحات والعبارات الرئيسية و اختصاراتها Key Terms and Abbreviations

الصفحة	الترجمة	المصطلح أو العبارة	الصفحة	الترجمة	المصطلح أو العبارة
159	Distributive Laws	قوانين التوزيع	149	Boolean Algebra	جبر بول
165	DeMorgan's Theorems	نظريات ديمورغان	149	Logical Variable	المتغير المنطقي
166	Dual Theorem	مبدأ الشتوية	150	Logical Operations	العمليات المنطقية
170	Product-of-Sums Form (POS)	شكل مضروب مجاميع	150	Boolean Multiplication	الضرب البولياي
171	The Standard SOP Form	الشكل القياسي لمجموع المضاريب	150	Product Term	حد الضرب
173	The Standard POS Form	الشكل القياسي مضروب مجاميع	150	Boolean Addition	الجمع البولياي
180	The Karnaugh Map	مخططات كارنوف	150	Sum Term	حد المجموع
180	Quine McClusky	طريقه كوين مكلوسكي	151	Logical Expression	التعبير المنطقي
181	3-Variable Map	مخطط بثلاث متغيرات	152	Truth Table	جدول الحقيقة
181	4-Variable Map	مخطط بأربع متغيرات	153	Logic Circuit	الدائرة المنطقية
185	Minimum Product Term	حد الضرب الأصغرى	153	Logic Diagram	المخطط المنطقي
185	1-Cell Group	مجموعة الخلية واحدة	155	Sum-of-Products Form (SOP)	شكل مجموع مضاريب
187	Maximum Sum Term	حد المجموع الأعظمى	158	Commutative Laws	قوانين التبديل
190	Don't Care Condition	الحالات (الشروط) غير المأمة أو غير المعرفة	159	Associative Laws	قوانين التجميع



## الفصل السادس 6

# الدوائر المنطقية التوافقية

## Combinational Logic Circuits



## الأهداف العامة للفصل Chapter Objectives

عندما تكمل هذا الفصل سوف تكتسب مجموعة من الخبرات والمعرف وينبغي أن تكون قادراً على:

- التعرف على الدوائر المنطقية التوافقية *Combinational Logic Circuits* وما المقصود بها.
- دراسة وتحليل وتصميم أهم الدوائر المنطقية التوافقية.
- التعرف على أهم شرائح الدوائر المتكمالة ICs للدوائر المنطقية التوافقية.
- تحليل وتصميم أهم الدوائر الحسابية كدوائر الجمع Adders المختلفة.
- فهم وظيفة الدوائر التوافقية الأساسية لاستخدامها في الأنظمة الرقمية، وهذه الدوائر هي:
  - معرفة تمثيل وتصميم دائرة المقارن *Comparator*.
  - معرفة تمثيل وتصميم دائرة محلل الشفرة *Decoder*.
  - معرفة تمثيل دائرة المشفر *Encoder*.
  - معرفة تمثيل دائرة اختيار البيانات *Multiplexer*.
  - معرفة وتمثيل دائرة موزع البيانات *Demultiplexers*.

## 1 – مقدمة Introduction

في الفصول السابقة تمت دراسة البوابات المنطقية كأساسيات منفردة، وتم استعراض كيفية تصميم الدوائر المنطقية البسيطة باستخدام هذه البوابات، من خلال كتابة التعبير البوليانية للدوائر المنطقية واختصار هذه التعبير ومن ثم رسم الدائرة، في هذا الفصل سوف نتناول كيفية تحليل وتصميم الدوائر المنطقية Logic Circuit Design حيث سيتم شرح خطوات التصميم بالتفصيل ابتداءً من تحديد مواصفات الدائرة، ثم كتابة التعبير المنطقية، فتبسيط تلك التعبير إما باستخدام نظريات الجبر البوليان أو باستخدام مخططات كارنوف، أخيراً بناء الدائرة المنطقية التي تم تصميمها، إما باستخدام البوابات الأساسية OR و AND و NOR، أو باستخدام نوع واحد من البوابات NOT.

إن تصميم الدوائر باستخدام البوابات وفي حالة عدم وجود عناصر التخزين، فإن هذه الدوائر التي نحصل عليها تصنف بالدائرة المنطقية التوافقية Combinational Logic Circuit حيث يعتمد مستوى الخرج صفر 0 أو واحد 1 في أي لحظة زمنية على مستوى المدخل للدائرة. سنقوم بعرض بعض هذه الدوائر التي تقوم بأداء وظائف مفيدة، والتي يتوفر أغلبها بصورة جاهزة في شكل دوائر متكاملة Integrated Circuits، بحيث يمكن شراؤها واستخدامها مباشرة في بناء الأنظمة الرقمية.

## 2 – الدوائر المنطقية التوافقية Combinational Logic Circuits

جميع الدوائر المنطقية التي تعاملنا معها حتى الآن هي دوائر منطقية توافقية (Combinational Logic Circuit)، أو ترابطية، وسميت بالتوافقية لأن وظيفة الدائرة تقتصر على ربط متغيرات الدخل بعمليات منطقية لتوليد متغيرات الخرج، ومن الواضح أن الخرج في الدوائر التوافقية يعتمد فقط على القيم الحالية للدخل، فمتي ما تغيرت قيم الدخل تغيرت معها قيم الخرج.

- تكون الدائرة التوافقية، من مجموعة من متحولات الدخل، ومن مجموعة من البوابات المنطقية، ومن مجموعة من متحولات الخرج.
- تستقبل الدائرة إشارات الدخل وحدات 1 وأصفار 0 تعالجها وتولد إشارات الخرج أيضاً وحدات 1 وأصفار 0.
- يمكن تمثيل دائرة المنطق التوافقية بصدقوق له مجموعة من المدخل ومجموعة من المخارج التي يمكن أن تكون مدخلاً تغذى مجموعة أخرى من الدوائر، الشكل (6-1) يظهر ذلك.



الشكل (6-1) يمكن تمثيل دائرة المنطق التوافقية بصدقوق له مجموعة من المدخل ومجموعة من المخارج


في هذا الفصل سنقوم بدراسة بعض الدوائر التوافقية الشائعة الاستخدام في الأنظمة الرقمية نظراً لقيامها بأداء وظائف مفيدة يتكرر ظهورها في تلك الأنظمة، ومن هذه الدوائر دوائر الجمع.

### 1-2 دوائر الجمع Adders

الجومع هي دوائر مهمة في الحواسيب والأنظمة الرقمية الأخرى التي تعامل البيانات الرقمية، وعملية الجمع من العمليات الرئيسية فيها، وفهم عملية الجمع يعتبر مهم أثناء دراسة الأنظمة الرقمية.

#### 1-1-2 الجامع النصفي The Half-Adder

الجامع النصفي (HA) هو أبسط أنواع الجومع، وهو عبارة عن دائرة منطقية تقوم بجمع خانتين ثنائيتين إلى بعضهما البعض وإيجاد حاصل الجمع (Sum) والحمل أو الفيض (Carry) كما هو موضح بالمخطط المنطقي في الشكل (2-6).



الشكل (2-6) المخطط الصندوقي للجامع النصفي (The Half-Adder (HA))

بالعودة إلى قواعد الجمع التي درسناها سابقاً يمكن مراجعتها بالجدول (1-6)، حيث المدخلات هي A,B والمخرج يمثل حاصل الجمع (S) والباقي المدخل أو الحمل (C)


المدخلات		الخرج	
A	B	حاصل الجمع Sum(S)	الحمل Carry(C)
0	0	0	0
0	0	1	0
0	1	1	0
0	1	1	1

الجدول (1-6) قواعد الجمع من أجل جمع خانتين ثنائيتين

نلاحظ أن الجامع النصفي هو دائرة تقبل رقمين ثنائيين على مدخلاتها وتنتج رقمين ثنائين على مخارجها كل منها بخانة واحدة، خانة الجمع، وخانة الحمل، ومن الجدول (6-1) نلاحظ أن التعابير المنطقية للخرج يمكن أن تستنتج كتوابع للدخل، حيث الخرج الحمل يكون واحد 1 فقط عندما يكون كل من المدخلين A,B واحد 1، لذلك يمكن أن يعبر عنه ببوابة آند AND، الخرج الجمع يكون واحد 1 عندما يكون المدخلين A,B غير متساويين، لذلك يمكن أن يعبر عنه ببوابة أور المقصورة XOR. والدائرة المنطقية المعبرة عن الجامع النصفي تكون في الشكل (6-3) التي توضح كيفية توصيل المدخلين A,B والحصول على الخرجين C,S وللذان يتبعان جدول الحقيقة السابق، سرمز لحاصل الجمع بـ  $\Sigma$ .

$$C_{\text{out}} = AB$$

$$\Sigma = A \oplus B$$




الشكل (6-3) دائرة الجمع النصفي

### The Full-Adder 2-1-2 الجامع الكامل

عند جمع الأعداد الثنائية وجدنا أنه عند جمع خانتين (2 بت) غالباً ما يتبقى مقدار يسمى الباقي أو الحمل (Carry) الذي يجب أن يرحل ليجمع مع المخانة التالية، وعلى هذا فإن الجمع يكون لثلاثة أرقام أو خانات (Bits) وليس رقمين فقط، وبالتالي فإن الجامع النصفي لن يستطيع العمل في هذه الحالة، ونكون في حاجة إلى دائرة جديدة تستطيع جمع ثلاثة أرقام في نفس الوقت، وهذه الدائرة تسمى بدائرة الجامع الكامل (Full-Adder) FA، ويرمز للجامع الكامل بـ FA.

دائرة لجامع الكامل هي دائرة توافقية تستطيع جمع ثلاثة أرقام (Bits)، في نفس الوقت، تتكون من ثلاثة مدخلات وخرجين، اثنان من المدخلات هما A,B يمثلان الرقمين المراد جمعها والدخل الثالث الحمل السابق هو  $C_{\text{in}}$  (Input carry)، مثل الرقم الباقي أو المرحل من جمع الرقمين السابقين، والخرجان هما حاصل الجمع (Sum) والحمل الناتج  $C_{\text{out}}$  (Output carry) كما هو موضح بالمخطط المنطقي في الشكل (6-3).



الشكل (6-3) المخطط الصنديوقي لدائرة الجامع الكامل (FA)

والجدول (2-6) يعرض قواعد الجمع في حالة الجامع الكامل FA، وهي قواعد الجمع من أجل جمع ثلاث خانات ثنائية.

المدخلات			الخرج	
A	B	C <sub>in</sub>	حاصل الجمع Sum(S)	الحمل الناتج Carry( C <sub>out</sub> )
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

الجدول (2-6) قواعد الجمع في حالة الجامع الكامل (FA)

دائرة الجامع الكامل FA هو دائرة تقبل ثلاث أرقام ثنائية على مداخلها وتنتج رقمين ثنائيين على مخارجها، خانة الجمع، وخانة الحمل، من الجدول (2-6) نلاحظ أن التعبير المنطقي للخرج يمكن أن تستنتج كتابع للدخل على الشكل التالي حيث سنرمز لحاصل الجمع بـ  $\Sigma$ ، وللحمل بـ  $C_{out}$ :

$$\Sigma = \bar{A}\bar{B}C_{in} + \bar{A}B\bar{C}_{in} + ABC_{in} + A\bar{B}\bar{C}_{in}$$

$$\Sigma = (\bar{A}\bar{B} + AB)C_{in} + (\bar{A}B + A\bar{B})\bar{C}_{in}$$

$$\Sigma = (\overline{A \oplus B})C_{in} + (A \oplus B)\bar{C}_{in} =$$


$$\Sigma = (A \oplus B) \oplus C_{in}$$

$$C_{out} = \bar{A}BC_{in} + A\bar{B}C_{in} + ABC_{in} + A\bar{B}\bar{C}_{in}$$


$$C_{out} = (\bar{A}B + A\bar{B})C_{in} + AB(C_{in} + \bar{C}_{in})$$

$$C_{out} = (A \oplus B)C_{in} + AB$$

لاحظ أن الخرج الذي يمثل الجمع يمكن أن نعبر عنه ببواطي XOR أو المقصورة ، الأولى دخلها A، والثانية دخلها (C<sub>in</sub>) كما في الشكل (4-6)، والدائرة المنطقية الكاملة المعبرة عن الجامع الكامل تكون في الشكل (6-5)، التي توضح كيفية توصيل المدخل A,B,C<sub>in</sub> والحصول على الخرجين الجمع S والحمل C<sub>out</sub> وللذان يتبعان جدول الحقيقة السابق.




الشكل (4-6) دائرة الخرج الذي يمثل الجمع في دائرة الجامع الكامل FA



الشكل (5-6) المخطط الصندوقي للجامع الكامل FA

من الشكل (5-6) نلاحظ أنه الجامع الكامل يتكون من دائرتين للجامع النصفي مع بوابة OR، والمخطط الصندوقي لدائرة الجامع الكامل باستخدام دائرة جامع نصفي عدد 2، وبوابة OR موضح في الشكل (6-6).



الشكل (6-6) دائرة الجامع الكامل FA باستخدام دائري جامع نصفي وبوابة OR

### 3-1-2 الجامع الثنائي التفرعي Parallel Binary Adders


كما وجدنا أن الجامع الكامل FA يستخدم من أجل عددين ثنائيين بخانة واحدة، مع خانة الحمل السابق للدخل input carry، لجمع عددين ثنائيين بأكثر من خانة واحدة يجب اضافة عدد من دوائر الجامع الكامل، عند جمع رقم ثنائي بخانة واحدة مع عدد آخر، كل عمود يولد خانة جمع، وخانة حمل يمكن أن يكون 0 أو 1، للعمود التالي على اليسار، كما هو موضح هنا حيث نجمع عددين بخانتين.

$$\begin{array}{r}
 & \text{خانة الحمل carry bit من العمود الأيمن} \\
 & \downarrow \\
 & 1 \\
 & 11 \\
 + & 01 \\
 \hline
 & 100
 \end{array}$$

في هذه الحالة بت الحمل يصبح بت جمع


بعد أن صمممنا دائرة الجامع الكامل أصبح بإمكاننا تصميم دائرة الجامع الثنائي لجمع عددين ثنائيين على التوازي، مؤلف كل منهما من عدد من الخانات n (n bit) وذلك بوصل n جامع كامل على التفرع، حيث يستخدم جامع كامل لجمع كل خانة في العدد. كمثال جمع عددين ثنائيين بخانتين 2-bit numbers يتطلب الاثنين جامع كامل، كل منهما لجمع خانة، والشكل (6-6) يوضح عملية جمع العدد A<sub>1</sub>A<sub>2</sub> مع العدد B<sub>1</sub>B<sub>2</sub>، حيث تم اعتبار حمل الدخل C<sub>in</sub> يساوي الصفر 0.

الناتج مؤلف من 3 خانات وهو  $\Sigma_3 \Sigma_2 \Sigma_1$ ، نلاحظ حمل الخرج النهائي C<sub>out</sub> أصبح الخانة الأكثر أهمية MSB من ناتج الجمع.



الشكل (6-7) دائرة الجامع الثنائي لعدد جمع عددين ثنائيين بخانتين 2-bit numbers


لاحظ أيضاً أنه يمكن بسهولة زيادة عدد خانات الجامع متعدد الخانات بزيادة عدد الجوامع الكاملة، بحيث نستطيع تصميم جامع بأي عدد من الخانات. على سبيل المثال الشكل (6-8) يظهر عملية جمع العدد 101 مع العدد 011، حيث نلاحظ أنه تم استخدام ثلاثة دوائر جامع كامل.




الشكل (6-8) الجامع الثنائي لعدد 101 مع العدد 011

#### 4-4-1-2 الجامع الثنائي التفرعي بأربع خانات Four-Bit Parallel Adders

يمكن جمع مجموعة مؤلفة من أربع خانات (نبل nibble) مع بعضها في دائرة واحدة، حيث توجد دائرة الجامع الثنائي التفرعي بأربع خانات 4-Bit Binary Adder على شكل دائرة متكاملة واحدة IC Parallel Adder 74HC283 تحمل الرقم وتحتوي كل دائرة متكاملة على أربعة جوامع كاملة، حيث توصل الخانات الأقل أهمية LSB من كل عدد في أقصى يمين الجوامع، والخانات الأكثر أهمية MSB توصل إلى أقصى اليسار في الجوامع، خانة حمل الخرج  $C_{out}$  لكل جامع توصل لحمل الدخل  $C_{in}$  للجامع التالي، كما في الشكل (6-9) الذي يظهر المخطط المنطقي لهذه الدائرة، والشكل (10-6) يظهر الرمز المنطقي، مع مخطط توزيع الأرجل (البنات).




الشكل (6-9) المخطط المنطقي Block diagram لدائرة الجامع الثنائي التفرعي بأربع خانات 4- Bit Binary Adder



الشكل (10-6) حيث (a) الرمز المنطقي Logic symbol، مع مخطط توزيع الأرجل (البناء) في (b) لدائرة المجموع الثنائي التفريعي بأربع خانات 4-Bit Binary Adder رقم 74HC283

يمكن ربطات وحدات جامع صغيرة لبناء جامع أكبر مثلاً إذا قمنا بربط وحدتي جامع ذو أربعة خانات نحصل على جامع ذو ثمانية خانات (بايت)، كما هو موضح في الشكل (11-6)، أي أننا يجب أن نقوم بتحجيم الحمل الخارج (Carry out) من الوحدة الأولى و إدخاله كحمل داخل (Carry in) إلى الوحدة الثانية.



الشكل (11-6) ربط جامعين بأربع خانات 4-Bit Binary Adder لتوسيع عدد خانات الجمع للعددين المجموعين

### مثال


اظهر كيف يمكن ربط جامعين بأربع خانات 4-Bit Binary Adder لجمع العدددين التاليين، حيث كل منهما بـ 8 خانات، لبناء جامع تفرعي بثمان خانات :8-bit parallel adder

$$B_8 B_7 B_6 B_5 B_4 B_3 B_2 B_1 = 10011110 \quad A_8 A_7 A_6 A_5 A_4 A_3 A_2 A_1 = 10111001$$

يتم الربط كما هو موضح بالشكل (12-6) حيث نستخدم اثنان من دائرة الجامع الثنائي بأربع خانات 74HC283 وتكون عملية الوصل بينهما عن طريق حمل الخرج البن التاسع carry output (pin 9) للجامع ذو الترتيب الأقل، مع حمل الدخل البن السابع (pin 7) carry input للجامع ذو الترتيب الأعلى، والبن السابع للجامع ذو الترتيب الأقل مع الأرضي حيث لا يوجد حمل دخل.

المجموع لعددين ثنائيين بثمان خانات يكون

$$\Sigma_9 \Sigma_8 \Sigma_7 \Sigma_6 \Sigma_5 \Sigma_4 \Sigma_3 \Sigma_2 \Sigma_1 = 101010111$$




الشكل (12-6) جمع عددين ثنائيين بثمان خانات باستخدام دوائر جوامع بأربع خانات

### ملاحظة

تستخدم معظم الحواسيب عملية الجمع مع المتمم لإجراء عملية الطرح، أي تم بتحويل عملية الطرح إلى الجمع مع سالب العدد المطروح.


## 2-2 المقارنات Comparators

العمل الرئيس لدوائر المقارنات Comparators هو مقارنة مقدار كميتين ثنائيين لتحديد العلاقة بين هاتين الكميتين، وبالتالي تحدد دائرة المقارن إذا كان هناك عددان متساويان أم لا، ويمكن تحديد هذا التساوي باستخدام البوابة أكس نور XNOR حيث يعطي خرجها واحد 1 إذا كان الدخلين لها متساوين، وصفر 0 في حال كان الدخلين مختلفين، الشكل (6-13) يوضح استخدام البوابة أكس نور XNOR كمقارن بدخلين لمقارنة خانتين.



الشكل (6-13) البوابة أكس نور XNOR كمقارن بسيط

لمقارنة عددين ثنائيين  $A$ ,  $B$  يحتوي كل منهما على خانتين، بالإضافة إلى البوابة أكس نور XNOR التي تحتاج منها اثنان لمقارنة كل خانة من العددين، تحتاج إلىربط خرج بوابتي أكس نور XNOR إلى مدخل بوابة آند AND التي تعطي واحد 1 = HIGH في حال كان العددين متساويان أي  $A=B$ ، أي خرج كل من بوابة البوابة أكس نور XNOR هو واحد، حيث الخانات الأقل أهمية LSB من العددين تقارن على البوابة  $G_1$ ، والخانات الأكثر أهمية تقارن على البوابة  $G_2$ ، الشكل (6-14)، يوضح ذلك.




الشكل (6-14) دائرة مقارنة عددين كل منهما بخانتين وتعطي واحد 1 = HIGH في حال التساوي



مثال

صمم مقارن مقارنة العددان الثنائيان، العدد 10 مع العدد 15  
الدائرة باستخدام بوابتي اكس نور XNOR تكون في الشكل (15-6) وهي تعطي واحد 1 على خرجها للدلالة على أن العددان  
متساويان



الشكل (15-6) دائرة مقارنة العدد 10 مع العدد 15 وتعطي واحد 1 للدلالة على تساوي العددان

يمكن استخدام المفهوم السابق في تصميم دائرة مقارن، دخلها عبارة عن خانتين ثانيةن نرمز لهما بالرموز A,B ولها ثلاثة مخارج، حيث كل خرج يعطي حالة الدخول فيما إذا كانتا متساويان، أو A أكبر من B، أو A أصغر من B، الشكل (16-6)  
يظهر المخطط المنطقي والدائرة بعد استنتاج مخارجها من جدول الحقيقة كما في الجدول (3-6):

الدخل Input		الخرج Output		
A	B	X A=B	Y B>A	Z B<A
0	0	1	0	0
0	1	0	1	0
1	0	0	0	1
1	1	1	0	0

الجدول (3-6) جدول الحقيقة لدائرة المقارن بخانتين


جدول الحقيقة لدائرة المقارن يكون كما يلي:

من جدول الحقيقة نستطيع الحصول على معادلة كل خرج كما يلي

$$X = \overline{A} \overline{B} + AB \Rightarrow (A = B)$$


$$Y = \overline{A} B \Rightarrow (A < B)$$

$$Z = A \overline{B} \Rightarrow (A > B)$$



الشكل (6-16) المخطط المنطقي والصندوقى لدائرة للمقارن Comparator

الدائرة المتکاملة للمقارن تحمل الرقم 74HC85، تكون دائرة مقارنة بأربع خانات 4-bit magnitude comparator، حيث تملك ثمانية مدخل، أربعة مدخل للعدد الأول A، والأربعة الأخرى للعدد الثاني B، ولها ثلاثة مخارج، حيث كل خرج يعطى حالة الدخل فيما إذا كانت متساوية، أو A أكبر من B، أو A أصغر من B، الشكل (6-17) يظهر الرمز المنطقي، مع مخطط توزيع الأرجل (البنات).



الشكل (6-17) حيث (a) يمثل الرمز المنطقي Logic symbol، مع مخطط توزيع الأرجل (البنات) Pin diagram في (b) للدائرة المتکاملة للمقارن بأربع خانات 4-bit magnitude comparator، التي تحمل الرقم 74HC85


## 3-2 محللات الشفرة Decoders

محلل الشفرة Decoder عبارة عن دائرة منطقية لها عدد من أطراف الدخل Inputs Lines، يساوي  $n$  ولها عدة أطراف خرج Output Lines يساوي  $2^n$ ، واحد فقط من هذه المخارج يكون نشطاً Active، أما بقية أطراف الخرج تكون غير نشطة، طرف الخرج النشط تظهر فيه القيمة المنطقية واحد 1، أما بقية أطراف الخرج غير النشطة فتظهر في كل منها القيمة المنطقية صفر 0، يتم اختبار طرف الخرج النشط بواسطة أطراف الدخل للدائرة والتي تسمى أطراف العنوان Address Lines فلكل طرف من أطراف الخرج عنوان Address فريد يميزه، وهذا العنوان عبارة عن شفرة ثنائية Binary Code عندما توضع على أطراف العنوان ينشط طرف الخرج المقابل لذلك العنوان.

الغرض الأساسي من محلل الشفرة هو كشف وجود تركيبة محددة من الخانات الثنائية (Bits) على مدخله، ويظهر في الخرج ما يبين على هذا الدخل.

### 1-3-2 محلل الشفرة البسيط The Basic Binary Decoder

يمكن أن تستخدم بوابة آند AND كمحلل شفرة مبسط، فمثلاً افترض أنك تريد تحديد متى تظهر الحالة الثنائية 1001 على مدخل دائرة رقمية، ولدينا بوابة آند تنتج واحد 1 في حالة كل المدخل بحالة واحد 1، هذا يعني أن نعكس المدخل في الوسط باستخدام بوابة النفي كما هو موضح بالشكل (18-6).



الشكل (18-6) منطق تحليل الشفرة الثنائية 1001 باستخدام بوابة آند AND

نلاحظ من الشكل (a) أن المعادلة المنطقية لمحلل الشفرة في الشكل (a) يمكن كتابتها بتحويل الحالات إلى مدخل A<sub>0</sub>, A<sub>1</sub>, A<sub>2</sub>, A<sub>3</sub>، ونحصل على المعادلة في الشكل (b).

لتصميم دائرة محلل الشفرة طرفين إلى أربعة أطراف 2-line-to-4-line decoder، أي له مدخلين وبالتالي عدد مخارجيه هو أربعة، تحتاج أربعة بوابة آند AND، الشكل (19-6) يظهر المخطط المنطقي والدائرة بعد استنتاج مخارجها من جدول الحقيقة : (4-6)

عدد المخراج 4  $2^n = 4$  عدد المدخل

الدخل Input		الخرج Output			
A <sub>0</sub>	A <sub>1</sub>	D <sub>0</sub>	D <sub>1</sub>	D <sub>2</sub>	D <sub>3</sub>
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

أحد المخراج يكون فعال في حالة واحد 1 فقط.

المدول (4-6) جدول الحقيقة محلل الشفرة طرفين إلى أربعة أطراف

2-line-to-4-line decoder



من جدول الحقيقة يمكننا كتابة التعبير المنطقي لخرج كل بوابة آند AND كما يلي:

$$D_0 = \overline{A_0} \overline{A_1}$$

$$D_1 = \overline{A_0} A_1$$

$$D_2 = A_0 \overline{A_1}$$

$$D_3 = A_0 A_1$$



الشكل (19-6) المخطط المنطقي والصنديوقي لدائرة محلل الشفرة طرفين إلى أربعة أطراف 2-line-to-4-line decoder

## 2-3-2 محلل الشفرة بأربع خانات The 4-Bit Decoder

من أجل محلل شفرة بأربع خانات 4-Bit Decoder، يكون الخرج بست عشرة 16 طرف خرج ونحتاج ست عشرة بوابة آند AND، لذلك هذا النوع من الشائع تسميته محلل شفرة أربع أطراف إلى ست عشرة خط 4-line-to-16-line decoder، أو محلل شفرة واحد من ست عشر 1-of-16 decoder، لأنه من أجل أي شفرة معطاة على الدخل يكون أحد المخراج ست عشرة فعال.

إذا أردنا ان نستخدم الخرج الفعال عند الصفر 0 أو LOW، يمكننا أن نستخدم البوابة ناند NAND بدلاً من البوابة آند AND. في هذه الحالة يكون أحد أطراف الخرج بحالة صفر 0، وبباقي أطراف الخرج بحالة واحد 1، ويتم وضع دائرة أو شريط صغير علوي (بار) على الطرف الفعال عند الصفر 0 أو LOW.


عدد المخراج 16  $2^n = 16$  عدد المدخل



المدول (5-6) يعرض جدول الحقيقة وتتابع فك التشفير Decoding Function من أجل محلل الشفرة واحد من ست عشر 1-of-16 decoder والذي يكون فيه الخرج فعال عند الصفر 0.

Decimal Digit	Binary Inputs				Decoding Function	Outputs														
	A <sub>3</sub>	A <sub>2</sub>	A <sub>1</sub>	A <sub>0</sub>		0	1	2	3	4	5	6	7	8	9	10	11	12	13	14
0	0	0	0	0	$\bar{A}_3\bar{A}_2\bar{A}_1\bar{A}_0$	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	0	0	0	1	$\bar{A}_3\bar{A}_2\bar{A}_1A_0$	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1
2	0	0	1	0	$\bar{A}_3\bar{A}_2A_1\bar{A}_0$	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1
3	0	0	1	1	$\bar{A}_3\bar{A}_2A_1A_0$	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1
4	0	1	0	0	$\bar{A}_3A_2\bar{A}_1\bar{A}_0$	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1
5	0	1	0	1	$\bar{A}_3A_2\bar{A}_1A_0$	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1
6	0	1	1	0	$\bar{A}_3A_2A_1\bar{A}_0$	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1
7	0	1	1	1	$\bar{A}_3A_2A_1A_0$	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1
8	1	0	0	0	$A_3\bar{A}_2\bar{A}_1\bar{A}_0$	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1
9	1	0	0	1	$A_3\bar{A}_2\bar{A}_1A_0$	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1
10	1	0	1	0	$A_3\bar{A}_2A_1\bar{A}_0$	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1
11	1	0	1	1	$A_3\bar{A}_2A_1A_0$	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1
12	1	1	0	0	$A_3A_2\bar{A}_1\bar{A}_0$	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1
13	1	1	0	1	$A_3A_2\bar{A}_1A_0$	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1
14	1	1	1	0	$A_3A_2A_1\bar{A}_0$	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1
15	1	1	1	1	$A_3A_2A_1A_0$	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0

المدول (5-6) جدول الحقيقة محلل شفرة بأربع خانات من أجل محلل الشفرة واحد من ست عشر 1-of-16 decoder



الشكل (20-6) حيث الرمز المنطقي Logic symbol في (a) ، مع مخطط توزيع الأرجل (البيانات) Pin diagram في (b) للدائرة المتكاملة محلل الشفرة واحد من ست عشر 1-of-16 decoder BIN/DEC ذات الرقم 74HC154

الدائرة المتكاملة محلل الشفرة تحمل الرقم 74HC154، تكون دائرة بأربع مداخل 8, 2, 4, 1 تمثل الأوزان الثنائية لخانات الدخل ( $2^3, 2^2, 2^1, 2^0$ )، وست عشرة مخرج فعالة عند الصفر 0 أو LOW احدها فعال 1-of-16 decoder حيث الاسم من ثنائي إلى عشري BIN/DEC يشير إلى أن الدخل الثنائي يجعل المخرج العشري الموافق فعال active الشكل (6-20) يظهر الرمز المنطقي، مع مخطط توزيع الأرجل (البنات)، حيث تملك الدائرة مدخل CS1 (chip select input) تمكين للشريحة (CS1) والتي تكون فعالة عن الجهد المنخفض LOW.

### 3-3-3 محلل الشفرة العشرية المشفرة ثنائياً BCD إلى عشري


محلل الشفرة من الشفرة العشرية المشفرة ثنائياً BCD (الشفرة 8421 code) إلى عشري BCD-to-decimal decoder، يحول كل شفرة من الشفرة العشرية المشفرة ثنائياً BCD إلى مؤشر(تفعيل) واحد من عشر احتمالات ممكنة للرقم العشري، تسمى هذه الدائرة بمحلل الشفرة أربع أطراف إلى عشرة 4-line-to-10-line decoder أو محلل الشفرة واحد من عشرة 1-of-10 decoder.

المدول (6-6) يظهر قائمة من عشر شفرات من الشفرة العشرية المشفرة ثنائياً BCD للأرقام العشرية من 0 حتى 9 مع توابع فك الشفير الموافقة لها.

Decimal Digit	BCD Code				Decoding Function
	$A_3$	$A_2$	$A_1$	$A_0$	
0	0	0	0	0	$\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0}$
1	0	0	0	1	$\overline{A_3} \overline{A_2} \overline{A_1} A_0$
2	0	0	1	0	$\overline{A_3} \overline{A_2} A_1 \overline{A_0}$
3	0	0	1	1	$\overline{A_3} \overline{A_2} A_1 A_0$
4	0	1	0	0	$\overline{A_3} A_2 \overline{A_1} \overline{A_0}$
5	0	1	0	1	$\overline{A_3} A_2 \overline{A_1} A_0$
6	0	1	1	0	$\overline{A_3} A_2 A_1 \overline{A_0}$
7	0	1	1	1	$\overline{A_3} A_2 A_1 A_0$
8	1	0	0	0	$A_3 \overline{A_2} \overline{A_1} \overline{A_0}$
9	1	0	0	1	$A_3 \overline{A_2} \overline{A_1} A_0$

المدول (6-6) جدول الحقيقة محلل الشفرة العشرية المشفرة ثنائياً BCD للأرقام العشرية من 0 حتى 9

الدائرة المتكاملة محلل الشفرة من الشفرة العشرية المشفرة ثنائياً BCD (الشفرة 8421) إلى عشري BCD-to-decimal decoder تحمل الرقم 74HC42، تكون دائرة بأربع مداخل 8, 2, 4, 1 تمثل الأوزان الثنائية لخانات الدخل ( $2^3, 2^2, 2^1, 2^0$ ) وعشرة مخارج فعالة عند الصفر 0 أو LOW، حيث الاسم من الشفرة العشرية المشفرة ثنائياً إلى عشري BCD/DEC يشير إلى أن الدخل بالشفرة العشرية المشفرة ثنائياً BCD يجعل المخرج العشري الموافق فعال active، يظهر الشكل (6-21) الرمز المنطقي لشريحة هذه الدائرة.



الشكل (21-6) الدائرة المتکاملة محلل الشفرة من الشفرة الع عشرية المشفرة ثنائياً BCD إلى ع شري


74HC42 BCD-to-decimal decoder

### 4-3 محلل الشفرة الع عشرية المشفرة ثنائياً BCD إلى القطع السبع

#### The BCD-to-7-Segment Decoder

محلل الشفرة من الشفرة الع عشرية المشفرة ثنائياً BCD (الشفرة (8421 code)) إلى مفعول قطع الاظهار السبع BCD-to-7-segment decoder/driver، يقبل الشفرة الع عشرية المشفرة ثنائياً BCD على مدخله ويزود بشفرة سباعية مناسبة لقيادة وانارة أجهزة شاشة القطع السبع 7-segment display devices لانتاج قراءة للرقم الع شري المقابل، وهي دائرة بأربع مدخل 1, 2, 4, 8 ت مثل الأوزان الثنائية لخانات الدخل ( $2^0, 2^1, 2^2, 2^3$ )، وبسبعة مخارج فعالة عند الصفر 0 أو LOW، (قابل القطع السبع من a حتى g)، حيث الاسم من شفرة بي سي دي إلى ع شري BCD/7-seg يشير إلى أن الدخل بالشفرة الع عشرية المشفرة ثنائياً BCD يجعل الخرج يوافق أحد القطع السبع فعال active، الشكل (22-6) يظهر الرمز المنطقى، مع مخطط توزيع الأرجل (البنات) لشريحة محلل الشفرة من الشفرة الع عشرية المشفرة ثنائياً BCD إلى مفعول القطع السبع تحمل الرقم 74HC47.

تملك الدائرة 74HC47 ثلاثة دا خل تحكم والتي تكون فعالة عن الجهد المنخفض LOW، وهي المدخل Ripple Blanking Input، RBI وعندما يكون صفر 0 تعمل الشريحة في الوضع العادي، المدخل LT Lamp Test من أجل اختبار القطع السبع أي أنها تعمل بشكل صحيح، اي اختبار الل لمبات (القطع) تعمل أم لا، المدخل BI/Ripple Blanking Input، BI/Ripple Blanking Output، RBO حينما يكون فعال أي بحالة صفر 0 فإن جميع المخارج تكون بحالة عدم العمل أي واحد 1، ولن تضيئ المقاطع المناظرة لها مهما كان الدخل، والخط هنا يعمل بحالة دخول، وعندما يعمل في حالة خرج، يكون صفر 0 إذا كانت جميع مداخل الشريحة أصفار.




الشكل (22-6) حيث الرمز المنطقي Logic symbol في (a)، مع مخطط توزيع الأرجل (البنات) في (b) للدائرة المتكاملة لحمل الشفرة من الشفرة العشرية المشفرة ثنائياً BCD إلى مفعول قطع الأظهار السبع-7 74HC47 segment decoder/driver والتي تحمل الرقم

## 4-2 المشفرات Encoders

المشفر Encoder عبارة عن دائرة منطقية توافقية بالأساس تقوم بعمل معاكس لعمل دائرة محلل الشفرة، فهي تقوم بتوليد شفرة ثنائية معينة على أطراف الخرج، وذلك عند تنشيط واحد فقط من أطراف الدخل Active، أما باقية أطراف الخرج تكون غير نشطة، لذلك إذا كان عدد أطراف الخرج Output Lines يساوي  $n$ ، فإن عدد أطراف الدخل Inputs Lines يساوي  $2^n$ . يقبل المشفر مستوى نشط على أحد مداخله يمثل رقم Digit مثل رقم عشري أو ثماني، ويحوله لخرج مشفر مثل رقم ثنائي أو إلى الشفرة العشرية المشفرة ثنائياً BCD، والمشفرات تستطيع أيضاً أن تشفّر الرموز المختلفة وحروف الهجاء، عملية التحويل من الرموز والأعداد المعتادة إلى الشكل المشفر تدعى عملية التشفير Encoding.

على سبيل المثال لتصميم مشفر له ثمانية مداخل وثلاثة مخارج 8-of-3 line encoder، يقوم بتحويل الأرقام الثمانية إلى مكافئها الثنائي، المخطط المنطقي له موضح في الشكل (23-6)، وجدول الحقيقة يعرض في الجدول (7-6) التالي:



الشكل (23-6) المخطط المنطقي لدائرة مشفر ثماني أطراف إلى ثلاثة 8-of-3 line encoder

الدخل Input	الخرج Output		
الأرقام الثمانية	A <sub>2</sub>	A <sub>1</sub>	A <sub>0</sub>
D <sub>0</sub>	0	0	0
D <sub>1</sub>	0	0	0
D <sub>2</sub>	0	1	0
D <sub>3</sub>	0	1	1
D <sub>4</sub>	1	0	0
D <sub>5</sub>	1	0	1
D <sub>6</sub>	1	1	0
D <sub>7</sub>	1	1	1


الجدول (7-6) جدول الحقيقة لدائرة مشفر

له ثمانية مدخل وثلاثة مخارج 8-of-3 line encoder

الآن يمكننا تمثيل الدائرة المنطقية المطلوبة لتشفيير كل رقم ثماني إلى عدد ثنائي باستخدام التعبيرات التي تم استنتاجها،

الشكل (24-6) يوضح هذه الدائرة مع المخطط المنطقي لها، حيث تشغيل الدائرة يكون كما يلي:

عندما يظهر واحد 1 على أحد خطوط الدخل الثمانية، يظهر خرج معين على خطوط الخرج، فمثلاً، إذا كان خط الدخل D<sub>6</sub> يساوي واحد 1 (على فرض جميع الخطوط الأخرى تساوي صفر 0، هذا الشرط سوف يضع 1 على خطوط الخرج A<sub>2</sub> و A<sub>1</sub> ويضع صفر 0 على الخرج A<sub>0</sub>، والذي هو عبارة عن العدد الثنائي 110 المكافئ للعد الثنائي 6.



الشكل (24-6) دائرة مشفر ثماني أطراف إلى ثلاثة 8-of-3 line encoder يشفّر من ثماني إلى ثنائياً

## 1-4-2 المشفر من عشري إلى الشفرة العشرية المشفرة ثنائياً BCD

### The Decimal-to-BCD Encoder

هذا النوع من المشفرات له عشرة 10 مدخل تقابل الأرقام العشرية، وأربعة 4 مدخل تقابل الشفرة العشرية المشفرة ثنائياً BCD، الجدول (6-8) يوضح العلاقة بين كل خانة من الشفرة العشرية المشفرة ثنائياً BCD والأرقام العشرية من أجل تحليل العمليات المنطقية، على سبيل المثال الخانة الأكثر أهمية A3 من الشفرة العشرية المشفرة ثنائياً BCD دائماً واحد 1 من أجل الأرقام العشرية 8 أو 9، لذلك يمكن كتابة التعبير من أجله على الشكل التالي:

$$A_3 = 9 + 8$$

Decimal Digit	BCD Code			
	A <sub>3</sub>	A <sub>2</sub>	A <sub>1</sub>	A <sub>0</sub>
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

الجدول (6-8) يوضح تشفير كل خانة عشرية من 0 حتى 9 باستخدام الشفرة العشرية المشفرة ثنائياً BCD

من أجل بقية الخانات يمكن أن نكتب


$$A_2 = 4 + 5 + 6 + 7$$

$$A_1 = 2 + 3 + 6 + 7$$

$$A_0 = 1 + 3 + 5 + 7 + 9$$



الدائرة المنطقية البسيطة التي تنفذ تشفير أي رقم عشري إلى الشفرة العشرية المشفرة ثنائياً BCD، يمكن رسمها حسب التعابير السابقة كما في الشكل (25-6)، فعندما يظهر الجهد المرتفع HIGH على أحد الأرقام العشرية على المدخل، مستويات مناسبة تحصل على خطوط الخرج الأربع BCD.




الشكل (25-6) الدائرة المنطقية البسيطة لمشفر من عشري إلى الشفرة العشرية المشفرة ثنائياً BCD

الشكل (26-6) يظهر الرمز المنطقي، مع مخطط توزيع الأرجل (البنيات) لشريحة الدائرة المتكاملة للمشفر ذو الأولوية decimal-to-BCD priority encoder 74HC147 تحمل الرقم 74HC147، تكون دائرة يتسع مداخل وأربعة مخارج فعالة عند الصفر 0 أو LOW.

حيث الاسم (HPRI/BCD) HPRI means highest value input has priority يشير إلى أن هذه الشرحية هي شريحة مشفر من عشري إلى الشفرة العشرية المشفرة ثنائياً BCD، مع خاصية الأولوية، بمعنى أنه عند تنشيط أكثر من دخل في نفس الوقت فإن الدخل ذو الأولوية الأعلى هو الذي ستظهر شفرته على الخرج.

الشكل (27-6) يمثل تطبيق عن هذا المشفر حيث لدينا لوحة مفاتيح رقمية تملك عشرة أرقام يجب أن تشفر عن طريق معالجة تنفذ من خلال الدائرة، حيث عندما يتم الضغط على المفتاح يصل إلى الأرضي، والجهد المنخفض LOW من الأرضي يطبق على دخل المشفر الموفق، والرقم العشري يشفر إلى الشفرة العشرية المشفرة ثنائياً BCD الموقفة.


مفتاح الصفر غير موصى لأن خرج الشفرة العشرية المشفرة ثنائياً BCD يمثل الصفر عندما لا يتم الضغط على أي مفتاح.



(b)

(a)

الشكل (24-6) الرمز المنطقي Logic symbol في (a)، مع مخطط توزيع الأرجل (البنات) Pin diagram في (b) للدائرة المتكاملة للمشفير ذو الأولوية decimal-to-BCD priority encoder من عشري إلى الشفرة العشرية المشفرة ثنائياً BCD والتي تحمل الرقم 74HC147




الشكل (25-4) مشفر لوحة مفاتيح مبسط

## 5-2 الناخب (منتقي البيانات) Multiplexers (Data Selectors)

الناخب أو منتقي البيانات Multiplexer هو عبارة عن دائرة منطقية توافقية تنتقي واحدة من المعلومات أو البيانات المنطقية المأخوذة من مصادر متعددة للمرور خلال خط واحد إلى المخرج.

يتكون الناخب من عدة خطوط لدخل البيانات وخط خرج واحد، وله أيضاً خطوط اختيار select lines والتي عن طريقها يمكننا اختيار البيانات المراد ارسالها إلى المخرج، إذا كان عدد خطوط الاختيار هو  $n$  فإن خطوط الدخول يكون عددها هو  $2^n$ .

المخطط الصنديقى لدائرة الناخب والتي لها أربعة مداخل 1-of-4 data selector/multiplexer موضحة في الشكل (6-26)، حيث نلاحظ وجود خطين لاختيار البيانات وهي كافية لاختيار واحد من الأربعة خطوط الموجودة على الدخول، ويرمز للناخب بـ .MUX



الشكل (6-26) دائرة الناخب والتي لها أربعة مداخل 4-to1 MUX

نلاحظ من الشكل (6-26) أن الدخل الثنائي الذي يوضع على خطى الاختيار ( $S_0$   $S_1$ ) سيسمح للبيانات المختارة من خطوط الدخول بالمرور إلى خط الخرج، إذا وضعنا الدخل على خطى الاختيار بحيث

$S_1=0$  و  $S_0=0$ ، فإن البيانات الموجودة على الدخول  $D_0$  فقط سوف تظهر على خط الخرج.

$S_1=0$  و  $S_0=1$ ، فإن البيانات الموجودة على الدخول  $D_1$  فقط سوف تظهر على خط الخرج.

$S_1=1$  و  $S_0=0$ ، فإن البيانات الموجودة على الدخول  $D_2$  فقط سوف تظهر على خط الخرج.

$S_1=1$  و  $S_0=1$ ، فإن البيانات الموجودة على الدخول  $D_3$  فقط سوف تظهر على خط الخرج.

التعبير المنطقي الذي يعبر عن المخرج يكون:


$$Y = \bar{S}_1 \bar{S}_0 D_0 + \bar{S}_1 S_0 D_1 + S_1 \bar{S}_0 D_2 + S_1 S_0 D_3$$

وهذه الخطوات موضحة في جدول الحقيقة التالي:

مدخل الاختيار Data-Select Inputs		المدخل المختار Input Selected
S <sub>1</sub>	S <sub>0</sub>	Y
0	0	D <sub>0</sub>
0	1	D <sub>1</sub>
1	0	D <sub>2</sub>
1	1	D <sub>3</sub>

الشكل (27-6) يظهر الدائرة المنطقية المطلوبة لتحقيق جدول الحقيقة الموضح جانباً الجدول (9-6) دائرة الناخب والتي لها أربعة مداخل D<sub>1</sub> D<sub>2</sub> D<sub>3</sub> MUX ، نلاحظ أنها تكون بأربعة مداخل للبيانات D<sub>0</sub> ، ومدخلين للاختيار S<sub>1</sub> S<sub>0</sub> ، وخرج واحد Y.


الجدول (9-6) جدول الحقيقة لدائرة الناخب والتي لها أربعة مداخل 4-to1 MUX



الشكل (27-6) دائرة الناخب والتي لها أربعة مدخل وخرج واحد

الشكل (28-6) يظهر شكل موجة الخرج مع أشكال موجات الدخل والاختيار عند تطبيق عينة من بيانات الدخل وبيانات الاختيار على دائرة الناخب والتي لها أربعة مدخل 4-to1 MUX ، ونلاحظ مع كل تغير في الحالة الثنائية لبيانات الاختيار تظهر حالة دخل معين على الخرج كما يلي:

0 0 = 0	D <sub>0</sub> → out Y
0 1 = 1	D <sub>1</sub> → out Y
1 0 = 2	D <sub>2</sub> → out Y
1 1 = 3	D <sub>3</sub> → out Y




الشكل (28-6) أشكال موجة الخرج والدخل والاختيار عند تطبيق عينة من بيانات الدخل وبيانات الاختيار على دائرة الناخب والتي لها أربعة مدخل 4-to1 MUX.

يمكن استخدام أكثر من ناخب بإمكانيات أقل للحصول على ناخب بإمكانيات أعلى، فمثلاً يمكن الحصول على ناخب واحد من ثمانية باستخدام اثنان من التواخب كل منها واحد من أربعة، على أن يكون لكل منها طرف تمكين Enable، En و خرجي التواخب تدخل على بوابة أوR OR.

يعتبر الناخب دائرة عامة universal circuit يعني أنه يمكن اشتقاق الكثير من الدوائر الأخرى من هذه الدائرة.

الشكل (29-6) يظهر الرمز المنطقي، مع مخطط توزيع الأرجل (البيانات) لشريحة الدائرة المتكاملة للناخب أو متعدد البيانات MUX/Multiplexer تحمل الرقم 74HC153، تحتوي شريحة هذه الدائرة على اثنين من التواخب كل منها واحد من أربعة 1-of-4 data selector/multiplexer، الأول خرجه  $Y_1$ ، ومدخله من  $I_0$  حتى  $I_3$ ، والثاني خرجه  $Y_2$ ، ومدخله من  $I_0$  حتى  $I_3$ ، وكل منها خط تمكين فعال عند الصفر 0 أو LOW، وهي  $G$  و  $2G$ .

الشكل (30-6) يظهر الرمز المنطقي، مع مخطط توزيع الأرجل (البيانات) لشريحة الدائرة المتكاملة للناخب أو متعدد البيانات MUX/Multiplexer تحمل الرقم 74HC151، تحتوي شريحة هذه الدائرة ناخب واحد يكون من نوع واحد من ثمانية eight-input data selector/multiplexer واحد  $En$ /Enable فعال عند الصفر 0 أو LOW، ولها خرجان الأول  $Y$  يعمل على الجهد المرتفع واحد 1 أو HIGH، والثاني عكسه أو متممته ويعمل على الجهد المنخفض الصفر 0 أو LOW، وعندما يكون خط التفعيل غير فعال أي واحد 1 فإن  $Y=0$  و  $W=1$ ، أي كل منها يكون غير فعال مهما كان الدخل.




(a) Pin diagram

(b) Logic symbol

(b)

(a)

الشكل (29-6) الرمز المنطقي Logic symbol في (a)، مع مخطط توزيع الأرجل (البنات) Pin diagram في (b) للدائرة المتكاملة للناخب أو منتقي البيانات Multiplexer تحتوي شريحة هذه الدائرة على اثنين من النواخب كل منهما واحد من أربعة المدخلات D<sub>0</sub>, D<sub>1</sub>, D<sub>2</sub>, D<sub>3</sub>، وتحمل الرقم 74HC153 1-of-4 data selector/multiplexer



(b)

(a)


الشكل (30-6) الرمز المنطقي Logic symbol في (a)، مع مخطط توزيع الأرجل (البنات) Pin diagram في (b) للدائرة المتكاملة للناخب واحد من ثمانية 74HC151 8-input data selector/multiplexer وتحمل الرقم

## 6-2 موزع البيانات Demultiplexes (DMUX)

موزع البيانات Demultiplexes هو عبارة عن دائرة منطقية توافقية تؤدي عكس عمل دائرة الناخب أو منتقي البيانات فهو يأخذ البيانات من خط دخل واحد ثم يقوم بتوزيعها على عدد من خطوط المخرج.

يتكون الموزع من خط دخل وحيد وعدة خطوط خرج، وله أيضاً خطوط اختيار select lines والتي عن طريقها يمكننا ارسال البيانات الموجودة على خط الدخول إلى أحد خطوط المخرج. إذا كان عدد خطوط الاختيار هو  $n$  فإن خطوط المخرج يكون عددها هو  $2^n$ .

المخطط الصندوقى لدائرة الموزع والتي لها أربعة مخارج ودخل وحيد (DEMUX) 1-line-to-4-line demultiplexer (DEMUX) موضحة في الشكل (31-6)، حيث نلاحظ وجود خطين لاختيار البيانات وهي كافية لاختيار واحد من الأربعة خطوط الموجودة على المخرج، ويرمز للناخب بـ DEMUX.



الشكل (31-6) دائرة الموزع والتي لها أربعة مخارج 1-line-to-4-line demultiplexer

نلاحظ من الشكل (31-6) أن الدخل الثنائي الذي يوضع على خطى الاختيار ( $S_0, S_1$ ) سيسمح للبيانات على خط الدخول I بالمرور إلى أحد خطوط المخرج، إذا وضعنا الدخل على خطى الاختيار بحيث

$D_0 = 0$  و  $S_1 = 0$ ، فإن البيانات الموجودة خط الدخول I سوف تظهر على خط المخرج

$D_1 = 1$  و  $S_1 = 0$ ، فإن البيانات الموجودة خط الدخول I سوف تظهر على خط المخرج

$D_2 = 0$  و  $S_1 = 1$ ، فإن البيانات الموجودة خط الدخول I سوف تظهر على خط المخرج

$D_3 = 1$  و  $S_1 = 1$ ، فإن البيانات الموجودة خط الدخول I سوف تظهر على خط المخرج

وهذه الخطوات موضحة في جدول الحقيقة في الجدول (6-10) التالي:

مداخل الاختيار Data-Select Inputs		الخرج Output			
S <sub>1</sub>	S <sub>0</sub>	D <sub>0</sub>	D <sub>1</sub>	D <sub>2</sub>	D <sub>3</sub>
0	0	I	0	0	0
0	1	0	I	0	0
1	0	0	0	I	0
1	1	0	0	0	I

الشكل (32-6) يظهر الدائرة المنطقية المطلوبة لتحقيق جدول الحقيقة الموضح، نلاحظ أنها تكون بدخل بيانات واحد ومدخلين للاختيار S<sub>1</sub> S<sub>0</sub>، وأربعة مخارج D<sub>0</sub> D<sub>1</sub> D<sub>2</sub> D<sub>3</sub>.

الجدول (6-10) جدول الحقيقة لدائرة الموزع والتي لها أربعة مخارج

#### 1-line-to-4-line demultiplexer

من جدول الحقيقة يمكننا استنتاج التعابير المنطقية لكل خرج بدلالة خط الدخل وخطوط الاختيار، البيانات على خط

الخرج D<sub>0</sub> تكون هي نفس البيانات على خط الدخل I فقط إذا كان S<sub>0</sub>=0 و S<sub>1</sub>=0 :

$$D_0 = I \bar{S}_0 \bar{S}_1$$

البيانات على خط الخرج D<sub>1</sub> تكون هي نفس البيانات على خط الدخل I فقط إذا كان S<sub>0</sub>=1 و S<sub>1</sub>=0


$$D_1 = I \bar{S}_0 S_1$$

البيانات على خط الخرج D<sub>2</sub> تكون هي نفس البيانات على خط الدخل I فقط إذا كان S<sub>0</sub>=0 و S<sub>1</sub>=1

$$D_2 = I S_0 \bar{S}_1$$


البيانات على خط الخرج D<sub>3</sub> تكون هي نفس البيانات على خط الدخل I فقط إذا كان S<sub>0</sub>=1 و S<sub>1</sub>=1

$$D_3 = I S_1 S_0$$



الشكل (32-6) دائرة الموزع والتي لها مدخل وحيد وأربعة مخارج 1-line-to-4-line demultiplexer

الشكل (33-6) يظهر شكل موجة الخرج مع أشكال موجات الدخل والاختيار عند تطبيق دخل تسلسلي وبيانات الاختيار على دائرة الموزع والتي لها أربعة مخارج 1-line-to-4-line DMUX ونلاحظ مع كل تغير في الحالة الثنائية لبيانات الاختيار يتم السماح للدخل بالمرور إلى خرج محدد كما يلي:



الشكل (33-6) أشكال موجة الخرج والدخل والاختيار عند تطبيق دخل سلسلة من البيانات خط الدخل الوحيد وبيانات الاختيار على دائرة الموزع والتي لها أربعة مخارج 1-line-to-4-line DMUX

المجدول (11-6) التالي يلخص الدوائر المتكمالة التي تم عرضها سابقاً، مع أرقامها ومحتوياتها

رقمها	نوع الدائرة المتكمالة	
74HC283	4- Bit Binary Adder	الجامع الثنائي التفرعي بأربع خانات
74HC85	4-bit magnitude comparator	المقارن بأربع خانات
74HC154	1-of-16 decoder	محلل الشفرة واحد من ست عشر ثانوي إلى عشري BIN/DEC
74HC42	BCD-to-decimal decoder	محلل الشفرة من الشفرة العشرية المشفرة ثنائياً BCD إلى عشري
74HC47	BCD-to-7-segment decoder/driver	محلل الشفرة من الشفرة العشرية المشفرة ثنائياً BCD إلى قطع الاظهار السبع
74HC147	decimal-to-BCD priority encoder	المشفر من عشري إلى الشفرة العشرية المشفرة ثنائياً BCD
74HC153	1-of-4 data selector/multiplexer	الناخب أو منتقى البيانات واحد من أربعة
74HC151	8-input data selector/multiplexer	الناخب أو منتقى البيانات واحد من ثمانية

المجدول (11-6) الدوائر المتكمالة التي تم عرضها في هذا الفصل

## تدريبات

- 1- ما هو العدد اللازم من دوائر الجامع النصفي لجمع العددين العشرين 10 و 11 . ارسم الدائرة الناتجة.
  - 2- ما هو العدد اللازم من دوائر الجامع النصفي لجمع العددين الثنائيين 10 و 11 . ارسم الدائرة الناتجة.
  - 3- ما هو العدد اللازم من دوائر الجامع الكامل لجمع العددين الثنائيين 101 و 100 . ارسم الدائرة الناتجة.
  - 4-وضح طريقة ربط وحدات محلل شفرة من نوع اثنان 2 إلى أربعة 4 2-line-to-4-line decoder لبناء محلل شفرة من نوع أربعة 4 من سنت عشرة 16 ، 4-line-to-16-line decoder
  - 5-وضح طريقة ربط بناء محلل شفرة من نوع ثلاثة 3 إلى ثمانية 8، 3-line-to-8-line decoder باستخدام وحدات محلل شفرة من نوع واحد 1 من اثنان 2 1-line-to-2-line decoder
  - 6- اشرح المخطط المنطقي وجدول الحقيقة، ثم اكتب التعابير المنطقية ورسم الدائرة المنطقية لمشفر من نوع ثمانية إلى ثلاثة 3 .(8-to-3 Encoder)
  - 7- اشرح المخطط المنطقي وجدول الحقيقة، ثم اكتب التعابير المنطقية ورسم الدائرة المنطقية لناخب من نوع ثمانية 8 إلى واحد 1 .(8-to-1 Multiplexer)
  - 8- اشرح المخطط المنطقي وجدول الحقيقة، ثم اكتب التعابير المنطقية ورسم الدائرة المنطقية لموزع من نوع واحد 1 إلى ثانية 8 .(1-to-8 Demultiplexer)
  - 9- صمم دائرة منطقية تعطي في خرجها واحد 1 عند وجود أحد الشفرات التالية على الدخل (1010، 1100، 1001، 0000).
  - 10- ارسم طريقة تشفير كل من الشفرات التالية (11001100، 1100، 101010، 111).
  - 11- صمم دائرة حلل شفرة من نوع اثنان 2 إلى أربعة 4 2-line-to-4-line decoder مرة باستخدام بوابات آند AND فقط،مرة أخرى باستخدام ناند NAND فقط.
  - 12- بين كيف يمكن استخدام الناخب واحد 1 من ثمانية 8 لبناء المعادلة التالية:
- $$Y = \overline{A} \overline{B} C + \overline{A} BC + ABC + A \overline{B} \overline{C}$$
- 13- صمم دائرة الجامع الكامل باستخدام بوابات ناند NAND فقط.

- 14 - وضع بالرسم كيف يمكن استخدام شريحتين 7483 لجمع عددين كل منهما بثمان خانات 8 بت.

- 15 - ارسم دائرة مقارنة عددين كل منها باثنا عشرة 12 بت، يكون لها ثالث 3 مخارج أكبر من >، أصغر من <، أو يساوي = باستخدام شريحة الدائرة المتكاملة للمقارن 74HC85.

- 16 - صمم دائرة لطرح عددين ثنائيين كل منهما بخانتين.

- 17 - صمم دائرة مقارنة عددين يشغل اللون الأحمر إذا  $B > A$ ، ويشغل الضوء الأخضر إذا  $A \leq B$ .

- 18 - صمم دائرة منطقية مؤلفة من مخرجين ، حيث كل منها مؤلف من 4 bit

الأول على led ضوئي أحمر يتم إشعال الما led الأحمر إذا كان  $A > C$  و  $A > B$

والثاني على led ضوئي أخضر يتم إشعال الما led الأخضر إذا كان  $B > A$  أو  $C > A$

- 19 - صمم التابع التالي :

$$F = \sum m(0, 2, 3, 4)$$

باستخدام نواخب 8 to 1

- 20 - صمم دائرة منطقية دخلها عبارة عن عددين ثنائيين كل منها مكون من خانتين ثنائيتين ويكون خرجها مساوٍ 1 إذا كان جداء العددين فردياً وأصغر من 5 أو زوجياً وأكبر أو يساوي 5 مع رسم المخطط المنطقي للدائرة.

(1) بوابات منطقية أساسية AND OR NOT

(2) بوابات NAND

(3) بوابات NOR

(4) نواخب 8 to 1 (ثلاث خطوط اختيار)

(5) نواخب 4 to 1 (خطي اختيار)

- 21 - باستخدام بوابات آند AND وبوابات النفي NOT ارسم دائرة المشفر المنطقي للشفرات التالية:

(101010 - 11110 - 1110110 - 0001 - 1101)


- 22 - باستخدام بوابات آند AND وبوابات النفي NOT ارسم دائرة المشفر المنطقي للشفرات التالية:

- 23 - بالرجوع إلى دائرة المشفر من ثماني إلى ثنائي المدرورة سابقاً، ما هي شفرة الخرج الثنائي إذا كان الدخل D5=1

-24- الدائرة في الشكل (34-6) تظهر دائرة جامع - طارح بأربع خانات للأعداد (حيث تجمع الأرقام الموجبة بشكلها الصحيح، والسلبية بشكلها المتمم).  
**4-bit circuit that can add or subtract numbers**


1- اشرح ما يحدث عندما يكون الخط Add/Sub بحالة الجهد المرتفع HIGH.

2- اشرح ما يحدث عندما يكون الخط Add/Sub بحالة الجهد المرتفع HIGH.



الشكل (34-6)

-25- الدائرة في الشكل (35-6) تظهر أشكال موجات تطبيق على جامع بخانتين 2-bit adder، حدد أشكال موجة الخرج للمجموع وتحمل الخرج.




الشكل (35-6)

-26- بالرجوع إلى دائرة الناخب ما هي قيمة الخرج لقييم المدخلات التالية:


$$D0 = 0, D1 = 1, D2 = 1, D3 = 0, S0 = 1, S1 = 0$$

27- أشكال الموجات في الشكل (36-6) تطبق على دائرة المقارن كما هو موضح، حدد شكل موجة الخرج ( $A=B$ ).




الشكل (36-6)


28- إذا كان خرج صفر يظهر على كل بوابات التشفير في الشكل (37-6)، ما هي الشفارة الثنائية التي تظهر على المدخل، علماً أن الخانة الأكثر أهمية هي  $A_3$ .




(a)



(b)



(c)



(d)

الشكل (37-6)


29- صمم دائرة تكتشف وجود الشفرات التالية على خرجها ياظهار القيمة واحد على خرجها الوحيد:

1010, 1100, 0001, 1011

30- صمم دائرة منطقية تقوم بكشف وجود الشفرات التالية على خرجها الوحيد بوضع هذا الخرج بحالة واحد 1:


1011 0001 1100 1010 . ومن أجل شفرات أخرى يكون الخرج بحالة صفر 0.

31- إذا طبقت أشكال الموجة على منطق تشفير كالموضح بالشكل (38-3)، ارسم شكل موجة الخرج.



الشكل (38-6)

32- إذا طبقت أشكال الموجة الموضحة في الشكل (39-6)، على محلل الشفرة من الشفرة العشرية المشفرة ثنائياً BCD (الشفرة (8421 code) إلى قطع الاظهار السبع BCD-to-7-segment decoder/driver، ما هو تسلسل الأرقام التي سوف تظهر على الشاشة.




الشكل (39-6)

33- إذا كانت دائرة المشفر 74HC147 تملك الحالة صفر 0 على الأطراف 2 و 5 و 12، ماهي شفرة بي سي دي BCD التي تظهر على المخرج إذا كانت بقية المدخل بحالة واحد 1.


-34- من أجل دائرة الناخب في الشكل (40-6) حدد الخرج من أجل المدخلات التالية:

$$D_0 = 1, D_1 = 0, D_2 = 0, D_3 = 1, S_0 = 0, S_1 = 1$$



الشكل (40-6)

-35- من أجل دائرة الناخب في الشكل (40-6) حدد أشكال موجة الخرج من أجل أشكال الموجة في الشكل (41-6)، من أجل نفس بيانات الدخل.



الشكل (41-6)

-36- اذا كان دخل دائرة الجمع الكامل يساوي

$$B = 10010011$$

$$A = 10110111$$

$$Cin = 10100011$$

فأوجد ناتج الجمع  $\Sigma$  و الحمل  $C_{out}$  مع رسم أشكال موجة الخرج لهما؟

-37-صمم دائرة ضرب رقمي ثنائين بخانة واحدة علمًا أن قواعد الضرب هي

$$0 \times 0 = 0 \quad 1 \times 0 = 0 \quad 1 \times 1 = 1$$

اكتب جدول الحقيقة والتعبير المنطقي للخرج.


-38- من أجل جدول الحقيقة التالي صمم التابع المنطقي للخرج باستخدام دائرة ناخب البيانات التي تحمل الرقم .74HC151 data selector

Inputs				Output
$A_3$	$A_2$	$A_1$	$A_0$	$Y$
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	0
1	1	1	1	1

## المصطلحات والعبارات الرئيسية و اختصاراتها Key Terms and Abbreviations

الصفحة	الترجمة	المصطلح أو العبارة	الصفحة	الترجمة	المصطلح أو العبارة
215	<b>Decoder</b>	محلل الشفرة	203	<b>Logic Circuit Design</b>	تصميم الدوائر المنطقية
215	<b>Binary Code</b>	شفرة ثنائية	203	<b>Combinational Logic Circuit</b>	الدائرة المنطقية التوافقية
215	<b>2-Line-to-4-Line Decoder</b>	محلل الشفرة طرفين إلى أربعة أطراف	203	<b>Integrated Circuits (IC)</b>	الدوائر المتكاملة
215	<b>Output Lines</b>	أطراف الخرج	204	<b>The Half-Adder (HA)</b>	الجامع النصفي
215	<b>Address Lines</b>	أطراف العنوان	205	<b>Full-Adder (FA)</b>	الجامع الكامل
215	<b>Inputs Lines</b>	أطراف الدخل	205	<b>Input Carry</b>	حمل الدخل
216	<b>4-Bit Decoder</b>	محلل شفرة بأربع خانات	205	<b>Output Carry</b>	حمل الخرج
216	<b>1-of-16 Decoder</b>	محلل شفرة واحد من ست عشر	208	<b>2-Bit Numbers</b>	أعداد ثنائية بخانتين
217	<b>Decoding Function</b>	تواتع فك التشفير	208	<b>Parallel Binary Adders</b>	الجامع الثنائي التفرعي
218	<b>Chip Select Input</b>	مدخل تعيين الشريحة	209	<b>4- Bit Binary Adder</b>	جامع ثنائي بأربع خانات
218	<b>BCD-to-Decimal Decoder</b>	محلل الشفرة العشرية المشفرة ثنائياً لعشري	210	<b>Logic Symbol</b>	الرمز المنطقي
218	<b>1-of-10 Decoder</b>	محلل الشفرة واحد من عشرة	210	<b>Pin Diagram</b>	مخطط توزيع الأرجل
219	<b>BCD-to-7-Segment Decoder/Driver</b>	محلل الشفرة العشرية المشفرة ثنائياً لفعل قطع الاظهار السبع	212	<b>Comparators</b>	المقارن
220	<b>Encoder</b>	المشفّر	214	<b>4-Bit Magnitude Comparator</b>	مقارن كمية من أربع خانات


225	<b>1-of-4 Data Selector/ Multiplexer</b>	الناخب بأربعة مداخل	220	<b>Encoding</b>	عملية التشفير
227	<b>Universal Circuit</b>	دائرة عامة	220	<b>8-of-3 Line Encoder</b>	مشفر بثمانية مداخل وثلاثة مخارج
229	<b>Demultiplexes (DMUX)</b>	موزع البيانات	222	<b>Decimal-to-BCD Encoder</b>	مشفر من عشري إلى الشفرة العشرية المشفرة ثانيةً
230	<b>1-Line-to-4-Line Demultiplexes</b>	موزع بمدخل وحيد وأربعة مخارج	225	<b>Multiplexers (Data Selectors)</b>	الناخب أو منتدي البيانات



## الفصل السابع 7

### الماسكات والقلابات

### Latches and Flip-Flops



## الأهداف العامة للفصل Chapter Objectives

عندما تكمل هذا الفصل سوف تكتسب مجموعة من الخبرات والمعارف وينبغي أن تكون قادراً على:

التفرق ما بين الدوائر المنطقية التوافقية والدوائر المنطقية التعاقبية.

معرفة ودراسة دوائر الماسكات وجدول الحقيقة الخاص بها.

فهم وتحليل مبدأ عمل القلاب.

معرفة ودراسة وتصميم الأنواع الشهيرة من القلابات وتوضيح طريقة عملها وهي:

معرفة ودراسة دائرة القلاب S-R.

معرفة ودراسة دائرة القلاب J-K.

معرفة ودراسة دائرة القلاب D.

التعرف على أهم خصائص القلابات.

فهم جدول الحقيقة وتحليل المخططات الزمنية لدوائر القلابات.

التعرف على أهم تطبيقات القلابات.

التعرف على أهم شرائح الدوائر المتكمالة IC للقلابات والمسابكات.

## 1 – مقدمة Introduction

درسنا في الفصول السابقة الصنف الأول من الدوائر الرقمية وهي الدوائر المنطقية التوافقية Combinational Logic Circuit، هذه الدوائر تتكون من دخل وخرج، حيث يتحدد الخرج عند أي لحظة بالدخل الموجود عند هذه اللحظة فقط، أي أنه لا يوجد أي نوع من أنواع التغذية المرتدة من الخرج إلى الدخل، ويعتمد خرج الدائرة فقط على القيم الحالية للدخل، من أمثلة هذه الدوائر التي درسناها دوائر المشفرات ومحللات الشفرة والنواخب والموزعات ودوائر الحساب وغيرها الكثير.

سنقوم في هذا الفصل بدراسة نوع جديد من الدوائر المنطقية الرقمية وهي القلابات Flip Flops أو ثنائية الاستقرار، وهي دوائر لها القدرة على تخزين قيمة منطقية إما واحد "1" أو صفر "0" أي خانة واحدة، لفترة زمنية تستمر طالما أن التيار الكهربائي لم ينقطع عن الدائرة، أو لم يتم تغيير هذه القيمة خارجياً.

تعتبر القلابات من أهم الدوائر المنطقية لعدد استخداماتها ولكونها الوحدة الأساسية في بناء الدوائر المنطقية التعاقبة Sequential Logic Circuits، حيث تقوم في هذا الفصل بتوضيح بنائها وطريقة عملها مع تحليل جدول الحقيقة والمخطط الزمني لأنواعها المختلفة، وأهم تطبيقاً.

## 2 – الدوائر المنطقية التعاقبة Sequential Logic Circuits

تنقسم الدوائر المنطقية إلى نوعين:

 دوائر منطقية توافقية :Combinational Logic Circuits

يعتمد فيها الخرج في أي لحظة زمنية على المدخلات الموجودة في تلك اللحظة، وحدة البناء الأساسية فيها هي البوابات المنطقية Logic Gates.

 دوائر منطقية تعاقبة :Sequential Logic Circuits

يعتمد فيها الخرج في أي لحظة زمنية على المدخلات الموجودة في تلك اللحظة، وعلى الخرج السابق للدائرة، ويتميز بوجود ذاكرة، أي توجد لديها قدرة تخزينية تأتي من التغذية المرتدة Feedback حيث أن خرج الدائرة يتم أخذها عبر هذه التغذية المرتدة وإدخاله إلى الدائرة مرة أخرى مع متغيرات الدخل، ووحدة البناء الأساسية فيها هي دائرة القلاب Flip-Flop Circuit.

سوف نختتم في هذا الفصل بدراسة تصميم دوائر الذاكرة التي تمثل القلابات، وفي الفصل القادم سوف نقدم بعض تطبيقات الدوائر المنطقية التعاقبة.

## 1-2 دوائر الماسك Latch Circuits

دائرة الماسك Latch Circuit هو نوع من عناصر التخزين ثنائية الاستقرار والتي عادة ما توضع في تصنيف منفصل عن دوائر القلابات، والماسكات من حيث طبيعة العمل تشبه دوائر القلابات، لأنها عنصر ثنائي الاستقرار يمكن وضعه في إحدى حالتي الاستقرار بواسطة نظام التغذية المرتدة Feedback، والذي يوصل يه الخرجخلفياً إلى الدخل المعاكس، والفرق الرئيس بين الماسكات والقلابات هو الطريقة المستخدمة لتغيير حالتي الاستقرار فقط.

الماسك latch هو نوع من المهتر الثنائي الاستقرار bistable multivibrator، أي دائرة يستقر خرجها على حالتين two states الواحد 1 أو الصفر 0، ينتقل مهترًا بينهما تحت تأثير متغيرات الدخل، إذاً العمل الأساسي للماسك هو عبارة عن دائرة منطقية تعمل كعنصر ذاكرة ونقصد به العنصر قادر على اختزان قيمة منطقية ما واحد "1" أو صفر "0" أي خانة واحدة لفترة زمنية تستمر طالما أن التيار الكهربائي لم ينقطع عن الدائرة، أو لم يتم تغيير هذه القيمة خارجياً، وت تكون دائرة الماسك في معظم الأحيان من:

بابتي NAND في حال كان يعمل على المستوى المنطقي المنخفض LOW.

بابتي NOR في حال كان يعمل على المستوى المنطقي المرتفع HIGH.

### 1-1-1 الماسك توضيع - تصفير اس ار The S-R (SET-RESET) Latch

الماسك من نوع توضيع - تصفير اس ار S-R (SET-RESET) Latch له مدخلين الأول يعرف بالمدخل الفعال أو مدخل الوضع في المستوى المنطقي واحد "1" (Set Input)، ويرمز له بالرمز (S)، والمدخل الآخر يعرف بالمدخل غير الفعال أو مدخل التصفيير أي الوضع في المستوى المنطقي صفر "0" (Reset Input)، ويكون له مخرجان أحدهما يكون دائمًا عكس الآخر الأول الخرج الطبيعي يرمز له بالرمز Q، ويرمز للآخر بالخرج المتمم  $\overline{Q}$ .

تسمى الحالة والتي يكون محتفظاً فيها بالقيمة المنطقية واحد "1" بحالة الوضع (S)، ويقال إن دائرة الماسك في حالة فعالة أو نشطة (Set Condition)، وذلك عندما يكون الخرج

$$\overline{Q} = 0 \quad Q = 1$$

في حين تسمى الحالة الأخرى والتي يكون محتفظاً فيها بالقيمة المنطقية صفر "0" بحالة إعادة الوضع (R)، RESET(R)，ويقال إن دائرة الماسك في حالة غير فعالة أو خاملة (Reset Condition)، وذلك عندما يكون الخرج أو التصفيير Clear، ويقال إن دائرة الماسك في حالة غير فعالة أو خاملة (Reset Condition)، وذلك عندما يكون الخرج

$$\overline{Q} = 1 \quad Q = 0$$

ومن التعريف الأساسي للمساك نجد أنه:

عندما يؤثر على مدخل التوضيع  $S$  بالمستوى المنطقي واحد " 1 " يكون المستوى المنطقي للخرج الطبيعي  $Q = 1$  (الحالة الفعالة)، بغض النظر عن حالة  $Q$  السابقة، وبنفس الوقت يكون المستوى المنطقي للخرج  $\overline{Q} = 1$ . المتمم.

عندما يؤثر على مدخل التصفيير  $R$  بالمستوى المنطقي واحد " 1 " يكون المستوى المنطقي للخرج الطبيعي  $Q = 0$  (الحالة غير الفعالة)، بغض النظر عن حالة  $Q$  السابقة، وبنفس الوقت يكون المستوى المنطقي للخرج  $\overline{Q} = 1$ . المتمم

عندما يؤثر على كل من المدخلين مدخل التوضيع  $S$  ومدخل التصفيير  $R$  بالمستوى المنطقي واحد " 1 " يكون المستوى المنطقي للخرج غير محدد وغير معروف unpredictable، ويجب محاولة تفادي ذلك حتى تتجنب الإخلال بدائرة المساك.

عندما يؤثر على كل من المدخلين مدخل التوضيع  $S$  ومدخل التصفيير  $R$  بالمستوى المنطقي صفر " 0 " لا يتغير المستوى المنطقي للخرج ويكون محفوظاً بحالته السابقة.

يمكن بناء دائرة المساك من نوع توضيع - تصفيير SET-RESET Latch باستخدام بوابات نور NOR حيث يتم وصل مخرج كل بوابة إلى مدخل البوابة الأخرى كما هو موضح في الشكل (1-7)(b)، وهذا ينتج التغذية المرتدة feedback التي تعتبر خاصية كل من المساكات والقلايبات، وتسمى الدائرة في هذه الحالة بدائرة المساك ذات المداخل الفعالة عند المستوى المترفع Active High Inputs لأن المستوى المنطقي الفعال للبوابة نور NOR، هو واحد " 1 " (أي مستوى الدخل الذي يحدث عنده تغيير في حالة الخرج)، الجدول (1-7) جدول الحقيقة لدائرة المساك هذه وهو كما يلي:

المدخلات Inputs		الخرج Outputs		وضع التشغيل Mode of Operation
S	R	Q	$\overline{Q}$	
0	0	NC	NC	حالة الامساك (عدم التغيير) No Change
0	1	0	1	حالة التصفيير (غير الفعال) Latch RESET
1	0	1	0	حالة التوضيع (الفعال) Latch SET
1	1	0	0	الحالة الممنوعة Invalid condition

الجدول (1-7) جدول الحقيقة لدائرة المساك من نوع توضيع - تصفيير SET-RESET Latch ذات المدخل S-R ذات المدخلين المترفع

من جدول الحقيقة يمكن ملاحظة الآتي:

1- عند وجود المستوى المنطقي صفر " 0 " على المدخلين R و S في نفس الوقت لا تتغير حالة الماسك، أي تظل قيمة الخرج Q كما هي، ويعرف هذا الوضع بحالة الإمساك، أو عدم التغيير.

2- عندما يكون المستوى المنطقي على الدخل R واحد " 1 "  $R=1$  ، والمستوى المنطقي على الدخل S صفر " 0 "  $S=0$  ، يتغير المستوى المنطقي للخرج Q، إلى صفر " 0 " أي أن  $Q=0$  (حالة التصفيير أو الحالة غير الفعالة)، أما إذا كان الخرج  $Q=0$  أصلًاً فيبقى كما هو بدون تغيير.

3- عندما يكون المستوى المنطقي على الدخل S واحد " 1 "  $S=1$  ، والمستوى المنطقي على الدخل R صفر " 0 "  $R=0$  ، يتغير المستوى المنطقي للخرج Q، إلى واحد " 1 " أي أن  $Q=1$  (حالة التوضيع أو الحالة الفعالة)، أما إذا كان الخرج  $Q=1$  أصلًاً فيبقى كما هو بدون تغيير.

4- غير مسموح وجود المستوى المنطقي واحد " 1 " على المدخلين R و S في نفس الوقت، لأنه يمثل الحالة الفعالة للبوابة نور NOR، ومن ثم تصير المخارج في هذه الحالة غير معرفة.

5- حالة المخارج تتغير فقط عندما تتغير المدخل، وتحتفظ بحالتها بدون تغيير إذا ظلت المدخل بدون تغيير، أي أن دائرة الماسك تمسك على حالة معينة إذا لم تتغير المدخل، لذلك قيل إن لها خاصية الاحتفاظ ببيانات بصفة مؤقتة.


ويمكن بناء دائرة الماسك من نوع توضيع - تصفيير اس ار S-R (SET-RESET) باستخدام بوابات NAND حيث يتم وصل مخرج كل بوابة إلى مدخل البوابة الأخرى كما هو موضح في الشكل (1-7(a))، وهذا ينتج التغذية المرتدة feedback التي تعتبر خاصية كل من الماسكات والقلابات وتسمى الدائرة في هذه الحالة بدائرة الماسك ذات المدخل الفعال عند المستوى المنخفض Active Low Inputs لأن المستوى المنطقي الفعال للبوابة NAND هو صفر " 0 " أي مستوى الدخل الذي يحدث تغيير في حالة الخرج). الجدول (7-2) جدول الحقيقة لدائرة الماسك هذه وهو كما يلي:

المدخلات Inputs		الخرج Outputs		وضع التشغيل Mode of Operation
S	R	Q	Q	
0	0	1	1	الحالة الممنوعة Invalid Condition
0	1	1	0	حالة التوضيع (الفعال) Latch SET
1	0	1	0	حالة التصفيير (غير الفعال) Latch RESET
1	1	NC	NC	حالة الامساك (عدم التغيير) No Change

الجدول (7-2) جدول الحقيقة لدائرة الماسك من نوع توضيع - تصفيير اس ار S-R (SET-RESET) ذات المدخل الفعال عند المستوى المنخفض

من جدول الحقيقة يمكن ملاحظة الآتي:

- 1- عند وجود المستوى المنطقي واحد " 1 " على المدخلين  $\bar{R}$  و  $\bar{S}$  في نفس الوقت لا تتغير حالة الماسك، أي تظل قيمة الخرج  $Q$  كما هي، ويعرف هذا الوضع بحالة الإمساك، أو عدم التغيير.
- 2- عندما يكون المستوى المنطقي على الدخل  $\bar{R}$  صفر " 0 " ، والمستوى المنطقي على الدخل  $\bar{S}$  واحد " 1 " يتغير المستوى المنطقي للخرج  $Q$ ، إلى صفر " 0 " أي يكون  $Q=0$  (حالة التصفير أو الحالة غير الفعالة)، أما إذا كان الخرج  $Q=0$  أصلًاً فيبقى كما هو بدون تغيير.
- 3- عندما يكون المستوى المنطقي على الدخل  $\bar{S}=0$  صفر " 0 " ، والمستوى المنطقي على الدخل  $\bar{R}$  واحد " 1 " يتغير المستوى المنطقي للخرج  $Q$ ، إلى واحد " 1 " أي أن  $Q=1$  (حالة التوضيع أو الحالة الفعالة)، أما إذا كان الخرج  $Q=1$  أصلًاً فيبقى كما هو بدون تغيير.
- 4- غير مسموح وجود المستوى المنطقي صفر " 0 " على الدخليين  $R$  و  $S$  في نفس الوقت، لأنه يمثل الحالة الفعالة للبوابة ناند NAND، ومن ثم تصير المخرج في هذه الحالة غير معرفة.




الشكل (1-7) دائرة الماسك من نوع توضيع - تصفير اس ار  $S-R$  (SET-RESET) Latch ذو المدخلات الفعالة المرتفعة في (a)، ذو المدخلات المنخفضة الفعالة في (b).


يظهر الشكل (2-7) الرمز المنطقي لكل من دائرة الماسك اس ار  $S-R$  ذو المدخلات الفعالة المرتفعة في (a)، ذو المدخلات الفعالة المنخفضة في (b).

يظهر (3-7) شكل موجة المخرج للماسك ذو المدخلات المنخفضة الفعالة، عند تطبيق أشكال موجات على الدخل، مع الفرض أن الحالة الابتدائية للخرج  $Q$  هي الحالة المنخفضة LOW.


الرمز المنطقي، مع مخطط توزيع الأرجل (البنات) لشريحة الدائرة المتكاملة للماسك من نوع توضيع - تصفير اس ار  $S-R$  (SET-RESET) ذو المدخلات الفعالة المنخفضة، التي تحمل الرقم 74HC279A، تظهر في الشكل (4-7)، تتحوي شريحة هذه الدائرة على أربع دوائر ماسك، مع ملاحظة أنه يوجد اثنين من الماساكات لها اثنين من مداخل التوضيع  $S$ .



الشكل (2-7) المخطط المنطقي للماسك اس ار S-R مع المدخل الفعالة المرتفعة في(a)، ذو المدخلات الفعالة المنخفضة في(b)



الشكل (3-7) شكل موجة الخرج للماسك ذو المدخلات المنخفضة الفعالة



الشكل (4-7) الرمز المنطقي، مع مخطط توزيع الأرجل (البنات) لشريحة الدائرة المتکاملة للماسك من نوع اس ار S-R ذو المدخلات الفعالة المنخفضة، وتحتوي أربع ماسكات، والتي تحمل الرقم 74HC279A

## 2-1-2 الماسك توضيع تصير اس ار S-R المترافق The Gated S-R Latch

يعرف الماسك اس ار S-R الأساسي السابق دراسته بال MASKE غير المترافق نظراً لغير وضع الخرج الطبيعي Q مباشرة مع تغيير المدخلات فور التأثير بالمستوى المنطقي الفعال، كما يحدث في الدوائر المنطقية التوافقية، ولذلك فإن الدوائر المنطقية التوافقية ودوائر الماسك تعمل بشكل لا تزامني.

إن النظم الالكترونية المنطقية تحتاج إلى دوائر ماسك مترافق للتغلب على المشاكل التي قد تحدث عن تأخير انتقال المعلومات خلال النظام مما يعوق تسلسل المعلومات طبقاً للتوقيت الزمني المطلوب، ولذا فإن الماسك اس ار S-R المترافق A (synchronous gated S-R latch) يعمل وفقاً لنبرضات توقيت، أي يعمل تزامناً.

وعنده القول بأن الكلمة تزامن synchronous تعني أن الخرج سوف يتغير فقط عند نقطة محددة من نبرضات التزامن أو ما يطلق عليه نبرضات الساعة Clock Pulses وسوف نكتب اختصاراً CLK، أي لا يتغير الخرج إلا بناءً على إعطاء نبرضة تزامن للخرج Enable أو نبرضة سماح وتمكين EN وختصاراً EN للخرج (إشارة السماح والتمكين Enable تشبه في عملها إلى حد كبير إشارة التزامن Clock)، فإذا كانت إشارة التزامن مرتفعة HIGH أي مساوية واحد 1 تمر إشارات الدخل S و R إلى الماسك، ويستجيب لها بالصورة المعتادة، أما إذا كانت إشارة التزامن منخفضة LOW أي تساوي الصفر 0، فيتم حجب إشارات الدخل عن الماسك، ويظل الماسك محتفظاً بحالته السابقة، الشكل (7-5) يظهر الرمز المنطقي مع المخطط المنطقي للماسك اس ار S-R المترافق A gated S-R latch (البوابة نفي NOT-OR تكافئ البوابة ناند NAND)، وفيه نلاحظ وجود مدخل اضافي لنبرضة التزامن أو نبرضة الساعة CLK (نبرضة التمكين EN).

الشكل (7-6) يظهر شكل موجة الخرج لهذا الماسك عند تطبيق موجات الدخل الموضحة حيث الحالة الابتدائية هي الحالة المنخفضة LOW، وهو يعمل على الحافة الصاعدة، ونلاحظ من الشكل عندما:

- الدخل R=LOW و S=HIGH


إشارة التزامن أو التمكين EN=HIGH توضع الماسك، والخرج يصبح بالحالة المرتفعة HIGH.

- الدخل R=HIGH و S=LOW


إشارة التزامن أو التمكين EN=HIGH تصير الماسك، والخرج يصبح بالحالة المنخفضة LOW.

- عندما كل من

الدخل R=LOW و S=LOW والخرج لا يتغير ويحافظ على حالته.



الشكل (5-7) المخطط المنطقي في (a) والرمز المنطقي في (b) للماسك اس ار S-R المتزامن



الشكل (6-7) شكل موجة الخرج للماسك اس ار S-R المتزامن

### 3-1-2 الماسك دي D المتزامن The Gated D Latch


هو نوع آخر من الماسك المتزامن يدعى الماسك دي D Latch، وهو ماسك اس ار S-R متزامن تم ربط طرف الدخل اس ار S-R له في طرف دخل واحد هو دي D باستخدام بوابة نفي، أي يختلف عن الماسك اس ار S-R بأن له مدخل وحيد فقط بالإضافة لمدخل التزامن، يمكن الحصول عليه من القلاب S-R بوصل المدخل D إلى المدخل S مباشرة ووصل متممه إلى المدخل R، فإذا كان:

- الدخل دي D عند المستوى المنطقي المرتفع HIGH أي يساوي واحد 1 وبنسبة التزامن والتمكين بالحالة المرتفعة HIGH فالخرج سيكون في حالة الوضع أي الخرج في الحالة المرتفعة HIGH.


- الدخل دي D عند المستوى المنطقي المنخفض LOW أي يساوي صفر 0 وبنسبة التزامن والتمكين بالحالة المرتفعة HIGH فالخرج سيكون في حالة التصغير أي الخرج في الحالة المنخفضة LOW.

الشكل (7-7) يظهر الرمز المنطقي مع المخطط المنطقي للماسك دي D المتزامن، الشكل (7-8) يظهر شكل موجة

الخرج لهذا الماسك عند تطبيق موجات الدخل الموضحة حيث الحالة الابتدائية هي الحالة المنخفضة LOW، وهو يعمل على المعاقة الصاعدة.



الشكل (7-7) المخطط المنطقي في (a) والرمز المنطقي في (b) للماسك دي D المتزامن




الشكل (8-7) شكل موجة الخرج للماسك دي D المتزامن

المدخلات Inputs		الخرج Outputs		وضع التشغيل Mode of Operation
D	EN	Q	$\bar{Q}$	
0	1	0	1	حالة التصفير (الغير الفعال) Latch RESET
1	0	1	0	حالة التوضيع (الفعال) Latch SET
1	1	NC	NC	الماسك يبقى على حاليه (عدم التغيير) No Change

المدول (3-7) جدول الحقيقة للماسك من نوع دي D Latch يكون:

الرمز المنطقي لشريحة الدائرة المتكاملة للمساكن من نوع دي D Latch ذو المدخلات الفعالة المنخفضة، التي تحمل الرقم 74HC75، تظهر في الشكل (9-7)، تحتوي شريحة هذه الدائرة على أربع دوائر ماسك، مع ملاحظة أنه يوجد لكل ماسكين مدخل تزامن وتمكين واحد EN.



الشكل (9-7) الرمز المنطقي، لشريحة الدائرة المتكاملة للمساكن من نوع 74HC75، تحتوي أربع ماسكات، والتي تحمل الرقم D Latch.

### 3 - القلابات Flip-Flops

القلابات Flip-Flops هي أجهزة ثنائية الاستقرار متزامنة Synchronous Bistable Devices، فالقلاب هو ماسك محكم بنبضات تزامن، ولكن الخرج لا يتغير تبعاً للدخل إلا عند حافة نبضة التزامن (الساعة) فقط clock (CLK)، سواء الحافة الصاعدة للنبضة أو الحافة المابطة Edge-Triggered or Edge-Sensitive. Flip-Flops are Edge-Triggered or Edge-Sensitive.

في الماسك كان الخرج يتغير طالما أن طرف التزامن  $CK=1$ ، بينما القلاب لن يتغير الخرج إلا في وجود حافة للطرف CK أي أنه حتى لو تغير الدخل اس S او R وكان طرف التزامن  $CK=1$  فإن الخرج لن يتغير إلا بعد عبور طرف التزامن CK حافة معينة سواء كانت الحافة الصاعدة أو المابطة.


سنعطي في هذا الفصل نوعين من القلابات المتزامنة فقط، القلاب دي D، والقلاب جي كا K-J، حيث يظهر الشكل (7-10) أشكال رموزها المنطقية، حيث يظهر في الشكل:

رمز المثلث يدل على مؤشر الدخل динамический The Dynamic Input Indicator.

يكون فعالاً عند حافة وليس عند مستوى للإشارة على هذا الطرف.

وجود دائرة عند مدخل هذا الطرف تعني أنه يكون فعالاً مع الحافة المابطة للنبضة على هذا الطرف.

عدم وجود دائرة عند هذا الطرف تعني أنه فعال عند الحافة الصاعدة للنبضة.



الشكل (7-10) الرموز المنطقية للقلاب جي كا J-K وللقلاب دي D، مع اظهار مؤشر الدخل الديناميكي

### The D Flip-Flop (D)

الحرف دي D هنا اختصار لكلمة بيانات DATA وهو قلاب بدخل متزامن، أي البيانات على الدخل تمر إلى الخرج فقط مع حافة القدح لنسبة التزامن clock pulse، واحتصاراً C، يعتبر القلاب دي D من أشهر أنواع القلابات وأكثرها انتشاراً، يعمل القلاب على الشكل التالي:

- الدخل دي D في الحالة المرتفعة  $D=HIGH$  أي يساوي واحد 1، فإن الخرج يتتحول إلى الحالة المرتفعة  $Q=HIGH$  مع حافة القدح لنسبة الساعة، والقلاب يكون في حالة التوضيع SET.

- الدخل دي D في الحالة المنخفضة  $D=LOW$  أي يساوي صفر 0، فإن الخرج يتتحول إلى الحالة المنخفضة  $Q=LOW$  مع حافة القدح لنسبة الساعة، والقلاب يكون في حالة التصفير RESET.


عملية تشغيل القلاب دي D مع حافة قبح صاعدة موجبة Positive Edge-Triggered Flip-Flop موضحة في الشكل (7-11)، تذكر أن القلاب لا يمكن أن يغير حالته إلا مع حافة القدح لنسبة التزامن، والخرج Q يتبع الدخل D.

يعرض الجدول (7-4) جدول الحقيقة للقلاب دي D، حيث يشير السهم للأعلى على أن نسبة التزامن CLk تنتقل من

Inputs		Outputs		Comments
D	CLK	Q	$\bar{Q}$	
0	↑	0	1	RESET
1	↑	1	0	SET

الجدول (7-4) جدول الحقيقة للقلاب دي D

الحالة المنخفضة LOW إلى الحالة المرتفعة HIGH.




الشكل (7-11) قلاب من نوع دي D يعمل على حافة القدح الصاعدة

نلاحظ من الشكل أنه عندما:

- عندما  $D=1$ ، فإن الخرج يكون في حالة الوضع SET، ويتغير الخرج إلى الحالة المرتفعة واحد 1 مع الحافة الصاعدة الموجبة لنسبة التزامن، وإذا كان في الأصل  $D=1$  يبقى على حاله.

-عندما  $D=0$ ، فإن الخرج يكون في حالة التصفير RESET، ويتغير الخرج إلى الحالة المنخفضة صفر 0 مع الحافة الصاعدة الموجبة لنسبة التزامن، وإذا كان في الأصل  $D=0$  يبقى على حاله.

الشكل (7-12) يظهر شكل موجة الخرج للقلاب دي D عند تطبيق موجات الدخل الموضحة، حيث الحالة الابتدائية هي الحالة المنخفضة LOW، وهو يعمل على حافة القدح الصاعدة .a Positive Edge-Triggered D Flip-Flop



الشكل (7-12) شكل موجة الخرج للقلاب من نوع دي D يعمل على حافة القدح الصاعدة  
شكل (a) يوضح تسلسل المدخلات CLK و D، وشكل (b) يوضح الموجات الناتجة Q و Q-bar.

من الشكل (7-12) نلاحظ أن الخرج كان في حالة التصفيير (RESET)  $Q = 0$

- عند نبضة التزامن  $Q = \text{LOW}$  الدخل  $D = \text{LOW}$  clock pulse 1 فإن الخرج يبقى في حالة التصفيير (RESET)
- عند نبضة التزامن  $Q = \text{LOW}$  الدخل  $D = \text{LOW}$  clock pulse 2 فإن الخرج يبقى في حالة التصفيير (RESET)
- عند نبضة التزامن  $Q = \text{HIGH}$  الدخل  $D = \text{HIGH}$  clock pulse 3 فإن الخرج يتنتقل إلى حالة التوضيع (SET)
- عند نبضة التزامن  $Q = \text{LOW}$  الدخل  $D = \text{LOW}$  clock pulse 4 فإن الخرج يتنتقل إلى حالة التصفيير (RESET)
- عند نبضة التزامن  $Q = \text{HIGH}$  الدخل  $D = \text{HIGH}$  clock pulse 5 فإن الخرج يتنتقل إلى حالة التوضيع (SET)
- عند نبضة التزامن  $Q = \text{HIGH}$  الدخل  $D = \text{HIGH}$  clock pulse 6 فإن الخرج يبقى في حالة التوضيع (SET)

## 2-3 القلاب جي كا (The J-K Flip-Flop (J-K))

القلاب جي كا The J-K Flip-Flop هو قلاب متزامن مداخله هي جي وكا K، J، ويعتبر من أكثر القلابات استخداماً. البيانات على الدخل تمر إلى الخرج فقط مع حافة القدح لنبضة التزامن clock pulse، طريقة عمله تماثل تماماً القلاب اس ار S-R، في الأوضاع الثلاثة الأولى للتشغيل وهي عدم التغيير والإمساك، حالة التوضيع، حالة إعادة التوضيع أو التصفيير، والفرق فقط في الحالة الأخير أنها حالة مسموحة، أي عندما يكون كلا المدخلين في الحالة المرتفعة HIGH فإن القلاب يغير حالته، وهذا يسمى **غط التبديل Toggle Mode**، أي تغير الحالة بين المخارج، فإن كان الخرج الطبيعي بالحالة المرتفعة HIGH يصبح بالحالة المنخفضة LOW، والعكس بالنسبة للخرج المتمم.


عملية تشغيل القلاب جي كا J-K مع حافة قدح صاعدة موجبة flip-flop positive edge-triggered موضحة في الشكل (13-7).

يعرض الجدول (5-7) جدول الحقيقة للقلاب جي كا J-K، حيث يشير السهم للأعلى على أن نبضة التزامن CLK تنتقل من الحالة المنخفضة LOW إلى الحالة المرتفعة HIGH.


الشكل (14-7) يظهر شكل موجة الخرج للقلاب جي كا J-K عند تطبيق موجات الدخل الموضحة، حيث الحالة الابتدائية هي الحالة المنخفضة LOW، وهو يعمل على الحافة المابطة a Negative Edge-Triggered Flip-Flop.

Inputs			Outputs		Comments
J	K	CLK	Q	$\bar{Q}$	
0	0	↑	$Q_0$	$\bar{Q}_0$	No change
0	1	↑	0	1	RESET
1	0	↑	1	0	SET
1	1	↑	$\bar{Q}_0$	$Q_0$	Toggle

الجدول (5-7) جدول الحقيقة للقلاب جي كا J-K



الشكل (13-7) قلاب من نوع جي كا J-K يعمل على حافة القدح الصاعدة



الشكل (14-7) شكل موجة الخرج للقلاب من نوع جي كا J-K يعمل على حافة القدح المابطة حيث تظهر في (a) شكل موجة الدخول مع نبضة التزامن وفي (b) أشكال موجة الخرج الطبيعي والخرج المتمم

من الشكل (14-7) نلاحظ أن الخرج سوف يتغير عند الحافة المابطة، والحالة الابتدائية له هي حالة التصفيير  $Q = 0$  (RESET)

عند نبضة التزامن 1  $J = K = 1$  نفط التبديل clock pulse وبالتالي ينتقل الخرج إلى  $Q = \text{HIGH}$  (SET).


عند نبضة التزامن 2 لا يوجد تغيير على حالة الدخلين، لذلك الخرج لا يتغير ويحافظ على حالته في حالة التوضيع  $Q = \text{HIGH}$  (SET).

- عند نبضة التزامن 3 الدخلين يصبحان  $J = LOW$  -  $K = HIGH$  فإن الخرج يتنتقل إلى حالة  $Q = LOW$  (RESET).
- عند نبضة التزامن 4 الدخلين يتغيران  $J = HIGH$  -  $K = LOW$  فإن الخرج يتنتقل إلى حالة  $Q = HIGH$  (SET).
- عند نبضة التزامن 5 شروط حالة التوضيع ماتزال موجودة على الدخلين، لذلك الخرج لا يتغير ويرجع إلى حالة التوضيع  $Q = HIGH$  (SET).

### 3-3 عملية القدح عند الحافة

لجعل القلاب يغير من حالته عند أي حافة لنبضة الساعة سواء الحافة الصاعدة أو المابطة، فإنه يتم وضع حساس للحافة عند مدخل نبضات التزامن في القلاب، كاشف (حساس) حافة النبضة Pulse Transition Detector عبارة عن دائرة تدخل لها نبضة التزامن CLK بأي زمن للدورة، فتعطي في الخرج نبضة ذات فترة زمنية قصيرة جداً يقدر عرضها الزمني بعدد قليل من الميكروثانية عند الحافة المطلوبة سواء كانت الحافة الصاعدة أو المابطة.

الشكل (15-7) يظهر الشكل المبسط لعملية قدح القلاب من نوع دي D flip-flop، مع التذكرة أن الاختلاف الأساسي للقلاب دي D عن الماسك من نوع دي D المتزامن the gated D latch فقط في أنه يمتلك كاشف (حساس حافة) لكشف التحول والانتقال في حالة النبضة عند مدخل نبضات التزامن في القلاب.




الشكل (15-7) الشكل المبسط لعملية قدح القلاب من نوع دي (D)

أحد أنواع كاشف انتقال حالة النبضة a pulse transition detector يعرضه الشكل (16-7)، نلاحظ أنه أنها دائرة تتكون من بوابة ناند NAND تم احداث تأخير زمني Delay على أحد دخليها عن الآخر بمقدار زمن مرور الاشارة على بوابة

نفي NOT واحدة، بحيث أن نبضة التزامن المعاكسة تصل على مدخل البوابة بعض مدة زمنية تقدر بالملعبو ثانية بعد نبضة التزامن الأساسية CLK. وهو مقدار عرض النبضة القصيرة الناتجة عند حالة التحول الموجبة، التي تتسبب بإطلاق الدخل وتغيير الخرج.

عندما يقذح القلاب على الحافة المعاكسة نبضة التزامن تتعكس أولاً على بوابة النفي، ثم تنتهي نبضة قصيرة عند التحول السالب.

بالطبع فإن الإطلاق عند الحافة النازلة أو الصاعدة ليس مقصوراً على القلاب دي D فقط، بل يمكن تطبيقه مع كل أنواع الماسكات أو القلابات، بل إن معظم القلابات تعمل عند حافة نبضة الساعة سواء الصاعدة أو النازلة.




الشكل (7-16) كاشف انتقال حالة النبضة a pulse transition detector

### 4-3 المدخل غير المتزامنة Asynchronous Preset and Clear Inputs


كانت المدخل بالنسبة للقلابات المدروسة المدخل J و K ومدخل متزامنة، لأنها لا يحدث لها تأثير على الخرج إلا إذا كانت هناك نبضة تزامن، أي أن هذه المدخل متزامنة مع نبضات التزامن، أحياناً تضطرنا الحاجة إلى إضافة مدخلات غير متزامنة مع نبضات التزامن لتأدي عمل ما، حيث تستخدم في الكثير من التطبيقات لوضع حالات ابتدائية على خرج القلاب، كأن نضع خرج القلاب في حالة تصفير أي  $Q = 0$ ، أو حالة توضيع  $Q = 1$ ، قبل البدء التشغيل، أي دونال اعتماد على نبضات التزامن لإدخال هذه الحالات.

الشكل (7-17) يبين التركيب الداخلي لقلاب من نوع دي D بعد إضافة مدخلين غير متزامنين له، المدخل الأول هو مدخل التصغير (CLR)، وهو مدخل يعمل على الحالة المنخفضة  $\overline{CLR}$  (LOW)، أي عند وضع صفر 0 على هذا المدخل يتم تصغير الخرج أي  $Q = 0$ ، والمدخل الثاني هو مدخل التوضيع (PRE) وهو مدخل يعمل على الحالة المنخفضة  $\overline{PRE}$  (LOW)، الذي عندما يكون صفر 0 يجبر الخرج على أن يكون واحد 1 أي  $Q = 1$ ، دون النظر أيضاً لنبضات التزامن CLK.




الشكل (17-7) المخطط المنطقي في (a) لقلاب من نوع دي D بعد اضافة مدخلين غير متزامنين مدخل التصفيير clear ومدخل التوضيع Preset وكل منهما فعال على الحالة المنخفضة، في (b) الرمز المنطقي

الرمز المنطقي لشريحة الدائرة المتكاملة للقلاب من نوع دي D flip-flop التي تحمل الرقم 74HC74، تظهر في الشكل (18-7)، تحتوي شريحة هذه الدائرة على قلابين مستقلين يعملان على الحافة الصاعدة لنبضات التزامن- triggered D flip-flop، وللشريحة طرف توضيع وطرف تصفيير فعالان عند الحالة المنخفضة، يرمز داخلياً لهما بالرمز R للتصفيير و S للتوضيع.



الشكل (18-7) الشريحة المتكاملة للقلاب من نوع دي D flip-flop التي تحمل الرقم 74HC74 تحتوي شريحة هذه الدائرة على قلابين مستقلين يعملان على الحافة الصاعدة لنبضات التزامن a positive edge-triggered D flip-flop

الرمز المطابق لشريحة الدائرة المتكاملة للقلاب من نوع جي كا J-K flip-flop رقم 74HC112، تظهر في الشكل (19-7)، تحوي شريحة هذه الدائرة على قلابين مستقلين يعملان على الحافة المابطة لنبضات التزامن dual negative edge-triggered J-K flip-flop وللشريحة طرف توضيع وطرف تصفيير فعالان عند الحالة المتخضة، يرمز داخلياً لهما بالرمز R للتصفيير و S للتوضيع.



الشكل (19-7) الشريحة المتكاملة للقلاب من نوع جي كا J-K flip-flop التي تحمل الرقم 74HC112 تحوي شريحة هذه الدائرة على قلابين مستقلين يعملان على الحافة المابطة لنبضات التزامن dual negative edge-triggered J-K flip-flop

### 3-5 خصائص التشغيل للقلابات

يعتمد الأداء ومتطلبات أو محددات التشغيل بالنسبة للقلابات على عدد من الخصائص أو البارامترات الموجودة على ورقة البيانات للجهاز، وبصفة عامة، تنطبق الخصائص على القلابات من نوع CMOS ومن نوع TTL.


أهم هذه الخصائص:

#### 1- زمن الانتشار أو زمن العبور Propagation Delay Time

زمن الانتشار Propagation Delay Time هو الفترة الزمنية بين حالة الدخل للقلاب وتغير خرجه إلى قيمة ثابتة بناء على هذا الدخل، هناك أكثر من صورة لهذا الزمن على حسب شكل نبضة التزامن وكيفية تغير الخرج بناء عليها، وهي التالي:

1- الزمن ( $t_{PLH}$ ) وهو الفترة الزمنية من منتصف الحافة المؤثرة لنبضة التزامن (الصاعدة أو النازلة) إلى أن يصعد الخرج من صفر 0 أو القيمة الصغرى (LOW) إلى 50% من قيمة الجهد المنطقي واحد 1 أو القيمة العظمى (HIGH)، الشكل (20-7) (a) يبين ذلك مع مثل نبضة التزامن  $\overline{CLK}$ ، ونبضة التوضيع  $\overline{PRE}$ .


2- الزمن ( $t_{PHL}$ ) وهو الفترة الزمنية من منتصف الحافة المؤثرة لنبضة التزامن (الصاعدة أو النازلة) إلى أن ينزل الخرج من واحد 1 أو القيمة العظمى (HIGH)، إلى 50% من قيمة الجهد المنطقي صفر 0 أو القيمة الصغرى (LOW)، الشكل (20-7) (b) يبين ذلك مع مثل نبضة التزامن  $\overline{CLK}$ ، ونبضة التصفيير  $\overline{PRE}$ .



الشكل (20-7) زمن الانتشار للقلاب  $t_{PHL}$ ,  $t_{PLH}$

### 2- زمن الاستقرار Set up Time


زمن الاستقرار ( $t_S$ ) هو أقل فترة زمنية مطلوبة كي تبقى المستويات المنطقية على مداخل القلابات (D, J, K, S, R) قبل تطبيق الحافة المؤثرة لنبضة التزامن، حتى يثبت الخرج على قيمته الجديدة، أي أن مستويات الدخل المنطقية إذا تغيرت أو لم تستقر حتى يمر هذا الزمن، فإن قيمة الخرج لن تكون ثابتة أو محددة، الشكل (21-7) يبين هذا الزمن على قلاب من نوع دي د، ويجب التفريغ بين زمن الانتشار وزمن الاستقرار.



الشكل (21-7) زمن الانتشار للقلاب

### 3- زمن المسك Hold Time

زمن المسك ( $t_h$ ) هو أقل فترة زمنية مطلوبة كي تثبت المستويات المنطقية على مداخل القلابات (D, J, K, S, R) بعد تطبيق الحافة المؤثرة لنبضة التزامن، وإلا فإن الخرج لن يستقر، الشكل (22-7) يبين هذا الزمن على قلاب من نوع دي D.



الشكل (22-7) زمن المسك للقلاب

### 4- القيمة العظمى لتردد الساعة Maximum clock frequency

القيمة العظمى لتردد الساعة أو تردد نبضات التزامن ( $f_{max}$ ) هي أعلى تردد يمكن تطبيقه لتشغيل القلاب ويعمل بشكل موثوق، قبل أن يفشل القلاب في العمل أو متابعة الدخول، عند الترددات فوق القيمة العظمى، القلاب سوف لن يكون قادر على الاستجابة بشكل سريع، وربما يتضرر.

### 5- عرض النبضات Pulse Widths

عادة ما يتم تحديد القيمة الدنيا لعرض النبضات ( $t_w$ ) للتشغيل الموثوق به من قبل الشركة المصنعة من أجل مدخل نبضة الساعة clock، إعادة التوضيع (التصغير) preset، والتصغير clear. عادة، يتم تحديد نبضة الساعة بواسطة تحديد الزمن الأدنى للحالة المنخفضة LOW والزمن الأدنى للحالة المترفة HIGH.

## 6- الطاقة المبددة Power Dissipation

الطاقة المبددة لأي دائرة رقمية تكون إجمالي استهلاك الطاقة للجهاز وتعطى بالعلاقة:

$$P = V_{CC} * I_{CC}$$

المجدول (6-7) يظهر مقارنة للخصائص السابقة من أجل أربع قلابات CMOS و TTL من نفس النوع لكنها من أصناف دوائر متکاملة مختلفة وهي

(HC(High-speed CMOS), AHC(Advanced high-speed CMOS), LS(Low-power Schottky), F(Fast))

وذلك عند درجة الحرارة  $25^{\circ}\text{C}$  درجة مئوية.

Parameter	CMOS		Bipolar (TTL)	
	74HC74A	74AHC74	74LS74A	74F74
$t_{PHL}$ (CLK to $Q$ )	17 ns	4.6 ns	40 ns	6.8 ns
$t_{PLH}$ (CLK to $Q$ )	17 ns	4.6 ns	25 ns	8.0 ns
$t_{PHL}(\overline{CLR}$ to $Q$ )	18 ns	4.8 ns	40 ns	9.0 ns
$t_{PLH}(\overline{PRE}$ to $Q$ )	18 ns	4.8 ns	25 ns	6.1 ns
$t_s$ (set-up time)	14 ns	5.0 ns	20 ns	2.0 ns
$t_h$ (hold time)	3.0 ns	0.5 ns	5 ns	1.0 ns
$t_W$ (CLK HIGH)	10 ns	5.0 ns	25 ns	4.0 ns
$t_W$ (CLK LOW)	10 ns	5.0 ns	25 ns	5.0 ns
$t_W(\overline{CLR}/\overline{PRE})$	10 ns	5.0 ns	25 ns	4.0 ns
$f_{max}$	35 MHz	170 MHz	25 MHz	100 MHz
Power, quiescent	0.012 mW	1.1 mW		
Power, 50% duty cycle			44 mW	88 mW

المجدول (6-7) مقارنة لخصائص أربع قلابات CMOS و TTL من نفس النوع ومن أصناف دوائر متکاملة

## 6-3 تطبيقات القلابات Flip-Flop Applications

بعد أن تعرفنا بشكل مفصل على العناصر الأساسية في الدوائر الت العاقبة، القلابات، سنبين فيما يلي بعض أهم الدوائر الت العاقبة الشهيرة والمستخدمة في كثير من التطبيقات بدون الدخول في تفاصيل كيفية تصميم هذه الدوائر، إذ سنتناول بعضها في الفصل القادم. من أهم التطبيقات التي تستخدم فيها القلابات:

- . مسجلات الإزاحة Shift Registers 
- . العدادات الثنائية Binary Counters 
- . تقسيم التردد Frequency Division 




المجدول (7-7) يلخص الدوائر المتكاملة التي تم عرضها سابقاً، مع أرقامها ومحطوياتها

رقمها	نوع الدائرة المتكاملة	
74HC279A	The 74HC279A quad S-R latch	ماسك من نوع اس ار ذو المدخلات الفعالة المنخفضة
74HC75	The 74HC75 quad D latch	ماسك من نوع دي D Latch
74HC74	a positive edge-triggered D flip-flop	قلاب من نوع دي D flip-flop
74HC112	dual negative edge-triggered J-K flip-flop	قلاب من نوع جي كا J-K flip-flop

المجدول (7-7) الدوائر المتكاملة التي تم عرضها في هذا الفصل


## تدريبات

- 1- إذا طبقت الموجات التالية في الشكل (23-7) على ماسك من نوع اس ار S-R ذو المدخلات الفعالة المرتفعة، ارسم شكل موجة الخرج، وافترض أن الحالة البدائية في الحالة المنخفضة LOW.




الشكل (23-7)

- 2- إذا طبقت الموجات التالية في الشكل (24-7) على ماسك من نوع اس ار S-R ذو المدخلات الفعالة المنخفضة، ارسم شكل موجة الخرج، وافترض أن الحالة البدائية في الحالة المنخفضة LOW.




الشكل (24-7)

- 3- إذا طبقت الموجات التالية في الشكل (25-7) على ماسك من نوع اس ار S-R متزامن، ارسم شكل موجة الخرج الطبيعي والخرج المتمم، وافترض أن الحالة البدائية للخرج الطبيعي في الحالة المنخفضة LOW.




الشكل (25-7)

4- إذا طبقت الموجات التالية في الشكل (26-7) على قلابين من نوع جي كا J-K flip-flops، ارسم شكل موجة الخرج الطبيعي، وافتراض أن الحالة البدائية هي توضيع RESET، واشرح الفرق بين القلابين.




الشكل (26-7)

5- إذا طبقت الموجات التالية في الشكل (26-7) على قلاب من نوع D دي D flip-flop، ارسم شكل موجة الخرج الطبيعي، وافتراض أن الحالة البدائية هي توضيع RESET.




الشكل (27-7)

6- إذا طبقت الموجات التالية في الشكل (28-7) على قلاب من نوع D دي D flip-flop يعمل على الحافة الصاعدة a positive edge-triggered D flip-flop، ارسم شكل موجة الخرج الطبيعي، وافتراض أن الحالة البدائية في الحالة المنخفضة LOW.



الشكل (28-7)

7- إذا طبقت الموجات التالية في الشكل (29-7) على قلاب من نوع جي كا J-K flip-flop J-K، ارسم شكل موجة الخرج الطبيعي، وافتراض أن الحالة البدائية في الحالة المنخفضة LOW.




الشكل (29-7)

8- تظہر ورقہ العمل لے احتمال کلابات ان اقل زمان للحالۃ المرتفعۃ minimum HIGH time من أجل نبضات التزامن (نبضۃ الساعۃ) 30 ns، وأقل زمان للحالۃ المختفیۃ minimum LOW time (clock pulse) 60 ns، ما هو التردد الأعظمی لنبضات الساعۃ يمكن أن يعمل عنده هذا القلاب.

## المصطلحات والعبارات الرئيسية و اختصاراتها Key Terms and Abbreviations


الصفحة	الترجمة	المصطلح أو العبارة	الصفحة	الترجمة	المصطلح أو العبارة
251	Synchronous	التزامن	245	Combinational Logic Circuit	الدوائر المنطقية التوافقية
251	The Gated S-R Latch	الماسک اس ار المتزامن	245	Flip Flops	القلابات
252	The Gated D Latch	الماسک دي المتزامن	245	Sequential Logic Circuits	الدوائر المنطقية التعاقبية
254	Synchronous Bistable Devices	أجهزة ثنائية الاستقرار متزامنة	246	Latch Circuit	دائرة الماسك
254	Flip-Flops are Edge-Triggered or Edge-Sensitive	قلابات تقدح عند الحافة أو حساسة للحافة	246	Bistable Multivibrator	المهتر ثنائي الاستقرار
254	The Dynamic Input Indicator	مؤشر الدخل الдинاميكي	246	Feedback	التغذية المرتدة
255	A Positive Edge-Triggered Flip-Flop	قلاب يقبح على الحافة الصاعدة	247	Active High Inputs	المدخل الفعالة عند المستوى المرتفع
257	The J-K Flip-Flop	القلاب جي كا	247	Mode of Operation	نمط التشغيل
257	Toggle Mode	نمط التبديل	247	Latch RESET	الماسك في وضع التصفير
257	A Negative Edge-Triggered Flip-Flop	قلاب يقبح على الحافة المابطة	247	Latch SET	الماسك في وضع التوضيع
258	A Positive Edge-Triggered J-K Flip-Flop	قلاب من نوع جي كا J-K يعمل على حافة القدح الصاعدة	247	S-R (SET-RESET) Latch	الماسك من نوع توضيع - تصفير
258	A Negative Edge-Triggered J-K Flip-Flop	قلاب من نوع جي كا J-K يعمل على حافة القدح المابطة	248	Active Low Inputs	المدخل الفعالة عند المستوى المنخفض
260	Asynchronous Inputs	المدخل غير المتزامنة	259	Pulse Transition Detector	حساس حافة النبضة

265	<b>Advanced High-Speed</b>	عالي السرعة متقدم	260	<b>A Positive Edge-Triggered D Flip-Flop</b>	قلاب من نوع دي يقدح على الحافة الصاعدة
265	<b>Low-Power Schottky</b>	شوتكي منخفض الطاقة	261	<b>Dual Negative Edge-Triggered J-K Flip-Flop</b>	قلابين من نوع جي كا يقدحان على الحافة المعاكسة
265	<b>High-Speed CMOS</b>	سيموس عالي السرعة	262	<b>Propagation Delay Time</b>	زمن الانتشار
265	<b>Shift Registers</b>	مسجلات الإزاحة	263	<b>Set up Time</b>	زمن الاستقرار
265	<b>Binary Counters</b>	العدادات الثنائية	264	<b>Hold Time</b>	زمن المسك
265	<b>Frequency Division</b>	تقسيم التردد	264	<b>The Maximum Clock Frequency</b>	القيمة العظمى لتردد الساعة أو تردد نبضات التزامن
266	<b>Parallel Data Storage</b>	تخزين البيانات بشكل على التوازي	264	<b>Minimum Pulse Widths</b>	القيمة الدنيا لعرض النبضات
266	<b>Memories</b>	الذواكر	265	<b>Power Dissipation</b>	الطاقة المبددة



## الفصل الثامن 8

# الدوائر المنطقية التعاقبية Sequential Logic Circuits



## الأهداف العامة للفصل Chapter Objectives

عندما تكمل هذا الفصل سوف تكتسب مجموعة من الخبرات والمعارف وينبغي أن تكون قادرًا على:

- التعرف على أهم الدوائر المنطقية التعاقبية.
- تحليل الدوائر المنطقية التعاقبية.
- استخدام مخططات التزامن في تحليل الدوائر المنطقية التعاقبية.
- التعرف على أهم الفروقات ما بين الدوائر المنطقية التوافقية والدوائر المنطقية التعاقبية.
- التعرف على المسجلات كدوائر منطقية تعاقبية.
- فهم توضيح طريقة القراءة والكتابة في المسجلات.
- فهم توضيح طريقة نقل البيانات بين المسجلات.
- فهم آلية عمل وتصميم مسجلات الإزاحة بأنواعها.
- التعرف على أهم تطبيقات مسجلات الإزاحة.
- التعرف على أهم شرائح الدوائر المتكاملة ICs لمسجلات الإزاحة.

# 1 – مقدمة Introduction

في هذا الفصل سوف نتعرف على الصنف الثاني من الدوائر المنطقية الرقمية، وهو الدوائر المنطقية التعاقيبة Sequential Logic Circuits، هذه الدوائر تتكون من دخل وخرج حيث يتحدد الخرج عند أي لحظة بقيمة الدخل عند هذه اللحظة والخرج عند اللحظة السابقة، لذلك نقول أن هذه الدوائر تمتلك نوع من أنواع الذاكرة حيث أن الخرج يتحدد جزئياً بالخرج عند اللحظة السابقة الذي تتذكره الدائرة، أي أن هذا النوع من الدوائر له ذاكرة Memory تستطيع تخزين القيم السابقة لخرج الدائرة بحيث تستطيع التأثير على خرجها الحالي. والسبب في ظهور هذه القدرة التخزينية هو وجود تغذية مرتبطة Feedback من خرج الدائرة إلى دخلها.

من أهم أنواع الدوائر المنطقية التعاقيبة تكون دوائر الماسكات ومسجلات الإزاحة والعدادات، سنعرض تفصيلاً عنها في هذا الكتاب، ولن نتعرض لتصميم الدوائر المنطقية التعاقيبة بالتفصيل، كما فعلنا بالنسبة للدوائر المنطقية التوافقية، بل سنترك هذه الدراسة التفصيلية لمقرر آخر متقدم في التصميم المنطقي.

ستتعرف على تحليل وتصميم الدوائر المنطقية التعاقيبة، وعلى أحد أهم أنواعها وهو المسجلات، ووظائفها، بالإضافة إلى مسجلات الإزاحة وأنواعها وطرق تصميمها وآلية عملها وتطبيقاتها.

## 2 – تحليل الدوائر التعاقيبة Sequential Circuits Analysis

تعربنا سابقاً على الدوائر المنطقية التعاقيبة ووجدنا بأنها دوائر تتحدد قيم مخارجها في أية لحظة تبعاً للقيم الحاضرة لمداخلها والقيم السابقة لمخارج الدائرة أيضاً، أي تحتوي هذه الدوائر على عناصر الذاكرة.

معظم الدوائر التعاقيبة الممكن أن تصادفها عملياً من مجموعة من القلابات ومجموعة من البوابات المنطقية متصلة مع بعضها البعض بطريقة ما لإجراء مهمة أو وظيفة ما، ويستخدم عادة مع هذه الدوائر الرقمية إشارة نبضات تزامن واحدة تعمل على تنظيم وتزامن عمل الدائرة ككل.

إذاً تكون الدائرة من قسمين:

**الأول** هو قسم دوائر المنطق التوافقى Combinational Logic Circuit مختلفة وتميز هذه الدوائر بأنها

دوائر تتحدد قيم مخارجها في أية لحظة مباشرة تبعاً للقيم الحاضرة لمداخلها دون النظر إلى القيم السابقة لهذه المدخل.


**الثاني** هو قسم الذاكرة Memory الذي تخزن فيه البيانات عن متغيرات الدخل والخرج السابقة أو لأي منها

حسب متطلبات الدائرة.

السبب في ظهور القدرة التخزينية في الدوائر المنطقية التعاقيبة هو وجود تغذية مرتبطة Feedback حيث أن خرج الدائرة يتم أخذه عبر هذه التغذية المرتبطة وإدخاله إلى الدائرة مرة أخرى مع متغيرات الدخل، ونظراً لوجود ماضي وحاضر في الدوائر

المنطقية التعاقدية نستطيع القول أن الزمن Time يدخل فيها كمتغير، ودخول الزمن كمتغير يتطلب وجود إشارة التزامن Clock في الدوائر المنطقية التعاقدية للقيام في الدوائر المنطقية التعاقدية للقيام بدور تنسيقي وتنظيمي هام في النظام الرقمي Signal.

يمكن تقليل دائرة المنطق التابعى بصندوقين أحدهما يمثل دائرة المنطق التوافقى والأخر دوائر الذاكرة، كما هو موضح بالشكل (1-8).



الشكل (1-8) المخطط الصندوقي لدائرة تعاقبية

يمكن بشكل عام تحليل عمل الدائرة التعاقدية وذلك بإتباع الخطوات التالية:

1. دراسة مفصلة للدائرة المنطقية من قلابات وبوابات منطقية والتعرف على جميع أجزائها.
2. تحديد وحساب المستوى المنطقي لدخل كل قلاب قبل ورود نبضة التزامن.
3. استخدام المستوى المنطقي لكل قلاب قبل ورود نبضة التزامن في تحديد خرج القلاب بعد ورود نبضة التزامن.
4. إعادة الخطوتين 2 و 3 بعد كل ورود لنبضة التزامن.

والجدول (1-8) يلخص أهم الفروقات ما بين الدوائر المنطقية التوافقية والدوائر المنطقية التعاقدية

الدوائر المنطقية التعاقدية Sequential Circuits Analysis	الدوائر المنطقية التوافقية Combinational Logic Circuit	
يعتمد على القيم الحالية للدخل وعلى القيم السابقة للخرج	يعتمد على القيم الحالية للدخل فقط	<b>الخرج</b> Output
لها ذاكرة	ليس لها ذاكرة	<b>الذاكرة</b> Memory
توجد بما تغذية مرتبدة	لا توجد بما تغذية مرتبدة	<b>التغذية المرتبدة</b> Feedback
يدخل الزمن فيها كمتغير	توجد بما تغذية مرتبدة	<b>الزمن</b> Time
توجد بما إشارة تزامن	لا توجد بما إشارة تزامن	<b>إشارة التزامن</b> Clock
القلابات، المسجلات، العدادات الثنائية، الدواير	الدواير الحسابية، محلل الشفرة، المشفر، الناخب، الموزع	<b>التطبيقات</b> Applications

الجدول (1-8) ملخص لأهم الفروقات ما بين الدوائر المنطقية التوافقية والدوائر المنطقية التعاقدية

## 1-2 المسجلات Registers

المسجل Register هو عبارة عن دائرة منطقية تعاقبية لها وظيفتين أساسيتين هما:

■ تخزين البيانات Data Storage.

■ نقل البيانات Data Movement.

قدرات التخزين للمسجل تجعل منه نوع مهم من أجهزة الذاكرة، حيث يعبر المسجل عن موقع تخزني له القدرة على تخزين معلومة مكونة من عدة خانات (Bits)، وهي أحد أنواع الدوائر المنطقية التعاقبية، ووجدنا من دراستنا السابقة لدوائر القلاب أنه يمكن تخزين رقم ثنائي مفرد (Bit)، بواسطة دائرة قلاب واحدة، ومن ثم يمكن توصيل عدد من دوائر القلاب معاً لبناء المسجل، والذي يستخدم كذاكرة مؤقتة لتخزين كمية صغيرة من البيانات لفترة زمنية قصيرة، وذلك تمهدأ لنقلها كما في مسجلات النقل أو العزل Buffer Registers، أو لازحة البيانات Shift Registers، أو من أجل نقل البيانات بشكل متوازي Parallel Data، أو نقل البيانات بشكل متوازي Serial Data.


والعمليات التي يمكن إجراؤها على المسجلات هي:

■ الكتابة Write أي تخزين معلومة في المسجل.

■ القراءة Read أي استرجاع معلومة مخزنة في المسجل.

■ نقل البيانات ما بين المسجلات Register-to-Register Transfer.

الشكل (8-2) يوضح مفهوم تخزين واحد 1 أو صفر 0 في قلاب من نوع دي D flip-flop، عند تطبيق واحد 1 على مدخل البيانات كما هو موضح، فمع نبضة التزامن يتم تخزين الواحد 1 في القلاب، وعندما يزال الواحد 1 من الدخل، القلاب يحتفظ بحالة الواحد 1 أي حالة التوضيع SET ويتم تخزين الواحد 1. وبنفس الطريقة يتم تخزين الصفر 0 ويتم تصفير القلاب resetting.




الشكل (8-2) عملية التخزين في المسجل المبني من قلاب من نوع دي D flip-flop

سعة التخزين للمسجل Storage Capacity هي العدد الكلي من الخانات الثنائية الأصفار والواحدات للبيانات الرقمية التي يمكنه الاحتفاظ بها، وبالتالي عدد القلابات المؤلف منها المسجل يحدد امكاناته وسعته التخزينية.

### 1-1-2 الكتابة في المسجلات والقراءة منها Write and Read Operations

عند إجراء عملية كتابة Write في المسجل فإن المعلومة المطلوب تخزينها عادة ما تصل إلى المسجل من خلال ناقل بيانات Data Bus و عند إجراء عملية قراءة Read من المسجل فإن المعلومة التي تم إسترجاعها عادة ما تنقل من المسجل إلى الجهة المقصودة عبر ناقل البيانات Data Bus أيضاً. وناقل البيانات هذا هو عبارة عن مجموعة من الموصلات المتوازية كل منها يحمل خانة واحدة bit فقط من البيانات، و الشكل (3-8) يوضح ناقل بيانات ذو أربعة خانات 4-Bit Data Bus



الشكل (3-8) ناقل بيانات ذو أربعة خانات

لاحظ أنه من الناحية الكهربائية لابد من وجود موصل خامس في ناقل البيانات ذو الأربعة خانات الموضح أعلاه، و هذا الموصل الخامس هو الموصل الأرضي Ground أو GND الذي يعتبر مرجع قياس الجهد بالنسبة لبقية الموصلات. ولكن لا يتم عادة توضيح هذا الموصل الأرضي وإنما يُفهم وجوده ضمناً، و ذلك كنوع من التبسيط.

هذا ويتم ربط كل من أطراف الدخل وأطراف المخرج للبيانات للمسجل بناقل البيانات باستخدام عوازل، هذه العوازل تسمح بمرور الدخل كما هو إلى المخرج في المسجل، أو تقوم بمنع أو عزل الدخل عن المخرج.

 لإجراء عملية الكتابة Write في المسجل للبيانات الموجودة على الناقل، يتم وصل أطراف الدخل للمسجل مع الناقل

Bus، وتنتقل البيانات الموجودة على الناقل إلى داخل المسجل، ويتم تخزينها.

 لإجراء عملية القراءة Read من المسجل، يتم وصل أطراف المخرج للمسجل مع الناقل Bus، وتنتقل البيانات المخزنة في المسجل إلى الناقل.

### 2-1-2 نقل البيانات ما بين المسجلات Register-to-Register Transfer


لنقل البيانات بين مجموعة من المسجلات يتم ربط تلك المسجلات بناقل مشترك Common Bus، حيث يتم نقل البيانات من مسجل إلى آخر باستخدام الناقل ك وسيط، ويتم قراءة محتويات المسجل الأول لظهور تلك المحتويات على الناقل، بعد ذلك يتم قراءتها من الناقل بواسطة المسجل الثاني.

## 2-2 مسجل الإزاحة Shift Register

مسجل الإزاحة Shift Register هو عبارة عن مسجل يستطيع، إضافة إلى العمليات السابقة، عمل إزاحة للبيانات الموجودة بداخله بمقدار خانة واحدة أو أكثر يميناً أو يساراً one bit. ووجدنا أن عدد القلابات يحدد سعة المسجل ويمثل أيضاً عدد المراحل حيث كل مرحلة تمثل خانة واحد من سعة التخزين one bit of storage capacity.

تستخدم مسجلات الإزاحة لنقل محتويات مسجل إلى مسجل آخر بشكل تسلسلي، أي خانة واحدة في كل عملية، أو لتحويل الإشارة الرقمية على التوازي Parallel إلى إشارة رقمية تسلسلية Serial على خط واحد.

إمكانية الإزاحة Shift Capability تسمح بانتقال البيانات من مرحلة إلى مرحلة ضمن المسجل، أو من داخل المسجل أو إلى خارجه، الشكل (8-4) يوضح أنواع الحركة الأساسية للبيانات في مسجل الإزاحة، وذلك لمسجل من أربع بитات 4-Bit Register.



الشكل (8-4) أنواع حركة البيانات ضمن مسجل الإزاحة من أربع خانات 4-Bit Register

من الشكل (8-4) نجد أنواع الحركة الأساسية للبيانات لمسجل الإزاحة تكون:

- ادخال من اليسار left مع الإزاحة (ادخال على التسلسل Serial in/اخراج على التسلسل Serial out) كما في (a).
- ادخال من اليمين right مع الإزاحة (ادخال على التسلسل Serial in/اخراج على التسلسل Serial out) كما في (b).

- ادخال مع الازاحة (ادخال على التوازي Parallel in/اخراج على التسلسل Serial out) كما في (c).
- ادخال مع الازاحة (ادخال على التسلسل Serial in/اخراج على التوازي Parallel out) كما في (d).
- ادخال مع الازاحة (ادخال على التوازي Parallel in/اخراج على التوازي Parallel out) كما في (e).
- الازاحة الدورانية نحو اليسار Rotate Left كما في (g).
- الازاحة الدورانية نحو اليمين Rotate Right كما في (f).

### 3-2 أنواع مسجل الازاحة حسب طريقة إدخال وإخراج البيانات Types of Shift Register Data I/Os

يعتبر مسجل الازاحة من المكونات الإلكترونية متعددة الاستخدام في الكثير من التطبيقات الرقمية، حيث يستخدم مسجل الازاحة في تسجيل البيانات الرقمية حيث يمكن إجراء بعض العمليات على محتويات هذا المسجل، من هذه العمليات مثلاً، إزاحة البيانات من اليمين إلى اليسار أو العكس، أو دوران البيانات من اليمين لليسار أيضاً أو العكس، يمكن إدخال البيانات على المسجل على التوازي وإخراجها على التسلسل، أو إدخالها على التسلسل ثم إخراجها على التوازي، كل هذه العمليات سترى في هذا الفصل كيفية تحقيقها.

وحدة بناء مسجل الازاحة هي القلاب من النوع دي D، هذا القلاب له دخل واحد اسمه دي D، والدخل الآخر هو طرف التزامن C (CLK)، وكما رأينا في الفصل السابق أن هذا القلاب به خرج طبيعي كيو Q وخرج متمم له، الاشارة الموجودة على الدخل دي D تنتقل إلى الخرج كيو Q بعد اعطاء نبضة على طرف التزامن C، وأحياناً يقال أن تسمية القلاب دي D جاءت اختصاراً لكلمة تأخير زمني delay لأنه يقوم بتأخير اظهار البيانات على الخرج.


يوجد أربعة أنواع لمسجل الازاحة بالاعتماد على طريقة إدخال وخارج البيانات inputs/outputs سنتناقشها بالتفصيل مع الرسم ، وهي:

- مسجلات الازاحة ادخال على التسلسل/اخراج على التسلسل Serial In/Serial Out Shift Registers
- مسجلات الازاحة ادخال على التسلسل/اخراج على التوازي Serial In/Parallel Out Shift Registers
- مسجلات الازاحة ادخال على التوازي/اخراج على التسلسل Parallel In/Serial Out Shift Registers
- مسجلات الازاحة ادخال على التوازي/اخراج على التوازي Parallel In/Parallel Out Shift Registers

### 1-3-2 مسجلات الازاحة ادخال على التسلسل/اخراج على التسلسل Serial In/Serial Out Shift Registers

مسجلات الازاحة ادخال على التسلسل/اخراج على التسلسل Serial In/Serial Out Shift Registers تقبل البيانات بشكل تسلسلي بحيث تكون خانة واحد من البيانات على خط إدخال وحيد Serial data input من اليسار، ويتم اخراج البيانات المخزنة فيها على المخرج بشكل تسلسلي Serial data output .

الشكل (5-8) يظهر مسجل ازاحة أربع خانات 4-bit register، مبني من أربع قلابات من نوع دي D flip-flops up to four bits of data.



الشكل (5-8) مسجل ازاحة ادخال على التسلسل/اخراج على التسلسل Serial In/Serial Out Shift Registers

على سبيل المثال إذا أردنا ادخال الأربع خانات الثنائية 1010 إلى مسجل الازاحة، بحيث تبدأ بالخانة الأقل أهمية LSB وهي الخانة على اليمين، و الحالة الابتدائية للمسجل تكون بحالة تصفيير clear صفر 0.

تطبيق الخانة الأولى وهي الصفر 0 على خط البيانات Serial data input، يجعل  $D = 0$  من أجل القلاب الأول FF0 عند تطبيق نبضة التزامن الأولى CLK، القلاب الأول FF0 يصبح بحالة تصفيير reset ويختزن الخانة صفر 0.

عند تطبيق الخانة الثانية وهي الواحد 1 على خط البيانات Serial data input، يجعل  $D = 1$  من أجل القلاب الأول FF0، و  $D = 0$  من أجل القلاب الثاني FF1 لأن الدخل دي D من أجل القلاب الثاني FF1 موصول مع خرج القلاب الأول  $Q_0$ ، ومع نبضة التزامن الثانية الواحد 1 على خط البيانات يزاح إلى القلاب الأول FF0 واضعاً هذا القلاب بحالة التوضيع أي واحد 1، والصفر 0 الذي كان في القلاب القلاب الأول FF0 يزاح إلى القلاب الثاني FF1.

عند تطبيق الخانة الثالثة وهي الصفر 0 على خط البيانات Serial data input، ونبضة التزامن تطبق، الصفر 0 يدخل إلى القلاب الأول FF0، الواحد 1 المخزن في القلاب الأول FF0 يزاح إلى القلاب الثاني FF1، الصفر 0 المخزن في القلب الثاني FF1 يزاح إلى القلاب الثالث FF2. عند تطبيق الخانة الأخيرة وهي الواحد 1 على خط البيانات Serial data input، ونبضة التزامن تطبق، الواحد 1 يدخل إلى القلاب الأول FF0، الصفر 0 المخزن في القلاب الأول FF0 يزاح إلى القلاب الثاني FF1، الواحد 1 المخزن في القلاب الثاني FF1 يزاح إلى القلاب الثالث FF2، الصفر 0 المخزن في القلب الثالث FF2 يزاح إلى القلاب الرابع FF3. الجدول (2-8) يوضح عملية ادخال الأربع خانات ثنائية 1010 إلى مسجل الازاحة.

CLK	FF0 ( $Q_0$ )	FF1 ( $Q_1$ )	FF2 ( $Q_2$ )	FF3 ( $Q_3$ )
Initial	0	0	0	0
1	0	0	0	0
2	1	0	0	0
3	0	1	0	0
4	1	0	1	0


الجدول (2-8)

نلاحظ أنه في الادخال على التسلسل، خانة واحدة من البيانات تنتقل في كل مرة.

إذا أردنا أن نحصل على البيانات من المسجل أو نقلها إلى خارج المسجل، الخانات الثنائية يجب أن تزاح بشكل تسلسلي إلى خرج القلاب الأخير  $Q_3$ ، بعد نبضة التزامن الرابعة CLK4 من عملية ادخال البيانات السابقة، الخانة الأقل أهمية LSB، وهي الصفر 0 تظهر على الخرج الأخير  $Q_3$ ، وعند تطبيق نبضة التزامن الخامسة CLK5 الخانة الثانية تظهر على الخرج CLK6، نبضة التزامن السادسة CLK7 تزاح الخانة الثالثة إلى الخرج الأخير  $Q_3$ ، وعند تطبيق نبضة التزامن السابعة CLK8 الخانة الرابعة تزاح وتظهر على الخرج الأخير  $Q_3$ ، وهكذا يكون الخانات الأربع تم ازاحتها إلى خارج المسجل، الشكل (3-8) يوضح أشكال الموجة لهذه العمليات ونلاحظ أن البيانات الثنائية الأربع خزنت بعد أربع نبضات تزامن، الجدول (3-8) يوضح ذلك.

<b>FF0 (<math>Q_0</math>)</b>	<b>FF1 (<math>Q_1</math>)</b>	<b>FF2 (<math>Q_2</math>)</b>	<b>FF3 (<math>Q_3</math>)</b>
1	0	1	0
0	1	0	1
0	0	1	0
0	0	0	1
0	0	0	0


المجدول (3-8)



الشكل (6-8) أشكال الموجة لعملية ادخال القيمة الثنائية 1010 إلى مسجل الازاحة بأربع خانات، ادخال على التسلسل/اخراج على التسلسل

الرمز الصنديقي المنطقي لمسجل ازاحة ادخال على التسلسل/اخراج على التسلسل يظهر في الشكل (7-8) حيث المز

8-Bit Serial In/Serial Out Shift Register SRG يشير مسجل ازاحة بسعة ثمان خانات




الشكل (7-8) الرمز المنطقي لمسجل ازاحة ادخال على التسلسل/اخراج على التسلسل بثمان خانات  
Serial In/Serial Out Shift Register

### 3-2 مسجلات الازاحة ادخال على التسلسل/اخراج على التوازي


يتم في مسجلات الازاحة ادخال على التسلسل/اخراج على التوازي ادخال البيانات بشكل تسلسلي بحيث تكون خانة واحد من البيانات على خط ادخال وحيد من اليسار، وهي الخانة الأقل أهمية LSB، كما في المسجل السابق، الفرق الوحيد في طريقة اخراج البيانات المخزنة فيها والتي تتم على التوازي، حيث المسجل ذو الخرج التفرعي يكون خرج كل مرحلة متوفراً حالما يتم تخزين البيانات، حيث تظهر كل خانة ثنائية على خط الخرج الموافق، وجميع الخانات الثنائية تظهر بنفس الوقت بدلاً من خانة واحدة كما في الارجاع التسلسلي.

الشكل (8-8) يظهر مسجل ازاحة من نوع ادخال على التسلسل/اخراج على التوازي بأربع خانات a 4-bit serial in/parallel out shift register مع الرمز المنطقي. والشكل (9-8) يظهر أشكال الموجة لخط البيانات وخط التزامن لهذا المسجل مع الحالة الابتدائية للمسجل هي كل القلابات واحد 1، ونجد أن المسجل يحتوي على القيمة الثنائية 0110 بعد أربع نبضات تزامن.




الشكل (8-8) مسجل ازاحة ادخال على التسلسل/اخراج على التوازي من اربع خانات مع الرمز المنطقي له a 4-bit serial in/parallel out shift register

يظهر في الشكل (8-10)، الرمز المنطقي لشريحة الدائرة المتکاملة لمسجل الازاحة من نوع ادخال على التسلسل/اخراج على التوازي بثمان خانات 8-bit serial in/parallel out shift register 74HC164، تحتوي شريحة هذه ثمان مخارج على التوازي هي من  $Q_0$  حتى  $Q_7$ ، وللشريحة طرف غير متزامن للتصفير فعال عند الحالة المنخفضة، ولها طرفي ادخال تسلسلي هما A, B



الشكل (8-9) أشكال الموجة لعملية ادخال القيمة الثنائية 0110 إلى مسجل الازاحة بأربع خانات ادخال على التسلسل/اخراج على التوازي



الشكل (8-10) الرمز المنطقي لشريحة الدائرة المتکاملة لمسجل الازاحة من نوع ادخال على التسلسل/اخراج على التوازي بثمان خانات 8-bit serial in/parallel out shift register 74HC164 التي تحمل الرقم

### 3-3-2 مسجلات الازاحة ادخال على التوازي/اخراج على التسلسل Parallel In/Serial Out Shift Registers

في مسجل الازاحة من نوع ادخال على التوازي/اخراج على التسلسل، يتم ادخال البيانات بنفس الوقت على خطوط دخل متوازية، بدلاً من إدخالها خانة بخط دخل وحيد، الخرج التسلسلي يكون كما في مسجلات الازاحة من نوع ادخال على التسلسل/اخراج على التسلسل، ويظهر حالما يتم تخزين كامل الخانات في المسجل.

الشكل (11-8) يظهر مسجل ازاحة من نوع ادخال على التوازي/اخراج على التسلسل بأربع خانات a 4-bit parallel in/serial out shift register مع الرمز المنطقي، حيث يوجد أربع خطوط دخل للبيانات من  $D_0$  حتى  $D_3$  بالإضافة إلى مدخلين للتحكم هما تحميل / ازاحة SHIFT/LOAD التي تسمح للخانات الأربع بالتحميل إلى المسجل، عندما:

$\overline{\text{SHIFT/LOAD}} = 0$  البوابات آند AND من  $G_4$  حتى  $G_1$  تكون في حالة تمكين تسمح للخانات الثنائية لتطبيق على الدخل دي D للقلاب الموقف، فمع نبضة التزامن عندما يكون  $D = 1$  سيكون القلاب في حالة التوضيع، ومع  $0$  القلاب سيكون في حالة التصفيير، وبالتالي تخزين كل الخانات يكون بنفس الوقت.


$\overline{\text{SHIFT/LOAD}} = 1$  البوابات آند AND من  $G_4$  حتى  $G_1$  تكون في حالة عدم التمكين، والبوابات آند AND من  $G_5$  حتى  $G_7$  تكون في حالة التمكين تسمح للخانات الثنائية بالازاحة نحو اليمين تباعياً من المرحلة الأولى إلى المرحلة التالية حتى المرحلة الأخيرة، البوابات آند AND تسمح إما بعملية ازاحة عادبة أو عملية ادخال بيانات على التوازي.

الشكل (12-8) يظهر أشكال الموجة للخرج لمسجل ازاحة من نوع ادخال على التوازي/اخراج على التسلسل بأربع خانات، مع أشكال الموجة لنسبة التزامن ولخط التحكم تحميل / ازاحة SHIFT/LOAD. نلاحظ مع نسبة التزامن الأولى يتم تحميل البيانات على التوازي التالية إلى المسجل، الخرج  $Q_3$  يصبح صفر 0.


$$(D_0D_1D_2D_3 = 1010)$$

- مع نسبة التزامن الثانية الواحد 1 في  $Q_2$  يزاح إلى  $Q_3$
- مع نسبة التزامن الثالثة الصفر 0 تزاح إلى  $Q_3$
- مع نسبة التزامن الرابعة الخامسة الأخيرة واحد 1 تزاح إلى  $Q_3$
- مع نسبة التزامن الخامسة كل خانات البيانات تزاح خارجاً فقط واحد 1 يبقى في المسجل، مع افتراض أن الدخل  $D_0$  يبقى واحد 1.

نلاحظ أنه في الادخال على التوازي، عدد من الخانات الثنائية تنقل في نفس الوقت.




الشكل (11-8) المخطط المنطقي مع الرمز المنطقي لمسجل ازاحة من نوع ادخال على التوازي/اخراج على التسلسل بأربع خانات a 4-bit parallel in/serial out shift register



الشكل (12-8) أشكال الموجة لعملية ادخال القيمة الثنائية 1010 إلى مسجل الازاحة بأربع خانات ادخال على التوازي/اخراج على التسلسل a 4-bit parallel in/serial out shift register


يظهر في الشكل (8-13)، الرمز المنطقي لشريحة الدائرة المتكاملة لمسجل الازاحة من نوع ادخال على التوازي / اخراج على التسلسل مع التحميل بثمان خانات 8-bit parallel load shift register 74HC165، والتي يمكن أن تعمل أيضاً كمسجل من نوع ادخال على التسلسل/اخراج على التسلسل، حيث يمكن إدخال البيانات له على التوازي من أطراف البيانات الثمانية من  $D_0$  حتى  $D_7$ ، الخرج للمسجل هو  $Q_7$  ومتممها، وتحتوي بالإضافة إلى طرف التحكم تحمل/ازاحة ، الطرف CLK INH، SH/LD، SH/LD، وعندما يكون في الحالة المرتفعة HIGH فإن نبضات التزامن يتم حجتها ويتم تحميل الشريحة.



الشكل (8-13) الرمز المنطقي لشريحة الدائرة المتكاملة لمسجل الازاحة من نوع ادخال على التوازي (التسلسل)/اخراج على التسلسل بثمان خانات 8-bit parallel load shift register 74HC165 التي تحمل الرقم

#### 4-3-2 مسجلات الازاحة ادخال على التوازي/اخراج على التوازي

مسجل الازاحة من نوع ادخال على التوازي/اخراج على التوازي parallel in/parallel out shift register تستخدم فيه الطريقة على التوازي في الادخال والاخراج، مباشرة بعد الادخال المتزامن لكل البيانات من الخانات الثنائية، تظهر على الخرج المتوازي. تم مناقشة طريقة ادخال واخراج البيانات على التوازي سابقاً، الشكل (8-14) يظهر هذا المسجل.




الشكل (14-8) المسجل من نوع ادخال على التوازي/اخراج على التوازي

يظهر في الشكل (15-8)، الرمز المنطقي النموذجي لشريحة الدائرة المتكاملة لمسجل الازاحة من نوع ادخال على التوازي/اخراج على التوازي بأربع خانات 74HC195 4-bit parallel access shift register التي تحمل الرقم 74HC195، والتي يمكن أن تعمل أيضاً كمسجل من نوع ادخال على التسلسل/اخراج على التسلسل، وكمسجل من نوع ادخال على التفعع /اخراج على التسلسل، حيث يمكن استخدام الخرج  $Q_3$ ، ونلاحظ أن لها مدخلين جي وكا  $J$ ،  $K$ ، من أجل الادخال على التسلسل للمرحلة الأولى من المسجل، وتحتوي طرف من أجل التصفيير  $CLR$  يكون فعال عند الحالة المنخفضة بالإضافة إلى طرف التحكم تحويل/ازاحة  $SH/LD$ .

عندما  $SH/LD = 0$  مع نبضة التزامن على الطرف  $CLK$  تنتقل البيانات من المدخل إلى الخارج.

عندما  $SH/LD = 1$  مع نبضة التزامن على الطرف  $CLK$  تنتقل البيانات المخزنة مزاحة نحو اليمين من  $Q_0$  إلى  $Q_3$ .



الشكل (15-8) الرمز المنطقي النموذجي لشريحة الدائرة المتكاملة لمسجل الازاحة من نوع ادخال على التوازي/اخراج على التوازي بأربع خانات 74HC195 4-bit parallel access shift register التي تحمل الرقم 74HC195

## 4-2 مسجلات الازاحة ثنائية الاتجاه

مسجل الازاحة ثنائي الاتجاه Bidirectional Shift Register هو المسجل الذي فيه يمكن للبيانات أن تزاح يميناً ويساراً، ويمكن أن يصمم باستخدام منطق متزامن يساعد نقل البيانات من مرحلة إلى أخرى إلى اليمين أو اليسار بالاعتماد على قيمة خط التحكم.

الشكل (16-8) يوضح مسجل ازاحة ثنائية الاتجاه بأربع خانات A، الحالـة المرتفـعة HIGH على خط التـحكم RIGHT/LEFT تسمـح للبيانـات الثنـائية داخـل المسـجل أن تـزاح إلـى الـيمـين، وعـندـم يـكون فيـ الحـالـة المـنـخـفـضـة LOW تـمـكـن الـبيـانـات الـثـانـيـة داخـل المسـجل أن تـزـاح إلـى الـيسـار.


الـبـوـابـات آـنـد AND من G1 حـتـى G4 تكونـ فيـ حـالـة عدمـ التـمـكـينـ، وـالـبـوـابـات آـنـد AND من G5 حـتـى G7 تكونـ فيـ حـالـة التـمـكـينـ تـسـمـح لـلـخـانـات الـثـانـيـة بـالـازـاحـة نـحـو الـيـمـين تـابـعـاً مـنـ الـمرـحلـة الـأـوـلـى إـلـى الـمرـحلـة الـتـالـيـة حـتـى الـمرـحلـة الـأـخـيـرـة، الـبـوـابـات آـنـد AND تـسـمـح إـمـا بـعـملـيـة اـزـاحـة عـادـيـة أـو عـملـيـة اـدـخـالـ.

عـندـم خطـ التـحكـم RIGHT/LEFT يـكونـ فيـ الحـالـة المرـتفـعـة HIGH أيـ 1

الـبـوـابـات آـنـد AND من G1 حـتـى G4 تكونـ فيـ حـالـة التـمـكـينـ، وـحـالـة الـخـرـجـ كـبـو Q لـكـلـ قـلـابـ تـمـرـرـ مـنـ خـالـلـ الدـخـلـ ديـ D إـلـى القـلـابـ التـالـيـ، عـندـ حدـوثـ نـبـضـةـ السـاعـةـ، خـانـاتـ الـبـيـانـاتـ تـزـاحـ مـكـانـ وـاحـدـ نـحـوـ الـيـمـينـ.


عـندـم خطـ التـحكـم RIGHT/LEFT يـكونـ فيـ الحـالـة المـنـخـفـضـة LOW أيـ 0

الـبـوـابـات آـنـد AND من G5 حـتـى G8 تكونـ فيـ حـالـة التـمـكـينـ، وـحـالـة الـخـرـجـ كـبـو Q لـكـلـ قـلـابـ تـمـرـرـ مـنـ خـالـلـ الدـخـلـ ديـ D إـلـى القـلـابـ السـابـقـ، عـندـ حدـوثـ نـبـضـةـ السـاعـةـ، خـانـاتـ الـبـيـانـاتـ تـزـاحـ مـكـانـ وـاحـدـ نـحـوـ الـيـسـارـ.



الشكل (16-8) مسجل ازاحة ثنائية الاتجاه بأربع خانات

الشكل (17-8) يظهر أشكال الموجة للتزامن وللخرج لمسجل ازاحة ثبائي الاتجاه بأربع خانات، مع أشكال الموجة لخطوط التحكم RIGHT/LEFT، مع الفرض أن  $Q_0 = 1, Q_2 = 0, Q_3 = 1, Q_1 = 0$  والخط التسلسلي لبيانات الدخل serial data-input line في الحالة المنخفضة LOW، حيث يتم عرض شكل موجة التزامن في (a) وشكل موجة الخرج في (b).



الشكل (17-8) يظهر أشكال الموجة للتزامن وللخرج لمسجل ازاحة ثبائي الاتجاه بأربع خانات

A 4-bit bidirectional shift register

يظهر في الشكل (18-8)، الرمز المنطقي لشريحة الدائرة المتكاملة لمسجل الإزاحة العام من نوع ثبائي الاتجاه، التي تحمل الرقم 74HC194 وهو بأربع خانات 4-bit bidirectional universal shift register، مسجل الإزاحة العام (متعدد الأغراض) له امكانيات العمل بالشكلين على التوازي وعلى التفرع لكل من الادخال والاربع، أي يقبل دخلاً على التوازي وعلى التسلسل، و يقوم بالإزاحة يميناً أو يساراً. وتحتوي على طرف من أجل التصفير CLR يكون فعال عند الحالة المنخفضة.

هذا وتع肯 استخدام مسجل الإزاحة العام في تحويل البيانات من الشكل على التوازي إلى الشكل التسلسلي Parallel to Serial أو من تسلسلي إلى توازي Serial to Parallel.

تحتوي هذه الشريحة على 4 مراحل يمكن من خلالهم إجراء كل العمليات التي يمكن طلبها من أي مسجل إزاحة، الشريحة لها خطى تحكم  $S_0, S_1$  يمكن بحث التحكم في طريقة تشغيل الشريحة على الشكل التالي:

التحميل على التوازي Parallel loading ينجذب عندما:

$S_0 = 1$  و  $S_1 = 1$  مع نبضة التزامن الموجة على المدخل CLK فإن بيانات الدخل على المدخل على التوازي  $D_0$  حتى  $D_3$  تنتقل إلى المخرج من  $Q_0$  إلى  $Q_3$ .


الازاحة نحو اليمين Shift right مع الادخال على التسلسل تتجزء عندما

$S_0 = 1$  و  $S_1 = 0$  مع نبضة التزامن الموجة على المدخل CLK فإن البيانات تراوح تابعياً نحو اليمين أي من  $Q_0$  باتجاه  $Q_3$ .

ادخال البيانات على التسلسل Serial data يتم عبر المدخل على التسلسل مع ازاحة نحو اليمين Shift-right serial وبيانات هذا الدخل تذهب إلى المرحلة  $Q_0$ .

الازاحة نحو اليسار Shift left تتجزء عندما

$S_0 = 0$  و  $S_1 = 1$  مع نبضة التزامن الموجة على المدخل CLK وبيانات جديدة تدخل عبر المدخل على التسلسل مع ازاحة نحو اليسار shift-left serial input (SL SER)، وبيانات هذا الدخل تذهب إلى المرحلة  $Q_3$ .



الشكل (18-8) الرمز المنطقي النموذجي لشريحة الدائرة المتکاملة لمسجل الازاحة العام من نوع ثنائي الاتجاه، التي تحمل الرقم 74HC194 وهو بأربع خانات 4-bit bidirectional universal shift register

## 5-2 تطبيقات مسجلات الإزاحة Shift Register Applications

يوجد عدة تطبيقات لمسجل الإزاحة، سنقدم بعضها في هذا الفصل:

### 1-5-2 التأخير الزمني Time Delay



يمكن استخدام مسجل إزاحة من نوع إدخال على التسلسل / إخراج على التسلسل A serial in/serial out shift register للحصول على تأخير زمني يمكن إدخال البيانات المتلاحقة على دخله ثم استقبال هذه البيانات على خرجه في آخر مرحلة بعد زمن تأخير مقداره عدد مراحل هذا المسجل مضروباً في زمن كل نبضة من نبضات التزامن.

أي زمن التأخير تابع لكل من:

- عدد المراحل (n)

- تردد نبضات الساعة clock frequency (التزامن)

الشكل (19-8) يبين رسمياً توضيحاً للرمز المنطقي لمسجل الإزاحة كجهاز تأخير زمني مع المخطط الزمني، حيث نلاحظ من هذا الشكل أن البيانات التسلسلية تطبق على دخل مسجل إزاحة على إدخال التسلسل / إخراج على التسلسل بشمان خانات 8-bit serial in/serial out shift register لتصل لزمن تأخير ( $t_d$ ) مقداره  $8\mu s$ ، من مرتبة مקרו ثانية. أي أنها حصلنا على البيانات المدخلة بعد زمن تأخير مقداره  $(8 \times 1\mu s)$ ، ويمكن ضبط هذا الزمن أكثر أو أقل بتغيير تردد نبضات الساعة، ويمكن زيادته بزيادة عدد مسجلات الإزاحة.



الشكل (19-8) الرمز المنطقي لمسجل الإزاحة كجهاز تأخير زمني مع المخطط الزمني

## **2-5-2 تحويل البيانات من الشكل التسلسلي إلى الشكل على التوازي**

### **Serial-to-Parallel Data Converter**

نقل البيانات على خط بيانات تسلسلي من نظام رقمي إلى آخر يستخدم عادة لتخفيض عدد الأسانك في خط النقل، ويستخدم النقل التسلسلي عادة لتمرير البيانات من الأجهزة الطرفية إلى الحاسب، في العادة ترسل البيانات لمسافات طويلة على خط واحد لنقل البيانات مثل خط الهاتف، هذه البيانات عندما تصلك إلى المستقبل لابد من تحويلها إلى الصورة المتوازية قبل إدخالها إلى المعالج أو الحاسب، على سبيل المثال الناقل التسلسلي العام للبيانات (universal serial bus) USB يستخدم لوصول لوحة المفاتيح، الطابعة، المساحات وغيرها من الطيفيات للحاسوب، وكل الحواسيب تعالج البيانات بشكل على التوازي، لذلك تتطلب تحويل من تسلسلي إلى متوازي serial-to-parallel conversion.


الشكل (20-8) يبين الدائرة البسيطة التي ستقوم ب لهذا التحويل، حيث تحتوي على من مسجلات الإزاحة، لاحظ أن البيانات ترسل على خط النقل بصورة بيانات تسلسلية كالمبينة في الشكل (21)، في هذا الشكل نلاحظ أنها تتألف من احدى عشرة خانة ثنائية (بت)، الخانة الأولى خانة البداية (start bit) تكون دائماً صفر 0، ونبأ دائماً بالانتقال من الحالة المرتفعة إلى الحالة المنخفضة HIGH-to-LOW transition، الخانات الشمانية التالية من D<sub>7</sub> حتى D<sub>0</sub> تكون خانات البيانات (واحدة منها يمكن أن تكون خانة التحقق من الإذدواجية parity bit، وآخر خانة أو اثنين (خانات التوقف stop bits) تكون دائماً واحداً عندما لا توجد بيانات أي لا يوجد تراسل حالة خط البيانات دائماً مرتفعة HIGH).

عند نزول الإشارة من الحالة المرتفعة إلى الحالة المنخفضة HIGH-to-LOW transition، خانة البدء توضع قلاب التحكم Control flip-flop جي كـ J-K ويصبح خرجه يساوي واحد 1، ونتيجة لذلك يفعل مولد النبضات الذي يبدأ باعطاء نبضات تزامن بتعدد يساوي تماماً تردد البيانات المرسلة على خط البيانات، هذه النبضات تستخدم كنبضات تزامن لكل من مسجل الإزاحة الأول (مسجل الدخل data-input register) الذي يستقبل البيانات التعاقبية، وأيضاً للعداد 3 بت الذي يعد ثمان 8 عدّات.

مع كل نبضة من نبضات التزامن تزاح البيانات بشكل متسلسل خلال مراحل مسجل الدخل بمقدار خانة واحدة 1، ويزداد العدد بمقدار واحد 1، وبعد ثمان 8 نبضات تزامن يصبح خرج العدد TC يساوي ثمانية 8 حيث تصبح آخر مرحلة فيه تساوي واحد 1، عند ذلك ومع أول نبضة تزامنقادمة فإن البوابة آند AND، تعطى واحد 1 في خرجها CLK . TC . هذا الواحد 1 ينشط مسجل الإزاحة الثاني (مسجل بيانات الخرج data-output register) مع الدخل CLK الخاص به فيقوم بتحميل الإشارة من ثمان خانات الموجودة على خرج المسجل الأول (مسجل بيانات الدخل data-input register) ويسجلها على خرجه هو فتصبح هي الصورة المتوازية من البيانات والتي يمكن التعامل معها من خلال أي معالج أو حاسب، عند صعود خرج بوابة الآند AND، من صفر 0 إلى واحد 1 ينشط مولد النبضة one shot الذي يعطي نبضة واحدة قصيرة تصرف العدد وقلاب التحكم جي كـ J-K استعداداً لبدأ التعامل مع مجموعة جديدة من البيانات.


بهذه العمليه يتم تحويل البيانات من الشكل التسلسلي للشكل المتوازي، وعندما نقوم بعكس العمليه نحصل على تحويل من الشكل المتوازي إلى الشكل التسلسلي.

لا يخلو أى حاسب من شريحة الإرسال والاستقبال التتابعى العامة غير المترامنة، والتي يطلق عليها UART وذلك اختصار لعبارة Universal Asynchronous Receiver Transmitter أو شريحة الاستقبال والإرسال الغير تزامني. تحتوى هذه الشريحة على دائرة تحويل من تسلسلى إلى متوازي كالتى شرحناها سابقاً كما تحتوى أيضاً على دائرة أخرى تقوم بالعملية العكسيه وهى التحويل من متوازي إلى تسلسلى تمهدأ للإرسال، لذلك فإن هذه الشريحة توجد دائماً في بطاقة الموديم لأداء مهمة التحويل في



الاتجاهين.


الشكل (20-8) مسجل الازاحة كجهاز تأخير زمي




الشكل (21-8) بنية وشكل البيانات الرقمية

الشكل (22-8) يظهر المخطط المنطقي لشريحة UART في تطبيق نظام عام يعتمد على المعالج a general microprocessor-based system application، تتضمن شريحة UART كلا التحويلين من الشكل التسلسلي إلى المتوازي، ومن المتوازي إلى التسلسلي.

الشكل (23-8) يوضح المخطط الزمني لعملية تحويل البيانات من الشكل التسلسلي إلى الشكل المتوازي .the operation of the serial-to-parallel data converter



الشكل (22-8) المخطط المنطقي لشريحة UART في تطبيق نظام عام يعتمد على المعالج-based system application



تحميل البيانات خارج المسجل

الشكل (8-23) المخطط الزمني لعملية تحويل البيانات من الشكل التسلسلي إلى الشكل المتوازي  
the operation of the serial-to-parallel data converter


الجدول (8-4) يلخص الدوائر المتكاملة التي تم عرضها سابقاً، مع أرقامها ومحطوياتها

رقمها	نوع الدائرة المتكاملة	
74HC164	8-bit serial in/parallel out shift register	مسجل الازاحة من نوع ادخال على التسلسل/اخرج على التوازي بثمان خانات
74HC165	8-bit parallel load shift register	مسجل الازاحة من نوع ادخال على التوازي (التسلسل)/اخرج على التسلسل بثمان خانات
74HC194	4-bit bidirectional universal shift register	مسجل الازاحة العام ثنائي الاتجاه بأربع خانات
74HC195	4-bit parallel access shift register	مسجل الازاحة من نوع ادخال على التوازي/اخرج على التوازي بأربع خانات

الجدول (8-4) الدوائر المتكاملة التي تم عرضها في هذا الفصل


## تدريبات

- 1- ما هي أهم الفروقات بين الدوائر المنطقية التزابطية والدوائر المنطقية التعاقبة.
- 2- لماذا تعتبر مسجلات الإزاحة أحد وسائل التخزين؟
- 3- ما هي سعة التخزين لمسجل يمكن أن يحتفظ ببيان واحد من البيانات؟
- 4- ما هي الوظيفة الأساسية للمسجلات وما هي العمليات التي يمكن إجراؤها على المسجلات؟
- 5- مسجل ازاحة نحو اليسار بأربع خانات، دخله عند نبضة التزامن الرابعة 1011، ما هي قيمة خرج المسجل عند النبضة السابعة، علماً أن المدخل يساوي صفر 1.
- 6- مسجل ازاحة نحو اليمين بأربع خانات، دخله عند نبضة التزامن الخامسة 1001، ما هي قيمة خرج المسجل عند النبضة السابعة، علماً أن المدخل يساوي صفر 0.
- 7- تم تطبيق السلسلة 1011 على مدخل مسجل ازاحة بأربع خانات الذي حاليه الابتدائية في وضع التصفيير، ما هي حالة المسجل بعد ثلاث نبضات تزامن؟
- 8- من أجل دخول البيانات التسلسلي، ونبضة التزامن في الشكل (24-8)، حدد حالات كل قلاب من قلابات مسجل الازاحة بأربع خانات مبين من قلابات من نوع دي D، وارسم موجة الخرج مفترضاً أن الحالة الابتدائية للمسجل هي واحdas 1.




الشكل (24-8)

- 9- اعد حل المسألة في 8 من أجل البيانات في الشكل (25-8).




الشكل (25-8)

١٠- ما هي حالة المسجل في الشكل (٢٦-٨) بعد كل نبضة تزامن إذا بدأ مع الحالة **101001111000**




الشكل (٢٦-٨)


١١- الحافة الصاعدة لنبضة التزامن طبقت على مسجل من نوع ادخال على التسلسل/اخراج على التسلسل يملك شكل موجة كما في الشكل (٢٧-٨)، ما هي القيمة الثنائية المخزن في المسجل بثمان خانات إذا كانت خانة البيانات الأولى التي خرجت (أقصى اليسار) هي الخانة الأقل أهمية **LSB**.



الشكل (٢٧-٨)

١٢- من أجل مسجل ازاحة ثانوي الاتجاه بثمان خانات في الشكل (٢٨-٨) حدد حالة المسجل بعد كل نبضة تزامن من أجل شكل موجة التحكم يمين/يسار المعطاة، بحيث الحالة المرتفعة على هذا الدخل **HIGH**، تمكن الازاحة نحو اليمين، والحالة المنخفضة **LOW** تمكن الازاحة نحو اليسار، افترض أن المسجل يخزن الحالة الابتدائية وهي الرقم الثنائي المكافئ للرقم العشري ٧٦، مع الخانة في أقصى اليمين هي الخانة الأقل أهمية **LSB**، وحالة خط البيانات هي الحالة المنخفضة **LOW**.





الشكل (28-8)

13- اعد حل المسألة في 12 من أجل شكل الموجة في الشكل (29-8).





الشكل (29-8)

14- في الشكل (30-8) أشكال موجات تحكم مع نبضة تزامن تطبق على مسجل ازاحة خط البيانات له يكون صفر 0،

$$D_0 = 1, D_1 = 0, D_2 = 1, D_3 = 0$$

وخطوط المعطيات على التوازي تكون .

رسم شكل موجة الخرج بالنسبة للدخل.



الشكل (30-8)

15- صمم مسجل ازاحة عام بثلاث خانات 3 bit للإزاحة نحو اليمين و نحو اليسار باستخدام مدخل تحكم.

16- صمم مسجل إزاحة بثلاث خانات 3 bit مزود بثلاث خطوط تحكم قراءة وكتابة وختيار.



## المصطلحات والعبارات الرئيسية و اختصاراتها Key Terms and Abbreviations

الصفحة	الترجمة	المصطلح أو العبارة	الصفحة	الترجمة	المصطلح أو العبارة
278	<b>Common Bus</b>	ناقل مشترك	275	<b>Sequential Logic Circuits</b>	الدوائر المنطقية التعاقبية
278	<b>4-Bit Data Bus</b>	ناقل بيانات بأربعة خانات	275	<b>Feedback</b>	تغذية مرتددة
279	<b>Shift Capability</b>	امكانية الازاحة	275	<b>Combinational Logic Circuit</b>	الدوائر المنطقية التوافقية
279	<b>4-Bit Register</b>	مسجل بأربع خانات	276	<b>Clock Signal</b>	إشارة التزامن
279	<b>Serial In</b>	ادخال على التسلسل	276	<b>Memory Circuit</b>	دائرة الذاكرة
279	<b>Serial Out</b>	اخراج على التسلسل	277	<b>Registers</b>	المسجلات
280	<b>Rotate Left</b>	الازاحة الدورانية لليسار	277	<b>Data Storage</b>	تخزين البيانات
280	<b>Rotate Right</b>	الازاحة الدورانية لليمين	277	<b>Data Movement</b>	نقل البيانات
280	<b>Parallel In</b>	ادخال على التوازي	277	<b>Shift Registers</b>	مسجلات الازاحة
280	<b>Parallel In/Serial Out Shift Registers</b>	مسجلات الازاحة ادخال بالتوازي/اخراج بالتسلسل	277	<b>Buffer Registers</b>	مسجلات النقل أو العزل
280	<b>Parallel In</b>	اخراج على التوازي	277	<b>Register-to-Register Transfer</b>	نقل البيانات ما بين المسجلات
280	<b>Serial In/Serial Out Shift Registers</b>	مسجلات الازاحة ادخال تسلاسي/اخراج تسلاسي	277	<b>Serial Data</b>	بيانات تسلسلية
280	<b>Serial In/Parallel Out Shift Registers</b>	مسجلات الازاحة ادخال بالتسلسل/اخراج بالتوازي	277	<b>Parallel Data</b>	بيانات متوازية
280	<b>Serial Data Input</b>	اخراج بيانات تسلاسلياً	277	<b>D Flip-Flop</b>	قلاب من نوع دي D
280	<b>Parallel In/Parallel Out Shift Registers</b>	مسجلات الازاحة ادخال بالتوازي/اخراج بالتوازي	278	<b>Storage Capacity</b>	سعة التخزين
283	<b>4-Bit Serial In/Parallel Out Shift Register</b>	مسجل ازاحة ادخال بالتسلسل/اخراج بالتوازي أربعة خانات	278	<b>Data Bus</b>	ناقل البيانات

292	<b>Clock Frequency</b>	تردد نبضات الساعة	286	<b>4-Bit Parallel In/Serial Out Shift Register</b>	مسجل ازاحة ادخال بالتوازي/اخرج بالتسلاسل بأربع خانات
293	<b>Serial-to-Parallel Data Converter</b>	تحويل البيانات من الشكل التسلايلي للشكل على التوازي	287	<b>8-Bit Parallel Load Shift Register</b>	مسجل الازاحة ادخال بالتوازي/اخرج بالتسلاسل مع التحميل بثمان خانات
293	<b>USB (universal serial bus)</b>	الناقل التسلايلي العام للبيانات	288	<b>4-Bit Parallel Access Shift Register</b>	مسجل ازاحة ادخال بالتوازي / اخراج بالتوازي بأربع خانات
293	<b>HIGH-to-LOW Transition</b>	انتقال من الحالة المرتفعة إلى الحالة لمنخفضة	289	<b>Bidirectional Shift Registers</b>	مسجل ازاحة ثانوي الاتجاه
293	<b>Parity Bit</b>	خانة التحقق من الازدواجية	289	<b>4-Bit Bidirectional Shift Register</b>	مسجل ازاحة ثانوي الاتجاه بأربع خانات
293	<b>Data-Output Register</b>	مسجل بيانات الخرج	290	<b>4-bit Bidirectional Universal Shift Register</b>	مسجل ازاحة العام ثانوي الاتجاه بأربع خانات
293	<b>Start Bit</b>	خانة البداية	290	<b>Universal Shift Register</b>	مسجل الازاحة العام (متعدد الأغراض)
294	<b>Universal Asynchronous Receiver Transmitter</b>	شريحة الإرسال والاستقبال التابعى العامة غير المتزامنة	290	<b>Parallel Loading</b>	التحميل على التوازي
295	<b>A General Microprocessor-Based System Application</b>	تطبيق نظام عام يعتمد على المعالج	292	<b>Time Delay</b>	التأخير الزمني
			293	<b>Data-Output Register</b>	مسجل بيانات الدخل

## الفصل التاسع 9

### العدادات

### Counters



## الأهداف العامة للفصل Chapter Objectives

عندما تكمل هذا الفصل سوف تكتسب مجموعة من الخبرات والمعرف وينبغي أن تكون قادراً على:

- تصميم العدّادات بأنواعها المختلفة وشرح طريقة عملها واستخدامها في الأنظمة الرقمية.
- فهم مبدأ عمل العدّادات المتزامنة وغير المتزامنة.
- تصميم العدّادات التصاعدية والتنازلية.
- فهم وتحليل المخططات الرمزية للعدّادات.
- استعمال العدّاد في توليد سلسلة من البيانات الثنائية.
- استعمال العدّاد كمقسّم للتردد.
- التعرّف على أهم شرائح الدوائر المتكاملة ICs للعدّادات.

# 1 – مقدمة Introduction

يقدم هذا الفصل شرحاً عن أهم تطبيقات الدوائر المنطقية التعاقدية، وهي العدادات الرقمية، وتأتي أهميتها لتطبيقاً واستخداماتها المهمة والمتعددة، إذ تعد جزءاً من معظم الأنظمة الرقمية وغير الرقمية، بدءاً من عدّاد السيارة، إلى عدّاد السباق، إلى الساعة الرقمية، وغيرها كثيرة.

العداد الرقمي عبارة عن مجموعة من القلابات الموصولة مع بعضها بطريقة معينة يمكن بها أن تعد النبضات الداخلة إليها، على حسب طريقة توصيل كل قلاب مع القلاب التالي له يتحدد نوع العداد كما سنرى في هذا الفصل، إذ سنتعرف على أنواع العدادات وطرق تصميمها وكيفية تحليل المخططات الزمنية لها مع التعرف على أهم شرائح الدوائر المتكاملة للعدادات.

## 2 – العدادات Counters

العدادات الرقمية Digital Counters هي دوائر منطقية تعاقدية Sequential Logic Circuits ذات وظيفة محددة، ينتقل خرجها من قيمة إلى قيمة أخرى تالية عددياً عند حدوث تغير معلوم في الدخل، أي لها القدرة على العد ثنائياً بترتيب معين، وترتيب العد يكون ترتيباً تصاعدياً Up Counting، أو قد يكون ترتيباً تناظرياً Down Counting، أو قد يكون بترتيب آخر.

كل قيمة يصل إليها العداد أثناء عملية العد تسمى حالة State وينتقل العداد من حالة إلى أخرى من حالاته مع نبضات التزامن Clock وبترتيب معين. أي أن كل نبضة من نبضات التزامن تنقل العداد من الحالة التي هو فيها إلى الحالة التي تليها في ترتيب العد، ويمكن أن يبدأ العداد العد من أي حالة من حالاته، و يطلق على الحالة التي يبدأ العد منها تسمية الحالة الإبتدائية Initial State.

العدادات تشبه المسجلات من حيث أنها دوائر منطقية تعاقدية، ويتم بناؤها من القلابات، فالمسجل مصمم كي يخزن عدد من الخانات الثنائية، بينما في العداد الخانات الثنائية التي يتم تخزينها عن طريق العداد تمثل عدد نبضات التزامن التي دخلت من مدخل نبضات التزامن clock input، ونبضات التزامن المطبقة على العداد تعمل على تغيير حالة دوائر القلابات المصمم منها العداد، وبملاحظة خرج دوائر القلابات يمكننا تحديد عدد نبضات التزامن التي تم تطبيقها على مدخل العداد.

## 1-2 أنواع العدادات Counters Types

هناك نوعان أساسيان من العدادات والفرق الرئيس بين هذين النوعين من العدادات هو طريقة توصيل نبضات التزامن بين القلابات التي يتكون منها العداد.

 **العدادات غير المتزامنة Asynchronous Counters** هي عدادات تنتقل من وضعٍ إلى وضعٍ تاليٍ بحسب متغيرات الدخل، وأغلب القلابات التي يتكون منها لا توصل إلى نبضات التزامن الرئيسية.

**العدادات المتزامنة Synchronous Counters** هي عدادات تنتقل من وضعٍ إلى آخر عند ورود نبضة التزامن (حيث توصل نبضة التزامن الرئيسية إلى جميع قلابات العداد).

## 1-1-2 العدادات غير المتزامنة Asynchronous Counters

يتتألف العداد كما في المسجل من مجموعة قلابات وبوايات منطقية توصل فيما بينها بحيث تتحقق العمل المطلوب منها. والمصطلح غير متزامن asynchronous يشير إلى أحداث لا تملك فيما بينها علاقات زمنية ثابتة do not have fixed time relationship، وبشكل عام لا تحدث عند نفس الزمن.


العداد غير المتزامن An asynchronous counter هو عداد يتتألف من قلابات لا تغير حالاتها عند نفس الزمن لأنها لا تملك نبضات تزامن مشتركة.

### 1-1-1 العدد الثنائي غير المتزامن بخانتين (التموجي)

#### A 2-Bit Asynchronous Binary Counter (Ripple Counter)

في هذا النوع من العدادات يتم توصيل خرج كل قلاب كنبضات تزامن للقلاب التالي له، ونبضات الساعة للمرحلة الأولى تكون هي النبضات المراد عدها، الشكل (1-9) يظهر عداد بخانتين من أجل عملية غير متزامنة، لاحظ أن نبضات التزامن تطبق على مدخل التزامن C فقط للقلاب الأول فقط FF0 الذي يعطي دائمًا الحانة الأقل أهمية LSB، القلاب الثاني FF1 يقدح بواسطة الخرج  $\bar{Q}_0$  للقلاب الأول FF0، القلاب الأول FF0 يغير حالته عند الحافة الموجبة لنبضة التزامن، بينما القلاب الثاني FF1 يتغير فقط عندما يقدح بواسطة الانتقال الموجب للخرج  $\bar{Q}_0$  للقلاب الأول FF0.

بسبب التأخير الزمني المترافق مع القلاب، الانتقال لنبضة التزامن للساعة CLK والانتقال للخرج  $\bar{Q}_0$  للقلاب الأول FF0، لا يمكن أن تحدث بنفس الوقت، لذلك القلابات لا يتم قدحهما بنفس الوقت أي بشكل متزامن، ومنه عمل العداد يكون غير متزامن.



الشكل (1-9) عداد ثنائي بخانتين مبني من قلابات دي D غير متزامن A 2-bit asynchronous binary counter

يُعرف العدّاد الغير متزامن أيضًا باسم العدّاد التموجي Ripple Counter.

يظهر الشكل (9-2) المخطط الزمني Timing Diagram لعملية التشغيل الأساسية للعدّاد غير المتزامن في الشكل (9-1)، بواسطة تطبيق أربع 4 نبضات متزامنة على القلاب الأول FF0 ومراقبة الخرج كيو Q لكل قلاب، وسنفترض أنّ الابتدائية للقلابات هي حالة التصفيير RESET أي الحالة المنخفضة LOW.

من الشكل (9-2) نلاحظ أن:

- الحافة الموجبة لنبضة التزامن الأولى CLK1 تجعل خرج القلاب الأول FF0 وهو  $Q_0$  ينتقل إلى الحالة المرتفعة HIGH، أي أن  $Q_0 = 1$  وعند نفس الزمن الخرج المتمم  $\bar{Q}_0$  ينتقل إلى الحالة المنخفضة LOW، أي  $\bar{Q}_0 = 0$  لكن بدون أي تأثير على القلاب الثاني FF1 لأن الانتقال الموجب يجب أن يحدث ليقذح القلاب.

بعد الحافة الموجبة لنبضة التزامن CLK1 ،  $Q_0 = 1$  و  $Q_1 = 0$

- الحافة الموجبة لنبضة التزامن الثانية CLK2 تؤدي إلى أن  $Q_0 = 0$  و  $Q_1 = 1$  ويقذح القلاب الثاني FF1 مؤدياً بالخرج  $Q_1 = 1$  وبدون أي تأثير على القلاب الثالث FF1.

بعد الحافة الموجبة لنبضة التزامن CLK2 ،  $Q_0 = 0$  و  $Q_1 = 1$


- الحافة الموجبة لنبضة التزامن الثالثة CLK3 تؤدي إلى أن  $Q_0 = 0$  و  $Q_1 = 1$  وبدون أي تأثير على القلاب الثاني FF1.

بعد الحافة الموجبة لنبضة التزامن CLK3 ،  $Q_0 = 1$  و  $Q_1 = 0$

- الحافة الموجبة لنبضة التزامن الرابعة CLK4 تؤدي إلى أن  $Q_0 = 0$  و  $Q_1 = 0$  ويقذح القلاب الثاني FF1 مؤدياً بالخرج  $Q_1 = 0$  وبدون أي تأثير على القلاب الثالث FF1.

بعد الحافة الموجبة لنبضة التزامن CLK4 ،  $Q_0 = 0$  و  $Q_1 = 0$

العدّاد الآن يعود إلى حالته الأصلية كلا العدادين في حالة التصفيير RESET.



الشكل (9-2) المخطط الزمني للعدّاد غير المتزامن بخانتين

نلاحظ من الشكل (9-2) أن العدّاد بخانتين يظهر أربع حالات مختلفة، حيث لدينا قلابين وبالتالي عدد الحالات للخرج ( $4 = 2^2$ )، وإذا كان الخرج  $Q_0$  يمثل الخانة الأقل أهمية (least significant bit) فإن  $Q_1$  يمثل الخانة الأكثر أهمية

binary sequence، تسلسل الحالات للعداد يمثل تسلسل من الخانات الثنائية MSB (Most Inefficient Bit) كما هو موضح في الجدول (1-9):

Clock Pulse	$Q_1$	$Q_0$
Initially	0	0
1	0	1
2	1	0
3	1	1
4 (recycles)	0	0

الجدول (1-9)

بما أنه حصلنا على تسلسل من الخانات الثنائية كل منها يمثل عدد ثنائي، فإن العدد السابق هو عدّاد ثبائي binary counter، وهو يعد عدد نبضات التزامن تصاعدياً حتى الثلاثة 3، وعند النبضة الرابعة 4 يقوم العدد بتصغير نفسه ويبدأ العد من جديد.

تحدد دورة العد وهي أقصى عد للعداد، **Maximum Count of a Counter N** أي أقصى عدد يصل إليه العدد قبل تكرار الدورة كما يلي:

$$N = 2^n - 1$$

**Modulus of Counter MOD** (التشكيلات المختلفة للخرج) مقاييس العدد وهو عدد حالات الخرج

لأي عدّاد يحسب من العلاقة

$$MOD = 2^n$$

حيث  $n$  عدد عدد مراحل العدد أو عدد القلابات التي يتكون منها.

من عيوب العدادات غير المترادفة أن أزمنة تأخير الانتشار Propagation delays تتراكם من مرحلة لأخرى، لذلك أطلق عليها اسم **العدادات التموجية ripple counters** أي زمن التأخير يتموج أو يتراكם من مرحلة للثانية حتى يصل لآخر مرحلة.


لشرح التأخير الزمني الشكل (9-3) يظهر العدد الثنائي لثلاث خانات 3-bit asynchronous binary counter والشكل (9-4) يظهر المخطط الزمني له، والشكل (9-5) يشرح زمن التأخير.

العداد الثنائي بثلاث خانات ( $2^3 = 8$ )، له ثمان حالات لأنّه مولف من ثلاثة قلابات، حيث نجد أنه من أجل ثمان نبضات تزامن، العدد يتقدم بعدّات ثنائية من الصفر 0 إلى السبعة 7 ومن ثم يعود من جديد إلى الصفر 0.


الجدول (9-2) يوضح هذه الحالات:

Clock Pulse	$Q_2$	$Q_1$	$Q_0$
Initially	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1
8 (recycles)	0	0	0

الجدول (2-9)




الشكل (3-9) عدّاد ثنائي بثلاث خانات غير متزامن



العدّاد يصفر ويعود من جديد

الشكل (4-9) المخطط الزمني لعدّاد غير ثنائي متزامن بثلاث خانات



الشكل (5-9) أزمنة تأخير الانتشار لعداد ثنائي غير متزامن بثلاث خانات 3-bit asynchronous binary counter من الشكل (5-9) نلاحظ أن القلابات الثلاثة تتغير حالتها على الحافة المعاكسة لنبضة التزامن الرابعة CLK4، يظهر في الشكل تأثير التموج في القدر، مع ما يشير إلى أزمنة تأخير الانتشار حيث:

الانتقال من الحالة المنخفضة إلى الحالة المرتفعة LOW-to-HIGH transition للخرج الأول  $Q_0$  يؤدي إلى أول زمن تأخير  $t_{PLH}$  بعد نبضة التزامن الموجبة.

الانتقال من الحالة المنخفضة إلى الحالة المرتفعة LOW-to-HIGH transition للخرج الثاني  $Q_1$  يؤدي إلى زمن تأخير  $t_{PLH}$  بعد نبضة التزامن الموجبة لخرج للقلاب الأول  $Q_0$ .

الانتقال من الحالة المنخفضة إلى الحالة المرتفعة LOW-to-HIGH transition للخرج الثالث  $Q_2$  يؤدي إلى زمن تأخير  $t_{PLH}$  بعد نبضة التزامن الموجبة لخرج للقلاب الثاني  $Q_1$ .

كما تلاحظ أن القلاب الثالث FF2 لا يقبح إلا بعد زمين تأخير، ولكي يتاثر بالحافة الموجبة لنبضة التزامن الرابعة CLK4، يأخذ ثلاثة أزمنة تأخير انتشار، أي أن CLK4 تتموج عبر العداد وتغير حالة الخرج  $Q_2$  من الحالة المنخفضة إلى الحالة المرتفعة LOW to HIG بعد ثلاثة أزمنة تأخير انتشار.

الشكل (6-9) يظهر عدّاد غير متزامن بأربع خانات 4-bit asynchronous binary counter، والشكل (9-6) يظهر المخطط الزمني مع زمن التأخير Propagation delays، ونلاحظ أن زمن التأخير للمرحلة الأخيرة سيساوي إلى  $4t_{p(tot)}$  حيث  $t_p$  هو زمن تأخير المرحلة الواحدة و4 هو عدد المراحل.


بالطبع زمن التأخير هذا كما نرى سيضع حداً لأكبر تردد يمكن أن يعمل عنده مثل هذا العداد، أو يعني آخر أكبر تردد لنبضات التزامن التي يعدها هذا العداد. تخيل مثلاً أن زمن التأخير للمرحلة الواحدة هو 10 نانو ثانية، وأن لدينا عدّاداً من أربع مراحل. في هذه الحالة سيكون مقدار التأخير لكل المراحل هو

$$t_{p(tot)} = 4 \times 10 \text{ ns} = \mathbf{40 \text{ ns}}$$


معنى ذلك أن أكبر تردد لنبضات الساعة (وبالتالي سرعة العدّاد) يجب ألا تتعدي :

تردد الساعة الأعظمي The maximum clock frequency

$$f_{\max} = \frac{1}{t_{p(tot)}} = \frac{1}{40 \text{ ns}} = \mathbf{25 \text{ MHz}}$$



الشكل (6-9) عدّاد ثنائي غير متزامن بأربع خانات 4-bit asynchronous binary counter



الشكل (7-9) المخطط الزمني لعدّاد ثنائي غير متزامن بأربع خانات 4-bit asynchronous binary counter


## 1-1-2 العدّادات غير المتزامنة لأي قاعدة An Asynchronous Binary Counter for Any Base

لقد رأينا أن العدّاد السابق لابد أن يمر بكل الحالات الممكنة للخرج، لذلك فإن عدد حالاته أو نظام عده هو  $2^n$  حيث  $n$  هي عدد مراحل العدّاد، يمكن تصميم العدّاد ليعد لأي عدد من الحالات، مثل عدّاد يعد من صفر إلى ثمان عشر (0~18)، أو من صفر إلى مئة (0~100)، أو إلى أي رقم ليس من قوى الرقم 2.

أشهر هذه العدّادات هو **العدّاد العشري Decade Counters** ويسمى أيضاً MOD 10 الذي يعد من صفر 0 إلى 9، أي أنه له 10 حالات خرج، أو طول دورته 10، سترى في هذا الجزء كيفية تصميم العدّاد العشري.


النظيرية هنا هي أتنا نستخدم عدد من المراحل يعطي هذا العدد من الحالات المطلوبة أو أكثر، ثم بعد ذلك نستخدم محلل شفرة ينشط عند الحالة عشرة (1010) فيعطي إشارة تصرف جميع مراحل العدّاد وتحلله ببدأ العد من الصفر 0 مرة أخرى. الشكل (8-9) يبين هذا العدّاد، نلاحظ من هذا الشكل أن العدّاد مكون من 4 مراحل لأن 3 مراحل تعطي 8 حالات فقط، لذلك لابد من استخدام 4 مراحل، بعد ذلك استخدمنا بوابة ناند NAND (محلل شفرة) دخليها هما  $Q_1$  و  $Q_3$  حيث كل منهما يكون في الحالة المرتفعة HIGH أي واحد 1 عند العدة العاشرة (1010) فقط.

خرج بوابة ناند NAND يذهب ليصرف جميع القلابات من طرف التصفيير CLR الخاص بكل منها، حيث عندها يبدأ العدّاد من الصفر مرة أخرى. الشكل (9-9) يبين المخطط التزامني لخرج جميع مراحل العدّاد، لاحظ وجود التنوء أو النبضة القصيرة جداً glitch التي ظهرت على الخرج  $Q_1$  عند العدة العاشرة، هذا التنوء يظهر لأن الخرج  $Q_1$  عند هذه اللحظة يصعد للواحد 1 أولاً، وبعد مرور زمن قصير جداً يعود للصفر 0 مرة ثانية، هذا الزمن هو زمن الانتشار خلال بوابة ناند NAND، ثم زمن الانتشار في القلاب خلال الطرف CLR، كل ذلك يقدر بعدد صغير من الثانية. لذلك فإن عرض هذا التنوء يكون صغيراً جداً ومن الصعب رؤيته إلا باستخدام راسم اشارة oscilloscope عالي التردد، أو محلل منقطي Logic analyzer بالطبع فإن هذا التنوء يعتبر عيباً لأنه قد يسبب بعض المشاكل في الكثير من الدوائر الرقمية. بنفس الطريقة يمكن تصميم أي عدّاد لأي قاعدة.



الشكل (8) عدّاد عشري غير متزامن يعود إلى الصفر بطريقة غير متزامنة An asynchronously clocked decade counter with asynchronous recycling






الشكل (9-9) المخطط الزمني لعداد عشري غير متزامن يعود إلى الصفر بطريقة غير متزامنة ويكرر نفسه  
An asynchronously clocked decade counter with asynchronous recycling

تتوفر العدادات غير المتزامنة على شكل دوائر متكاملة متعددة الأنواع، الشكل (10-9)(a) يظهر الرمز المنطقي للشريحة المتكاملة (IC) لعداد غير متزامن تحمل الرقم 74HC93 تتكون هذه الشريحة من 4 قلابات من النوع دي D، في الواقع يمكن تقسيمها إلى قلاب واحد دخله CLK A، وعداد بثلاث خانات غير متزامن 3-bit asynchronous binary counter يكون دخله CLK B، وهذا التصميم من أجل المرونة، يمكن أن تستخدم كمقسم على 2 إذا استخدم فقط القلاب، ويمكن أن تستخدم كعداد بقياس عد ثمانية modulus-8 counter إذا استخدم جزء العدد.

تحتوي الشريحة على مدخلين للتتصير RO1 و RO2 عندما يكون كلاهما في حالة مرتفعة HIGH فإن العدد يتم تصفيته reset ويعود للحالة 0000.

يمكن أيضاً استخدام الشريحة 74HC93 كعداد بست عشرة 16 عدد (15~0)، a 4-bit modulus-16 counter، ويتم ذلك بوصول الخرج Q0 إلى الدخل CLK B كما هو موضح في الشكل (10-9)(a).

يعتبر العدد في الشريحة 74193 من أكثر العدادات استخداماً لما تميز به من مداخل تحكم تسمح للمصمم بحرية الاستخدام والتحكم، إذ يمكن أيضاً أن تعمل كعداد عشري (0~9) a decade counter بوصولها كما هو موضح بالشكل (b)(9-10).



الشكل (10-9) الرمز المنطقي للشريحة المتكاملة IC لعداد غير متزامن تحمل الرقم 74HC93، موصلة كعداد ست

عشرة عدّة في (a)، وكعداد عشري في (b) a decade counter (a) و a 4-bit modulus-16 counter (b)

## 2-1-2 العدادات المتزامنة Synchronous Counters

المشكلة التي تظهر في العدادات غير المتزامنة، وخصوصاً عند ربط مجموعة كبيرة من العدادات بشكل تسلسلي لتحقيق عدد خانات كبير، تكمن في زمن تأخير القلاب أو زمن الانتشار، حيث تغير القلابات من حالاتها بشكل تسلسلي، يمكن التخلص من هذه السيئة بقدر القلابات بنسبة تزامن مشتركة بحيث تغير القلابات حالتها في وقت واحد. وللحكم بخرج القلاب ليتمكن من قلب حالته، تُستخدم بوابات منطقية ضمن تشكيلة خاصة تحقق عمل القلاب بشكل صحيح.

المصطلح متزامن synchronous يشير إلى مجموعة أحداث تملك علاقات زمنية ثابتة have fixed time relationship مع بعضها البعض. العداد المتزامن An synchronous counter هو عداد كل القلابات فيه تقدّم بنفس الزمن بواسطة نسبة تزامن مشتركة، أي تغير حالتها بالتوافق مع نفس نبضات التزامن، لذلك فإن طرف التزامن لكل القلابات يكون موصلاً على نفس المصدر، وبالتالي فإننا سنرى أن هذا النوع من العدادات يكون أسرع من العدادات غير المتزامنة التموجية التي درسناها في الجزء السابق.

تستخدم في بناء العدادات المتزامنة قلابات من نوع جي كا J-K flip-flops، ويمكن استخدام قلابات من نوع دي D لكنها تتطلب عدد أكبر من البوابات المنطقية.


### 2-1-2-1 العدد الثنائي المتزامن بخانتين A 2-Bit Synchronous Binary Counter

يعرض الشكل (11-9) عدّاد ثنائي متزامن بخانتين 2-bit synchronous binary counter a، الأول مبني من القلاب جي كا J-K والثاني من القلاب دي D.

لشرح آلية العمل سنشرح العدد المبني القلاب جي كا J-K، نفرض أن كلا القلابين في حالة تصفيير Reset، نجد أن القلاب الأول يجب أن يغير حالته عند ورود كل نبضة من نبضات الساعة، إذًا يتم وصل مدخليه على الحالة المرتفعة "1" بينما يتم

وصل إشارة نبضة التزامن CLK مباشرةً على مدخل نبضات التزامن للقلاب C. ونلاحظ أيضًا أن القلاب الثاني يجب أن يغير حالته كل نبضتين متتاليتين من نبضات الساعة، وبالتالي لا تصلح الطريقة المستخدمة في القلاب الأول كون القلاب الثاني مشترك مع القلاب الأول بإشارة نبضات الساعة.

لتخلص من هذه المشكلة وبملاحظة أن القلاب جي كا J-k لا يقلب حالته toggle إلا إذا كان مدخليه موصولين على الحالة المرتفعة "1" ، يتم وصل مدخل القلاب الثاني جي كا J-k مع مخرج القلاب الأول، عندها يغير القلاب الثاني حالة خروجه كل نبضتين متتاليتين.



الشكل (9-11) عدّاد ثائي متزامن بخانتين a، مبني من القلاب جي كا J-k على اليمين، ومن القلاب دي D على اليسار

الشكل (9-12) يظهر المخطط الزمني للعدّاد مع أزمنة التأخير للقلابات Propagation delay، مع افتراض أنها متساوية، والشكل (9-13) يظهر المخطط الزمني مع إهمال أزمنة التأخير للتيسيط، مع أنها عامل مهم في العدّادات المتزامنة.

عند تطبيق الحافة الموجبة لنبضة التزامن الأولى CLK1 القلاب الأول FF0 سوف يتبدل خروجه وسوف يصبح الخرج  $Q_0 = 1$  ، والقلاب الثاني FF1 يبقى على حالته بدون تغيير.


$$\text{بعد نبضة التزامن الأولى CLK1 فإن } Q_0 = 1 \quad \text{و} \quad Q_1 = 0$$

عند حدوث الحافة الصاعدة لنبضة التزامن الثانية CLK2 ، القلاب الأول FF0 سوف يتبدل خروجه وسوف يصبح الخرج  $Q_0 = 0$  ، وبما أن مدخل القلاب الثاني FF1 موصولة مع خرج القلاب الأول و  $Q_0 = 1$  فعند حافة القدح لنبضة التزامن، خرج القلاب يتبدل ويصبح  $Q_1 = 1$  .


$$\text{بعد نبضة التزامن الثانية CLK2 فإن } Q_0 = 0 \quad \text{و} \quad Q_1 = 1$$

عند حدوث الحافة الصاعدة لنبضة التزامن الثالثة CLK3 ، القلاب الأول FF0 سوف يتبدل خروجه وسوف يصبح الخرج  $Q_0 = 1$  ، القلاب الثاني FF1 سوف يبقى واحد  $Q_1 = 1$  لأن كلا مداخله هي صفر ( $Q_0 = 0$ ) ، بعد حافة القدح هذه،  $Q_1 = 1$  و  $Q_0 = 1$

أخيراً عند حدوث الحافة الصاعدة لنبضة التزامن الرابعة CLK4، سوف يصبح الخرج  $Q_1 = 0$  لأن كلا القلابين في نمط التبديل .toggle



الشكل (9-9) تفاصيل المخطط الزمني للعداد المتزامن بخانتين الذي يظهر أزمنة التأخير للقلابات  
بافتراض أنها متساوية




الشكل (9-13) المخطط الزمني لعداد الثنائي متزامن بخانتين

### 2-1-3 العدّادات المتزامنة من نوع التصاعدي/التنازلي Up/Down Synchronous Counters

العداد التصاعدي/التنازلي Up/Down Counter هو عدّاد له القدرة على العد في كلا الاتجاهين، ويسمى أحياناً ثنائياً bidirectional counter، فالعداد الثنائي بثلاث خانات يعد تصاعدياً بالترتيب (0, 1, 2, 3, 4, 5, 6, 7)، ويمكن أن يعكس العد بأن يعد بالاتجاه المعاكس تنازلياً (7, 6, 5, 4, 3, 2, 1, 0).

بشكل عام معظم العدّادات التصاعدية التنازليه يمكن أن تعكس حالتها عند أي نقطة وليس بالضرورة حتى انتهاء حالات العد كما هو مبين:



الجدول (3-9) يظهر تسلسل الحالات من أجل عدّاد ثنائي تصاعدي/تنازلي Up/Down sequence for a 3-bit

.binary counter

Clock Pulse	Up	$Q_2$	$Q_1$	$Q_0$	Down
0		0	0	0	
1		0	0	1	
2		0	1	0	
3		0	1	1	
4		1	0	0	
5		1	0	1	
6		1	1	0	
7		1	1	1	

الجدول (3-9)

من الجدول (3-9) يمكن أن نلاحظ

القلاّب الأول FF0 يغير حالته  $Q_0$  عند ورود كل نبضة من نبضات الساعة سواء للنمط التصاعدي أو

التنازلي كما يشير السهم، إذًا يتم وصول مدخله على الحالة المرتفعة "1" أي  $J_0 = K_0 = 1$ . بينما يتم وصول إشارة نبضة التزامن مباشرةً على مدخل نبضات التزامن للقلاّبات.

القلاّب الثاني FF1 مع نبضة التزامن التالية يغير حالته عندما:

من أجل النمط التصاعدي up sequence  $Q_0 = 1$  عندما:

من أجل النمط التنازلي down sequence  $Q_0 = 0$  عندما:

لذلك المدخل يجب أن تساوي الحالة المرتفعة "1" تحت الشروط المعتبر عنها كالتالي:

$$J_1 = K_1 = (Q_0 \cdot \text{UP}) + (\overline{Q_0} \cdot \text{DOWN})$$

القلاّب الثالث FF2 مع نبضة التزامن التالية يغير حالته عندما:

من أجل النمط التصاعدي up sequence  $Q_1 = Q_0 = 1$  عندما:

من أجل النمط التنازلي down sequence  $Q_1 = Q_0 = 0$  عندما:

لذلك المدخل يجب أن تساوي الحالة المرتفعة "1" تحت الشروط المعتبر عنها كالتالي:

$$J_2 = K_2 = (Q_0 \cdot Q_1 \cdot UP) + (\overline{Q_0} \cdot \overline{Q_1} \cdot DOWN)$$

كل الشروط من أجل المدخل  $J$  و  $K$ ، لكل القلابات تنتج حالة التبديل toggle عند نقطة محددة من سلسلة العد للعداد.

الشكل (9-14) يظهر عدّاد ثنائي تصاعدي/تنازلي من ثلاث خانات a 3-bit up/down binary counter مصمم باستخدام المعادلات السابقة المستنيرة من أجل المدخل لكل قلاب. مع ملاحظة أن مدخل التحكم UP/DOWN يكون في الحالة المرتفعة HIGH من أجل النمط التصاعدي UP وفي الحالة المنخفضة LOW من أجل النمط التنازلي DOWN.

الشكل (9-15) يظهر الرمز المنطقى للشريحة المتكمالة IC لعدّاد عشري تصاعدي/تنازلي من أربع خانات مؤلف من أربع قلابات up/down synchronous decade counter تحمل الرقم 74HC190، اتجاه العد يحدد بالمستوى المنطقى لخط التحكم  $\overline{U}/D$ . وهي بعد حتى 9 فقط من 0 حتى 9 (والاسم 10 CTR DIV أي بعشر حالات أو قاسم على 10).

فعندهما يكون يساوي الحالة المرتفعة  $\overline{U}/D = 1$  العدد يعد تنازلياً

وعندما يكون يساوي الحالة المنخفضة  $U/D = 0$  فإن العدد يعد تصاعدياً.


ويمكن بدء العد بأي قيمة وذلك بوضعها على المدخل المتوازية  $D_0$  حتى  $D_3$  وب مجرد وضع الخط  $LOAD$  يبدأ العد من هذه القيمة. طرف الخرج القيمة الصغرى/القيمة العظمى MAX/MIN ينتج الحالة المرتفعة "1" عندما يصل العد إلى القيمة تسعة 9<sub>2</sub>(1001) في العد التصاعدي، والقيمة صفر 0<sub>2</sub>(0000) في العد التنازلي.

طرف خرج التزامن التموجي RCO the ripple clock output، يمكن استخدامه كنبضة تزامن لراحل تالية ومن أجل الوصول مع دوائر أخرى. مدخل تمكين العد CTEN the count enable input يكون يساوي الصفر 0 لكي تعمل الشريحة في حالة العد الطبيعي، وإذا كان واحد 1 فإن العدد يتجمد عند آخر وضع وصل إليه ولا يعمل.


أطراف التحكم التالية:

القيمة الصغرى/القيمة العظمى MAX/MIN – خرج التزامن التموجي RCO)، تستخدم عند وصل العدادات.


الشكل (9-16) يظهر الرمز المنطقى للشريحة المتكمالة IC لعدّاد عشري تصاعدي/تنازلي من أربع خانات up/down synchronous decade counter تحمل الرقم 74HC163، وهي مؤلفة من أربع قلابات، وتشابه في عملها الشريحة السابقة، إلا أن القلابات موصلة داخلياً لنعد حتى 15 وليس حتى 9 (والاسم 16 CTR DIV أي بست عشرة حالة أو قاسم على 16). الطرف (TC) terminal count يصبح واحد 1 لمدة نبضة تزامن واحدة قبل آخر حالة للعداد، ويستخدم هذا الطرف للوصل مع عدّادات أخرى، والمدخل ENP - ENT هي مدخل لتمكين الشريحة.



الشكل (14-9) عدّاد ثنائي تصاعدي/تنازلي من ثلاث خانات



الشكل (15-9) الرمز المنطقي للشريحة المتكمالة لعدّاد عشري تصاعدي/تنازلي من أربع خانات تحمل الرقم 74HC190 يعّد لـ 9 up/down synchronous decade counter



الشكل (16-9) الرمز المنطقي للشريحة المتكمالة لعدّاد عشري تصاعدي/تنازلي من أربع خانات تحمل الرقم 74HC163 يعّد لـ 16 up/down synchronous decade counter



## 4-1-2 تصميم العدادات المتزامنة

تم حتى الآن استعراض مجموعة من العدادات غير المتزامنة والمتزامنة، مع بيان التركيب الداخلي، وبدأ عمل كل عداد، حيث نلاحظ أن معظم هذه العدادات استخدمت نوع واحد من القلابات وهو القلاب جي كا J-K لما يتميز به هذا القلاب من خاصية قلب حالة الخرج Toggle عندما يكون مدخله موصولاً إلى الحالة المرتفعة "1" وذلك عند وورد نبضة الساعة.


سنرى فيما يلي طريقة منهاجية في تصميم العدادات المتزامنة تمكن المصمم من تصميم أي عداد باستخدام أي نوع من أنواع القلابات وفق أي شروط، وأية طريقة مرغوبة في العد، وتعطي مرونة في التصميم وذلك لسهولة استخدامها وعموميتها.

تتبع طريقة تصميم العدادات المتزامنة الخطوات التالية:

### 1- تحديد مخطط الحالة State Diagram

نحدد نوع القلابات التي سنستخدمها ونكتب مخطط الحالة State Diagram للعداد، حيث يظهر مخطط الحالة التقدم في حالات العدد عندما تطبق نبضات التزامن، ويعتبر أهم مميزات تصميم الدوائر المنطقية التعاقدية، إذ تعرف الدائرة التعاقدية بمخطط الحالة.

يظهر الشكل (17-9) مخطط الحالة State Diagram من أجل عدّاد يُعد بالشفرة الرمادية "غراي" بثلاث خانات a، هذه الدائرة ليس لديها مدخل سوى نبضات التزامن، وليس لها خرج سوى مخارج القلابات في العدد.



الشكل (17-9) مخطط الحالة State Diagram من أجل عدّاد بالشفرة الرمادية "غراي" بثلاث خانات a basic 3-bit Gray code counter

## 2- نجد جدول الحالة التالية Next-State Table

جدول الحالة التالية The next-state table للعديد هو جدول يشتقه من مخطط الحالة State Diagram، ونرتب كل حالة من حالات خرج العدد قبل وبعد ورود نبضة التزامن، وهي الحالة الحالية والحالة التالية الموقعة. الجدول (4-9) يظهر جدول الحالة من أجل مثال عدّاد الشفرة الرمادية "غراي" بثلاث خانات a basic 3-bit Gray code counter وهو كالتالي:

Present State			Next State		
$Q_2$	$Q_1$	$Q_0$	$Q_2$	$Q_1$	$Q_0$
0	0	0	0	0	1
0	0	1	0	1	1
0	1	1	0	1	0
0	1	0	1	1	0
1	1	0	1	1	1
1	1	1	1	0	1
1	0	1	1	0	0
1	0	0	0	0	0

الجدول (4-9)

## 3- جدول الانتقال للقلاب Flip-Flop Transition Table

جدول الانتقال للقلاب Flip-Flop Transition Table هو جدول يظهر كل حالات الانتقال الممكنة للخرج  $Q$  من الحالة الحالية إلى الحالة التالية، حيث:

- الحالة الحالية للقلاب قبل نبضة التزامن.
- الحالة التالية للقلاب بعد نبضة التزامن.

عند تصميم العدد يطبق جدول الانتقال لكل قلاب موجود في العددات بالاعتماد على جدول الحالة التالية. الجداول (5-9) تكون جداول الانتقالات لأكثر القلابات استخداماً في التصميم:

جدول الانتقال للقلاب جي كا J-K

Transition table for a J-K flip-flop

Output Transitions		Flip-Flop Inputs	
$Q_N$	$Q_{N+1}$	$J$	$K$
0	→ 0	0	X
0	→ 1	1	X
1	→ 0	X	1
1	→ 1	X	0

$Q_N$ : present state

الحالة الحالية

$Q_{N+1}$ : next state

الحالة التالية

X: “don't care”

غير هامة

جدول الانتقال للقلاب دي D

Transition table for a D flip-flop

Output Transitions		Flip-Flop Input
$Q_N$	$Q_{N+1}$	$D$
0	→ 0	0
0	→ 1	1
1	→ 0	0
1	→ 1	1

الجدول (5-9) جدول الانتقال للقلاب جي كا J-K

الجدول (5-9) جدول الانتقال للقلاب دي D

على سبيل المثال من أجل الحالة الحالية 000 the present state يكون:

- الخرج  $Q_0$  ينتقل من صفر 0 حالته الحالية إلى واحد 1، ولجعل هذا يحدث يجب أن يكون

الدخل 1 =  $J_0$  و حالة المدخل  $K_0$  ليست مهمة  $X$ , ( $J_0 = 1, K_0 = X$ )

- الخرج  $Q_1$  حالته الحالية صفر 0 ويبقى صفر 0 للحالة التالية من أجل هذا التحول:

الدخل 0 =  $J_1$  و حالة المدخل  $K_1$  ليست مهمة  $X$ , ( $J_1 = 0, K_1 = X$ )

- الخرج  $Q_2$  حالته الحالية صفر 0 ويبقى صفر 0 للحالة التالية من أجل هذا التحول:

الدخل 0 =  $J_2$  و حالة المدخل  $K_2$  ليست مهمة  $X$ , ( $J_2 = 0, K_2 = X$ )

يتم إعادة هذا التحليل من أجل كل حالة حالية في الجدول.

### 4- مخططات كارنوف Karnaugh Maps

مخطط كارنوف Karnaugh Map يمكن أن يستخدم لتحديد المنطق المطلوب من أجل مداخل كل قلاب في العدد، حيث يوجد من أجل المدخل جي J مخطط كارنوف، ومن أجل المدخل كا K مخطط كارنوف وذلك لكل قلاب، حيث كل خلية في جدول كارنوف تمثل حالة من الحالات الحالية للعدد.

باستخدام جدول الانتقال للقلاب المستخدم، ننشئ مخططات كارنوف لتتابع مداخل كل قلاب من القلابات في عدّاد الشفرة الرمادية "غراي" بثلاث خانات a basic 3-bit Gray code counter كما في الشكل (18-9).


نقوم بتجميع الخلايا في مخططات كارنوف من أجل القلابات الثلاثة في العدد، ومن ثم نقوم بإيجاد التعبير البوليفاني المقابل لكل مجموعة، وهي كما في الشكل (19-9).

### 5- التعبير المنطقية لمداخل القلابات Logic Expressions for Flip-Flop Inputs


من مخططات كارنوف في الشكل (18-9) نستخلص التعبير المنطقية من أجل المدخل جي J و كا K لكل قلاب

كما يلي:

$$\begin{aligned}
 J_0 &= Q_2 Q_1 + \overline{Q}_2 \overline{Q}_1 = \overline{Q}_2 \oplus Q_1 \\
 K_0 &= Q_2 \overline{Q}_1 + \overline{Q}_2 Q_1 = Q_2 \oplus Q_1 \\
 J_1 &= \overline{Q}_2 Q_0 \\
 K_1 &= Q_2 Q_0 \\
 J_2 &= Q_1 \overline{Q}_0 \\
 K_2 &= \overline{Q}_1 \overline{Q}_0
 \end{aligned}$$




الشكل (18-9) مثال عن عملية تمثيل البيانات في مخططات كارنو夫 من مخطط الحالة التالية ومخطط الانتقال للقلاب المستخدم وذلك للعداد ذو مخطط الحالة في الشكل (17-9).



## 6- تنفيذ العدّاد Counter Implementation

الخطوة الأخيرة تنفيذ عدّاد الشفرة الرمادية "غراي" بثلاث خانات a، حيث نبدأ بتنفيذ المنطق التوافقى من التعابير المنطقية من أجل المدخلات جي J و كا K للقلابات، ثم نقوم بتوصيل الدوائر التي حصلنا عليها بالقلابات، الشكل (9-20) يظهر العدّاد.




الشكل (9-20) عدّاد الشفرة الرمادية "غراي" بثلاث خانات

يمكن أن نلخص خطوات تصميم العدادات المتزامنة كما يلي:

- نحدد طبيعة تسلسل الحالات العددية للعداد ونرسم مخطط الحالة state diagram، ونحدد نوع القلاب المستخدم في العدّاد، ودورة العد N ومقاييس العدّاد MOD لتحديد عدد القلابات المراد استخدامها في تصميم العدّاد.
- نستنتج جدول الحالة التالية a next-state table من مخطط الحالة.
- نكتب جدول الانتقال للقلاب المستخدم .Flip-Flop Transition Table
- نشيء مخططات كارنوف Karnaugh Maps لتتابع مدخل كل قلاب من القلابات بالاستعاضة بمجدول الانتقال للقلاب.
- نستخلص التعابير المنطقية Logic Expressions لمدخلات القلابات.
- ننفذ التعابير باستخدام المنطق التوافقى، وندمجها مع القلابات لتشكيل العدّاد.

مثال

صمم عدّاد ثنائي غير منتظم العد irregular binary count sequence مخطط الحالة له يظهر في الشكل (21-9)، باستخدام قلاب من نوع دي D.



الشكل (21-9) مخطط الحالة للعدّاد

- من مخطط الحالة نجد أن العدّاد يعد بطريقة غير منتظمة، له أربع حالات خرج، طول دورة العد هو سبعة 7 (111) وبالتالي تحتاج إلى ثلاثة قلابات، وبما أن التسلسل المطلوب لا يشمل كل الحالات الثنائية الممكنة، الحالات غير الموجودة (0, 3, 4, 6) يمكن أن تعامل كحالات غير هامة “(X) “don’t cares” .
- نستنتج جدول الحالة التالية من مخطط الحالة:


Present State			Next State		
$Q_2$	$Q_1$	$Q_0$	$Q_2$	$Q_1$	$Q_0$
0	0	1	0	1	0
0	1	0	1	0	1
1	0	1	1	1	1
1	1	1	0	0	1

3. نكتب جدول الانتقال للقلاب دي D:

Output Transitions		Flip-Flop Input
$Q_N$	$Q_{N+1}$	D
0	→ 0	0
0	→ 1	1
1	→ 0	0
1	→ 1	1



4. نجد مخططات كارنو夫 لتابع مدخل القلاب دي D، مع ملاحظة أن الحالات غير الموجودة، نكتبها غير هامة X.




5. نقوم بإيجاد التطبيقات المناسبة مستفيدين من الحالات غير الهامة لكي نحصل على أبسط شكل ممكن، وإيجاد التابع المنطقية من أجل كل مدخل دي D والتي تكون كما يلي:

$$D_0 = \bar{Q}_0 + Q_2$$

$$D_1 = \bar{Q}_1$$

$$D_2 = \bar{Q}_0 + Q_2 \bar{Q}_1$$

6. نفذ العدّاد كما بالشكل (9-22) حيث نلاحظ ربط المدخل دي D كما تنص التعبير المنطقية.



الشكل (9-22) عدّاد ثنائي غير منتظم العد irregular binary count sequence counter

نلاحظ أن العدّاد عندما يذهب إلى أحد الحالات غير الموجودة (0, 3, 4, 6) سوف يعود دائمًا إلى الحالات الموجودة وفقاً للتسلسل (0 إلى 3 إلى 4 إلى 7).


### من الملاحظات المهمة للعدادات

خرج كل مرحلة يعتبر قاسم لتردد المرحلة السابقة بمقدار 2 فالخرج  $Q_0$  له تردد نصف تردد نبضات التزامن المدخلة، والخرج  $Q_1$  له تردد نصف تردد الخرج  $Q_0$  وبالتالي ربع تردد نبضات التزامن، وهكذا، ويمكن متابعة ذلك على مخططات التزامن لأي عدد كم العدادات السابقة، بالنسبة للعداد العشري وجدنا أن خرج المرحلة الرابعة  $Q_3$  يعتبر عشر تردد نبضات التزامن، أي يقسم تردد الإشارة المدخلة على عشرة.

تستخدم عادة العدادات المتتالية Cascaded counters (في العدادات المتتالية يكون خرج المرحلة الأخيرة للعداد يقود دخل العداد التالي)، لتقسيم تردد التزامن المرتفع للحصول على ترددات نبضات أكثر دقة، ويمكن أيضاً وصلها للحصول على ترددات أقل على شكل سلسلة in cascade كما في الشكل (9-23)، حيث بافتراض أن تردد نبضة التزامن الأساسية هي 1 MHz وباستخدام ثلاث دوائر من العداد العشري موصولة على التالي، نحصل على 100 kHz, 10 kHz, and 1 kHz حيث كل عداد يقسم التردد على 10، ونلاحظ استخدام الطرف TC لتمكين وتفعيل العداد التالي.

مقياس العد الكلي للعدادات الموصولة على التسلسل هو حاصل ضرب مقاييس العد للعدادات الجزئية المكون منها العداد. وبالنسبة للعداد في الشكل (9-23) يكون:

The overall modulus of cascaded counters=  $10 \times 10 \times 10 = 1000$



الشكل (9-23) عدادات عشرية موصولة بشكل متسلسل لتشكيل دائرة مقسم تردد على 1000، وكل مرحلة تقسم على 10

Three cascaded decade counters forming a divide-by-1000 frequency divider


الجدول (9-7) يلخص الدوائر المتكاملة التي تم عرضها سابقاً، مع أرقامها ومحطوياتها

رقمها	نوع الدائرة المتكاملة	
74HC93	a 4-bit modulus-16 counter	عداد بست عشرة 16 حالة عد
74HC190	up/down synchronous decade counter	عداد عشري تصاعدي/تنازلي من أربع خانات بعشر 10 حالات عد
74HC163	up/down synchronous decade counter	عداد عشري تصاعدي/تنازلي من أربع خانات بست عشر 16 حالة عد

الجدول (9-7) الدوائر المتكاملة التي تم عرضها في هذا الفصل


## تدريبات

- 1- من أجل العداد التموجي في الشكل (24-9) ارسم المخطط الزمني الكامل له، من أجل 8 نبضات تزامن، حيث تظهر نسبة التزامن والخرج للقلاب الأول والقلاب الثاني.




الشكل (24-9)

- 2- من أجل العداد العدّاد العشري في الشكل (25-9) تطبق عليه نسبة التزامن ونبضة التصفيير كما هو موضح، ارسم شكل موجة الخرج للمخارج الأربع، حيث التصفيير يكون متزامن، والحالة الابتدائية للعدد هي الحالة الثانية 1000.




الشكل (25-9)

- 3- حدد خرج العداد في الشكل (26-9)



الشكل (26-9)

4- حدد خرج العدّاد في الشكل (27-9)



الشكل (27-9)

5- صمم عدّاد غير متزامن تصاعدي طول دورته  $M=8$  (يعد 0 ← 7 ويكرر ) باستخدام القلاب جي كا J-K.

6- صمم عدّاد غير متزامن تنازي طول دورته  $M=16$  (يعد 0 ← 15 ويكرر ) باستخدام القلاب دي D.

7- صمم عدّاد غير متزامن تصاعدي تنازي طول دورته  $M=10$  باستخدام القلاب دي D.

8- صمم دائرة تحول التردد 1MHz إلى 100KHz

9- صمم عدّاد يقوم بانتاج التسلسل التالي باستخدام القلاب جي كا J-K.

.....00, 10, 01, 11, 00, .....

10- صمم عدّاد يقوم بانتاج التسلسل التالي باستخدام القلاب جي كا J-K.

1, 4, 3, 5, 7, 6, 2, 1, .....

11- صمم عدّاد يقوم بانتاج التسلسل التالي باستخدام القلاب جي كا J-K.


.....00, 10, 01, 11, 00, .....

12- صمم عدّاد عشري BCD (0 ← 9) متزامن مستخدماً ثنائيات الاستقرار جي كا J-K.

13- صمم دائرة تعاقبية متزامنة مع نبضات الساعة C ومدخل التحكم X تعمل كعداد يمر بالأعداد

0	3	1	2	0	←	x=0	عندما
0	2	1	3	0	←	x=1	عندما

14-صمم عدّاد ثبائي يعطي تسلسل موضح في مخطط الحالة في الشكل (28-9).



الشكل (28-9)

15-ما أقصى عدد يصل إليه العدّاد المكون من ثماني قلابات.

16-احسب أقصى قيمة لتردد نبضات التزامن  $f$  للدائرة عدّاد غير متزامن يتكون من ست عشرة 16 قلاب، إذا كان كل قلاب له زمن تأخير انتشار  $t_p$  يساوي إلى  $10\text{ns}$ .

17-احسب زمن التأخير الكلي لعدّاد تصاعدي متزامن يتكون من أربعة قلابات، إذا كان كل قلاب له زمن تأخير انتشار  $t_p$  يساوي إلى  $10\text{ns}$  ومن تأخير البوابة AND يساوي إلى  $5\text{ns}$ .


18- صمم دائرة تقوم بعد عدد السيارات في كراج عند أي لحظة زمنية، استخدم عدّاد تصاعدي تنازيلى، بحيث مع دخول سيارة يزداد العدّاد بواحد، ومع خروج سيارة ينقص بواحد.

19- صمم نظام لاظهار عدد الأشخاص في حجرة، حيث يستخدم عدد الأشخاص لاضاءة الحجرة طالما بها أشخاص، ويقوم بإطفاء الإضاءة عندما يصل عدد الأشخاص إلى الصفر، علمًاً أن عدد الأشخاص يظهر على شاشة القطع السابع.

20- باستخدام مخطط صندوقى عام للعدّاد، اظهر كيف يمكن الحصول على الترددات التالية، من تردد نبضات  $10\text{ MHz}$  باستخدام قلابات وحيدة، وعدّادات من نوع مقاييس عدد 5 modulus-5 counters موصولة على التسلسل.

- (a)  $5\text{ MHz}$
- (b)  $2.5\text{ MHz}$
- (c)  $2\text{ MHz}$
- (d)  $1\text{ MHz}$
- (e)  $500\text{ kHz}$

21- من أجل كل مجموعة عدّادات موصولة على التسلسل في الشكل (29-9) حدد التردد عن كل نقطة مشار إليها برقم وحدد مقاييس العدّاد الكلى.



الشكل (29-9)

## المصطلحات والعبارات الرئيسية و اختصاراتها Key Terms and Abbreviations

الصفحة	الترجمة	المصطلح أو العبارة	الصفحة	الترجمة	المصطلح أو العبارة
308	<b>Maximum Count of a Counter</b>	أقصى عدد للعداد	305	<b>Digital Counters</b>	العدادات الرقمية
308	<b>Propagation Delays</b>	أزمنة تأخير الانتشار	305	<b>Sequential Logic Circuits</b>	دوائر منطقية تعاقبية
311	<b>The Maximum Clock Frequency</b>	تردد الساعة الأعظمي	305	<b>Up Counting</b>	عد تصاعدي
312	<b>Decade Counters</b>	العداد العشري	305	<b>Down Counting</b>	عد تنازلي
312	<b>An Asynchronously Clocked Decade Counter With Asynchronous Recycling</b>	عداد عشري غير متزامن يعود إلى الصفر بطريقة غير متزامنة	305	<b>Asynchronous Counters</b>	العدادات غير المتزامنة
312	<b>Glitch</b>	النبضة القصيرة	305	<b>Initial State</b>	الحالة الابتدائية
312	<b>Oscilloscope</b>	راسم اشارة	306	<b>Synchronous Counters</b>	العدادات المتزامنة
312	<b>Logic Analyzer</b>	محلل منقطي	306	<b>A 2-Bit Asynchronous Binary Counter</b>	عداد ثانوي بخانتين غير متزامن
313	<b>Integrated Circuit (IC)</b>	الدائرة المتكاملة	306	<b>A Binary Counter</b>	العداد الثنائي
313	<b>A Modulus-8 Counter</b>	عداد بقياس عدد ثمانية	307	<b>Ripple Counter</b>	العداد التموجي
313	<b>A 4-Bit Modulus-16 Counter</b>	عداد بقياس عدد ست عشرة، أربعة خانات	307	<b>RESET</b>	وضع التصفير
314	<b>A 2-Bit Synchronous Binary Counter</b>	عداد ثنائى متزامن بخانتين	307	<b>Timing Diagram</b>	المخطط الزمني
316	<b>Bidirectional Counter</b>	العداد ثنائى الاتجاه	307	<b>Least Inefficient Bit</b>	الخانة الأقل أهمية
316	<b>An Up/Down Counter</b>	العداد التصاعدي/التنازلي	308	<b>Most Inefficient Bit</b>	الخانة الأكثر أهمية
317	<b>Down Sequence</b>	تسلسل العد التنازلي	308	<b>Modulus of Counter</b>	مقاييس العدد

322	<b>The Present State</b>	الحالة الحالية	317	<b>Up Sequence</b>	تسلسل العد التصاعدي
322	<b>Karnaugh Maps</b>	مخططات كارنوف	318	<b>Terminal Count(TC)</b>	عد طيفي
324	<b>Logic Expressions</b>	التعابير المنطقية	318	<b>Up/Down Synchronous Decade Counter</b>	عداد عشري متزامن تصاعدي/ تنازي
325	<b>Don't Cares</b>	حالات غير هامة	318	<b>The Ripple Clock Output(RCO)</b>	طرف خرج التزامن التموجي
326	<b>Irregular Binary Count Sequence Counter</b>	عداد ثنائي غير منتظم العد	318	<b>The Count Enable (CTEN) Input</b>	طرف مدخل تمكين العد
327	<b>Cascaded Counters</b>	العدادات المتتالية	320	<b>State Diagram</b>	مخطط الحالة
327	<b>Cascaded Decade Counters</b>	عدادات عشرية متتالية	320	<b>A Basic 3-Bit Gray Code Counter</b>	عداد ميدئي بالشفرة الرمادية "غراي" بثلاث خانات
331	<b>Modulus-5 Mounters</b>	عدادات من نوع مقاييس 5	321	<b>The Next-State Table</b>	جدول الحالة التالية
318	<b>A 3-Bit Up/Down Binary Counter</b>	عداد ثنائي تصاعدي تنازي بثلاث خانات	322	<b>Flip-Flop Transition Table</b>	جدول الانتقال للقلاب

## المراجع References

1. Misty E. Vemaat, *Discovering Computers 2018: Digital Technology, Data, and Devices*, Cengage Learning, 2018.
2. M. Morris Mano, *Digital Design*, Prentice-Hall, 5 th, 2013.
3. Roger Tokheim, *Digital Electronic*, McGraw-Hill Education, 2014.
4. Thomas L. Floyd, *Digital Fundamentals*, Eleventh Edition, Prentice-Hall, Inc., 2015.
5. Timothy J. O'Leary, *Computing Essentials*, McGraw-Hill Education, 2017.
6. بکرو، خالد، مثنی القرآن الكريم اشارة إلى شفرة عمل الحاسب المثناني الأصفار والواحدات، مجلة بحوث العلوم الإسلامية، جامعة أدیامان، تركیا، عدد 2، مجلد 1، 2017.
7. بکرو، خالد، الشفرة المثناني للقرآن الكريم، المؤتمر الدولي الخامس للتطبيقات الإسلامية في علوم الحاسوب وتقنياته، 26-28 دیسمبر / كانون الأول 2017 اندونیسیا.
8. بکرو، خالد، خوارزمية إیجاد الشفرة المثنائي لآیات القرآن الكريم، المؤتمر الدولي الخامس للتطبيقات الإسلامية في علوم الحاسوب وتقنياته، 26-28 دیسمبر / كانون الأول 2017 اندونیسیا.
9. بکرو، خالد، ریاضیات القرآن الكريم، المصفوفات، المجلة الدولية للتطبيقات الإسلامية في علوم الحاسوب وتقنياته – إجازات IJASAT، العدد 3، المجلد 5، سپتمبر 2017.
10. مرایاتی، محمد. وآخرون. *التعمیة واستخراج المعنی عند العرب*، دمشق، سوريا: مجمع اللغة العربية، دار طلاس للدراسات والترجمة والنشر، 1997.

## الملاحق

**الملحق 1: شفرة أسكى (الشفرة الأمريكية القياسية لتبادل المعلومات)**

American Standard Code for Information Interchange (ASCII)

Dec	Hx	Oct	Char	Dec	Hx	Oct	Html	Chr	Dec	Hx	Oct	Html	Chr	Dec	Hx	Oct	Html	Chr
0	0 000	NUL	(null)	32	20 040	&#32;	Space		64	40 100	&#64;	Ø	96	60 140	&#96;	~		
1	1 001	SOH	(start of heading)	33	21 041	&#33;	!	!	65	41 101	&#65;	A	97	61 141	&#97;	a		
2	2 002	STX	(start of text)	34	22 042	&#34;	"	"	66	42 102	&#66;	B	98	62 142	&#98;	b		
3	3 003	ETX	(end of text)	35	23 043	&#35;	#	#	67	43 103	&#67;	C	99	63 143	&#99;	c		
4	4 004	EOT	(end of transmission)	36	24 044	&#36;	\$	\$	68	44 104	&#68;	D	100	64 144	&#100;	d		
5	5 005	ENQ	(enquiry)	37	25 045	&#37;	%	%	69	45 105	&#69;	E	101	65 145	&#101;	e		
6	6 006	ACK	(acknowledge)	38	26 046	&#38;	&	&	70	46 106	&#70;	F	102	66 146	&#102;	f		
7	7 007	BEL	(bell)	39	27 047	&#39;	'	'	71	47 107	&#71;	G	103	67 147	&#103;	g		
8	8 010	BS	(backspace)	40	28 050	&#40;	(	(	72	48 110	&#72;	H	104	68 150	&#104;	h		
9	9 011	TAB	(horizontal tab)	41	29 051	&#41;	)	)	73	49 111	&#73;	I	105	69 151	&#105;	i		
10	A 012	LF	(NL line feed, new line)	42	2A 052	&#42;	*	*	74	4A 112	&#74;	J	106	6A 152	&#106;	j		
11	B 013	VT	(vertical tab)	43	2B 053	&#43;	+	+	75	4B 113	&#75;	K	107	6B 153	&#107;	k		
12	C 014	FF	(NP form feed, new page)	44	2C 054	&#44;	,	,	76	4C 114	&#76;	L	108	6C 154	&#108;	l		
13	D 015	CR	(carriage return)	45	2D 055	&#45;	-	-	77	4D 115	&#77;	M	109	6D 155	&#109;	m		
14	E 016	SO	(shift out)	46	2E 056	&#46;	,	,	78	4E 116	&#78;	N	110	6E 156	&#110;	n		
15	F 017	SI	(shift in)	47	2F 057	&#47;	/	/	79	4F 117	&#79;	O	111	6F 157	&#111;	o		
16	10 020	DLE	(data link escape)	48	30 060	&#48;	Ø	Ø	80	50 120	&#80;	P	112	70 160	&#112;	p		
17	11 021	DC1	(device control 1)	49	31 061	&#49;	ı	ı	81	51 121	&#81;	Q	113	71 161	&#113;	q		
18	12 022	DC2	(device control 2)	50	32 062	&#50;	2	2	82	52 122	&#82;	R	114	72 162	&#114;	r		
19	13 023	DC3	(device control 3)	51	33 063	&#51;	3	3	83	53 123	&#83;	S	115	73 163	&#115;	s		
20	14 024	DC4	(device control 4)	52	34 064	&#52;	4	4	84	54 124	&#84;	T	116	74 164	&#116;	t		
21	15 025	NAK	(negative acknowledge)	53	35 065	&#53;	5	5	85	55 125	&#85;	U	117	75 165	&#117;	u		
22	16 026	SYN	(synchronous idle)	54	36 066	&#54;	6	6	86	56 126	&#86;	V	118	76 166	&#118;	v		
23	17 027	ETB	(end of trans. block)	55	37 067	&#55;	7	7	87	57 127	&#87;	W	119	77 167	&#119;	w		
24	18 030	CAN	(cancel)	56	38 070	&#56;	8	8	88	58 130	&#88;	X	120	78 170	&#120;	x		
25	19 031	EM	(end of medium)	57	39 071	&#57;	9	9	89	59 131	&#89;	Y	121	79 171	&#121;	y		
26	1A 032	SUB	(substitute)	58	3A 072	&#58;	:	:	90	5A 132	&#90;	Z	122	7A 172	&#122;	z		
27	1B 033	ESC	(escape)	59	3B 073	&#59;	:	:	91	5B 133	&#91;	[	123	7B 173	&#123;	{		
28	1C 034	FS	(file separator)	60	3C 074	&#60;	<	<	92	5C 134	&#92;	\	124	7C 174	&#124;			
29	1D 035	GS	(group separator)	61	3D 075	&#61;	=	=	93	5D 135	&#93;	]	125	7D 175	&#125;	}		
30	1E 036	RS	(record separator)	62	3E 076	&#62;	>	>	94	5E 136	&#94;	^	126	7E 176	&#126;	~		
31	1F 037	US	(unit separator)	63	3F 077	&#63;	?	?	95	5F 137	&#95;	_	127	7F 177	&#127;	DEL		

Source: [www.asciiitable.com](http://www.asciiitable.com)

**الملحق 2: نظام التميز أزمو للحروف العربية Asmo وكيفية تميز الحروف العربية**  
**Arab organization for standardization and metrology (Asmo)**

193	ء		203	ث	213	ص		223	■		233	ي
194	ـ		204	ـ	214	ـ		224	ـ		234	ـ
195	ـ		205	ـ	215	ـ		225	ـ		235	ـ
196	ـ		206	ـ	216	ـ		226	ـ		236	ـ
197	ـ		207	ـ	217	ـ		227	ـ		237	ـ
198	ـ		208	ـ	218	ـ		228	ـ		238	ـ
199	ـ		209	ـ	219	ـ		229	ـ		239	ـ
200	ـ		210	ـ	220	ـ		230	ـ		240	ـ
201	ـ		211	ـ	221	ـ		231	ـ		241	ـ
202	ـ		212	ـ	222	ـ		232	ـ		242	ـ



الدكتور المهندس

خالد بکرو

سوري، من مواليد الكويت

حاصل على الدكتوراه في هندسة الحواسيب من جامعة حلب - سوريا

باحث في: المعالجة الآلية للغة العربية، معالجة الصورة الرقمية، التعليم الالكتروني.

باحث في الاعجاز العلمي في القرآن الكريم

مدرس في عدد من الجامعات في سوريا وتركيا

عميد كلية العلوم وتكنولوجيا المعلومات، أكاديمية توليب للعلوم والتكنولوجيا، اسطنبول - تركيا

Dr.Khaled.Bakro@gmail.com



## مميزات الكتاب

- يعتبر الأحدث من نوعه في المكتبة العربية.
- يقدم المعلومة الأحدث والأدق بشكل سهل وبسيط.
- يعطي معظم المواضيع الأساسية التي يحتاجها الطالب أو القارئ في علم الإلكترونيات الرقمية بأسلوب سهل وبسيط.
- يجمع ما بين العرض النظري والمخطط الصنوفي والرموز المنطقية للدائرة.
- يقدم شرحاً عن المبادئ النظرية والقواعد المتتبعة والأمور التي يتوجب مراعاتها أثناء التصميم الإلكتروني الرقمي.
- يفيد المتخصص والمبتدئ.
- لا يحتاج إلى خلفية كبيرة في العلوم الرياضية أو الإلكترونيات.
- يمكن أن يكون منهج أكاديمي، أو مرجع عام.
- يمكن دراسة كل فصل بشكل مستقل.
- يركز على المفهوم ويدعمه بعدد من الأمثلة والصور والمخططات التوضيحية الازمة.
- يساعد في تركيز الأفكار من خلال مجموعة من الاختبارات والأسئلة في نهاية كل فصل.
- يتميز بتقديمه شرح عن شرائح الدوائر الإلكترونية المستخدمة.

# أساسيات النظم الرقمية

## Digital Systems Essentials

### مميزات الكتاب:

- يعتبر الأحدث من نوعه في المكتبة العربية.
- يقدم المعلومة الأحدث والأدق بشكل سهل وبسيط.
- يغطي معظم المواضيع الأساسية التي يحتاجها الطالب أو القارئ في علم الإلكترونيات الرقمية بأسلوب سهل وبسيط.
- يجمع ما بين العرض النظري والمخطط الصندوقي والرمز المنطقي للدائرة.
- يقدم شرحاً عن المبادئ النظرية والقواعد المتبعة والأمور التي يتوجب مراعاتها أثناء التصميم الإلكترونيي الرقمي.
- يفيد المتخصص والمبتدئ.
- لا يحتاج إلى خلفية كثيرة في العلوم الرياضية أو الإلكترونية.
- يمكن أن يكون منهج أكاديمي أو مرجع عام.
- يمكن دراسته كل فصل بشكل مستقل.
- يركز على المفهوم ويدعمه بعدد من الأمثلة والصور والمخططات التوضيحية الالزامية.
- يساعد في تركيز الأفكار من خلال مجموعة من الاختبارات والأسئلة في نهاية كل فصل.
- يتميز بتقديمه شرح عن شرائح الدوائر الإلكترونية المستخدمة.



<http://www.raypub.com>

