


به نام خدا



دانشگاه تهران  
پردیس دانشکده‌های فنی  
دانشکده برق و کامپیوتر



آزمایشگاه معماری کامپیوتر

گزارش دستور کار شماره 1

محمد صالح عرفاتی

810197543

علی پادیاو

810199388

اسفند 1401

## مقدمه


در این آزمایش با معماری پردازنده های ARM و نحوه اجرای دستوراتی که در این معماری پوشش داده می شوند را مشاهده کردیم.

این معماری شامل دستورات 32 بیتی می باشد و از معماری پایپ لاین برای اجرای دستورات استفاده می کند و شامل پنج مرحله (یا stage) می باشد که به ترتیب عبارت اند از:

- Instruction Fetch Stage (IF)
- Instruction Decode Stage (ID)
- Execution Stage (EXE)
- Memory Stage (MEM)
- Write Back Stage (WB)

علاوه بر این stage ها ماژول های hazard detection و status registers را هم داریم لازم به ذکر است که در جلسه اول فقط به پیاده سازی مرحله IF stage پرداختیم و بقیه مراحل را در جلسات آینده به پیاده سازی می پردازیم.

به طور کلی این معماری را می توان در بلوک دیاگرام زیر خلاصه نمود:



شکل 1

## شرح مازول ها

The diagram illustrates a 5-stage MIPS pipeline with hazard detection and forwarding. The stages are Instruction Memory, ALU, MUX, PC, and Hazard. The diagram shows data and control signals between these stages, including a 'Freeze' signal and a 'Flush' signal.

- Stages:** Instruction Memory, ALU, MUX, PC, and Hazard.
- Control Signals:**
  - Freeze:** A yellow signal that is active during the PC and ALU stages.
  - Hazard:** A yellow signal that is active during the Hazard stage.
  - Flush:** A red signal that is active during the MUX and PC stages.
- Data Flow:**
  - The PC stage outputs the PC value to the ALU and the Instruction Memory.
  - The ALU stage outputs the ALU result to the MUX.
  - The MUX stage outputs the MUX result to the PC.
  - The Instruction Memory outputs the Instruction Memory result to the ALU.

3

### ماژول جمع کننده:

این ماژول وظیفه فراهم آوردن مقدار مرحله بعد PC را دارد. دو ورودی به صورت باینری (عدد صحیح) دارد. یکی از آن دو ورودی عدد 4 و دیگری خروجی PC می‌باشد. (PC در هر مرحله در حالت عادی و بدون برنج و ... به مقدار 4 واحد اضافه می‌گردد)

کد Adder ما به صورت زیر می‌باشد:

```

1  module Mux (
2      input [31:0] a,
3      b,
4      input sel,
5      output [31:0] c
6  );
7
8      assign c = (sel ? b : a);
9
10 endmodule
11
12 module Adder (
13     input [31:0] a,
14     b,
15     output [31:0] res
16 );
17
18     assign res = a + b;
19
20 endmodule
21

```

شکل 3

### ماژول حافظه:

در اینجا برای پیاده سازی ماژول Ins\_mem به صورت دستی مقدار دهی شده است و صرفاً برای مثال 8 خانه 32 بیتی در نظر گرفته شده است (در مجموع 8 دستور) و با ورود هر کلاک به صورت آسنکرون (بدون سیگنال های کلاک و ریست) مقدار حافظه ای که PC به آن اشاره میکند را بر می‌گرداند. (پس یک ورودی PC و یک خروجی مقدار حافظه دارد که هر دو 32 بیتی می‌باشند)

کد مورد نظر به صورت زیر پیاده سازی شده است:

```

1  module Ins_Mem (
2      input  [31:0] in,
3      output [31:0] out
4  );
5
6      reg [31:0] mem[6:0];
7
8      initial begin
9          mem[0] = 32'b000000_00001_00010_00000_000000000000;
10         mem[1] = 32'b000000_00011_00100_00000_000000000000;
11         mem[2] = 32'b000000_00101_00110_00000_000000000000;
12         mem[3] = 32'b000000_00111_01000_00010_000000000000;
13         mem[4] = 32'b000000_01001_01010_00011_000000000000;
14         mem[5] = 32'b000000_01011_01100_00000_000000000000;
15         mem[6] = 32'b000000_01101_01110_00000_000000000000;
16     end
17
18     assign out = mem[in>>2];
19
20 endmodule
21

```

شکل 4

### ماژول مولتی پلکسر:

مولتی پلکسر برای سیگنال انتخاب بین خروجی جمع کننده (PC+4) و برنج پیاده سازی شده است (در حال حاضر چون برنج نداریم ورودی سلکتور آن صفر داده می شود) پس کد آن به صورت زیر می باشد:

```

1  module Adder (
2      input  [31:0] a,
3      input  [31:0] b,
4      output [31:0] res
5  );
6
7      assign res = a + b;
8
9  endmodule
10

```

شکل 5

ماژول IF\_Stage:

این ماژول که از ترکیب ماژول های بالا پیاده سازی شده است و بلوک دیگر آن مانند شکل 2 می باشد. در این مرحله دستورات از مموری خوانده شده و آماده برای خواندن دستور بعد می شود.

ورودی های آن علاوه بر سگنال کلاک و ریست، سیگنال های freeze و branch\_taken و مقدار آدرس برنچ می باشد و خروجی آن نیز PC و دستور خوانده شده (instruction) می باشد. پس داریم:

```

1  module IF_Stage (
2      input clk,
3      rst,
4      freeze,
5      branch_taken,
6      input [31:0] branch_address,
7      output [31:0] PC,
8      instruction
9  );
10
11  wire [31:0] PC_reg_in;
12  reg [31:0] PC_reg_out;
13
14  Mux mux (
15      PC,
16      branch_address,
17      branch_taken,
18      PC_reg_in
19  );
20
21  Adder pcAdder (
22      PC_reg_out,
23      4,
24      PC
25  );
26
27  Ins_Mem instruction_mem (
28      PC_reg_out,
29      instruction
30  );
31
32  always @(posedge clk, posedge rst) begin
33      if (rst) PC_reg_out <= 0;
34      else if (~freeze) PC_reg_out <= PC_reg_in;
35  end
36
37  endmodule
38

```

شکل 6

ماژول IF\_Reg:

این ماژول وظیفه نگهداری از سیگنال ها و مقادیر خروجی از مرحله IF\_Stage را دارا می باشد تا دیتا های مورد نیاز مرحله بعد یعنی ID\_Stage فراهم باشد پس داریم:

```

1  module IF_Reg (
2      input clk,
3      rst,
4      freeze,
5      flush,
6      input [31:0] PC_in,
7      instruction_in,
8      output reg [31:0] PC_out,
9      instruction_out
10 );
11
12     always @(posedge clk, posedge rst) begin
13         if (rst) begin
14             PC_out <= 0;
15             instruction_out <= 0;
16         end else if (flush) begin
17             PC_out <= 0;
18             instruction_out <= 0;
19         end else if (~freeze) begin
20             PC_out <= PC_in;
21             instruction_out <= instruction_in;
22         end
23     end
24
25 endmodule
26

```

شکل 7

حال مقادیر خروجی مورد نظرم را از این مرحله در اختیار داریم ولی بهتر است این سیگنال ها را تا انتها (تا مرحله WB) انتقال دهیم به همین منظور چهار استیج دیگر نیز تعریف شده و صرفا وظیفه انتقال داده را بر عهده دارد.

```

1  module ID_Stage (
2      input clk, rst,
3      input[31:0] PC_in,
4      output[31:0] PC_out
5  );
6
7      always @(posedge clk, posedge rst) begin
8
9      end
10
11 endmodule
12

```

شکل 8

و 4 مرحله دیگر نیز رجیسترهای خود برای ذخیره دیتا را نیز دارند برای مثال برای ID\_reg داریم:

```
1  module ID_Reg (  
2      input clk,  
3      rst,  
4      freeze,  
5      flush,  
6      input [31:0] PC_in,  
7      instruction_in,  
8      output reg [31:0] PC_out,  
9      instruction_out  
10 );  
11  
12     always @(posedge clk, posedge rst) begin  
13         if (rst) begin  
14             PC_out <= 0;  
15             instruction_out <= 0;  
16         end else if (flush) begin  
17             PC_out <= 0;  
18             instruction_out <= 0;  
19         end else if (~freeze) begin  
20             PC_out <= PC_in;  
21             instruction_out <= instruction_in;  
22         end  
23     end  
24  
25 endmodule  
26
```

شکل 9



لازم به ذکر است که هر چهار مرحله به همین صورت پیاده سازی شده اند تا در جلسات بعد کامل شوند و صرفاً وظیفه انتقال سیگنال ها را دارند. در گام بعد به پیاده سازی مازول نهایی یعنی مازول ARM خود پرداختیم تا این پنج استیج را به یک دیگر متصل کنیم و کد آن به شکل زیر نوشته شد:

```

1 module ARM (input clk, rst);
2     wire branchTaken;
3     wire[31:0] branchAddr;
4     wire[31:0] PC_IF, Inst_IF;
5     wire[31:0] PC_ID, Inst_ID;
6     wire[31:0] PC_EXE, Inst_EXE;
7     wire[31:0] PC_MEM, Inst_MEM;
8     wire[31:0] PC_FINAL, Inst_FINAL;
9
10    IF_Stage if_stage(.clk(clk), .rst(rst), .freeze(1'b0),
11        .branchTaken(1'b0), .branchAddr(0), .PC(PC_IF), .instruction(Inst_IF));
12    IF_Reg if_reg(.clk(clk), .rst(rst), .freeze(1'b0), .flush(1'b0),
13        .PC_in(PC_IF), .instruction_in(Inst_IF), .PC(PC_ID), .instruction(Inst_ID));
14
15    ID_Stage id_stage(.clk(clk), .rst(rst), .PC_in(PC_ID), .PC(PC_ID));
16    ID_Reg id_reg(.clk(clk), .rst(rst), .freeze(1'b0), .flush(1'b0),
17        .PC_in(PC_ID), .instruction_in(Inst_ID), .PC(PC_EXE), .instruction(Inst_EXE));
18
19    EXE_Stage exe_stage(.clk(clk), .rst(rst), .PC_in(PC_EXE), .PC(PC_EXE));
20    EXE_Reg exe_reg(.clk(clk), .rst(rst), .freeze(1'b0), .flush(1'b0), .PC_in(PC_EXE),
21        .instruction_in(Inst_EXE), .PC(PC_MEM), .instruction(Inst_MEM));
22
23    MEM_Stage mem_stage(.clk(clk), .rst(rst), .PC_in(PC_MEM), .PC(PC_MEM));
24
25    MEM_Reg mem_reg(.clk(clk), .rst(rst), .freeze(1'b0), .flush(1'b0), .PC_in(PC_MEM),
26        .instruction_in(Inst_MEM), .PC(PC_FINAL), .instruction(Inst_FINAL));
27    WB_Stage wb_stage(.clk(clk), .rst(rst), .PC_in(PC_FINAL), .PC(PC_FINAL));
28 endmodule

```

شکل 10

همانطور که در شکل 10 نیز مشاهده می‌کند مازول آرم ما از وصل سیگنال های پنج مرحله اشاره شده در بالا شکل می‌گیرد و نکته خاص دیگری ندارد.

## SIMULATION

برای شبیه سازی نیاز بود تا یک تست بنچ بنویسیم و سیگنال کلاک را تولید کنیم و در ابتدا سیگنال ریست را نیز فعال کنیم (قابل ذکر است در همه مازول ها سیگنال reset آسنکرون و بدون نیاز به کلاک پیاده سازی شده است). به همین منظور تست بنچ ما به صورت زیر می‌باشد که در آن یک اینستنس از مازول arm خود که در شکل 10 نیز آن را مشاهده می‌کنیم ایجاد کردیم و کلاک و ریست مازول آرم را نیز به آن دادیم و شروع به مشاهده سیگنال PC در هر استیج و همینطور instruction خوانده شده نیز کردیم.

کد تست بنج:


```

1  module TB_DE2 ();
2
3      reg clk, rst;
4
5      ARM arm (
6          .clk(clk),
7          .rst(rst)
8      );
9
10     initial begin
11         clk = 1;
12         repeat (200) begin
13             #50;
14             clk = ~clk;
15         end
16     end
17
18     initial begin
19         rst = 0;
20         #20 rst = 1;
21         #10 rst = 0;
22     end
23
24 endmodule
25

```

شکل 11

سپس شروع به اجرای simulation در مدل سیم کردیم:



شکل 12

همانطور که در تصویر خروجی نیز مشاهده میکنید مقدار PC در هر مرحله به اندازه چهار واحد اضافه میشود و مقدار دستور خوانده شده برای PC نیز مشاهده میگردد و همه چیز مطابق آن چه که انتظار داشتیم پیش رفت.

## Synthesize on FPGA

بعد از مرحله شبیه سازی در مدل سیم شروع به سنتز کردن کد بر روی FPGA(Intel) کردیم.

برای این کار ابتدا از فایلی که TA های کلاس در اختیارمان قرار داده بودند استفاده کردیم(فایل DE.V). در این فایل پایه های FPGA تعریف شده اند (شامل LED ها و SWITCH ها و ...).

در انتهای این فایل یک اینستنس از ماژول ARM خود تعریف کردیم و برای کلاک از سیگنال CLOCK\_50 که یک سیگنال 50 مگاهرتز می باشد استفاده کردیم و برای ریست نیز از SWITCH[0] استفاده کردیم.

یعنی در انتهای این فایل بعد از تعریف GPIO ها داریم:

```


301 ////////////////////////////////////////////////// GPIO //////////////////////////////////////
302 inout [35:0] GPIO_0; // GPIO Connection 0
303 inout [35:0] GPIO_1; // GPIO Connection 1
304
305 ARM arm(
306     .clk(CLOCK_50),
307     .rst(SW[0])
308 );
309

```

شکل 13

سپس به کامپایل آن در نرم افزار Quartus پرداختیم و بعد از موفقیت آمیز بودن آن فایل ایجاد شده را بر روی FPGA آزمایشگاه سنتز کردیم.

برای بررسی عملکرد کد مربوطه از Signal Tab در داخل نرم افزار Quartus استفاده کردیم که به ما به راحتی این امکان را میداد تا خروجی های سیگنال های خود را داخل FPGA مشاهده کنیم و تقریباً به راحتی شبیه ساز در داخل مدل سیم این ابزار امکان دیدن سیگنال های هر مرحله را به ما داد:



شکل 14

تصویر بالا خروجی Signal Tab را به ما نشان میدهد که در آن مقدار PC و مقدار دستور خوانده شده نشان داده می شود. PC به مقدار چهار در هر کلاک بالا می رود و دستور خوانده شده نیز به ترتیب حافظه Ins\_mem خوانده میشود و کاملاً مطابق آن است که انتظار داشتیم.

### جمع بندی:

در جلسه اول آزمایشگاه یک آشنایی کلی با معماری آرم و نحوه اجرای دستورات در آن پیدا کردیم و دیدیم که شامل 5 مرحله اصلی برای اجرای یک دستور می باشد و از معماری پایپ لاین استفاده میکند و سپس شروع به ساختن مرحله اول آن یعنی IF کردیم. در این مرحله بعد از خواندن هر دستور PC چهار واحد اضافه میشود و اینستراکشن مربوطه به مرحله بعد فرستاده میشود. در این جلسه این مرحله ابتدا شبیه سازی شد (شکل 12) و سپس بر روی FPGA آزمایشگاه سنتز شد و با استفاده از Signal Tab (شکل 14) خروجی مورد نظر بررسی و صحت آن نیز تایید شد.

### مشکلات:

یکی از مشکلاتی که حین آزمایش داشتیم، نگرفتن خروجی درست در Signal Tab بود. چون تریگر را pos edge ریست قرار دادیم، حین simulation اتفاقی نمی افتاد. که با تغییر تریگر، این مشکل حل شد.