


به نام خدا



دانشگاه تهران  
پردیس دانشکده‌های فنی  
دانشکده برق و کامپیوتر



آزمایشگاه معماری کامپیوتر

گزارش دستور کار شماره 3

علی پادیاو


810199388

محمد صالح عرفاتی

810197543

فروردین 1402

در آزمایشات قبلی مراحل IF و ID از معماری ARM9 پیاده سازی شد.  
حال در این آزمایش به پیاده سازی مرحله EXE پرداختیم.  
بلوک دیگرام این مرحله به صورت زیر می باشد:



پس از واکشی دستورات در مرحله قبل و به دست آوردن رجیستر های ورودی و فهمیدن نوع دستور خواسته شده، نوبت آن رسیده است تا دستور مورد نظر اجرا گردد.

دستوراتی که در شرح آزمایش گفته شده اند با استفاده از ماژول ALU محاسبه میشوند که ورودی آن یکی RN از مرحله قبل و دیگری خروجی ماژول value2\_generator که از خروجی مرحله ID به دست می آید، می باشد.

2

شرح ماژول ها:

## 1- ALU

کد:

```

1  module ALU (
2      input[31:0] input1, input2,
3      input carry_in,
4      input[3:0] command,
5
6      output reg[31:0] out,
7      output reg carry_out, V,
8      output N, Z
9  );
10
11  always @ (*) begin
12      out = 32'b0;
13      carry_out = 1'b0;
14      case (command)
15          4'b0001: out = input2;
16          4'b1001: out = ~input2;
17          4'b0010: {carry_out, out} = input1 + input2;
18          4'b0011: {carry_out, out} = input1 + input2 + carry_in;
19          4'b0100: {carry_out, out} = input1 - input2;
20          4'b0101: {carry_out, out} = input1 - input2 - 1 + carry_in;
21          4'b0110: out = input1 & input2;
22          4'b0111: out = input1 | input2;
23          4'b1000: out = input1 ^ input2;
24          default: {carry_out, out} = 33'b0;
25      endcase
26  end
27
28  assign N = out[31];
29  assign Z = (out == 32'b0);
30
31  always @(*) begin
32      V = 1'b0;
33      case (command)
34          4'b0010: V = (input1[31] & input2[31] & (~N)) || ( (~input1[31]) & (~input2[31]) & N);
35          4'b0011: V = (input1[31] & input2[31] & (~N)) || ( (~input1[31]) & (~input2[31]) & N);
36          4'b0100: V = (input1[31] & (~input2[31]) & (~N)) || ( (~input1[31]) & input2[31] & N);
37          4'b0101: V = (input1[31] & (~input2[31]) & (~N)) || ( (~input1[31]) & input2[31] & N);
38          default: V = 1'b0;
39      endcase
40  end
41
42  endmodule

```

این ماژول بر اساس سیگنال ورودی 4 بیتی command نوع عملگر مربوطه را انتخاب میکند، به طور مثال اگر این سیگنال برابر 0010 بود، آن گاه عملگر جمع بر روی دو ورودی داده شده انجام میشود.

4 سیگنال دیگر نیز در این ماژول تولید میشوند:

**N:** بیان گر آن است که آیا جواب نهایی منفی می باشد یا خیر (با بیت ساین متوجه میشویم و اگر بیت ساین یا به عبارت دیگر بیت 31 برابر یک باشد آن گاه N نیز برابر یک میشود).

**Z:** بیانگر آن است که آیا خروجی برابر عدد صفر می باشد یا خیر.

**C:** به معنای carry میباشد که تنها در عملیات جمع و تفریق تولید میشوند.

**V:** نشان دهنده رخ دادن overflow در سیستم می باشد.

قابل ذکر است که لزومی ندارد ماژول ALU ما با کلاک کار کند و تنها وظیفه آن اجرای عملگر می باشد، به همین دلیل ورودی reset و clk را دارا نمی باشد.

جدای از این ورودی و خروجی ها یک ورودی carry\_in دارد که اگر باید علاوه بر جمع دو ورودی با کری نیز جمع میشد، این عملیات نیز پیاده سازی شود.

## 2- VALUE2\_GENERATOR:

وظیفه این ماژول تهیه ورودی دوم ماژول ALU می باشد که از بین RM و سیگنال Immediate و یک offset 12 بیتی برای دستورات load و store، یک سیگنال توسط ورودی mem انتخاب میشوند.

در صورت یک بودن mem دستور load و یا store می باشد و به همین دلیل آفست 12 بیتی انتخاب میشود و ساین اکستند می شود.

حال اگر دستور لود و یا استور نباشد بر اساس بیت immediate انتخاب میشود که آیا مقدار immediate و یا مقدار RM توسط این ماژول انتخاب شود و به عنوان ورودی دوم به ماژول ALU فرستاده شود.

کد موردنظر به صورت زیر می باشد:

```

1 module VALUE2_Generator (
2     input[11:0] Shift_operand,
3     input[31:0] RM_value,
4     input imm, mem,
5     output reg[31:0] Val2
6 );
7
8 wire[7:0] immed_8 = Shift_operand[7:0];
9 wire[3:0] rotate_imm = Shift_operand[11:8];
10 wire[4:0] shift_imm = Shift_operand[11:7];
11 wire[1:0] shift = Shift_operand[6:5];
12 reg[63:0] temp_64;
13
14 always @ (*) begin
15     temp_64 = 64'b0;
16     Val2 = 32'b0;
17     if (mem)
18         Val2 = { 20{Shift_operand[11]}, Shift_operand };
19     else if (imm) begin
20         temp_64[39:32] = immed_8;
21         temp_64 = temp_64 >> (2*rotate_imm);
22         Val2 = temp_64[31:0] | temp_64[63:32];
23     end else begin
24         temp_64[63:32] = RM_value;
25         if (shift == 2'b11) begin
26             temp_64[63:32] = RM_value;
27             temp_64 = temp_64 >> shift_imm;
28             Val2 = temp_64[31:0] | temp_64[63:32];
29         end else if (shift == 2'b01)
30             Val2 = RM_value >> shift_imm;
31         else if (shift == 2'b10)
32             Val2 = RM_value >>> shift_imm;
33         else
34             Val2 = RM_value << shift_imm;
35     end
36 end
37
38 endmodule

```

دقت شود که اگر RM انتخاب شود بر اساس جدول توسط 4 بیت shift\_imm حالت شیفت انتخاب می شود:

مقدار	توضیحات	وضعیت شیفت
00	Logical shift left	LSL
01	Logical shift right	LSR
10	Arithmetic shift right	ASR
11	Rotate right	ROR

### 3- ADDER:

ماژول Adder که در قبل (در مرحله IF) پیاده سازی شده بود در این مرحله نیز مورد استفاده قرار گرفته است.

وظیفه این ماژول محاسبه branchAddress می باشد و ورودی آن Signed\_EX\_imm24 و ورودی دیگر آن PC می باشد. کد مربوطه:

```

12 module Adder (
13     input  [31:0] a, b,
14     output [31:0] res
15 );
16
17     assign res = a + b;
18
19 endmodule

```

### 4- OR:

قابل ذکر است که ماژول OR نیز با صرفا یک خط ساده در ماژول EXE\_stage پیاده سازی شده است.

```

17 wire mem = MEM_R_EN || MEM_W_EN;

```

## 5- Status Register:

این ماژول وظیفه نگهداری 4 بیت N,V,C,Z که توسط ماژول ALU تولید میشوند را دارد تا در کلاک بعدی به ماژول condition\_check ارسال کند. قابل ذکر است که اگر ورودی S برابر یک باشد این رجیستر تغییر می کند.

کد مربوطه:

```
1  module StatusRegister (  
2      input clk, rst,  
3      input [3:0] status_in,  
4      input S,  
5      output reg [3:0] status_out  
6  );  
7  
8      always @(negedge clk, posedge rst)  
9      begin  
10         if (rst)  
11             status_out <= 0;  
12         else if (S)  
13             status_out <= status_in;  
14         end  
15     end  
16 endmodule
```

## 5-EXE Stage:

سپس به متصل کردن اجزای EXE Stage نمودیم.

کد مربوطه به صورت زیر می باشد:

```

1  module EXE_Stage (
2      input clk, rst,
3      input[3:0] EXE_CMD,
4      input MEM_R_EN, MEM_W_EN,
5      input[31:0] PC,
6      input[31:0] Val_Rm, Val_Rn,
7      input imm,
8      input[11:0] Shift_operand,
9      input[23:0] Signed_imm_24,
10     input[3:0] status_IN,
11
12     output[31:0] ALU_res, Br_addr,
13     output[3:0] status
14 );
15
16     wire[31:0] Signed_imm_32 = { {6{Signed_imm_24[23]}}, Signed_imm_24, 2'b00};
17     wire mem = MEM_R_EN || MEM_W_EN;
18     wire[31:0] Val2;
19
20     VALUE2_Generator value2_generator(
21         .Shift_operand(Shift_operand),
22         .RM_value(Val_Rm),
23         .imm(imm),
24         .mem(mem),
25         .Val2(Val2)
26     );
27
28     ALU alu(
29         .input1(Val_Rn),
30         .input2(Val2),
31         .carry_in(status_IN[1]),
32         .command(EXE_CMD),
33         .out(ALU_res),
34         .carry_out(status[1]),
35         .V(status[0]),
36         .Z(status[2]),
37         .N(status[3])
38     );
39
40     Adder adder(
41         .a(PC),
42         .b(Signed_imm_32),
43         .res(Br_addr)
44     );
45
46 endmodule

```



## 6-EXE Reg:

سپس برای ذخیره رجیستر های مرحله ی EXE مازول EXE\_reg را ایجاد کردیم تا ورودی های مرحله بعد را فراهم کند.  
کد مربوطه:

```

1  module EXE_Reg (
2      input clk, rst, WB_en_in, MEM_R_EN_in, MEM_W_EN_in,
3      input[31:0] ALU_res_in, ST_val_in,
4      input[3:0] Dest_in,
5
6      output reg WB_en, MEM_R_EN, MEM_W_EN,
7      output reg[31:0] ALU_res, ST_val,
8      output reg[3:0] Dest
9  );
10
11  always @(posedge clk, posedge rst) begin
12      if (rst) begin
13          ALU_res <= 32'b0;
14          ST_val <= 32'b0;
15          Dest <= 4'b0;
16          WB_en <= 1'b0;
17          MEM_R_EN <= 1'b0;
18          MEM_W_EN <= 1'b0;
19      end else begin
20          ALU_res <= ALU_res_in;
21          ST_val <= ST_val_in;
22          Dest <= Dest_in;
23          WB_en <= WB_en_in;
24          MEM_R_EN <= MEM_R_EN_in;
25          MEM_W_EN <= MEM_W_EN_in;
26      end
27  end
28
29  endmodule

```

## 6-WB Stage:

در انتها مازول WB Stage را پیاده سازی کردیم که تنها دارای یک مالتی پلکسر می باشد:

```

1  module WB_Stage (
2      input clk, rst, MEM_R_EN,
3      input[31:0] ALU_res, mem_out,
4
5      output[31:0] WB_value
6  );
7
8      Mux mux(
9          .a(ALU_res),
10         .b(mem_out),
11         .sel(MEM_R_EN),
12         .c(WB_value)
13     );
14
15  endmodule

```

## دستورات برنامه:

```

1 module Ins_Mem (
2     input [31:0] in,
3     output [31:0] out
4 );
5
6     reg [31:0] mem[31:0];
7
8     initial
9     begin
10         mem[0] = 32'b1110_00_1_1101_0_0000_0000_0000000010100;
11         mem[1] = 32'b1110_00_1_1101_0_0000_0001_101000000001;
12         mem[2] = 32'b1110_00_1_1101_0_0000_0010_0001000000011;
13         mem[3] = 32'b1110_00_0_0100_1_0010_0011_000000000010;
14         mem[4] = 32'b1110_00_0_0101_0_0000_0100_000000000000;
15         mem[5] = 32'b1110_00_0_0010_0_0100_0101_000100000100;
16         mem[6] = 32'b1110_00_0_0110_0_0000_0110_000010100000;
17         mem[7] = 32'b1110_00_0_1100_0_0101_0111_000101000010;
18         mem[8] = 32'b1110_00_0_0000_0_0111_1000_000000000011;
19         mem[9] = 32'b1110_00_0_1111_0_0000_1001_000000000110;
20         mem[10] = 32'b1110_00_0_0001_0_0100_1010_000000000101;
21         mem[11] = 32'b1110_00_0_1010_1_1000_0000_000000000110;
22         mem[12] = 32'b0001_00_0_0100_0_0001_0001_000000000001;
23         mem[13] = 32'b1110_00_0_1000_1_1001_0000_000000001000;
24         mem[14] = 32'b0000_00_0_0100_0_0010_0010_00000000010;
25         mem[15] = 32'b1110_00_1_1101_0_0000_0000_101100000001;
26         mem[16] = 32'b1110_01_0_0100_0_0000_0001_000000000000;
27         mem[17] = 32'b1110_01_0_0100_1_0000_1011_000000000000;
28     end
29
30     assign out = mem[in>>2];
31
32 endmodule
33

```

طبق شرح آزمایش 18 دستور اول برنامه محک را داخل Ins\_Mem ذخیره کردیم.

## SIMULATION

برای simulation از تست بنچ زیر استفاده شده است:

```

1  module TB();
2
3      reg clk, rst;
4
5      ARM arm(
6          .clk(clk),
7          .rst(rst)
8      );
9
10     initial begin
11         rst = 0;
12         #40;
13         rst = 1;
14         #40;
15         rst = 0;
16     end
17
18     initial begin
19         clk = 1;
20         repeat(1000) begin
21             #50;
22             clk = ~clk;
23         end
24     end
25
26
27 endmodule

```


دستور 1:

در دستور اول باید مقدار 20 در رجیستر 0 نوشته شود:

MOV R0,#20


32'b1110\_00\_1\_1101\_0\_0000\_0000\_000000010100

نگاهی به ماژول ALU می اندازیم:



همانطور که مشاهده میشود ورودی اول برابر صفر و ورودی دوم برابر 20 و کامند مربوطه نیز 0001 می باشد که بیانگر عملگر result = in2 می باشد.

پس همانطور که مشاهده نیز میشود خروجی نیز برابر عدد 20 می باشد. حال در سه کلاک بعد این مقدار باید در رجیستر شماره صفر نوشته شود پس در سه کلاک بعد نگاهی به register file می اندازیم:




همانطور که مشاهده می شود مقدار 20 نیز در رجیستر شماره صفر نوشته میشود.

دستور 2:

MOV R1,#4096


32'b1110\_00\_1\_1101\_0\_0000\_0001\_101000000001

نگاهی به مازول ALU می اندازیم:



همانطور که مشاهده میشود ورودی اول برابر صفر و ورودی دوم برابر 4096 و کامند مربوطه نیز 0001 می باشد که بیانگر عملگر result = in2 می باشد.

پس همانطور که مشاهده نیز میشود خروجی نیز برابر عدد 4096 می باشد. حال در سه کلاک بعد این مقدار باید در رجیستر شماره یک نوشته شود پس در سه کلاک بعد نگاهی به register file می اندازیم:




همانطور که مشاهده می شود مقدار 4096 نیز در رجیستر شماره یک نوشته میشود.

## دستور 3:

MOV R2,# 0xC0000000 => R2 = -1073741824


32'b1110\_00\_1\_1101\_0\_0000\_0010\_000100000011

نگاهی به ماژول ALU می اندازیم:



همانطور که مشاهده میشود ورودی اول برابر صفر و ورودی دوم برابر -1073741824 و کامند مربوطه نیز 0001 می باشد که بیانگر عملگر result = in2 می باشد.

پس همانطور که مشاهده نیز میشود خروجی نیز برابر عدد -1073741824 می باشد. حال در سه کلاک بعد این مقدار باید در رجیستر شماره دو نوشته شود پس در سه کلاک بعد نگاهی به register file می اندازیم:



همانطور که مشاهده می شود مقدار -1073741824 نیز در رجیستر شماره دو نوشته میشود.

## دستور 4:

//ADDS R3,R2 => R3 = -2147483648


32'b1110\_00\_0\_0100\_1\_0010\_0011\_000000000010

دقت شود که این دستور نیاز به freeze دارد زیرا از رجیستر R2 استفاده میکند و این رجیستر از دستور قبل باید

در داخل رجیستر فایل نوشته شود و چون در این فاز از پروژه hazard detection پیاده سازی نشده پس در این فاز به اشتباه مقدار قبلی این رجیستر یعنی مقدار دو خوانده میشود.


باید دو برابر مقدار رجیستر R2 در R3 نوشته شود:

نگاهی به ماژول ALU می اندازیم:



همانطور که مشاهده میشود چون ماژول hazard detection را در این فاز از پروژه در اختیار نداریم ورودی اول و ورودی دوم مقدار 2 و کامند مربوطه نیز 0010 می باشد که بیانگر عملگر  $result = in1 + in2$  می باشد.

پس همانطور که مشاهده نیز میشود خروجی برابر عدد 4 می باشد. حال در سه کلاک بعد این مقدار باید در رجیستر شماره سه نوشته شود پس در سه کلاک بعد نگاهی به register file می اندازیم:



همانطور که مشاهده می شود مقدار 4 نیز در رجیستر شماره سه نوشته میشود.


دستور 5:

```
//ADC R4,R0,R0 => R4 = 41
```

```
32'b1110_00_0_0101_0_0000_0100_000000000000
```


دقت شود که در دستور قبل باید سیگنال carry رخ میداد ولی چون hazard detection نداشتیم به اشتباه مقدار جواب بدست آمد و بیت carry به اشتباه صفر مقدار دهی میشود.

نگاهی به ماژول ALU می اندازیم:



مقدار هر دو ورودی ALU و یا به عبارتی R0 به درستی 20 خوانده میشود و کامند مربوطه نیز 0011 می باشد که بیانگر  $result = in1 + in2 + C$  می باشد.


حال در سه کلاک بعد این مقدار باید در رجیستر شماره چهار نوشته شود پس در سه کلاک بعد نگاهی به register file می اندازیم:



دستور 13:

```
//ADDNE    R1,R1,R1    => R1 = 8196
32'b0001_00_0_0100_0_0001_0001_0000000000001
```

نگاهی به خروجی بیاندازیم:



همانطور که مشاهده میشود ALU به درستی رجیستر یک را به عنوان هر دو ورودی استفاده کرده و چون کامند برابر 0010 می باشد، داریم:


$$\text{result} = \text{in1} + \text{in2}$$

پس همانطور که مشاهده می شود به درستی مقدار 8196 در رجیستر R1 نوشته میشود.

دستور 15:

```
//ADDEQ    R2,R2,R2    => R2 = - 1073741824
32'b0000_00_0_0100_0_0010_0010_0000000000010
```

خروجی را مشاهده کنیم:




دستور 16:

//MOV R0 ,#1024      =&gt; R0 = 1024

32'b1110\_00\_1\_1101\_0\_0000\_0000\_101100000001

خروجی:



همان طور که انتظار داشتیم بعد از 3 کلاک از محاسبه ALU مقدار 1024 در رجیستر R0 مینشیند.

پس همه دستوراتی بدون وابستگی داده ای بودند به طور کامل به درستی کار میکردند و آن دستوراتی نیز که وابستگی داده ای داشتند فاقد از hazard detection آن ها نیز عملکرد قابل پیش بینی داشتند.