


به نام خدا



دانشگاه تهران  
پردیس دانشکده‌های فنی  
دانشکده برق و کامپیوتر



آزمایشگاه معماری کامپیوتر

گزارش دستور کار شماره 7

علی پادیاو

810199388

محمد صالح عرفاتی

810197543

بهار 1402

## مقدمه

در آزمایشات قبلی مراحل IF و ID و EXE و WB و MEM و ماژول Hazard از معماری ARM9 پیاده سازی شد و در انتها ماژول Forwarding Unit و SRAM به معماری ARM خود اضافه نمودیم.

در جلسه قبل مشاهده کردیم که در دنیای FPGA حافظه و مموری خیلی ارزشمند است و کمیاب می باشد و به همین دلیل از مموری RAM جداگانه استفاده می کنیم. در معماری ARM ما ماژول memory کاملاً از منابع داخلی FPGA استفاده شده بود به همین دلیل این ماژول کامل جدا کرده تا در مورد مربوطه از SRAM موجود در دولوپمنت بورد مربوطه برای مموری استفاده شد.

سپس پس از راه اندازی ماژول SRAM مشاهده کردیم که عملیات های خواندن و نوشتن در این حافظه بسیار هزینه برمی باشد و پردازنده باید چندین کلاک متوقف شده تا این عملیات صورت بگیرد، به همین دلیل سعی بر آن داشتیم تا از حافظه ای استفاده کنیم که عملیات های مربوطه زمان کمتری را مصرف کنند. به همین منظور در معماری ARM خود از CACHE استفاده می کنیم. حافظه CACHE یک حافظه بسیار سریع است که در پردازنده ما می باشد. بنابراین این نوع حافظه قابلیت دسترسی در یک کلاک را دارا می باشد. پس اگر به جای دسترسی به حافظه اصلی به حافظه CACHE مراجعه شود، آنگاه نیاز به متوقف کردن پردازنده برای انجام عملیات حافظه نیست و کارایی پردازنده افزایش چشمگیری خواهد داشت. در این آزمایش از حافظه روی تراشه FPGA به عنوان حافظه CACHE استفاده می شود.

برای پیاده سازی این حافظه از معماری tow-way associates استفاده شده است و همچنین از الگوریتم جایگزینی LRU برای جایگزینی کلمات جدید استفاده میشود.

مشخصات CACHE پیاده سازی شده:


- معماری tow-way associates : به این معنی است که هر خط حافظه‌ی کش دارای دو مسیر برای ذخیره سازی داده‌ها است. به عبارت دیگر، حافظه کش به چندین قسمت تقسیم شده و هر قسمت دارای دو مکان برای ذخیره‌سازی داده‌ها است.
- اندازه هر کلمه: 32 بیت : اندازه هر کلمه از کش 32 بیتی می باشد بر خلاف SRAM که 16 بیتی بود.
- اندازه هر بلاک: 64 بیت (2 کلمه) : در هر بلاک از CACHE 64 بیت فضای قابل استفاده داریم.

- تعداد مجموعه ها (set) : 64
- گذرگاه آدرس: 19 بیت
- تعداد بیت مورد نیاز برای نشانه و یا tag : 10 بیت
- تعداد بیت شاخص و یا index : 6 بیت
- دارای بیت اعتبار و یا valid : 1 بیت

به طور خلاصه CACHE استفاده شده به صورت 2-way set associates می باشد؛ که ۶۴ set دارد و اندازه هر بلاک نیز ۶۴ بیت (دو کلمه) می باشد.

با توجه به ساختار حافظه نهان و آدرس ورودی، می توان گفت ۳ بیت کم ارزش نشان دهنده offset، ۶ بیت بعدی نشان دهنده index و ۱۰ بیت دیگر نشان دهنده تگ می باشند. پس بلاک در هر way در حافظه نهان شامل ۷۵ بیت می باشد. ۶۴ بیت برای داده موجود، ۱۰ بیت برای tag و ۱ بیت هم به عنوان valid bit؛ که این بیت در ابتدا برابر صفر قرار داده می شود تا نشان دهد داده موجود داده valid ای نمی باشد و اگر دیتا نیز بر روی RAM نوشته شده و بر روی CACHE نیز نباشد بیت valid برابر صفر قرار داده می شود.

نحوه عملکرد ماژول CACHE:



شکل 1

هنگامی که آدرس موردنظر برای خواندن و یا نوشتن می آید، ابتدا در هر دو ست از این حافظه در سطر index این حافظه 6 بیت تگ آدرس با 6 بیت تگ خانه موردنظر چک می شوند و اگر در هر کدام از ست ها برابر باشند و دیتای موردنظر نیز قابل اعتبار باشد در آن صورت آدرس موردنظر پیدا شده و HIT می شود در غیر این صورت MISS اتفاق می افتد.

## شرح ماژول های اضافه شده:

### 1- CacheController

کد:

در کد زیر ورودی ها و خروجی های کنترلر حافظه نهان را مشاهده می کنیم. سیگنال ready نشان می دهد که مقدار درخواستی در cache وجود داشته یا خیر.

```

1  module cache_controller (
2      input clk, rst,
3      input rd_en, wr_en, sram_ready,
4      input [31:0] address, wdata,
5      input [63:0] sram_rdata,
6
7      output ready,
8      output [31:0] sram_address, sram_wdata, rdata,
9      output sram_write, sram_read
10 );
```

شکل 2

در قطعه کد زیر آدرس و تگ و شناسه مربوطه از آدرس مورد نظر برداشته میشود.

```

16  wire [2:0] offset;
17  wire [5:0] index;
18  wire [9:0] tag;
19  assign offset = address[2:0];
20  assign index = address[8:3];
21  assign tag = address[18:9];
```

شکل 3

شکل زیر رجیستر های مربوطه به داده ها (32 بیتی می باشند) و بیت valid که یک بیت می باشد 10 بیت تگ برای هر دیتا تعریف شده اند همچنین بیت LRU نیز برای هر ست نیز تعریف شده که با استفاده از آن بتوانیم مطمئن شویم دیتای نوشته شده را در CACHE باقس می ماند.

```

24 reg [31:0] way0_data0 [63:0];
25 reg [31:0] way0_data1 [63:0];
26 reg [31:0] way1_data0 [63:0];
27 reg [31:0] way1_data1 [63:0];
28
29 reg way0_valid [63:0];
30 reg way1_valid [63:0];
31
32 reg [9:0] way0_tag [63:0];
33 reg [9:0] way1_tag [63:0];
34
35 reg LRU [63:0];

```

شکل 4

در شکل 5 تگ شناسه مئرد نظر در حافظه cache با تگ آدرس فرستاده شده چک میگردد و در صورت برابر بودن و برتبر بودن بیت valid برای آن دیتای مورد نظر سیگنال hit برابر با یک میشود به منظر نشان دادن ئیدا شدن دیتای موردنظر.

```

41 assign way0_hit = (way0_tag[index] == tag) & (way0_valid[index] == 1);
42 assign way1_hit = (way1_tag[index] == tag) & (way1_valid[index] == 1);
43 assign hit = way0_hit | way1_hit;
44
45 assign sram_read = rd_en & ~hit;

```

شکل 5

در صورت صفر بودن سیگنال hit یعنی دیتای مورد نظر یافت نشده و یا قابل اعتبار نمی باشد به همین منظور در SRAM ئنبال آن میگردیم.

```

45 assign sram_read = rd_en & ~hit;

```

شکل 6

در شکل 7 همانطورک همشاده میکنیم در صورت وجود سیگنال reset بیت های LRU برای هر ست برابر با صفر می شود.

در صورتی که در خواست خواندن آمده باشد و دیتای مورد نظر hit شده باشد آن گاه بیت LRU مورد نظر toggle می شود (از صفر به یک و از یک به صفر تغییر میکند).

و در صورت hit نشدن هنگامی در خواست خواندن از cache در خواست مورد نظر برای sram controller ارسال میگردد.

```

48 integer i;
49 always @(posedge clk, posedge rst)
50 begin
51     if (rst)
52     begin
53         for (i = 0; i < 64; i = i + 1)
54         begin
55             LRU[i] = 0;
56         end
57     end
58
59     else if (rd_en & way0_hit)
60     begin
61         LRU[index] = 0;
62     end
63
64     else if (rd_en & way1_hit)
65     begin
66         LRU[index] = 1;
67     end
68
69     else if (~hit & sram_ready)
70     begin
71         if ((way0_valid[index] == 1) & LRU[index] == 1)
72         begin
73             LRU[index] = 0;
74         end
75
76         else if ((way1_valid[index] == 1) & LRU[index] == 0)
77         begin
78             LRU[index] = 1;
79         end
80     end
81 end

```

شکل 7

قطعه کد زیر نیز برای گرفتن دیتای یافت شده set ای است که سیگنال hit آن یک شده است و به عبارتی دیگر دیتای مورد نظر از آن خانه خوانده میشود.

```

84 wire [31:0] rdata_temp;
85 assign rdata_temp = hit ?
86 (
87     way0_hit ? (offset[2] == 1'b1) ? way0_data1[index] : way0_data0[index] :
88     way1_hit ? (offset[2] == 1'b1) ? way1_data1[index] : way1_data0[index] : 32'bz
89 ) : sram_ready ?
90 (
91     offset[2] == 1'b1 ? sram_rdata[63:32] : sram_rdata[31:0]
92 ) : 32'bz;

```

شکل 8

```

97 always @(posedge clk, posedge rst)
98 begin
99     if (rst)
100     begin
101         for (i = 0; i < 64; i = i + 1)
102         begin
103             way0_valid[i] <= 0;
104             way1_valid[i] <= 0;
105         end
106     end
107
108     else if (rd_en & ~hit & sram_ready)
109     begin
110         if (LRU[index] == 0)
111         begin
112             way0_valid[index] <= 1;
113             way0_tag[index] <= tag;
114             way0_data0[index] <= sram_rdata[31:0];
115             way0_data1[index] <= sram_rdata[63:32];
116         end
117
118         else if (LRU[index] == 1)
119         begin
120             way1_valid[index] <= 1;
121             way1_tag[index] <= tag;
122             way1_data0[index] <= sram_rdata[31:0];
123             way1_data1[index] <= sram_rdata[63:32];
124         end
125     end
126
127     else if (wr_en & hit)
128     begin
129         if (way0_hit)
130         begin
131             way0_valid[index] <= 0;
132             // LRU[index] <= 1;
133         end
134
135         else if (way1_hit)
136         begin
137             way1_valid[index] <= 0;
138             // LRU[index] <= 0;
139         end
140     end

```

شکل 9

در کد شکل 9 ابتدا در صورت زده شدن سیگنال reset بیت valid همه خانه ها برابر با صفر میشود (زیرا داده ها valid نیستند). سپس بررسی میگردد که آیا دستور ما از نوع خواندن اسن و دیتای مورد نظر hit نشده است پس شروع به خواندن از SRAM میکند. در انتها نیز اگر دستور نوشتن آمده بود دیتای موردنظر در حافظه مورد نظر نوشته میشود.

کد زیر، نحوه قرار گرفتن کنترلر حافظه نهان و حافظه اصلی در کنار هم را نشان می‌دهد که در بخش mem در کنار هم قرار دارند.

```

30  SramController sram_controller (
31      .clk(clk),
32      .rst(rst),
33      .wr_en(MEM_W_EN),
34      .rd_en(MEM_R_EN),
35      .address(sram_address),
36      .writeData(sram_wdata),
37
38      .readData(sram_rdata),
39      .ready(sram_ready),
40      .SRAM_DQ(SRAM_DQ),
41      .SRAM_ADDR(SRAM_ADDR),
42      .SRAM_WE_N(SRAM_WE_N),
43      .SRAM_UB_N(SRAM_UB_N),
44      .SRAM_LB_N(SRAM_LB_N),
45      .SRAM_CE_N(SRAM_CE_N),
46      .SRAM_OE_N(SRAM_OE_N)
47  );
48
49  cache_controller cache_controller (
50      .clk(clk),
51      .rst(rst),
52      .rd_en(MEM_R_EN),
53      .wr_en(MEM_W_EN),
54      .sram_ready(sram_ready),
55      .address(ALU_res),
56      .wdata(ST_val),
57      .sram_rdata(sram_rdata),
58
59      .ready(ready_wire),
60      .sram_address(sram_address),
61      .sram_wdata(sram_wdata),
62      .rdata(mem_out),
63      .sram_write(sram_write),
64      .sram_read(sram_read)
65  );
66  endmodule
67

```

شکل 10

## دستورات برنامه:

طبق شرح آزمایش کل برنامه محک را داخل Ins\_Mem ذخیره کردیم تا دستورات یکی پس از دیگری اجرا گردند دقت شود که وظیفه این برنامه مرتب سازی رجیستر ها R1,R2,R3,R4 به صورت صعودی می باشد.



## SIMULATION

برای simulation از تست بنج زیر استفاده شده است:


```

1 module TB_DE2 ();
2
3   reg clk, rst, forward_en;
4
5   System system (
6       .clock(clk),
7       .rst(rst),
8       .forward_en(forward_en)
9   );
10
11   initial
12   begin
13       clk = 1;
14       forward_en = 1;
15       repeat (1900)
16       begin
17           #50;
18           clk = ~clk;
19       end
20   end
21
22   initial
23   begin
24       rst = 0;
25       #20 rst = 1;
26       #10 rst = 0;
27   end
28
29 endmodule
30
31

```


شکل 11

خروجی بدون CACHE و تنها استفاده از SRAM:



شکل 12

## خروجی به همراه SRAM و CACHE:



شکل 13

همانطور که می بینید در انتهای هر دو تست این 4 رجیستر سورت شده می باشند.  
بهبود کارایی در حالت استفاده از حافظه cache تقریباً برابر با 15 درصد می باشد.

SYNTHESIZE

خروجی سیگنال تب مورد نظر در حالت استفاده از CACHE:

log: 2023/05/31 15:30:26 #0	Node	0	256	512	768	1024	1280	1536	1792
SW[0]	0	0	0	0	0	0	0	0	0
terFile RF[reg0]	0	0	0	0	0	0	0	0	0
terFile RF[reg1]	0	0	0	0	0	0	0	0	0
terFile RF[reg2]	0	0	0	0	0	0	0	0	0
terFile RF[reg3]	0	0	0	0	0	0	0	0	0
terFile RF[reg4]	0	0	0	0	0	0	0	0	0

شکل 14

در گزارش قسمت قبل خروجی سنتز قسمت SRAM به دلیل تاخیر در گزارش نوشته نشده بود که  
با صحبت با خانوم رستگار قرار شد در این گزارش اشاره شود:  
خروجی سیگنال تب در حالت استفاده از SRAM بدون استفاده از فورواردینگ:

log: 2023/05/24 15:03:10 #0	Node	0	256	512	768	1024	1280	1536	1792
SW[0]	0	0	0	0	0	0	0	0	0
SW[3]	0	0	0	0	0	0	0	0	0
terFile RF[reg0]	0	0	0	0	0	0	0	0	0
terFile RF[reg1]	0	0	0	0	0	0	0	0	0
terFile RF[reg2]	0	0	0	0	0	0	0	0	0
terFile RF[reg3]	0	0	0	0	0	0	0	0	0
terFile RF[reg4]	0	0	0	0	0	0	0	0	0

شکل 15

[illegible]

11