به نام خدا



دانشگاه تهران پردیس دانشکدههای فنی دانشکده برق و کامپیوتر





آزمایشگاه معماری کامپیوتر


گزارش دستور کار شماره ۶

علی پادیاو ۸۱۰۱۹۹۳۸۸ محمد صالح عرفاتی ۸۱۰۱۹۷۵۴۳

مقدمه

در آزمایشات قبلی مراحل IF و ID و EXE و WB و MEM و ماژول Hazard از معماری ARM9 پیاده سازی شد و در انتها ماژول Forwarding Unit به معماری ARM خود اضافه نمودیم.


در دنیای FPGA حافظه و مموری خیلی ارزشمند است و کمیابق میباشد و به همین دلیل از مموری FPGA جداگانه استفاده میکنیم. در معماری ARM ما ماژول memory کاملا از منابع داخلی RAM استفاده شده بود به همین دلیل این ماژول کامل جداکرده تا در بورد مربوطه از SRAM موجود در دولوپمنت بورد مربوطه برای مموری استفاده گردد. بلوک دیاگرام این مرحله به صورت زیر میباشد:



شکل ۱

همانطور که در بلوک دیاگرام نیز مشاهده میشود به جای ماژول memory داخل FPGA از ماژول sRAM که در خارج از FPGA موجود میباشد SRAM کنترل کنیم.

قابل ذکر است بر این سیگنال FREEZE نیز به Stageها و Regهای مربوطه ارسال میگردد تا هنگام کار با مموری دستوراتی که در حال اجرا هستند متوقف شوند تا SRAM CONTROLLER دیتای مورد نظر را آماده کند(چه نوشتن دیتا و چه خواندن آن).



شکل ۲

به شکل ۲ دقت کنید، عملیات خواندن و نوشتن در ماژول SRAM را به سادگی نشان میدهد. که هر دوی این عملیات در پنج کلاک صورت میگیرد(هنگامیکه کار مربوطه در حال انجام است سیگنال FREEZE ارسال میگردد) دقت شود که عملیا نوشتن و خواندن در SRAM، ۱۶ بیتی میباشد پس دیتای خود را باید به دو قسمت ۱۶ بیتی تقسیم کرده و اول دیتای کم ارزش و سپس دیتای پرارزش نوشته شود:

عمليات نوشتن:

- سیکل ۱: در سیکل اول، منتظر آنیم که دیتای مورد نظر به درستی شکل بگیرد و سپس سیگنال READY برابر با صفر میشود
- سیکل۲: در سیکل۲، آدرس ۱۶ بیت کم ارزش فرستاده شده و سپس دیتای کم ارزش بر روی باس مربوطه گذاشته میشود و سیگنال SRAM_WE_N برابر با صفر میشود تا دیتا در ماژول SRAM نوشته شود.

- سیکل۳: در سیکل۳، آدرس ۱۶ بیت پر ارزش فرستاده شده و سپس دیتای پر ارزش بر روی باس مربوطه گذاشته میشود و سیگنال SRAM_WE_N برابر با صفر میشود تا دیتا در ماژول SRAM نوشته شود.
- سیکل ۴: در این سیکل، سیگنال SRAM_WE_N را برابر با یک قرار میدهیم تا دیتا به اشتباه در آدرس موردنظر ننویسد.
- سیکل ۵: در سیکل ۵ سیگنال READY برابر یک میشود تا نشان دهد دیتای مورد نظر در ماژول SRAM نوشته شده است و این عملیات تکمیل شده است.

عمليات خواندن:

- سیکل ۱: در سیکل اول، منتظر آنیم که دیتای مورد نظر به درستی شکل بگیرد و سپس سیگنال READY برابر با صفر میشود
- سیکل۲: در سیکل۲، آدرس ۱۶ بیت کم ارزش فرستاده شده و سیگنال SRAM_WE_N برابر با یک میشود تا دیتا از ماژول SRAM خوانده شود و در باس مربوطه توسط SRAM نوشته شود تا در سیکل بعد بتوانیم آن را بخوانیم.
- سیکل۳: در سیکل۳، دیتای ۱۶ بیت کم ارزش خوانده شده و سپس آدرس ۱۶ بیت پر ارزش فرستاده شده و سپس آدرس ۱۶ بیت پر ارزش فرستاده شده و سیگنال SRAM_WE_N برابر با یک میشود تا دیتای پرارزش از ماژول SRAM خوانده شود و در باس مربوطه توسط SRAM نوشته شود تا در سیکل بعد بتوانیم.
 - سیکل ۴: در این سیکل، دیتای پرارزش از باس مربوطه خوانده میشود.
- سیکل ۵: در سیکل ۵ سیگنال READY برابر یک میشود تا نشان دهد دیتای مورد نظر از ماژول SRAM خوانده شده است و این عملیات تکمیل شده است.

شرح ماژولهای اضافه شده:

1-SRAM CONTROLLER

کد:

شکل ۳

شکل ۳، اینترفیس ماژول مخربوطه را نشان میدهد دقت شود که SRAM_DQ از نوع باس SRAM_CONTROLLER تعریف شده است زیرا دیتا میتواند هم از طریق SRAM_CONTROLLER و هم از طریق SRAM_CONTROLLER در این باس نوشته شود و هر کدام از این ماژولها که بخواهد دیتا بخواند سیگنال Z (که به معنای Float بودن است) را در باس مربوطه ست میکند تا ماژول دیگر بتواند دیتای خود را بنویسد.

شکل ۴

در شکل ۴، PS بیان کننده استیت فعلی و NS بیان کننده استیت آینده میباشد(نقش شمارنده برای سیکلهای موردنظر را ایفا میکنند) و سپس در چند خط بعدی استیتها تعریف شده اند. (مانند ...,IDLE, WRITE_1)

در خط ۳۵ بررسی میگردد که آیا دیتا میخواهد برروی باس نوشته و یا خوانده شود اگر میخواهیم بخوانیم باید در باس موردنظر سیگنال Z را بنویسم و در صورت نوشتن در SRAM باید دیتای خودمان را روی باس بگذاریم.

```
always@(posedge clk,posedge rst)
begin

if(rst)

ps <= IDLE;

else

ps <= ns;

end</pre>
```

شکل ۵

در این بلاک always، استیت بعدی در استیت فعلی نوشته میشود و در شکل ۶ استیت بعدی به دست میآید. اگر که کارتمام شده باشد استیت بعدی برابر با IDLE میشود و در غیر این صورت اگر سیگنال rd_en و wr_en یک باشد (که نشان میدهد کاربر میخواهد در مموری بنویسد یا از آن بخواند)، استیت مورد نظر یکی جلوتر میرود.

```
always@(ps,wr_en,rd_en)
begin

if(ps == WRITE_END || ps == READ_END)

ns = IDLE;
else if(wr_en|rd_en)
ns = ps + 1;
else
ns = IDLE;
end
```

شکل ۶

```
always@(ps,wr_en,rd_en,writeData)
begin
  {SRAM_WE_N, SRAM_UB_N, SRAM_LB_N, SRAM_CE_N, SRAM_OE_N, ready} = 6'b1000000;
  if(wr_en)
 case(ps)
   begin
     ready=~(wr_en|rd_en);
   end
   WRITE_1:
   begin
     W_D_0_16 = writeData[15:0];
     addr = (address[17:0] - 32'd1024) >> 1;
     SRAM_WE_N = 1'b0;
   end
   WRITE_2:
   begin
     W_D_0_16 = writeData[31:16];
     addr = ((address[17:0] - 32'd1024) >> 1) + 1;
     SRAM_WE_N = 1'b0;
   end
   WRITE_END:
   begin
     ready=1'b1;
    end
  endcase
```

شکل ۷

شکل۷، استیتهای مورد نظر برای نوشتن را نشان میدهد:

- IDLE: در استیت IDLE، منتظر آنیم که دیتای مورد نظر به درستی شکل بگیرد و سپس سیگنال READY برابر با صفر میشود
- WRITE_1: در این استیت، آدرس ۱۶ بیت کم ارزش (۰ تا ۱۵) فرستاده شده و سپس دیتای کم ارزش بر روی باس مربوطه گذاشته میشود و سیگنال SRAM_WE_N برابر با صفر میشود تا دیتا در ماژول SRAM نوشته شود.
- WRITE_2: در این استیت، آدرس ۱۶ بیت پرارزش (۱۶ تا ۳۱) فرستاده شده و سپس دیتای پرارزش بر روی باس مربوطه گذاشته میشود و سیگنال SRAM_WE_N برابر با صفر میشود تا دیتا در ماژول SRAM نوشته شود.
- WRITE_END: در این سیکل، سیگنال SRAM_WE_N را برابر با یک قرار میدهیم تا دیتا به اشتباه در آدرس موردنظر ننویسد و سیگنال READY برابر یک میشود تا نشان دهد دیتای مورد نظر در ماژول SRAM نوشته شده است و این عملیات تکمیل شده است.

عمليات خواندن:

شکل ۸، استیتهای مورد نظر برای خواندن را نشان میدهد:

- IDLE: در استیت IDLE، منتظر آنیم که دیتای مورد نظر به درستی شکل بگیرد و سپس سیگنال READY برابر با صفر میشود
- READ_1: در این استیت، آدرس ۱۶ بیت کم ارزش (۰ تا ۱۵) فرستاده شده تا در استیت بعد بتوانیم دیتای مورد نظر را از باس بخوانیم.
- READ_2: در این استیت، ابتدا ۱۶ بیت کم ارزش از باس خوانده میشود و سپس آدرس ۱۶ بیت پرارزش (۱۶ تا ۳۱) فرستاده شده است تا در استیت بعد آن را بخوانیم.
 - READ_3: در این سیکل، دیتای پرارزش از باس مربوطه خوانده میشود.
- سیکل ۵: در این استیت، سیگنال READY برابر یک میشود تا نشان دهد دیتای مورد نظر از ماژول SRAM خوانده شده است و این عملیات تکمیل شده است.

```
else if(rd_en)
case(ps)
  IDLE:
  begin
   ready=~(wr_en|rd_en);
  end
  READ_1:
  begin
  addr = (address[17:0] - 32'd1024) >> 1;
 end
  READ_2:
  begin
   R_D_32[15:0] = SRAM_DQ;
   addr = ((address[17:0] - 32'd1024) >> 1) + 1;
 READ_3:
  begin
  R_D_{32}[31:16] = SRAM_DQ;
  end
  READ END:
 begin
  ready = 1'b1;
 end
endcase
else
case(ps)
  IDLE:
  begin
  ready = 1'b1;
 end
endcase
```

شکل ۸

2-SRAM:

دقت شود که این ماژول برای SIMULATAION ایجاد شده است و شبیه سازی برای ماژول SRAM موجود در بورد مربوطه میباشد.

این ماژول ۱۶ بیت باس مربوط به دیتا دارد (که به SRAM_CONTROLLER نیز متصل میباشد) که از نوع INOUT میباشد و ۱۸ بیت، بیت آدرس دهی دارد.

کد:

```
module SRAM (
    input clk,
    input rst,
    input SRAM_WE_N,
    input SRAM UB N,
    input SRAM LB N,
    input SRAM_CE_N,
   input SRAM OE N,
   input [17:0] SRAM_ADDR,
   inout [15:0] SRAM_DQ
  reg [15:0] memory[0:511];
 assign #5 SRAM_DQ = SRAM_WE_N ? memory[SRAM_ADDR] : 16'bz;
 always@(posedge clk)
 begin
   if(~SRAM_WE_N)
   begin
     memory[SRAM_ADDR] = SRAM_DQ;
    end
  end
endmodule
```

شکل ۹

3-SIGNAL FREEZE:

قابل ذکر است برای سیگنال فریز ماژولی اضافه نشده و به راحتی باستفاده از یک ماژول OR ساده پیاده سازی شده است.

سیگنالهای ورودی FREEZE به STAGEها وREGهای مربوطه با NOT READY عملیات OR صورت میگرد تا سیگنال مربوطه تولید گردد. مانند شکل زیر، به سیگنال فریز مربوطه دقت کنید:

شکل ۱۰

دستورات برنامه:

طبق شرح آزمایش کل برنامه محک را داخل Ins_Mem ذخیره کردیم تا دستورات یکی پس از دیگری اجرا گردند دقت شود که وظیفه این برنامه مرتب سازی رجیسترهای R4 R3, R2, R1, به صورت صعودی میباشد.

:SIMULATION


برای simulation از تست بنچ زیر استفاده شده است:

شکل ۱۱

خروجی بدون SRAM:



خروجی به همراه SRAM:



همانطور که میبیند در اتهای هر دو تست این ۴ رجبیستر سورت شده میباشند. و به دلیل اینکه هر نوشتن و خواندن در SRAM ۶ سایکل طول میکشد، در برنامهای که اجرا کردیم، زمان اجرا بیش از ۲ برابر شد.