

به نام خدا



دانشگاه تهران
پردیس دانشکده‌های فنی
دانشکده برق و کامپیوتر



آزمایشگاه معماری کامپیوتر

گزارش دستور کار شماره ۶

علی پادیاو

۸۱۰۱۹۹۳۸۸

محمد صالح عرفاتی


۸۱۰۱۹۷۵۴۳

بهار ۱۴۰۲

مقدمه

در آزمایشات قبلی مراحل IF و ID و EXE و WB و MEM و ماژول Hazard از معماری ARM9 پیاده سازی شد و در انتها ماژول Forwarding Unit به معماری ARM خود اضافه نمودیم.


در دنیای FPGA حافظه و مموری خیلی ارزشمند است و کمیاب می باشد و به همین دلیل از مموری RAM جداگانه استفاده می کنیم. در معماری ARM ما ماژول memory کاملاً از منابع داخلی FPGA استفاده شده بود به همین دلیل این ماژول کامل جدا کرده تا در برد مربوطه از SRAM موجود در دلوپمنت برد مربوطه برای مموری استفاده گردد. بلوک دیاگرام این مرحله به صورت زیر می باشد:



شکل ۱

همانطور که در بلوک دیاگرام نیز مشاهده می شود به جای ماژول memory داخل FPGA از ماژول SRAM CONTROLLER استفاده می شود تا ماژول SRAM که در خارج از FPGA موجود می باشد کنترل کنیم.

قابل ذکر است بر این سیگنال FREEZE نیز به Stage ها و Reg های مربوطه ارسال می‌گردد تا هنگام کار با مموری دستوراتی که در حال اجرا هستند متوقف شوند تا SRAM CONTROLLER دیتای مورد نظر را آماده کند (چه نوشتن دیتا و چه خواندن آن).



شکل ۲

به شکل ۲ دقت کنید، عملیات خواندن و نوشتن در ماژول SRAM را به سادگی نشان می‌دهد. که هر دوی این عملیات در پنج کلاک صورت می‌گیرد (هنگامی که کار مربوطه در حال انجام است سیگنال FREEZE ارسال می‌گردد) دقت شود که عملیات نوشتن و خواندن در SRAM، ۱۶ بیتی می‌باشد پس دیتای خود را باید به دو قسمت ۱۶ بیتی تقسیم کرده و اول دیتای کم ارزش و سپس دیتای پر ارزش نوشته شود:

عملیات نوشتن:

- سیکل ۱: در سیکل اول، منتظر آنیم که دیتای مورد نظر به درستی شکل بگیرد و سپس سیگنال READY برابر با صفر می‌شود
- سیکل ۲: در سیکل ۲، آدرس ۱۶ بیت کم ارزش فرستاده شده و سپس دیتای کم ارزش بر روی باس مربوطه گذاشته می‌شود و سیگنال SRAM_WE_N برابر با صفر می‌شود تا دیتا در ماژول SRAM نوشته شود.

- سیکل ۳: در سیکل ۳، آدرس ۱۶ بیت پر ارزش فرستاده شده و سپس دیتای پر ارزش بر روی باس مربوطه گذاشته می‌شود و سیگنال SRAM_WE_N برابر با صفر میشود تا دیتا در ماژول SRAM نوشته شود.
- سیکل ۴: در این سیکل، سیگنال SRAM_WE_N را برابر با یک قرار می‌دهیم تا دیتا به اشتباه در آدرس موردنظر ننویسد.
- سیکل ۵: در سیکل ۵، سیگنال READY برابر یک میشود تا نشان دهد دیتای مورد نظر در ماژول SRAM نوشته شده است و این عملیات تکمیل شده است.

عملیات خواندن:

- سیکل ۱: در سیکل اول، منتظر آنیم که دیتای مورد نظر به درستی شکل بگیرد و سپس سیگنال READY برابر با صفر می‌شود
- سیکل ۲: در سیکل ۲، آدرس ۱۶ بیت کم ارزش فرستاده شده و سیگنال SRAM_WE_N برابر با یک میشود تا دیتا از ماژول SRAM خوانده شود و در باس مربوطه توسط SRAM نوشته شود تا در سیکل بعد بتوانیم آن را بخوانیم.
- سیکل ۳: در سیکل ۳، دیتای ۱۶ بیت کم ارزش خوانده شده و سپس آدرس ۱۶ بیت پر ارزش فرستاده شده و سیگنال SRAM_WE_N برابر با یک میشود تا دیتای پر ارزش از ماژول SRAM خوانده شود و در باس مربوطه توسط SRAM نوشته شود تا در سیکل بعد بتوانیم آن را بخوانیم.
- سیکل ۴: در این سیکل، دیتای پر ارزش از باس مربوطه خوانده میشود.
- سیکل ۵: در سیکل ۵، سیگنال READY برابر یک میشود تا نشان دهد دیتای مورد نظر از ماژول SRAM خوانده شده است و این عملیات تکمیل شده است.

شرح ماژول‌های اضافه شده:

1-SRAM CONTROLLER

کد:

```

1 module SramController(
2     input clk, rst,
3     input wr_en, rd_en,
4     input[31:0] address,
5     input [31:0] writeData,
6
7     output[31:0] readData,
8
9     output reg ready,
10
11     inout [15:0]SRAM_DQ,
12     output [17:0]SRAM_ADDR,
13     output reg SRAM_UB_N,
14     output reg SRAM_LB_N,
15     output reg SRAM_WE_N,
16     output reg SRAM_CE_N,
17     output reg SRAM_OE_N
18 );

```

شکل ۳

شکل ۳، اینترفیس ماژول مخربوطه را نشان میدهد دقت شود که SRAM_DQ از نوع باس INOUT تعریف شده است زیرا دیتا میتواند هم از طریق SRAM و هم از طریق SRAM_CONTROLLER در این باس نوشته شود و هر کدام از این ماژول‌ها که بخواهد دیتا بخواند سیگنال Z (که به معنای Float بودن است) را در باس مربوطه ست میکند تا ماژول دیگر بتواند دیتای خود را بنویسد.

```

20 reg [2:0] ps, ns;
21 reg [17:0]addr;
22 reg [15:0]W_D_O_16;
23 reg [31:0]R_D_32;
24
25 parameter [2 : 0] IDLE = 3'b0;
26 parameter [2 : 0] WRITE_1 = 3'b001;
27 parameter [2 : 0] WRITE_2 = 3'b010;
28 parameter [2 : 0] WRITE_END = 3'b101;
29 parameter [2 : 0] READ_1 = 3'b001;
30 parameter [2 : 0] READ_2 = 3'b010;
31 parameter [2 : 0] READ_3 = 3'b011;
32 parameter [2 : 0] READ_END = 3'b101;
33
34
35 assign SRAM_DQ = (SRAM_WE_N == 0) ? W_D_O_16 : 16'bzzzzzzzzzzzzzzzz;
36 assign SRAM_ADDR = addr;
37 assign readData = R_D_32;
38

```

شکل ۴

در شکل ۴، PS بیان کننده استتیت فعلی و NS بیان کننده استتیت آینده می باشد (نقش شمارنده برای سیکل های موردنظر را ایفا میکنند) و سپس در چند خط بعدی استتیت ها تعریف شده اند. (مانند IDLE, WRITE_1, ...)

در خط ۳۵ بررسی میگردد که آیا دیتا میخواهد بر روی باس نوشته و یا خوانده شود اگر میخواهیم بخوانیم باید در باس موردنظر سیگنال Z را بنویسم و در صورت نوشتن در SRAM باید دیتای خودمان را روی باس بگذاریم.

```

39   always@(posedge clk,posedge rst)
40   begin
41       if(rst)
42           ps <= IDLE;
43       else
44           ps <= ns;
45   end

```

شکل ۵

در این بلاک always، استتیت بعدی در استتیت فعلی نوشته میشود و در شکل ۶ استتیت بعدی به دست می آید. اگر که کارتمام شده باشد استتیت بعدی برابر با IDLE میشود و در غیر این صورت اگر سیگنال rd_en و wr_en یک باشد (که نشان میدهد کاربر میخواهد در مموری بنویسد یا از آن بخواند)، استتیت مورد نظر یکی جلوتر میرود.

```

47   always@(ps,wr_en,rd_en)
48   begin
49       if(ps == WRITE_END || ps == READ_END)
50           ns = IDLE;
51       else if(wr_en|rd_en)
52           ns = ps + 1;
53       else
54           ns = IDLE;
55   end

```

شکل ۶

```

57 always@(ps,wr_en,rd_en,writeData)
58 begin
59 {SRAM_WE_N, SRAM_UB_N, SRAM_LB_N, SRAM_CE_N, SRAM_OE_N, ready} = 6'b100000;
60 if(wr_en)
61 case(ps)
62 IDLE:
63 begin
64 ready=~(wr_en|rd_en);
65 end
66 WRITE_1:
67 begin
68 W_D_O_16 = writeData[15:0];
69 addr = (address[17:0] - 32'd1024) >> 1;
70 SRAM_WE_N = 1'b0;
71 end
72 WRITE_2:
73 begin
74 W_D_O_16 = writeData[31:16];
75 addr = ((address[17:0] - 32'd1024) >> 1) + 1;
76 SRAM_WE_N = 1'b0;
77 end
78 WRITE_END:
79 begin
80 ready=1'b1;
81 end
82 endcase

```

شکل ۷

شکل ۷، استیت‌های مورد نظر برای نوشتن را نشان می‌دهد:

- IDLE: در استیت IDLE، منتظر آنیم که دیتای مورد نظر به درستی شکل بگیرد و سپس سیگنال READY برابر با صفر می‌شود
- WRITE_1: در این استیت، آدرس ۱۶ بیت کم ارزش (۰ تا ۱۵) فرستاده شده و سپس دیتای کم ارزش بر روی باس مربوطه گذاشته می‌شود و سیگنال SRAM_WE_N برابر با صفر می‌شود تا دیتا در ماژول SRAM نوشته شود.
- WRITE_2: در این استیت، آدرس ۱۶ بیت پرارزش (۱۶ تا ۳۱) فرستاده شده و سپس دیتای پرارزش بر روی باس مربوطه گذاشته می‌شود و سیگنال SRAM_WE_N برابر با صفر می‌شود تا دیتا در ماژول SRAM نوشته شود.
- WRITE_END: در این سیکل، سیگنال SRAM_WE_N را برابر با یک قرار می‌دهیم تا دیتا به اشتباه در آدرس مورد نظر ننویسد و سیگنال READY برابر یک می‌شود تا نشان دهد دیتای مورد نظر در ماژول SRAM نوشته شده است و این عملیات تکمیل شده است.

عملیات خواندن:

شکل ۸، استیت‌های مورد نظر برای خواندن را نشان می‌دهد:

- IDLE: در استیت IDLE، منتظر آنیم که دیتای مورد نظر به درستی شکل بگیرد و سپس سیگنال READY برابر با صفر می‌شود
- READ_1: در این استیت، آدرس ۱۶ بیت کم ارزش (۰ تا ۱۵) فرستاده شده تا در استیت بعد بتوانیم دیتای مورد نظر را از باس بخوانیم.
- READ_2: در این استیت، ابتدا ۱۶ بیت کم ارزش از باس خوانده می‌شود و سپس آدرس ۱۶ بیت پرارزش (۱۶ تا ۳۱) فرستاده شده است تا در استیت بعد آن را بخوانیم.
- READ_3: در این سیکل، دیتای پرارزش از باس مربوطه خوانده می‌شود.
- سیکل ۵: در این استیت، سیگنال READY برابر یک می‌شود تا نشان دهد دیتای مورد نظر از ماژول SRAM خوانده شده است و این عملیات تکمیل شده است.

```

83     else if(rd_en)
84     case(ps)
85     IDLE:
86     begin
87         ready=~(wr_en|rd_en);
88     end
89     READ_1:
90     begin
91         addr = (address[17:0] - 32'd1024) >> 1;
92     end
93     READ_2:
94     begin
95         R_D_32[15:0] = SRAM_DQ;
96         addr = ((address[17:0] - 32'd1024) >> 1) + 1;
97     end
98     READ_3:
99     begin
100        R_D_32[31:16] = SRAM_DQ;
101    end
102    READ_END:
103    begin
104        ready = 1'b1;
105    end
106    endcase
107    else
108    case(ps)
109    IDLE:
110    begin
111        ready = 1'b1;
112    end
113    endcase
114    end

```

شکل ۸

2- SRAM:

دقت شود که این ماژول برای SIMULATAION ایجاد شده است و شبیه سازی برای ماژول SRAM موجود در برد مربوطه می‌باشد.

این ماژول ۱۶ بیت باس مربوط به دیتا دارد (که به SRAM_CONTROLLER نیز متصل می‌باشد) که از نوع INOUT می‌باشد و ۱۸ بیت، بیت آدرس دهی دارد.

کد:

```

1  module SRAM (
2      input clk,
3      input rst,
4      input SRAM_WE_N,
5      input SRAM_UB_N,
6      input SRAM_LB_N,
7      input SRAM_CE_N,
8      input SRAM_OE_N,
9      input [17:0] SRAM_ADDR,
10     inout [15:0] SRAM_DQ
11 );
12
13 reg [15:0] memory[0:511];
14 assign #5 SRAM_DQ = SRAM_WE_N ? memory[SRAM_ADDR] : 16'bz;
15 always@(posedge clk)
16 begin
17     if(~SRAM_WE_N)
18     begin
19         memory[SRAM_ADDR] = SRAM_DQ;
20     end
21 end
22 endmodule

```

شکل ۹

3-SIGNAL FREEZE:

قابل ذکر است برای سیگنال فریز ماژولی اضافه نشده و به راحتی با استفاده از یک ماژول OR ساده پیاده سازی شده است.

سیگنال‌های ورودی FREEZE به STAGE ها و REG های مربوطه با NOT READY عملیات OR صورت می‌گیرد تا سیگنال مربوطه تولید گردد. مانند شکل زیر، به سیگنال فریز مربوطه دقت کنید:

```

59  IF_Stage if_stage (
60      .clk(clk),
61      .rst(rst),
62      .freeze(hazard | ~ready),
63      .branch_taken(branch_taken),
64      .branch_address(branchAddr),
65      .PC(PC_IF),
66      .instruction(inst_IF)
67  );
68
69  IF_Reg if_reg (
70      .clk(clk),
71      .rst(rst),
72      .freeze(hazard | ~ready),
73      .flush(branch_taken),
74      .PC_in(PC_IF),
75      .instruction_in(inst_IF),
76      .PC_out(PC_ID),
77      .instruction_out(inst_ID)
78  );

```

شکل ۱۰

دستورات برنامه:

طبق شرح آزمایش کل برنامه محک را داخل Ins_Mem ذخیره کردیم تا دستورات یکی پس از دیگری اجرا گردند دقت شود که وظیفه این برنامه مرتب سازی رجیسترهای R1, R2, R3, R4 به صورت صعودی می باشد.

:SIMULATION

برای simulation از تست بنچ زیر استفاده شده است:


```

1  module TB_DE2 ();
2
3      reg clk, rst, forward_en;
4
5      System system (
6          .clock(clk),
7          .rst(rst),
8          .forward_en(forward_en)
9      );
10
11      initial
12      begin
13          clk = 1;
14          forward_en = 1;
15          repeat (1900)
16          begin
17              #50;
18              clk = ~clk;
19          end
20      end
21
22      initial
23      begin
24          rst = 0;
25          #20 rst = 1;
26          #10 rst = 0;
27      end
28
29  endmodule
30
31


```

شکل ۱۱

خروجی بدون SRAM:



خروجی به همراه SRAM:



همانطور که می‌بیند در اتهای هر دو تست این ۴ رجیستر سورت شده می‌باشند. و به دلیل اینکه هر نوشتن و خواندن در **SRAM** ۶ سایکل طول می‌کشد، در برنامه‌ای که اجرا کردیم، زمان اجرا بیش از ۲ برابر شد.