
1.


(a)

因為 decode 結果只有 64 個,而且又是 one-hot,所以 testbench 直接列出 64 種可能,而且非常容易檢查程式的正確性。主程式原本想要使用 for 迴圈,不過仔細想想可以利用 Verilog bitwise & 就可以快速組合出 output 了,其實不需要跑兩層迴圈。


(b)

## Simulation result:





## Waveform:




2.

這題的 testbench 其實只需要測四種就行了:全為零, pri==out, pri>out, pri<out, 因為主程式的輸出結果就只有以上那四種。至於其他組的 testcase, 只是多放幾組來驗證程式輸出的穩定性。我的做法是仿照講義上的作法,是由優先序小的開始找,如果可以找到更高的優先序,則把輸出取代成新的。不過一開始在寫的時候有邏輯上的小錯誤,是因為初始條件要從 pri+1 開始,最後到 pri+8 (mod 8) = pri (mod8),才會讓 pri 位置優先序最高,而不能從 pri 開始。

(b)

## Simulation result:

Wave form:



(a)

這一題的 testbench 選法其實和上一題差不多,因為是由兩組 decoder 所組合的輸出,所以需要八組測試,而每個需要測到使用一個 decoder 輸出,和兩個 decoder 輸出的結果。其他組 testcase,也只是用來驗證程式的穩定性。主程式的部份,因為有 zero 的幫助,所以可以讓主程式判斷更簡潔。分配優先順序的方法就是,依照 decoder 有沒有 pri 的位置,若沒有,則優先序從 3'b111(=7)開始找,這樣可以保證輸出是從左向右搜尋的。再做一些邏輯判斷以後,就可以組合出輸出的答案了。

(b)

Simulation result:

## Wave form:

