





Recomendaciones en el uso de código RTL

- 1. Reglas Generales
- 2. Portabilidad del Código
- 3. Señales de reloj y reset
- 4. Recomendaciones para Síntesis

Técnicas de Modelado para Síntesis

- Genéricas
 - Regla: Elegir un nombre adecuado para el diseño que se use consistentemente.
 - Recomendación: Usar minúsculas para todos los nombres de señales, variables y puertos.
 - Recomendación: Usar mayúsculas para nombres de constantes y tipos definidos por el usuario.
 - Recomendación: Emplear nombres significativos para señales, puertos, funciones y parámetros.
 - Recomendación: Utilizar nombres descriptivos cortos a los parámetros del diseño, para evitar que las herramientas de síntesis generen nombres de unidades de diseño excesivamente largos.

Técnicas de Modelado para Síntesis

_

1. Reglas generales

- Genéricas
 - Recomendación:
 - La señal de reloj se denominará clk.
 - Si se utiliza más de una señal de reloj en el diseño es necesario que todas comiencen con el prefijo clk.
 - Usar el mismo nombre para todas las señales de reloj que son controladas desde la misma fuente.
 - Recomendación:
 - Utilizar la misma nomenclatura para todas las señales activas a nivel bajo del diseño: un '_'seguido por una letra en minúscula.
 - Para estandarización, se recomienda emplear _n para indicar todas las señales activas a nivel bajo.
 - La señal de reset se denominará rst. Si esta señal es activa a nivel bajo: rst_n.

Técnicas de Modelado para Síntesis

- Genéricas
 - Regla:
 - Emplear un orden consistente de bits para describir buses. En VHDL: (y downto x) o (x to y).
 - Se recomienda usar en VHDL para señales multibits: (y downto x) para establecer un estándar entre múltiples diseños y equipos de diseño.
 - Recomendación:
 - Siempre que sea posible, usar el mismo nombre o nombres similares para puertos y señales que estén conectados.

Técnicas de Modelado para Síntesis

-

1. Reglas Generales

- · Convenios en la denominación para soporte VITAL
 - VITAL (VHDL Initative Towars ASIC Libraries):
 - Estándar para modelado a nivel de puertas de librerías VHDL (IEEE 1076.4). Especifica las restricciones en los convenios de elección de nombres (y otras características) de las declaraciones de los puertos del nivel superior de un elemento de la librería.
 - Regla:
 - Un puerto no estará en modo linkage.
 - Regla:
 - El puerto, en un declaración de un puerto de una entidad no puede ser un puerto protegido. Además, la declaración no puede imponer una restricción en el rango del puerto, ni puede alterar la resolución del puerto desde la definición dada en el paquete lógico estándar.

Técnicas de Modelado para Síntesis

- · Cabeceras código fuente
 - Regla:
 - · Incluir una cabecera en la parte superior de cada fichero fuente, incluyendo los scripts de síntesis.
 - · La cabecera debe contener: nombre del fichero, autor, descripción de la función y lista de las características claves del módulo, fecha de creación, histórico de modificaciones incluyendo día, nombre de la persona que realiza la modificación y descripción del cambio.
 - Ejemplo:
- -- Author :Nombre <email>
 -- Date : DD/MM/YYYY
- -- Version : 0.1
 -- Abstract : Este fichero contiene la entidad y arquitectura del módulo X. A partir de las entradas Y Z
- -- y E_D se obtendrán las ..
- -- Modification History: -- Date By Version Change Description

Técnicas de Modelado para Síntesis

1. Reglas Generales

- Uso de Comentarios
 - Regla:
 - · Usar comentarios adecuados para explicar todos los procesos, funciones y declaraciones de tipos y subtipos.
 - - Usar comentarios para describir puertos, señales y variables, o grupos de señales o variables, evitando comentarios obvios de funcionalidad.
- Mantener sentencias en líneas separadas
 - - · Usar líneas separadas para cada declaración de HDL.
- Longitud de las líneas
 - Recomendación:
 - Mantener la longitud de las líneas en 72 caracteres o menos, utilizando la indentación en las próximas líneas para indicar que es una continuación de la línea anterior.

Técnicas de Modelado para Síntesis

- Indentación
 - Regla:
 - Usar la indentación para mejorar la lectura de líneas de código continuas y bucles anidados.
 - Se recomienda emplear dos espacios para la indentación puesto que valores mayores limitan la longitud de la línea cuando existen varios niveles de bucles, evitando el empleo de tabuladores.
- No usar palabras reservadas del HDL
 - Regla:
 - No usar palabras reservadas de VHDL o Verilog para nombres de cualquier elemento de los ficheros fuente porque los diseño de macros deben ser traducibles de VHDL a Verilog y viceversa.

Técnicas de Modelado para Síntesis

11

1. Reglas Generales

- Organización de los puertos
 - Regla:
 - Declarar los puertos siguiendo un orden lógico y manteniéndolo consistente en todo el diseño, con un puerto por línea, seguido de un comentario.
 - Recomendación:
 - Declarar los puertos en el siguiente orden:
 - Entradas: reloj/es, reset/s, enable/s, otras señales de control, datos y líneas de direcciones.
 - Salidas: Reloj/es, reset/s, enable/s, otras señales de control y datos.
 - Recomendación:
 - Emplear comentarios para describir grupos de puertos.
 - Recomendación:
 - Dejar una línea en blanco entre los puertos de entrada y salida para mejorar la lectura.

Técnicas de Modelado para Síntesis

- Secciones de entidad, arquitectura y configuración en VHDL
 - Recomendación:
 - Localizar las secciones de entidad, arquitectura y configuración del diseño VHDL en el mismo fichero, para que sea más fácil entender y mantener un diseño
 - Si se incluye en un fichero fuente configuraciones de subdiseños con declaraciones de la entidad y arquitectura, se debe comentar para síntesis, empleando en el código VHDL los pseudo-comentarios pragma translate_off y pragma translate_on o aquellos que sean necesarios por la herramienta soportada.
- Uso de funciones
 - Recomendación:
 - Siempre que sea posible emplea funciones con sus correspondientes comentarios.
 - · Generalizar funciones las hace reutilizables.

Técnicas de Modelado para Síntesis

13

1. Reglas Generales

- Uso de bucles y arrays
 - Recomendación:
 - Usar bucles y arrays para mejorar la lectura del código fuente.
 - Recomendación:
 - Los arrays son significativamente más rápidos para simular que los bucles for, por lo que siempre que se pueda es conveniente usar operaciones con vectores en arrays en vez de bucles for.
- Uso de etiquetas significativas
 - Regla:
 - Etiquetar cada proceso con un nombre significativo, resulta muy útil en el momento de la depuración.
 - Reala.
 - · No duplicar nombres de señales con variables o con entidades.

Técnicas de Modelado para Síntesis

2. Portabilidad del Código

- Usar sólo tipos estándar IEEE
 - Regla:
 - Usar sólo tipos estándar IEEE. Se pueden crear tipos y subtipos adicionales pero todos basados en tipos estándar IEEE.
 - Recomendación:
 - Usar std_logic en vez de std_ulogic.
 - Igualmente std_logic_vector en vez de std_ulogic_vector.
 - Los tipos std_logic y std_logic_vector proporcionan las funciones de resolución requeridas para buses triestado, lo que NO ocurre con std_ulogic y std_ulogic_vector
 - Recomendación:
 - Hay que ser conservador en el número de subtipos que se crean. Usar demasiados subtipos hace que sea difícil de entender el código.

Técnicas de Modelado para Síntesis

15

2. Portabilidad del Código

- Usar sólo tipos estándar IEEE (cont)
 - Recomendación:
 - No usar los tipos *bit* o *bit_vector*, puesto que muchos simuladores no aportan funciones aritméticas construidas para estos tipos.
 - Recomendación:
 - No usar valores numéricos codificados de forma fija sino emplear constantes que definan dichos valores en el diseño.
 - Como una excepción, se puede usar los valores 0 y 1 (pero no en combinación, como 1001).

Técnicas de Modelado para Síntesis

2. Portabilidad del Código

- Paquetes
 - Recomendación:
 - Recoger todas las definiciones de funciones y valores de los parámetros para un diseño en un único fichero separado ("package") con el nombre DesignName_package.vhd.
- Scripts de síntesis empotrados (dc_shell, ...)
 - No es recomendable el uso de comandos de síntesis empotrados directamente en el código fuente, puesto que si el diseño va a ser reutilizado en una nueva aplicación, los objetivos de síntesis pueden de ser diferentes.
 - Si el código fuente es reutilizado con nuevas versiones de la herramienta de síntesis (*Design Compiler por ejemplo*), el comando puede que sea obsoleto.
 - Hay diversas excepciones a esta regla. En particular, las directivas de síntesis synthesis on y synthesis off deben estar empotradas en un lugar adecuado del código.

Técnicas de Modelado para Síntesis

17

2. Portabilidad del Código

- Usar librerías independientes de la tecnología
 - Recomendación:
 - Emplear librerías independientes de la tecnología (DesignWare o equivalentes).
 - Estas librerías aportan arquitecturas para los componentes aritméticos básicos (sumadores, multiplicadores, comparadores, incrementadores, decrementadores, etc), así como otros más complejos (senos, cosenos, divisores, raíz cuadrada, desplazadores aritméticos, etc.).
 - También incluye componentes secuenciales, completamente portables, que pueden ahorrar un considerable tiempo de diseño (FIFOs, controladores de FIFO, ECC, CRC, componentes JTAG, etc.).

Técnicas de Modelado para Síntesis

3. Señales de reloj y reset

- Estructura del reloj
 - Una estructura simple de reloj es más fácil de entender, analizar y mantener, además de producir mejores resultados de síntesis.
 - La mejor estructura de reloj en un sencillo reloj global y flip-flops activos por flanco de subida.
 - Evitar mezclar flancos de reloj (subida y bajada)
- Recomendación:
 - Evitar usar flip-flops activos por flanco de subida y por flanco de bajada en el mismo diseño.
 - Mezclar flancos de reloj puede ser necesario en algunos diseños, donde por ejemplo, sea útil capturar datos en ambos flancos de reloj.
 - Crea diversos problemas, ya que el ciclo de trabajo del reloj se convierte en un parámetro crítico en el análisis temporal,
 - La mayoría de las metodologías de test basadas en scan requieren un manejo separado de flip-flops activos por flanco de subida y de bajada.

Técnicas de Modelado para Síntesis

19

3. Señales de reloj y reset

- Evitar mezclar flancos de reloj (II)
 - Regla:
 - Si se debe emplear un flip-flop activo por flanco positivo y negativo en el diseño, hay que estar seguro de modelar el peor caso del ciclo de trabajo del reloj con precisión en los análisis de síntesis y temporización e indicar en la documentación de usuario el ciclo de trabajo asumido.
 - Recomendación:
 - Si se debe usar un gran número de flip-flops activos por flanco positivo y negativo en el diseño, puede ser útil separarlos en diferentes módulos.
 - Facilita la identificación de los flip-flops activos por flanco negativo y la partición en diferentes cadenas de scan

Técnicas de Modelado para Síntesis

3. Señales de reloj y reset

- Evitar buffers de reloj
 - Recomendación:
 - Evitar el manejo de buffers de reloj en el código RTL.
 - Normalmente, los buffers de reloj se insertan después de la síntesis como parte del diseño físico.
 - En el código RTL sintetizable, las nets de reloj se consideran normalmente nets ideales, sin retardos.
 - Durante el diseño físico, la herramienta de inserción de árboles de reloj inserta la estructura adecuada para crearlo tan próximo a un ideal como sea posible, redes de distribución de reloj balanceado.

Técnicas de Modelado para Síntesis

0.1

3. Señales de reloj y reset

- Evitar el empleo de relojes atacados por puertas
 - Recomendación:
 - · Evitar el empleo de relojes atacados por puertas en el código RTL.
 - Estos circuitos tienden a ser específicos de la tecnología y dependiente del retardo.
 - Un esquema temporal inadecuado de un reloj atacado por puerta puede generar un falso reloj o glitch, causando que un flip-flop tome un dato incorrecto.
 - El skew de diferentes relojes locales pueden causar violaciones en el tiempo de retención (hold).
 - Se pueden crear problemas de testeabilidad debido a que esta lógica no puede formar parte de una cadena scan.

Técnicas de Modelado para Síntesis

3. Señales de reloj y reset

- · Evitar los relojes generados internamente
 - Recomendación:
 - Evitar usar los relojes que han sido generados internamente porque esta lógica no puede formar parte de una cadena scan y hacen más difícil (normalmente no es posible) restringir el diseño para la síntesis.
 - Recomendación.
 - Si se necesita un señal de reloj controlada por puertas o un reloj o reset generado internamente, es mejor mantener el circuito de generación del reloj y/o reset como un módulo separado en el más alto nivel de jerarquía del diseño.
 - Dividir el diseño de tal forma que toda la lógica de un único módulo usa un reloj y un reset.

Técnicas de Modelado para Síntesis

23

3. Señales de reloj y reset

- · Evitar resets generados internamente
 - Recomendación:
 - En la medida que sea posible evitar resets generados internamente.
 - Generalmente, todos los registros deberían ser reseteados al mismo tiempo. Esta restricción hace que el diseño sea mucho más sencillo y más fácil de controlar.
 - Recomendación:
 - Si se requiere un reset condicional, es necesario crear una señal separada para la señal de reset, y aislar la lógica de reset condicional en un módulo separado.
 - Esta recomendación permite un código más legible y mejora los resultados de síntesis.

Técnicas de Modelado para Síntesis

- Obtención de registros
 - Recomendación:
 - Los principales elementos que se utilizan en la lógica secuencial son los registros (flip-flops).
 - Para mantener la consistencia y asegurar una correcta síntesis, es conveniente utilizar procesos que infieren registros independientes de la tecnología.

```
-- proceso con reset síncrono
PROC: process(clk)
begin
if (clk'event and clk='1') then
if rst_n='0' then
...
else
...
end if;
end if;
end process PROC;
```

-- proceso con reset asíncrono
PROC: process(clk,rst_n)
begin
if (rst_n='0') then
...
elsif (clk'event and clk='1') then
...
end if;
end if;
end process PROC;

Técnicas de Modelado para Síntesis

25

4. Recomendaciones para Síntesis

- Evitar latches
 - Regla:
 - Evitar usar latches en el diseño.
 - Recomendación:
 - Se puede evitar la inferencia de latches usando cualquiera de las siguientes técnicas de código:
 - Asignar valores por defecto al comienzo de un proceso.
 - Asignar salidas para todas las condiciones de entrada.
 - Usar else (en vez de elsif) para la bifurcación final de prioridad.
- Evitar realimentaciones combinacionales
 - Recomendación:
 - Evitar la realimentación combinacional en los bucles de los procesos combinacionales.

Técnicas de Modelado para Síntesis

- Especificar las listas sensibles completas para los procesos
 - Regla.
 - Incluir una lista sensible completa en cada uno de los procesos (VHDL).
 - Si no se usa una lista sensible completa, el comportamiento del diseño a nivel RTL y lógico puede diferir.
 - · Bloques combinacionales:
 - Para bloques combinacionales (bloques que no contienen registros ni latches), la lista de sensibilidad debe incluir cada señal que es leída por el proceso. En general, esto significa, cada señal que aparece en el lado derecho de una asignación (<=) o en una expresión condicional.
 - Bloques secuenciales:
 - Para bloques secuenciales, la lista sensible debe incluir la señal de reloj que será leída por el proceso. Si el bloque del proceso secuencial utiliza también una señal de reset asíncrono, es necesario incluir ésta en la lista.
- Lista sensitiva y funcionamiento de la simulación.
 - Recomendación:
 - Hay que estar seguro de que las señales incluidas en la lista sensible son las necesarias.
 - Añadir más señales de las que se necesitan hace más lenta la simulación.

Técnicas de Modelado para Síntesis

27

4. Recomendaciones para Síntesis

- Asignaciones de señales vs. variables (VHDL)
 - En la simulación con VHDL, las asignaciones de señales son programadas para la ejecución en el próximo ciclo de simulación mientras que las asignaciones de variable tienen lugar inmediatamente donde aparece en el código.
 - Recomendación
 - Cuando se escribe código sintetizable, se sugiere emplear señales frente a variables para asegurar que el comportamiento de la simulación del diseño presíntesis sea igual que la netlist postsíntesis.
- Declaraciones case vs. declaraciones if-then-else
 - En VHDL, una declaración case supone un multiplexor de un único nivel, mientras que una declaración if-then-else supone un decodificador con prioridad.
 - Recomendación:
 - El multiplexor es un circuito más rápido. Si no se requiere una estructura de un decodificador con prioridad, se recomienda el empleo de declaraciones case frente a la if-then-else.

Técnicas de Modelado para Síntesis

- Declaraciones case vs. declaraciones if-then-else
 - En VHDL, una declaración case supone un multiplexor de un único nivel, mientras que una declaración if-then-else supone un decodificador con prioridad.
 - Recomendación:
 - El multiplexor es un circuito más rápido. Si no se requiere una estructura de decodificación con prioridad, se recomienda el empleo de declaraciones case frente a la if-then-else.
 - En un simulador basado en ciclo, la declaración case se simula más rápido que la declaración if-then-else.
 - Una declaración de señal condicional puede también ser usada para obtener un multiplexor.
 - Para grandes multiplexores, una declaración case se simulará más rápido que una declaración condicional en la mayoría de los simuladores, y especialmente en simuladores basados en ciclos.
 - Para pequeños multiplexores, la velocidad relativa de las dos construcciones varía con diferentes simuladores.

Técnicas de Modelado para Síntesis

20

4. Recomendaciones para Síntesis

- Las siguientes recomendaciones se utilizan para hacer un correcto particionado para síntesis,
 - Aporta ventajas como:
 - mejoras en los resultados de síntesis,
 - tiempo de compilación más rápido, etc.
- · Registrar todas las salidas
 - Recomendación:
 - Para cada bloque de un diseño jerárquico, registrar todas las señales de salida desde el bloque.
 - Simplifica el proceso de síntesis porque hace que las salidas sean fuertemente controlables y los retardos de las entradas predecibles.
 - Todas las entradas de cada bloque llegan con el mismo retardo relativo.
- Localizar la lógica combinacional en un único módulo
 - Recomendación:
 - Mantener la lógica combinacional relacionada en el mismo módulo.
 - Las herramientas de síntesis producen mejores resultados cuando la lógica combinacional relativa está localizada en el mismo módulo ya que generalmente no es recomendable mover lógica a través de los límites jerárquicos del módulo.
 - Mantener la lógica combinacional relacionada en el mismo módulo permite una simulación más rápida.

Técnicas de Modelado para Síntesis

- Lógica asíncrona
 - Recomendación:
 - · Evitar la lógica asíncrona.
 - La lógica asíncrona es más difícil para diseñar correctamente y hacer verificaciones de un diseño.
 - Su temporización y funcionalidad correcta puede ser dependiente de la tecnología lo que limita la portabilidad del diseño.
 - Recomendación:
 - Si se requiere lógica asíncrona en el diseño, partir la lógica asíncrona en un módulo separado al de la lógica síncrona,
 - Aislar dicha lógica en un módulo separado hace mucho más fácil la inspección del código.

Técnicas de Modelado para Síntesis



Parte II: Modelado RTL de componentes para Xilinx en VHDL

Modelado de componentes para Xilinx

- Introducción
- Uso de tipos Signed y Unsigned
- · Uso de constantes y parámetros
- Translate_on, translate_off
- Registros
- Triestados
- Contadores
- Acumuladores
- Registros de desplazamiento
- Registros dinámicos

- Multiplexores
- · Decodificadores
- · Codificadores con prioridad
- Desplazamiento lógico
- · Operaciones aritméticas
- MAC
- · Divisores por 2
- RAMS
- · Máquinas de estado
- Soporte para "Cajas Negras"

Técnicas de Modelado para Síntesis

Introducción

- Durante la fase de síntesis se trata de reconocer las construcciones del lenguaje que permitan reconocer estructuras hardware combinacionales y secuenciales tales como flip-flops, sumadores, contadores, maquinas de estado finito (FSM), RAMS, etc.)
- A partir de aquí dichas construcciones se optimizan dependiendo de la arquitectura de la FPGA de referencia.
- Es posible tener control sobre la lógica inferida mediante el uso de restricciones de diseño

Técnicas de Modelado para Síntesis

35

Soporte de tipos Signed/Unsigned

- En VHDL, dependiendo del tipo de operación y de operandos, es necesario incluir diferentes librerías (signed, unsigned, numeric ...)
- Por ejemplo:
 - Para crear un sumador sin signo:

PACKAGE	TYPE
numeric_std	unsigned
std_logic_arith	unsigned
std_logic_unsigned	std_logic_vector

- Para crear un sumador con signo:

PACKAGE	TYPE
numeric_std	signed
std_logic_arith	signed
std_logic_signed	std_logic_vector

Técnicas de Modelado para Síntesis

Uso de Constantes y Parámetros

- El uso de constantes y parámetros permite clarificar el código haciéndolo más portable y facilitando su lectura
- Puede facilitar la documentación sobre el propio código
- Ejemplo:

```
constant ZERO: STD_LOGIC_VECTOR (1 downto 0):="00";
constant A_AND_B: STD_LOGIC_VECTOR (1 downto 0):="01";
constant A_OR_B: STD_LOGIC_VECTOR (1 downto 0):="10";
constant ONE: STD_LOGIC_VECTOR (1 downto 0):="11";

process (OPCODE, A, B)
begin

if (OPCODE = A_AND_B) then OP_OUT <= A and B;
elsif (OPCODE = A_OR_B) then
OP_OUT <= A or B;
elsif (OPCODE = ONE) then
OP_OUT <= '1';
else
OP_OUT <= '0';
end if;
end process;
```

Técnicas de Modelado para Síntesis

37

Uso de Constantes y Parámetros

- Es posible especificar parámetros para crear módulos parametrizables mediante el uso de genéricos en VHDL, ya sea para puertos o señales
- Es posible especificar valores por defecto de los parámetros lo que facilita la reutilización del código
- Ejemplo:

```
-- FIFO_WIDTH data width (number of bits)
-- FIFO_DEPTH by number of address bits for the FIFO RAM i.e. 9 -> 2**9 -> 512 words
-- FIFO_RAM_TYPE: BLOCKRAM or DISTRIBUTED_RAM
-- Note: DISTRIBUTED_RAM suggested for FIFO_DEPTH of 5 or less
entity async_fifo is
generic (FIFO_WIDTH: integer := 16;)
FIFO_DEPTH: integer := 9;
FIFO_RAM_TYPE: string := "BLOCKRAM");
port ( din : in std_logic_vector(FIFO_WIDTH-1 downto 0);
    rd_clk, rd_en, ainit, w_clk, wr_en: in std_logic;
    dout : out std_logic_vector(FIFO_WIDTH-1 downto 0) := (others=>'0');
    empty, almost_empty : out std_logic := '1';
    full, almost_full : out std_logic := '0');
end async_fifo;
architecture BEHAVIORAL of async_fifo is
    type ram_type is array ((2**FIFO_DEPTH)-1 downto 0) of std_logic_vector (FIFO_WIDTH-1 downto 0);
```

Técnicas de Modelado para Síntesis

Translate_on translate_off

• TRANSLATE_OFF y TRANSLATE_ON puede utilizarse para incluir código de simulación en ficheros sintetizables.


Técnicas de Modelado para Síntesis


39


Registros


- Es posible inferir registros a partir de I descripción VHDL con las siguientes señales de control:
 - Set/Clear asíncrono
 - Set/Clear síncrono
 - Clock Enable
- Ejemplo de fichero de información de resultados de síntesis


Técnicas de Modelado para Síntesis


































































































Decodificadores


- Existen diferentes estilos para describir un multiplexor:
 - If-Then-Else
 - Case.
- A tener en cuenta...
 - Si se utiliza una sentencia Case sin especificar todos los valores del selector se inferirán latches en vez de un multiplexor.
 - Es posible utilizar valore "don't cares" para los valores del selector
- Es posible controlar la extracción de muxes utilizando las restricciones mux_extract y mux_style.


Fichero LOG


Técnicas de Modelado para Síntesis












Operaciones aritméticas

- Operaciones soportadas:
 - Suma (con carry de entrada, de salida y de entrada y salida),
 - Resta.
 - Sumadores/restadores,
 - Comparadores (=, /=, <, <=, >, >=), Multiplicadores y divisores,
 - Operadores con signo o sin signo.
 - · Paquetes:
 - IEEE.std_logic_unsigned
 - IEEE.std_logic_signed
- Optimización de recursos (sharing) para los operadores aritméticos

Técnicas de Modelado para Síntesis



Sumadores, Restadores y Sumadores/restadores

- Operaciones con Carry de salida
 - La suma con carry se realiza añadiendo un bit al resultado. Dicho bit representa el carry de salida
 - Es necesario mantener los tipos de los operandos y del resultado
 - Si definimos:

```
signal res : std_logic_vector(8 downto 0); -- resultado: carry & suma signal a, b: std_logic_vector(7 downto 0) -- operandos
```

- No es posible realizar utilizando el paquete std_logic_unsigned la operación res <= b + b ya que el tamaño del resultado para la suma "+" es igual al tamaño del operando mayor (8 bits). Soluciones:
 - Solución1. Ajustar el tamaño de los operando mediante la concatenación a operandos de 9 bits:

```
res <= ('0' & a) + ('0' & b);
```


- Solución2: Otra solución consiste en convertir los operando a enteros y volver a convertir el resultado a std_logic_vector, especificando el tamaño del vector como 9: res <= conv>std_logic_vector(conv_integer(a)+conv_integer(b), 9)
- En ambos casos:


```
Carry <= res(8);
Suma <= res(7 downto 0);
```


Técnicas de Modelado para Síntesis

83

Sumadores, Restadores y Sumadores/restadores -- Sumador de 8 bits con carry de entrada y carry de salida A[7:0], B[7:0] Add Operands library ieee; SUM[7:0] Add Resul use ieee.std_logic_1164.all; Carry Out use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity adder is port(A,B: in std_logic_vector(7 downto 0); CI : in std_logic; SUM: out std_logic_vector(7 downto 0); CO : out std_logic); end adder; architecture archi of adder is signal tmp: std_logic_vector(8 downto 0); begin tmp <= conv_std_logic_vector((conv_integer(A) + conv_integer(B) + conv_integer(CI)),9); SUM <= tmp(7 downto 0); CO <= tmp(8); end archi;; Técnicas de Modelado para Síntesis









Multiplicadores


- Cuando se implementa un multiplicador, el tamaño del resultado es igual a la suma de los tamaños de los operandos:
 - A (8-bit) * B (4-bit) → P (12-bit)
- En Virtex-II and Virtex-II Pro es posible implementar multiplicadores de 18x18 bits usando los bloques multiplicadores presentes en el dispositivo.
- También es posible generar multiplicadores registrados
 - En los siguientes casos se usará un multiplicador + registro:
 - · La salida del multiplicador va a otro componente diferente de un registro
 - · La selección del tipo de multiplicador es LUT
 - · El multiplicador es asíncrono
 - El multiplicador tiene señales de control diferentes de un reset síncrono y un clock enable
 - El multiplicador no se puede mapear a un único módulo de 18x18 bits
 - Las siguientes E/S son opcionales para un multiplicador registrado:
 - · Clock enable, Reset síncrono y asíncrono, reset y puerto de carga

Técnicas de Modelado para Síntesis










Compartición de recursos El objetivo es minimizar el número de operadores y por tanto la lógica asociada en el diseño sintetizado **Fichero LOG** Dos operaciones aritméticas similares se pueden implementarse Synthesizing Unit <addsub>. Related source file is resource_sharing_1.vhd. Found 8-bit addsub for signal <res>. en una única unidad funcional si no se están usando al mismo tiempo Found 8 1-bit 2-to-1 multiplexers. Summary: inferred 1 Adder/Subtracter(s). inferred 8 Multiplexer(s). Unit <addsub> synthesized. Para ello se utilizan multiplexores para seleccionar los datos a utilizar en cada momento. HDL Synthesis Report Macro Statistics # Multiplexers : 1 Esta capacidad está soportada para 2-to-1 multiplexer : 1 sumadores, restadores, # Adders/Subtractors: 1 sumadores/restadores y 8-bit addsub: 1 multiplicadores. Técnicas de Modelado para Síntesis



Introducción

- Durante la fase de síntesis se trata de reconocer las construcciones del lenguaje que permitan reconocer estructuras hardware combinacionales y secuenciales tales como flip-flops, sumadores, contadores, maquinas de estado finito (FSM), RAMS, etc.
- A partir de aquí dichas construcciones se optimizan dependiendo de la arquitectura de la FPGA de referencia.
- Es posible tener control sobre la lógica inferida mediante el uso de restricciones de diseño (directivas).


Técnicas de Modelado para Síntesis

95

RAMs


- Se puede inferir memoria RAM distribuida o de bloque según su descripción...
 - Descripción con lectura asíncrona... RAM distribuida.
 - Descripción con lectura síncrona... RAM en bloque (block-RAM).
- Características de las memorias descritas...
 - Escritura síncrona.
 - Habilitación de escritura y de dispositivo.
 - Lectura asíncrona o síncrona.
 - Reset de la salida de datos y de sus latches.
 - Lectura de puerto único, doble y multipuerto.
 - Escritura de puerto único.
- Directivas relacionadas...
 - > RAM_extract ... habiltia o no el reconocimiento de RAM.
 - > RAM_style ... selecciona el tipo de memoria a usar (distribuida o bloque).

Técnicas de Modelado para Síntesis



RAMs: Modos de Lectura/Escritura

- La memoria tipo block-RAM dispone de diferentes modos de sincronización de lectura/escritura.
- Los modos disponibles según la familia del dispositivo...



 En caso de RAM multipuerto, cada puerto puede usar un modo distinto.

Técnicas de Modelado para Síntesis

RAMs: Modos de Lectura/Escritura – Read First

En este modo, cuando se realiza una escritura sobre una posición de la memoria RAM, a la salida de ésta se muestra el contenido que tenía la posición seleccionada <u>antes</u> de ser escrita con el nuevo valor.

P. Ej., supongamos que en la posición 20 está el valor 5 y se accede en escritura a esta posición para poner un 10. La RAM modifica el contenido de su posición 20 al valor 10 y muestra en su salida el valor de la posición 20 previo a la escritura, es decir, 5.

Técnicas de Modelado para Síntesis

99

RAMs: Modos de Lectura/Escritura - Write First

En este modo, cuando se realiza una escritura sobre una posición de la memoria RAM, a la salida de ésta se muestra el contenido de la posición seleccionada <u>después</u> de ser escrita con el nuevo valor.

P. Ej., supongamos que en la posición 20 está el valor 5 y se accede en escritura a esta posición para poner un 10. La RAM modifica el contenido de su posición 20 al valor 10 y muestra en su salida el valor de la posición 20 tras la escritura, es decir, 10.

Técnicas de Modelado para Síntesis


RAMs: Modos de Lectura/Escritura - No Change library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; En este modo, cuando se realiza una escritura sobre una posición de entity raminfr is port (clk: in std_logic; we: in std_logic; en: in std_logic; addr: in std_logic_vector(4 downto 0); di: in std_logic_vector(3 downto 0); do: out std_logic_vector(3 downto 0)); end raminfr; la memoria RAM, el valor presente en la salida de la memoria no se modifica. P. Ej., supongamos que en la architecture syn of raminfr is type ram_type is array (31 downto 0) of std_logic_vector (3 downto 0); signal RAM : ram_type; begin posición 20 está el valor 5, en la 21 está el valor 8, se accede en signal RAm . gin process (clk) begin if clk'event and clk = '1' then if en = '1' then if we = '1' then RAM(conv_integer(addr)) <= di; lectura a la posición 21 y en escritura a la posición 20 para poner un 10. Tras el acceso de


lectura, la RAM muestra en su salida el valor 8 y tras el acceso de


escritura modifica el contenido de su posición 20 al valor 10, pero su salida sigue mostrando el valor 8.


Técnicas de Modelado para Síntesis


end if; end if; end process; end syn;

































Máquina de Estados Finitos (FSM)

- Sólo se reconocen las FSM síncronas.
- La codificación de los estados puede alterarse para obtener implementaciones optimizadas según diversos parámetros.
- Esquema típico...



- Típicamente se puede describir con 1, 2 ó 3 procesos.
- · Directivas relacionadas...
 - > FSM_extract ... habilita o no el reconocimiento de FSMs.
 - > FSM_encoding ... selecciona el tipo de codificación.
 - > FSM_fftype ... selecciona el tipo de flip-flops para el registro de estado
 - ➤ ENUM_encoding... valores binarios para los estados enumerados.

Técnicas de Modelado para Síntesis

FSM: Secciones

- Registros de estado...
 - Deben ser inicializados con un reset (asíncrono o no).
 - Su tipo suele definirse como una enumeración que incluye todos los posibles estados.
- Función de estado siguiente...
 - Puede definirse en el mismo procedimiento secuencial o en un procedimiento combinacional separado (y su lista sensible debe mostrar la señal de estado y todas las entradas).
- Salidas...
 - Las registradas deben ir dentro del mismo proceso secuencial.
 - Las no registradas en proceso combinacional o sentencias concurrentes.
- · Entradas...
 - Señales internas asignadas dentro del proceso secuencial.

Técnicas de Modelado para Síntesis

115

FSM: Técnicas de Codificación de Estados

- Auto...
 - La herramienta selecciona automáticamente el método de codificación óptimo para la máquina descrita.
- One-Hot...
 - Asocia un bit de código (1 flip-flop) a cada estado (001, 010, 100).
 - Apropiado en FPGAs con elevado número de flip-flops.
 - Optimiza la velocidad y reduce la disipación de potencia.
- Gray...
 - Garantiza el cambio de una única variable de estado cuando se produce una transición entre estados consecutivos.
 - Adecuado para FSM con muchos estados en línea y sin saltos.
 - Reduce la presencia de glitches.
 - Resultados óptimos cuando el registro de estado usa flip-flops tipo T.

Técnicas de Modelado para Síntesis

FSM: Técnicas de Codificación de Estados (cont.)

- Compacto...
 - Minimiza el número de variables de estado (y flip-flops).
 - Adecuado para la optimización de área.
- · Johnson...
 - Adecuado para muchos estados en línea y sin saltos.
- Secuencial...
 - Identifica trayectos lineales largos y asigna códigos binarios sucesivos a sus estados.
 - Minimiza las ecuaciones de estado siguiente.
- Usuario...
 - Usa la codificación indicada por el usuario en el código fuente.
 - Si se define un tipo enumerado se combina con la directiva enum_encoding para asignar valores binarios concretos a cada estado.

Técnicas de Modelado para Síntesis


117


FSM: Fichero LOG


Cuando la herramienta de síntesis reconoce la presencia de una FSM, incluye en el informe toda la información acerca de ésta, incluso la técnica de codificación seleccionada en caso de haber sido indicado el modo *Auto*.

Técnicas de Modelado para Síntesis

FSM : Ejemplo a describir • Sea una máquina de Moore con reset asíncrono y las siguientes condiciones y grafo... > 4 estados > 5 transiciones > 1 entrada (x1) > 1 salida (outp) Técnicas de Modelado para Síntesis







Soporte a componentes prediseñados (Black Box)

- El diseño puede contener módulos previamente optimizados, ya sea en la propia herramienta o en herramientas externas, generalmente en formato EDIF o NGC.
- Estos módulos se deben instanciar como componentes en el código VHDL. En estos casos la herramienta de síntesis no optimizará el netlist sino que lo incluirá y propagará tal cual en el diseño
- La información generada en el fichero log es la siguiente:

```
... Analyzing Entity <br/>
- black_b> (Architecture <archi>). WARNING:Xst:766 - black_box_1.vhd (Line 15). Generating a Black Box for component <my_block>. Entity <br/>
- black_b> analyzed. Unit <br/>
- black_b> generated
```

```
· Ejemplo:
```

Técnicas de Modelado para Síntesis

123

Discusión

· Exponer las ideas y cuestiones de interés

Técnicas de Modelado para Síntesis