Architettura degli Elaboratori

Federico Matteoni

Indice

1	Introduzione	2
2	Cosa riguarda il corso	2
_	Struttura a livelli3.1 Macchine Virtuali3.2 Compilazione vs Interpretazione	
4	Assembler D-RISC	4

1 Introduzione

Appunti del corso di Architettura degli Elaboratori presi a lezione da Federico Matteoni.

Prof.: Maurizio Bonuccelli, maurizio.angelo.bonuccelli@unipi.it Riferimenti web:

- http://pages.di.unipi.it/bonuccelli/aeb.html
- didawiki.cli.di.unipi.it/doku.php/informatica/ae/start

Ricevimento: Martedì 10-12, stanza 294 DE

Esame: scritto (closed book) e orale. I compitini sono validi solo per la sessione invernale (gen-feb)

Libri

- M. Vanneschi Architettura degli Elaboratori, Pisa University Press
- D. A. Patterson Computer Organization & Design The Hardware/Software Interface

2 Cosa riguarda il corso

Consiste in come sono fatti pe internamento da un punto di vista di sottosistemi senza scendere nei dettagli elettrici. Il corso è diviso in quattro parti:

- Fondamenti e strutturazione firmware (I Compitino)
- Macchina assembler (D-RISC) e processi
- Architetture General-Purpose
- Architetture parallele (II Compitino)

3 Struttura a livelli

Quando voglio costruire qualcosa di complesso lo faccio a pezzi, partendo da comp elementari messe insieme o studiate ad altro livello, messe ulteriorimente insieme ecc.

Ogni livello lo chiameremo **macchina virtuale** o MV, seguito da un numero che indica il numero di livello. Due approcci fondamentali:

- Linguistico: stabilisce i livelli in base ai linguaggi usati
- Funzionale: stabilisce i livelli in base a cosa fanno

3.1 Macchine Virtuali

[disegno]

 MV_i realizza politica P_i con linguaggio L_i e risorse R_i .

Utilizza le funzionalità che il livello MV_{i-1} (primitive) fornisce attraverso l'interfaccia

Supporto a tempo di esecuzione o Runtime Support: insieme dei livelli sottostanti. Nell'esempio, MVi ha come runtime support i livelli MVi-1 ... MV0. Una macchina virtuale è modulare perché devo poterla modificare, deve essere portabile (riutilizzabile in più contesti possibili).

MV₄ Applicazioni

L₄: Java, C R₄: costrutti

Interfaccia: chiamate di sistema

 \mathbf{MV}_3 Sistema Operativo

 L_3 : C

R₃: variabili condivise, risorse condivise

Interfaccia: istruzioni assembler

MV₂ Macchina assembler L₂: assembler (D-RISC)

R₂: registri, memoria, canali di comunicazione

Interfaccia: istruzioni firmware per l'assembler

 \mathbf{MV}_1 Firmware \mathbf{L}_1 : microlinguaggio

R₁: sommatore, commutatore

Interfaccia: hardware

 MV_0 Hardware

 L_0 : funzionamento dei circuiti elettronici

R₀: circuiti elettronici elemntari (AND, OR, NOT)

Il corso riguarderà principalmente i livelli $MV_2 \to MV_0$ incluse, comprese le istruzioni assembler.

Il livello firmware sarà fatto da **memoria**, **processore** e **dispositivi I/O**. I/O comunica bilaterale con memoria e Processore comunica bilaterale con memoria. Opzionalmente I/O comunica bilaterale direttamente con processore. Questa è l'architettura standard in maniera estremamente semplicistica. Vedremo processore e memoria, non i dispositivi I/O perché troppo complessi.

3.2 Compilazione vs Interpretazione

Compilatore: è statico, vedendo tutto il codice può ottimizzarlo. Sostanzialmente è l'opera di un traduttore, che può leggersi il testo più volte per tradurlo alla perfezione.

Interprete: è **dinamico**, quindi non può ottimizzare. Il firmware riceve un'istruzione alla volta quindi la interpreta.

Entrambe servono per tradurre il codice sorgente nel programma oggetto o eseguibile.

Suppongo programmi:

Ricevendo i due blocchi di istruzioni, il compilatore riconosce che sono diverse e le compila in modo diverso. Però in entrambi i casi sono del tipo oggetto = somma due oggetti, quindi produce una sequenza di istruzioni analoga (a meno di registri e dati, ovviamente).

Parte del secondo pezzo di codice, ad esempio, verrà tradotto in questa maniera:

LOAD
$$R_{base}$$
, R_I , R_1 $M[R[base] + R[I]] \rightarrow R[1]$ ADD R_1 , R_2 , R_1 $R[1] + R[2] \rightarrow R[1]$ STORE R_{base} , R_I , R_1 $R[1] \rightarrow M[R[base] + R[I]]$ INC R_I $R[I] + 1 \rightarrow R[I]$ $R[I] + 1 \rightarrow R[I]$ Microlinguaggio corrispondente

4 Assembler D-RISC

Istruzioni lunghe 32bit, primi 8bit per identificativo istruzione. Poi tre blocchi di 6Bit (R_i , R_j , R_h , in ogni blocco vi è mem semplicemente l'indice i, j o h). Poi 6 bit tipicamente inutilizzati (per estensioni future, istruzioni particolare e per riempire le locaz. di mem che sono tutte a 32 bit).

 $2^6 = 64$ registri generali nel processore

Ad esempio ADD R_i , R_j , R_h significa $M[R[i] + R[j]] \rightarrow R[h]$, e ADD è memorizzato con un determinato codice identificativo.

Per l'inizializzazione, ho il registro R_0 che contiene sempre 0.

Esempio di RTS MV3 C = A + B

Su MV2 diventa ADD ${\tt R}_A$, ${\tt R}_B$, ${\tt R}_C$

Su MV1 ho registro A, registro B verso addizionatore/sottrattore (con alfa che indica operazione) e porta in C (con beta che indica scrittura attiva o meno)

Su MV0 i vari componenti sono costruiti da una serie di gate (AND, OR, NOT).