Architettura degli Elaboratori

Appunti: Simone Pepi Stesura in LaTEX: Federico Matteoni

Indice

	0.1	Introduzione
	0.2	Cosa riguarda il corso
1	Fon	damenti di strutturazione
	1.1	Struttura a livelli
	1.2	Macchine Virtuali
		1.2.1 Le Macchine Virtuali
		1.2.2 Struttura Interna
		1.2.3 Parallelismo
		1.2.4 Modelli di Cooperazione
	1.3	Compilazione vs Interpretazione
2	MV	70 – Hardware
	2.1	Reti Logiche
	2.2	Reti Combinatorie
		2.2.1 Algebra Booleana
		2.2.2 Tecnica della Somma di Prodotti, o codifica degli 1
		2.2.3 Porte Logiche
		2.2.4 Componenti Standard
		2.2.5 Ritardo di Stabilizzazione
		2.2.6 Registri e memorie
	2.3	Reti Sequenziali
		2.3.1 Modello di Mealy
		2.3.2 Modello di Moore
		2.3.3 Reti Sequenziali di tipo Sincrono
	2.4	Assembler D-RISC
	2.5	moduli operativi/unità funzionali
		Le Moments

0.1 Introduzione

Appunti del corso di Architettura degli Elaboratori presi a lezione da Federico Matteoni.

Prof.: **Maurizio Bonuccelli**, maurizio.angelo.bonuccelli@unipi.it Riferimenti web:

- http://pages.di.unipi.it/bonuccelli/aeb.html
- $-\ didawiki.cli.di.unipi.it/doku.php/informatica/ae/start$

Ricevimento: Martedì 10-12, stanza 294 DE

Esame: scritto ($closed\ book$) e orale. I compitini sono validi solo per la sessione invernale (gen-feb) Libri

- M. Vanneschi Architettura degli Elaboratori, Pisa UniversitY Press
- D. A. Patterson Computer Organization & Design The Hardware/Software Interface

0.2 Cosa riguarda il corso

Consiste in come sono fatti pe internamento da un punto di vista di sottosistemi senza scendere nei dettagli elettrici. Il corso è diviso in quattro parti:

- Fondamenti e strutturazione firmware (I Compitino)
- Macchina assembler (D-RISC) e processi
- Architetture General-Purpose
- Architetture parallele (II Compitino)

Capitolo 1

Fondamenti di strutturazione

1.1 Struttura a livelli

Dividere Per dedicarci allo studio di un sistema complesso spesso è utile dividerlo in pezzi. Nel caso di un sistema di elaborazione, in alcuni casi è interessante avere una visione vicina alla struttura fisica in termini di componenti hardware. In altri casi è interessante avere una visione astratta del sistema per poterne osservare le funzionalità e le strutture più adatte alla specifica applicazione.

Astrarre Da questa necessità deriva la possibilità di strutturare un sistema a vari livelli di astrazione che non descrivono una reale struttura fisica, ma è utile per ragioni specifiche quali:

Saper riconoscere quale metodo di progettazione strutturata viene seguito o conviene seguire (top-down, bottom-up, middle-out)

Saper riconoscere se i vari livelli rispettano una relazione gerarchica oppure se non esiste alcun tipo di ordinamento

Essere in grado di valutare a quali livelli conviene descrivere e implementare determinate funzioni del sistema

1.2 Macchine Virtuali

Sistema di elaborazione Le funzionalità di un sistema di elaborazione nel suo complesso possono essere ripartite su un certo numero di livelli che vengono definite macchine virtuali. La suddivisione può seguire due approcci fondamentali:

- Linguistico: stabilisce i livelli in base ai linguaggi usati
- Funzionale: stabilisce i livelli in base a cosa fanno

I vari livelli sono schematizzati come in figura:

Interfaccia						
$MV_i R_i = risorse + L_i = linguaggi$						
Interfaccia						
$MV_{i-1} R_{i-1} = risorse + L_{i-1} = linguaggi$						
Interfaccia						

 MV_i realizza politica P_i con linguaggio L_i e risorse R_i .

 MV_i utilizza le funzionalità che il livello MV_{i-1} (cioè le sue primitive) fornisce **attraverso l'interfaccia**.

L'interfaccia definita è fondamentale per poter rendere possibile la collaborazione tra le macchine virtuali, e permettere così ai linguaggi di MV_i di sfruttare funzionalità e meccanismi di MV_{i-1} .

Le macchine virtuali godono delle **seguenti proprietà**:

L'insieme degli oggetti o risorse \mathbf{R}_i di MV $_i$ è accessibile soltanto da parte dei meccanismi di \mathbf{L}_i

Al livello MV_i non sono note le politiche adottate dai livelli inferiori

Supporto a tempo di esecuzione Anche detto Runtime Support, è l'insieme dei livelli sottostanti. Nell'esempio, MV_i ha come runtime support i livelli $MV_{i-1} \dots MV_0$.

Virtualizzazione ed Emulazione Con virtualizzazione o astrazione intendiamo il processo secondo cui un livello MV_i usa funzionalità dei livelli superiori.

Con emulazione o concretizzazione intendiamo il processo secondo cui un livello MV_i usa funzionalità dei livelli inferiori.

Modularità Tutte queste funzionalità sono alla base della strutturazione di sistemi con elevata modularià, modificabilità, portabilità, manutebilità e testabilità.

Le Macchine Virtuali

\mathbf{MV}_4 Applicazioni
L ₄ : Java, C, ML
R ₄ : oggetti astratti, costrutti, tipi di dato definibili dall'utente
\mathbf{MV}_3 Sistema Operativo
L_3 : C, linguaggi di programmazione concorrente, linguaggi sequenziali con librerie che implementano meccanismi di concorrenza
R_3 : variabili condivise, risorse condivise, oggetti astratti usati per la cooperazione tra processi e thread
 MV₂ Macchina assembler L₂: assembler (D-RISC) R₂: registri, memoria, canali di comunicazione
162. Tegistif, memoria, canan di condincazione
\mathbf{MV}_1 Firmware \mathbf{L}_1 : microlinguaggio \mathbf{R}_1 : sommatore, commutatore, registri, strutture di interconnessione intra-unità e inter-unità
Tell bollmatoro, commatatoro, rogistri, stratearo ar interconnessione intra aniva e inter aniva
\mathbf{MV}_0 Hardware
L ₀ : funzionamento dei circuiti elettronici

R₀: circuiti elettronici elementari (AND, OR, NOT), collegamenti fisici, reti logiche

Il corso riguarderà principalmente i livelli $MV_2 \to MV_0$ inclusi, comprese le istruzioni assembler.

Il livello firmware sarà fatto da memoria, processore e dispositivi I/O. I dispositivi di I/O comunicano bilateralmente con la memoria e il processore comunica bilateralmente con memoria. Opzionalmente, i dispositivi di I/O comunicano bilateralmente direttamente con il processore. Questa è l'architettura standard, presentata in maniera estremamente semplicistica.

Vedremo nel dettaglio il processore e la memoria, non i dispositivi di I/O perché troppo complessi.

1.2.2 Struttura Interna


Da Verticale a Orizzontale Fin'ora abbiamo parlato delle macchine virtuali in senso verticale, adesso vogliamo trovare un modo concettualmente uniforme – orizzontale – per poter studaire i livelli al loro interno.

Sistema di Elaborazione Una volta scelta la struttura verticale di un sistema, dobbiamo capire come funziona l'interno di ciascun livello per poter far funzionare tutto il sistema, cioè dobbiamo capire come funziona il sistema di elaborazione di un livello composto da due componenti:

Moduli di Elaborazione, ad ognuno dei quali è affidata l'elaborazione di un sottoinsieme di operazioni del livello.

Struttura di Interconnessione, con la quale i moduli di elaborazione del livello cooperano e comunicano tra loro.

Essa può essere di due tipi:



Moduli di Elaborazione Un modulo di elaborazione è definito come un'entità autonoma e sequenziale.

Autonomia L'autonomia è data dal fatto che ogni modulo di elaborazione esegue un proprio controllo in maniera indipendente da altri moduli.

Esso dunque definisce le proprie strutture dati, operazioni elementari e interfacce verso altri moduli.

Sequenzialità La sequenzialità è data dal fatto che ogni modulo di elaborazione ha un singolo luogo di controllo: la sua attività è descritta da un algoritmo di controllo costituito da una lista sequenziale di comandi.

La sequenzialità non implica che un modulo non possa fare uso di forme di elaborazione concorrenti o parallele. Alcuni o tutti i comandi di una lista sequenziale possono essere costituiti da una o più operazioni elementari eseguite simultaneamente.

1.2.3 Parallelismo

Sovrapporre Poichè i moduli sono autonomi fra loro, sono in grado di operare indipendentemente l'uno dall'altro. Le loro attività possono quindi essere sovrapposte nel tempo eccetto quando, per ragioni legate alla sincronizzazione, alcuni di loro devono attendere il verificarsi di certi eventi dipendenti dall'elaborazione di altri. In alcuni casi limite seppur realistici, il funzionamento di tutti i moduli è rigidamente sequenziale.

Tutto questo vale per qualsiasi livello o Macchina Virtuale, quindi sia per firmware che hardware.

1.2.4 Modelli di Cooperazione

Dato un sistema di elaborazione a un certo livello, **i vari moduli** presenti **possono cooperare secondo due modalità**:

Ambiente Globale: esiste un insieme di oggetti comuni accessibili da tutti i moduli che devono cooperare tra loro, e tutti i moduli possono operare su tale insieme

Ambiente Locale: i moduli non condividono nulla, quindi non esiste alcun oggetto condivisio tra i moduli. La cooperazione avviene tramite scambio di messaggi.



1.3 Compilazione vs Interpretazione

Programmi L'obiettivo di un calcolatore è rendere possibile l'esecuzione di programmi con una certa qualità di servizio. I programmi vengono progettati mediante linguaggi di alto livello, quindi occorre operare una traduzione da linguaggio di alto livello a linguaggio assembler.

Tale traduzione può essere effettuata tramite due ben note tecniche e loro combinazioni:

Compilatore: è statico.

Sostituisce l'intera sequenza del programma sorgente con un sequenza di istruzioni assembler. Questa traduzione viene effettuata staticamente, vale a dire in fase di preparazione e prima che il programma passi in esecuzione.

Uno compilatore ha **completa visione del codice** e quindi **può ottimizzarlo**. La sua attività è analoga all'opera di un traduttore, che può leggersi il testo più volte per tradurlo alla perfezione.

Interprete: è dinamico

Scandisce la sequenza sostituendo ogni singolo comando con una sequenza na di istruzioni assembler. La traduzione è effettuata dinamicamente, cioè a tempo di esecuzione, quindi non può ottimizzare. Il firmware riceve un'istruzione alla volta, quindi la interpreta.

Il suo svantaggio è che il tempo di interpretazione viene pagato ogni volta che lancio il programma e che non può ottimizzare non avendo una visione globale del programma.

Entrambe servono per tradurre il **codice sorgente** nel **programma oggetto** o **eseguibile**. L'esecuzione è quindi **più veloce in un programma compilato** rispetto ad un programma interpretato.

ADD R1, R2, R3
$$\longrightarrow$$
 compilatore \longrightarrow OBJ \longrightarrow Interprete Firmware (interfaccia tra MV ASM e MV FW)

Intuitivamente, dall'istruzione ad alto livello viene **compilato un programma oggetto OBJ** il quale è un insieme di bit che **viene interpretato dall'interprete firmware**.

Esempio Suppongo programmi:

IF< \mathtt{R}_I , \mathtt{R}_N , LOOP

for i=0; i++; iA[i] = A[i] + B[i];
$$B[i] = B[i] + C$$
;

Ricevendo i due blocchi di istruzioni, il **compilatore riconosce che sono diverse e le compila in modo diverso.** Però in entrambi i casi sono del tipo *oggetto = somma due oggetti*, quindi produce una sequenza di istruzioni analoga (a meno di registri e dati, ovviamente). Parte del secondo pezzo di codice, ad esempio, verrà tradotto in questa maniera:

LOAD
$$R_{base}$$
, R_I , R_1 $M[R[base] + R[I]] \rightarrow R[1]$ ADD R_1 , R_2 , R_1 $R[1] + R[2] \rightarrow R[1]$ STORE R_{base} , R_I , R_1 $R[1] \rightarrow M[R[base] + R[I]]$ INC R_I $R[I] + 1 \rightarrow R[I]$

Microlinguaggio corrispondente

Capitolo 2

MV0 - Hardware

2.1 Reti Logiche

L'implementazione a livello hardware di funzioni "pure" dà luogo alle Reti Combinatorie. L'implementazione a livello hardware di funzioni "con stato" dà luogo alle Reti Sequenziali.

Famiglia Entrambe definiscono la famiglia delle Reti Logiche che permettono di realizzare il livello hardware di un sistema di elaborazione.

2.2 Reti Combinatorie

Una rete combinatoria è una rete logica con n ingressi binari $X_1 ... X_n$ e m uscite binarie $Z_1 ... Z_m$. Ad ogni combinazione di valori in entrata corrisponde una ed una sola combinazione di valori in uscita. La corrispondenza è definita secondo la funzione implementata dalla rete combinatoria.

Indichiamo $X_1 ... X_n$ e $Z_1 ... Z_m$ come variabili logiche di ingresso ed uscita. Tutte le combinazioni possibili delle variabili logiche sono dette stati di ingresso – con 2^n possibilità – e di uscita – 2^m possibilità.

Pe rdescrivere le proprietà e la struttura interna delle reti combinatorie si usa un'algebra isomorfa a quella logica, chiama Algebra Booleana.

2.2.1 Algebra Booleana

L'algebra booleana è computata su due valori e tre operatori:

false	AND
true	OR
	мот

Esistono anche altri operatori, derivati dai tre precedenti: XOR, NAND, NOR ecc..

Proprietà Vale la proprietà distributiva anche per la somma rispetto alla moltiplicazione, oltre il viceversa, quindi: A(B+C) = AB + AC, ma anche A + BC = (A + B)(A + C). Inoltre si hanno le cosiddette **proprietà di DeMorgan**:

$$-\overline{A+B} = \overline{A} * \overline{B}$$
$$-\overline{AB} = \overline{A} + \overline{B}$$

AND				OR			NOT	
Anche detta moltiplicazione logica.				Anche detta somma logica.			Anche detta negazione logica .	
X	Y	Z	X	Y	Z	Y		
0	0	0	0	0	0	0	1	
0	1	0	0	1	1	1	0	
1	0	0	1	0	1		l	
1	1	1	1	1	1			

Per costruire una rete combinatoria esistono varie tecniche. Quella che useremo si chiama somma di prodotti.

2.2.2 Tecnica della Somma di Prodotti, o codifica degli 1

La tecnica nel dettaglio Partendo dalla tabella di verità, identifico le uscite che valgono 1. Di quelle uscite, moltiplico (AND) tra loro le entrate sulla stessa riga, nego le entrate che valgono 0 e sommo (OR) tra loro le diverse righe.

Un esempio con la somma algebrica Partendo dalla seguente tabella di verità.

X Y \mathbf{Z} R 0 0 0 0 0 1 1 0 1 0 1 0 0 1 1

Sfruttando la tecnica descritta sopra ottengo le seguenti espressioni per le due uscite:

$$Z = \overline{X} * Y + X * \overline{Y}$$

$$R = X * Y$$

Alternativamente, posso anche realizzare la **funzione complementare**, ovver fare il solito procedimento ma per le uscite che valgono 0 per poi negarle.

$$Z = \overline{\overline{X} * \overline{Y} + X * Y}$$

$$R = X * Y$$

Esempio

 $\mathrm{S1}^* = \overline{S1}^* \overline{S2}^* X^* Y + \overline{S1}^* \mathrm{S2}^* X^* Y + \mathrm{S1}^* \overline{S2}^* \overline{X}^* \overline{Y} + \mathrm{S1}^* \overline{S2}^* X^* \overline{Y} + \mathrm{S1}^* \overline{S2}^* X^* Y + \mathrm{S1}^* \mathrm{S2}^* \overline{X}^* Y + \mathrm{S1}^* \mathrm{S2}^* X^* \overline{Y} + \mathrm{S1}^* \mathrm{S2}^* X^* Y$

2.2.3 Porte Logiche

Una volta ricavata l'espressione logica dalla tabella di verità, è immediato realizzare lo schema logico utilizzando le componenti hardware elementari, dette anche porte logiche:



Ogni porta logica AND e OR comporta un ritardo nel calcolo di 1 T_p . Inoltre, ogni AND e OR può avere massimo 8 ingressi, quindi se ho più di 8 segnali in ingresso devo avere *almeno* due livelli: un livello con tante porte logiche quando n/8 con n numero di segnali in ingresso, e *almeno* un livello in cui "unire" i segnali in uscita in una porta logica analoga.

2.2.4 Componenti Standard

Di seguito sono le specifiche di alcune **reti combinatorie** che verranno supposte come **standard**, ovvero come componenti utilizzabili come blocchi elementari nella progettazione di strutture più complesse.

Commutatore



Selezionatore



Confrontatore





2.2.5 Ritardo di Stabilizzazione

Prestazioni Per valutare le prestazioni di un sistema, occorre saper valutare le prestazioni delle reti combinatorie. Ogni rete reale è caratterizzata da un ritardo T_r , necessario affinché a seguito di una variazione dello stato d'ingresso si produca la corrispondente variazione dello stato in uscita. Solo dopo questo tempo si dice che la rete è stabilizzata.

 \mathbf{T}_p Per una porta logica indichiamo con \mathbf{T}_p il ritardo di stabilizzazione – ad oggi è di circa 10^{-2} millisecondi. Supponiamo che le **porte NOT** abbiano un ritardo nullo, pari a 0 \mathbf{T}_p , mentre per le **porte AND/OR** il valore \mathbf{T}_p dipende dal numero di ingressi n della porta. Per $\mathbf{n} \leq 8$ supponiamo che le porte AND/OR abbiano un ritardo di stabilizzazione di $\mathbf{1}$ \mathbf{T}_p .

Il costo in T_p sarà quindi pari ai livelli di AND/OR presenti. Ad esempio, se ho una tabella di verità con n termini ed m variabili, avrò $\log_8 n$ livelli di OR e $\log_8 m$ livelli di AND. Il costo in T_p sarà quindi = $(\log_8 n + \log_8 m)$ T_p

2.2.6 Registri e memorie

2.3 Reti Sequenziali

Una rete sequenziale è un oggetto con un ingresso ed una uscita, capace di mantenere uno stato interno – ecco perché si parla di funzioni con stato. A livello hardware, possiamo identificare una rete sequenziale con un automa a stati finiti.

ASF Un automa a stati finiti è caratterizzato da:

n variabili di ingresso \Rightarrow h = 2^n stati di ingresso $X_1...X_h$

m variabili di uscita \Rightarrow k = 2^m stati di uscita $Z_1...Z_k$

r variabili logiche dello stato interno \Rightarrow p = 2^r stati interni $S_1 \dots S_p$

una funzione di transizione dello stato interno σ : X x S \rightarrow S che definisce il passaggio tra gli stati

una funzione delle uscite $\omega \colon X \times S \to Z$ che calcola le uscite

Una rete sequenziale è quindi composta da due reti combinatorie σ e ω , che rispettivamente calcolano la variazione dello stato e l'uscita, e da un registro $\mathbf R$ che contiene lo stato interno.

2.3.1 Modello di Mealy



Considerando il comportamento al tempo t, lo **stato interno successivo S(t+1)** dipende sia dallo stato di ingresso al tempo t, cioè X(t), sia dallo stato interno attuale S(t).

$$S(t+1) = \sigma(X(t), S(t))$$

Lo stato di uscita al tempo t, Z(t), dipende sia dallo stato di ingresso X(t) sia dallo stato interno attuale S(t).

$$Z(t) = \omega(X(t), S(t))$$



2.3.2 Modello di Moore



In maniera analoga al modello di Mealy, lo **stato** interno successivo S(t+1) dipende sia dallo stato di ingresso al tempo t, cioè X(t), sia dallo stato interno attuale S(t).

$$S(t+1) = \sigma(X(t), S(t))$$

Lo stato di uscita al tempo t, Z(t), dipende solo dallo stato interno attuale S(t).

$$Z(t) = \omega(S(t))$$



Reti Sequenziali di tipo Sincrono 2.3.3

Vediamo adesso come si comportano nel tempo le reti sequenziali e spieghiamo perché adotteremo quelle di tipo sincrono. Come riferimento usiamo una rete di Mealy.


Spezzare Abbiamo detto che lo stato al tempo successivo S(t+1) dipende sia dall'ingresso X sia dallo stato interno attuale S(t), cioè S(t+1) = $\sigma(X(t), S(t))$.

Il registro R funge come un "cancello temporizzato" che spezza la sequenza temporale degli eventi.

Se il registro R non fosse presente, si verificherebbe la situazione in figura. In questo esempio, la porta logica o il componente σ potrebbero non stabilizzarsi mai. Se per esempio mettiamo una porta AND con due variabili in ingresso che nega il proprio risultato, tale rete tenderà a non stabilizzarsi mai ma a produrre una sequenza infinita di 0 e 1 in uscita.

Quindi devo avere necessariamente un meccanismo che mi possa aiutare a determinare il valore dell'uscita al tempo t, t + 1...

Questo strumento è il resgistro impulsato, dove la scrittura è scandita dal ciclo di clock.



Modo Sincrono Questo modo di lavorare delle reti sequenziali con un registro impulsato che funge da cancello temporizzato grazie al ciclo di clock si chiama Modo Sincrono.

Quando variare Cerchiamo ora di capire quando devono variare gli ingressi e per quanto tempo devono avere tale valore.

Supponiamo di avere gli ingressi $X_0 = 0$ al tempo t, $X_1 = 1$ al tempo t + 1 e $X_2 = 0$ al tempo t + 2, e supponiamo che $t_{\omega} = t_{\sigma} = 2t$.

ciclo di clock è probabile che ω e σ non abbiano il **tempo** necessario per produrre un risultato e quindi avrei ${\rm un}~{\bf comportamento}~{\bf indefinito}.$

In questo caso, cambiando il valore X all'inizio del ciclo di clock do il tempo necessario a σ e ω di produrre un

Se l'ingresso X variasse in un punto non precisato del risultato stabile, ma al prossimo impulso del ciclo di clock (t + 2) leggerò di nuovo X = 1, che non è l'input corretto al tempo t + 2.

> Questa è la soluzione giusta per il nostro esempio, che rispetta tutte le condizioni da noi elencate.

Per far funzionare le nostre reti, il ciclo di clock deve essere tale che $T = MAX(t_{\sigma}, t_{\omega}) + \delta$. Le reti funzionano anche con $T > MAX(t_{\sigma}, t_{\omega}) + \delta$, ma avrei del **tempo perso** poiché la rete non opera, **aspetta solo che il clock** sia alto per andare a scrivere nel registro.

2.4 Assembler D-RISC

Istruzioni lunghe 32bit, primi 8bit per identificativo istruzione. Poi tre blocchi di 6Bit (R_i , R_j , R_h , in ogni blocco vi è mem semplicemente l'indice i, j o h). Poi 6 bit tipicamente inutilizzati (per estensioni future, istruzioni particolare e per riempire le locaz. di mem che sono tutte a 32 bit).

 $2^6 = 64$ registri generali nel processore

Ad esempio ADD R_i , R_j , R_h significa $M[R[i] + R[j]] \rightarrow R[h]$, e ADD è memorizzato con un determinato codice identificativo.

Per l'inizializzazione, ho il registro R_0 che contiene sempre 0.

Esempio di RTS MV3 C = A + B

 $\mathrm{Su}\ \mathrm{MV}_2$ diventa ADD R_A , R_B , R_C

Su MV_1 ho registro A, registro B verso addizionatore/sottrattore (con alfa che indica operazione) e porta in C (con beta che indica scrittura attiva o meno)

Su MV₀ i vari componenti sono costruiti da una serie di gate (AND, OR, NOT).

PO Parte Operativa PC Parte Controllo roba eventuale

2.5 moduli operativi/unità funzionali

Parte operativa: produce l'output

Parte controllo: dice alla PO come controllare i suoi componenti (es. produe gli alfa (dicono cosa fare ai componenti) e i beta (quali registri in scrittura e quali no)). La PO porta alla PC le **variabili di condizionamento**, che istruiscono la PC su come produrre alfa e beta.

PO e PC sono reti sequenziali.

In generale le mealY sono migliori: mediamente costano non di più e sono non più lente. in mealY x va anche in omega.

- 1. PO -var condiz-; PC
- 2. PC -alfa, beta-¿PO
- 3. PO –output Z–i, fuori

PO la faccio M-

PC la faccio M-

PO moore (ma non sarà automa), PC mealY

Funzionalmente MealY e Moore sono **equivalenti**. Moore rispodne dopo un clock, mealY risponde subito. var condiz: info che PO passa alla PC affincché P generi alfa e beta.

microlinguaggio uao

2.6 La Memoria