

Университет ИТМО

Факультет программной инженерии и компьютерной техники

Кафедра информатики и прикладной математики

ЛАБОРАТОРНАЯ РАБОТА № 3 ПО ДИСЦИПЛИНЕ
"СИСТЕМЫ ВВОДА/ВЫВОДА И ПЕРИФЕРИЙНЫЕ УСТРОЙСТВА"

ВАРИАНТ 5

Выполнили: Мохнаткин Д.А.

Шумеев А.А.

Группа: Р3418

Проверяющий: Быковский С.В.

СПб, 2017


Содержание

1	Задание	2
2	Структурная схема разработанной системы	2
3	Блок-схема организации программного обеспечения процессора	3
4	Отчет о тестировании функциональности разработанной системы	4
4.1	Тест 1 ($t = 0x567$)	4
4.2	Тест 2 ($t = 0x348$)	4
5	Известные ограничения	4
6	Выводы по работе	4


1 Задание

Программное обеспечение soft-процессора Microblaze должно выполнять функции программного обеспечения из Лабораторной работы №1 и №2. Программное обеспечение Microblaze должно определять период сигнала, поданного на вход capturetrig0 блока AXI Timer и выводить значение периода на дискретные порты ввода/вывода блока AXI GPIO. Блок Output Compare должен быть настроен на генерацию сигнала outs с заданным периодом. Период передается по последовательному каналу и принимается с помощью блока AXI Uartlite. В аппаратном обеспечении выход outs блока Output Compare подается на вход capturetrig0 блока AXI Timer.

2 Структурная схема разработанной системы




3 Блок-схема организации программного обеспечения процессора




4 Отчет о тестировании функциональности разработанной системы

4.1 Тест 1 ($t = 0x567$)



4.2 Тест 2 ($t = 0x348$)



5 Известные ограничения

1. На вход принимаются 3-х значные числа в десятичной системе счисления.
2. Введенное число не должно быть слишком маленьким (≥ 300). Данное ограничение появляется из-за способа определения переполнения `axi_timer` (реализовано через периодический опрос регистра состояния таймера). Ограничение может быть снято, если определять переполнение `axi_timer` по прерыванию (требуется изменение структурной схемы).

6 Выводы по работе

1. Получены навыки разработки контроллеров ввода/вывода с использованием языка Verilog HDL для микропроцессорной системы с soft-процессором Microblaze.
2. В ходе работы ознакомились с процедурой прототипирования разработанной микропроцессорной системы на ПЛИС.
3. Была сгенерирована, загружена и протестирована прошивка на устройстве Nexus 4 DDR.