

Otros ejemplos de lógica cableada y de lenguaje Ladder I0.2 I0.1 Del Eje3, para que Q0.1 se actuve (True) Se debe pulsar I0.2 y dejar a I0.2 sin pulsar. NA NC Observe que I0.1 es un contacto normalmente cerrado (NC) y que I0.2 es un contacto Q0.1 normalmente abierto (NA) Value Name Type I0.1 Bool False 10.1 10.2 Q0.1 I0.2 Bool True Q0.1 Bool True Q0.1 I0.3 Eje4: Teniendo presente el funcionamiento del Eje3, observe que en el Ej4, para activar Q0.2, se requiere que Q0.1 I0.2 I0.1 esté activo junto con I0.3. Observe los valores lógicos tomados por las NA NC variables en función de la activaciones en los ejemplos de abajo. Q0.2 Q0.1 Name Туре Value I0.1 Bool False Q0.1 eje4 I0.2 10.1 10.2 Bool I0.2 False desactivado Q0.1 Bool False I0.3 Bool True Bool Q0.2 False Q0.1 10.3 Q0.2 Name Type Value Ladder I0.1 Bool False 10.1 10.2 Q0.1 I0.2 Bool True Q0.1 y Q0.1 Bool True

Eje3:

Ladder

eje4

Q0.2

activos

I0.3

Q0.2

Bool

Bool

True

True

Q0.1

10.3

Q0.2

Compuertas lógicas, símbolos, lógica de contacto, ecuación y tabla de verdad

AND Símbolo:



Figura 7.2.: Compuerta lógica AND

Ecuación:

 $S = A \bullet B$

Tabla de verdad:

 Tabla 7.2.: Compuerta lógica AND

 Entrada A
 Entrada B
 Salida S

 0
 0
 0

 0
 1
 0

 1
 0
 0

Lenguaje verilog:

assign s = a & b; // Operador AND lógico

Ejemplo de uso:

module and_gate (input a, input b,

output s

);

assign s = a & b; // Operador AND lógico endmodule

OR Símbolo:



Figura 7.1.: Compuerta lógica OR

Ecuación:

S = A + B

Tabla de verdad:

 Tabla 7.1.: Compuerta lógica OR

 Entrada A
 Entrada B
 Salida S

 0
 0
 0

 0
 1
 1

 1
 0
 1

 1
 1
 1

Lenguaje verilog:

assign s = a | b; // Operador OR lógico

Ejemplo de uso:

module or_gate (
 input a,
 input b,
 output s
);
 assign s = a | b; // Operador OR lógico

endmodule

NOT Símbolo:



Figura 7.3.: Compuerta lógica NOT

Ecuación:

 $S = \overline{A}$

Tabla de verdad:

Tabla 7.3.: Compuerta lógica NOT

Entrada A	Salida S
0	1
1	0

Lenguaje verilog:

assign s = ~a; // Operador NOT lógico

Ejemplo de uso:

module not_gate (
input a,
output s
);

assign s = ~a; // Operador NOT lógico endmodule

Compuertas lógicas, símbolos, lógica de contacto, ecuación y tabla de verdad

NAND

Símbolo:



Figura 7.4.: Compuerta lógica NAND

Ecuación:

$$S = \overline{A \bullet B} = \overline{A} + \overline{B}$$

Tabla de verdad:

Tabla 7.4.: Compuerta lógica NAND

Entrada A	Entrada B	Salida S
0	0	1
0	1	1
1	0	1
1	1	0

Lenguaje verilog:

assign s = \sim (a & b); // Operador NAND lógico

Ejemplo de uso:

module nand_gate (
input a,
input b,
output s
);

assign s = ~(a & b); // Operador NAND lógico endmodule

Símbolo:

NOR








Figura 7.5.: Compuerta lógica NOR

Ecuación:

$$S = \overline{A + B} = \overline{A} \bullet \overline{B}$$

Tabla de verdad:

Tabla 7.5.: Compuerta lógica NOR

Entrada A	Entrada B	Salida S
0	0	1
0	1	0
1	0	0
1	1	0

Lenguaje verilog:

assign s = ~(a | b); // Operador NOR lógico

Ejemplo de uso:

module nor_gate (

input a,
input b,
output s

assign s = \sim (a | b); // Operador NOR lógico endmodule

XOR Símbolo




Figura 7.6.: Compuerta lógica XOR



 $S = A \oplus B$

$$S = \overline{A} \bullet B + A \bullet \overline{B}$$

Tabla de verdad:

 Tabla 7.6.: Compuerta lógica XOR

 Entrada A
 Entrada B
 Salida S

 0
 0
 0

 0
 1
 1

 1
 0
 1

 1
 1
 0

Lenguaje verilog:


assign s = a ^ b; // Operador XOR lógico

Ejemplo de uso:

endmodule


module xor_gate (
input a,
input b,
output s
);
assign s = a ^ b; // Operador XOR lógico

Compuertas lógicas, símbolos, lógica de contacto, ecuación y tabla de verdad



Símbolos para diagramas de flujo

Símbolo	Nombre	Función
	Inicio / Final	Representa el inicio y el final de un proceso
	Linea de Flujo	Indica el orden de la ejecución de las operaciones. La flecha indica la siguiente instrucción.
	Entrada / Salida	Representa la lectura de datos en la entrada y la impresión de datos en la salida
	Proceso	Representa cualquier tipo de operación
	Decisión	Nos permite analizar una situación, con base en los valores verdadero y falso



	Nivel de Abstracción	Valores	Medidas
_	Sistema	Relaciones entre subsistemas, sincronización y protocolos.	Ancho de banda, MIPS.
	Algorítmico	Estructuras abstractas. Se usan las dependencias en lugar del tiempo.	Latencia, cadencia de datos, número de módulos.
	RT (Register Transfer)	Palabras con valores discretos. Control y procesamiento en tiempo discreto.	Tiempos de ciclo, márgenes y puertas equivalentes.
	Lógico	Valores lógicos. Computación en tiempo continuo.	Tiempos de conmutación, Skew y áreas equivalentes.
	Circuito	Valores continuos. Todo es electrónica en tiempo continuo.	Tiempos de subida, bajada y consumos de área.