处理器中经常出现的DMA是啥 21ic电子网 2016-10-19 ■ DMA原理 DMA(Direct Memory Access, 直接内存存 取) 是所有现代电脑的重要特色,它允许不 同速度的硬件装置来沟通,而不需要依于 CPU 的大量中断负载。否则,CPU 需要从 来源把每一片段的资料复制到暂存器,然后 把他们再次写回到新的地方。在这个时间 中,CPU对于其他的工作来说就无法使 用。 DMA 传输将数据从一个地址空间复制 到另外一个地址空间。当 CPU 初始化这个 传输动作,传输动作本身是由 DMA 控制器 来实行和完成。典型的例子就是移动一个外 部内存的区块到芯片内部更快的内存区。像 是这样的操作并没有让处理器工作拖延,反 而可以被重新排程去处理其他的工作。DMA 传输对于高效能嵌入式系统算法和网络是很 重要的。 在实现DMA传输时,是由DMA控制器直接 掌管总线,因此,存在着一个总线控制权转 移问题。即DMA传输前,CPU要把总线控 制权交给DMA控制器,而在结束DMA传输 DMA控制器应立即把总线控制权再交回 给CPU。 一个完整的DMA传输过程必须经过下面的4 个步骤。 系统总线 DMAC HLDA 内存 CPU DMA请求 DMA 响应 设各 c电子网 ▶一、DMA传输过程 1.DMA请求 CPU对DMA控制器初始化,并向I/O接口 发出操作命令,I/O接口提出DMA请求。 2.DMA响应 DMA控制器对DMA请求判别优先级及屏 蔽,向总线裁决逻辑提出总线请求。当 CPU执行完当前总线周期即可释放总线 控制权。此时,总线裁决逻辑输出总线 应答,表示DMA已经响应,通过DMA控 制器通知I/O接口开始DMA传输。 3.DMA传输 DMA控制器获得总线控制权后, CPU即 刻挂起或只执行内部操作,由DMA控制 器输出读写命令,直接控制RAM与I/O接 口进行DMA传输。 在DMA控制器的控制下,在存储器和外 部设备之间直接进行数据传送,在传送 过程中不需要中央处理器的参与。开始 时需提供要传送的数据的起始位置和数 据长度。 4.DMA结束 当完成规定的成批数据传送后,DMA控 制器即释放总线控制权,并向I/O接口发 出结束信号。当I/O接口收到结束信号 后,一方面停止I/O设备的工作,另一方 面向CPU提出中断请求,使CPU从不介 入的状态解脱,并执行一段检查本次 DMA传输操作正确性的代码。最后,带 着本次操作结果及状态继续执行原来的 程序。 由此可见,DMA传输方式无需CPU直接 控制传输,也没有中断处理方式那样保 留现场和恢复现场的过程,通过硬件为 RAM与I/O设备开辟一条直接传送数据的 通路,使CPU的效率大为提高。 二、DMA传送方式 DMA技术的出现, 使得外围设备可以通 过DMA控制器直接访问内存,与此同 时,CPU可以继续执行程序.那么DMA 控制器与CPU怎样分时使用内存呢?通常 采用以下三种方法:(1)停止CPU访内; (2) 周期挪用;(3) DMA与CPU交替访内 存. 1.停止CPU访问内存 当外围设备要求传送一批数据时、由 DMA控制器发一个停止信号给CPU、要 求CPU放弃对地址总线、数据总线和有 关控制总线的使用权. DMA控制器获得 总线控制权以后,开始进行数据传送. 在一批数据传送完毕后,DMA控制器通 知CPU可以使用内存,并把总线控制权 交还给CPU.图8.16(a)是这种传送方 式的时间图.很显然,在这种DMA传送 过程中,CPU基本处于不工作状态或者 说保持状态。 内存工作时间 CPU控制 大-CPU不执行程序-并使用内存 **──→ DMA**不工作 - DMA工作 K (a)停止CPU访问内存 **优点:** 控制简单,它适用于数据传输率很 高的设备进行成组传送。 缺点: 在DMA控制器访内阶段, 内存的效 能没有充分发挥,相当一部分内存工作 周期是空闲的。这是因为,外围设备传 送两个数据之间的间隔一般总是大于内 存存储周期,即使高速I/O设备也是如 此。例如, 软盘读出一个8位二进制数大 约需要32us,而半导体内存的存储周期 小于0.5us,因此许多空闲的存储周期不 能被CPU利用. 2.周期挪用: 当I/O设备没有DMA请求时, CPU按程序 要求访问内存;一旦I/O设备有DMA请 求,则由I/O设备挪用一个或几个内存周 期。 这种传送方式的时间图如下: 内存工作时间, CPU控制 并使用内存 DMA控制 并使用内存 (b) 周期挪用 I/O设备要求DMA传送时可能遇到两种情 况: (1) 此时CPU不需要访内,如CPU正在执 行乘法指令。由于乘法指令执行时间较 长,此时I/O访内与CPU访内没有冲突, 即I/O设备挪用一二个内存周期对CPU执 行程序没有任何影响。 (2) I/O设备要求访内时CPU也要求访 内,这就产生了访内冲突,在这种情况 下I/O设备访内优先,因为I/O访内有时间 要求,前一个I/O数据必须在下一个访内 请求到来之前存取完毕。显然,在这种 情况下I/O 设备挪用一二个内存周期,意 味着CPU延缓了对指令的执行,或者更 明确地说,在CPU执行访内指令的过程 中插入DMA请求,挪用了一二个内存周 期。 与停止CPU访内的DMA方法比较,周期 挪用的方法既实现了I/O传送,又较好地 发挥了内存和CPU的效率,是一种广泛 采用的方法。但是I/O设备每一次周期挪 用都有申请总线控制权、建立线控制权 和归还总线控制权的过程, 所以传送一 个字对内存来说要占用一个周期,但对 DMA控制器来说一般要2—5个内存周期 (视逻辑线路的延迟而定)。因此,周期挪 用的方法适用于I/O设备读写周期大于内 存存储周期的情况。 3.DMA与CPU交替访内 如果CPU的工作周期比内存存取周期长 很多,此时采用交替访内的方法可以使 DMA传送和CPU同时发挥最高的效率。 假设CPU工作周期为 1.2μs,内存存取周 期小于0.6μs,那么一个CPU周期可分为 C1和C2两个分周期,其中C1供DMA控制 器访内,C2专供CPU访内。 这种传送方式的时间图如下: 内存工作时间 DMA控制 并使用内存 C1 C1 CPU控制 并使用内存 C2 Co 21ic电子网 (c)DMA与CPU交替访问 下页图是DMA与CPU交替访内的详细时 间图.假设CPU工作周期为1.2us,内存 存取周期小于0.6us,那么一个CPU周期 可分为C1和C2两个分周期,其中C1专供 DMA控制器访内, C2专供CPU访内. 这种方式不需要总线使用权的申请、 立和归还过程, 总线使用权是通过C1和 C2分时制的。CPU和DMA控制器各自有 自己的访内地址寄存器、数据寄存器和 读/写信号等控制寄存器。在C1周期中, 如 果 DMA 控 制 器 有 访 内 请 求 , 可 将 地 址、数据等信号送到总线上。在C2周期 中,如CPU有访内请求,同样传送地 址、数据等信号。事实上,对于总线, 这是用C1, C2控制的一个多路转换器, 这种总线控制权的转移几乎不需要什么 时间,所以对DMA传送来讲效率是很高 的。 这种传送方式又称为"透明的DMA"方 式, 其来由是这种DMA传送对CPU来 说,如同透明的玻璃一般,没有任何感 觉或影响。在透明的DMA方式下工作, CPU既不停止主程序的运行,也不进入 等待状态,是一种高效率的工作方式。 当然,相应的硬件逻辑也就更加复杂。 CPU工作周期 -600ns-Cl 600ns 地址和控制总线 DMA CPU 数据总线 DMA XIIIII (写) 无效区 数据总线 (读) DMA (C) DMA与CPU交替访询F网 特别推荐 模电工程师的三大法宝:差分信号、时钟数 据恢复、信道均衡,你都整明白了吗? (A) 2lic电子网 \rightarrow 分不清ARM和X86架构,别跟我说你懂 CPU! (A) 21ic电子网 史上最成功的芯片 竟能变出这么多花样 6 2 lic 电子网