

POLITECHNIKA WROCŁAWSKA

UKŁADY CYFROWE I SYSTEMY WBUDOWANE

---

**Dokumentacja projektu**  
**Organy z możliwością zapisywania i odtwarzania**  
**melodii.**

---

*Autorzy:*

Łukasz BIESZCZAD

Krzysztof BUCZAK

*Prowadzący:*

dr inż. Jarosław SUGIER

18 maja 2018

# Spis treści

|          |   |           |
|----------|---|-----------|
| <b>1</b> | <b>Wprowadzenie</b>                     | <b>2</b>  |
| 1.1      | Cel i zakres . . . . .                  | 2         |
| 1.2      | Zagadnienia teoretyczne . . . . .       | 2         |
| 1.3      | Sprzęt . . . . .                        | 2         |
| <b>2</b> | <b>Projekt</b>                          | <b>3</b>  |
| 2.1      | Schemat i hierarchia projektu . . . . . | 3         |
| 2.2      | Moduły . . . . .                        | 4         |
| 2.2.1    | Modulator2 . . . . .                    | 4         |
| 2.2.2    | Synth2 . . . . .                        | 8         |
| 2.2.3    | Switch . . . . .                        | 9         |
| 2.2.4    | RAM . . . . .                           | 12        |
| 2.2.5    | MsgGenerator . . . . .                  | 12        |
| <b>3</b> | <b>Implementacja</b>                    | <b>12</b> |
| 3.1      | Zasoby . . . . .                        | 12        |
| 3.2      | "User manual" urządzenia . . . . .      | 12        |
| <b>4</b> | <b>Podsumowanie</b>                     | <b>12</b> |
| <b>5</b> | <b>Literatura</b>                       | <b>12</b> |

# **1 Wprowadzenie**

## **1.1 Cel i zakres**

Celem projektu było stworzenie jednooktawowego "instrumentu" klawiszowego, obsługiwanego za pomocą klawiatury PS/2. Wciskanie poszczególnych klawiszy miało powodować odtwarzanie dźwięków przez podpięty do pinów głośniczek. Dodatkowo częścią zadania było także zaimplementowanie funkcjonalności nagrywania melodii (zapis do pamięci ROM) i odtwarzania nagranych materiału, a także wykorzystanie wyświetlacza LCD do pokazania stanu nagrywania i diody LED do przekazania informacji o trwającym właśnie nagrywaniu.


## **1.2 Zagadnienia teoretyczne**

## **1.3 Sprzęt**

Językiem projektu był język opisu sprzętu VHDL. Stanowisko laboratoryjne/projektowe zostało wyposażone w układ Spartan-3E oraz komputer z oprogramowaniem Xilinx ISE, pozwalającym kompilować kod VHDL pod dostarczony sprzęt, a także wykonywać symulacje testujące działanie systemu. Wykorzystaliśmy także port PS/2 (klawiatura symulująca keyboard), piny do podłączenia głośnika, ekran LCD wyświetlający stan nagrywania (pozostały czas) i układ pamięci ROM do przechowywania nagranych melodii.

## 2 Projekt

### 2.1 Schemat i hierarchia projektu



Rysunek 1: Schemat całego projektu.

#### Hierarchia modułów:


- schemat
  - DACWrite
  - Modulator2
  - PS2\_Kdb
  - Synth2
  - Switch
  - RAM
  - LCD1x64
  - MsgGenerator
  - ADC\_DAC.ucf
  - GenIO.ucf
  - LCD.ucf

## 2.2 Moduły

W tym podrozdziale znajdują się opisy i symulacje modułów stworzonych na zajęciach w ramach projektu.

### 2.2.1 Modulator2

Ten moduł odpowiedzialny jest za wysyłanie wartości ograniczającej licznik w module Synth2 na podstawie sygnału pochodzącego z klawiatury. Jest oparty na maszynie stanów, która składa się 14 stanów odpowiadających różnym dźwiękom w oktawie lub ciszy. Wartości, które zwraca moduł na wyjściu zostały obliczone w taki sposób, aby przy częstotliwości 50 MHz licznik w następnym module generował falę piłokształtną o odpowiedniej dla danego dźwięku i stanu częstotliwości.



Rysunek 2: Symbol modułu Modulator2.

#### Wejścia modułu:

- F0 - symbolizuje zwolnienie klawisza klawiatury
- E0 - symbolizuje czy dane to tzw. kod rozszerzony
- DO\_Rdy - symbolizuje zakończenie odbierania kodu
- Clk - symbolizuje zegar
- DO[7:0] - symbolizuje otrzymane dane z klawiatury

#### Wyjścia modułu:

- limit[11:0] - symbolizuje wartość graniczną dla licznika

#### Fragmenty kodu VHDL

```
1 architecture Behavioral of Modulator2 is
2     type state_type is (Silence , C, Cis , D, Dis , E, F, Fis , G, Gis , A, Ais , H, C2);
3     signal state, next_state: state_type;
4 begin
5
6     process1 : process( Clk )
7     begin
8         if rising_edge( Clk ) then
9             if Reset = '1' then
10                 state <= Silence;
11             else
```

```

13         state <= next_state;
14     end if;
15 end process process1;

17 process2: process (state, DO, F0, DO_Rdy)
18 begin
19     next_state <= state;

21     if DO_Rdy = '1' and F0 = '0' then

23         case state is
24             when Silence =>
25                 if DO = X"1C" then
26                     next_state <= C;
27                 elsif DO = X"1D" then
28                     next_state <= Cis;
29                 elsif DO = X"1B" then
30                     next_state <= D;
31                 elsif DO = X"24" then
32                     next_state <= Dis;
33                 elsif DO = X"23" then
34                     next_state <= E;
35                 elsif DO = X"2B" then
36                     next_state <= F;
37                 elsif DO = X"2C" then
38                     next_state <= Fis;
39                 elsif DO = X"34" then
40                     next_state <= G;
41                 elsif DO = X"35" then
42                     next_state <= Gis;
43                 elsif DO = X"33" then
44                     next_state <= A;
45                 elsif DO = X"3C" then
46                     next_state <= Ais;
47                 elsif DO = X"3B" then
48                     next_state <= H;
49                 elsif DO = X"42" then
50                     next_state <= C2;
51                 end if;

53             when C =>
54                 next_state <= state;

55             when Cis =>
56                 next_state <= state;

57             when D =>
58                 next_state <= state;

59             when Dis =>
60                 next_state <= state;

61             when E =>
62                 next_state <= state;

63             when F =>
64                 next_state <= state;

65             when Fis =>
66                 next_state <= state;

67             when G =>
68                 next_state <= state;

69             when Gis =>
70                 next_state <= state;

71             when H =>
72                 next_state <= state;

73             when A =>
74                 next_state <= state;

75             when Ais =>
76                 next_state <= state;

77             when C2 =>
78                 next_state <= state;

```

```


79         next_state <= state;
81     when A =>
82         next_state <= state;
83     when Ais =>
84         next_state <= state;
85     when H =>
86         next_state <= state;
87     when C2 =>
88         next_state <= state;
89     end case;
90     elsif F0 = '1' then
91         next_state <= Silence;
92     end if;
93 end process process2;
94
95 with state select
96     Limit <= X"5D4" when C,
97             X"581" when Cis,
98             X"532" when D,
99             X"4E7" when Dis,
100            X"4A1" when E,
101            X"45E" when F,
102            X"41F" when Fis,
103            X"3E4" when G,
104            X"3AC" when Gis,
105            X"377" when A,
106            X"345" when Ais,
107            X"316" when H,
108            X"2EA" when C2,
109            X"000" when others;
110
111 end Behavioral;

```

Listing 1: Procesy modułu Modulator2.


Architektura jednostki na samym początku posiada deklarację wszystkich stanów, które odpowiadają dźwiękom w oktawie lub ciszy. Pierwszy proces jest typowym przykładem procesu odpowiedzialnego za przełączanie stanu w maszynie stanów. Kolejny proces odpowiada za wybranie odpowiedniego stanu w zależności od wciśniętego klawisza. Ostatni element modułu to ustawianie odpowiedniego limitu w zależności od aktualnego stanu.

## Graf maszyny stanu



Rysunek 3: Graf maszyny stanów modułu Modulator2.

## Symulacja




Rysunek 4: Wyniki symulacji modułu Modulator2.

Na powyższej symulacji widać jak w momencie impulsu sygnału do\_rdy z najbliższym taktom zegara zmieniany jest stan maszyny zgodnie z wciśniętym klawiszem oraz ustawiany jest odpowiedni limit. W momencie impulsu f0 (puśczenie klawisza) stan przełączany jest na silence, a limit na wartość zerową.



### 2.2.2 Synth2

Moduł ten odpowiada za generowanie fali piłokształtnej o odpowiedniej częstotliwości. Częstotliwość ta zależy od wartości limitu, którą moduł otrzymuje na wejściu.



Rysunek 5: Symbol modułu Modulator2.

#### Wejścia modułu:

- Clk - symbolizuje zegar
- Limit[11:0] - symbolizuje limit dla wewnętrznego licznika

#### Wyjścia modułu:

- Start - symbolizuje gotowość danych do przetworzenia przez DAC
- Cmd - symbolizuje polecenie do wykonania
- Addr - symbolizuje adres przetwornika DAC
- Data[11:0] - symbolizuje dane do przetworzenia przez DAC


#### Fragmenty kodu VHDL

```
1 architecture Behavioral of Synth2 is
  signal count: UNSIGNED(11 downto 0) := X"000";
3  signal waveCount: UNSIGNED(4 downto 0) := X"0"&'0';
  signal lmt: STD_LOGIC_VECTOR(11 downto 0) := X"000";
5 begin
  lmt <= Limit;
7  process(Clk)
  begin
9    if rising_edge(Clk) then
      count <= count + 1;
11     start <= '0';
      if STD_LOGIC_VECTOR(count) = lmt then
13       count <= X"000";
       waveCount <= waveCount + 1;
15       start <= '1';
      end if;
17     end if;
  end process;
19
  Data <= STD_LOGIC_VECTOR(waveCount)&"000000";
21  Cmd <= "0011";
  Addr <= "1111";
23 end Behavioral;
```

Listing 2: Proces modułu Synth2.


Moduł z każdym cyklem zegara zwiększa o jeden wartość wewnętrznego licznika, gdy licznik osiągnie limit zwiększany jest drugi licznik, który odpowiada generowanej fali. Wartość waveCount jest "do-klejana" na początek wyjścia Data, aby osiągnąć większą amplitudę fali, czyli głośniejszy dźwięk. Komenda  $Cmd \leq "0011"$  oznacza natychmiastowe zaktualizowanie wartości na wybranym przetwor-niku o wskazaną wartość w *Data*. Natomiast adres  $Addr \leq "1111"$  oznacza wszystkie przetworniki na raz.

## Symulacja



Rysunek 6: Wyniki symulacji modułu Synth2.


Symulacja została przeprowadzona dla  $Limit \leq X"004"$ , co oznacza, że co 4 cykle zegara wartość waveCount powinna się zwiększać, co za tym idzie wyjście *Data* powinno również się zwiększać.



Rysunek 7: Wyniki symulacji modułu Synth2 w powiększeniu.

### 2.2.3 Switch

Moduł ten jest odpowiedzialny za zarządzanie trybem pracy urządzenia. Na podstawie danych otrzy-mywany z klawiatury decyduje, czy urządzenie powinno odtwarzać dźwięki według klawiszy zaczytywa-nych z klawiatury, nagrywać dane do pamięci RAM, czy też odtwarzać melodię z pamięci. Jest oparty na prostej trójstanowej maszynie stanu: *None*, *Play*, *Rec*.



Rysunek 8: Symbol modułu Switch.


## Wejścia modułu

- Clk - symbolizuje zegar
- F0 - symbolizuje zwolnienie klawisza klawiatury
- E0 - symbolizuje czy dane to tzw. kod rozszerzony
- DO\_Rdy - symbolizuje zakończenie odbierania kodu
- DO[7:0] - symbolizuje otrzymane dane z klawiatury
- LiveData[11:0] - symbolizuje dane otrzymywane z modułu Synth2.
- MemoryData[11:0] - symbolizuje dane otrzymywane z modułu RAM.

## Wyjścia modułu

- write\_enable - symbolizuje pozwolenie na zapisywanie do pamięci RAM
- Data\_out[11:0] - symbolizuje wychodzące dane wybrane spośród LiveData lub MemoryData
- Addr[11:0] - symbolizuje miejsce w pamięci RAM, z którego dane mają być wczytane lub do którego mają być zapisane.

## Graf maszyny stanów



Rysunek 9: Graf maszyny stanów modułu Switch.

*Rec* oznacza nagrywanie, *Play* oznacza odtwarzania nagrania, a *None* oznacza odtwarzanie tylko dźwięków odczytanych z klawiatury.

## Fragmenty kodu VHDL

```
architecture Behavioral of Switch is
2   type state_type is (None, Rec, Play);
   signal state, next_state: state_type;
4   signal TmpAddr: UNSIGNED(9 downto 0) := X"00"&"00";
   signal count: UNSIGNED(19 downto 0) := X"00000";
6
begin
8   process1 : process( Clk )
       begin
10      if rising_edge( Clk ) then
           state <= next_state;
12      end if;
       end process process1;
14
       process2: process (state, DO, F0, DO_Rdy)
16   begin
           next_state <= state;
```


```

18
19     if DO_Rdy = '1' and F0 = '0' then
20         case state is
21             when None =>
22                 if DO = X"5A" then
23                     next_state <= Play;
24                 elsif DO = X"29" then
25                     next_state <= Rec;
26                 end if;
27
28             when Play =>
29                 if DO = X"5A" then
30                     next_state <= None;
31                 end if;
32
33             when Rec =>
34                 if DO = X"29" then
35                     next_state <= None;
36                 end if;
37         end case;
38     end if;
39 end process;
40
41 with state select
42     write_enable <= '1' when Rec,
43                   '0' when others;
44
45 with state select
46     Data_out <= Live_data when Rec,
47               Memory_data when Play,
48               Live_data when None;
49
50 Addr <= STD_LOGIC_VECTOR(TmpAddr);
51
52 process3: process (state, clk)
53 begin
54     if rising_edge(clk) then
55         if state = rec or state = play then
56             count <= count + 1;
57             if count = x"F4240" then
58                 TmpAddr <= TmpAddr + 1;
59                 count <= X"00000";
60             end if;
61         else
62             count <= X"00000";
63             TmpAddr <= X"00"&"00";
64         end if;
65     end if;
66 end process;
67 end Behavioral;


```

Pierwszy proces odpowiada za przechodzenie do następnego stanu. Drugi proces wybiera następny stan na podstawie wciśniętego klawisza. Moduł wybiera, który z *Live\_data* lub *Memory\_data* wysłać na wyjście w zależności od tego w jakim stanie się znajduje maszyna. Ostatni proces jest odpowiedzialny za przełączanie adresu co 0,02 sekundy w trakcie nagrywania lub odtwarzania nagrania oraz za zerowanie adresu w trybie *None*.

## Symulacja



Rysunek 10: Symulacja modułu Switch cz.1.



Rysunek 11: Symulacja modułu Switch cz.2.

Gdy stan maszyny jest w trybie *None* na wyjście są wysyłane dane z *LiveData* podobnie, w trybie *Rec* z tą różnicą, że w trybie nagrywania dodatkowo aktywny jest sygnał *write\_enable*, który pozwala na zapisywanie danych do pamięci RAM. W stanie *Play* na wyjście modułu wysyłane są dane z wejścia *memory\_data*, a *live\_data* jest ignorowane. Dodatkowo w trakcie nagrywania i odtwarzania zwiększa się licznik. Gdy osiągnie on wartość *X" F4240*" czyli 1000000, zmienia się adres zapisu lub odczytu z modułu RAM. Dzięki temu, przy częstotliwości 50 MHz, sygnał jest próbkowany 50 razy w ciągu sekundy, czyli co 0,02s.

### 2.2.4 RAM

### 2.2.5 MsgGenerator

### 3 Implementacja

### 3.1 Zasoby

### 3.2 "User manual" urządzenia

## 4 Podsumowanie

Zadanie udało się zrealizować w całości. Instrument jest w pełni działający, a ze względu na jasny podział na moduły można bez trudu dopisywać do niego kolejne funkcjonalności. Także sama wartość "merytoryczna" keyboarda nie pozostawia wiele do życzenia, ponieważ faktycznie pokrywa on całą oktawę, a wysokości dźwięków różnią się od siebie dokładnie tak jak w prawdziwym instrumencie, dzięki czemu mając nuty do utworu muzycznego możemy go zagrać.

## 5 Literatura