# POLITECHNIKA WROCŁAWSKA

# UKŁADY CYFROWE I SYSTEMY WBUDOWANE

# Dokumentacja projektu Organy z możliwością zapisywania i odtarzania melodii.

Autorzy: Łukasz Bieszczad Krzysztof Buczak

Prowadzący: dr inż. Jarosław Sugier

# Spis treści

1	$\mathbf{W}\mathbf{p}$	Wprowadzenie															2									
	$1.1^{-}$	1.1 Cel i zakres													2											
	1.2	Zagad																								2
	1.3	Sprzęt																								
<b>2</b>	Pro	Projekt															3									
	2.1	2.1 Schemat i hierarchia projektu													3											
	2.2	Modu	ły .																							4
		2.2.1		dulato																						
		2.2.2		th2.																						
		2.2.3	-	tch .																						
		2.2.4		М.																						
		2.2.5		gGene:																						
3	Imp	Implementacja															14									
	3.1 Zasoby															14										
	3.2 "User manual" urządzenia																									
4	1 Podsumowanie																14									
5	Lite	reture	a																							1/

# 1 Wprowadzenie

# 1.1 Cel i zakres

Celem projektu było stworzenie jednooktawowego "instrumentu" klawiszowego, obsługiwanego za pomocą klawiatury PS/2. Wciskanie poszczególnych klawiszy miało powodować odtwarzanie dźwięków przez podpięty do pinów głośniczek. Dodatkowo częścią zadania było także zaimplementowanie funkcjonalności nagrywania melodii (zapis do pamięci ROM) i odtwarzania nagranego materiału, a także wykorzystanie wyświetlacza LCD do pokazania stanu nagrywania i diody LED do przekazania informacji o trwającym właśnie nagrywaniu.


# 1.2 Zagadnienia teoretyczne

# 1.3 Sprzęt

Językiem projektu był język opisu sprzętu VHDL. Stanowisko laboratoryjne/projektowe zostało wyposażone w układ Spartan-3E oraz komputer z oprogramowaniem Xilinx ISE, pozwalającym kompilować kod VHDL pod dostarczony sprzęt, a także wykonywać symulacje testujące działanie systemu. Wykorzystaliśmy także port PS/2 (klawiatura symulująca keyboard), piny do podłączenia głośnika, ekran LCD wyświetlający stan nagrywania (pozostały czas) i układ pamięci ROM do przechowywania nagranych melodii.

# 2 Projekt

# 2.1 Schemat i hierarchia projektu



Rysunek 1: Schemat całego projektu.

#### Hierarchia modułów:


- schemat
  - DACWrite
  - Modulator2
  - PS2\_Kdb
  - Synth2
  - Switch
  - RAM
  - LCD1x64
  - MsgGenerator
  - ADC\_DAC.ucf
  - GenIO.ucf
  - LCD.ucf

# 2.2 Moduly

W tym podrozdziale znajdują się opisy i symulacje modułów stworzonych na zajęciach w ramach projektu.

#### 2.2.1 Modulator2

Ten moduł odpowiedzialny jest za wysyłanie wartości ograniczającej licznik w module Synth2 na podstawie sygnału pochodzącego z klawiatury. Jest oparty na maszynie stanów, która składa się 14 stanów odpowiadających różnym dźwiękom w oktawie lub ciszy. Wartości, które zwraca moduł na wyjściu zostały obliczone w taki sposób, aby przy częstotliwości 50 MHz licznik w następnym module generował falę piłokształtną o odpowiedniej dla danego dźwięku i stanu częstotliwości.



Rysunek 2: Symbol modułu Modulator2.

## Wejścia modułu:

- F0 symbolizuje zwolnienie klawisza klawiatury
- E0 symbolizuje czy dane to tzw. kod rozszerzony
- DO\_Rdy symbolizuje zakończenie odbierania kodu
- Clk symbolizuje zegar
- DO[7:0] symbolizuje otrzymane dane z klawiatury

## Wyjścia modułu:

• limit[11:0] - symbolizuje wartość graniczną dla licznika

## Fragmenty kodu VHDL

```
architecture Behavioral of Modulator2 is
type state_type is (Silence, C, Cis, D, Dis, E, F, Fis, G, Gis, A, Ais, H, C2);
signal state, next_state: state_type;
begin

process1: process( Clk )
begin
if rising_edge( Clk ) then
if Reset = '1' then
state <= Silence;
else
```


```
state <= next_state;
                end if;
13
            end if;
      end process process1;
15
      process2: process (state, DO, F0, DO_Rdy)
         next_state <= state;
19
         if DO_Rdy = '1' and F0 = '0' then
21
             case state is
23
                when Silence =>
                   if DO = X"1C" then
25
                       next_state <= C;
                    elsif DO = X"1D" then
                       next_state <= Cis;
                    elsif DO = X"1B" then
29
                       next_state <= D;
                    elsif DO = X"24" then
31
                       next_state <= Dis;
                    elsif DO = X"23" then
33
                       next_state <= E;
                    elsif DO = X"2B" then
35
                       next_state <= F;
                    elsif DO = X"2C" then
                       next_state <= Fis;
                    elsif DO = X"34" then
39
                       next_state <= G;
                    elsif DO = X"35" then
41
                       next_state <= Gis;
                    elsif\ DO=X"\,33"\ then
43
                       next_state <= A;
                   elsif DO = X"3C" then
45
                       next_state <= Ais;
                   elsif DO = X"3B" then
47
                       next_state \ll H;
                   elsif DO = X"42" then
49
                       next_state \ll C2;
                  end if;
51
                when C \Rightarrow
                   next_state <= state;</pre>
55
                when Cis \Rightarrow
                   next_state <= state;
                when D \Rightarrow
                   next_state <= state;
61
                when Dis \Rightarrow
                   next_state <= state;
63
                when E \Rightarrow
65
                   next_state <= state;
                when F \Rightarrow
                   next_state <= state;
               when Fis =>
71
                   next_state <= state;
73
               when G \Rightarrow
                   next_state <= state;
75
               when Gis =>
```

```
next_state <= state;</pre>
 79
                   when A \Rightarrow
                       next_state <= state;
81
                   when Ais \Rightarrow
                       next_state <= state;
85
                   when H \Rightarrow
                       next_state <= state;
87
                   when C2 \Longrightarrow
89
                       next_state <= state;
               end case;
91
            elsif F0 = 1, then
               next_state <= Silence;
           end if;
        end process process2;
95
        with state select
97
           Limit \leq X"5D4" when C,
                       X"581" when Cis,
99
                       X"532" when D,
                       X"4E7" when Dis,
101
                       X"4A1" when E,
                       X"45E" when F,
                       X"41F" when Fis,
                       X"3E4" when G,
105
                       X"3AC" when Gis,
                       X"377" when A,
107
                       X"345" when Ais,
                       X"316" when H,
                       \begin{array}{lll} X"\,2EA" & when & C2\,,\\ X"\,000" & when & others\,; \end{array}
111
   end Behavioral;
```

Listing 1: Procesy modulu Modulator2.


Architektura jednostki na samym początku posiada deklarację wszystkich stanów, które odpowiadają dźwiękom w oktawie lub ciszy. Pierwszy proces jest typowym przykładem procesu odpowiedzialnego za przełączanie stanu w maszynie stanów. Kolejny proces odpowiada za wybranie odpowiedniego stanu w zależności od wciśniętego klawisza. Ostatni element modułu to ustawianie odpowiedniego limitu w zależności od aktualnego stanu.

# Graf maszyny stanu



Rysunek 3: Graf maszyny stanów modułu Modulator2.

# Symulacja




Rysunek 4: Wyniki symulacji modułu Modulator2.

Na powyższej symulacji widać jak w momencie impulsu sygnału do\_rdy z najbliższym taktem zegara zmieniany jest stan maszyny zgodnie z wciśniętym klawiszem oraz ustawiany jest odpowieni limit. W momencie impulsu f0 (puszczenie klawisza) stan przełączany jest na silence, a limit na wartość zerową.

# 2.2.2 Synth2

Moduł ten odpowiada za generowanie fali piłokształtnej o odpowiedniej częstotliwości. Częstotliwość ta zależy od wartości limitu, którą moduł otrzymuje na wejściu.



Rysunek 5: Symbol modułu Modulator2.

# Wejścia modułu:

- Clk symbolizuje zegar
- Limit[11:0] symbolizuje limit dla wewnętrznego licznika

# Wyjścia modułu:

- Start symbolizuje gotowość danych do przetworzenia przez DAC
- Cmd symbolizuje polecenie do wykonania
- Addr symbolizuje adres przetwornika DAC
- Data[11:0] symbolizuje dane do przetworzenia przez DAC


# Fragmenty kodu VHDL

```
architecture Behavioral of Synth2 is
     signal count: UNSIGNED(11 downto 0) := X"000";
     signal waveCount: UNSIGNED(4 downto 0):= X"0"&'0';
     signal lmt: STDLOGIC_VECTOR(11 downto 0) := X"000";
  begin
     lmt <= Limit;</pre>
     process (Clk)
     begin
         if rising_edge(Clk) then
            count \le count + 1;
            start <= '0';
11
            if STD_LOGIC_VECTOR(count) = lmt then
               count <= X"000";
               waveCount <= waveCount + 1;</pre>
               start \ll '1';
15
            end if;
         end if;
17
     end process;
     Data <= STD_LOGIC_VECTOR(waveCount)&"0000000";
     Cmd \le "0011";
21
     Addr <= "1111";
  end Behavioral;
```

Listing 2: Proces modułu Synth2.


Moduł z każdym cyklem zegara zwiększa o jeden wartość wewnęrznego licznika, gdy licznik osiągnie limit zwiększany jest drugi licznik, który odpowiada generowanej fali. Wartość waveCount jest "doklejana" na początek wyjścia Data, aby osiągnąć większą amplitudę fali, czyli głośniejszy dźwięk. Komenda Cmd <= "0011" oznacza natchmiastowe zaktualizowanie wartości na wybranym przetworniku o wskazaną wartość w Data. Natomiast adres Addr <= "1111" oznacza wszystkie przetworniki na raz.

## Symulacja



Rysunek 6: Wyniki symulacji modułu Synth2.


Symulacja została przeprowadzona dla Limit <= X"004", co oznacza, że co 4 cykle zegara wartość waveCount powinna się zwiększać, co za tym idzie wyjście Data powinno również się zwiększać.



Rysunek 7: Wyniki symulacji modułu Synth2 w powiększeniu.

#### 2.2.3 Switch

Moduł ten jest odpowiedzialny za zarządzanie trybem pracy urządzenia. Na podstawie danych otrzymywany z klawiatury decyduje, czy urządzenie powinno odtwarzać dźwięki według klawiszy zczytywanych z klawiatury, nagrywać dane do pamięci RAM, czy też odtwarzać melodię z pamięci. Jest oparty na prostej trójstanowej maszynie stanu: None, Play, Rec.



Rysunek 8: Symbol modułu Switch.


## Wejścia modułu

- Clk symbolizuje zegar
- F0 symbolizuje zwolnienie klawisza klawiatury
- E0 symbolizuje czy dane to tzw. kod rozszerzony
- DO\_Rdy symbolizuje zakończenie odbierania kodu
- DO[7:0] symbolizuje otrzymane dane z klawiatury
- LiveData[11:0] symbolizuje dane otrzymywane z modułu Synth2.
- MemoryData[11:0] symbolizuje dane otrzymywane z modułu RAM.

## Wyjścia modułu

- write\_enable symbolizuje pozowlenie na zapisywanie do pamięci RAM
- Data\_out[11:0] symbolizuje wychodzące dane wybrane spośród LiveData lub MemoryData
- Addr[11:0] symbolizuje miejsce w pamięci RAM, z którego dane mają być wczytane lub do którego mają być zapisane.

# Graf maszyny stanów



Rysunek 9: Graf maszyny stanów modułu Switch.

Rec oznacza nagrywanie, Play oznacza odtwarzania nagrania, a None oznacza odtwarzanie tylko dźwięków odczytanych z klawiatury.


## Fragmenty kodu VHDL

```
architecture Behavioral of Switch is
     type state_type is (None, Rec, Play);
     signal state, next_state: state_type;
     signal TmpAddr: UNSIGNED(9 downto 0) := X"00"&"00";
     signal count: UNSIGNED(19 downto 0) := X"00000";
  begin
     process1 : process( Clk )
        begin
           if rising_edge ( Clk ) then
10
              state <= next_state;
           end if;
12
     end process process1;
14
     process2: process (state, DO, F0, DO_Rdy)
16
        next_state <= state;
```


```
18
         if DO_Rdy = '1' and F0 = '0' then
            case state is
20
                  when None =>
                      if DO = X"5A" then
22
                         next_state <= Play;
                      elsif DO = X"29" then
24
                         next_state <= Rec;
                      end if;
26
                  when Play =>
28
                      if DO = X"5A" then
                         next_state <= None;
30
                      end if;
32
                  when Rec \Rightarrow
                      if DO = X"29" then
                         next_state <= None;
                      end if;
36
            end case;
         end if:
38
     end process;
40
     with state select
         write_enable <= '1' when Rec,
42
                           '0' when others;
44
     with state select
         Data_out <= Live_data when Rec,
46
                      Memory_data when Play,
                      Live_data when None;
48
     Addr \le STDLOGIC_VECTOR(TmpAddr);
50
     process3: process (state, clk)
     begin
         i f
            rising_edge(clk) then
            if state = rec or state = play then
               count \le count + 1;
56
               if count = x"F4240" then
                  TmpAddr <= TmpAddr + 1;
58
                   count <= X"00000";
               end if;
60
               count <= X"00000";
62
               TmpAddr \le X"00"\&"00";
         end if;
     end process;
  end Behavioral;
```

Pierwszy proces odpowiada za przechodzenie do następnego stanu. Drugi proces wybiera następny stan na podstawie wciśniętego klawisza. Moduł wybiera, który z  $Live_data$  lub  $Memory_data$  wysłać na wyjście w zależności od tego w jakim stanie się znajduje maszyna. Ostatni proces jest odpowiedzialny za przełączanie adresu co 0,02 sekundy w trakcie nagrywania lub odtwarzania nagrania oraz za zerowanie adresu w trybie None.

# Symulacja



Rysunek 10: Symulacja modułu Switch cz.1.




Rysunek 11: Symulacja modułu Switch cz.2.

Gdy stan maszyny jest w trybie None na wyjście są wysyłane dane z LiveData podobnie, w trybie Rec z tą różnicą, że w trybie nagrywania dodatkowo aktywny jest sygnał  $write_enable$ , który pozwala na zapisywanie danych do pamięci RAM. W stanie Play na wyjście modułu wysyłane są dane z wejscia  $memory_data$ , a  $live_data$  jest ignorowane. Dodatkowo w trakcie nagrywania i odtwarzania zwiększa się licznik. Gdy osiągnie on wartość X"F4240" czyli 1000000, zmienia się adres zapisu lub odczytu z modułu RAM. Dzięki temu, przy częstotliwości 50 MHz, sygnał jest próbkowany 50 razy w ciągu sekundy, czyli co 0,02s.

## 2.2.4 RAM

Jest to pamięć, która pozwala na zapisywanie i czytywanie danych.



Rysunek 12: Symbol modułu RAM.

# Wejścia modułu

- clk symbolizuje zegar
- write\_enable symbolizuje pozwolenie na zapisywanie do pamięci
- data\_in[11:0] symbolizuje dane do zapisania
- address[9:0] symbolizuje addres z którego należy czytać, lub do którego należy zapisywać dane

# Wyjścia modułu

• data\_out[11:0] - symbolizuje dane wczytywane z pamięci.

# Fragmenty kodu VHDL

```
architecture Behavioral of RAM is
    type ram_type is array (0 to 1023) of std_logic_vector (11 downto 0);
    signal memory : ram_type := (others => X"000");
begin
    process (clk)
    begin
    if (clk'event and clk = '1') then
        if (write_enable = '1') then
            memory(conv_integer(address)) <= data_in;
        end if;
        data_out <= memory(conv_integer(address));
    end if;
end process;
end Behavioral;</pre>
```

Moduł w zależności od wartości  $write_e nable$  pozwala na zapisywanie lub wczytywanie z podanego na wejściu adresu.

#### 2.2.5 MsgGenerator

Moduł ten odpowiada za wyświetlanie na ekranie wizualnej reprezentacji ile czasu pozostało do końca czasu nagrywania.



Rysunek 13: Symbol modułu MsgGenerator.

# Wejścia modułu

- Clk symbolizuje zegar
- Rec symbolizuje tryb nagrywania
- Play symbolizuje tryb odtwarzania

# Wyjścia modułu

- Line[63:0] symbolizuje dane wyjściowe na wyświetlaczu LCD
- Blank[15:0] symbolizuje które znaki mają być wyświetlane

#### Fragmenty kodu VHDL

```
architecture Behavioral of MsgGenerator is
     signal counter: UNSIGNED(27 downto 0) := X"00000000";
     signal show: UNSIGNED(3 downto 0) := X"0";
     Line <= x"0000000000000000;
     process (Clk)
     begin
            rising_edge(Clk) then
            if Rec = '1' then
               counter <= counter + 1;</pre>
               if counter = x"3d09000"
                   show \leq show +1;
                    counter <= X"0000000";
               end if;
            else
               counter <= X"0000000";
               show \leq X"0";
            end if;
18
         end if;
     end process;
20
22
     with show select
          Blank \leq X"0001" when X"0",
                   X"0003" when X"1"
24
                   X"0007" when X"2"
                   X"000F" when X"3"
26
                   X" 001F"
                            when X"4"
                   X" 003F"
                            when X"5"
28
                   X" 007F"
                            when X"6"
                   X" 00FF" when X" 7"
                   X"01FF" when X"8"
                   X"03FF" when X"9"
                   X" 07FF" when X"A"
                   X" 0FFF" when X"B"
                   X"1FFF" when X"C"
                   X"3FFF" when X"D"
36
                   X"7FFF" when X"E"
                   X"FFFF" when X"F",
38
                   X"0000" when others:
  end Behavioral;
```

Listing 3: Procesy modułu MsgGenerator.

Moduł wyświetla tylko same zera, jednak z biegnącym czasem kolejne zera znikają, co symbolizuje kończący się czas nagrywania.

# 3 Implementacja

- 3.1 Zasoby
- 3.2 "User manual" urządzenia

# 4 Podsumowanie

Zadanie udało się zrealizować w całości. Instrument jest w pełni działający, a ze względu na jasny podział na moduły można bez trudu dopisywać do niego kolejne funkcjonalności. Także sama wartość

"merytoryczna" keyboarda nie pozostawia wiele do życzenia, ponieważ faktycznie pokrywa on całą oktawę, a wysokości dźwięków różnią się od siebie dokładnie tak jak w prawdziwym instrumencie, dzięki czemu mając nuty do utworu muzycznego możemy go zagrać.

# 5 Literatura