Sayı Sınıflandırıcı FSM

CSE433

Lecturer: Alp Arslan Bayrakçı Assistant: Fatma Nur Esirci

Ozet	1
Tek-çift modülü	1
Palindrome Modülü(Binary Simetri)	2
Fibonacci Modülü	2
C Kodu & FSM	2
Verilog Modülü	3
Testler	4
Tek-Çift Test Bench	4
Palindrome Test Bench	5
Fibonacci Test Bench	5
Ekstra	7

Özet

Sayı sınıflandırıcı makina 3 ayrı modül olarak planlandı.

- is_odd
- is_palindrome
- is_fibonacci

Bu modüller ve test benchleri verilog da yazıldı. Tek-çift ve palindrome modülleri combinational olduğu için FSM'e gerek kalmadan implement edildi. Fibonacci modülü için FSM tasarlandı ve implement edildi.

Tüm modülleri birleştirici modül yazılmadı. Bu yüzden ortak testler fibonacci testi ile beraber yapıldı. Diğer modüller için bağımsız testler yapıldı.

Tek-çift modülü

En basit modül, aldığı input'u döndürüyor.

Palindrome Modülü(Binary Simetri)

32-bit binary sayının tüm simetrik bitleri XNOR'lanıyor ve bu XNOR sonuçları AND'leniyor. Bu modül için başta loop kullanmayı düşündüm fakat verilog loopları pek sevmiyor, bu sebepten dolayı normal kombinasyonel devre olarak yazdım.

Fibonacci Modülü

C Kodu & FSM

```
int is_fibo(int n)


int is_fibo(int n)

int a = 0;
int b = 1;
if (n==a || n==b) return true;
int c = a+b;
while(c<n)

a = b;
b = c;
c = a + b;
if(c == n) return true;

return false;

}</pre>
```



Verilog Modülü

FSM 8 State'den oluştuğu için 3 bitle ifade edildi.

```
13
      parameter
14
         S0=3'b000,
         S1=3'b001,
15
16
         S2=3'b010,
17
         S3=3'b011,
18
         S4=3'b100,
19
         S5=3'b101,
20
         S6=3'bl10,
21
         S7=3'b111;
```

Testleri kolaylaştırmak için **reset** ve **done** sinyalleri eklendi.

Stateler arası geçiş mantığı:

```
23
      reg [2:0] current state, next state;
24
25
      // sequential memory
26
      always @(posedge CLK, posedge RESET)
27
    ■begin
28
         if (RESET == 1)
29
             current state <= S0;
30
31
            current state <= next state;
32
      end
33
```

Kombinasyonel kısım(bir kısmı):

```
34
   // combinational logic
35
   always @(current_state, N)
36 ⊟begin
37
     case (current_state)
38
39
40
       //$display ("S0");
       next_state <= S1;
41
42
     end
43
44
     S1:begin
       //$display ("S1");
45
46
       47
       next_state <= S2;
48
49
     end
50
51
     S2:begin
       //$display ("S2");
52
       53
54
         next_state <= S5;
55
        next_state <= S3;
56
57
```

Output mantığı:

```
96
       // combinational logic to determine the output
       always @(current state)
 98
     -begin
99
     case (current state)
100
         S0: 0 <= 0;
101
         S1: 0 <= 0;
102
         S2: 0 <= 0;
103
         S3: 0 <= 0;
104
         S4: 0 <= 0;
105 =
        S5:begin
106
           0 <= 1;
107
             DONE <= 1;
108
         end
109
         S6: 0 <= 0;
110
         S7:begin
111
           0 <= 0;
             DONE <= 1;
112
113
114
          endcase
      end
115
```

Testler

Testler Run-All seçeneği ile çalıştırıldı. Fibonacci kısmında tek tek çalıştırma uzun sürebilir. O yüzden bu seçenek yararlı oldu.



Tek-Çift Test Bench

Palindrome Test Bench

Fibonacci Test Bench

Burda birden fazla testi arka arkaya çalıştırmayı başaramadım bu yüzden her testte sayıyı tekrar giriyorum. Is_fibonacci_tb içerisindeki A registerı.

```
21
    ☐initial begin
     // Initialize Inputs
22
        A = 32'b1011000100010010010010011100001; // 2971215073 Largest fibonacci number in 32bit
23
24
        reset = 1:
25
        // Wait for global reset to finish
26
        #30;
        reset = 0;
27
28
     end
```

Fibonacci 47: 2971215073

```
VSIM 22> run -all

# A: 10110001000110010010010011100001

# is_palindrome: 0

# is_odd: 1

# is fibonacci: 1
```

Fibonacci 0:0

Fibonacci 1:1

Fibonacci 28: 317811

```
VSIM 34> run -all

# A: 000000000000001001101100101110011

# is_palindrome: 0

# is_odd: 1

# is_fibonacci: 1
```

Not Fibonacci: 999610691

```
VSIM 38> run -all

# A: 00111011100101001101100101000011

# is_palindrome: 0

# is_odd: 1

# is_fibonacci: 0
```

Fibonacci sayılarının alındığı kaynak:

http://www.maths.surrey.ac.uk/hosted-sites/R.Knott/Fibonacci/fibtable.html

Ekstra

Fibonacci modülü derlenirken

Warning (13012): Latch a[31] has unsafe behavior

Warning (13013): Ports D and ENA on the latch are fed by the same signal current_state.S6

Hatası alınıyor. Bu hatanın "fed by the same signal" kısmını anlamadım, testler sorunsuz çalışıyor ama belki FSM'in done statelerinde bir mantık hatası olabilir.

Test benchlerde de fibonacci modülü done flag'i verince \$stop kullanılarak ModelSim debug break moduna geçiriliyor, başka durdurma yolunu bulamadım.

```
always@(*) begin
if (done == 1) begin

$display("A: %32b\n\tis_palindrome: %lb\n\tis_odd: %lb\n\tis_fibonacci: %lb", A, o_pal, o_odd, o_fibo);

$stop;

end
```

