

4.5V~18V 入力, 6A 同期整流 1ch 降圧 DC/DC コンバータ



BD9C601EFJ

●概要

BD9C601EFJ は、低ON 抵抗のパワーMOSFET を1chip に内蔵した同期整流降圧DC/DC コンバータです。広い入力電圧範囲をもち、最大 6A の電流を出力することが可能です。少ない外付部品点数で構成できコストを抑えます。電流モード制御 DC/DC コンバータのため高速な過渡応答性能を持ち、位相補償についても容易に設定することが可能です。

●重要特性

■ 入力電圧範囲:	4.5V ~ 18.0V
■ 基準電圧:	0.8V ± 1%
■ 出力電流:	6A(Max.)
■ スイッチング周波数:	500kHz(Typ.)
■ Pch FET オン抵抗:	50mΩ (Typ.)
■ Nch FET オン抵抗:	35mΩ (Typ.)
■ スタンバイ電流:	1μA (Typ.)
■ 動作温度範囲:	-40°C ~ +85°C


●特長

- 同期整流型 1ch DC/DC コンバータ
- 過電流保護回路 (OCP)
- 温度保護回路 (TSD)
- 入力低電圧誤動作防止回路 (UVLO)
- 出力低下検出保護回路 (SCP)
- ソフトスタート機能内蔵

●パッケージ

HTSOP-J8

W(Typ.) x D(Typ.) x H(Max.)
4.90mm x 6.00mm x 1.00mm



●アプリケーション

- 液晶 TV
- セットトップボックス
- DVD/Blu-ray プレイヤー/レコーダー
- ブロードバンド、コミュニケーションインターフェース
- アミューズメント等

●アプリケーション回路




Figure. 1 アプリケーション回路例

●端子配置図




Figure.2 端子配置図

●端子説明

No.	端子名	端子説明
1	PGND	スイッチングレギュレータ出力段のグラウンド端子になります。
2	VIN	スイッチングレギュレータへの供給電源をこの端子に入力します。 この端子はスイッチングレギュレータ出力段及び制御用回路に電源を供給します。 推奨値として 10 μ F と 0.1 μ F のセラミックコンデンサを並列に接続して下さい。
3	AGND	制御用回路のグラウンド端子になります。
4	FB	出力電圧フィードバック端子です。 gm エラーアンプの反転入力部になります。出力電圧設定の抵抗値算出方法は 12 ページを参照下さい。
5	COMP	gm エラーアンプの出力及び出力スイッチ電流コンパレータの入力になります。 この端子に周波数位相補償部品を接続します。定数設定方法は 13 ページを参照下さい。
6	EN	イネーブル端子です。 High (2.0V 以上) で出力アクティブ、Low (0.8V 以下) で出力 OFF となります。
7	SW	インダクタのスイッチノードの接続端子です。 High side FET、Low side FET のドレインに接続されています。
8	SW	インダクタのスイッチノードの接続端子です。 High side FET、Low side FET のドレインに接続されています。
-	FIN	裏面放熱用パッドです。複数のビアを使用して内部の PCB グラウンドプレーンに接続することで優れた放熱特性が得られます。

●ブロック図




Figure. 3 ブロック図

●絶対最大定格 (Ta = 25°C)

項 目	記号	定 格	単位	備考
電源電圧	V _{IN}	20	V	
SW 電圧	V _{SW}	20	V	
EN 電圧	V _{EN}	20	V	
許容損失	P _d	3760*	mW	70×70×1.6mm 四層ガラエポ基板実装時
動作温度範囲	T _{opr}	-40~+85	°C	
保存温度範囲	T _{stg}	-55~+150	°C	
最高接合部温度	T _{jmax}	150	°C	
FB, COMP 電圧	V _{LVPINS}	7	V	

* Ta=25°C以上は、30.08mW/°Cで軽減。

●推奨動作範囲 (Ta = -40~85°C)

項 目	記号	規格値			単位
		最小	標準	最大	
電源電圧	V _{IN}	4.5	-	18.0	V
出力電流	I _{OUT}	-	-	6.0	A
出力電圧設定範囲	V _{RANGE}	V _{IN} ×0.075*	-	V _{IN} ×0.7	V

* ただし、V_{IN}×0.075 ≥ 0.8 [V]

●電気的特性

(特に指定のない限り $T_a=25^{\circ}\text{C}$, $V_{\text{IN}}=12\text{V}$, $V_{\text{EN}}=3\text{V}$)

項 目	記号	規 格 値			単位	条 件
		最小	標準	最大		
回路電流	$I_{\text{Q_active}}$	-	1.5	2.5	mA	$V_{\text{FB}}=0.75\text{V}$, $V_{\text{EN}}=5\text{V}$
スタンバイ電流	$I_{\text{Q_stby}}$	-	1.0	10.0	μA	$V_{\text{EN}}=0\text{V}$
基準電圧 (V_{ref})	V_{FB}	0.792	0.800	0.808	V	FB-COMP Short (Voltage follower)
FB 入力バイアス電流	I_{FB}	-	0	2	μA	
動作周波数	f_{OSC}	450	500	550	kHz	
上側パワーMOSFET ON 抵抗	R_{ONH}	-	50	-	$\text{m}\Omega$	$V_{\text{IN}}=12\text{V}$, $I_{\text{SW}}=-1\text{A}$
下側パワーMOSFET ON 抵抗	R_{ONL}	-	35	-	$\text{m}\Omega$	$V_{\text{IN}}=12\text{V}$, $I_{\text{SW}}=-1\text{A}$
パワーMOSFET リーク電流	I_{LSW}	-	0	5	μA	$V_{\text{IN}}=18\text{V}$, $V_{\text{SW}}=18\text{V}$
スイッチ電流制限値	I_{LIMIT}	6.5	-	-	A	
最小デューティ比	Min_duty	-	-	7.5	%	
低電圧誤動作保護回路 スレッシュホールド	V_{UVLO}	3.8	4.1	4.4	V	V_{IN} Sweep up
低電圧誤動作保護回路 ヒステリシス	V_{UVLOHYS}	-	0.3	-	V	
EN スレッシュホールド電圧 High	V_{ENH}	2.0	-	-	V	
EN スレッシュホールド電圧 Low	V_{ENL}	-	-	0.8	V	
ソフトスタート時間	T_{SS}	0.5	1.0	2.0	msec	

- V_{FB} :FB 端子電圧, V_{EN} :EN 端子電圧, I_{SW} :SW 端子電流
- 電流能力は P_d を超えないこと。

●特性データ(参考データ)




Figure. 4 効率
($V_{IN}=12V$, $L=3.3\mu H$, $C_{out}=44\mu F$)




Figure. 5 T_j - I_{LOAD}
($V_{IN}=12V$, $V_{out}=3.3V$, $L=3.3\mu H$, $C_{out}=44\mu F$)




Figure. 6 出力リップル電圧
($V_{IN}=12V$, $V_{out}=3.3V$, $L=3.3\mu H$, $C_{out}=44\mu F$, $I_{out}=0A$)




Figure. 7 出力リップル電圧
($V_{IN}=12V$, $V_{out}=3.3V$, $L=3.3\mu H$, $C_{out}=44\mu F$, $I_{out}=6A$)

●特性データ(参考データ)(続き)




Figure. 8 Vout ロードレギュレーション
(VIN=12V, Vout=3.3V, L=3.3μH, Cout=44μF)




Figure. 9 Vout ラインレギュレーション
(Vout=3.3V, L=3.3μH, Cout=44μF, Iout=0A)




Figure. 10 スイッチング周波数
(Vout=3.3V, L=3.3μH, Cout=44μF, Iout=0A)






Figure. 11 Vout-Temperature
(Vin=12V, Vout=3.3V, L=3.3μH, Cout=44μF, Iout=0A)

●特性データ(参考データ) (続き)




T - Time - 1msec/div

Figure. 12 スタートアップ波形
($V_{in}=12V$, $V_{out}=3.3V$, $L=3.3\mu H$, $C_{out}=44\mu F$, $I_{out}=0A$)




T - Time - 200msec/div

Figure. 13 シャットダウン波形
($V_{in}=12V$, $V_{out}=3.3V$, $L=3.3\mu H$, $C_{out}=44\mu F$, $I_{out}=0A$)



T - Time - 100μsec/div

Figure. 14 V_{out} 負荷応答特性
($V_{in}=12V$, $V_{out}=3.3V$, $L=3.3\mu H$, $C_{out}=44\mu F$, $I_{out}=2A$)



T - Time - 200μsec/div

Figure. 15 OCP 波形
($V_{in}=12V$, $V_{out}=3.3V$, $L=3.3\mu H$, $C_{out}=44\mu F$ / V_{out} 地絡時)

●機能説明

1 イネーブル制御

EN 端子に印加される電圧によって、IC のシャットダウンをコントロールできます。
V_{EN} が 2.0V に達すると内部回路が動作し、電流が流れ出します。また、EN 端子が VIN 端子に短絡され使用されている時に VIN が急峻に立ち上がる（1msec 以下）と、GND と電源との間のバイパスコンデンサの状態によっては不完全なスタートが起こる可能性があります。セットにて十分な動作確認をしてください。




Figure. 16 イネーブル制御タイミングチャート

2 保護機能

保護回路は突発的なトラブルによる誤動作防止を目的としているため、保護動作の連続的な使用はしないでください。

2-1 短絡保護回路 (SCP)

出力低電圧保護機能（SCP）は、FB 端子電圧を内部基準電圧 V_{REF} と比較し、FB 端子電圧が V_{SCP} (= V_{REF} - 240mV) を下回り、その状態がオフラッチ設定時間継続すると出力をオフ状態でラッチします。

表 2-1 出力低電圧保護機能

EN 電圧	FB 電圧	短絡保護機能	短絡保護動作
>V _{ENH}	<V _{SCP}	有効	ON
	>V _{SCP}		OFF
<V _{ENL}	-	無効	OFF




Figure. 17 SCP タイミングチャート

2-2 低電圧誤動作防止(UVLO)

低電圧誤動作防止端子は、VIN 端子電圧をモニタします。
VIN 端子電圧が 3.8V (typ)以下の時、スタンバイ状態になります。
VIN 端子電圧が 4.1 (typ)以上の時、起動動作になります。




Figure. 18 UVLO タイミングチャート

2-3 サーマルシャットダウン機能

BD9C601EFJ は熱遮断回路(TSD 回路)を内蔵しています。チップ温度が $T_j=175^{\circ}\text{C}[\text{typ}]$ を超えると DC/DC コンバータの出力を停止します。熱遮断回路は、あくまでも $T_{j\text{max}}=150^{\circ}\text{C}$ を超えた異常状態下での熱的暴走から IC を遮断する事を目的とした回路であり、セットの保護及び保障を目的とはしておりません。よって、この回路の機能を利用したセットの保護設計はしないでください。




Figure. 19 TSD タイミングチャート

2-4 過電流保護機能

過電流保護機能は電流モード制御により、ハイサイド MOSFET を流れる電流をスイッチング周波数の 1 サイクルごとに制限することで実現しています。異常状態がオフラッチ設定時間継続すると出力をオフラッチします。

2-5 エラー検出（オフラッチ）解除方法

BD9C601EFJ は保護機能が動作するとオフラッチ状態になります。オフラッチ状態を解除するためには IC の異状が解消された状態で VIN 端子電圧を UVLO レベル (=3.8V [typ]) 以下か、EN 端子電圧を V_{ENL} 電圧以下にする必要があります。オフラッチを解除することで再び ON 制御移行が可能となります。

●評価ボード部品リスト




Figure. 20 アプリケーション回路図

☆上記定数につきましては、実際のアプリケーション負荷等によって調整が必要となる場合がありますので、実機による十分な確認をしてください。

		Maker	Part No
入力キャパシタ (Cin1)	10µF/25V	TDK	C3225JB1E106K
入力キャパシタ (Cin2)	0.1µF/25V	TDK	C1608JB1H104K
出力キャパシタ (Cout)	22µF/16V × 2	TDK	C3216JB1C226M × 2
インダクタ (L)	3.3µH	TDK	SPM6530-3R3

	FB	
Vo(V)	R_UP [kΩ]	R_DW [kΩ]
5	4.3	0.82
3.3	7.5	2.4
1.8	15	12
1.5	16	18
1.2	10	20
1	5.1	20

●PCB レイアウト設計について

降圧 DC/DC コンバータでは、パルス状の大電流が2つのループを流れます。1つ目のループは、上側の FET が ON している時に流れるループで、入力キャパシタ C_{IN} より始まり、FET、インダクタ L 、出力キャパシタ C_{OUT} を通り、 C_{OUT} の GND から C_{IN} の GND へと帰ります。2つ目のループは、下側の FET が ON している時に流れるループで、下側の FET より始まり、インダクタ L 、出力キャパシタ C_{OUT} を通り C_{OUT} の GND から下側の FET の GND へと帰ります。これら2つのループをできるだけ太く短くトレースすることで、ノイズを減らし、効率を上げることができます。特に入力キャパシタ、出力キャパシタは GND プレーンに接続することをお勧めします。PCB レイアウトによって、DC/DC コンバータは、その発熱・ノイズ・効率特性すべてに大きな影響を与えます。




Fig.21 降圧コンバータの電流ループ

そのため、PCB レイアウトを設計する際には、以下に挙げる点を特に注意して設計してください。

- ・入力キャパシタは、IC の VIN 端子に可能な限り近く IC と同じ面に配置してください。
- ・PCB 上に使用していないエリアがある場合は、IC や周辺部品の放熱を助けるため GND ノードの銅箔プレーンを配置してください。
- ・SW 等のスイッチングノードは、他ノードへの AC 結合によるノイズの影響が懸念されるため、コイルに可能な限り太く短くトレースしてください。
- ・FB、ITH につながるラインは、SW のノードとは可能な限り離してください。
- ・出力キャパシタは入力から高調波ノイズの影響を避けるため、入力コンデンサから離して配置して下さい。

●アプリケーション部品選定方法

(1) 出力 LC フィルタ一定数 (Buck Converter)

DC/DC コンバータでは、負荷に連続的な電流を供給するために、出力電圧の平滑化用の LC フィルタが必要になります。インダクタンス値の大きなコイルを選択すると、コイルに流れるリップル電流 ΔI_L が小さくなり、出力電圧に発生するリップル電圧が小さくなりますが、過渡応答特性・コイルの物理的サイズ・コスト等において不利です。インダクタンス値の小さなコイルを選択すると、過渡応答特性やコイルのサイズやコストにおいては有利になりますが、コイルのリップル電流が大きくなり、出力電圧におけるリップル電圧が大きくなるというトレードオフの関係になります。ここでは、コイルのリップル電流成分の大きさが、平均出力電流（平均コイル電流）の20%~40%程度となるようにインダクタンス値を選定します。こうすることで、大部分のアプリケーションにて良好な特性が得られます。




Figure.22 インダクタに流れる電流波形




Figure.23 出力 LC フィルタ回路

コイルリップル電流 $\Delta I_L = 30\% \times \text{平均出力電流 (5A)} = 1.5 \text{ [A]}$ とすると、インダクタンス L は、

$$L = \frac{V_{OUT} \times (V_{IN} - V_{OUT}) \times 1}{V_{IN} \times F_{OSC} \times \Delta I_L} = 3.19\mu \div 3.3\mu \text{ [H]}$$

ここで $V_{IN} = 12V$, $V_{OUT} = 3.3V$, $F_{OSC} = 500 \text{ kHz}$,
 F_{OSC} はスイッチング周波数

と計算されます。

なお、使用するコイルの飽和電流は、最大出力電流にコイルリップル電流 ΔI_L の半分を足し合わせた電流よりも大きいものを選択してください。

出力キャパシタ C_{OUT} は、出力リップル電圧特性に影響を与えます。必要とされるリップル電圧特性を満たせるように出力キャパシタ C_{OUT} を選定してください。

出力リップル電圧は以下の式にて算出できます。

$$\Delta V_{RPL} = \Delta I_L \times (R_{ESR} + \frac{1}{8 \times C_{OUT} \times F_{OSC}}) \text{ [V]}$$

ここで R_{ESR} は出力キャパシタの寄生抵抗成分

$C_{OUT} = 44\mu F$, $R_{ESR} = 10m\Omega$ とすると、出力リップル電圧は

$$\Delta V_{RPL} = 1.5 \times (10m + 1 / (8 \times 44\mu \times 500k)) = 23.5mV$$

と計算されます。

また、本 IC は起動時の出力キャパシタに流れ込む突入電流を軽減させるために 1msec[typ]のソフトスタート機能を設けていますが、出力キャパシタ C_{OUT} の容量値が下記の計算値以上に大きくなると正しいソフトスタート波形にならない場合があります。（ソフトスタート時 V_{OUT} オーバershoot等）

バラつき及びマージンを含め、出力キャパシタ C_{OUT} は以下の条件を満たせるように選定してください。


$$C_{OUT} < \frac{I_{OCP}(=6.5A \text{ [min]}) \times T_{SS}(=0.5msec \text{ [min]})}{V_{OUT}} \text{ [F]}$$

ここで I_{OCP} はスイッチ電流制限値、 T_{SS} はソフトスタート時間

注) C_{OUT} については、出力ラインに繋がる部品全ての容量値を合算して下さい。

(2) 出力電圧設定

フィードバック抵抗比によって出力電圧値が設定されます。



$$V_{OUT} = \frac{R1 + R2}{R2} \times 0.8 \quad [V]$$

Figure. 24 フィードバック抵抗回路

(3) 位相補償方法

電流モード制御の降圧 DC/DC コンバータは、エラーアンプと負荷によって形成される 2 つのポールと、位相補償にて付加する 1 つのゼロを持つ、2-pole 1zero システムです。

それぞれのポール・ゼロの極点を適切に配置することで、良好な過渡負荷応答特性と安定性を確保します。

一般的な DC/DC コンバータのボードプロット図を下図に示します。(a)点では、エラーアンプの出力インピーダンスと C_{CMP} 容量によって形成されるポールによってゲインが落ち始めます。その後、(b)点がくるまでに、負荷によるポールをキャンセルするため、 R_{CMP} 抵抗と C_{CMP} 容量によって形成されるゼロを挿入し、ゲイン・位相の変動を相殺します。

次に、具体的な各定数の決定方法を説明します。

位相補償抵抗 R_{CMP} は、DC/DC コンバータのループゲインが 0dB に落ちる時の周波数、クロスオーバー周波数 F_{CRS} を決定します。このクロスオーバー周波数 F_{CRS} を高く設定した場合、良好な過渡負荷応答特性が得られますが、安定性において不利になります。一方、クロスオーバー周波数 F_{CRS} を低く設定した場合は、非常に安定した特性になりますが、過渡負荷応答特性において劣ります。

ここでは、クロスオーバー周波数 F_{CRS} をスイッチング周波数の 1/10 となるように定数を決定します。

(i) 位相補償抵抗 R_{CMP} の選定

位相補償抵抗 R_{CMP} は、次のような式にて求めることができます。

$$R_{CMP} = \frac{2\pi \times V_{OUT} \times F_{CRS} \times C_{OUT}}{V_{FB} \times G_{MP} \times G_{MA}} \quad [\Omega]$$

ここで

V_{OUT} ；出力電圧、 F_{CRS} ；クロスオーバー周波数、 C_{OUT} ；出力キャパシタ、 V_{FB} ；フィードバック基準電圧 (0.8V(TYP))、

G_{MP} ；カレントセンスゲイン (6.8A/V(TYP))、 G_{MA} ；エラーアンプトランスコンダクタンス (400μA/V(TYP))

$V_{OUT}=3.3V$, $F_{CRS}=50kHz$, $C_{OUT}=44\mu F$ として上式に代入する。

$$R_{CMP} = \frac{2\pi \times 3.3 \times 50k \times 44\mu}{0.8 \times 6.8 \times 400\mu} = 20.9k \approx 20k \quad [\Omega]$$

(ii) 位相補償容量 C_{CMP} の選定

位相補償容量 C_{CMP} は、次のような式にて求めることができます。

$$\text{Compensation Capacitor} \quad C_{CMP} = \frac{V_{out} \times C_{out}}{I_{out} \times R_{CMP}} \quad [F]$$

$$\text{Compensation Capacitor} \quad C_{CMP} = \frac{3.3 \times 44\mu}{5 \times 21k} = 1.38n \approx 1500p \quad [F]$$

(最適なゼロ点位置・クロスオーバー周波数はアプリケーションによっても異なります。上式にて定数決定後、実機による最終確認をお願いします。)

(iii) トータルループ安定性について

DC/DC コンバータの安定性を確保するため、十分な位相マージンを持っていることを実機にて確認してください。回路定数のばらつき等を考慮して、ワースト条件において、最低 30° 以上の位相マージンを確保することを推奨します。

また、フィードフォワードキャパシタ C_{RUF} は、 R_{UP} 抵抗と共にゼロを形成し、その限られた周波数領域において位相マージンを押し上げる用途で使われます。また、 C_{RUF} は、 R_{UP} 抵抗値が R_{UP} と R_{DW} の並列合成抵抗値よりも大きい場合に より効果的となります。




Figure.25 位相補償回路




Figure.26 ボード線図

● 入出力等価回路図




Figure.27

●使用上の注意

1)絶対最大定格について

印加電圧及び動作温度範囲等の絶対最大定格を超えた場合、破壊の可能性があります。そのため、VIN 電圧を最大定格付近にて使用の場合は、サージ等の発生によって VIN 電圧が最大定格を超えてしまうことのないよう、入力バイパスコンデンサを IC 直近に配置し、入力容量の増加、VIN-GND 間のツェナー挿入等の十分な対策をお願いします。また、破壊した場合、ショートモードもしくはオープンモード等、特定できませんので絶対最大定格を超えるような特殊モードが想定される場合、ヒューズ等、物理的な安全な対策を施すようお願い致します。

2)GND 電位について

GND 端子の電位はいかなる動作状態においても、最低電位になるようにしてください。

3)熱設計について

実際の使用状態での許容損失(Pd)を考え、十分マージンを持った熱設計を行ってください。

4)端子間ショートと誤装着について

セット基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けた場合、IC が破壊する恐れがあります。また出力間や出力と電源-GND 間に異物が入るなどしてショートした場合についても破壊の可能性があります。

5)強電磁界中での動作について

強電磁界中の御使用では、誤動作をする可能性がありますので、御注意ください。

6)セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組み立て工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

7) 基板パターンについて

VIN は必ず基板上の電源に接続してください。

PGND 及び AGND は必ず基板上の GND に接続してください。

VIN は太く短く配線し、インピーダンスを十分低くしてください。

PGND 及び AGND は太く短く配線し、インピーダンスを十分低くしてください。

DC/DC コンバータの出力電圧は、出力側キャパシタの両端より取り出してください。

DC/DC コンバータは基板パターンや周辺部品により性能が影響を受けますので周辺回路の設計は十分御検討ください。

8) IC の入力ピンについて

本 IC はモノリシック IC であり、各素子間に素子分離の為に P+アイソレーションと、P 基盤を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、端子電圧と GND 電圧が逆転することで寄生ダイオードやトランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND(P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分注意してください。SW 端子につきましては、使用上 GND よりも低い電位になりますので、GND 間に順方向電圧が十分に低いショットキーバリアダイオードを接続し使用してください。




Figure.28 モノリシック IC の簡易構造例

9) 過電流保護回路について

出力には電流能力に応じた過電流保護回路が内部に内蔵されているため、負荷ショート時には IC 破壊を防止しますが、この保護回路は突発的な事故による破壊防止に有効なもので、連続的な保護回路動作、過渡時でのご使用に対応するものではありません。また、電流能力については温度に対して負の特性を持っていますので熱設計時にはご注意ください。

10) 熱遮断回路 (TSD)

チップ温度が $T_j=175^{\circ}\text{C}(\text{typ.})$ になると、サーマルシャットダウン機能が働き DC/DC コンバータはスイッチングを停止します。熱遮断回路(サーマルシャットダウン回路)は、あくまでも熱的暴走から IC を遮断することを目的とした回路であり、セットの保護、及び保障を目的とはしておりません。よって、この回路を動作させて以降の連続使用、及び動作を前提とした使用はしないでください。

11) イネーブル機能について

EN 端子の立ち下げ時におきまして、立ち下げ速度が遅いとチャタリングを起こす可能性があります。出力電圧が残った状態でチャタリング動作が起こると、出力側から入力側へと昇圧動作を行う逆流電流が発生し破壊に至るケースがあります。EN 信号にて ON/OFF 制御を行う場合は $100\mu\text{s}$ 以内に立ち下げるように設定下さい。

12) ASO について

本 IC を使用する際には、出力 Tr が絶対最大定格及び ASO を超えないように設定してください。

13) 起動時の負荷について

本 IC の起動時は、各出力は軽負荷の状態にしてください。

起動時に生じる電源ラインノイズや動作電流によって生じる電圧ドロップを UVLO のヒステリシス幅以下に抑えてください。ヒステリシス幅以上のノイズが入力された場合、誤動作を起こす可能性があります。

14) 外付け素子について

VIN と PGND 間のバイパスコンデンサは ESR の低いセラミックコンデンサを使用し、かつ、できる限り IC 近くに配置してください。インダクタ、キャパシタなどの外付け部品は本仕様で推奨する部品を使用し、できる限り IC 近くに配置してください。特に、大電流が流れる部分においては太く短く配線してください。


15) IC の用途について

本 IC は車載、軍事用途や人命に関わる機器に対する開発を行っておりませんので、左記用途目的での使用は行わないでください。お客様が本 IC を上述する用途にて使用された場合、弊社は当該要求事項を満たしていないことについていかなる責任も負いません。

16) 使用環境について

動作温度範囲は機能動作を保証するものであり、この範囲で LSI の寿命を保証するものではありません。印加電圧・周囲温度・湿度など使用環境により LSI の寿命はディレーティングを持ちますので、ディレーティングを考慮した機器設計を行ってください。

●熱損失について



HTSOP-J8 パッケージ

70 × 70 × 1.6 mm ガラエポ基板実装時

- (1) 四層基板 (銅箔面積 70 mm × 70 mm)
- (2) 二層基板 (銅箔面積 70 mm × 70 mm)
- (3) 二層基板 (銅箔面積 15 mm × 15 mm)
- (4) 一層基板 (銅箔面積 0 mm × 0 mm)


●発注形名情報

B	D	9	C	6	0	1	E	F	J
形名					パッケージ EFJ: HTSOP-J8				

E2
包装、フォーミング仕様 E2: リール状エンボステーピング


●外形寸法図と包装・フォーミング仕様

HTSOP-J8




<包装仕様>

包装形態	エンボステーピング
包装数量	2500pcs
包装方向	E2 (リールを左手に持ち、右手でテープを引き出したときに 製品の1番ピンが左上にくる方向)



※ご発注の際は、包装数量の倍数でお願い致します。

●標印図



●改訂履歴

日付	Revision	改訂内容
2012.12.07	001	新規リリース

ご注意

●一般的な注意事項

- 1) 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
- 2) 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。

●ローム製品取扱い上の注意事項

- 1) 本製品は一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等）への使用を意図して設計・製造されております。従いまして、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険若しくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器、輸送機器、交通機器、航空宇宙機、原子力制御、燃料制御、カーアクセサリを含む車載機器、各種安全装置等）（以下「特定用途」という）へのご使用を検討される際は事前にローム営業窓口までご相談下さいようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。
- 2) 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
- 3) 本製品は一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。従いまして、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂ 等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用。
 - ⑦はんだ付けの後に洗浄を行わない場合（無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実に行うことをお勧め致します）、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。
 - ⑧本製品が結露するような場所でのご使用。
- 4) 本製品は耐放射線設計はなされておられません。
- 5) 本製品単品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態で評価及び確認ください。
- 6) パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及びを実施してください。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
- 7) 許容損失(Pd)は周囲温度(Ta)に合わせてディレーティングして下さい。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、ディレーティングカーブ範囲内であることをご確認ください。
- 8) 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
- 9) 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

●実装及び基板設計上の注意事項

- 1) ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
- 2) はんだ付けはリフローはんだを原則とさせていただきます。なお、フロー方法でのご使用につきましては別途ROOMまでお問い合わせください。
詳細な実装及び基板設計上の注意事項につきましては別途、ROOMの実装仕様書をご確認ください。

●応用回路、外付け回路等に関する注意事項

- 1) 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
- 2) 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。従いまして、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ROOMは一切その責任を負いません。

●静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施の上、絶対最大定格以上の過電圧等が印加されないようにご使用下さい。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

●保管・運搬上の注意事項

- 1) 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ①潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ②推奨温度、湿度以外での保管
 - ③直射日光や結露する場所での保管
 - ④強い静電気が発生している場所での保管
- 2) ROOMの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認した上でご使用頂くことを推奨します。
- 3) 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱いください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
- 4) 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行った上でご使用ください。

●製品ラベルに関する注意事項

本製品に貼付されている製品ラベルにQRコードが印字されていますが、QRコードはROOMの社内管理のみを目的としたものです。

●製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

●外国為替及び外国貿易法に関する注意事項

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ROOMにお問い合わせください。

●知的財産権に関する注意事項

- 1) 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。従いまして、上記第三者の知的財産権侵害の責任、及び本製品の使用により発生するその他の責任に関し、ROOMは一切その責任を負いません。
- 2) ROOMは、本製品又は本資料に記載された情報について、ROOM若しくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。

●その他の注意事項

- 1) ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。
- 2) 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
- 3) 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
- 4) 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
- 5) 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社若しくは第三者の商標又は登録商標です。