

3. Automatul SEQ (procesorul didactic)




Fig 3.7 Organigrama de funcționare a automatului SEQ

Deoarece operează cu un singur tip de microinstrucțiuni (microinstrucțiunea generală), procesorul CISC definit la proiect revendică un automat SEQ simplificat. Simplificările vizează partea de organigramă care corespunde stării 1 a automatului SEQ.

4. Proiectarea blocurilor *hardware* din componenta unitatii de control microprogramate

A. Blocul de selecție index (procesor didactic)

Se proiectează în acord cu indecșii definiți în microinstrucțiunea de ramificație:

MIR ₁₄	MIR ₁₃	Denumire INDEX	Valoare INDEX (valoare binară)											
0	0	INDEX ₁	0	0	0	0	0	0	0	0	0	0	0	0
0	1	INDEX ₂	0	0	0	0	0	IR ₁₄	IR ₁₃	IR ₁₂	IR ₁₁	IR ₁₀	0	0
1	0	INDEX ₃	0	0	0	0	0	0	0	0	IR ₉	IR ₈	0	0
1	1	INDEX ₄	(combinație neutilizată; disponibilă pentru dezvoltări viitoare)											

Tabelul 3.3 Indecșii selectați de câmpul MIR_{14,13} din microinstrucțiune

BLOCUL DE SELECȚIE INDEX intervine în execuția succesorilor JUMPI și respectiv JUMP având rolul de a genera cei trei indecși definiți la 3.4.1 (tabelul 3.3). Deși indecșii definiți în tabelul 3.3 (INDEX₁, INDEX₂ și INDEX₃) sunt pe 12 biți, blocul de selecție index poate fi implementat cu doar 5 multiplexoare 4:1 (figura 3.37). Această simplificare este posibilă deoarece cei trei indecși definiți în tabelul 3.3 diferă doar pe zona biților mediani (IND₆÷IND₂). Biții IND₁₁, IND₁₀, IND₉, IND₈, IND₇, IND₁ și IND₀ au valoarea zero în toți indecșii definiți în tabelul 3.3 (vezi observația de la 3.6).




Fig 3.37 Blocul de selecție index

Succesorii JUMPI și JUMP pot fi codificați doar în microinstrucțiunile de ramificație (vezi tabelele 3.1 și 3.2 de la 3.4.1). Prin urmare, blocul de selecție index trebuie validat cu $MIR_{19}=0$ (dacă în MIR se află o microinstrucțiune de ramificație). Din acest motiv, intrarea de validare \overline{EN} (activă în "0") aferentă celor 5 multiplexoare din figura 3.37 este acționată de bitul MIR_{19} .

Cei doi biți ai câmpului **SELECȚIE INDEX** (biții MIR_{14} , MIR_{13}), aplicați pe intrările de selecție (S_1 și respectiv S_0) ale celor 5 multiplexoare 4:1, selectează cei trei indecși definiți la 3.4.1 (tabelul 3.3). Pe primele trei intrări aferente celor 5 multiplexoare 4:1 sunt aplicați biții corespondenți din cei trei indecși definiți în tabelul 3.3 ($INDEX_1$, $INDEX_2$ și respectiv $INDEX_3$); Pentru că cel de-al patrulea index ($INDEX_4$) este nedefinit în tabelul 3.3, ultima intrare în cele 5 multiplexoare (intrarea 3) este neutilizată.

B. Blocul de selecție a condiției de ramificație (procesor didactic)

Se proiectează în acord cu succesorii definiți în microinstrucțiunea de ramificație (tabelele 3.1 și 3.2):

MIR ₁₈₊₁₅	Mnemonica microinstrucțiunii	Funcția <i>f</i> testată
0 0 0 0	JUMP μ ADR (μ ADR=MIR ₁₁₊₀)	$\neq \overline{\text{MIR}}_{12}, (g=1)$, salt necondiționat
0 0 0 1	IF (N)OP JUMP μ ADR else STEP	$\neq \text{IOP} = \overline{\text{IR}}_{15}$ (clasa de instrucțiuni IOP)
0 0 1 0	IF (N)AM JUMP μ ADR else STEP	$\neq \overline{\text{IR}}_9 \cdot \overline{\text{IR}}_8$ (adresare imediată)
0 0 1 1	IF (N)AD JUMP μ ADR else STEP	$\neq \overline{\text{IR}}_9 \cdot \text{IR}_8$ (adresare directă)
0 1 0 0	IF (N)AI JUMP μ ADR else STEP	$\neq \text{IR}_9 \cdot \overline{\text{IR}}_8$ (adresare indirectă)
0 1 0 1	IF (N)AX JUMP μ ADR else STEP	$\neq \text{IR}_9 \cdot \text{IR}_8$ (adresare indexată)
0 1 1 0	IF (N)INTR JUMP μ ADR else STEP	$\neq \text{INTR}$ (cererea globală de întrerupere)
0 1 1 1	IF (N)ACLOW JUMP μ ADR else STEP	$\neq \text{ACLOW}$ (căderea tensiunii de alimentare)
1 0 0 0	IF (N)CIL JUMP μ ADR else STEP	$\neq \text{CIL}$ (cod ilegal)
1 0 0 1	IF (N)C JUMP μ ADR else STEP	$\neq \text{C}$ (<i>flag-ul Carry</i> din registrul FLAG)
1 0 1 0	IF (N)Z JUMP μ ADR else STEP	$\neq \text{Z}$ (<i>flag-ul Zero</i> din registrul FLAG)
1 0 1 1	IF (N)S JUMP μ ADR else STEP	$\neq \text{S}$ (<i>flag-ul Sign</i> din registrul FLAG)
1 1 0 0	IF (N)V JUMP μ ADR else STEP	$\neq \text{V}$ (<i>flag-ul Overflow</i> din registrul FLAG)
1 1 0 1	Neutilizată (rezervată pentru dezvoltări)	-
1 1 1 0	Neutilizată (rezervată pentru dezvoltări)	-
1 1 1 1	Neutilizată (rezervată pentru dezvoltări)	-

Tabelul 3.1 Succesorii JUMP (codificați în câmpul MIR₁₈₊₁₅), dacă MIR_{14,13}=0,0)

Dacă MIR_{14,13}≠0,0 atunci se va selecta un index diferit de zero (vezi tabelul 3.3). În acest caz saltul se va face la MICROADRESA DE SALT+INDEX (microadresa de bază + indexul selectat). Precizăm din nou că microadresa de bază este codificată în câmpul MIR₁₁₊₀ iar indexul este selectat cu câmpul MIR_{14,13}. Succesorii devin în acest caz JUMPI (salturi indexate). Succesorii JUMPI sunt prezentați în tabelul 3.2

MIR ₁₈₊₁₅	Mnemonica microinstrucțiunii	Funcția <i>f</i> testată
0 0 0 0	JUMPI μ ADR+INDEX (μ ADR=MIR ₁₁₊₀)	$\neq \overline{\text{MIR}}_{12}, (g=1)$, salt necondiționat
0 0 0 1	IF (N)OP JUMPI μ ADR+INDEX else STEP	$\neq \text{IOP} = \overline{\text{IR}}_{15}$ (clasa de instrucțiuni IOP)
0 0 1 0	IF (N)AM JUMPI μ ADR+INDEX else STEP	$\neq \overline{\text{IR}}_9 \cdot \overline{\text{IR}}_8$ (adresare imediată)
0 0 1 1	IF (N)AD JUMPI μ ADR+INDEX else STEP	$\neq \overline{\text{IR}}_9 \cdot \text{IR}_8$ (adresare directă)
0 1 0 0	IF (N)AI JUMPI μ ADR+INDEX else STEP	$\neq \text{IR}_9 \cdot \overline{\text{IR}}_8$ (adresare indirectă)
0 1 0 1	IF (N)AX JUMPI μ ADR+INDEX else STEP	$\neq \text{IR}_9 \cdot \text{IR}_8$ (adresare indexată)
0 1 1 0	IF (N)INTR JUMPI μ ADR+INDEX else STEP	$\neq \text{INTR}$ (cererea globală de întrerupere)
0 1 1 1	IF (N)ACLOW JUMPI μ ADR+INDEX else STEP	$\neq \text{ACLOW}$ (căderea tensiunii de alimentare)
1 0 0 0	IF (N)CIL JUMPI μ ADR+INDEX else STEP	$\neq \text{CIL}$ (cod ilegal)
1 0 0 1	IF (N)C JUMPI μ ADR+INDEX else STEP	$\neq \text{C}$ (<i>flag-ul Carry</i> din registrul FLAG)
1 0 1 0	IF (N)Z JUMPI μ ADR+INDEX else STEP	$\neq \text{Z}$ (<i>flag-ul Zero</i> din registrul FLAG)
1 0 1 1	IF (N)S JUMPI μ ADR+INDEX else STEP	$\neq \text{S}$ (<i>flag-ul Sign</i> din registrul FLAG)
1 1 0 0	IF (N)V JUMPI μ ADR+INDEX else STEP	$\neq \text{V}$ (<i>flag-ul Overflow</i> din registrul FLAG)
1 1 0 1	Neutilizată (rezervată pentru dezvoltări)	-
1 1 1 0	Neutilizată (rezervată pentru dezvoltări)	-
1 1 1 1	Neutilizată (rezervată pentru dezvoltări)	-

Tabelul 3.2 Succesorii JUMPI (codificați în câmpul MIR₁₈₊₁₅), dacă MIR_{14,13}≠0,0)

Blocul de selecție a condiției de ramificație (figura 3.38) generează funcția globală de ramificație **g**.




Fig 3.38 Blocul de selecție a condiției de ramificație

Acest bloc are rol în execuția succesorilor condiționați din cadrul microinstrucțiunilor de ramificație (tabelele 3.1 și respectiv 3.2). Prin urmare, blocul este validat cu $MIR_{19}=0$ (dacă în MIR se află o microinstrucțiune de ramificație).

Multiplexorul 16:1 din figura 3.38 generează funcția de ramificație **f** (selectând întocmai condițiile cuprinse în tabelele 3.1 și respectiv 3.2). Pe baza funcției **f** și a bitului MIR_{12} (\bar{T}/F) se generează funcția globală de ramificație $g=f \oplus MIR_{12}$ (vezi 3.4.1). De altfel, tabelele 3.1 și 3.2 sunt identice din punctul de vedere al condițiilor testate; diferența între cele două tabele o face INDEX-ul (care are valoarea zero în cazul tabelului 3.1 și respectiv diferită de zero în cazul tabelului 3.2)

În tabelele 3.1 și 3.2, în afară de primul succesor, toți ceilalți succesorii sunt condiționați. Succesorii condiționați au forma generică:

SUCCESOR1 else SUCCESOR2

Dacă condiția testată (pe fals sau pe adevărat) este îndeplinită, atunci BLOCUL DE SELECȚIE CONDIȚIE DE RAMIFICAȚIE generează $g=1$. În consecință, se execută SUCCESOR1. Dacă condiția testată este neîndeplinită, atunci BLOCUL DE SELECȚIE CONDIȚIE DE RAMIFICAȚIE generează $g=0$. În consecință, se execută SUCCESOR2.

Pentru toate cele 12 microinstrucțiuni în discuție (tabelele 3.1 și respectiv 3.2), SUCCESOR1 este JUMPI $\mu\text{ADR}+\text{INDEX}$ (respectiv JUMP μADR dacă INDEX-ul selectat are valoarea zero), iar SUCCESOR2 este STEP.

După cum s-a arătat la 3.4.1.B, execuția succesorului de salt indexat JUMPI $\mu\text{ADR}+\text{INDEX}$ se realizează prin operația:

$$MAR \leftarrow MIR_{11 \div 0} + \text{INDEX} \mid \text{selectat cu } MIR_{14,13}$$

În acord cu cele prezentate la 3.4.1.A, execuția succesorului JUMP μADR se realizează prin operația:

$$MAR \leftarrow MIR_{11 \div 0}$$

iar, execuția succesorului STEP se realizează prin operația:

$$\text{MAR} \leftarrow \text{MAR} + 1$$

Funcția g este testată de către automatul SEQ (vezi figurile 3.7 și 3.17). Dacă $g=1$, SEQ va activa comanda LdMAR (necesară execuției succesorilor JUMPI $\mu\text{ADR} + \text{INDEX}$ și respectiv JUMP μADR). Dacă $g=0$ (dacă condiția testată este neîndeplinită), SEQ va activa comanda +1MAR (necesară execuției succesorului STEP); se va trece astfel secvențial la următoarea microinstrucțiune.

Observație:

Primul succesor din tabelele 3.1 și respectiv 3.2 este necondiționat (JUMP μADR în tabelul 3.1 și respectiv JUMPI $\mu\text{ADR} + \text{INDEX}$ în tabelul 3.2). Pentru ca aceste salturi (necondiționate!) să fie executate corect, SEQ trebuie să încarce microadresa de salt în MAR, prin activarea comenzii LdMAR. În conformitate cu organigrama din figura 3.7, SEQ activează comanda LdMAR numai dacă funcția globală de ramificație g are valoarea 1. Prin urmare, pentru acești succesor de salt necondiționat, în figura 3.38 se generează (se forțează) $g=1$, printr-un mic artificiu care poate fi rezumat astfel:

-Cei doi succesor necondiționați (primii succesor din tabelele 3.1 și 3.2) sunt selectați cu $\text{MIR}_{18 \div 15} = 0000_2$

-Dacă $\text{MIR}_{18 \div 15} = 0000_2$, pe ieșirea multiplexorului din figura 3.38, rezultă $f = \overline{\text{MIR}}_{12}$

-În aceste condiții, la ieșirea porții SAU-EXCLUSIV (din figura 3.38) rezultă:

$$g = \overline{\text{MIR}}_{12} \oplus \text{MIR}_{12} = 1$$

Prin acest artificiu, primii succesor din tabelele 3.1 și respectiv 3.2 devin necondiționați.

C. Decodificatoarele de microcomenzi (procesorul didactic)

Se proiectează în acord cu câmpurile generatoare de microcomenzi definite în microinstrucțiunile de transfer sincron și respectiv asincron:

19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
I	O	SURSA SBUS	SURSA DBUS	OPERAȚIE ALU	SURSA RBUS	DESTINAȚIE RBUS	„OTHER OPERATIONS”												
		NONE	NONE	SBUS	NONE	NONE	NOP												
		PdIR[OP]	PdM	SBUS	PdALU	PmIR	(Cin, PdCOND)												
		PdIR[IND]	PdM	DBUS	PdIVR	PmA	(INTA, -2SP)												
		PdA	PdRG	SUM	PdFLAG	PmSP	PdCOND												
		PdSP	PdRG	AND	PdADR	PmM	Cin												
		PdOs	PdPC	OR	-	PmRG	PmFLAG												
		PdIs	PdOd	XOR	-	PmPC	+2SP												
		-	PdId	INV	-	PmADR	-2SP												

A. Formatul microinstrucțiunii de transfer sincron

Microcomenzile (**C_L**) se generează prin decodificarea câmpurilor microinstrucțiunilor de transfer (sincron și asincron). Microcomenzile generate din microinstrucțiunea de transfer sincron sunt activate în starea ST₁ a automatului SEQ. Comanda pe care am prevăzut-o pentru validarea (activarea) acestor microcomenzi este EN₁ (vezi organigrama SEQ descrisă la 3.5.1). Microinstrucțiunea de transfer asincron generează microcomenzi în stările ST₁ (comenzile codificate în câmpul SHIFT & OTHER OPERATIONS) și respectiv ST₃ (comenzile codificate în cele patru câmpuri: SURSA SBUS, SURSA DBUS, OPERAȚIE ALU și SURSA RBUS, câmpuri care au semnificație numai dacă în câmpul MEMORY OPERATION este codificată microcomanda WRITE). Pentru validarea (activarea) microcomenzilor pe durata stării ST₃ a automatului am prevăzut comanda EN₃ (vezi organigrama SEQ descrisă la 3.5.1). La implementarea BLOCULUI DE DECODIFICARE MICROCOMENZI trebuie ținut cont de ambele surse de generare. Remintim faptul că și automatul SEQ, în stările ST₂ și ST₃, activează în mod direct câteva microcomenzi prin care controlează transferul procesor-memorie (vezi figurile 3.11 și 3.7 cu descrierile aferente).

Exemplu: Generarea microcomenzilor pentru selecția sursei pe SBUS, DBUS, RBUS și pentru ALU

Microcomenzile pentru selecția sursei pe SBUS, DBUS, RBUS și pentru ALU sunt codificate în microinstrucțiunile de transfer sincron și respectiv asincron, în câmpurile: SURSA SBUS, SURSA DBUS, SURSA RBUS și OPERAȚIE ALU (vezi figurile 3.3 și 3.4 și tabelele 3.4, 3.5, 3.6 și 3.7).

Toate aceste microcomenzi sunt de tip nivel și se generează din două surse:

- din microinstrucțiunea de transfer sincron, în starea ST₁ a automatului SEQ.
- din microinstrucțiunea de transfer asincron, în starea ST₃ a automatului SEQ, dacă în câmpul MEMORY OPERATION din această microinstrucțiune este codificată microcomanda WRITE (MIR_{5,4}=1,1). În acest caz, comenzile în discuție vor emite pe RBUS datele de scris în memorie (vezi paragraful C3.3 de la 3.5.1).

Pentru decodificarea celor patru câmpuri (SURSA SBUS, SURSA DBUS, OPERAȚIE ALU și SURSA RBUS) vom utiliza decodificatoare 3:8 (figura 3.32). Cele patru decodificatoare decodifică, în ordine, cele patru câmpuri menționate. Validarea celor patru decodificatoare este realizată cu semnalul:

$$EN = EN_1 + EN_3 \quad (3.26)$$

Ecuția (3.26) reunește cele două surse de generare descrise mai sus; EN₁ validează sursa a) iar EN₃ validează sursa b). Comenzile EN₁ și EN₃ sunt activate de automatul SEQ, în stările ST₁ și respectiv ST₃ (vezi 3.5.1).

Observații:

1. Validarea EN_1 operează (în starea ST_1 a automatului SEQ) atât pentru microinstrucțiunea de transfer sincron cât și pentru cea de transfer asincron (vezi 3.5.1). Validarea EN_3 operează (în starea ST_3 a automatului SEQ , numai pentru microinstrucțiunea de transfer asincron și numai dacă în această microinstrucțiune este codificată microcomanda $WRITE$. Prin urmare, în cazul unei microinstrucțiuni de transfer asincron, comenzile codificate în cele patru câmpuri sunt activate de două ori succesiv: mai întâi în starea ST_1 a automatului SEQ și apoi în starea ST_3 , când trebuie emise pe $RBUS$ ($MBUS$) datele de scris în memorie. Validarea în ST_1 nu este necesară dar nu deranjează. Noi chiar vom exploata această succesiune de două validări în microrutinele de execuție aferente instrucțiunilor $INC\ src$ și respectiv $DEC\ src$, plasate la etichetele INC și respectiv DEC în cadrul microprogramului de emulere (vezi 3.8.2). În cadrul celor două microrutine, printr-o singură microinstrucțiune de transfer asincron, care conține microcomenzile $WRITE$ (codificată în câmpul $MEMORY\ OPERATION$) și respectiv $PdCOND$ (codificată în câmpul $SHIFT\&\ OTHER\ OPERATIONS$), vom reuși să scriem în memorie (microcomanda $WRITE$) valoarea $src+1$ (la instrucțiunea INC), respectiv $src-1$ (la instrucțiunea DEC) și să poziționăm flag-urile de condiții (microcomanda $PdCOND$) în acord cu rezultatul incrementării; $PdCOND$ operează în starea ST_1 a automatului SEQ iar $WRITE$ în starea ST_3 .
2. Câmpurile $SURSA\ SBUS$, $SURSA\ DBUS$, $SURSA\ RBUS$ și $OPERAȚIE\ ALU$ ocupă aceleași poziții binare atât în microinstrucțiunea de transfer sincron cât și în cea de transfer asincron. Această suprapunere a avut drept scop simplificarea implementării hardware a decodificatoarelor aferente celor patru câmpuri (figura 3.32).




Fig 3.32 Generarea microcomenzilor pentru selecția sursei pe SBUS, DBUS, RBUS și a microcomenzilor pentru unitatea ALU