3. Automatul SEQ (procesorul didactic)




Fig 3.7 Organigrama de funcționare a automatului SEQ

Deoarece opereaza cu un singur tip de microinstructiune (microinstructiunea generala), procesorul CISC definit la proiect revendica un automat SEQ simplificat. Simplificarile vizeaza partea de organigrama care corespunde starii 1 a automatului SEQ.

4. Proiectarea blocurilor hardware din componenta unitatii de control microprogramate

A. Blocul de selecție index (procesor didactic)

Se proiecteaza in acord cu indecsii definiti in microinstructiunea de ramificatie:

MIR ₁₄	MIR ₁₃	Denumire INDEX	Valoare INDEX (valoare binară)											
0	0	INDEX ₁	0	0	0	0	0	0	0	0	0	0	0	0
0	1	INDEX ₂	0	0	0	0	0	IR ₁₄	IR ₁₃	IR ₁₂	IR ₁₁	IR ₁₀	0	0
1	0	INDEX ₃	0	0	0	0	0	0	0	0	IR ₉	IR ₈	0	0
1	1	INDEX ₄	(combinație neutilizată; disponibilă pentru dezvoltări viitoare)											

Tabelul 3.3 Indecșii selectați de câmpul MIR_{14,13} din microinstrucțiune

BLOCUL DE SELECȚIE INDEX intervine în execuția succesorilor JUMPI și respectiv JUMP având rolul de a genera cei trei indecși definiți la 3.4.1 (tabelul 3.3). Deși indecșii definiți în tabelul 3.3 (INDEX₁, INDEX₂ și INDEX₃) sunt pe 12 biți, blocul de selecție index poate fi implementat cu doar 5 multiplexoare 4:1 (figura 3.37). Această simplificare este posibilă deoarece cei trei indecși definiți în tabelul 3.3 diferă doar pe zona biților mediani (IND₆÷IND₂). Biții IND₁₁, IND₁₀, IND₉, IND₈, IND₇, IND₁ și IND₀ au valoarea zero în toți indecșii definiți în tabelul 3.3 (vezi observația de la 3.6).




Fig 3.37 Blocul de selecție index

Succesorii JUMPI și JUMP pot fi codificați doar în microinstrucțiunile de ramificație (vezi tabelele 3.1 și 3.2 de la 3.4.1). Prin urmare, blocul de selecție index trebuie validat cu MIR₁₉=0 (dacă în MIR se află o microinstrucțiune de ramificație). Din acest motiv, intrarea de validare $\overline{\text{EN}}$ (activă în "0") aferentă celor 5 multiplexoare din figura 3.37 este acționată de bitul MIR₁₉.

Cei doi biți ai câmpului SELECȚIE INDEX (biții MIR₁₄, MIR₁₃), aplicați pe intrările de selecție (S_1 și respectiv S_0) ale celor 5 multiplexoare 4:1, selectează cei trei indecși definiți la 3.4.1 (tabelul 3.3). Pe primele trei intrări aferente celor 5 multiplexoare 4:1 sunt aplicați biții corespondenți din cei trei indecși definiți în tabelul 3.3 (INDEX₁, INDEX₂ și respectiv INDEX₃); Pentru că cel de-al patrulea index (INDEX₄) este nedefinit în tabelul 3.3, ultima intrare în cele 5 multiplexoare (intrarea 3) este neutilizată.

B. Blocul de selecție a condiției de ramificație (procesor didactic)

Se proiecteaza in acord cu succesorii definiti in microinstructiunea de ramificatie (tabelele 3.1 si 3.2):

MIR _{18÷15}	Mnemonica microinstrucțiunii	Funcția <i>f</i> testată			
0000	JUMP µADR (µADR=MIR _{II+D})	$ \neq \overline{MIR}_{12}$, $(g=1)$, salt necondiționat			
0001	IF (N)IOP JUMP µADR else STEP	ÆIDP= TR ₁₅ (clasa de instrucțiuni IDP)			
0010	IF (N)AM JUMP µADR else STEP	$\neq \overline{\Pi}_9 \bullet \overline{\Pi}_8$ (adresare imediată)			
0011	IF (N)AD JUMP µADR else STEP	⊭ IR ₉ •IR ₈ (adresare directă)			
0100	IF (N)AI JUMP µADR else STEP	ÆIRg• ĪR ₈ (adresare indirectă)			
0101	IF (N)AX JUMP µADR else STEP	ÆIRg•IR8 (adresare indexată)			
0110	IF (N)INTR JUMP µADR else STEP	⊱INTR (cererea globală de întrerupere)			
0111	IF (N)ACLOW JUMP µADR else STEP	ÆACLOW (căderea tensiunii de alimentare)			
1000	IF (N)CIL JUMP µADR else STEP	⊱ CIL (cod ilegal)			
1001	IF (N)C JUMP µADR else STEP	ÆC (<i>flag</i> -ul <i>Carry</i> din registrul FLAG)			
1010	IF (N)Z JUMP µADR else STEP	<i>f</i> =Z (<i>flag</i> -ul <i>Zero</i> din registrul FLAG)			
1011	IF (N)S JUMP µADR else STEP	ÆS (<i>flag</i> -ul <i>Sign</i> din registrul FLAG)			
1100	IF (N)V JUMP µADR else STEP	<i>f</i> =V (<i>flag</i> -ul <i>Overflow</i> din registrul FLAG)			
1101	Neutilizată (rezervată pentru dezvoltări)	-			
1110	Neutilizată (rezervată pentru dezvoltări)	-			
1111	Neutilizată (rezervată pentru dezvoltări)	-			

Tabelul 3.1 Succesorii JUMP (codificați în câmpul $MIR_{18 \div 15}$), dacă $MIR_{14,13}$ =0,0)

Dacă $MIR_{14,13}\neq 0,0$ atunci se va selecta un index diferit de zero (vezi tabelul 3.3). În acest caz saltul se va face la MICROADRESA DE SALT+INDEX (microadresa de bază + indexul selectat). Precizăm din nou că microadresa de bază este codificată în câmpul $MIR_{11\pm0}$ iar indexul este selectat cu câmpul $MIR_{14,13}$. Succesorii devin în acest caz JUMPI (salturi indexate). Succesorii JUMPI sunt prezentați în tabelul 3.2

MIR 18÷15	Mnemonica microinstrucțiunii	Funcția f testată			
0000	JUMPI µADR+INDEX (µADR=MIR _{II+0})	$ \neq \overline{MIR}_{12}$, $(g=1)$, salt necondiționat			
0001	IF (N)IOP JUMPI µADR+INDEX else STEP	Æ10P=1R15 (clasa de instrucțiuni 10P)			
0010	IF (N)AM JUMPI µADR+INDEX else STEP	⊭			
0011	IF (N)AD JUMPI µADR+INDEX else STEP	≠ IR ₉ •IR ₈ (adresare directă)			
0100	IF (N)AI JUMPI µADR+INDEX else STEP	ÆIRg• IR8 (adresare indirectă)			
0101	IF (N)AX JUMPI µADR+INDEX else STEP	∕=lRg•lR8 (adresare indexată)			
0110	IF (N)INTR JUMPI µADR+INDEX else STEP	ÆINTR (cererea globală de întrerupere)			
0111	IF (N)ACLOW JUMPI µADR+INDEX else STEP	ÆACLOW (căderea tensiunii de alimentare)			
1000	IF (N)CIL JUMPI µADR+INDEX else STEP	ÆCIL (cod ilegal)			
1001	IF (N)C JUMPI µADR+INDEX else STEP	<i>f</i> =C (<i>flag</i> -ul <i>Carry</i> din registrul FLAG)			
1010	IF (N)Z JUMPI µADR+INDEX else STEP	<i>f</i> =Z (<i>flag</i> -ul <i>Zero</i> din registrul FLAG)			
1011	F (N) JUMPI µADR+NDEX else STEP	ÆS (<i>flag</i> -ul <i>Sign</i> din registrul FLAG)			
1100	IF (N)V JUMPI µADR+INDEX else STEP	<i>f</i> =V (<i>flag</i> -ul <i>Overflow</i> din registrul FLAG)			
1101	Neutilizată (rezervată pentru dezvoltări)	-			
1110	Neutilizată (rezervată pentru dezvoltări)	-			
1111	Neutilizată (rezervată pentru dezvoltări)	-			

Tabelul 3.2 Succesorii JUMPI (codificaţi în câmpul MIR₁₈₊₁₅), dacă MIR_{14,13}≠0,0)

Blocul de selectie a conditiei de ramificatie (figura 3.38) genereză functia globală de ramificatie q.




Fig 3.38 Blocul de selecție a condiției de ramificație

Acest bloc are rol în execuția succesorilor condiționați din cadrul microinstrucțiunilor de ramificație (tabelele 3.1 și respectiv 3.2). Prin urmare, blocul este validat cu MIR₁₉=0 (dacă în MIR se află o microinstrucțiune de ramificație).

Multiplexorul 16:1 din figura 3.38 generează funcția de ramificație \mathbf{f} (selectând întocmai condițiile cuprinse în tabelele 3.1 și respectiv 3.2). Pe baza funcției \mathbf{f} și a bitului MIR₁₂ ($\overline{\mathsf{T}}/\mathsf{F}$) se generează funcția globală de ramificație $\mathbf{g}=\mathbf{f}\oplus\mathsf{MIR}_{12}$ (vezi 3.4.1). De altfel, tabelele 3.1 și 3.2 sunt identice din punctul de vedere al condițiilor testate; diferența între cele două tabele o face INDEX-ul (care are valoarea zero în cazul tabelului 3.1 și respectiv diferită de zero în cazul tabelului 3.2)

În tabelele 3.1 și 3.2, în afară de primul succesor, toți ceilalți succesori sunt condiționați. Succesorii condiționați au forma generică:

SUCCESOR1 else SUCCESOR2

Dacă condiția testată (pe fals sau pe adevărat) este îndeplinită, atunci BLOCUL DE SELECȚIE CONDIȚIE DE RAMIFICAȚIE generează g=1. În consecință, se execută SUCCESOR1. Dacă condiția testată este neândeplinită, atunci BLOCUL DE SELECȚIE CONDIȚIE DE RAMIFICAȚIE generează g=0. În consecință, se execută SUCCESOR2.

Pentru toate cele 12 microinstrucțiuni în discuție (tabelele 3.1 şi respectiv 3.2), SUCCESOR1 este JUMPI μADR+INDEX (respectiv JUMP μADR dacă INDEX-ul selectat are valoarea zero), iar SUCCESOR2 este STEP.

După cum s-a arătat la 3.4.1.B, execuția succesorului de salt indexat JUMPI $\mu ADR+INDEX$ se realizează prin operația:

În acord cu cele prezentate la 3.4.1.A, execuția succesorului JUMP µADR se realizează prin operația:

iar, execuția succesorului STEP se realizează prin operația:

Funcția g este testată de către automatul SEQ (vezi figurile 3.7 și 3.17). Dacă g=1, SEQ va activa comanda LdMAR (necesară execuției succesorilor JUMPI μADR+INDEX și respectiv JUMP μADR). Dacă g=0 (dacă condiția testată este neândeplinită), SEQ va activa comanda +1MAR (necesară execuției succesorului STEP); se va trece astfel secvențial la următoarea microinstrucțiune.

Observație

Primul succesor din tabelele 3.1 şi respectiv 3.2 este necondiționat (JUMP µADR în tabelul 3.1 şi respectiv JUMPI µADR+INDEX în tabelul 3.2). Pentru ca aceste salturi (necondiționate!) să fie executate corect, SEQ trebuie să încarce microadresa de salt în MAR, prin activarea comenzii LdMAR. În conformitate cu organigrama din figura 3.7, SEQ activează comanda LdMAR numai dacă funcția globală de ramificație g are valoarea 1. Prin urmare, pentru acești succesori de salt necondiționat, în figura 3.38 se generează (se forțează) g=1, printr-un mic artificiu care poate fi rezumat astfel:

- -Cei doi succesori necondiționați (primii succesori din tabelele 3.1 și 3.2) sunt selectați cu MIR_{18÷15}=0000₂
- -Dacă MIR_{18÷15}=00002, pe ieșirea multiplexorului din figura 3.38, rezultă f = MIR₁₂
- -În aceste condiții, la ieșirea porții SAU-EXCLUSIV (din figura 3.38) rezultă:

$$g = \overline{MIR}_{12} \oplus MIR_{12} = 1$$

Prin acest artificiu, primii succesori din tabelele 3.1 și respectiv 3.2 devin necondiționați.

C. Decodificatoarele de microcomenzi (procesorul didactic)

Se proiecteaza in acord cu campurile generatoare de microcomenzi definite in microinstructiunile de transfer sincron si respectiv asincron:

19	18	17 16 15	14 13 12	11 10 9	8 7 6	5 4 3	2 1 0	
1	O SURSASBUS		SURSA DBUS	OPERAȚIE Alu	SURSA RBUS	DESTINAȚIE Rbus	"OTHER Operations"	
		NONE	NONE	SBNZ	NONE	NONE	NOP	
		PdIR(OP)	PdM	<u>SBN2</u>	PdALU	PmIR	(Cin,PdCOND)	
		PdIR(IND)	Pd M	DBUS	PdIVR	PmA	(INTA,-2SP)	
		PdA	PdRG	MUZ	PdFLAG	PmSP	PdCOND	
		PqSb	Pd RG	AND	Pd ADR	PmM	Cin	
		PdOs	PdPC	OR	-	PmRG	PmFLAG	
		Pd-1s	PdOd	XOR	-	PmPC	+2SP	
		-	Pd-1d	INV	-	PmADR	-2SP	

A. Formatul microinstrucţiunii de transfer sincron

Microcomenzile (C_L) se generează prin decodificarea câmpurilor microinstrucțiunilor de transfer (sincron şi asincron). Microcomenzile generate din microinstrucțiunea de transfer sincron sunt activate în starea ST_1 a automatului SEQ. Comanda pe care am prevăzut-o pentru validarea (activarea) acestor microcomenzi este EN_1 (vezi organigrama SEQ descrisă la 3.5.1). Microinstrucțiunea de transfer asincron generează microcomenzi în stările ST_1 (comenzile codificate în câmpul SHIFT & OTHER OPERATIONS) și respectiv ST_3 (comenzile codificate în cele patru câmpuri: SURSA SBUS, SURSA DBUS, SURSA SBUS, SURSA SURSA

Exemplu: Generarea microcomenzilor pentru selecția sursei pe SBUS, DBUS, RBUS și pentru ALU

Microcomenzile pentru selecția sursei pe SBUS, DBUS, RBUS și pentru ALU sunt codificate în microinstrucțiunile de transfer sincron și respectiv asincron, în câmpurile: SURSA SBUS, SURSA DBUS, SURSA RBUS și OPERAŢIE ALU (vezi figurile 3.3 și 3.4 și tabelele 3.4, 3.5, 3.6 și 3.7).

Toate aceste microcomenzi sunt de tip nivel și se generează din două surse:

- a) din microinstrucțiunea de transfer sincron, în starea ST₁ a automatului SEQ.
- b) din microinstrucțiunea de transfer asincron, în starea ST₃ a automatului SEQ, dacă în câmpul MEMORY OPERATION din această microinstrucțiune este codificată microcomanda WRITE (MIR_{5,4}=1,1). În acest caz, comenzile în discuție vor emite pe RBUS datele de scris în memorie (vezi paragraful C3.3 de la 3.5.1).

Pentru decodificarea celor patru câmpuri (SURSA SBUS, SURSA DBUS, OPERAȚIE ALU și SURSA RBUS) vom utiliza decodificatoare 3:8 (figura 3.32). Cele patru decodificatoare decodifică , în ordine, cele patru câmpuri menționate. Validarea celor patru decodificatoare este realizată cu semnalul:

$$EN=EN_1+EN_3 \tag{3.26}$$

Ecuația (3.26) reunește cele două surse de generare descrise mai sus; EN_1 validează sursa a) iar EN_3 validează sursa b). Comenzile EN_1 și EN_3 sunt activate de automatul SEQ, în stările ST_1 și respectiv ST_3 (vezi 3.5.1).

Observații:

- 1. Validarea EN₁ operează (în starea ST₁ a automatului SEQ) atât pentru microinstrucțiunea de transfer sincron cât și pentru cea de transfer asincron (vezi 3.5.1). Validarea EN₃ operează (în starea ST₃ a automatului SEQ, numai pentru microinstrucțiunea de transfer asincron și numai dacă în această microinstrucțiune este codificată microcomanda WRITE. Prin urmare, în cazul unei microinstrucțiuni de transfer asincron, comenzile codificate în cele patru câmpuri sunt activate de două ori succesiv: mai întâi în starea ST₁ a automatului SEQ și apoi în starea ST₃, când trebuie emise pe RBUS (MBUS) datele de scris în memorie. Validarea în ST₁ nu este necesară dar nu deranjează. Noi chiar vom exploata această succesiune de două validări în microrutinele de execuție aferente instrucțiunilor INC src și respectiv DEC src, plasate la etichetele INC și respectiv DEC în cadrul microprogramului de emulere (vezi 3.8.2). În cadrul celor două microrutine, printr-o singură microinstrucțiune de transfer asincron, care conține microcomenzile WRITE (codificată în câmpul MEMORY OPERATION) și respectiv PdCOND (codificată în câmpul SHIFT& OTHER OPERATIONS), vom reuși să scriem în memorie (microcomanda WRITE) valoarea src+1 (la instrucțiunea INC), respectiv src-1 (la instrucțiunea DEC) și să poziționăm flag-urile de condiții (microcomanda PdCOND) în acord cu rezultatul încrementării; PdCOND operează în starea ST₁ a automatului SEQ iar WRITE în starea ST₃.
- 2. Câmpurile SURSA SBUS, SURSA DBUS, SURSA RBUS și OPERAȚIE ALU ocupă aceleași poziții binare atât în microinstrucțiunea de transfer sincron cât și în cea de transfer asincron. Această suprapunere a avut drept scop simplificarea implementării hardware a decodificatoarelor aferente celor patru câmpuri (figura 3.32).




Fig 3.32 Generarea microcomenzilor pentru selecţia sursei pe SBUS, DBUS, RBUS şi a microcomenzilor pentru unitatea ALU