Minimales Z80 System

Nach dem Z80 Tester wollte ich schon lange mal ein richtiges, **minimales** Z80 System (Einplatinencomputer) bauen. Ein bestimmtes Ziel sollte das System nicht verfolgen. Hauptsache Z80, Rom, Ram und I/O. Ideal zum reinschnuppern und um ggf. mal spaeter mit Logikanalyzer dran zu arbeiten. Trotz alle dem, kann man schon ein Menge aus so einem kleinem System herausholen. Wuerfel; Mastermind; 4 gewinnt oder im Prinzip sogar ein Schachspiel sollten moeglich sein.

Pin 16,17,24,25 der Z80 CPU an +5V legen - und GND + VCC ebenfalls nicht vergessen.


In der Lektuere "Mikrocomputer selbstgebaut und programmiert" von Rolf Dieter Klein (SEHR empfehlenswert!) und verschiedenen Z80 Systemen aus dem Internet (http://www.z80.info/z80_mp.htm), habe ich mich zu folgender Startkonfiguration entschieden.

Z80 CPU (war klar ne ;-)


4093 Oszillator (R=10k; C=1nf; f=ca. 500khz)

Rom = 27C256 32k Eprom Ram = 62256 32k SRam

4093 Oszillator:




Mit A15 kenn direkt selektiert werden, ob Rom (A15=0) oder Ram (A15=1) angesprochen werden soll. Zur Selektion habe ich /MREQ + A15 ueber 74HCT32 und einem Inverter aus 4093 wie folgt verschaltet:





Um nicht unnötige Leitungen von Z80 zu Rom UND Ram extra legen zu müssen, bin ich bei dem SRam von altem Cache SRam in schmaler Bauform ausgegangen und konnte so das SRam innerhalb des Romsockels packen und die korrespondierenden Leitungen (D0 - D7; A0 - A13) direkt über eine Lötbrücke verbinden. Lediglich A14, /OE, /CE, /WE, VPP müssen getrennt bleiben und separat angesteuert werden.

Bild der Daten- und Adressbusverbindungen von Lötseite betrachtet!:





Aufbaubild Top 1:






Unterseite 2 - Rom/Ram Selekt:






Unterseite 4 - Adressleitungen:







Zum ersten Test habe ich ein Eprom gebrannt mit lauter 00 (NOP) bis auf am Ende 16 x \$76 (HALT). Die gruene LED zeigt +5V an. Die rote LED den /HALT Zustand. Diese sollte bei 500khz und knapp 32760 NOP's nach ca. 1-2s leuchten (Nach Reset). Aber nichts..??

Habe mir dann ein NOP Stecker gebaut mit Blink-LED an A3 und durch Parallelschaltung des 10nF mit 1,5uF den Takt auf wenige Hz stark verlangsamt.. die Blink-LED blinkte auch brav.. alle Verbindungen mehrfach kontolliert.. kein Fehler zu finden.. erstmal zur Seite gelegt fuer ein paar Tage (das ist immer genau das Richtige in so einem Fall!!).

Hatte ich die rote LED selbst geprueft und Masse unten dran gehalten.. LED leuchtete = alles ok.. dann spaeter hatte ich das Problem gefunden.. alles lief bestens, nur die LED hatte keine leitende Verbindung zum /HALT Pin der Z80!


Mist! War so direkt nicht zu sehen (und meine Augen sind leider auch nicht mehr die besten..).

Soweit so gut.. bis hierhin scheint es ersteinmal zu laufen..

Schritt 2 - SRam:

SRam bestücken und Ram Testprogramm im Eprom brennen. Wenn Ram nicht ok, /HALT ansonsten immer wieder Ram testen (nur 1 Zelle).. Als Lebenszeichen aktiviere ich /IORQ und zeige das ueber eine gelbe LED an.


Code:



Schritt 3 - I/O - Output:

Ouput ueber 8-fach Tristate Latch 74HCT374 (74HCT373 geht auch), gesteuert ueber /IORQ + /WR. D0-D6 über 560Ohm Widerstaende an eine 7 Segment LED Anzeige mit gemeinsamer Anode. /OE des 74LS374 fest auf GND. Selektsignal an CP/CLK Pin 11.

Selektion:



7-Segment Display:

$$f\left(\frac{a}{3}\right)b$$

$$e\left(\frac{b}{3}\right)b$$

$$e\left(\frac{b}{3}\right)b$$

$$e-0 \quad 0-d \quad 00-d$$

$$e-0 \quad 0-d \quad 1-d$$

$$e-0 \quad 0-c \quad 2-d$$

$$e-0 \quad 0-g \quad 3-d$$

$$f-0 \quad 0-b \quad 4-e$$

$$a-0 \quad 0+5$$


$$a-0 \quad 0+5$$


$$b(a-g)$$

$$a \quad 0 \quad 0+5$$


$$a \quad 0 \quad 0+5$$

Top 3:





Bottom 6 - D0-D6 und Q0-Q6:



```
Ramtest mit Zaehler (1x Ramtest 8000h - ffffh ca. 1, x min):
            0:
                                            cpu z80
      1/
       2/
                0:
                                            org 0
       3/
               0 : 01 36 00
                                   init:
                                            ld bc,led0 ;bc points to ledn
                3 : 16 OB
                                            ld d,10
       4/
                                                          ;count runs 0-9 loop
                5 : 0A
                                            ld a, (bc)
       5/
                                            ld a,(led0) ;11000000b
                6:
       6/
       7/
                6 : D3 00
                                            out (0),a
               8:
      8/
                                   start:
               8 : 21 00 F0
      9/
                                            ld hl,08000h ; mem start
               в:
     10/
                                   ramtst:
     11/
               B : 3E 55
                                            ld a,55h
               D: 77
                                            ld (hl),a
     12/
     13/
              E : 7E
                                            ld a, (hl)
               F : FE 55
     14/
                                            cp 55h
                                            jp nz,fail
     15/
              11 : C2 35 00
     16/
               14 : 3E AA
                                            ld a, Oaah
              16 : 77
                                            ld (hl),a
     17/
     18/
              17 : 7E
                                            ld a, (hl)
     19/
              18 : FE AA
                                            cp Oaah
                                            jp nz,fail
     20/
               1A : C2 35 00
              1D :
     21/
     22/
              1D : 23
                                            inc hl
                                                         ;mem end ffffh -> 0
              1E : 7C
     23/
                                            ld a,h
                                            cp 0
     24/
              1F : FE 00
     25/
               21 : C2 OB OO
                                            jp nz, ramtst
              24 : 7D
                                            ld a,l
     26/
     27/
              25 : FE 00
                                            cp 0
     28/
              27 : C2 OB OO
                                            jp nz,ramtst
     29/
               2A :
               2A : 15
     30/
                                            dec d
               2B : CA 00 00
     31/
                                            jp z,init
     32/
              2E : 03
                                            inc bc
                                                          ;bc points no next ledn code
     33/
               2F : 0A
                                            ld a,(bc)
      34/
               30 : D3 00
                                            out (0),a
     35/
               32 : C3 08 00
                                            jp start
     36/
              35 :
              35 : 76
     37/
                                    fail: halt
               36:
     38/
               36 :
     39/
                                                              ; 0: c0h a, b, c, d, e, f ; 1: f9h b, c
     40/
              36 : C0
                                    led0:
                                            defb 11000000b
      41/
              37 : F9
                                    led1:
                                            defb 11111001b
                                            defb 10100100b
defb 10110000b
defb 10011001b
      42/
               38 : A4
                                    led2:
                                                                 ; 2: a4h a, b, d, e, g
                                                                 ; 3: b0h a, b, c, d, g
      43/
               39 : B0
                                    led3:
               3A : 99
      44/
                                    led4:
                                                                  ; 4: 99h b, c, f, g
      45/
              3B : 92
                                    led5:
                                            defb 10010010b
                                                                 ; 5: 92h a, c, d, f, g
```

46/	3C : 82	led6:	defb	10000010b	;	6:	82h	a,	С,	d,	е,	f,	g	
47/	3D : F8	led7:	defb	11111000b	;	7:	f8h	a,	b,	С				
48/	3E : 80	led8:	defb	10000000b	;	8:	80h	a,	b,	c,	d,	e,	f,	g
49/	3F : 90	led9:	defb	10010000b	;	9:	90h	a,	b,	c,	d,	f,	g	
50/	40 :													
51/	40:	e	end											

Video mit Zeichenausgabe ueber 7-Segment:

http://www.youtube.com/watch?v=TbLTadpb3Zg

Schritt 4 - I/O - Input:

Ueber 1/4 7432 and /RD und /IORQ an Tristate Treiber 74LS244 Pin 1+19.






Bild von unten: (was fuer ein Drahtverhau)







I/O-Test programm:

1/	0:	CPU Z80
2/	0:	org 0
3/	Λ.	

start:

0: 0: 0: DB 00 in a,(0) 6/ 2: D3 00 out (0),a 7/ 4: C3 00 00 jp start

8/ 7:

9/ 7: end

Eagle Dateien: z80 mini eagle.zip

ACHTUNG: Die Platine enthält mehrere Fehler!!

Irgendwie meinte Eagle +5V und GND an der Z80 CPU vertauschen zu müssen. Durch fehlenden Invoke an der CPU hatte ich die nicht explizit zugeordnet.

Korrekturen:

Z80 CPU Pin 11 (+5V) rechts oben die Bahn unterbrechen.

Z80 CPU Pin 29 (GND) links oben die Bahn unterbrechen.

+5V an Pin 11 verbinden über Litze.

GND an Pin 29 verbinden über Litze.


Q1 (2ter 5600hm Widerstand vom Ram gesehen)und Pin 5 des 74HCT374 verbinden.

A8 und A9 sind am Ram vertauscht. Das kann aber so bleiben.


7-Segmentanzeige:

Ich habe von Conrad: Kingbright: SA36-11GWA gruen und SC36-11SRWA rot verwendet. Bauform ist etwas zu schmal, daher muessen die Pin's etwas nach aussen gebogen werden.






Fertige Platine von oben:



und von unten:



Pin-Belegungen: Z80 CPU

```
+--()--+
A11 | 1 40 | A10
A12 | 2 39 | A9
A13 | 3
         38| A8
A14
    | 4
         37| A&
        36| A6
A15
    1 5
(|)
   | 6
         35| A5
 D4 | 7
         34| A4
 D3
    | 8
         33| A3
 D5
    | 9
         32| A2
 D6 |10
         31| A1
+5V |11
         30| A0
 D2
    |12
         29| GND
 D7
    |13
         28| RFSH
         27| M1
 D0 |14
```

```
+----+
4093
Quad 2-input NAND gates with schmitt-trigger inputs.
0.9V typical input hysteresis at VCC=+5V and 2.3V at VCC=+10V.
 1A |1 +--+ 14| VCC
                                                Y = \overline{AB}
                          | A | B | AB | Y |
|---+---|
                          | 0 | 0 | 0 | 1 |
                          | 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
 2Y | 4 | 4093 | 11 | 4Y
       10| 3Y
9| 3B
8| 3A
 2A |5
2B | 6
GND | 7
   +----+
200001/JvG, changed it to make it easier to understand.
[This information is part of the GIICM]
7432
Quad 2-input OR gates.
  +----+
                          +----+
 1A |1 +--+ 14| VCC
                                            Y = A+B
                          | A | B | Y |
|---+---|
                          | 0 | 0 | 0 |
2A | 4 7432 11 | 4Y
                          | 0 | 1 | 1 |
2B | 5 10 | 3B
                          | 1 | 0 | 1 |
2Y | 6 9 | 3A GND | 7 8 | 3Y
                          | 1 | 1 | 1 |
  +----+
74244
8-bit 3-state buffer.
   +---\/---+
1 - | /OE Vcc | - 20
 2 -|1A0 2/OE|- 19
 3 - | 2 Y 0 1 Y 0 | - 18
 4 -|1A1 2A0|- 17
 6 -|1A2 2A1|- 15
7 - | 2 4 2 1 4 2 | - 14
 8 -|1A3
        2A2|- 13
9 - | 2 | 3 | 1 | 1 | 1 | 2
10 - | gnd 2A3| - 11
   +----+
74374
8-bit 3-state D flip-flop.
/OE |1 +--+ 20| VCC
                          |/OE|CLK| D | Q |
        19| Q8
                          |---+---|
Q1 |2
           18| D8
D1 |3
                          | 1 | X | X | Z |
Q3 | 6 374 15 | Q6
                         0 |!/ | X | - |
                          +----+
D3 |7
           14| D6
           13| D5
D4 |8
Q4 | 9
           12| Q5
           11| ČLK
GND |10
61256/62256 32Kx8 SRAM DIP28(S)
  +--()--+
```

D1 |15 26| RESET INT |16 25| BUSRQ NMI |17 24| WAIT HALT |18 23| BUSAK MREQ |19 22| WR IORQ |20 21| RD

A14 | 1 28| Vcc A12 | 2 27| /WE A7 | 3 26 | A13 A6 | 4 25 | A8 A5 | 5 24 | A9

A4 | 6 23 | A11

A1 | 9 20| /CS

ΑO	10	19	D7
D0	11	18	D6
D1	12	17	D5
D2	13	16	D4
Gnd	14	15	D3
	+	+	

27(C)256 32kx8 EPROM.

	+		+	
VPP	1	++	28	VCC
A12	12		27	A14
A7	3		26	A13
Α6	4		25	A8
A5	5		24	Α9
A4	16		23	A11
AЗ	7	27256	22	/OE
A2	8		21	A10
A1	19		20	/CE
ΑO	10		19	D7
D0	11		18	D6
D1	12		17	D5
D2	13		16	D4
GND	14		15	D3
	+		+	