## การทดลองที่ 12 Data Acquisition and conversion

วัตถุประสงค์ ให้ผู้ทำการทดลองเข้าใจถึง หลักการและคุณสมบัติ ตลอดจนแนวทางการนำอุปกรณ์ทางด้าน Data Acquisition และData Conversion ไปใช้

## ทฤษฏี


#### 1. บทน้ำ

การทดลองเรื่อง Data Acquisition and Conversion ในเบื้อต้นจะกล่าวถึงทฤษฎีของ Data Acquisition โดยสังเขป ซึ่งผู้ทดลองสามารถศึกษารายละเอียดเพิ่มเติมได้ในบรรณานุกรมตามรายชื่อที่อยู่ท้ายคู่มือการทดลองนี้ ในการทดลองมี จุดมุ่งหมายให้ศึกษาถึงคุณสมบัติของอุปกรณีเหล่านี้ซึ่งได้แก่ วงจรแรงดันอ้างอิง (Voltage reference), Sampling and Hold, Digital to Analog Converter (DAC) และ Analog to Digital Converter (ADC)

## 2. ทฤษฎีของ Data Acquisition and Conversion

#### 2.1 บทนำ

รูปแบบสัญญาณไฟฟ้าที่เราพบเห็นและคุ้นเคยในชีวิตประจำวันจะอยู่ในรูปของสัญญาณที่ต่อเนื่องหรือเรียกว่า สัญญาณอนาลอก(Analog Signal) ซึ่งแต่เดิมการนำเอาสัญญาณไฟฟ้าดังกล่าวมาประมวล เพื่อให้มีรูปแบบที่เหมาะสม จะกระทำในแบบ Analog นั้นเอง แต่เมื่อเทคนิคและอุปกรณ์การประมวลสัญญาณทางดิจิตอลได้รักการพัฒนาขึ้นมา เนื่องจากพบว่าในรูปแบบดิจิตอล การประมวล เก็บ สื่อสาร และการนำเสนอกระทำได้ง่ายและอย่างมีประสิทธิภาพ มากกว่า ดังนั้นการเปลี่ยนรูปแบบของสัญญาณ (Conversion) จึงได้มีความจำเป็นขึ้นมา ในรูปที่ 1 เป็นตัวอย่างแสดง ระบบควบคุมที่ใช้การประมวลข้อมูลแบบดิจิตอลในระบบที่ยกตัวอย่างการเปลี่ยนแปลงทางกายภาพในลักษณะใดๆก็ตาม (Physical Process ) เช่นความดัน อุณหภูมิ เป็นต้น จะถูกเปลี่ยนให้เป็นสัญญาณไฟฟ้า ที่มีความต่อเนื่อง (สัญญาณ อนาลอก) โดยทรานดิวช์เซอร์ที่มี คุณสมบัติที่เหมาะสมกับรูปแบบทางกายภาพนั้น สัญญาณไฟฟ้าจะถูกปรับให้อยู่ในรูป และขนาดที่เหมาะสมก่อนโดย Analog Signal Conditioner ซึ่งอาจจะเป็น วงจรขยายหรือฟิลเตอร์เป็นต้น ADC จะทำ หน้าที่เปลี่ยนรูปแบบของสัญญาณ จากอนาลอกเป็นดิจิตอล ตัวประมวลทางดิจิตอล (Digital processors) เช่น คอมพิวเตอร์ จะจัดการกับข้อมูลเพื่อนำเสนอ หรือถูกเปลี่ยนกลับมาอยู่ในรูปแบบอนาลอกโดย DAC เพื่อป้อนกลับไป ควบคุม Physical Process




รูปที่ 1 ระบบควบคุมที่มีการประมวลข้อมูลแบบดิจิตอล

ในระบบที่มีข้อมูลที่ต้องประมวลในเวลาเดียวกันหลายๆข้อมูล หาก ADC ทำงานได้เร็วพอจะไม่จำเป็น ต้องใช้ ADC หลายๆตัวทำงานแยกกันสำหรับข้อมูลแต่ละชุดแต่จะใช้วิธีแบ่งเวลา (Time shearing)โดยวิธี multiplexing (รูปที่ 1) วงจร Sampling and hold (S/H) จะกลุ่ม (Sample)ขนาดของสัญญาณอนาลอกมาเก็บ (Hold)ไว้ชั่วขณะเพื่อรอให้ADC รับไปเปลี่ยนให้เป็นสัญญาณดิจิตอลจนเรียบร้อยแล้วค่อยสุ่มสัญญาณใหม่ทั้งนี้เพื่อที่ไม่จำเป็นต้องใช้ ADC ที่มีความเร็ว สูงราคาแพง ข้อมูลดิจิตอลจะถูกส่งไปยัง System bus และถูกประมวลโดย Processor ผลของการประมวลจะถูกส่งกลับ ออกมาเพื่อเปลี่ยนกลับมาเป็นสัญญาณอนาลอกโดย DAC เพื่อไปควบคุมกิจกรรมทางกายภาพของระบบผ่าน Analog actuator

## 2.2 ทฤษฎีการ Sampling

ในการเปลี่ยนแปลงสัญญาณอนาลอกให้เป็นสัญญาณดิจิตอล ADC จะต้องใช้เวลาช่วงหนึ่งในการ จัดการซึ่งช่วงเวลาดังกล่าวนั้นขึ้นอยู่กับหลายๆ แฟคเตอร์ เช่น ความละเอียดของการเปลี่ยนสัญญาณ (จำนวนดิจิตอล บิท) เทคนิคของการเปลี่ยนแปลงสัญญาณ และความเร็วในการทำงานของอุปกรณ์ร่วมอื่นกำหนดความเร็วของการแปลง สัญญาณนี้ขึ้นอยู่ดับการประยุกต์ใช้งานเฉพาะอย่าง และความแม่นยะที่ต้องการ



รูปที่ 2 แสดง Error จากการวัดใน Aperture time

ช่วงเวลาในการแปลงสัญญาณบางครั้งอาจเรียกว่า Aperture time ซึ่งความหมายโดยทั่วไปหมายถึงช่วงเวลาที่ เกิดความไม่แน่นอนขึ้นในการวัดและผลก็คือเกิดความผิดพลาด (Error) ต่อค่าที่วัดได้ในรูปที่ 2 สัญญาณอนาลอก V(t) มี อัตราการเปลี่ยนแปลง dv/dt ในช่วง Aperture time  $T_{\circ}$  ดังนั่นช่วงการเปลี่ยนแปลงอนาลอกจะเท่ากับ  $\Delta V$  โดย

$$\Delta V = T_a \frac{dV(t)}{dt}$$

ดังนั้นหากเวลาที่ ADC ใช้ในการเปลี่ยนแปลงสัญญาณในช่วง T<sub>a</sub> นี้รหัสดิจิตอลที่ได้อาจจะตรงกับขนาดของ สัญญาณอนาลอกค่าใดค่าหนึ่งในช่วงนี้ และส่วนอื่นๆที่เหลือคือ error ที่เกิดขึ้นนี้ว่า Aperture time error

ตัวอย่างในกรณีสัญญาณอินพุทเป็นรูปซายน์ อัตราการเปลี่ยนแปลงบนรูปคลื่นจะเกิดสูงที่สุดตรงบริเวณจุดตัด แกนเวลารอบๆจุดศูนย์โวลต์ (Zero Crossing) และ Aperture error คือ

$$\Delta V = T_a \frac{d}{dt} (ASin\omega t)_{t=0} = T_a A\omega$$

และ error รวม ( $\mathcal{E}$ ) คิดจากอัตราส่วนของขนาดเต็มสเกล คือ

$$\varepsilon = \frac{\Delta V}{2A} = \pi f T_a$$

ดังนั้นหากต้องการเปลี่ยนสัญญาณเป็นรูปซายน์ความถี่ 1 กิโลเฮิร์ท ให้เป็นสัญญาณดิจิตอล 10 บิท ซึ่งยอมให้ Error ไม่ เกินกว่า Resolution (จะกล่าวถึงภายหลัง) คือ 1/2<sup>10</sup> LSB หรือ 0.001 ดังนั้นเวลา Aperture time จะต้องอยู่ในช่วง

$$T_a = \frac{\varepsilon}{\pi f} = \frac{0.001}{3.14 \times 10^3} = 320 \times 10^{-9}$$


จะเห็นว่าแม้สัญญาณ 1 กิโลเฮิร์ท จะไม่ใช่ความถี่สูงก็จริง แต่ ADC ที่ใช้ต้องการเวลาในการเปลี่ยนในเวลา 320 นาโนวินาที ให้เป็นรหัส 10 บิท วิธีอื่นที่ไม่จำเป็นต้องใช้ ADC ความเร็วสูงคือ การใช้ Sample and Hold ซึ่ง Sample and Hold ที่มี Aperture time น้อยๆ นั้นทำได้ง่ายและราคาถูกกว่า

### 2.3 Sampling และ Aperture Error

ในรูปที่ 1 วงจร Sample and Hold จะทำการสุ่ม (Sampling) สัญญาณอินพุทและนำสัญญาณที่สุ่มนั้นมาเก็บ ไว้ในช่วงเวลาหนึ่งได้ ซึ่งส่วนใหญ่จะใช้การประจุแรงดันนั้นไว้ในตัวเก็บประจุที่รั่วไหลต่ำ Aperture time ของ Sample and Hold คือ เวลาตั้งแต่เริ่มสุ่มสัญญาณจนเก็บประจุค่าแรงดันจนถึงค่าที่สุ่มซึ่งสำหรับ Sample and Hold แล้ว Aperture time ขึ้นอยู่กับแบนด์วิดธ์ และ Switching time ของอุปกรณ์แอคทีฟ (จะกล่าวภายหลัง) ที่ใช้ในวงจร ซึ่งหาและ สร้างได้ง่ายและราคาถูกกว่าการสร้าง ADC ความเร็วสูง

ในการ สุ่มสัญญาณอนาลอกจะถูกสุ่มเป็นระยะๆคงที่ตามรูปที่ 3 ค การสุ่มจะเป็นการตัดต่อสัญญาณอนาลอก ในช่วงเวลาอันสั้นด้วยสวิทช์ที่ทำงานด้วยความเร็วสูง ผลของการสุ่มสัญญาณด้วยความเร็วเสมือนกับการคูณขบวน สัญญาณพัลส์แคบๆกับสัญญาณอนาลอก โดยเสมือนว่าสัญญาณอนาลอกจะขี่มาบนขบวนพัลส์ ดังแสดงในรูปที่ 3 ค หากสัญญาณอนาลอกที่ถูกสุ่มถูก Hold จนกว่าสัญญาณค่าใหม่ถูกสุ่มเข้ามาซึ่งจะได้ลักษณะของเอาท์พุทที่แสดงในรูปที่ 3 ง


มีปัญหาที่ว่าอัตราการสุ่มสัญญาณนั้นควรมีขนาดเท่าไรจึงจะไม่ทำให้ข้อมูลเสียไปเมื่อสัญญาณนั้นถูกเปลี่ยน กลับมาเป็นเช่นเดิม (Reconstruction) คำตอบก็คือ ขึ้นอยู่กับความถี่ของสัญญาณอนาลอก ทฤษฎีของการสุ่มกล่าวไว้ว่า "ถ้าสัญญาณต่อเนื่องซึ่งมีความถี่และฮาร์โมนิกส์ไม่เกิน f<sub>e</sub> ถูกสุ่มด้วยอัตราการสุ่มไม่น้อยกว่า 2f<sub>e</sub> แล้วสัญญาณ ดังกล่าวจะสามารถเปลี่ยนกลับมาได้โดยไม่สูญเสีย รายละเอียดผิดเพื้ยนไป"



**รูปที่ 3** การสุ่มสัญญาณ

#### 2.4 Frequency folding and Aliasing


จากทฤษฎีของการสุ่มสามารถอธิบายด้วยลักษณะรูปเสปคตรัมของสัญญาณในรูปที่ 4 (ก) แสดงให้เห็นว่า สเปคตรัมของสัญญาณที่ถูกส่งซึ่งเบนด์วิดธ์ไม่เกิน f<sub>c</sub> ในขณะนี้สัญญาณนี้จะถูกสุ่มด้วยความถี่ f<sub>s</sub> ของขบวนการอดูเลชั่น จะทำให้แถบสเปคตรัมของสัญญาณสุ่มขยายกว้างออกจาก f<sub>s</sub> เป็น 2f<sub>s</sub> 3f<sub>s</sub>..... ได้เป็นดังรูป4 ข ถ้าความถี่ของสัญญาณ สุ่ม f<sub>s</sub> ไม่สูงพอหลังจากสุ่มสเปคตรัมบางส่วนของ f<sub>s</sub> จะหาซ้อนกลับสเปคตรัมของสัญญาณซึ่งเรียกว่า Frequency folding หากเป็นเช่นนี้ก็จะทำให้เกิดความเพี้ยนแก่สัญญาณอนาลอกจากการซ้อนทับกันของสเปคตรัมเมื่อสัญญาณถุก เปลี่ยนกลับให้อยู่ในรูปเดิม



รูปที่ 4 ก. แสดงสเปคตรัมของสัญญาณอนาลอกที่จะถูกสุ่ม
ข. สเปคตรัมหลังจากการสุ่ม เกิด Frequency folding

และถ้าเลื่อนความถี่ของการสุ่มให้สูงขึ้นจนโอกาสการซ้อนของเสปคตรัมหมดไป (f<sub>s</sub> - f<sub>c</sub> = f<sub>c</sub>) และการเปลี่ยนกลับของ สัญญาณหลังจากถูกสุ่มก็ยังคงเหมือนเดิมได้

ทฤษฎีการสุ่มที่ว่าให้  $f_s > 2 f_c$  นั้นก็เพื่อการขจัดการซ้อนกันของสเปคตรัมซึ่งทำได้สองวิธีวิธีหนึ่งด้วยการใช้ อัตราการสุ่มที่สูงพอดังกล่าวและ อีกวิธีหนึ่งคือการทำฟิลเตอร์ความถี่ของสัญญาณอนาลอกก่อนการสุ่ม(Antialiasing filter) เพื่อจำกัดแบนด์วิดธ์ของสัญญาณที่ถูกแปลงไม่ให้เกินไปกว่า fs/2 ในทางปฏิบัติแล้วจะยังคงเกิด Frequency folding ได้เสมอจากส่วนจากฮาร์โมนิกส์ของสัญญาณแล้ว พยายามให้การสุ่มสัญญาณเป็นไปอย่างรวดเร็วมากที่สุด ซึ่ง ปรกติจะสูงกว่าความถี่ต่ำสุดตามทฤษฎี Sampling คือ 2  $f_c$  เสมอ



รูปที่ 5 การเกิดAlias Frequencyจากการสุ่มด้วยความถี่ต่ำกว่า 2 เท่าของความถี่สัญญาณอินพุทรูปซายน์


ผลของการใช้อัตราการสุ่มที่ไม่เหมาะสมจะเกิดเป็นสัญญาณความถี่ต่ำ เรียกว่า Alias Frequency เมื่อ สัญญาณถูกเปลี่ยนกลับมาเช่นเดิมหลักจากการสุ่มแล้วแสดงในรูปที่ 5 จะเห็นว่าความถี่ Aliasing อาจจะแตกต่างจาก ความถี่เดิมไปมาก

Anti aliasing filter จะช่วยลดสัญญาณในแถบความถี่ที่ทำให้เกิด Alias Frequencyในขณะที่ต้องไม่ทำให้เกิด ความผิดเพี้ยนของสัญญาณในแบนด์ที่ใช้งานและไม่ลดความแม่นในการวัดโดยรวมอีกด้วย ในหารใช้ Anti aliasing filter ปริมาณการขจัดความถี่สูงนั้นขึ้นอยู่กับ

- ความถี่สูงสุดที่สนใจ
- อัตราการสุ่ม และ
- ความละเอียดของการแปลงสัญญาณ

## 2.5 Quantizing theory

Quantizing เป็นขบวนการที่เปลี่ยนแปลงสัญญาณอนาลอกเป็นสัญญาณที่ไม่ต่อเนื่อง (Discrete signal) หลัง การสุ่ม โดยขบวนการ เข้ารหัส (Coding) จัดให้สัญญาณที่ไม่ต่อเนื่องนั้นอยู่ในรูปที่ง่ายต่อการประมวลและเป็นสัดส่วน สัมพันธ์กับสัญญาณอนาลอก เช่นในรูปของรหัสไบนารี (Binary) เป็นต้น หากนำเอาขนาดของสัญญาณอนาลอกและรหัส ดิจิตอลที่ได้จากการ Quantize มาเขียนกราฟก็จะได้กราฟแสดง Quantize transfer function ดังในรูปที่ 6



รูปที่ 6 Transfer function ของ Quantize 3 บิท ตามทฤษฎี

ในรูปกราฟแสดงให้เห็นถึงความสัมพันธ์กันระหว่างสัญญาณอนาลอกที่ขนาดอยู่ระหว่าง 0 ถึง +10 โวลต์ถูก Quantize และ Encode เป็นไบนารี 3 บิท ได้8 ระดับ 000 ถึง111 เนื่องจากในระบบไบนารีรหัสดิจิตอลแต่ละค่าระบบแทน ขนาดของสัญญาณอนาลอกแต่ละค่าเป็นสัดส่วนกับค่าเต็มสเกล โดยค่าสูงสุดของรหัสดิจิตอลคือ ทุกบิทจะเท่ากับ สัญญาณอนาลอกเต็มสเกลคูณด้วย (1-2<sup>-1</sup>) โดย n เป็นจำนวนบิทของรหัสดิจิตอลและรหัสดิจิตอลแต่ละบิทที่เป็น 1 จะ เท่ากับขนาดเต็มสเกลของอนาลอกคูณกับค่า Weighting ของรหัสชนิดนั้นหารด้วย 2<sup>n</sup> ตัวอย่าง เช่น ค่าเต็มสเกลของ สัญญาณอนาลอกเป็น 10 โวลต์ รหัส 1011 จะแทนขนาดสัญญาณอนาลอกอินพุท

$$V_{input} = \frac{R_S}{2^n} \{ (1 \times 2^3) + (1 \times 2^2) + (1 \times 2^1) + (1 \times 2^0) \}$$
$$= \frac{R_S}{2^n} \{ (1 \times 2^3) + (1 \times 2^2) + (1 \times 2^1) + (1 \times 2^0) \}$$

จุดสำคัญให้ Transfer functionในรูปที่ 6 อันแรกได้แก่ ความระเอียด (Resolution) ของ Quantizeซึ่งกำหนดได้ จากจำนวนบิทของรหัสดิจิตอล หรือจากกราฟคือขนาดกว้างของ ขั้นระดับ (Step) ทางแกนนอนของอินพุทว่าเป็นสัดส่วน เท่าไรและเขียนค่าเต็มสเกลอนาลอกกับค่า 2<sup>n</sup>

จำนวนสถานะเอาท์พุทกำหนดได้จากจำนวนบิทคือเท่ากับ 2<sup>n</sup> สถานะตัวอย่างกรณี ADC 8 บิทQuantize จะให้ เอาท์พุท 256 สถานะ และ12 บิท ให้ 4096 สถานะต่อค่าเต็มสเกลของอนาลอก ในไดอะแกรมแสดงทรานเฟอร์ฟังชั่น จะ เห็นจุดแบ่ง ระดับ (Derision point หรือ Threshold level) สัญญาณอนาลอกจะมีจำนวน 1-2<sup>-n</sup> จุดที่อยู่ที่ 0.625, 1.075, 3.125, 4.375, 5.625, 6.875 และ 8.125 โวลต์ระหว่างจุดดังกล่าวเป็นสัญญาณอนาลอกซึ่งแปลงรหัสดิจิตอล 1สถานะ ดังนั้นค่าเหล่านี้จะปรับให้ถูกต้องมากที่สุดเพื่อแปลงขนาดของอนาลอกให้ตรงกับค่าที่ทำการQuantize แรงดันที่ 1.25,2.50,3.75,5.0,6.25,7.2และ8.75 โวลต์ เป็นจุดกึ่งกลางในช่วงของสัญญาณอนาลอกที่แสดงสถานะเอาท์พุทดิจิตอล ฟังชันที่มีลักษณะเป็นขั้นบันไดนี้สามารถประมาณเป็นเส้นตรงได้โดยการโยงเส้นตรงระหว่างจุดเริ่มและจุดปลาย ณ. จุด กึ่งกลางของรหัสดิจิตอลสถานะสุดท้ายสังเกตว่าในทางทฤษฎีแล้วเส้นตรงนี้จะต้องผ่านจุดกึ่งกลางของทุกระดับดิจิตอล

#### 2.6 Quantize Resolution and Error

ในแต่ละสถานะของสัญญาณดิจิตอลเอาท์พุทจะแทนขนาดของสัญญาณอนาลอกค่าใดค่า

หนึ่งในช่วงเล็กๆระหว่างจุดแบ่งระดับ เรียกช่วงเล็กๆนี้ว่าขนาดหนึ่ง Analog Quantization หรือหนึ่งควันตัม (Quantum) หรือ 1 LSB (Least Significant Bit) ของการแปลงสัญญาณ ตัวอย่างในรูปที่ 6 ก ควันตัม คือ 1.25 โวลต์ ค่านี้ได้จากการ คำนวณ

$$Q = FSR/2^n$$

FSR คือ ช่วงเต็มสเกลของแรงดันอนาลอก (Full Scale Range)

N คือ จำนวนบิทของรหัสดิจิตอล


จากสมการจะเห็นว่า หารกการเปลี่ยนแปลงที่ให้จำนวนบินมากขนาดของควันตัมก็จะลดลงและถ้าให้สัญญาณ อินพุทของ Quantizer กวาดไปตลอดช่วงของสัญญารอนาลอกก็จะเห็นช่วงของผลต่างของอนาลอกอินพุทและดิจิตอล เอาท์พุทเป็นช่วงซึ่งพล๊อตได้เป็นรูปพันเลื่อยดังรูป 6 (ข) เรียกว่า Quantizing error ซึ่ง error นั่นก็คือ 1 ช่วงสัญญาณ อนาลอกแปลงให้เป็นรหัสดิจิตอล 1 สถานะดังกล่าวมาแล้วนั่นเอง

Error นี้เป็นธรรมชาติของ Quantizing ซึ่งทำการแก้ไขไม่ได้นอกจากการเพิ่มจำนวนบิทของ Quantizerให้มาก ขึ้น และเอาท์พุทError จะอยู่ระหว่าง 0-Q/2 Error อาจจะเป็นศูนย์เมื่อสัญญารอนาลอกค่าที่จุดกึ่งกลางของควันตัมพอดี ลักษณะของพังก์ชั่น Error จะสามารถพิจารณาเป็นสัญญาณรบกวนทางอินพุท ซึ่งมีค่าเป็น Q  $V_{P-P}$  และค่าเฉลี่ยเป็นศูนย์ ค่า rms (Root Mean Square)เป็น  $Q/2\sqrt{3}$  ซึ่งจะได้จากการวิเคราะห์รูปคลื่นพันเลื่อย

# 2.7 รหัสตัวเลขสำหรับการเปลี่ยนข้อมูล

รหัสตัวเลขที่นิยมนำมาใช้ในระบบเปลี่ยนข้อมูลได้แก่รหัสไบนารีหรือที่เรียกว่า Straight binary โดยที่รหัสไบนารี สถานะสูงสุดจะแทนสัญญาณอนาลอก FSR x (1-2<sup>12</sup>) ตัวอย่างเช่นหากสัญญาณอนาลอกเต็มสเกล(FRS) เท่ากับ 20 โวลต์ สำหรับ ADC ขนาด 12 บิทรหัส 1111 1111 1111 จะแทนสัญญาณอนาลอกขนาด 20 x (1-2<sup>12</sup>) หรือ 19.9951171 โวลต์นอกจากรหัสไบนารีธรรมดาดังกล่าวยังมีการใช้ระบบไบนารีแบบอื่นๆนระบบการเปลี่ยนแปลงระบบ BCD เหมาะ สำหรับการแสดงตัวเป็นตัวเลขหน้าปัดหรือต่อเข้ากับดิจิตอลมิเตอร์รหัส Two's complement เหมาะสำหรับการคำนวณ ทางคณิตศาสตร์ลอจิก และสำหรับระบบออฟเซทไบนารีนั้นเหมาะสำหรับการแปลงสัญญาณอินพุทที่มีทั้งช่วงบวกและลบ ในรูปที่ 7 แสดง Transfer function ของ ADC 3 บิท ที่ใช้รหัสออฟเซ็ทไบนารี


นอกจากมาตรฐานการใช้รหัสตัวเลขแล้วยังมีมาตรฐานของการเลือก ช่วงของขนาดแรงอินพุทสำหรับ ADC คือ หากเป็นสัญญาณช่วงบวกหรือลบอย่างเดียวจะใช้ 0-5 โวลต์ หรือ 0-10 โวลต์ แต่ถ้าเป็นช่วงลบจะใช้ 2.5 โวลต์, -5 โวลต์ และ -10 โวลต์ เป็นมาตรฐาน



รูปที่ 7 Transfer functionของ ADC 3 บิทที่ใช้รหัสออฟเซ็ทไบนารี


### 2.8 วงจร Sampling circuit

ที่ผ่านมาได้กล่าวถึงจุดมุ่งหมายในการใช้วงจร Samplingและ ADC ต่อจากนี้จะกล่าวถึงรายละเอียดของวงจร Sampling บางแบบที่ใช้ในปัจจุบันความจริงแล้ววงจร Sampling มิได้มีเฉพาะกับ ADC เท่านั้น แต่ก็ยังใช้กันทั่วๆไปใน ระบบ Data Distribution, Sampling scope, DVM, Reconstruction filterและอนาลอกคอมพิวเตอร์เป็นต้น วงจร Sampling โดยพื้นฐานแล้วเป็นอุปกรณ์หรือวงจรเก็บแรงดัน (Voltage memory) ซึ่งใช้อุปกรณ์ร่วมสำคัญคือตัวเก็บประจุ ในรูปที่ 8 ก แสดงวงจรพื้นฐานของ Sampling อิเล็กทรอนิคส์สวิทซ์จะต่อสัญญาณแรงดันเข้ากับตัวเก็บประจุซึ่งสวิทซ์ ควบคุมจาด Sampling pulse ช่วงการตัดต่อสวิทซ์และเวลาในการประจุแรงดันจนถึงค่าที่ Sampling มานั้นเรียกว่า Aperture – time ของวงจร Sampling จากลักษณะการทำงานดังกล่าววงจร Sampling จะมีจุดตัดต่อสัญญาณเข้าออก 3 จุดด้วยกันคือสัญญาณอนาลอกอินพุท สัญญาณ Sampling และเอาท์พุท




รูปที่ 8 ก แสดงพื้นฐานของวงจร Sampling

รูปที่ 8 ข แสดงวงจรที่ใกล้เคียงกับวงจรที่ใช้ในทางปฏิบัติ โดยเพิ่มเติมบัฟเฟอร์แอมป์ปริไฟร์เข้าทางส่วนอินพุท และเอาท์พุทของวงจร Sampling พื้นฐาน แอมป์ปริไฟร์เออร์ทางด้านอินพุทอิมพีแดนซ์สูงสะดวกต่อการใช้งานและ สามารถเพิ่มกระแสเพื่อทำการประจุ C<sub>H</sub> ได้เร็วขึ้น ส่วนทางเอาท์พุทช่วยทำให้เอาท์พุทอิมพีแดนซ์สามารถขับ ADC ได้ง่าย มีจุดสำคัญที่ต้องพิจารณาก็คือ ในส่วนของแอมป์ปริไฟร์เหล่านี้ ปรกติแล้วจำเป็นต้องเป็นแอมปริไฟร์ที่ใช้กระแสอินพุท ต่ำ ทั้งนี้เพื่อให้ดึงกระแสจากตัวเก็บประจุ มิฉะนั้นแรงดันจะลดระดับเนื่องจากการโหลด (Droop) ดังแสดงในรูปที่ 9




**รูปที่ 8** ข ไดอะแกรมของวงจร S/H




**รูปที่** 9 แสดงรูปคลื่นเอาท์พุทของ S/H

ปรกติแล้วมักใช้แอมปริไฟร์เออร์ที่มี FET หรอ MOSFET นิยมใช้สองแบบคือ Sampling gate หรือ Sampler และ Sampler and hold (S&H gate) วงจร Sampling gate จะอยู่ในสภาวะ High input impedance เมื่อไม่มีการสุ่ม และเมื่อมีการสุ่มเอาท์พุทจะปรากฏสัญญาณที่ได้รับมาทันทีนั้น ส่วน S&H จะตัดต่อสวิทซ์สุ่มซ้ากว่าโดยมีลักษณะการ ทำงานเป็นสองขั้นตอนคือ

- แต่ขณะที่ตัดสัญญาณออกจากวงจรจะ Track ตามสัญญาณอินพท จนกว่าจะมีการสมสัญญาณ
- Hold อินพุทค่าที่ Sampling ครั้งสุดท้ายจะถูกเก็บไว้เมื่อเข้าสู่โหมด Hold






ก)เอาท์พุท Sampling Gate ข) เอาท์พุทจาก Sample & Holds

## ฐปที่ 10

Sampling Gate นิยมนำมาใช้ในระบบความถี่สูง เช่นใน Sampling CRO, Vector voltmeter, RF vector impedance, Microwave DFM ส่วน S&H นั้นเนื่องจากมีแบนด์วิดธ์ต่ำกว่ามากจึงเหมาะสำหรับงานทั่วๆ ไปซึ่งในที่นี้จะ กล่าวถึงรายละเอียด Sample & Hold เท่านั้น

การจัด Sample & Hold มีได้หลายลักษณะ ซึ่งอาจนำ ไอซี (IC) หรือทรานซิสเตอร์มาประกอบเป็นวงจร ตลอดจนการสร้างวงจรทั้งหมดของ Sample & Hold ลงบนซิบไอซีเดี่ยว เช่น เบอร์ LF389

#### ก) วงจรสมมูลแบบ Inverting Close Loop




รูปที่ 11 วงจรสุ่มแบบ Inverting Close Loop

ในวงจรนี้  $C_H$  จะประจุด้วยอัตรา  $R_C$  ซึ่งสามารถเพิ่มความเร็วได้โดยใช้ Current boot Amplifier อยู่ในลูป ป้อนกลับดังรูปที่ 11 ข โดยแอมปริไฟร์เออร์นี้มีอัตราการขยายเท่ากับ 1

### ข) วงจรสุ่มแบบ Non inverting Closed Loop

ในวงจรนี้ (รูปที่ 12) A1 จะทำหน้าที่เป็นบัฟเฟอร์ และ Error Amplifier ในตัว โดยจะทำหน้าที่เป็นเปรียบเทียบแรงดัน เอาท์พุทกับแรงดันอินพุทแล้วจะประจุ C จนกระทั่ง Error เท่ากับศูนย์ A2 ในวงจรนี้จะมีอินพุทอิมพีแดนซ์สูง และการ ป้อนกลับใน A1โดยไดโอดทำให้ A1ไม่ต้องเป็น Op-Amp ที่มีคุณภาพดีนัก ตัวต้านทาน R จะแยกอินพุท A1และเอาท์พุท A2 ออกจากกันในช่วง Hold-mode

ข้อดีของวงจรนี้คือ ทำงานได้รวดเร็วและแม่นยำ ความเร็วในการประจุขึ้นอยู่กับความเร็วของ A1 และ ความสามารถในการจ่ายกระแสของมัน ไดโอดสองตัวจะทำหน้าที่ Clamp สัญญาณเอาท์พุทไปที่อินพุทอินเวอร์ติ้งของ A1 เพื่อยังคงให้วงจรมีเสถียรภาพดีเมื่อสวิทช์ Sampling เปิด วงจรลักษณะนี้เป็นวงจรพื้นฐานของไอซีเบอร์ LF398




รูปที่ 12 วงจร Non-inverting closed loop

## 2.9 วงจรแรงดันอ้างอิง (Voltage Reference Circuit)

วงจรแรงดันอ้างอิงนั้นเป็นวงจรที่สำคัญวงจรหนึ่งในระบบ Data Acquisition เนื่องจากเป็นส่วนสำคัญในการ กำหนดคุณภาพของวงจร DAC หรือ ADC วงจรแรงดันอ้างอิงมีทั้งที่เป็นวงจรอิสระหรือเป็นวงจรรวมอยู่ในวงจร ADC หรือ DAC

1) Basic Voltage reference อุปกรณ์ที่โดยนิยมใช้เป็นแหล่งกำเนิดแรงดันอ้างอิงได้แก่ซีเนอร์ไดโอด ซึ่งเมื่อให้รี่ เวิร์ดไบอัสจนเกิดการเบรกดาวน์ แรงดัน คร่อมชีเนอร์จะคงที่เท่ากับแรงดันเบรกดาวน์ (V<sub>Z</sub>) ตัวต้านทาน R (รูปที่ 13) ที่ต่อ อนุกรมกับซีเนอร์ จะทำหน้าที่กำหนดกระแสไบอัสแก่ซีเนอร์ให้เบรกดาวน์และจำกัดกระแสรีเวิร์ดไม่ให้ไหลมากจนเป็น อันตรายแก่ซีเนอร์


ข้อเสียของวงจรนี้ คือ แรงดันมักเปลี่ยนตามอุณหภูมิได้ง่าย หรือเรียกว่ามี ส.ป.ส. ทางอุณหภูมิสูง และจ่าย กระแสได้จำนวนจำกัด รวมทั้งแรงดันเอาท์พุทจะแปรตามแรงดันอินพุท จึงมักใช้วงจรนี้กับ ADC ที่ไม่ต้องการคุณภาพมาก นัก



ก. แรงดันอ้างอิงบวก ข) แรงดันอ้างอิงลบ ค) กราฟสมบัติของชีเนอร์


รูปที่ 13 วงจรแรงดันอ้างอิงพื้นฐานและคุณสมบัติ

ข้อเสียของวงจรอ้างอิงแบบพื้นฐานดังกล่าวสามารถแก้ไขได้โดยใช้วงจรดังรูปที่ 14 ทรานซิสเตอร์ Q1 และ Q2 จะทำหน้าที่เป็นแหล่งจ่ายกระแสคงที่ ไบอัสให้แก่ซีเนอร์ไดโอด ลักษณะดังกล่าวทำให้แรงดันเอาท์พุทไม่ขึ้นอยู่กับแรงดัน อินพุท (Vcc) รวมทั้งผลทางด้านอุณหภูมิรวมของวงจรก็ได้รับการปรับปรุงให้ดีขึ้นด้วย



**รูปที่ 14** วงจรแรงดันอ้างอิงใช้ซีเนอร์ไดโอดที่ปรับปรุงคุณสมบัติจากวงจรแรงดันอ้างอิงพื้นฐาน

2) Precision Voltage Reference แรงดันอ้างอิงที่คุณภาพดีกว่าจะใช้ออปแอมป์ร่วมกับซีเนอร์ ซึ่ง นอกจากจะได้แรงดันคงที่มากกว่าแล้ว ยังสามารถปรับแรงดันเอาท์พุทให้ได้มากหรือน้อยกว่าแรงดันอินซีเนอร์ไดโอดได้ ด้วย ลักษณะการจัดวงจรแบบต่างๆ แสดงได้ดังรูปที่ 15



ตามปกติแล้วแรงดันอ้างอิงที่ใช้ซีเนอร์ไดโอดจะให้คุณภาพดีก็ต่อเมื่อกระแสที่จ่ายใช้ซีเนอร์คงที่ตลอดเวลา และ ทุกช่วงของอุณหภูมิ ในวงจรรูปที่ 15 ออปแอมป์จะทำหน้าที่จ่ายกระแสคงที่และมี ส.ป.ส. อุณหภูมิต่ำกว่า กระแสที่ผ่านซี เนอร์ขึ้นอยู่กับการเลือกค่า  $R_1$ ,  $R_2$ ,  $R_4$  และค่า  $V_0$  กำหนดจาก  $R_4$ ,  $R_5$  และ  $V_2$  การออกแบบต้องเลือกซีเนอร์ซึ่งรู้ค่า  $I_2$  และ  $V_2$  ทำการเลือกค่า  $R_4$ , และหาค่า  $R_4$  จากสมการ  $V_0$ 

$$V_{0} = V_{R} \frac{(R_{1} + R_{f})}{R_{f}}$$

$$I_{Z} = \frac{V_{0}R_{1}}{R_{2}(R_{1} + R_{f})} \cong \frac{V_{0}R_{1}}{R_{f}}$$

$$V_{1} = \frac{V_{0}R_{1}}{R_{1} + R_{f}} = I_{Z}R_{2}$$

$$V_{2} \longrightarrow V_{2} \longrightarrow V_{3}$$

$$V_{R} \longrightarrow V_{2} \longrightarrow V_{3}$$


$$V_{R} \longrightarrow V_{2} \longrightarrow V_{3}$$

$$V_{R} \longrightarrow V_{3}$$

$$V_{R} \longrightarrow V_{4}$$

**รูปที่** 16 แรงดันอ้างอิงปรับค่าได้

3) Band gab Voltage Reference ได้รับการออกแบบเพื่อแก้ไขทาง ส.ป.ส. ทางอุณหภูมิโดยใช้ผลต่างของ แรงดันเบสอิมิเตอร์ของทรานซิสเตอร์สองตัวที่ทำงานที่กระแสต่างกันโดย



รูปที่ 17 วงจร Band gab Voltage Reference พื้นฐาน

$$V_{REF} = V_{BEQ3} + I_2 R_2$$

$$V_{REF} = V_{BEQ3} + \frac{kT_j}{q} ln \frac{I_1}{I_2}$$


 $k = Boltzmann's constant (1.3805 \times 10^{-23} J/K)$ 

Tj = absolute temperature ของรอยต่อ


 $q = electron charge (1.6021 \times 10^{-19} C)$ 

แรงดันอ้างอิงแบบแบนด์แกปได้ถูกสร้างขึ้นโดยใช้วงจรพื้นฐานในรูปที่ 17 และมีจำนวนในตัวถังคล้าย ทรานซิสเตอร์ เช่น เบอร์ LM336 สามารถปรับขนาดของ V<sub>ou</sub> ได้

2.10 วงจร Digital to Analogue Convertor (DAC) DAC นับเป็นอุปกรณ์สำคัญที่ทำให้ดิจิตอลคอมพิวเตอร์ เชื่อมโยงกับอุปกรณ์หรือวงจรอนาลอกอื่นๆ ตัวอย่างการใช้งาน DAC คือระบบแสดงผลบนจอภาพ ระบบสังเคราะห์เสียง เป็นต้น และที่สำคัญ DAC ยังเป็นส่วนประกอบสำคัญใน ADC ที่ใช้กันอยู่ในปัจจุบัน ในรูปที่ 18 แสดงทรานเฟอร์ฟังก์ชั่น ของ DAC 3 บิท จะเห็นว่ารหัสดิจิตอลอินพุท 1 word จะแปลงเป็นแรงดันอนาลอก 1 ค่า ลักษณะการจัดวงจร DAC เป็น ลักษณะดังรูปที่ 19




**รูปที่ 18** ทรานเฟอร์ฟังชั่นของ DAC 3 บิท ตามทฤษฎี



รูปที่ 19 บล็อคไดอะแกรมของ DAC

หัวใจสำคัญของ DAC คือ อาเรย์สวิทช์ที่ควบคุมด้วยลอจิกซึ่งมีจำนวน n ชุดเท่ากับจำนวนใบนารีบิท สวิทช์ เหล่านี้จะตัดต่อแรงดันอ้างอิงขนาดหนึ่งเข้ากับวงจรอาเรย์รีซิสเตอร์ค่าต่างๆ ที่ weight ตามรหัสใบนารีเอาท์พุท บัฟเฟอร์ แอมปริไฟเออร์จะทำหน้าที่เปลี่ยนกระแสที่ถูก weight โดยวงจรรีซิสเตอร์ให้เป็นแรงดันอนาลอกที่สัมพันธ์ต่อกัน ใน DAC บางวงจรมี digital register อยู่ในตัวเพื่อ lath รหัสอินพุทไว้ในขณะที่ DAC กำลังทำการเปลี่ยนเป็นสัญญาณอนาลอก

2.10.1 **DAC แบบ Binary weight ladder**\_ การจัดวงจร Binary weight ladder มีลักษณะตามรูปที่ 20 สวิทช์  $S_1$ - $S_4$  จะถูกควบคุม เปิด/ปิด ด้วยรหัสดิจิตอล ตัด/ต่อ แรงดันอ้างอิงเข้ากับวงจรรีซิสเตอร์ที่มีค่า R, 2R, 4R,  $2^n$ R ตัวอย่าง กรณี DAC แบบ 4 บิท ใช้รีซิสเตอร์เป็น 10k, 20k, 40k และ 80k เป็นต้น




รูปที่ 20 DAC แบบ Binary weight ladder

ค่ารีซิสเตอร์ที่ weight ค่าตามรหัสดิจิตอลที่เพิ่มขึ้นจะทำให้กระแสผ่านรีซิสเอตร์เข้าไปรวมกันก่อนเข้าออปแอ มป์ลดลงด้วยแฟคเตอร์ 2 ตามค่า R ที่เพิ่มขึ้น เช่น หากแรงดันอ้างอิงเป็น 10 โวลต์ ในตัวอย่างนี้ กระแสที่ไหลผ่านตัวตาน ทานจะเป็น 1.0, 0.5, 0.25 และ 0.125 mA ตามลำดับ ออปแอมป์ที่เอาท์พุทจะทำหน้าที่เปลี่ยนกระแสรวมให้เป็นแรงดัน เอาท์พุท

$$V_o = \left(\frac{V_{ref}}{2^{N-1}}\right) (8S_4 + 4S_3 + 2S_2 + S_1)$$
 : S closed = 1, S open = 0

2.10.2 **DAC แบบ R-2R ladder** ถึงแม่ว่า DAC แบบ Binary weight จะใช้ค่าวีชิสเตอร์เพียง 4 ค่าก็ตาม แต่ใน การผลิต DAC แบบนี้บนซิปไอซีเดียวกันก็ยังเป็นปัญหายุ่งยากในการผลิตอยู่ดี รูปแบบที่ดีกว่า คือการจัดวงจรแบบ R-2R ที่ใช้ตัวต้านทานเพียงสองค่าดังรูปที่ 21




รูปที่ 21 วงจร DAC แบบ R-2R ladder ขนาด 4 บิท


ในวงจรนี้สวิทช์จะตัดต่อให้แรงดันอ้างอิงต่อเข้ากับวงจร Ladder หรือต่อ Ladder ลงกราวด์ที่ขา 2R จะเห็นได้ว่า switch input resister (2R) มองเข้าไปจะเห็นคู่ของรีชิสเตอร์ ระหว่างจะต่อ R-2R ที่ติดกัน แรงดันเอาท์พุทจะเพิ่มลดตาม รหัสดิจิตคล คือ

$$\Delta V = V_{ref}/2^{n-1}$$

แรงดันที่เอาท์พุทจะเป็นไปตามสมการ

$$V_o = \left(\frac{V_{ref}}{2^N}\right)(8S_4 + 4S_3 + 2S_2 + S_1)$$
 : S closed = 1, S open = 0







**รูปที่ 22** ตัวอย่างชิบวงจรรีซิสทีฟ 2/2ฑ แลคเดอร์ DAC

- 2.11 Analog to Digital Converter (ADC) ลักษณะการจัดวงจร ADC มีหลายแบบ แต่ที่นิยมใช้มีเพียงไม่กี่ แบบและส่วนใหญ่จะอยู่ในรูปของวงจรรวม
- 2.11.1 Basic conversion method วิธีการแปลงสัญญาณอนาลอกเป็นดิจิตอลแบบง่ายๆ แสดงในรูปที่ 23 แรงดันอินพุทที่ไม่ทราบค่า  $V_x$  จะต่อเข้ากับขาอินพุทขาหนึ่งของอนาลอกคอมพาราเตอร์ และแรงดันอ้างอิงที่ขนาดแปร ตามเวลา  $V_R$  ต่อเข้ากับอินพุทอีกขาหนึ่งของคอมพาราเตอร์ ลักษณะของทรานเฟอร์พังชั่น ของคอมพาราเตอร์แสดงในรูป ที่ 24 ถ้าแรงดันอินพุท  $V_1$  มากว่าอินพุท  $V_2$  แล้วแรงดันเอาท์พุทจะเป็นลอจิก 1 ถ้าอินพุท  $V_1$  น้อยกว่า  $V_2$  แล้วเอาท์พุทจะ เป็นศูนย์ วิธีในการแปลงข้อมูล คือ แรงดันอ้างอิงจะถูกแปรค่าจนกระทั่งรู้ค่าแรงดันอินพุทที่ผิดพลาดไม่เกิน Quantization error ของคอนเวอร์เตอร์ ในแนวความคิดแล้วตรรกะของ ADC คือ พยายามเลือกกลุ่มของ ส.ป.ส. ไบนารี  $a_j$  เพื่อให้ ผลต่างๆ ระหว่างแรงดันอินพุท  $V_x$  และค่าที่ Quantize ได้ครั้งสุดท้าย น้อยกว่า 0.5 LSB ซึ่งเขียนเป็นสมการได้

$$\left| \left( V_X - V_{FSR} \sum_{i=1}^n a_i \, 2^i \right) \right| < 0.5 LSB$$




รูปที่ 23 แสดงวิธีการพื้นฐานของ ADC




รูปที่ 24 แสดงทรานเฟอร์ฟังชั่นของคอมพาราเตอร์

2.11.2 Counter type ADC การจัดวงจร ADC ลักษณะนี้เป็นแบบง่ายสุด หลักการทำงานของวงจรคือ การ เปรียบเทียบขนาดของแรงดันที่เอาท์พุทของ DAC กับสัญญาณอนาลอกที่ไม่ทราบค่า V<sub>in</sub> การทำงานจะเริ่มโดยสัญญาณ start conversion ลอจิกคอนโทรลจะรีเซ็ตเคาน์เตอร์ให้เป็นศูนย์ แล้วเริ่มนับขึ้นจากศูนย์ เอาท์พุทของเคาน์เตอร์จะป้อนให้ DAC เพื่อแปลงเป็นสัญญาณอนาลอกลักษณะเป็นขั้นบันได นำมาเปรียบเทียบกับสัญญาณอนาลอกอินพุทที่คอมพารา เตอร์ โดยเคาน์เตอร์จะยังนำจนกระทั่งเอาท์พุทเท่ากับสัญญาณอนาลอกอินพุทหรือต่างกันไม่เกิน 1 LSB คอมพาราเตอร์ จะเปลี่ยนสถานะไปหยุดการนับของเคาน์เตอร์และ Latch ค่าจากเคาน์เตอร์เพื่อรอการประมวลผลต่อไป และรอรับ สัญญาณ start ใหม่



รูปที่ 25 ก. บล็อกไดอะแกรมของ Counter type DAC



รูปที่ 25 ข) Timing diagram counter type DAC

วงจรนี้มีข้อเสียที่ ทำงานได้ช้าเพราะการ Conversion แต่ละครั้งเคาน์เตอร์จะต้องถูกรีเซ็ตและเริ่มนับจากศูนย์ ทุกครั้ง ดังนั้นในการ conversion เป็นดิจิตอล n บิท จะใช้จำนวน clock ถึง 2<sup>n</sup> เพื่อเปลี่ยนให้ได้ค่าสูงสุดเต็มสเกล ส่วน ข้อดี คือ สร้างได้ง่ายเร็วราคาถูกแต่ความแม่นยำขึ้นอยู่กับ DAC ที่ใช้


2.11.3 Tracking ADC จะปรับปรุงวงจรแบบ Counter type ทางด้านความเร็ว โดยใช้เคาน์เตอร์แบบนับขึ้นลง ได้ไม่จำเป็นต้องเริ่มจากการนับจากศูนย์ทุกครั้ง แต่จะเริ่มนับจากค่าที่ได้ Latch ไว้จากการเปลี่ยนสัญญาณครั้งหลังสุด ดังนั้นส่วนควบคุมทางลอจิกจึงซับซ้อนมากกว่า โดยการทำงานจะเป็นดังนี้ เอาท์พุทจาก DAC จะถูกเปรียบเทียบกับ สัญญาณอินพุท (V<sub>in</sub>) หาก V<sub>in</sub> มากกว่า ลักษณะลอจิกของคอมพาราเตอร์จะควบคุมให้เคาน์เตอร์นับขึ้น แต่ถ้า V<sub>in</sub> น้อย กว่าเคาน์เตอร์จะนับลงจนกว่าค่าหลังสุดของเคาน์เตอร์จะต่างจากสัญญาณอนาลอก อินพุทไม่เกิน 1 LSB และค่าของ เคาน์เตอร์จะถูก latch ไว้จากนั้นเคาน์เตอร์จะทำงานแบบติดตาม (track) สัญญาณอินพุทจนได้ค่าเท่ากันอีกก็จะ latch ค่าใหม่ไว้

จากลักษณะการทำงานดังกล่าว V<sub>in</sub> จะต้องไม่เปลี่ยนแปลงเร็วมากกว่าการทำงานของเคาน์เตอร์มิฉะนั้นค่า เอาท์พุทที่ได้จะไม่สอดคล้องกับสัญญาณอินพุท ตัวอย่างในกรณีสัญญาณรูปซายน์ซึ่งเปลี่ยนแปลงขนาดได้มากที่สุดเท่า กับค่าเต็มสเกล อัตราการเปลี่ยนแปลงจะเท่ากับอัตราการเปลี่ยนแปลงของเอาท์พุทของเคาน์เตอร์ คือ 1 LSB/clock period ดังนั้นถ้าต้องการให้ ADC ตามอินพุทได้จะต้องให้

$$\frac{V_{FS}\omega_O}{2} < \frac{V_{FS}f_c}{2^n}$$


และ 
$$f_o = \frac{i_c}{\pi 2^n}$$

 $f_c$  คือ ความถี่ของ Clock




Lab 12

รูปที่ 26 ก. บล็อกไดอะแกรมขอวงจร Tracking converter



รูปที่ 26 ข. Timing Diagram


- 2.11.4 Integrating ADC หัวใจสำคัญของวงจร ADC ชนิดนี้คือวงจร integrator เทคนิคของ ADC แบบ Integration คือจะใช้สัญญาณ Ramp ต่อเนื่องแทนสัญญาณขั้นบันไดจาก DAC ซึ่งแบ่งตามลักษณะการทำงานได้สอง แบบ คือ Single Slope Converter และ Dual Slope Converter
  - 1) Single Slope Converter



รูปที่ 27 Single Slope Converter

สัญญาณอนาลอกแบบ ramp จะใช้เป็นแรงดันอ้างอิงที่เพิ่มขึ้นอย่างคงที่จากค่าต่ำกว่าศูนย์เล็กน้อยจนถึง ค่าคงที่สูงสุดค่าเต็มสเกลเล็กน้อย ซึ่งเวลาที่ใช้จากการสแกนของสัญญาณ ramp จากศูนย์ถึงค่าแรงดันอินพุทจะเป็น สัดส่วนกับแรงดันอินพุท


การ conversion จะเริ่มด้วยสัญญาณ start conversion ทำการรีเซ็ทไบนารีเคาน์เตอร์ และเริ่มสร้างสัญญาณ ramp จากแรงดันที่ต่ำกว่าศูนย์โวลต์ เมื่อสัญญาณ ramp ผ่านศูนย์โวลต์ เอาท์พุทจากคอมพาราเตอร์ 2 จะ high และเปิด เกทปล่อยพัลส์เข้าสู่เคาน์เตอร์ เคาน์เตอร์ระเริ่มนับจนกระทั่งสัญญาณ ramp มีขนาดเท่า แรงดันอนาลอก อินพุท  $V_{\rm in}$  ใน เวลานี้เอาท์พุทจากคอมพาราเตอร์ 1 จะ high ละปิดเกทไม่ให้ clock เข้าสู่เคาน์เตอร์ จำนวนพัลส์จากเคาน์เตอร์จะเป็น สัดส่วนแรงดันกับอินพุท เนื่องจาก VR=KT โดย R เป็นสโลปของ ramp (ซึ่งคงที่) ในหน่วยโวลต์/วินาที และ T เป็นจำนวน ที่เคาน์เตอร์หารด้วย  $f_{\rm c}$  ซึ่งเป็นความถี่สัญญาณ clock ถ้าเลือกให้สโลปของ ramp เป็น  $V_{\rm FSR}$   $f_{\rm c}/2^{\rm n}$  จำนวนที่เคาน์เตอร์นับ ได้จะเท่ากับอัตราส่วนทางไบนารีหรือ  $V_{\rm in}$  เวลาที่ใช้ในการเปลี่ยนมากที่สุดเมื่อ  $V_{\rm in}=V_{\rm FSR}$  คือ  $T_{\rm MAX}=2^{\rm n}/f_{\rm c}$  และเช่นเดียวกับใน ADC แบบเคาน์เตอร์ ramp ค่าของรหัสเอาท์พุทสุดท้ายจะต่างจากค่าของ  $V_{\rm in}$  ไม่เกิน 0.5 LSB ในรูปที่ 28 แสดงวงจร กำเนิดแรงดัน ramp อย่างง่าย โดยการต่อแรงดันอ้างอิงกับอินทิเกรเตอร์เมื่อสวิทซ์เปิด C จะทำการประจุและเพิ่มขนาด แรงดันเอาท์พุท ข้อเสียประการหนึ่งคือหากใช้งานไปนานๆ การเปลี่ยนแปลงค่า RC ตามอุณหภูมิจะทำให้สโลปคลาด เคลื่อนด้วยเหตุนี้ ADC ขนิดนี้จึงไม่เป็นที่นิยมใช้ในบัจจุบัน




รูปที่ 28 วงจร Ramp Voltage Generator อย่างง่าย และลักษณะของเอาท์พุท

### 2. Dual Slope Converter

ADC แบบ Dual Slope ได้รับการพัฒนาขึ้นมาเพื่อแก้ไขจุดบกพร่องของ single slope ADC การจัดวางแสดงใน รูปที่ 29 ในแต่ละวัฏจักรของการทำงานของวงจร จะมีสองช่วงคือ  $T_1$  และ  $T_2$  ในคาบเวลา  $T_1$  จะเป็นช่วงเวลาที่ได้รับการ ออกแบบให้มีค่าแน่นอนคงที ในช่วงเวลานี้สัญญาณอินพุทจะต่อเข้ากับอินทิเกรเตอร์ผ่านสวิทซ์ S ซึ่งทำให้เอาเอาท์พุทที่ ถูกอินทรเกรท  $V_{int}$  เป็นรูปสัญญาณ ramp ที่ขนาดเพิ่มขึ้นทางบวกและสโลปขึ้นอยู่กับขนาดของ  $V_{in}$  จนกระทั่ง  $V_{int}$  ถึงค่า ค่าหนึ่งเมื่อสิ้นสุด  $T_1$ 



รูปที่ 29 ก. บล็อกไดอะแกรมของ Dual Slope ADC




รูปที่ 29 ข. การทำงานของ Dual Slope ADC

ในช่วงเวลา  $T_2$  อินพุทจะถูกตัดออกจากอินทิเกรเตอร์และต่อกับแรงดันอ้างอิงซึ่งมีค่าเป็นลบเข้ากับอินพุทของ อินทิเกรเตอร์ โดยการควบคุมทางลอจิก ในลักษณะเช่นนี้จะทำให้  $V_{\rm int}$  ลดลงด้วยสโลปคงที่จากการคายประจุผ่านลง  $-V_{\rm ref}$  เมื่อเริ่มต้นเวลา  $T_2$  เคาน์เตอร์จะรีเซ็ตและเริ่มนับ จนเมื่อ  $V_{\rm int}$  มีค่าลดลงถึงศูนย์ คอมพาราเตอร์จะเปลี่ยนสถานะไปบอก ส่วนควบคุมลอจิกให้หยุดนับ และเอาท์พุทของเคาน์เตอร์จะถูกแปลงเป็นรหัสดิจิตอล ความสัมพันธ์ระหว่างช่วงเวลากับ แรงดันอินพทจะเป็นไปตามสมการ

$$T_2 = T_1 \frac{V_{in}}{V_{ref}}$$


ดังนั้นรหัสดิจิตอลที่แสดงค่า T<sub>2</sub> จะแสดงค่าอัตราส่วนของแรงดันอินพุทต่อแรงดันอ้างอิงด้วย คุณลักษณะสำคัญของ Dual Slope มีหลายประการ คือ ประการแรกความแม่นยำของมันไม่ขึ้นอยู่กับเสถียรภาพของสัญญาณ clock และตัวเก็บประจุ แต่จะขึ้นอยู่กับค่าความเที่ยงตรงของแรงดันอ้างอิงและความเป็นเชิงเส้นของอินทิเกรเตอร์ ประการที่สองการกำจัด สัญญาณรบกวนด้วยตัวเองของวงจรสามารถกระทำได้ ถ้ารีเซ็ทให้ T<sub>1</sub> มีขนาดเท่ากับคาบเวลาของสัญญาณรบกวน เช่น ในการกำจัดสัญญาณ 50 เฮิร์ท T<sub>1</sub> จะให้มีค่า 20 ms ส่วนข้อเสียที่สำคัญของ ADC นี้ คือ ความเร็วในการ conversion ค่อนข้างต่ำจึงมักนิยมใช้กับเครื่องมีควัดที่ไม่ต้องการความเร็ว เช่น ดิจิตคลมิเตอร์ เป็นต้น

1.11.5 Successive Approximation ADC วงจร ADC ชนิดนี้ได้รับความนิยมในงานประยุกต์ที่ต้องการความเร็ว ปานกลางและค่อนข้างสูง การจัดวงจรจะคล้ายกันกับแบบเคาน์เตอร์ ที่ทำงานในลักษณะการป้อนกลับ ซึ่ง บล็อกไดอะแกรมในรูปที่ 30 แสดงฟังก์ชั่นต่างๆ ใน ADC ชนิดนี้ คอมพาราเตอร์จะคอยเปรียบเทียบเอาท์พุทจาก DAC กับ อนาลอกอินพุท V<sub>in</sub> เอาท์พุทจะไปควบคุม Successive Approximation register (SAR) ซึ่งเป็นไอซี MSI (Midium Scale Integrated Circiut) ที่ได้รับการออกแบบเป็นพิเศษเพื่อทำหน้าที่นี้โดยเฉพาะ



รูปที่ 30 บล็อกไดอะแกรมของ Successive Approximation ADC

ในรูปที่ 31 แสดงไทมิ่งไดอะแกรมของ ADC ที่มีระดับอนาลอก 0.625 V เมื่อ clock เข้าไป 1 ลูก จะทำให้ MSB (most significant bit) (บิท 4) เป็น 1 ทุกบิทอื่นยังคงเป็นศูนย์ DAC จะเปลี่ยนเอาท์พุทของ SAR เป็นอนาลอก เปรียบเทียบกับสัญญาณอนาลอกอินพุท ถ้าผลการเปรียบเทียบที่คอมพาราเตอร์บอกว่าน้อยกว่าอินพุทก็ให้คงบิทนั้นเป็น 1 ไว้ แต่ถ้ามากกว่าจะให้บิทนั้นเป็นศูนย์ จากนั้นทำการทดสอบบิทถัดไปโดยทำให้เป็น 1 หากผลรวมของสองบิทหรือบิท หลังมากกว่าก็ทำให้บิทนั้นเป็น 0 ถ้าน้อยกว่าให้คง 1 ไว้ แล้วทดสอบบิทถัดไปตามกรรมวิธีดังกล่าวจนครบทุกบิทหรือ จนกว่าเอาท์พุทจะต่างจาก V<sub>n</sub> ไม่เกิน 1 LSB




การทำงานของ ADC แบบนี้เปรียบเทียบได้กับการใช้งานของตาชั่งสองแขน เมื่อวัตถุที่ต้องการทราบน้ำหนัก เสมือนเป็นอินพุทของ ADC และ เอาท์พุทที่เป็นดิจิตอลบิท เสมือนเป็นตุ้มน้ำหนักมาตรฐานที่จะวางบนจานอีกข้างหนึ่ง เมื่อตาชั่งยังไม่สมดุล จะต้องมีการปรับตุ้มน้ำหนักมาตรฐานจนกว่าจะเกิดสมดุล ในรูปที่ 30 คอมพาราเตอร์จะเป็นตัว ตรวจสอบการสมดุลดังกล่าว และ SAR จะทำหน้าที่ปรับแต่งดิจิตอลบิท (ตุ้มน้ำหนักมาตรฐาน)

มีข้อจำกัดประการหนึ่งสำหรับการ conversion คือ สัญญาณอนาลอกอินพุท จะต้องคงที่ในช่วงเวลาที่ทำการ เปลี่ยนแปลงสัญญาณโดยเปลี่ยนได้ไม่เกิน ½ LSB ในช่วงสุดท้ายของการเปลี่ยนสัญญาณดิจิตอลเอาท์พุทจะออกมา ขนานกันทุกบิท แต่บางแบบจะให้เอาท์พุทออกมาในลักษณะอนุกรม วงจร ADC แบบนี้สามารถทำงานได้สองโหมด คือ โหมดที่ทำงานโดยอิสระ (Free run) และโหมดที่รอคำสั่ง start conversion จากภายนอก เวลาที่ใช้ในการเปลี่ยนสัญญาณ ใช้ (n+1) ลูกของพัลส์ clock ลูกแรกจะใช้ในการรีเซ็ทรีจิสเตอร์ภายใน สุดท้าย คุณภาพของระบบจะขึ้นอยู่กับคุณภาพของ DAC ในระบบเป็นอย่างยิ่ง

1.11.6 Parallel (Flash) ADC สำหรับการแปลงสัญญาณที่ต้องการความเร็วสูงมากๆ เช่น การแปลงสัญญาณ ภาพโทรทัศน์ เรดาห์ จำเป็นต้องใช้ ADC แบบพิเศษ ที่เรียกว่า Parallel ADC ซึ่งแสดงบล็อกไดอะแกรมดังรูปที่ 32 หลักการทำงาน คือ จะใช้คอมพาราเตอร์ ทำการเปรียบเทียบสัญญาณอนาลอก อินพุทกับแรงดันอ้างอิงที่แบ่งแรงดันให้ สอดคล้องกับรหัสดิจิตอล โดยใช้ตัวต้านทานแล้วแปลงเอาท์พุทจากคอมพาราเตอร์ให้ตรงกับรหัสดิจิตอล ซึ่งจะเห็นว่า

อุปสรรคทางด้านความเร็วจะถูกจำกัดเพียง Propagation time ของคอมพาราเตอร์เท่านั้น แต่อุปสรรคที่สำคัญต่อการ พัฒนาวงจรชนิดนี้บนชิปไอซี คือ วงจรนี้ต้องการคอมพาราเตอร์ถึง 2<sup>n</sup>-1 ตัว สำหรับ ADC 1 ตัว แต่ก็ได้ ADC ชนิดที่ ทำงานได้รวดเร็วที่สุดเช่นกัน



รูปที่ 32 บล็อกไดอะแกรม Flash ADC


## อุปกรณ์การทดลอง

- ตัวต้านทาน, ตัวเก็บประจุ, สวิทช์กดติดปล่อยดับ
- ซีเนอร์ไดโอด 1 ตัว, ไดโอด 1N4148 2 ตัว
- IC MC14559 1 ตัว, 74C93 1 ตัว, CD4066 1 ตัว
- IC TL072 1 ตัว, LM336 2.5 1 ตัว, NE555 1 ตัว, LM311 1 ตัว


#### การทดลอง

## 3.1 แรงดันอ้างอิง Basic Voltage Reference

- ต่อวงจรดังรูปที่ 33 โดยตั้ง V<sub>cc</sub> ไว้ที่ 5 โวลต์
- 2. วัดและบันทึกแรงดันเอาท์พุท V<sub>out</sub>
- 3. สังเกตผลทางด้าน regulation โดยปรับ  $V_{cc}$  ตามตารางที่ 1 วัดและบันทึกแรงดันเอาท์พุท  $V_{out}$  ลงในตารางที่ 1



รูปที่ 33 แรงดันอ้างอิงใช้ซีเนอร์ไดโอด




รูปที่ 34 วงจรแรงดันอ้างอิงที่ใช้จ่ายกระแสคงที่ให้ซีเนอร์ไดโอด

- 4. ต่อวงจรใหม่ดังรูปที่ 34
- 5. ทำการทดลองซ้ำเหมือนข้อ 1 ถึงข้อ 4

# 3.2 แรงดันอ้างอิงใช้ Band gab

1. ต่อวงจรตามรูปที่ 35



**รูปที่ 35** รูปวงจรทดลองและ LM336


2. ทำการทดลองซ้ำเหมือนข้อ 1 ถึงข้อ 4 ของหัวข้อ 3.2.1

V <sub>cc</sub> (โวลต์)	V <sub>out</sub> (โวลต์)				
	Basic Voltage	Constant Current	Band gab Voltage		
(r.1MN)	Reference	Voltage Reference	Reference		
3.5					
4.5					
5.0					
6.5					
7.5					

ตารางที่ 1 ผลการทดลอง Regulation แรงดันอ้างอิง


### 3.3 วงจร Sampling

1. ต่อวงจรโมโนสเตเบิลด้วยไอชี 555 (รูปที่ 37) เพื่อสร้างสัญญาณทริกเกอร์ (Start) สำหรับวงจร Sampling ตรวจสอบ พัลส์เอาท์พุทโดยใช้ออสซิลโลสโคป



**รูปที่ 37** วงจรโมโนสเตเบิลฯ

- 2. ต่อวงจร Sampling gate ดังรูปที่ 38 ใช้ตัวเก็บประจุค่า 0.1 uF ตรวจสอบความเรียบร้อยของวงจรก่อนป้อนสัญญาณ อินพุท
- 3. ต่อแหล่งจ่ายไฟ +5 โวลต์ และกราวด์กับวงจรแล้วป้อนแรงดัน 2.5 โวลต์ ทางวงจร Voltage Reference รูปที่ 37 ทำ การ discharge ประจุออกจากตัวเก็บประจุให้หมดแล้ววัดแรงดันดีชีออฟเซ็ท (DC offset) ที่เอาท์พุท
- 4. ให้เริ่มจับเวลาตั้งแต่ t=0 แล้วบันทึกค่า V<sub>out</sub> (ดีซี) ทุกๆ 2 วินาที เมื่อเริ่มกดสวิทช์สัญญาณพัลส์ START ให้วงจร Sampling gate แล้วบันทึกค่าในตารางที่ 2




รูปที่ 38 วงจร Sampling gate

- 5. น้ำค่าในตารางที่ 2 มาพล๊อตกราฟ แรงดันเอาท์พุท เวลา บนกระดาษกราฟแผ่นเดียวกัน
- 6. จากกราฟคำนวณ droop จาก


$$droop = rac{\Delta V_{out}}{\Delta t}$$
 (โวลต์/วินาที)

7. เพิ่ม buffer ให้กับวงจร Sampling gate ดังแสดงในรูปที่ 39 ทำการทดลองซ้ำ จากข้อ 3



รูปที่ 39 วงจร Sampling gate with buffer

9. ต่อวงจร Sample & Hold ดังรูปที่ 40 แล้วทำการทดลองซ้ำดังข้อ 8



รูปที่ 40 วงจร Sample & Hold

ตารางที่ 2 ผลการทดลองวงจร Sampling


	V <sub>out</sub> (โวลต์)						
เวลา	Sampling gate		Sampling gate with buffer		Sample & Hold		
	C <sub>H</sub> =0.1uF	C <sub>H</sub> =1uF	C <sub>H</sub> =0.1uF	C <sub>H</sub> =1uF	C <sub>H</sub> =0.1uF	C <sub>H</sub> =1uF	
t <sub>o-</sub>							
t <sub>o+</sub>							
t <sub>1</sub>							
t <sub>2</sub>							
t <sub>3</sub>							
t <sub>4</sub>							
t <sub>5</sub>							
Droop(v/s)							
แรงดัน							
ออฟเซ็ต							

หมายเหตุ

t<sub>o-</sub> คือเวลาก่อนกดสวิทช์

t<sub>o+</sub> คือเวลาหลักจากการกดสวิทช์

10. เปลี่ยนวงจรโมโนสเตเบิลฯ เป็นวงจรอะสเตเบิลฯ (รูปที่ 41) วัดและบันทึกความถี่สัญญาณเอาท์พุท



รูปที่ 41 วงจรอะสเตเบิลฯ


**ตารางที่** 3 ผลการทดลองวงจรอะสเตเบิลฯ

รูปคลื่น	ขนาด (โวลต์)	ความถี่ (เฮิร์ท)

- 11. จากวงจร S/H ในรูปที่ 40 เปลี่ยน  $C_{_{\rm H}}$  เป็น 0.1 uF แล้วป้อนสัญญาณซายน์ความถี่ 500 Hz ขนาด 4.5  $V_{_{\rm p-p}}$  เข้าทาง อินพุท
- 12. ป้อนสัญญาณ Sampling จากวงจร Astable เข้าทางขา Sampling ของวงจร S/H ให้วาดรูป คลื่นเอาท์พุท เทียบกับ สัญญาณ อินพุทและสัญญาณ Sampling
- 13. เพิ่มความถี่ของสัญญาณอินพุทเป็น 3 KHz สังเกตรูปคลื่นเอาท์พุทให้วาดรูปคลื่นเอาท์พุท เทียบกับสัญญาณ อินพุท และสัญญาณ Sampling


### 3.4 Digital to Analog converter

3.4.1 Transfer characteristic ของ R-2R Ladder ดังภูปที่ 42



รูปที่ 42 R-2R Ladder DAC


- 2. ป้อนรหัส ดิจิตอลจาก 0000-1111 ตามตารางที่ 4 แล้ววัด V<sub>out</sub> บันทึกผลในตาราง การป้อนรหัส ให้ช็อตขาของ R 20K ลงกราวด์ถ้าเป็น 0 และต่อเข้าจุด V<sub>ref</sub> (+5V) ถ้ารหัสเป็น 1
- 3. ต่อวงจร 4 บิท Binary counter เข้ากับวงจร DAC ในรูปที่ 43
- 4. ป้อนสัญญาณ 1 kHz เข้าขา 14 ของไบนารีเคาน์เตอร์ แล้ววัดและบันทึกขนาดและรูปคลื่นของ  $V_{
  m out}$
- 5. ต่อวงจร LPF ดังรูปที่ 44 เข้ากับเอาท์พุทของ DAC ในรูปที่ 43 วัดและบันทึกรูปคลื่นเปรียบเทียบกับ  $V_{\text{out}}$  ในข้อ 4
- 6. เปลี่ยน Cutoff Frequency ของ LPF โดยเปลี่ยน C เป็น 0.1 uF วัดและบันทึกรูปคลื่นเปรียบเทียบกับ V<sub>out</sub> ในข้อ 4



รูปที่ 43 การป้อนรหัสดิจิตอลให้ DAC ด้วย Counter

**ตารางที่ 4** เอาท์พุทจาก R-2R Ladder DAC

ดิจิตอลอินพุต	แรงดัน	เอาท์พุท	Error	ดิจิตอลอินพุท	แรงดันเ	ลาท์พุท	Error
MSB LSB	วัด	คำนวณ		MSB LSB	วัด	คำนวณ	
0000				1000			
0 0 0 1				1001			
0 0 1 0				1010			
0 0 1 1				1011			
0100				1100			
0 1 0 1				1101			
0 1 1 0				1110			
0 1 1 1				1111			




รูปที่ 44 การต่อวงจร Low pass filter กับวงจร DAC

## 3.5 Analog to digital converter

## 3.5.1 คุณสมบัติของคอมพาราเตอร์

1. ต่อวงจรคอมพาราเตอร์อย่างง่าย รูปที่ 45



รูปที่ 45 วงจรคอมพาราเตอร์อย่างง่าย


2. ปรับแรงดัน  $V_{_1}$  ตามตารางที่ 5 แล้ววัด  $V_{_{
m out}}$  บันทึกในตาราง

ตารางที่ 5 ลักษณะสมบัติของ Comparator

V <sub>1</sub> (V)	V <sub>out</sub> (V)	V <sub>1</sub> (V)	V <sub>out</sub> (V)
3.5		2.0	
3.0		1.8	
2.8		1.6	
2.6		1.4	
2.5		1.2	
2.4		1.0	
2.3		0.5	
2.2		-0.2	

### 3.5.2 Successive Approximation register/ADC

- 1. ต่อวงจร Successive Approximation ADC ดังในรูปที่ 46 ปรับ  $V_{_{\rm in}}$  เป็น 1 โวลต์
- 2. ให้ใช้ ออสซิลโลสโคปดูสัญญาณที่ขา 11 (EOC, Start conversion SC) จากนั้นป้อนพัลส์ที่ละลูกจาก วงจรโมโนสเต เบิลในรูปที่ 37 จนกว่าแรงดันที่ขา 11 เป็น 5 โวลต์ แล้วตกลงมาเป็นศูนย์อีกครั้ง
- 3. เริ่มนับการป้อนพัลส์ที่ละลูกจาก 1-8 พร้อมกับวัดแรงดันและสถานะที่จุดต่างๆ ตามตารางที่ 6 รวมทั้ง Digital output
- 4. นำค่า Clock number มาพล๊อตเทียบกับแรงดัน  $V_{\scriptscriptstyle DAC}$  (ดูตัวอย่างรูปที่ 31)



รูปที่ 47 วงจรทดลองเรื่อง Successive Approximation Register

ตารางที่ 6 ผลการทดลองเรื่อง Successive Approximation Register

Clock number	Digital output		Digital output		V <sub>DAC</sub> (โวลต์)	สถานะที่เอาท์พุทของ	สถานะที่ขา EOC
	MBB	LSB		comparator (L/H)	ของ SAR (L/H)		
0							
1							
2							
3							
4							
5							
6							
7							
8							

## คำถาม/สรุปผล

- 1. จากผลการทดลองในตารางที่ 1 เปรียบเทียบคุณสมบัติทางด้าน regulation ของแรงดันอ้างอิงทั้งสามแบบ
- 2. ถ้าต้องการเปรียบเทียบทางด้าน Thermal stability ของแรงดันอ้างอิงทั้งสามแบบจะทดลองได้อย่างไร ตามทฤษฎีแบบ ใหนควรจะดีที่สุด
- 3. เปรียบเทียบคุณภาพของวงจร Sampling ทั้งสามที่ทำการทดลอง
- 4. สรุปผลที่ได้ตามตารางที่ 4
- 5. เมื่อใช้ Low Pass Filter ที่มี Cutoff frequency ต่างกันมีผลต่อรูปคลื่นของ DAC อย่างไร
- 6. อธิบายการเปลี่ยนสถานะที่เอาท์พุทของวงจรคอมพาราเตอร์ที่ทดลอง
- 7. สรุปผลที่ได้ตามตารางที่ 6