```
سروین نامی ۹۹۳۱۱۰۳
آیتبن زندی ۹۹۳۱۰۷۱
```

در این ازمایش یک شیفت رجیستر را طراحی می کنیم که یک پایه selector و چهار Multiplexer 2x1 و چهار DFF دارد که بر اساس لبه بالارونده کلاکمان در هر بخش شیفت می خورد و بر اساس selector مان در هر مالتیپلکسر بین بیت متناظر Data in یا خروجی های فلیپ فلاپ ها و ورودی ها موازی P in باید یک کدام را انتخاب کرده و در زمان آمدن کلاک بعد آن را تحویل DFF بعدی دهد تا بعد از چهار کلاک خروجی ما مشاهد شود ، همان طور که مشاهده نی شود در Time Diagram مدار شبیه سازی شده مان چهار کلاک طول کشیده تا اولین ورودی ما به خروجی برسد و در باقی این شبیه ساز هم به همین شکل این مدار عمل می کند .

## Shift Register Vhdl code:

```
P_in : in STD_LOGIC;
Selector : in STD_LOGIC;
Output : out STD_LOGIC);
end component multiplexer;

signal DFFOutput : STD_LOGIC_VECTOR(2 downto 0);
signal DFFOutput : STD_LOGIC_VECTOR(3 downto 0);

multiplexer0 : multiplexer Port map( DataIn => DataIn , P_in => P_in(3) , Selector => Selector , Output => MuxOutput(0) );

dff_interface0 : DFLipFlop port map( d => MuxOutput(0) , clock => Clk , reset => '0' , q => DFFOutput(0));

multiplexer1 : multiplexer Port map( DataIn => DFFOutput(0) , P_in => P_in(2) , Selector => Selector , Output => MuxOutput(1) );

dff_interface1 : DFLipFlop port map( d => MuxOutput(1) , clock => Clk , reset => '0' , q => DFFOutput(1));

multiplexer2 : multiplexer Port map( DataIn => DFFOutput(1) , P_in => P_in(1) , Selector => Selector , Output => MuxOutput(2) );

multiplexer3 : multiplexer Port map( DataIn => DFFOutput(2) , clock => Clk , reset => '0' , q => DFFOutput(2));

multiplexer3 : multiplexer Port map( DataIn => DFFOutput(2) , P_in => P_in(0) , Selector => Selector , Output => MuxOutput(3) );

dff_interface3 : DFLipFlop port map( d => MuxOutput(2) , P_in => P_in(0) , Selector => Selector , Output => MuxOutput(3) );

dff_interface3 : DFLipFlop port map( d => MuxOutput(2) , P_in => P_in(0) , Selector => Selector , Output => MuxOutput(3) );

dff_interface3 : DFLipFlop port map( d => MuxOutput(3) , clock => Clk , reset => '0' , q => Output);
```

## D flipflop Vhdl code:

```
I TIDIALY TEEF;
2 use IEEE.STD LOGIC 1164.ALL;
3
4
5
  entity DFLipFlop is
        Port ( d : in STD LOGIC;
6
               clock : in STD LOGIC;
7
               reset : in STD LOGIC;
8
9
               q : out STD LOGIC);
10 end DFLipFlop;
11
12 architecture Behavioral of DFLipFlop is
13
14 begin
15 process(clock, reset)
16 begin
17 if (reset ='1') then
18 q <= '0';
19 elsif(CLOCK='1' and CLOCK'EVENT) then
20
   q <= d;
   end if;
21
22 end process;
23 end Behavioral;
```

## Multiplexer Vhdl code:

```
32 entity multiplexer is
 33     Port ( DataIn : in STD LOGIC;
               P in : in STD LOGIC;
 34
               Selector : in STD LOGIC;
 35
               Output : out STD LOGIC);
 36
 37 end multiplexer;
 38
 39 architecture Behavioral of multiplexer is
 40
 41 begin
 42
 43 process(Selector)
 44 begin
 45
       if Selector = '0' then
 46
 47
          Output <= DataIn ;
 48
 49
       else
            OutPut <= P in ;
 50
 51
 52
       end if;
 53 end process;
 54
 55
 56 end Behavioral;
```

## Circuit Test Bench:

```
78
      begin
         Clk <= '0';
79
         wait for Clk period/2;
80
          Clk <= '1';
81
82
          wait for Clk period/2;
83
      end process;
84
85
      -- Stimulus process
86
      stim proc: process
87
       begin
88
          -- hold reset state for 100 ns.
89
90
          wait for Clk_period*4;
         DataIn <= '0' ; P in <= "1111" ; Selector <= '1' ;
91
         wait for Clk period*4;
92
         DataIn <= '1' ; P in <= "1001" ; Selector <= '0' ;
93
          wait for Clk period*4;
94
95
96
          -- insert stimulus here
97
98
          wait;
99
      end process;
100
101 END;
102
```

Time Diagram of simulation:

