規程書番号	MI4G3166	全ページ	ページ
		291	1

品種名 :

注: MN864773A

共 通 仕 様


パナソニック株式会社 セミコンダクター社

制定	起 案	検 印	作 成
國際部	中野	道 場	長澤

MN864773A		
全ページ	ページ	
-	2	

使用上の注意

- 1. レジスタアドレスマップ、レジスタ説明中で Reserved となっているビットは、デフォルト値で使用して下さい。書き込む場合もデフォルト値を書き込んで下さい。 また、レジスタアドレスマップに記載のない領域には、アクセスしないで下さい。
- 2. 本仕様書に記載の Deep Color は、HDMI 規格 Version 1.3a 6.5 章に記載の Deep Color を 意味します。YCbCr 422 の 10/12 bit 伝送は含みません。
- 3. 各電源(VDD33/VDD12/AVDD/PVDD)は極力同時(1秒以内)に ON、OFF してください。
- 4. 電源のON、OFF時にはリセット(NRESET)端子を 100 μs 以上"L"にしてください。 リセット解除後、10 ms 以上経過してから、レジスタアクセスを行ってください。 また、通常動作時にリセットをかける場合は、120 ns 以上"L"にしてください。



- 5. DDC バスの対応周波数は 100 kHz までです。
- 6. HOST バス端子 HSCL 、 HSDA は I2C バス規格:STANDARD/FAST mode に準拠しています。
- 7. アナログ電源 AVDD、PVDD の変動幅(リップル)は、100 mV 以下(暫定)にして下さい。
- 8. CEC メッセージ受信時、次のメッセージを受信するまでに 0x6C:0x61 CECRXF の読み出しを 完了して下さい(1 bit = 2.4 ms 時、メッセージ受信後 40 ms 以内に CECRXF の読み出しを 完了して下さい)。

2010-09-10	
制定	改 正

MN864773A ページ 全ページ 3

		H W	
		ップー覧	
		ss 0x60: System Control: システム制御レジスタ	
3.1.	2 Slave Addres	ss 0x62: Video/Audio Control: ビデオ・オーディオ制御レジスタ	2
3.1.	3 Slave Addres	ss 0x66: Data Island Packet: データアイランドパケット	3
3.1.	4 Slave Addres	ss 0x68: InfoFrame Packet: InfoFrame パケット	
3.1.	Slave Addres	ss 0x6C: CEC Control: CEC 制御	
3.1.	Slave Addres	ss 0x6E: EDID: EDID アクセスレジスタ	
レジス・	タ詳細		
4 . 1 Sla	ive Address 0x6	60: System Control Registers システム制御レジスタ	
		デバイス ID	
		set Register: ソフトリセット	
		wer Down: パワーダウン	
		figuration Register: システム構成制御レジスタ	
		ence Control Register: リセットシーケンス制御レジスタ	
	•	gister Set: 割り込みレジスタgister Set: 割り込みレジスタ	
		iver Configuration Register Set TMDS レシーバー制御レジスタ	
4 · · · · · · · · · · · · · · · · · · ·	Clock Freque	ency Detection Register: クロック周波数検出	1\ 1(
		ister Set モニタ用レジスタ	
		62:Video/Audio Control Registers ビデオ・オーディオ制御レジスタ	
		at Detect and Control:ビデオフォーマット検出・制御	
		ace Control Registers: ビデオインターフェース制御レジスタ	
		Converter: カラースペースコンバータース制御レジスタ	
		Converter: カラースペースコンハータol Registers: オーディオ制御レジスタ	
		66: Data Island Packet データアイランドパケット	
		le Packet Header Register Set: オーディオサンプルパケットヘッダ	
		io Sample Packet Header Register Set: DSD パケットヘッダ	
		Sample Packet Header Register Set: DST パケットヘッダ	
		Audio Stream Packet Header Register Set: HBR パケットヘッダ	
		Regeneration Packet Register Set: N/CTS	
		ntrol Packet Register Set: GCP	
		nt Protection Packet Register Set: ACP パケット	
		et Register Set: ISRC1 パケット	
		et Register Set: ISRC2 パケット	
		tadata Packet Register Set: Gamut Metadata パケット	
		et Register Set: フリーパケット	
		68: InfoFrame Packet InfoFrame パケット	
	-	cific InfoFrame	
		ne	
4 . 4 .	Source Prod	luct Descriptor InfoFrame	2
4.4.	4 Audio InfoFr	ame	2
4 . 4 .	MPEG Source	ce InfoFrame	2
1_00_10			
D-09-10 訓定	改 正		

MN864773A 全ページ ページ - 4

4 . 4 . 6 HDMI Vendor-Specific InfoFrame	250
4 . 4 . 7 Received User Data	
4.5 Slave Address 0x6C: CEC Control Register CEC 制御レジスタ	255
4.6 Slave Address 0x6E:EDID EDID アクセスレジスタ	
5. 補足説明	288
5.1 出力ピクセルクロック設定	288
5 . 2 DDC バスインターフェース	289
6 車新履歴	290

2010-09-10 改正

MN864773A		
全ページ	ページ	
-	5	

1. 概要

本 LSI は、HDMI (High Definition Multimedia Interface) 規格に準拠した受信機能を備えています。 プラズマディスプレイや液晶テレビ等に搭載すれば、DVD プレーヤ・レコーダやセットトップボックス (STB) 等から HDMI で出力される高品質のデジタルデータを受信することができます。コピープロテクションには HDCP (High-bandwidth Digital Content Protection) が採用されています。

本仕様書では、ブロック図、機能等を詳細に記述しています。 HDCP に関する機能は、仕様書 HDCP 編を参照して下さい。

1.1 概略仕樣

- · HDMI 規格準拠 2ポート入力レシーバーLSI
- ・ TMDS コア入力 最大 2.25 Gbps (1080p 36 bit Deep Color)
- ・ TMDS クロック 最大 225 MHz
- ・ ピクセルクロック 最大 165 MHz
- ・ビデオ仕様
 - Deep Color 30 / 36 / 48 bit 対応
 - CEA-861-E / PC フォーマット検出機能
 - カラースペースコンバータ (RGB ITU-R BT601/709)
 - YCbCr 444 YCbCr 422 間引きフィルタ
 - YCbCr 422 YCbCr 444 補間フィルタ
 - データ演算精度: 12bit
- ・オーディオ仕様
 - High Bit Rate Audio 対応
 - DSD 対応
 - 3線式オーディオインターフェース出力×4:

前詰め / 後詰め / I2S より選択。 最大 192 kHz x 2 ch x 4


- IEC60958 出力×1
- · HDCP 認証機能搭載
- ・ HDCP デバイス鍵内蔵
- · CEC インターフェース内蔵
 - ホストバス(IIC バス)経由でメッセージを送受信
 - メッセージ送受信用 FIF O内蔵(送信 16 byte、受信 64 byte)
 - 自動 ACK 送信、自動アービトレーション
 - アービトレーション失敗時の自動リトライ
 - 送信時の Signal Free Time 管理
 - Line Error Notification の自動送信
 - 各種エラー検知、割り込み処理
- · EDID 用 SRAM 内蔵(256 byte x 2)
- ・ ホスト用 IIC スレーブインターフェース(最大 400 kHz)

2010-09-10	
制定	改 正

MN864773A		
全ページ	ページ	
-	6	

2. システム概要

2.1 ブロック構成



・ イコライザ (EQ)

TMDS 差動入力に対してイコライジング処理を行い、長距離伝送を実現します。

· TMDS Receiver

TMDS クロックを再生し、シリアル・パラレル変換後デジタルコアへ出力します。 また、PLL を用いて TMDS クロックよりピクセルクロックを生成します。 DeepColor 時には、 ピクセルクロックが TMDS クロックの 4/5 倍もしくは 2/3 倍もしくは 1/2 倍となります。

· TMDS デコーダ

TMDS エンコードされている 10 bit データを元の 8 bit データへと変換します。 デジタルリシンク機能により、3 チャンネルのデータとクロックを 1 つの TMDS クロックで 再同期化します。さらに、3 チャンネル間のクロックずれ(スキュー補正)を行います。

· HDCP

HDCP 復号化処理を行います。 使用方法については HDCP 編を参照して下さい。

2010-09-10	
制定	改 正

MN864773A		
全ページ	ページ	
-	7	

· AV Controller

オーディオパケット(Audio Sample Packet、One Bit Audio Sample Packet、DST Audio Packet、High Bitrate Audio Stream Packet)、InfoFrame パケット、データアイランドパケット(オーディオパケット, InfoFrame 以外のパケット)を分離し、オーディオパケットはオーディオインターフェースへ、その他はコンフィギュレーションレジスタへ出力します。

Deep Color

Deep Color 時、ピクセルパッキングを解き、30 bit / 36 bit / 48 bit データを出力します。

Format Detect

水平・垂直画素数よりビデオフォーマットを検出します。

· Color Space Converter

カラースペース(RGB、ITU-R BT601/709)を相互に変換します。 また、YCbCr 444 422 間引き、 YCbCr 422 444 補間を行います。

· Video Interface

ビデオデータを出力します。複数の出力モードを備えます。

クロック RCLK で動作し、出力モードによって RCLK がピクセルクロックの 1/4 倍、1/2 倍、1 倍、2 倍と切り替わります。

YCbCr 8 ビット出力時、Y は 0 ~ 255、CbCr は -128 ~ 127 を 0 ~ 255 で 出力します(オフセットバイナリ形式)。RGB 8 ビット出力時は 0 ~ 255 で出力します。 10 ビット、12 ビット出力時もこれに準じます。

· Audio Interface

PLL を用いてオーディオクロックを再生し、IEC60958 もしくは3線式シリアルで オーディオデータを出力します。また、3線式シリアルと端子兼用でDSD を出力します。

· AKE

HDCP の認証処理 (Authentication and Key Exchange) を行います。 使用方法については HDCP 編を参照して下さい。

· DDC Intrerface

DDC のインターフェース回路です。 256 byte の EDID を 2 つ内蔵することができます。

· CEC Intrerface

CEC のインターフェース回路です。CEC プロトコルの送信・受信を制御します。 外部クロック入力(SYSCLK = 12 MHz ~ 30 MHz)により動作します。

2010-09-10	
制定	改 正

MN864773A								
全ページ	ページ							
-	8							

· Host Interface

外部ホストとのインターフェースです。 IIC のスレーブ機能を搭載しています。 外部クロック入力(SYSCLK = 12 MHz ~ 30 MHz)により動作します。 また、スレープアドレスの上位 3 ビットは LPSA ピンで選択可能です("011"もしくは"001")。

ホストインターフェースのライトトランザクションを示します。

N バイトライト

S	Slave Address (7bit)	0	Α	Offset Address (8bit)	Α	Write Data 1 (8bit)	Α	Write Data 2 (8bit)	Α		Write Data N (8bit)	Α	Р	
---	----------------------------	---	---	-----------------------------	---	---------------------------	---	---------------------------	---	--	---------------------------	---	---	--

ホストインターフェースのリードトランザクションを示します。

N バイトリード

S	Slave Address (7bit)	0 A	Offset Address (8bit)	А	Р	S	Slave Address (7bit)	1	А	Read Data 1 (8bit)	А	Read Data 2 (8bit)	А		Read Data N (8bit)	N A	Р	
---	----------------------------	-----	-----------------------------	---	---	---	----------------------------	---	---	--------------------------	---	--------------------------	---	--	--------------------------	--------	---	--

S: Start Bit P: Stop Bit A: ACK NA: NACK

: この Stop Bit は無くても可

· Configuration Register

各種機能を制御するレジスタ群です。ホストクロックで動作します。

2010-09-10	
制定	改正

MN864773A									
全ページ	ページ								
-	9								

3. レジスタアドレスマップ

機能制御レジスタは、I²C バスによりアクセス可能です。

以下にレジスタアドレスマップを示します。I²C バスのスレーブアドレスは、R/W ビットが 0 に固定された 8 ビット幅で表記しています。

HDCP 関連のレジスタアドレスについては 仕様書 HDCP 編 を参照して下さい。

Registers Address Map: レジスタアドレスマップ

Port Name	I ² C Slave Address	Byte Address	Name	Description
Local	0x60	0x00-0xFF	SYS	System Control システム制御
	0x62	0x00-0xFF	VAC	Video / Audio Control ビデオ・オーディオ制御
	0x64	0x00-0xFF	HDC	HDCP HDCP レジスタ HDCP 編を参照して下さい
	0x66	0x00-0xFF	PKT	Packet Data Register. Packet データ用レジスタ
	0x68	0x00-0xFF	INF	InfoFrame Data Register. InfoFrame データ用レジスタ
	0x6A	0x00-0xFF	-	Reserved
	0x6C	0x00-0x5F	-	Reserved
		0x60-0x7F	CEC	CEC CEC 送受信用レジスタ
		0x80-0xFF	AKE	Authentication and Key Exchange HDCP 認証用レジスタ HDCP 編を参照して下さい
	0x6E	0x00-0xFF	EDI	EDID EDID (Port 0 / Port 1 共用)

ローカルポートの I^2 C スレーブアドレスは、上位 3 ビットを LPSA ピンで選択でき、"011"か"001"とすることができます。 本仕様書では LPSA が"H"の場合(上位 3 ビットが"011"の場合)を示しています。

2010-09-10	
制定	改 正

MN864773A									
全ページ ページ									
-	10								

3.1 レジスタアドレスマップ一覧

この章ではレジスタアドレスマップ全体を示します。各レジスタの詳細機能に関しては第4章以降で説明 しています。

3.1.1 Slave Address 0x60: System Control: システム制御レジスタ

Slave Address 0x60 : Offset Address 0x00-0x03 : Device ID デバイス ID

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default			
0x60	0x00		DVICID[7: 0]										
0x60	0x01		DVICID[15:8]										
0x60	0x02		DVICRV										
0x60	0x03		Reserved										

Slave Address 0x60 : Offset Address 0x04-0x07 : Software Reset Register ソフトリセット

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x04	ALLRST	AKERST	DDCRST	AIFRST	VIFRST	AVCRST	HDCRST	DECRST	0x00
0x60	0x05	TMDRST	DPLRST	AFFRST	ACRRST	DVFRST	AVMRST	PKTRST	RSYRST	0x00
0x60	0x06	HPLRST	AKCRST	VFFRST	LKDRST	DCMRST	PFQRST	TFQRST	CFGRST	0x00
0x60	0x07		Reserved	d	TMRSTE	TMRSTD	TMRSTC	TMRSTB	TMRSTA	0x00

MN864773A							
全ページ	ページ						
-	11						

Slave Address 0x60 : Offset Address 0x08-0x0B : Software Power Down パワーダウン

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x08	Reserved	CSCDWN	CECDWN	Reserved	APLLPDWN	SWPDWNB	SWPDWNA	SWPDWN	0x00
0x60	0x09-0B		Reserved							

MN864773A								
全ページ	ページ							
-	12							

Slave Address 0x60 : Offset Address 0x0C-0x1F : System Configuration Register システム構成制御レジスタ

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default	
0x60	0x0C	PKDTCT [2:0] BCHEON Reserved TCKSEL TCKPOL							0x00		
0x60	0x0D		Reserved								
0x60	0x0E		Reserved SRSTED SRSTEB SRSTED						SRSTEA	0x00	
0x60	0x0F	SYFILM	Reserved	SYFILT	SKWDIS		RSYDIS RSYDIS			0x00	
0x60	0x10		Rese	erved		APCKEN	Reserved		.KSL :0]	0x08	
0x60	0x11	Reserved	APEIRM	NIRQ2P	NIRQ1P	IRQSTMD	· ·	0x04			
0x60	0x12	V5PTHSEL	DDCTHSEL	MTUO	PDNCTL		IDRV VCHDRV :0] [1:0]			0xA0	
0x60	0x13			Rese	rved			V5FL7	TH[1:0]	0x00	

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	13

0x60	0x14	NPRIME	Reserved	DDCFLT	DDCNCS	Reserved	PORSEL [2:0]	0x17		
0x60	0x15-1B				Rese	rved		0x00		
0x60	0x1C		Reserved EDIDPG [1:0]							
0x60	0x1D		Reserved							
0x60	0x1E		CECCDV[7:0]							
0x60	0x1F				CECCD	V[15:8]		0x00		

MN864773A								
全ページ	ページ							
-	14							

Slave Address 0x60 : Offset Address 0x20-0x3F: Reset Sequence Control リセットシーケンス制御

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x20	RSEQEN	AVCREN	LKDTEN	TMRENE	TMREND	TMRENC	TMRENB	TMRENA	0x7F
0x60	0x21		DPCREN							
0x60	0x22				DPCR	ΓM[7:0]				0x32
0x60	0x23				DPCRT	M[15:8]				0x29
0x60	0x24				TMRTI	ЛА[7:0]				0x8C
0x60	0x25				TMRTM	1A[15:8]				0x0A
0x60	0x26				TMRTM	A[23:16]				0x00
0x60	0x27				Rese	erved				0x00
0x60	0x28				TMRTN	/IB [7:0]				0x8C
0x60	0x29				TMRTM	1B[15:8]				0x0A
0x60	0x2A		TMRTMB[23:16]							0x00
0x60	0x2B		Reserved							0x00
0x60	0x2C				TMRTI	/IC[7:0]				0x58
0x60	0x2D				TMRTM					0x0F
0x60	0x2E				TMRTM	C[23:16]				0x02
0x60	0x2F					erved				0x00
0x60	0x30				TMRTI	ИD[7:0]				0xB8
0x60	0x31				TMRTM					0x4C
0x60	0x32					D[23:16]				0x0A
0x60	0x33				Rese					0x00
0x60	0x34				TMRTI					0x18
0x60	0x35				TMRTM					A8x0
0x60	0x36				TMRTM					0x12
0x60	0x37				Rese					0x00
0x60	0x38				LKDTT					0x8C
0x60	0x39		LKDTTM [15:8]							0x0A
0x60	0x3A		LKDTTM [23:16]							0x00
0x60	0x3B				Rese					0x00
0x60	0x3C				AVCRT					0xE0
0x60	0x3D				AVCRT					0x32
0x60	0x3E				AVCRTN					0x29
0x60	0x3F				Rese	erved				0x00

2010-09-10	
制定	改 正

MN864773A							
全ページ	ページ						
-	15						

Slave Address 0x60 : Offset Address 0x40-0x7F : Interut Register Set 割り込みレジスタ

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x40				Re	served				0x00
0x60	0x41	VSYDET	FRQCHG	LFQDET	HFQDET	VFFAIL	VFSUCS	HDMCHG	LOCKDT	0x00
0x60	0x42	APLOCK	APULCK	AFOVRF	AFUNDF	NPRCHG	СТЅСНС	FSCHG	LAYCHG	0x00
0x60	0x43	AFMTCHG	Reserved	СВТСНС	ADBERR	DSTDET	DSDDET	HBRDET	ASPDET	0x00
0x60	0x44	DPCLOF	DPCLON	CDPCHG	GMTCHG	ISBCHG	ISACHG	ACPCHG	AVMCHG	0x00
0x60	0x45	PKBERR	DPCARS	VAIARS	MPGCHG	AUDCHG	SPDCHG	AVICHG	VSPCHG	0x00
0x60	0x46	GMTDET	ISBDET	ISADET	ACPDET	AUDDET	SPDDET	AVIDET	VSPDET	0x00
0x60	0x47		,	Н	DCP 編を	参照して	下さい			
0x60	0x48	HDBERR	PBBERR	PBCERR	MPGDET	FREDET	GCPDET	ACRDET	NULDET	0x00

2010-09-10	
制定	改 正

				44 1 -	_ ,	34 —			MN86	64773A	
				製品	品仕	汞書		全	ページ	ページ	<u>}</u>
									-	16	
0x60	0 0x49	CECERI	CECTXI	Reserved	CECRXI	70000		CECBLI	Reserved	0x00	
0x60	0x4A		Re	served		P1V50F	P1V5ON	P0V5OF	P0V5ON	0x00	
0x60	0 0x4B	STSCH	Reserved	HPLRSCMP	FLATLINE DET	CMPRS AUDDET	HDMIMODE DET	DVIMODE DET	AVMUTE DET	0x00	
0x60	0x4C	Res	erved	P1TCK HFQDET	POTCK HFQDET	Rese	erved	P1 TCKDCH	P0 TCKDCH	0x00	
0x60	0x4D	ACPNDET	GMTNDET	ASPNDET	ACRNDET	ACPDETP	GMTDETP	ASPDETP	ACRDETP	0x00	
0x60	0 0x4E	HVENDET	HVEDETP	H3DNDET	H3DDETP	HVSNDET	HVSDETP	HVSCHG	HVSDET	0x00	
0x60	0 0x4F		Re	served		DSDNDET	DSDDETP	HBRNDET	HBRDETP	0x00	
0x60	0 0x50	IRQ7ST	IRQ6ST	IRQ5ST	IRQ4ST	IRQ3ST	IRQ2ST	IRQ1ST	IRQSTA	0x00	
0x60	0 0x51	IRQFST	IRQEST	IRQDST	IRQCST	IRQBST	IRQAST	IRQ9ST	IRQ8ST	0x00	
	•	1	•								
2010-09-1	0										
制定	改 正										

				AL-11 -	_	* -		MN864773A				
				製品	品仕村	汞書		全/	ページ	ペーシ)	
									-	17		
	1										1	
0x60	0x52	EIRQ7S	EIRQ6S	EIRQ5S	EIRQ4S	EIRQ3S	EIRQ2S	EIRQ1S	EIRQST	0x00		
0x60	0x53	EIRQFS	EIRQBS EIRQCS EIRQCS EIRQCS EIRQCS							0x00		
0x60	0x54-57				Res	served				0x00		
0x60	0x58					/ISA[7:0]				0x00		
0x60	0x59					//SB[7:0]				0x00		
0x60	0x5A					//SA[7:0]				0x00		
0x60	0x5B					1SB[7:0]				0x00		
0x60	0x5C-5F					served				0x00		
0x60	0x60					served				0x00		
0x60	0x61					1SK[7:0]				0x00		
0x60	0x62					1SK[7:0]				0x00		
0x60	0x63					1SK[7:0]				0x00		
0x60	0x64					1SK[7:0]				0x00		
0x60	0x65	IR5MSK[7:0]					0x00					
0x60	0x66					1SK[7:0]				0x00		
0x60	0x67					1SK[7:0]				0x00		
0x60	0x68				IR8N	1SK[7:0]				0x00		
0x60	0x69				IR9N	1SK[7:0]				0x00		
0x60	0x6A					1SK[7:0]				0x00		
0x60	0x6B					1SK[7:0]				0x00		
0x60	0x6C				IRCN	/ISK[7:0]				0x00		
0x60	0x6D					1SK[7:0]				0x00		
0x60	0x6E					1SK[7:0]				0x00		
0x60	0x6F					1SK[7:0]				0x00		
0x60	0x70					served				0x00		
0x60	0x71					ISK[7:0]				0x00		
0x60	0x72					ISK[7:0]				0x00		
0x60	0x73					ISK[7:0]				0x00		
0x60	0x74					ISK[7:0]				0x00	-	
0x60	0x75					ISK[7:0]				0x00	1	
0x60	0x76					ISK[7:0]				0x00	1	
0x60	0x77					ISK[7:0]				0x00	ł	
0x60	0x78					ISK[7:0]				0x00 0x00	-	
0x60 0x60	0x79 0x7A					ISK[7:0] ISK[7:0]				0x00 0x00	1	
0x60	0x7A 0x7B					1SK[7:0] 1SK[7:0]				0x00	1	
0x60	0x7C					1SK[7:0] 1SK[7:0]				0x00	1	
0x60	0x7D					1SK[7:0]				0x00	1	
0x60	0x7E					1SK[7:0]				0x00	1	
0x60	0x7F					1SK[7:0]				0x00	1	
2040, 00, 40	ı	1									-	
2010-09-10	<u> </u>	-										
制定	改正											

MN86	64773A
全ページ	ページ
-	18

Slave Address 0x60 : Offset Address 0x80-0xBF: TMDS Control TMDS レシーパ制御

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x80-BF				通常記	设定不要				

MN86	64773A
全ページ	ページ
-	19

Slave Address 0x60: Offset Address 0xC0-0xC3: Clock Frequency Detection クロック周波数検知

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xC0	Reserved		PCLKFQ [2:0]	!	Reserved		TCLKFQ [2:0]		
0x60	0xC1	PSETEN		PFQSET [2:0]		TSETEN		TFQSET [2:0]		0x00
0x60	0xC2				Reserved	ı			CFDPG	0x00
0x60	0xC3				Rese	erved				0x00

Slave Addres 0x60 : Offset Address 0xC4-0xF3 : Clock Frequency Detection Parameter(CFDPG=0) クロック周波数検知パラメータ(CFDPG=0)

0,460	0.404	1	EDTTUM(2:01		CCUTUM(2.0)	0.22		
0x60	0xC4		FDTTHM[3:0]		FCHTHM[3:0]	0x22		
0x60	0xC5		PDTTHM[3:0]		PCHTHM[3:0]	0x22		
0x60	0xC6	Reserved	HFQDTH [2:0]	Reserved	LFQDTH [2:0]	0x51		
0x60	0xC7		Rese	erved		0x00		
0x60	0xC8		MAXTO	CC[7:0]		0x00		
0x60	0xC9		MAXTCC[15:8]					
0x60	0xCA	Resv.						
0x60	0xCB		Reserved					
0x60	0xCC		FCHGTH [7:0]					
0x60	0xCD		FCHGT	0x00				
0x60	0xCE		FCHGT	0x00				
0x60	0xCF		Rese	erved		0x00		
0x60	0xD0		FDTTI	HA[7:0]		0x9A		
0x60	0xD1		FDTTH	A [15:8]		0x59		
0x60	0xD2		FDTTHA [23:16]					
0x60	0xD3		Rese	erved		0x00		
0x60	0xD4		FDTTH	IB [7:0]	·	0x9A		
0x60	0xD5		FDTTH	B[15:8]	<u> </u>	0x99		

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
_	20

0x60 0xD6 FDTTHB[23:16] 0x00 0x60 0xD7 Reserved 0x00 0x60 0xD8 FDTTHC[7:0] 0xD0 0x60 0xD9 FDTTHC [15:8] 0x50 0x60 0xDA FDTTHC [23:16] 0x00 0x60 0xDB Reserved 0x00 0x60 0xDC FDTTHD [7:0] 0x32 0x60 0xDE FDTTHD [23:16] 0x00 0x60 0xDF Reserved 0x00 0x60 0xE0 FDTTHE [7:0] 0x44 0x60 0xE1 FDTTHE [15:8] 0x23 0x60 0xE2 FDTTHE [23:16] 0x00 0x60 0xE4 FDTTHF [7:0] 0x60 0x60 0xE4 FDTTHF [23:16] 0x00 0x60 0xE4 FDTTHF [23:16] 0x00 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE8 PCHGTH [7:0] 0x86 0x60 0xE8 PCHGTH [7:0]
0x60 0xD8 FDTTHC[7:0] 0xD0 0x60 0xD9 FDTTHC [15:8] 0x50 0x60 0xDA FDTTHC [23:16] 0x00 0x60 0xDB Reserved 0x00 0x60 0xDC FDTTHD [7:0] 0x32 0x60 0xDD FDTTHD[15:8] 0x36 0x60 0xDE FDTTHD[23:16] 0x00 0x60 0xDF Reserved 0x00 0x60 0xE1 FDTTHE [7:0] 0x44 0x60 0xE2 FDTTHE [23:16] 0x00 0x60 0xE3 Reserved 0x00 0x60 0xE4 FDTTHF [7:0] 0xC 0x60 0xE5 FDTTHF [3:16] 0x00 0x60 0xE5 FDTTHF [23:16] 0x00 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE7 Reserved 0x00 0x60 0xE8 PCHGTH [15:8] <t< td=""></t<>
0x60 0xD9 FDTTHC [15:8] 0x56 0x60 0xDA FDTTHC [23:16] 0x00 0x60 0xDB Reserved 0x00 0x60 0xDC FDTTHD [7:0] 0x32 0x60 0xDD FDTTHD[15:8] 0x36 0x60 0xDE FDTTHD[23:16] 0x00 0x60 0xDF Reserved 0x00 0x60 0xE0 FDTTHE [7:0] 0x44 0x60 0xE1 FDTTHE [23:16] 0x00 0x60 0xE2 FDTTHE [23:16] 0x00 0x60 0xE3 Reserved 0x00 0x60 0xE4 FDTTHF [7:0] 0xC 0x60 0xE5 FDTTHF [23:16] 0x00 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE8 PCHGTH [7:0] 0x80 0x60 0xE8 PCHGTH [7:0] 0x46 0x60 0xE8 PDTTHA[7:0] 0x46 0x60 0xEA PDTTHA[7:0] <
0x60 0xDA FDTTHC [23:16] 0x00 0x60 0xDB Reserved 0x00 0x60 0xDC FDTTHD [7:0] 0x32 0x60 0xDD FDTTHD[15:8] 0x36 0x60 0xDE FDTTHD[23:16] 0x00 0x60 0xDF Reserved 0x00 0x60 0xE0 FDTTHE [7:0] 0x44 0x60 0xE1 FDTTHE [15:8] 0x22 0x60 0xE2 FDTTHE [23:16] 0x00 0x60 0xE3 Reserved 0x00 0x60 0xE4 FDTTHF [7:0] 0xC 0x60 0xE5 FDTTHF [15:8] 0x13 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE8 PCHGTH [7:0] 0x80 0x60 0xE8 PCHGTH [15:8] 0x00 0x60 0xEA PDTTHA[7:0] 0x46 0x60 0xEB PDTTHA[15:8]
0x60 0xDB Reserved 0x00 0x60 0xDC FDTTHD [7:0] 0x33 0x60 0xDD FDTTHD[15:8] 0x38 0x60 0xDE FDTTHD[23:16] 0x00 0x60 0xED Reserved 0x00 0x60 0xE0 FDTTHE [7:0] 0x44 0x60 0xE1 FDTTHE [15:8] 0x23 0x60 0xE2 FDTTHE [23:16] 0x00 0x60 0xE3 Reserved 0x00 0x60 0xE4 FDTTHF [7:0] 0xC 0x60 0xE5 FDTTHF [23:16] 0x00 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE7 Reserved 0x00 0x60 0xE8 PCHGTH [7:0] 0x80 0x60 0xE8 PCHGTH [15:8] 0x00 0x60 0xEA PDTTHA[7:0] 0x40 0x60 0xEB PDTTHA[15:8] 0x2 0x60 0xEB PDTTHB[7:0] 0x46<
0x60 0xDC FDTTHD [7:0] 0x33 0x60 0xDD FDTTHD[15:8] 0x38 0x60 0xDE FDTTHD[23:16] 0x00 0x60 0xDF Reserved 0x00 0x60 0xE0 FDTTHE [7:0] 0x44 0x60 0xE1 FDTTHE [15:8] 0x23 0x60 0xE2 FDTTHE [23:16] 0x00 0x60 0xE3 Reserved 0x00 0x60 0xE4 FDTTHF [7:0] 0xC 0x60 0xE5 FDTTHF [15:8] 0x13 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE7 Reserved 0x00 0x60 0xE8 PCHGTH [7:0] 0x80 0x60 0xE8 PCHGTH [15:8] 0x00 0x60 0xEA PDTTHA[7:0] 0x46 0x60 0xEB PDTTHA[15:8] 0x2 0x60 0xEB PDTTHA[15:8] 0x2
0x60 0xDD FDTTHD[15:8] 0x38 0x60 0xDE FDTTHD[23:16] 0x00 0x60 0xDF Reserved 0x00 0x60 0xE0 FDTTHE [7:0] 0x44 0x60 0xE1 FDTTHE[15:8] 0x23 0x60 0xE3 Reserved 0x00 0x60 0xE4 FDTTHF [7:0] 0xC0 0x60 0xE5 FDTTHF[15:8] 0x13 0x60 0xE5 FDTTHF [23:16] 0x00 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE7 Reserved 0x00 0x60 0xE8 PCHGTH [7:0] 0x80 0x60 0xE8 PCHGTH [15:8] 0x00 0x60 0xE9 PCHGTH [15:8] 0x00 0x60 0xEA PDTTHA[7:0] 0x46 0x60 0xEB PDTTHA[15:8] 0x2 0x60 0xEC PDTTHB[7:0] 0x46
0x60 0xDE FDTTHD[23:16] 0x00 0x60 0xDF Reserved 0x00 0x60 0xE0 FDTTHE [7:0] 0x44 0x60 0xE1 FDTTHE[15:8] 0x23 0x60 0xE3 Reserved 0x00 0x60 0xE4 FDTTHF [7:0] 0xC0 0x60 0xE5 FDTTHF[15:8] 0x13 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE7 Reserved 0x00 0x60 0xE8 PCHGTH [7:0] 0x80 0x60 0xE8 PCHGTH [15:8] 0x00 0x60 0xEA PDTTHA[7:0] 0x40 0x60 0xEB PDTTHA [15:8] 0x2 0x60 0xEC PDTTHB[7:0] 0x46
0x60 0xDF Reserved 0x00 0x60 0xE0 FDTTHE [7:0] 0x44 0x60 0xE1 FDTTHE [15:8] 0x23 0x60 0xE2 FDTTHE [23:16] 0x00 0x60 0xE3 Reserved 0x00 0x60 0xE4 FDTTHF [7:0] 0xC0 0x60 0xE5 FDTTHF [23:16] 0x00 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE7 Reserved 0x00 0x60 0xE8 PCHGTH [7:0] 0x80 0x60 0xE9 PCHGTH [15:8] 0x00 0x60 0xEA PDTTHA[7:0] 0x46 0x60 0xEB PDTTHA [15:8] 0x2 0x60 0xEB PDTTHB [7:0] 0x46
0x60 0xE0 FDTTHE [7:0] 0x44 0x60 0xE1 FDTTHE[15:8] 0x23 0x60 0xE2 FDTTHE [23:16] 0x00 0x60 0xE3 Reserved 0x00 0x60 0xE4 FDTTHF [7:0] 0xC0 0x60 0xE5 FDTTHF [15:8] 0x13 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE7 Reserved 0x00 0x60 0xE8 PCHGTH [7:0] 0x80 0x60 0xE8 PCHGTH [15:8] 0x00 0x60 0xEA PDTTHA[7:0] 0x46 0x60 0xEB PDTTHA [15:8] 0x2 0x60 0xEC PDTTHB [7:0] 0x46
0x60 0xE1 FDTTHE[15:8] 0x23 0x60 0xE2 FDTTHE [23:16] 0x00 0x60 0xE3 Reserved 0x00 0x60 0xE4 FDTTHF [7:0] 0xC0 0x60 0xE5 FDTTHF[15:8] 0x13 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE7 Reserved 0x00 0x60 0xE8 PCHGTH [7:0] 0x80 0x60 0xE9 PCHGTH [15:8] 0x00 0x60 0xEA PDTTHA[7:0] 0x46 0x60 0xEB PDTTHA [15:8] 0x27 0x60 0xEB PDTTHB[7:0] 0x46
0x60 0xE2 FDTTHE [23:16] 0x00 0x60 0xE3 Reserved 0x00 0x60 0xE4 FDTTHF [7:0] 0xC0 0x60 0xE5 FDTTHF[15:8] 0x13 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE7 Reserved 0x00 0x60 0xE8 PCHGTH [7:0] 0x80 0x60 0xE9 PCHGTH [15:8] 0x00 0x60 0xEA PDTTHA[7:0] 0x40 0x60 0xEB PDTTHA [15:8] 0x27 0x60 0xEB PDTTHB [7:0] 0x46
0x60 0xE3 Reserved 0x00 0x60 0xE4 FDTTHF [7:0] 0xC0 0x60 0xE5 FDTTHF[15:8] 0x13 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE7 Reserved 0x00 0x60 0xE8 PCHGTH [7:0] 0x80 0x60 0xE9 PCHGTH [15:8] 0x00 0x60 0xEA PDTTHA[7:0] 0x40 0x60 0xEB PDTTHA [15:8] 0x27 0x60 0xEC PDTTHB[7:0] 0x4E
0x60 0xE4 FDTTHF [7:0] 0xCr 0x60 0xE5 FDTTHF[15:8] 0x13 0x60 0xE6 FDTTHF [23:16] 0x0r 0x60 0xE7 Reserved 0x0r 0x60 0xE8 PCHGTH [7:0] 0x8r 0x60 0xE9 PCHGTH [15:8] 0x0r 0x60 0xEA PDTTHA[7:0] 0x4r 0x60 0xEB PDTTHA [15:8] 0x2r 0x60 0xEC PDTTHB[7:0] 0x4f
0x60 0xE5 FDTTHF[15:8] 0x13 0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE7 Reserved 0x00 0x60 0xE8 PCHGTH [7:0] 0x80 0x60 0xE9 PCHGTH [15:8] 0x00 0x60 0xEA PDTTHA[7:0] 0x40 0x60 0xEB PDTTHA [15:8] 0x27 0x60 0xEC PDTTHB[7:0] 0x46
0x60 0xE6 FDTTHF [23:16] 0x00 0x60 0xE7 Reserved 0x00 0x60 0xE8 PCHGTH [7:0] 0x80 0x60 0xE9 PCHGTH [15:8] 0x00 0x60 0xEA PDTTHA[7:0] 0x40 0x60 0xEB PDTTHA [15:8] 0x27 0x60 0xEC PDTTHB[7:0] 0x4E
0x60 0xE7 Reserved 0x00 0x60 0xE8 PCHGTH [7:0] 0x80 0x60 0xE9 PCHGTH [15:8] 0x00 0x60 0xEA PDTTHA[7:0] 0x40 0x60 0xEB PDTTHA [15:8] 0x27 0x60 0xEC PDTTHB[7:0] 0x48
0x60 0xE8 PCHGTH [7:0] 0x80 0x60 0xE9 PCHGTH [15:8] 0x00 0x60 0xEA PDTTHA[7:0] 0x40 0x60 0xEB PDTTHA [15:8] 0x27 0x60 0xEC PDTTHB[7:0] 0x40
0x60 0xE9 PCHGTH [15:8] 0x00 0x60 0xEA PDTTHA[7:0] 0x46 0x60 0xEB PDTTHA [15:8] 0x27 0x60 0xEC PDTTHB[7:0] 0x46
0x60 0xEA PDTTHA[7:0] 0x40 0x60 0xEB PDTTHA [15:8] 0x27 0x60 0xEC PDTTHB[7:0] 0x46
0x60 0xEB PDTTHA [15:8] 0x27 0x60 0xEC PDTTHB[7:0] 0x48
0x60 0xEC PDTTHB[7:0] 0x4E
0x60 0xED PDTTHB [15:8] 0x14
1 0/00 0/10 0/17
0x60
0x60 0xEF PDTTHC [15:8] 0x12
0x60 0xF0 PDTTHD[7:0] 0x19
0x60 0xF1 PDTTHD[15:8] 0x09
0x60
0x60 0xF3 PDTTHE [15:8] 0x04

Slave Address 0x60 : Offset Address 0xC4-0xEF : Clock Frequency Detection Parameter(CFDPG=1) クロック周波数検知パラメータ(CFDPG=1)

Slave Addr	Offset Addr	7	6	6	5	4	3	2	1	0	Default
0x60	0xC4-C7					Rese	erved				0x00
0x60	0xC8					MAXH	CC[7:0]				0x78
0x60	0xC9					MAXHC	C[15:8]				0x69
0x60	0xCA-CB					Rese	erved				0x00
0x60	0xCC		TCKTHRT[7:0]							0x70	
0x60	0xCD		TCKTHRT[15:8]						0x82		
0x60	0xCE		Reserved TCKTHRT[19:16]							0x03	
0x60	0xCF		Reserved							0x00	
0x60	0xD0		TCKTHRB[7:0]							0x20	
0x60	0xD1		TCKTHRB[15:8]							0x4E	
0x60	0xD2		Reserved TCKTHRB[19:16]							0x00	
0x60	0xD3		Reserved							0x00	
0x60	0xD4		P0TCC[7:0]								
0x60	0xD5					P0TC	C[15:8]				

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	21

0x60	0xD6	Reserved	[19:16]	0x0		
0x60	0xD7	Rese	rved		0x00	
0x60	0xD8	P1TC	C[7:0]			
0x60	0xD9	P1TC0	C[15:8]			
0x60	0xDA	Reserved P1TCC[19:16]				
0x60	0xDB-E7	Reserved				
0x60	0xE8	PCKC[7:0]				
0x60	0xE9	PCKC[15:8]				
0x60	0xEA	Reserved PCKC[19:16]				
0x60	0xEB	Reserved				
0x60	0xEC	HPRRT2[7:0]				
0x60	0xED	HPRRT1[5:0] HPRRT2[9:8]			0x55	
0x60	0xEE	Reserved	HPRRT0[1:0]	HPRRT1[7:6]	0x01	
0x60	0xEF	Reserved				

MN864773A				
全ページ	ページ			
-	22			

Slave Address 0x60 : Offset Address 0xF4-0xFF:

Monitor Register モニタレジスタ

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xF4-FB				Rese	erved				0x00
0x60	0xFC	ASTMON	Rese	erved	AVMMON	PCKMON [1:0]		DPCMON	LCKMON	
0x60	0xFD	ACPDETS	GMTDETS	ASPDETS	ACRDETS	Reserved		P1V5MN	POV5MN	
0x60	0xFE	Rese	erved	HVSDETS	DSDDETS	HBRDETS	Reserved	P1TCKDET	P0TCKDET	
0x60	0xFF				Rese	erved				0x00

MN86	64773A
全ページ	ページ
-	23

3.1.2 Slave Address 0x62: Video/Audio Control: ビデオ・オーディオ制御レジスタ

Slave Address 0x62 : Offset Address 0x00-0x6F:

Video Register Set: ビデオ制御レジスタ

Slave	Offset									De-
Addr	Addr	7	6	5	4	3	2	1	0	fault
0x62	0x00				DETVI	FM[7:0]				0x00
0x62	0x01-03					erved				0x00
0x62	0x04					PE[7:0]				0x00
0x62	0x05		Reserved DETHPE[12:8]							0x00
0x62	0x06		DETVPE[7:0]							0x00
0x62	0x07		Reserved DETVPE[11:8]						0x00	
0x62	0x08		Reserved PRGDET CRRHPL					0x00		
0x62	0x09-0F				Res	erved				0x00
0x62	0x10				CRRH	PE[7:0]				0x00
0x62	0x11		Reserve	d		CR	RHPE[1	2:8]		0x00
0x62	0x12				CRRV	PE[7:0]				0x00
0x62	0x13		Res	erved			CRRVI	PE[11:8]		0x00
0x62	0x14				CRRH	SW[7:0]				0x00
0x62	0x15		CRRHSW[8]					0x00		
0x62	0x16				CRRV	SW[7:0]				0x00
0x62	0x17				CRRVS	SW[15:8]				0x00
0x62	0x18				CRRH	DE[7:0]				0x00
0x62	0x19		Reserve	d		CR	RHDE[1	2:8]		0x00
0x62	0x1A				CRRV	DE[7:0]				0x00
0x62	0x1B		Res	erved			CRRVI	DE[11:8]		0x00
0x62	0x1C				CRRH	SD[7:0]				0x00
0x62	0x1D			Reserve	d		CF	RRHSD[1	0:8]	0x00
0x62	0x1E					SD[7:0]				0x00
0x62	0x1F					erved				0x00
0x62	0x20				SPTVF	M[7: 0]				0x00
0x62	0x21					M[15: 8]				0x00
0x62	0x22					M[23:16]				0x00
0x62	0x23					M[31:24]				0x00
0x62	0x24					M[39:32]				0x00
0x62	0x25					M[47:40]				0x00
0x62	0x26					M[55:48]				0x00
0x62	0x27					M[63:56]				0x00
0x62	0x28					M[7: 0]				0x00
0x62	0x29				SPTPF	M[15: 8]				0x00
2212 22	4.0.	1								

2010-09-10	
制定	改 正

								MN864773A			
				製品	仕樣	書		全ペー	ジ	ページ	
								-		24	
0x62	0x2A				SPTPFI	M[23:16]				0x00	
0x62	0x2B					M[31:24]				0x00	
0x62	0x2C					M[39:32]				0x00	
0x62	0x2D					M[47:40]				0x00	
0x62	0x2E		SPTPFM[55:48]							0x00	
0x62	0x2F		SPTPFM[63:56]						0x00		
0x62	0x30	AUTADM	AUTVDM ADMUTE AVMCTL [1:0]					0x00			
0x62	0x31		Reserved Reserved					0x00			
0x62	0x32-33				Rese	erved				0x00	
0x62	0x34		VVFNL	JM[3:0]			HVFN	UM[3:0]		0x4F	
0x62	0x35		SPTHFM[7:0]					0x00			
0x62	0x36		SPTHFM[15:8]						0x00		
0x62	0x37		SPTHFM[23:16]						0x00		
0x62	0x38	Rese	erved	FIELDE	DEPOL	FIXPOL	VSYPOL	HSYPOL	VOUTEN	0x00	
0x62	0x39		~				CHALGN [2:0]		0x00		
0x62	0x3A			•	HDEL	AY[7:0]				0x00	
0x62	0x3B		Reserved	1			ELAY [1	2:8]		0x00	
0x62	0x3C					4Y[7:0]				0x00	
0x62	0x3D					Y[15:8]				0x00	
0x62	0x3E				VDELA	Y[23:16]				0x00	
0x62	0x3F		Reserved	I	VDELAY[24]		Reserve	d	SYDLON	0x00	
0x62	0x40		VDTIVL[7:0]						0x00		
0x62	0x41				VDTIV	L[15:8]				0x00	
0x62	0x42	VDTIVE	VDTIVL [22:16]				0x00				
0x62	0x43	VDTNGL	SDT VDTBIT [1:0] VDTENA [2:0]			0x00					
0x62	0x44				VDTV	CT[7:0]				0x00	
2010-09-1	0										
制定	改正							1d 15 4 41		<i>`」ゟ゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゚゙゙ヽ</i> ゟ ゠ Ż ト	

MN86	64773A
全ページ	ページ
_	25

		<u> </u>		•	*	0x00		
0x62	0x45		VDTNGC[7:0]					
0x62	0x46-47		Reserved					
0x62	0x48		CHABLK[7:0]					
0x62	0x49		CHBBL			0x10		
0x62	0x4A		CHCBL			0x80		
0x62	0x4B		Reser	ved		0x00		
0x62	0x4C	VFMTEN	VIFFMT [6:0]					
0x62	0x4D		CHMUL	T[7:0]		0x00		
0x62	0x4E		Reser	ved		0x00		
0x62	0x4F		Reser	ved		0x00		
0x62	0x50	VFMODE [1:0]	Reserved	RECMOD [2:0]	REC656	0x00		
0x62	0x51	Reserved		ESYMOD[5:0]		0x00		
0x62	0x52		ESYPR	A[7:0]		0xFF		
0x62	0x53		ESYPRB[7:0]					
0x62	0x54		SAVBKA[7:0]					
0x62	0x55		SAVVDA[7:0]					
0x62	0x56	SAVBKB[7:0]						
0x62	0x57	SAVVDB[7:0]						
0x62	0x58		EAVBKA[7:0]					
0x62	0x59	EAVVDA[7:0]						
0x62	0x5A		EAVBKB[7:0]					
0x62	0x5B		EAVVD	B[7:0]		0x00		
0x62	0x5C		ESYST	A[7:0]		0x00		
0x62	0x5D	Reserve	ed	ESYSTA[12:8]		0x00		
0x62	0x5E		ESYEN			0x00		
0x62	0x5F	Reserve	ed	ESYEND[12:8]		0x00		
0x62	0x60		ESSFD.	A[7:0]		0x00		
0x62	0x61	Reserve	ed	ESSFDA[12:8]		0x00		
0x62	0x62		ESSVD			0x00		
0x62	0x63	Reserve		ESSVDA[12:8]		0x00		
0x62	0x64		ESSBK			0x00		
0x62	0x65	Reserve		ESSBKA[12:8]		0x00		
0x62	0x66		ESSFD			0x00		
0x62	0x67	Reserve		ESSFDB[12:8]		0x00		
0x62	0x68	_	ESSVD	<u> </u>		0x00		
0x62	0x69	Reserve		ESSVDB[12:8]		0x00		
0x62	0x6A		ESSBK			0x00		
0x62	0x6B	Reserve	ed	ESSBKB[12:8]	1	0x00		
0x62	0x6C		TCTTD [3:0]	HVFORM [2:0]	MODETD	0x00		
0x62	0x6D-6F		Reser	ved		0x00		

2010-09-10 制定 改正

MN864773A					
全ページ	ページ				
-	26				

Slave Address 0x62 : Offset Address 0x70-0x9F :

Color Space Converter Register Set: カラースペースコンパータ制御レジスタ

Addr	Offset Addr	7	6	5	4	3	2	1	0	De- fault	
0x62	0x70	ASET	MSEL	YNS	CNS	YRND	CRND	ASMOD	CSCOFF	0x80	
0x62	0x71	SJOO	SHOI	CLIP	OMOD	DOMI		SET :0]	OCLIP	0x00	
0x62	0x72		ICFM	T[3:0]	<u> </u>		OCFM	1T[3:0]	<u> </u>	0x00	
0x62	0x73	DS\$ [1:	SEL	US	SEL :0]	CVALEN	CVALSEL	BITW	/IDTH :0]	0x02	
0x62	0x74				CLIPTV	/ΔΙ [7·Ω]				0x00	
0x62	0x75					AL[15:8]				0xEB	
0x62	0x76				CLIPB					0x00	
0x62	0x77					AL[15:8]				0x10	
0x62	0x78	ICFASET	RGBMODE	CSCBYPS	DVIREPM	Rese	rved	SUPDATE	UPDATE	0x02	
0x62	0x79-7B				Rese	erved				0x00	
0x62	0x7C				CSC00	A[7: 0]				0x00	
0x62	0x7D				CSC00	CSC00A[7:0]					
		Reserved								0x00	
0x62	0x7E-7F									0x00 0x00	
	0x7E-7F 0x80					erved					
0x62 0x62 0x62	0x80 0x81				CSC01	erved A[7: 0] A[15:8]				0x00 0x00 0x00	
0x62 0x62 0x62 0x62	0x80 0x81 0x82-83				CSC01 CSC01 Rese	A[7: 0] A[15:8] erved				0x00 0x00 0x00 0x00	
0x62 0x62 0x62 0x62 0x62	0x80 0x81 0x82-83 0x84				CSC01 CSC01 Rese CSC02	A[7: 0] A[15:8] erved A[7: 0]				0x00 0x00 0x00 0x00 0x00	
0x62 0x62 0x62 0x62 0x62 0x62	0x80 0x81 0x82-83 0x84 0x85				CSC02	A[7: 0] A[15:8] A[15:8] A[7: 0] A[15:8]				0x00 0x00 0x00 0x00 0x00 0x00	
0x62 0x62 0x62 0x62 0x62 0x62 0x62	0x80 0x81 0x82-83 0x84 0x85 0x86-87				Rese CSC01 CSC01 Rese CSC02 CSC02	A[7: 0] A[15:8] A[7: 0] A[7: 0] A[15:8] A[15:8]				0x00 0x00 0x00 0x00 0x00 0x00	
0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62	0x80 0x81 0x82-83 0x84 0x85 0x86-87 0x88				CSC01 CSC01 Rese CSC02 CSC02 Rese CSC10	erved A[7: 0] A[15:8] erved A[7: 0] A[15:8] erved A[7: 0] A[15:8] erved A[7: 0]				0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x0	
0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62	0x80 0x81 0x82-83 0x84 0x85 0x86-87 0x88 0x89				Rese CSC01 CSC01 Rese CSC02 CSC02 Rese CSC10	erved A[7: 0] A[15:8] erved A[7: 0] A[15:8] erved A[7: 0] A[15:8] A[7: 0] A[15:8]				0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x0	
0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62	0x80 0x81 0x82-83 0x84 0x85 0x86-87 0x88 0x89 0x8A-8B				Rese CSC01 Rese CSC02 CSC02 Rese CSC10 CSC10	erved A[7: 0] A[15:8] erved A[7: 0] A[15:8] erved A[7: 0] A[7: 0] A[7: 0] erved A[7: 0] erved				0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x0	
0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62	0x80 0x81 0x82-83 0x84 0x85 0x86-87 0x88 0x89 0x8A-8B 0x8C				Rese CSC01 Rese CSC02 CSC02 Rese CSC10 CSC10	erved A[7: 0] A[15:8] erved A[7: 0]				0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x0	
0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62	0x80 0x81 0x82-83 0x84 0x85 0x86-87 0x88 0x89 0x8A-8B 0x8C 0x8D				Rese CSC01 Rese CSC02 CSC02 Rese CSC10 CSC10 CSC11 CSC11	erved A[7: 0] A[15:8]				0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x0	
0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62	0x80 0x81 0x82-83 0x84 0x85 0x86-87 0x88 0x89 0x8A-8B 0x8C 0x8D 0x8E-8F				Rese CSC01 Rese CSC02 CSC02 Rese CSC10 CSC10 CSC11 Rese CSC11	erved A[7: 0] A[15:8] erved				0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x0	
0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62	0x80 0x81 0x82-83 0x84 0x85 0x86-87 0x88 0x89 0x8A-8B 0x8C 0x8D 0x8E-8F 0x90				Rese CSC01 Rese CSC02 Rese CSC10 CSC10 Rese CSC11 Rese CSC11 CSC11 Rese CSC12	erved A[7: 0] A[15:8] erved A[7: 0]				0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00	
0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62	0x80 0x81 0x82-83 0x84 0x85 0x86-87 0x88 0x89 0x8A-8B 0x8C 0x8D 0x8E-8F 0x90 0x91				Rese CSC01 Rese CSC02 CSC02 Rese CSC10 CSC10 Rese CSC11 CSC11 CSC11 CSC12	erved A[7: 0] A[15:8]				0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00	
0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62 0x62	0x80 0x81 0x82-83 0x84 0x85 0x86-87 0x88 0x89 0x8A-8B 0x8C 0x8D 0x8E-8F 0x90				Rese CSC01 Rese CSC02 CSC02 Rese CSC10 CSC10 CSC11 CSC11 Rese CSC12 CSC12	erved A[7: 0] A[15:8] erved A[7: 0]				0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00	

制定 改 正

MN864773A					
全ページ	ページ				
	27				

0x62	0x96-97	Reserved	0x00
0x62	0x98	CSC21A[7: 0]	0x00
0x62	0x99	CSC21A[15:8]	0x00
0x62	0x9A-9B	Reserved	0x00
0x62	0x9C	CSC22A[7: 0]	0x00
0x62	0x9D	CSC22A[15:8]	0x00
0x62	0x9E-9F	Reserved	0x00

2010-09-10 制定 改正

MN864773A				
全ページ	ページ			
-	28			

Slave Address 0x62 : Offset Address 0xA0-0xFF : Audio Register Set: オーディオ制御レジスタ

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xA0	PLLASET	AMUTEEN	AUTOCHG	CTSAVEN	NDEN	MHOLDEN	MCLKEN	AOEN	0xE6
0x62	0xA1	NDMOD	СТ	SAVMOI [2:0]	DE	Reserved	FIFOCNT	VUCAUTO	ТХУВІТ	0x02
0x62	0xA2		Rese	erved		[1:0]	FIFOCNTGAIN	[1:0]	PLLMODE	0x00
0x62	0xA3	LPFEN	DPLL	APLL	FLOCK	Reserved	C	CBIT_SEI [2:0]	0x00	
0x62	0xA4	BCLKFS	POLLRCLK	DA [1:		BCLKEDGE	FBMODE	IISMODE	ENDMOD	0x00
0x62	0xA5		Reserved				PDHALF	Reserved	DREFSEL	0x00
0x62	0xA6		THOV	RF[3:0]			THUNI	DF[3:0]		0x00
0x62	0xA7				Rese	erved				0x00
0x62	0xA8	DSDMODE	BSSTOP	Rese	erved	DSTREN	HBRREN	OBAREN	ASREN	0x41
0x62	0xA9-AB				Rese	erved				0x00

2010-09-10	
制定	改 正

MN864773A						
全ページ	ページ					
_	29					

							_	SSOMOL	K	
0x62	0xAC	Reserved					FS32MCLK [2:0]			0x00
0x62	0xAD	Reserved	F	S44MCL [2:0]	K	Reserved	F	S48MCL [2:0]	K	0x00
0x62	0xAE	Reserved	F	S88MCL [2:0]	K	Reserved	F	S96MCL [2:0]	K	0x00
0x62	0xAF	Reserved	FS176MCLK [2:0]			Reserved	F	S192MCl [2:0]	_K	0x00
0x62	0xB0	Reserved			LRSW3	LRSW2	LRSW1	LRSW0	0x00	
0x62	0xB1	SPDIFSEL Se Se [1:0]					CHSW [4:0]			0x00
0x62	0xB2				CHAS	GN[7:0]				0x00
0x62	0xB3					erved				0x00
0x62	0xB4		DAOD	IV[3:0]			DIV12	0x00		
0x62	0xB5	Reserved	DPCKSEL [1:0]					MCK :0]		0x00
0x62	0xB6		CKGAIN[CKGAIN	[2:0]	DPCK	FQ[1:0]	0x08
0x62	0xB7		Reserved			V[1:0]		Reserved		0x00
0x62	0xB8	PLLPERIOD[7:0] PLLPERIOD[15:8]						0x00		
0x62	0xB9			<u> </u>	LLPEK	8:61]עט 	1			0x00
0x62	0xBA	GAINCTL	RSTMODE [1:0]					ERIOD :16]		0x00
0x62	0xBB				Rese	erved				0x00
0x62	0xBC	Rese	REMTSEL		12SSTOP	FADEEN	MUTE	TXSTOP	0x00	

MN864773A					
全ページ	ページ				
-	30				

0x62	0xBD		Reserved			FADE [1:		FADESTN [1:0]	0x05
0x62	0xBE-BF		Rese				<u>0]</u>	[1.0]	0x00
0x62	0xC0	Reserved			MUTESTATUS	Rese	erved	CH_CNT [1:0]	0x00
0x62	0xC1			Rese	erved			RFMTSTATUS [1:0]	0x00
0x62	0xC2-C3				Rese	erved			0x00
0x62	0xC4	Reserved				HPLM [6:0]			0x21
0x62	0xC5				HPLKI	VIT[7:0]			0xDE
0x62	0xC6				HPLKIN				0x24
0x62	0xC7		HPLFREFSEL NO DE L'ANTITION (1:0) HPLKINIT [20:16]					0xFE	
0x62	0xC8	F	Reserved	1		HF	PLDIVA[4	l:01	0x02
0x62	0xC9		10001101		HPLDI'				0x00
0x62	0xCA	ı	Reserve	t			LDIVB[1	2:8]	0x0C
0x62	0xCB	Reserved	Н	PLGAINE [2:0]	3B	Reserved	HPLGAINPD [2:0]		0x20
0x62	0xCC	Reserved	HP	LLPFGB [2:0]	BPD	Rese	erved	HPLLPFGAPD [1:0]	0x20
0x62	0xCD	Reserved	HPLL	HPLLPFGBBB[2:0]		Rese	erved	HPLLPFGABB [1:0]	0x20
0x62	0xCE		Reserved HPLREG1[4:0]					4:0]	0x06
0x62	0xCF		Reserved	d		HP	LREG2[4:0]	0x06
0x62	0xD0	Mode	(Rx)		d(Rx)		c(Rx)	b(Rx) a(Rx)	0x00
0x62	0xD1				Category				0x00
0x62	0xD2		hannel N			S	ource N	umber(Rx)	0x00
0x62	0xD3	Samp Extensi	on(Rx)	Accura	ock acy(Rx)	San	npling Fr	equency(Rx)	0x00
	0D.4	(Original Sampling Frequency(Rx) Word Length(Rx)						0x00
0x62	0xD4								
0x62 0x62	0xD4 0xD5				Reserved	d)		CGMS-A(Rx)	0x00

制定

改 正

MN864773A					
全ページ	ページ				
-	31				

0x62	0xD8	Mode	(T _Y)	d(Tx)		c(Tx)	b(Tx)	a(Tx)	0x00
0x62	0xD0	IVIOUE	(1/)		Code(Ty	/	D(1A)	a(1A)	0x00
		CI	Category Code(Tx) Channel Number(Tx) Source Number(Tx)						
0x62	0xDA			· · · · · · · · · · · · · · · · · · ·	٥	ource in	umber(1)	X)	0x00
0x62	0xDB	Samp Extension	_	Clock Accuracy(Tx)	Sar	npling Fr	equency	(Tx)	0x00
0x62	0xDC	(•	Sampling ncy(Tx)		Word Le	ngth(Tx)		0x00
0x62	0xDD		Т	TXCBIT(Reserved	l)		CGMS	S-A(Tx)	0x00
0x62	0xDE-DF			Rese	erved				0x00
0x62	0xE0	Reserved		CTSTHR [2:0]	CRPALT	Reserved	FSALT	Reserved	0x00
0x62	0xE1		Rese	erved		SWF	S[3:0]		0x02
0x62	0xE2		Rese	erved		HWF	S[3:0]		0x0F
0x62	0xE3			Rese	erved				0x00
0x62	0xE4			NSWV	AL[7:0]				0x00
0x62	0xE5		NSWVAL[15:8]						0x00
0x62	0xE6	Reserved NSWVAL[19:16]						0x00	
0x62	0xE7	Reserved					0x00		
0x62	0xE8		CTSSWVAL[7:0]						0x00
0x62	0xE9	CTSSWVAL[15:8]				0x00			
0x62	0xEA	Reserved CTSSWVAL[19:16]						0x00	
0x62	0xEB-FF		Reserved						0x00

2010-09-10	
制定	改 正

MN864773A							
全ページ ページ							
-	32						

3.1.3 Slave Address 0x66: Data Island Packet: データアイランドパケット

Slave Address 0x66 : Offset Address 0x00-0x03 : Audio Sample Packet Header

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x00				ASP00	H [7:0]				0x00
0x66	0x01				ASP01	H [7:0]				0x00
0x66	0x02				ASP02	2H [7:0]				0x00
0x66	0x03	ASPERR	i veget ved		ASPSER	ASPS3E	ASPS2E	ASPS1E	ASPS0E	0x00

Slave Address 0x66 : Offset Address 0x04-0x07 : One Bit Audio Sample Packet Header

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x04				DSD00)H [7:0]				0x00
0x66	0x05				DSD01	H [7:0]				0x00
0x66	0x06				DSD02	2H [7:0]				0x00
0x66	0x07	DSDERR		Reserved	DSDSER	DSDS3E	DSDS2E	DSDS1E	DSDS0E	0x00

Slave Address 0x66 : Offset Address 0x08-0x0B : DST Audio Packet Header

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x08				DST00	H [7:0]				0x00
0x66	0x09				DST01	H [7:0]				0x00
0x66	0x0A				DST02	H [7:0]				0x00
0x66	0x0B	DSTERR	NOSCI VOC		DSTSER	DSTS3E	DSTS2E	DSTS1E	DSTS0E	0x00

2010-09-10	
制定	改 正

MN86	64773A						
全ページ ページ							
-	33						

Slave Address 0x66 : Offset Address 0x0C-0x0F: High Bitrate Audio Stream Packet Header

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x0C				HBR00	H [7:0]				0x00
0x66	0x0D				HBR01	H [7:0]				0x00
0x66	0x0E		HBR02H [7:0]						0x00	
0x66	0x0F	HBRERR	TOO VOO		HBRSER	HBRS3E	HBRS2E	HBRS1E	HBRS0E	0x00
0x66	0x10-1F		Reserved						0x00	

Slave Address 0x66 : Offset Address 0x20-0x2F: Audio Clock Regeneration Packet

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x20				ACR00)H [7:0]				0x00
0x66	0x21				ACR01	H [7:0]				0x00
0x66	0x22				ACR02	2H [7:0]				0x00
0x66	0x23	ACRERR	ACRS0E ACRS1E ACRS2E ACRS3E ACRSER ACRSER					0x00		
0x66	0x24				ACR00	P [7:0]				0x00
0x66	0x25				ACR01	P [7:0]				0x00
0x66	0x26				ACR02	2P [7:0]				0x00
0x66	0x27		ACR03P [7:0]						0x00	
0x66	0x28		ACR04P [7:0]						0x00	
0x66	0x29		ACR05P [7:0]						0x00	
0x66	0x2A		ACR06P [7:0]						0x00	
0x66	0x2B-2F				Rese	erved				0x00

2010-09-10	
制定	改 正

MN86	MN864773A							
全ページ	ページ							
-	34							

Slave Address 0x66 : Offset Address 0x30-0x3F: General Control Packet

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x30				GCP00	H [7:0]				0x00
0x66	0x31				GCP01	H [7:0]				0x00
0x66	0x32				GCP02	2H [7:0]				0x00
0x66	0x33	GCPERR	I COSCI VOC	Recorded	GCPSER	GCPS3E	GCPS2E	GCPS1E	GCPS0E	0x00
0x66	0x34				GCP00	P [7:0]				0x00
0x66	0x35				GCP01	P [7:0]				0x00
0x66	0x36				GCP02	2P [7:0]				0x00
0x66	0x37				GCP03	3P [7:0]				0x00
0x66	0x38				GCP04	IP [7:0]				0x00
0x66	0x39		•		GCP05	P [7:0]				0x00
0x66	0x3A				GCP06	SP [7:0]				0x00
0x66	0x3B-3F				Rese	erved				0x00

MN86	64773A
全ページ	ページ
-	35

Slave Address 0x66 : Offset Address 0x40-0x5F: ACP Packet

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x40				ACP00	H [7:0]				0x04
0x66	0x41				ACP01	H [7:0]				0x00
0x66	0x42		,		ACP02	2H [7:0]				0x00
0x66	0x43	ACPERR		Reserved	ACPSER	ACPS3E	ACPS2E	ACPS1E	ACPS0E	0x00
0x66	0x44				ACP0	OP[7:0]				0x00
0x66	0x45				ACP0					0x00
0x66	0x46				ACP02	2P[7:0]				0x00
0x66	0x47				ACP0	3P[7:0]				0x00
0x66	0x48				ACP04	4P[7:0]				0x00
0x66	0x49				ACP0	5P[7:0]				0x00
0x66	0x4A				ACP0	3P[7:0]				0x00
0x66	0x4B				ACP0	7P[7:0]				0x00
0x66	0x4C				ACP08	3P[7:0]				0x00
0x66	0x4D				ACP09	9P[7:0]				0x00
0x66	0x4E				ACP10	OP[7:0]				0x00
0x66	0x4F				ACP1	1P[7:0]				0x00
0x66	0x50				ACP12	2P[7:0]				0x00
0x66	0x51				ACP1	3P[7:0]				0x00
0x66	0x52		,		ACP1	4P[7:0]				0x00
0x66	0x53				ACP1	5P[7:0]				0x00
0x66	0x54		,		ACP1	6P[7:0]				0x00
0x66	0x55				ACP1	7P[7:0]				0x00
0x66	0x56				ACP18	3P[7:0]				0x00
0x66	0x57				ACP19	9P[7:0]				0x00
0x66	0x58				ACP2	OP[7:0]				0x00
0x66	0x59				ACP2	1P[7:0]				0x00
0x66	0x5A				ACP2	2P[7:0]				0x00
0x66	0x5B				ACP2	3P[7:0]				0x00
0x66	0x5C				ACP2					0x00
0x66	0x5D				ACP2					0x00
0x66	0x5E				ACP2					0x00
0x66	0x5F				ACP2	7P[7:0]				0x00

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	36

Slave Address 0x66 : Offset Address 0x60-0x7F: ISRC1 Packet

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x60		•	•	ISA00	H [7:0]		•		0x05
0x66	0x61				ISA01	H [7:0]				0x00
0x66	0x62				ISA02	H [7:0]				0x00
0x66	0x63	ISAERR	TO SOLVOO	R P P P P P P P P P P P P P P P P P P P	ISASER	ISAS3E	ISAS2E	ISAS1E	ISAS0E	0x00
0x66	0x64				ISA00					0x00
0x66	0x65				ISA01	P[7:0]				0x00
0x66	0x66				ISA02					0x00
0x66	0x67				ISA03	P[7:0]				0x00
0x66	0x68				ISA04	P[7:0]				0x00
0x66	0x69				ISA05	P[7:0]				0x00
0x66	0x6A				ISA06	P[7:0]				0x00
0x66	0x6B				ISA07	P[7:0]				0x00
0x66	0x6C				ISA08					0x00
0x66	0x6D				ISA09					0x00
0x66	0x6E				ISA10					0x00
0x66	0x6F				ISA11					0x00
0x66	0x70				ISA12					0x00
0x66	0x71				ISA13					0x00
0x66	0x72				ISA14					0x00
0x66	0x73				ISA15					0x00
0x66	0x74				ISA16					0x00
0x66	0x75				ISA17					0x00
0x66	0x76				ISA18					0x00
0x66	0x77				ISA19					0x00
0x66	0x78				ISA20					0x00
0x66	0x79				ISA21					0x00
0x66	0x7A				ISA22					0x00
0x66	0x7B				ISA23					0x00
0x66	0x7C				ISA24					0x00
0x66	0x7D				ISA25					0x00
0x66	0x7E				ISA26					0x00
0x66	0x7F				ISA27	P[7:0]				0x00

2010-09-10	
制定	改正

MN86	64773A
全ページ	ページ
-	37

Slave Address 0x66 : Offset Address 0x80-0x9F : ISRC2 Packet

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x80				ISB00	H [7:0]				0x06
0x66	0x81				ISB01					0x00
0x66	0x82				ISB02	H [7:0]				0x00
0x66	0x83	ISBERR		Reserved	ISBSER	ISBS3E	ISBS2E	ISBS1E	ISBS0E	0x00
0x66	0x84				ISB00					0x00
0x66	0x85				ISB01					0x00
0x66	0x86				ISB02	P[7:0]				0x00
0x66	0x87				ISB03	P[7:0]				0x00
0x66	0x88				ISB04	P[7:0]				0x00
0x66	0x89				ISB05	P[7:0]				0x00
0x66	0x8A		,		ISB06	P[7:0]				0x00
0x66	0x8B				ISB07	P[7:0]				0x00
0x66	0x8C		,		ISB08	P[7:0]				0x00
0x66	0x8D				ISB09	P[7:0]				0x00
0x66	0x8E				ISB10	P[7:0]				0x00
0x66	0x8F				ISB11	P[7:0]				0x00
0x66	0x90				ISB12	P[7:0]				0x00
0x66	0x91				ISB13	P[7:0]				0x00
0x66	0x92				ISB14	P[7:0]				0x00
0x66	0x93				ISB15	P[7:0]				0x00
0x66	0x94				ISB16	P[7:0]				0x00
0x66	0x95		,		ISB17	P[7:0]				0x00
0x66	0x96				ISB18	P[7:0]				0x00
0x66	0x97				ISB19	P[7:0]				0x00
0x66	0x98				ISB20	P[7:0]				0x00
0x66	0x99				ISB21	P[7:0]				0x00
0x66	0x9A				ISB22	P[7:0]				0x00
0x66	0x9B				ISB23	P[7:0]				0x00
0x66	0x9C				ISB24	P[7:0]				0x00
0x66	0x9D				ISB25	P[7:0]				0x00
0x66	0x9E				ISB26	P[7:0]				0x00
0x66	0x9F				ISB27	P[7:0]				0x00

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	38

Slave Address 0x66 : Offset Address 0xA0-0xBF; Gamut Metadata Packet

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0xA0				GMT00	H [7:0]				0x0A
0x66	0xA1				GMT01	H [7:0]				0x00
0x66	0xA2				GMT02	2H [7:0]				0x00
0x66	0xA3	GMTERR	I VOSCI VOS	R Property of	GMTSER	GMTS3E	GMTS2E	GMTS1E	GMTS0E	0x00
0x66	0xA4				GMT0	OP[7:0]				0x00
0x66	0xA5				GMT0	1P[7:0]				0x00
0x66	0xA6				GMT02	2P[7:0]				0x00
0x66	0xA7				GMT0:	3P[7:0]				0x00
0x66	0xA8				GMT0	4P[7:0]				0x00
0x66	0xA9				GMT0	5P[7:0]				0x00
0x66	0xAA				GMT0	6P[7:0]				0x00
0x66	0xAB				GMT0	7P[7:0]				0x00
0x66	0xAC				GMT0	3P[7:0]				0x00
0x66	0xAD				GMT09	9P[7:0]				0x00
0x66	0xAE				GMT10	OP[7:0]				0x00
0x66	0xAF				GMT1	1P[7:0]				0x00
0x66	0xB0				GMT12	2P[7:0]				0x00
0x66	0xB1				GMT1:	3P[7:0]				0x00
0x66	0xB2				GMT1	4P[7:0]				0x00
0x66	0xB3				GMT1	5P[7:0]				0x00
0x66	0xB4				GMT1	6P[7:0]				0x00
0x66	0xB5				GMT1	7P[7:0]				0x00
0x66	0xB6				GMT18	3P[7:0]				0x00
0x66	0xB7				GMT19	9P[7:0]				0x00
0x66	0xB8				GMT2	OP[7:0]				0x00
0x66	0xB9				GMT2	1P[7:0]				0x00
0x66	0xBA				GMT2	2P[7:0]				0x00
0x66	0xBB				GMT2	3P[7:0]				0x00
0x66	0xBC				GMT2	4P[7:0]				0x00
0x66	0xBD				GMT2	5P[7:0]				0x00
0x66	0xBE				GMT2					0x00
0x66	0xBF				GMT2					0x00
0x66	0xC0-DF				Rese	erved				0x00

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	39

Slave Address 0x66 : Offset Address 0xE0-0xFF: Free Packet

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0xE0				FRE00	H [7:0]				0xFF
0x66	0xE1				FRE01	H [7:0]				0x00
0x66	0xE2				FRE02	H [7:0]				0x00
0x66	0xE3	FREERR	Reserved	FREVER	FRESER	FRES3E	FRES2E	FRES1E	FRES0E	0x00
0x66	0xE4				FRE00)P[7:0]				0x00
0x66	0xE5				FRE0					0x00
0x66	0xE6				FRE02	2P[7:0]				0x00
0x66	0xE7				FRE03	3P[7:0]				0x00
0x66	0xE8				FRE04	1P[7:0]				0x00
0x66	0xE9				FRE05	5P[7:0]				0x00
0x66	0xEA				FRE06	SP[7:0]				0x00
0x66	0xEB				FRE07	⁷ P[7:0]				0x00
0x66	0xEC				FRE08	3P[7:0]				0x00
0x66	0xED				FRE09	P[7:0]				0x00
0x66	0xEE				FRE10)P[7:0]				0x00
0x66	0xFF				FRE11	P[7:0]				0x00
0x66	0xF0				FRE12					0x00
0x66	0xF1				FRE13	3P[7:0]				0x00
0x66	0xF2				FRE14	1P[7:0]				0x00
0x66	0xF3				FRE15	5P[7:0]				0x00
0x66	0xF4				FRE16	SP[7:0]				0x00
0x66	0xF5				FRE17	7P[7:0]				0x00
0x66	0xF6				FRE18	3P[7:0]				0x00
0x66	0xF7				FRE19	P[7:0]				0x00
0x66	0xF8				FRE20)P[7:0]				0x00
0x66	0xF9				FRE2	IP[7:0]				0x00
0x66	0xFA				FRE22	2P[7:0]				0x00
0x66	0xFB				FRE23	3P[7:0]				0x00
0x66	0xFC				FRE24	1P[7:0]				0x00
0x66	0xFD		<u>-</u>		FRE25	5P[7:0]				0x00
0x66	0xFE				FRE26	SP[7:0]				0x00
0x66	0xFF				FRE27	7P[7:0]				0x00

2010-09-10	
制定	改正

MN86	64773A
全ページ	ページ
-	40

3.1.4 Slave Address 0x68: InfoFrame Packet: InfoFrame パケット

Slave Address 0x68 : Offset Address 0x00-0x1F: Vendor Specific InfoFrame

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x68	0x00				VSP00	H [7:0]				0x81
0x68	0x01				VSP01	H [7:0]				0x00
0x68	0x02				VSP02	H [7:0]				0x00
0x68	0x03	VSPERR	VSPCER	VSPVER	VSPSER	VSPS3E	VSPS2E	VSPS1E	VSPS0E	0x00
0x68	0x04				VSPSU	JM[7:0]				0x00
0x68	0x05				VSP01					0x00
0x68	0x06				VSP02	2P[7:0]				0x00
0x68	0x07				VSP03	3P[7:0]				0x00
0x68	0x08				VSP04	1P[7:0]				0x00
0x68	0x09				VSP05	5P[7:0]				0x00
0x68	0x0A				VSP06	SP[7:0]				0x00
0x68	0x0B				VSP07	⁷ P[7:0]				0x00
0x68	0x0C				VSP08	3P[7:0]				0x00
0x68	0x0D				VSP09	P[7:0]				0x00
0x68	0x0E				VSP10)P[7:0]				0x00
0x68	0x0F				VSP11	IP[7:0]				0x00
0x68	0x10				VSP12	2P[7:0]				0x00
0x68	0x11				VSP13	3P[7:0]				0x00
0x68	0x12				VSP14	4P[7:0]				0x00
0x68	0x13				VSP15	5P[7:0]				0x00
0x68	0x14				VSP16	SP[7:0]				0x00
0x68	0x15				VSP17	⁷ P[7:0]				0x00
0x68	0x16				VSP18	3P[7:0]				0x00
0x68	0x17				VSP19	P[7:0]				0x00
0x68	0x18				VSP20)P[7:0]				0x00
0x68	0x19				VSP21					0x00
0x68	0x1A				VSP22					0x00
0x68	0x1B				VSP23					0x00
0x68	0x1C				VSP24	4P[7:0]				0x00
0x68	0x1D				VSP25					0x00
0x68	0x1E				VSP26	SP[7:0]				0x00
0x68	0x1F				VSP27	7P[7:0]				0x00

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	41

Slave Address 0x68 : Offset Address 0x20-0x3F : AVI InfoFrame

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x68	0x20				AVI00	H [7:0]	•	•	•	0x82
0x68	0x21				AVI01	H [7:0]				0x00
0x68	0x22				AVI02	H [7:0]				0x00
0x68	0x23	AVIERR	AVICER	AVIVER	AVISER	AVIS3E	AVIS2E	AVIS1E	AVIS0E	0x00
0x68	0x24				AVISU					0x00
0x68	0x25				AVI01	<u> </u>				0x00
0x68	0x26				AVI02					0x00
0x68	0x27				AVI03	P[7:0]				0x00
0x68	0x28				AVI04	P[7:0]				0x00
0x68	0x29				AVI05	P[7:0]				0x00
0x68	0x2A		,		AVI06	P[7:0]				0x00
0x68	0x2B				AVI07	P[7:0]				0x00
0x68	0x2C		,		AVI08	P[7:0]				0x00
0x68	0x2D				AVI09	P[7:0]				0x00
0x68	0x2E				AVI10	P[7:0]				0x00
0x68	0x2F				AVI11	P[7:0]				0x00
0x68	0x30				AVI12	P[7:0]				0x00
0x68	0x31				AVI13	P[7:0]				0x00
0x68	0x32				AVI14	P[7:0]				0x00
0x68	0x33				AVI15	P[7:0]				0x00
0x68	0x34				AVI16	P[7:0]				0x00
0x68	0x35		,		AVI17	P[7:0]				0x00
0x68	0x36				AVI18	P[7:0]				0x00
0x68	0x37				AVI19	P[7:0]				0x00
0x68	0x38				AVI20	P[7:0]				0x00
0x68	0x39				AVI21	P[7:0]				0x00
0x68	0x3A				AVI22	P[7:0]				0x00
0x68	0x3B				AVI23	P[7:0]				0x00
0x68	0x3C				AVI24	P[7:0]				0x00
0x68	0x3D				AVI25	P[7:0]				0x00
0x68	0x3E				AVI26	P[7:0]				0x00
0x68	0x3F				AVI27	P[7:0]				0x00

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	42

Slave Address 0x68 : Offset Address 0x40-0x5F : SPD InfoFrame

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x68	0x40				SPD00	H [7:0]				0x83
0x68	0x41				SPD01	H [7:0]				0x00
0x68	0x42				SPD02	H [7:0]				0x00
0x68	0x43	SPDERR	SPDCER	SPDVER	SPDSER	SPDS3E	SPDS2E	SPDS1E	SPDS0E	0x00
0x68	0x44				SPDSU					0x00
0x68	0x45				SPD0 ²					0x00
0x68	0x46				SPD02					0x00
0x68	0x47				SPD03	3P[7:0]				0x00
0x68	0x48				SPD04	1P[7:0]				0x00
0x68	0x49				SPD05	5P[7:0]				0x00
0x68	0x4A				SPD06	SP[7:0]				0x00
0x68	0x4B				SPD07	7P[7:0]				0x00
0x68	0x4C				SPD08	3P[7:0]				0x00
0x68	0x4D				SPD09	P[7:0]				0x00
0x68	0x4E				SPD10					0x00
0x68	0x4F				SPD1					0x00
0x68	0x50				SPD12	2P[7:0]				0x00
0x68	0x51				SPD13	3P[7:0]				0x00
0x68	0x52				SPD14	1P[7:0]				0x00
0x68	0x53				SPD15	5P[7:0]				0x00
0x68	0x54				SPD16	SP[7:0]				0x00
0x68	0x55				SPD17	⁷ P[7:0]				0x00
0x68	0x56				SPD18	3P[7:0]				0x00
0x68	0x57				SPD19	P[7:0]				0x00
0x68	0x58				SPD20)P[7:0]				0x00
0x68	0x59				SPD2	IP[7:0]				0x00
0x68	0x5A				SPD22	2P[7:0]				0x00
0x68	0x5B				SPD23					0x00
0x68	0x5C				SPD24	1P[7:0]				0x00
0x68	0x5D				SPD25					0x00
0x68	0x5E				SPD26					0x00
0x68	0x5F				SPD27	7P[7:0]				0x00

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	43

Slave Address 0x68 : Offset Address 0x60-0x7F : Audio InfoFrame

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x68	0x60				AUD00	H [7:0]				0x84
0x68	0x61				AUD01	H [7:0]				0x00
0x68	0x62				AUD02	2H [7:0]				0x00
0x68	0x63	AUDERR	AUDCER	AUDVER	AUDSER	AUDS3E	AUDS2E	AUDS1E	AUDS0E	0x00
0x68	0x64				AUDSU	JM[7:0]				0x00
0x68	0x65				AUD0	1P[7:0]				0x00
0x68	0x66				AUD02	2P[7:0]				0x00
0x68	0x67				AUD03	3P[7:0]				0x00
0x68	0x68				AUD04	4P[7:0]				0x00
0x68	0x69				AUD0	5P[7:0]				0x00
0x68	0x6A				AUD06	3P[7:0]				0x00
0x68	0x6B				AUD07	7P[7:0]				0x00
0x68	0x6C				AUD08	3P[7:0]				0x00
0x68	0x6D				AUD09	9P[7:0]				0x00
0x68	0x6E				AUD10	DP[7:0]				0x00
0x68	0x6F				AUD1	1P[7:0]				0x00
0x68	0x70				AUD12	2P[7:0]				0x00
0x68	0x71				AUD13	3P[7:0]				0x00
0x68	0x72				AUD14	4P[7:0]				0x00
0x68	0x73				AUD1	5P[7:0]				0x00
0x68	0x74				AUD16	6P[7:0]				0x00
0x68	0x75				AUD17	7P[7:0]				0x00
0x68	0x76				AUD18	3P[7:0]				0x00
0x68	0x77				AUD19	9P[7:0]				0x00
0x68	0x78				AUD20	OP[7:0]				0x00
0x68	0x79				AUD2	1P[7:0]				0x00
0x68	0x7A				AUD22	2P[7:0]				0x00
0x68	0x7B				AUD23	3P[7:0]				0x00
0x68	0x7C				AUD24	4P[7:0]				0x00
0x68	0x7D				AUD2	5P[7:0]				0x00
0x68	0x7E				AUD26	6P[7:0]				0x00
0x68	0x7F				AUD27	7P[7:0]				0x00

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	44

Slave Address 0x68 : Offset Address 0x80-0x9F : MPEG InfoFrame

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x68	0x80				MPG00)H [7:0]				0x85
0x68	0x81				MPG01	IH [7:0]				0x00
0x68	0x82				MPG02	2H [7:0]				0x00
0x68	0x83	MPGERR	MPGCER	MPGVER	MPGSER	MPGS3E	MPGS2E	MPGS1E	MPGS0E	0x00
0x68	0x84				MPGSI	JM[7:0]				0x00
0x68	0x85				MPG0	1P[7:0]				0x00
0x68	0x86				MPG0	2P[7:0]				0x00
0x68	0x87				MPG0	3P[7:0]				0x00
0x68	0x88				MPG0	4P[7:0]				0x00
0x68	0x89				MPG0	5P[7:0]				0x00
0x68	0x8A				MPG0	6P[7:0]				0x00
0x68	0x8B				MPG0	7P[7:0]				0x00
0x68	0x8C				MPG0	8P[7:0]				0x00
0x68	0x8D				MPG0	9P[7:0]				0x00
0x68	0x8E				MPG1					0x00
0x68	0x8F				MPG1					0x00
0x68	0x90				MPG1					0x00
0x68	0x91				MPG1					0x00
0x68	0x92				MPG1					0x00
0x68	0x93				MPG1					0x00
0x68	0x94				MPG1					0x00
0x68	0x95				MPG1					0x00
0x68	0x96				MPG1					0x00
0x68	0x97				MPG1					0x00
0x68	0x98				MPG2					0x00
0x68	0x99				MPG2					0x00
0x68	0x9A				MPG2					0x00
0x68	0x9B				MPG2					0x00
0x68	0x9C				MPG2					0x00
0x68	0x9D				MPG2					0x00
0x68	0x9E				MPG2					0x00
0x68	0x9F				MPG2	7P[7:0]				0x00

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	45

Slave Address 0x68 : Offset Address 0xA0-0xBF: HDMI Vendor Specific InfoFrame

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default		
0x68	0xA0		HVS00H [7:0]									
0x68	0xA1		HVS01H [7:0]									
0x68	0xA2		HVS02H [7:0]									
0x68	0xA3	HVSERR	HVSCER	HVSVER	HVSSER	HVSS3E	HVSS2E	HVSS1E	HVSS0E	0x00		
0x68	0xA4		•	•	HVSSU	JM[7:0]		•		0x00		
0x68	0xA5				HVS0	1P[7:0]				0x00		
0x68	0xA6				HVS02	2P[7:0]				0x00		
0x68	0xA7				HVS03	3P[7:0]				0x00		
0x68	0xA8				HVS04	4P[7:0]				0x00		
0x68	0xA9				HVS05	5P[7:0]				0x00		
0x68	0xAA				HVS06	3P[7:0]				0x00		
0x68	0xAB				HVS07	7P[7:0]				0x00		
0x68	0xAC				HVS08	3P[7:0]				0x00		
0x68	0xAD				HVS09	P[7:0]				0x00		
0x68	0xAE				HVS10)P[7:0]				0x00		
0x68	0xAF				HVS11	IP[7:0]				0x00		
0x68	0xB0				HVS12					0x00		
0x68	0xB1				HVS13					0x00		
0x68	0xB2				HVS14					0x00		
0x68	0xB3				HVS15					0x00		
0x68	0xB4				HVS16					0x00		
0x68	0xB5				HVS17					0x00		
0x68	0xB6				HVS18					0x00		
0x68	0xB7				HVS19					0x00		
0x68	0xB8				HVS20					0x00		
0x68	0xB9				HVS2					0x00		
0x68	0xBA				HVS22					0x00		
0x68	0xBB				HVS23					0x00		
0x68	0xBC				HVS24					0x00		
0x68	0xBD				HVS25					0x00		
0x68	0xBE				HVS26					0x00		
0x68	0xBF				HVS27					0x00		
0x68	0xC0-DF				Rese	erved				0x00		

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	46

Slave Address 0x68 : Offset Address 0xE0-0xF6 : Received User Data

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x68	0xE0		RUDSET[7:0]							
0x68	0xE1		Reserved							
0x68	0xE2-E3				Rese	erved				0x00
0x68	0xE4				IU1	[7:0]				0x00
0x68	0xE5					[7:0]				0x00
0x68	0xE6				IU3	[7:0]				0x00
0x68	0xE7				IU4	[7:0]				0x00
0x68	0xE8		IU5[7:0]							0x00
0x68	0xE9		IU6[7:0]							0x00
0x68	0xEA				IU7	[7:0]				0x00
0x68	0xEB					[7:0]				0x00
0x68	0xEC				IU9	[7:0]				0x00
0x68	0xED					[7:0]				0x00
0x68	0xEE				IU11	[7:0]				0x00
0x68	0xEF				IU12	2[7:0]				0x00
0x68	0xF0				IU13	3[7:0]				0x00
0x68	0xF1				IU14	[7:0]				0x00
0x68	0xF2				IU15	[7:0]				0x00
0x68	0xF3				IU16	6[7:0]				0x00
0x68	0xF4				IU17	'[7:0]		·		0x00
0x68	0xF5				IU18	3[7:0]				0x00
0x68	0xF6				IU19	[7:0]				0x00
0x68	0xF7-FF				Rese	erved				0x00

2010-09-10	
制定	改 正

MN864773A							
全ページ	ページ						
-	47						

3.1.5 Slave Address 0x6C: CEC Control: CEC 制御

Slave Address 0x6C: Offset Address 0x60-0x7F: CEC Control Register Set: CEC 制御レジスタ

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	De- fault	
0x6C	0x60	Rese	Reserved			CECRXR	Reserved	CECWPR	CECRST	0x00	
0x6C	0x61			CECRXF[7:0]							
0x6C	0x62					TS[7:0]				0x00 0x00	
0x6C	0x63					MS[7:0]				0x00	
0x6C	0x64					XF[7:0]				0x00	
0x6C	0x65					TS[7:0]				0x00	
0x6C	0x66									0x00	
0x6C	0x67	CECBLC		CECTMS[7:0] CECTMS[7:0] CECRRME Reserved CECRXE					CECRXE	0x00	
0x6C	0x68	CECERO	CECTXO	Reserved	CECRXO	Rese	erved	CECBLO	Reserved	0x00	
0x6C	0x69				CECE	RR[7:0]				0x00	
0x6C	0x6A	CECROF				CECSTA [6:0]	λ.			0x00	
0x6C	0x6B				Res	erved				0x00	
0x6C	0x6C	CECRLA		CECLAA [3:0]						0x00	
0x6C	0x6D	CECRLB		CECLAB [3:0]						0x00	
0x6C	0x6E	CECRLC		Reserved				CLAC :0]		0x00	

2010-09-10	
制定	改 正

MN86	MN864773A 全ページ ページ					
全ページ	ページ					
-	48					

0x6C	0x6F	CECRLD	Reserved	t		0x00			
0x6C	0x70				erved				0x00
0x6C	0x71				erved				0x00
0x6C	0x72				erved				0x00
0x6C	0x73			Res	erved				0x00
0x6C	0x74	_	CPRT 3:0]				CRTY ::0]		0x05
0x6C	0x75	CECACM [1:0]	CECDSP	CECDLE	CECRCT	CECRCL	CECRCA	CECRCN	0x00
0x6C	0x76	Reserved	CECERS	CECNRP	CECLNH	CECLNB	CECTFM	CECACP	0x00
0x6C	0x77			Res	erved				0x00
0x6C	0x78	CDLT	YP[3:0]			0x88			
0x6C	0x79	CLET	YP[3:0]			CDWT	YP[3:0]		0x88
0x6C	0x7A		TYP[3:0]				YP[3:0]		0x88
0x6C	0x7B	CSGFTC[2:0]			SGFTB[2			TA[1:0]	0x49
0x6C	0x7C	CBLLIM[1:0] CDTLIM					IM[3:0]		0xA4
0x6C	0x7D	CDLMAX CDLMII			_	MAX :0]	CDHMIN [1:0]		0xAA
0x6C	0x7E	CLEMAX [1:0]	_	MIN :0]	CDWMAX [1:0]		CDWMIN [1:0]		0xAA
0x6C	0x7F	CSWMAX [1:0]	CSWMIN CSLMAX CSLMIN [1:0] [1:0] [1:0]			0xAA			

3.1.6 Slave Address 0x6E: EDID: EDID アクセスレジスタ

Slave Address 0x6E : Offset Address 0x00-0xFF: EDID Access Register: EDID アクセスレジスタ

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default	
0x6E	0x00-FF		EDID[7:0]								

2010-09-10	
制定	改 正

MN864773A					
全ページ	ページ				
-	49				

4. レジスタ詳細

この章ではレジスタの詳細機能について説明します。

4.1 Slave Address 0x60: System Control Registers システム制御レジスタ

各種機能の制御や内部の状態を検知するためのレジスタ群です。外部ホストからアクセスされます。

4.1.1 Device ID: デバイス ID

Device ID Register

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x00		DVICID[7: 0]							0x73
0x60	0x01		DVICID[15:8]						0x07	

Field	Bit	Туре	Description	Default
DVICID	15:0	R	Device Identification Register. デバイス ID	0x0773

LSI のデバイス ID を示します。

Device Revision Register

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x02		DVICRV[7:0]						0x00	

Field	Bit	Туре	Description	Default
DVICRV	7:0	R	Device Revision Register.	0x00
			リビジョンレジスタ	

LSI のリビジョンを区別するために使用します。

2010-09-10	
制定	改 正

MN864773A						
全ページ	ページ					
-	50					

4.1.2 Software Reset Register: ソフトリセット

Software Reset #1

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x04	ALLRST	AKERST	DDCRST	AIFRST	VIFRST	AVCRST	HDCRST	DECRST	0x00

内部モジュールのソフトリセットを実行します。


Field	Bit	Туре	Description	Default
ALLRST 7		R/W	Softreset all module 全モジュールのソフトリセットおよびレジスタの初期 化 HDCP デバイス鍵と CEC モジュール、 CEC の割り込みはリセットされません。 CEC モジュールと CEC の割り込みは 0x6C-0x60 bito CECRST で ソフトリセットされます。	0
AKERST	6	R/W	0: 通常動作(デフォルト) 1: ソフトリセット Softreset AKE AKE モジュールのソフトリセットおよび AKE 関連レジスタの初期化 0: 通常動作(デフォルト) 1: ソフトリセット	0
DDCRST	5	R/W	Softreset DDC I/F DDC I/F のソフトリセット 0: 通常動作(デフォルト) 1: ソフトリセット	0
AIFRST	4	R/W	Softreset Audio I/F オーディオ I/F のソフトリセット 0: 通常動作(デフォルト) 1: ソフトリセット	0
VIFRST	3	R/W	Softreset Video I/F ビデオ I/FとDeepColor 部、カラースペースコンバ ータ部のソフトリセット 0: 通常動作(デフォルト) 1: ソフトリセット	0
AVCRST	2	R/W	Softreset audio/video controller AV コントローラ部のソフトリセット 0: 通常動作(デフォルト) 1: ソフトリセット	0
HDCRST	1	R/W	Softreset HDCP HDCP モジュールのソフトリセット	0
2010-09-10				
制定	改正			

MN864773A					
全ページ	ページ				
-	51				

			0: 通常動作(デフォルト) 1: ソフトリセット	
DECRST	0	R/W	Softreset TMDS decoder TMDS デューダのソフトリセット 0: 通常動作(デフォルト) 1: ソフトリセット	0

1 を書き込むことで、ソフトリセットが実行されます。 デフォルトでは、 書かれた 1 は自動的に 0 へ クリアされます。 0x60:0x0E の SRSTEA フィールドの設定により、 自動クリアを停止できます。

ALLRST は AKERST=DDCRST=AIFRST=VIFRST=AVCRST=HDCRST=DECRST=TMDRST=DPLRST=AFFRST=ACRRST=DVFRST=AVMRST=PKTRST=RSYRST=HPLRST=AKCRST=VFFRST=LKDRST=DCMRST=PFQRST=TFQRST=CFGRST=1 と等価です。送信側より TMDS クロックが入力されていれば、ハードリセットと等価な動作です。



2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	52

Software Reset #2

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x05	TMDRST	DPLRST	AFFRST	ACRRST	DVFRST	AVMRST	PKTRST	RSYRST	0x00

レジスタや FIFO のクリアを実行します。

Field	Bit	Туре	Description	Default
TMDRST	7	R/W	TMDS Reset	0
			TMDS 部を初期化します。リセットシーケンスの設	
			定に基づき、各リセットが生成されます。	
			0: 通常動作(デフォルト)	
			1: TMDS リセット	
DPLRST	6	R/W	Digital PLL Reset	0
			内蔵するオーディオ用デジタル PLL を初期化しま	
			す。	
			0: 通常動作(デフォルト)	
			1: デジタル PLL リセット	
AFFRST	5	R/W	Audio FIFO Reset.	0
			オーディオ出力用 FIFO をリセットします。	
			0: 通常動作(デフォルト)	
			1: Audio FIFO リセット	
ACRRST	4	R/W	Audio Clock Regeneration Reset	0
			オーディオクロック再生時に使用する N パラメータ	
			および CTS パラメータの値を初期化します。 このリ	
			セットで ACR パケットレジスタはクリアされません。	
			0: 通常動作(デフォルト)	
			1: ACR リセット	
DVFRST	3	R/W	DeepColor and Video FIFO Reset	0
			DeepColor 部とビデオ I/F 部の FIFO をリセットし	
			ます。	
			0: 通常動作(デフォルト)	
			1: FIFO リセット	
AVMRST	2	R/W	AVMUTE Reset	0
			内部の AVMUTE フラグを初期化します。	
			AVMUTE 状態をクリアしたい場合に使用します。	
			0: 通常動作(デフォルト)	
			1: AVMUTE リセット	
PKTRST	1	R/W	Packet Reset	0
			レジスタに格納した各種パケット(InfoFrame パケ	
			ット含む)を初期化します。	
			0: 通常動作(デフォルト)	
			1: パケットリセット	
RSYRST	0	R/W	Resync Reset	0
			TMDS デコーダ内のデジタルリシンク回路を初期	
			化します。	

2010-09-10	
制定	改 正

		八起江水
#10 /1 14 ==	MN86	64773A
製品仕様書	全ページ	ページ
	-	53
○		

	0:	通常動作(デフォルト)	
	1:	リシンク回路のリセット	

1 を書き込むことで、ソフトリセットが実行されます。デフォルトでは、書かれた 1 は自動的に 0 へクリアされます。0x60:0x0E の SRSTEB フィールドの設定により、自動クリアを停止できます。

MN86	64773A
全ページ	ページ
-	54

Software Reset #3

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x06	HPLRST	AKCRST	VFFRST	LKDRST	DCMRST	PFQRST	TFQRST	CFGRST	0x00

レジスタや FIFO のクリアを実行します。

Field	Bit	Type	Description	Default
HPLRST	7	R/W	Audio Hybrid PLL Reset	0
			Audio用の Hybrid PLL のリセットシーケンスを実	
			行します。	
			0: 通常動作(デフォルト)	
			1: リセットシーケンス起動	
AKCRST	6	R/W	AKE Command Reset	0
			AKE コマンドをキャンセルします。	
			0: 通常動作(デフォルト)	
			1: AKE コマンドキャンセル	
VFFRST	5	R/W	Video FIFO Reset	0
			ビデオ I/F 部の FIFO をリセットします。	
			0: 通常動作(デフォルト)	
			1: FIFO リセット	
LKDRST	4	R/W	LOCKDT Sequencer Reset	0
			擬似的にアライメント完了信号を発生させ、	
			LOCKDT で起動されるリセットシーケンスを実行し	
			ます。詳細は 0x60:0x20 リセットシーケンス制御	
			レジスタを参照して下さい。	
			0: 通常動作(デフォルト)	
			1: シーケンス起動	
DCMRST	3	R/W	Deep Color Mode Reset	0
			DeepColor モードをリセットします。このリセットで、	
			0x60:0xFC の DPCMON ビットがクリアされます。	
			0: 通常動作(デフォルト)	
			1: DeepColor モードリセット	
PFQRST	2	R/W	Pixel Clock Frequency Detect Reset	0
			ピクセルクロックの周波数検知回路をリセットしま	
			す。再度周波数検知が実行されます。	
			0: 通常動作(デフォルト)	
			1: ピクセルクロック周波数検知リセット	
TFQRST	1	R/W	TMDS Clock Frequency Detect Reset	0
			TMDS クロックの周波数検知回路をリセットしま	
			す。再度周波数検知が実行されます。	
			0: 通常動作(デフォルト)	
			1: TMDS クロック周波数検知リセット	
CFGRST	0	R/W	Configuration Register Reset	0
			レジスタを初期化します。Software Reset #1-3,	
			Bksv レジスタ、暗号化デバイスキーレジスタ、	

2010-09-10	
制定	改正

			共通仕榜
	M-1 - 11 111 -	MN86	4773A
	製品仕様書	全ページ	ページ
		-	55
1 た津キ: λ オンニレブ ソノフト	CEC モジュール、CEC の割り込みを除 ジスタが初期化されます。 0: 通常動作(デフォルト) 1: レジスタのリセット		0.0
	Jセットが実行されます。 デフォルトでは、書かれ の SRSTEC フィールドの設定により、自動クリス		
,,,, c,,ox,,, oxeo.oxe_		, e11 m ced)	0
2010-09-10			

制定

改 正

MN86	64773A
全ページ	ページ
-	56

Software Reset #4

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x07		Reserved	d	TMRSTE	TMRSTD	TMRSTC	TMRSTB	TMRSTA	0x00

TMDS 部のソフトリセットを実行します。

Field	Bit	Туре	Description	Default
Reserved	7:5	R/W	Reserved	0000
TMRSTE	4	R/W	TMDS Reset E	0
			TMDS 部のシリアル・パラレル変換(ビットアライナ	
			ー)をリセットします。	
			0: 通常動作(デフォルト)	
			1: TMDS 部のビットアライナーをリセット	
TMRSTD	3	R/W	TMDS Reset D	0
			TMDS 部のディジタルフィルタをリセットします。	
			0: 通常動作(デフォルト)	
			1: TMDS 部のディジタルフィルタをリセット	
TMRSTC	2	R/W	TMDS Reset C	0
			TMDS 部の PLL をリセットします。	
			0: 通常動作(デフォルト)	
			1: TMDS 部の PLL をリセット	
TMRSTB	1	R/W	TMDS Reset B	0
			TMDS 部の VCO をリセットします。	
			0: 通常動作(デフォルト)	
			1: TMDS 部の VCO をリセット	
TMRSTA	0	R/W	TMDS Reset A	0
			TMDS 部のチャージポンプをリセットします。	
			0: 通常動作(デフォルト)	
			1: TMDS 部のチャージポンプをリセット	

1 を書き込むことで、ソフトリセットが実行されます。デフォルトでは、書かれた 1 は自動的に 0 へクリアされます。0x60:0x0E の SRSTED フィールドの設定により、自動クリアを停止できます。

TMDS 部のソフトリセットは、シーケンサーで自動実行することが可能です。 詳細は 0x60:0x20 リセットシーケンス制御レジスタを参照して下さい。

2010-09-10	
制 定	改正

MN86	64773A
全ページ	ページ
-	57

4.1.3 Software Power Down: パワーダウン

Software Power Down Register

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x08	Reserved	CSCDWN	CECDWN	Reserved	APLLPDWN	SWPDWNB	SWPDWNA	SWPDWN	0x00

Field	Bit	Туре	Description	Default
Reserved	7	R/W	Reserved	0
CSCDWN	6	R/W	CSC Power Down Color Space Converter モジュールをパワーダウンモードにします。	0
CECDWN	5	R/W	CEC Power Down CEC モジュールをパワーダウンモードにします。 このビットは 0x60:0x04 bit7 ALLRST および 0x60:0x06 bit0 CFGRST ではクリアされず、 0x6C:0x60 bit0 CECRST でクリアされます。 0: 通常動作(デフォルト) 1: パワーダウンモード	0
Reserved	4	R/W	Reserved	0
APLLPDWI	N 3	R/W	APLL Power Down アナログ PLL をパワーダウンモードにします。 0: 通常動作(デフォルト) 1: パワーダウンモード	0
SWPDWNE	3 2	R/W	Software Power Down B AV コントローラー、Deep Color コントローラー、カラースペース、VIDEO I/F、AUDIO I/F 部のクロックを停止します。 0: 通常動作(デフォルト) 1: クロック停止	0
SWPDWNA		R/W	Software Power Down A SWPDWNB でのクロック停止領域に加え、 TMDS クロック、ピクセルクロックを停止します。 0: 通常動作(デフォルト) 1: クロック停止	0
SWPDWN	0	R/W	Software Power Down	0
2010-09-10	2010-10-20	<u>) </u>		

				MN8	864773A
		製品仕村	羡書	全ページ	ページ
				-	58
		内蔵するオーディオ アナログ部をパワー 0: 通常動作(デ 1: パワーダウン	ダウンします。 フォ ル ト)	-バ部等の	
	, ,				
2010-09-10					
制 定	改 正				

MN86	64773A
全ページ	ページ
-	59

4.1.4 System Configuration Register: システム構成制御レジスタ

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x0C	TCKPOL	RCKPOL	TCKSEL	Reserved	BCHEON		PKDTCT [2:0]		0x00

Field	Bit	Туре	Description	Default
TCKPOL	7	R/W	TMDS Clock Polarity Control. TMDS から出力されるクロック信号の極性を設定します。 0: 通常動作(デフォルト) 1: 反転	0
RCKPOL	6	R/W	Recovery Clock Polarity Control. 外部出力端子 RCLK から出力されるクロック信号 の極性を設定します。 0: 通常動作(デフォルト) 1: 反転	0
TCKSEL	5	R/W	TMDS Clock Select. TMDS クロックを設定します。 0: CRU クロック(デフォルト) 1: TMDS クロック	0
Reserved	4	R/W	Reserved	0
BCHEON	3	R/W	BCH Error Correction Circuit ON. BCH エラー訂正回路を有効にします。 0: エラー訂正しない(デフォルト) 1: エラー訂正する	0
PKDTCT [2:0]	2:0	R/W	Packet Detect Control. パケット検出条件を制御します。	000

2010-09-10	
制定	改 正

MN864773A					
全ページ	ページ				
-	60				

System Configuration Register #2

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x0D				Rese	erved				0xF8

Field	Bit	Type	Description	Default
Reserved	7:0	R/W	Reserved	0xF8

MN86	64773A
全ページ	ページ
-	61

System Configuration Register #3

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x0E		Rese	erved		SRSTED	SRSTEC	SRSTEB	SRSTEA	0x00

Field	Bit	Type	Description	Default
Reserved	7:4	R/W	Reserved	00
SRSTED	3	R/W	Software Reset #4 Auto Clear Enable Software Reset #4 のビットを自動的にクリアするかしないかを設定します 0: 自動的にクリアする(デフォルト) 1: 自動的にクリアしない。 当該ビットに 0 を書き込んで クリアして下さい	0
SRSTEC	2	R/W	Software Reset #3 Auto Clear Enable Software Reset #3 のビットを自動的にクリアするかしないかを設定します 0: 自動的にクリアする(デフォルト) 1: 自動的にクリアしない。 当該ビットに 0 を書き込んで クリアして下さい	0
SRSTEB	1	R/W	Software Reset #2 Auto Clear Enable Software Reset #2 のビットを自動的にクリアするかしないかを設定します 0: 自動的にクリアする(デフォルト) 1: 自動的にクリアしない。 当該ビットに 0 を書き込んで クリアして下さい	0
SRSTEA	0	R/W	Software Reset #1 Auto Clear Enable Software Reset #1 のビットを自動的にクリアするかしないかを設定します 0: 自動的にクリアする(デフォルト) 1: 自動的にクリアしない。 当該ビットに 0 を書き込んで クリアして下さい	0

SRSTEx = 0 の時、ホストクロックの8 クロックで自動的にソフトリセットのビットがクリアされます。

2010-09-10	
制定	改 正

MN864773A					
全ページ	ページ				
-	62				

System Configuration Register #4

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x0F	SYFILM	Reserved	SYFILT	SKWDIS		AEN :0]	RSYDAU	RSYDIS	0x00

TMDS デコーダを設定します。

Field	Bit	Туре	Description	Default
SYFILM	7	R/W	Hsync/Vsync median filter mode setting Hsync/Vsync にかけるフィルタの設定をします。 bit 5 SYFILT=1 の時に有効です。 0: 1 クロック幅のノイズを除去します。 (デフォルト) 1: 2 クロック幅のノイズを除去します。	0
Reserved	6	R/W	Reserved	0
SYFILT	5	R/W	Hsync/Vsync median filter on Hsync/Vsync にフィルタをかけ、bit 7 SYFILMで 設定したクロック幅のノイズを除去します。 0: フィルタを使用しない(デフォルト) 1: フィルタを使用する	0
SKWDIS	4	R/W	Skew detect disable チャンネル間のスキューを補正します。 0: 補正する(デフォルト) 1: 補正しない	0
RSYAEN [1:0]	3:2	R/W	Re-Sync auto reset enable デジタルリシンク回路の同期がはずれた時、自動 的に再同期をかけます。 00: 自動動作停止(デフォルト) 01: 自動で再同期する(感度大) 10: 自動で再同期する(感度中) 11: 自動で再同期する(感度小)	00
RSYDAU	1	R/W	Re-Sync reset disable when Re-Authentication HDCP 再認証発生時にデジタルリシンク回路の再同期をかけます。 0: 再同期をかける(デフォルト) 1: 再同期をかけない	0
RSYDIS	0	R/W	Re-Sync disalbe デジタルリシンク回路の再同期化動作を停止しま す。 0: 再同期をかける(デフォルト) 1: 再同期をかけない	0

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	63

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x10		Rese	erved		APCKEN	Reserved		.KSL :0]	0x08

Field	Bit	Туре	Description	Default
Reserved	7:4	R/W	Reserved	0
APCKEN	3	R/W	Auto Pixel Clock Select Enable. DeepColor 時のクロック切り替えを自動で行うか設定します。 0: PCLKSL で設定する 1: GCP パケットに応じて自動で選択する(デフォルト)	1
Reserved	2	R/W	Reserved	0
PCLKSL [1:0]	1:0	R/W	Pixel Clock Select. ピクセルクロックを設定します。APCKEN=0 の時 に有効です。 00: TMDS Clock (デフォルト) 01: TMDS Clock / 1.25 (30 bit DeepColor) 10: TMDS Clock / 1.5 (36 bit DeepColor) 11: TMDS Clock / 2 (48 bit DeepColor)	00

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	64

System Configuration Register #6

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x11	Reserved	APEIRM	NIRQ2P	NIRQ1P	IRQSTMD	,	SYSOPM [2:0]	1	0x04

Field	Bit	Туре	Description	Default
Reserved	7	R/W	Reserved	0
APEIRM	6	R/W	Audio Packet Error Interrupt Mask	0
			各種オーディオパケット受信時にエラーの場合に、	
			対応するオーディオパケット受信割込みと、パケッ	
			ト受信ステータスの変化を抑止します。	
			抑止の対象となる割込みは、	
			ASPDET(0x60:0x43 bit0),	
			ASPDETP(0x60:0x4D bit1),	
			ASPNDET(0x60:0x4D bit5),	
			HBRDET(0x60:0x43 bit1),	
			HBRDETP(0x60:0x4F bit0),	
			HBRNDET(0x60:0x4F bit1),	
			DSDDET(0x60:0x43 bit2),	
			DSDDETP(0x60:0x4F bit2),	
			DSDNDET(0x60:0x4F bit3),	
			DSTDET(0x60:0x43 bit3),	
			ASP, HBR, DSD, DST パケット受信状態変化	
			に伴う STSCH(0x60:0x4B bit7),	
			抑止の対象となるステータスは、	
			ASPDETS(0x60:0xFD bit5),	
			HBRDETS(0x60:0xFE bit3),	
			DSDDETS(0x60:0xFE bit4)	
			 0: 抑止しません(デフォルト)	
			1: 抑止する	
NIRQ2P	5	R/W	NIRQ2 Polarity	0
			NIRQ2 の極性を設定します。	
			0: Low Active (デフォルト)	
			1: High Active	
NIRQ1P	4	R/W	NIRQ1 Polarity	0
			NIRQ1 の極性を設定します。	
			0: Low Active (デフォルト)	
			1: High Active	
IRQSTMD	3	R/W	IRQ Status Register Mode	0
			割込みステータスレジスタ	
			(IRQSTA, IRQ1ST ~ IRQFST,	
			EIRQST, EIRQ1S ~ EIRQFS:	
			$0x60:0x50 \sim 0x53$)	
			に反映される割込みステータスを、	

	MN8647 告リロ4+ #美士							
			製品仕様書					
			农山江冰目	全ペー	<u>></u>	ページ		
SYSOPM [2:0]	2:0	R/W	割込みマスクレジスタ (IRQMSA, IRQMSB, EIRMSA, EIRMS Ox60:0x58 ~ 0x5B) の設定を無視し、マスク前のステータスを反映するように変更します。 この設定は NIRQ1, NIRQ2 へのマスは影響しません。 0: 通常動作:マスクレジスタが有効(テーロ・ログライン・ログのでは、ログライン・ログライン	くク動作に	100	65		
2010-09-10								
制 定	改 正							

MN86	64773A
全ページ	ページ
-	66

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x12	V5PTH SEL	DDCTH SEL	OUTM	PDNCTL	ACH [1:	DRV :0]	VCH [1:	DRV :0]	0xA0

Field	Bit	Type	Description	Default
V5PTHSEL	7	R/W	5V Power Threshold Setting 通常は 1:3.3V 基準に設定して下さい。	1
			0: 5V 基準	
			1: 3.3V 基準	
DDCTHSEL	6	R/W	DDC I/F Threshold Setting	0
			0: 5V 基準	
			1: 3.3V 基準	
OUTM	5	R/W	Output Data Output Mode	1
			以下の端子について、出力データディセーブル時	
			の端子出力状態を設定します。	
			なお、出力データディセーブルのモード制御は、	
			0x62:0x38 bit0 VOUTEN 及び	
			0x62:0xA0 bit0 AOEN にて設定ください。	
			Q35 ~ 0, DE,HSYNC,VSYNC,RCLK,MCLK,	
			BCLK,LRCLK,SDO3 ~ 0,SPDIF	
			0: Hi-Z 出力	
			1: L 出力	
PDNCTL	4	R/W	Output Data Line Pulldown Control	0
			出力データプルダウン制御	
			以下の端子について、プルダウンの設定をしま	
			す。	
			Q35 ~ 0, DE,HSYNC,VSYNC,RCLK,MCLK,	
			BCLK,LRCLK,SDO3 ~ 0,SPDIF	
			0: プルダウンなし	
ACHDRV	3:2	R/W	1: プルダウンあり	00
[1:0]	3.2	K / W	Audio Data Line Output Current Change 音声出力データドライブ電流制御	00
[1.0]			ACHDRV [1]: MCLK	
			0: 4 mA	
			1: 8 mA	
			ACHDRV [0]:その他音声出力	
			0: 2 mA	
			1: 4 mA	
VCHDRV	1:0	R/W	Video Data Line Output Current Change	00
[1:0]			映像出力データドライブ電流制御	
			VCHDRV[1]:RCLK	
			0: 8 mA	
			1: 16 mA VCHDRV[0]∶その他映像出力	
			VCHDRV[0]. その他映像出力 0: 4 mA	
			1: 8 mA	
	1	1	1	1

2010-09-10	
制定	改正

MN864773A 全ページ ページ - 67

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x13			Rese	erved				LTH :0]	0x00

Field	Bit	Туре	Description	Default
Reserved	7:2	R/W	Reserved	0000 00
V5FLTH	1:0	R/W	Threshold of Filter for 5V Power input	00
[1:0]			5V Power 入力段のフィルタ特性を設定します。	
			00: 500 μs 幅以上のパルスに対して	
			割り込みを発生させます。	
			01: 5 ms 幅以上のパルスに対して	
			割り込みを発生させます。	
			10: 500 ns 幅以上のパルスに対して	
			割り込みを発生させます。	
			11: 50 µs 幅以上のパルスに対して	
			割り込みを発生させます。	
			SYSCLK 27 MHz 入力時	

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	68

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x14	NPRIME	Reserved	DDCFLT	DDCNCS	Reserved		PORSEL [2:0]	-	0x17

Field	Bit	Туре	Description	Default
NPRIME	7	R/W	Negative Primary Enable	0
			DDC の HDCP ポートのスレーブアドレスを設定し	
			ます。	
			0: 0x74 (Primary) 1: 0x76 (Secondary)	
Reserved	6	R/W	1: 0x76 (Secondary)	0
DDCFLT	5	R/W	DDC Interface Sampling Filter Control.	0
			DDC I/F のフィルタ特性を切り替えます。	
			0: 通常動作(デフォルト)	
			1: サンプリングフィルタの特性を変更	
DDCNCS	4	R/W	DDC I/F Acknowledge Control.	1
			DDC I/F 回路のチップセレクト信号です。	
			0: 通常動作	
			1: Source へ Ack 信号を返さない	
			(Source から Read/Write できない)	
		- / · · · ·	(デフォルト)	-
Reserved	3	R/W	Reserved	0
PORSEL	2:0	R/W	TMDS Port Select.	111
[2:0]			使用する TMDS のポート番号を選択します。	
			000: Port 0 を選択	
			001: Port 1 を選択	
			111: 未選択(デフォルト)	

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	69

System Configuration Register #10

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x1C		Reserved						DPG :0]	0x00

アクセスする EDID を設定します。

Field	Bit	Туре	Description	Default
Reserved	7:2	R/W	Reserved	000000
EDIDPG	1:0	R/W	EDID Page Register.	00
[1:0]			Port 0 / Port 1 いずれの EDID にライトアクセス	
			するかを設定します。このレジスタにライトアクセス	
			するポートを設定した後、アドレス 0x6E:0x00~	
			0xFF へ設定するデータを書き込んで下さい。	
			00 : Port 0 の EDID へ書き込み	
			01 : Port 1 の EDID へ書き込み	
			Other: Reserved	

2010-09-10	
制定	改正

MN86	64773A		
全ページ	ページ		
-	70		


System Configuration Register #11

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x1E		CECCDV[7:0]							
0x60	0x1F		CECCDV[15:8]							

CECCLK の分周比を設定します。

Field	Bit	Туре	Description	Default
CECCDV	15:0	R/W	CEC Clock Divider	0x0000
[15:0]			CEC 用のクロック(CECCLK)の分周設定を	
			行います。 CECCLK = SYSCLK	
			デフォルト値 (CECCDV = 0x0000)では、	
			CECCLK = 27 MHz で使用できます。	
			CECCLK = 27 MHz 以外で使用する場合は、本	
			レジスタを必ず設定して下さい。	
			このビットは 0x60:0x04 bit7 ALLRST および 0x60:0x06 bit0 CFGRST ではクリアされず、 0x6C:0x60 bit0 CECRST でクリアされます。	
			CECCDV[15:0]: CEC 処理ブロックのクロック CECCLK より、	
			1 MHz の基準パルスを生成するための分周を行	
			います。 CECCLK [MHz]の 1024 倍を設定します。	

·内部構成



2010-09-10	
制定	改 正

MN864773A						
全ページ	ページ					
-	71					

·設定例 CECCLK = SYSCLK

CECCLK = 12.288 MHz の時:

CECCLK = 13.5 MHz の時:

CECCLK x 1024 = 13824 = 0x3600 CECCDV = 0x3600

CECCLK = 24.576 MHz の時:

CECCLK = 27 MHz の時:

CECCLK x 1024 = 27648 = 0x6C00 CECCDV = 0x6C00

CECCLK = 30 MHz の時:

CECCLK × 1024 = 30720 = 0x7800 CECCDV = 0x7800

·CEC の出力波形について

CEC 規格では、出力波形が規定されており、最も厳しい箇所(スタートビットの周期)でおよそ±4 %の精度が要求されます。このため、CECCLK の精度は±1 %以下を推奨します。なお、分周誤差は以下の通りです。

CECCLK が 1 MHz の整数倍となる時:

CECCLK の精度で CEC の出力波形の精度が決まります。

CECCLK が 1 MHz の整数倍ではない時(小数部を含む時):

CECCLK ± 1 クロック分のジッタが加算されます。

CECCLK = 1 MHz の時が最大で、±1 μs となりますが、

CEC 規格に対しては十分小さな値となります。

2010-09-10	
制定	改 正

MN864773A					
全ページ	ページ				
-	72				

4.1.5 Reset Sequence Control Register: リセットシーケンス制御レジスタ

Reset Sequence Control Register #1

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x20	RSEQEN	AVCREN	LKDTEN	TMRENE	TMREND	TMRENC	TMRENB	TMRENA	0x7F


リセットシーケンスのオン・オフを制御します。

Field	Bit	Type	Description	Default
RSEQEN	7	R/W	Reset Sequence Enable 周波数検知時にリセットシーケンスを自動で行うか どうかを設定します。 0: リセットシーケンスを自動で実行しません。	0
			0x60:0x05 bit7 TMDRST 実行時に シーケンスを実行します(デフォルト)	
			1: 周波数検知後(0x60:0x41 bit6 FRQCHG=1後)、リセットシーケンスを 自動的に実行します。	
AVCREN	6	R/W	Audio/Video controler reset enable DeepColor、カラースペースコンバータ、ビデオ I/F、オーディオ I/F のソフトリセットをシーケンスに 従い実行します。 0: ソフトリセットを実行しない 1: シーケンスに従いソフトリセットを 実行する(デフォルト)	1
LKDTEN	5	R/W	TMDS PLL Lock Detect enable TMDS 部の PLL が正常に動作を開始したことを示す 0x60:0x41 bit0 LOCKDT 割り込みをシーケンスに従い発生させるかどうかを設定します。 0: LOCKDT 割り込みを発生させない 1: シーケンスに従い LOCKDT 割り込みを発生させる(デフォルト)	1
TMRENE	4	R/W	TMDS reset enable E TMDS 部のシリアル・パラレル変換(ビットアライナー)をシーケンスに従いリセットします。 0: リセットを実行しない 1: シーケンスに従いリセットを実行する (デフォルト)	1
TMREND	3	R/W	TMDS reset enable D TMDS 部のディジタルフィルタをシーケンスに従い リセットします。 0: リセットを実行しない 1: シーケンスに従いリセットを実行する	1

MN864773A						
全ページ	ページ					
	73					

			(デフォルト)	
TMRENC	2	R/W	TMDS reset enable C TMDS 部の PLL をシーケンスに従い リセットします。 0: リセットを実行しない 1: シーケンスに従いリセットを実行する (デフォルト)	1
TMRENB	1	R/W	TMDS reset enable B TMDS 部の VCO をシーケンスに従い リセットします。 0: リセットを実行しない 1: シーケンスに従いリセットを実行する (デフォルト)	1
TMRENA	0	R/W	TMDS reset enable A TMDS 部のチャージポンプをシーケンスに従い リセットします。 0: リセットを実行しない 1: シーケンスに従いリセットを実行する (デフォルト)	1

TMDRSTもしくはFRQCHG(TMDS クロック周波数の変化検知割り込み)を基準に、設定されたリセットシーケンスに従いTMDSアナログ部のリセットとLOCKDT(Lock Detect)の生成(LOCKDT の立ち上がりで DECRST / HDCRST / AVCRST / AVMRST / DCMRST が生成されます)、VIFRST / DPLRST の生成を実行します(LOCKDT の立ち上がりを基準にディジタル部がリセットされ、フォーマット検知や信号出力が開始されます)。それぞれの信号を生成するかどうかは、bit6-0 の設定で決定されます。それぞれの信号を生成するタイミングは、レジスタ TMRTMA ~ AVCRTM で設定できます。なお、0x60:0x06 bit4 LKDRST により、アライメント完了信号(シリアル・パラレル変換が開始されたことを示す)を擬似的に発生させ、アライメント完了信号立ち上がり後のシーケンスを実行させることができます。



MN864773A						
全ページ	ページ					
-	74					


Reset Sequence Control Register #2

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x21			I	Reserved	d			DPCREN	0x00

Deep Color 切り替え時のソフトリセットを制御します。

Field	Bit	Type	Description	Default
Reserved	7:1	R/W	Reserved	0000 000
DPCREN	0	R/W	Reset Sequence Enable when Deep Color 有効な CD フィールドの GCP を受信した時に、ビ デオ / オーディオ I/F のソフトリセットを実行しま す。 0: ソフトリセットを実行しない(デフォルト) 1: ソフトリセットを実行する	0

Deep Color 切り替え時点より 0x60:0x22~0x23 DPCRTM で設定された時間後に VIFRST, DPLRST を発生させます。GCP の CD フィールドの変化(0x60:0x44 CDPCHG)でソフトリセットを実行します。



2010-09-10	
制定	改 正

MN864773A						
全ページ	ページ					
-	75					

Reset Sequence Control Register #3

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x22		DPCRTM[7:0]							0x32
0x60	0x23		DPCRTM[15:8]							0x29

Deep Color 切り替え時のソフトリセットのタイミングを設定します。

Field	Bit	Type	Description	Default
DPCRTM	15:0	R/W	Reset Timing when Deep Color	0x2932
			有効な CD フィールドの GCP を受信した時に、ビ	
			デオ/オーディオ I/F のソフトリセットを実行するタ	
			イミングを設定します。	

DPCREN=1 の時、ソフトリセットのタイミングを設定します。 ホストクロックの周波数を f [Hz]とすると、タイミング t [s], レジスタ値 r との間に以下の関係があります。 $r=t\times f$ / 256

f = 27 MHz の時

DPCRTM = $100 \text{ ms } \times 27 \text{ MHz} / 256 = 10546 = 0x2932$

2010-09-10	
制定	改正

MN86	MN864773A						
全ページ	ページ						
-	76						

Reset Sequence Control Register #4

Slave	Offset		gister #							
Addr	Addr	7	6	5	4	3	2	1	0	Default
0x60	0x24				TMRTI	ИА[7:0]				0x8C
0x60	0x25					1A[15:8]				0x0A
0x60	0x26		TMRTMA[23:16]							0x00
0x60	0x27					erved				0x00
0x60	0x28				TMRTN	/IB [7:0]				0x8C
0x60	0x29				TMRTN	1B[15:8]				0x0A
0x60	0x2A				TMRTM	B[23:16]				0x00
0x60	0x2B				Rese	erved				0x00
0x60	0x2C				TMRTI	ИС[7:0]				0x58
0x60	0x2D				TMRTN	IC[15:8]				0x0F
0x60	0x2E				TMRTM	C[23:16]				0x02
0x60	0x2F		Reserved							0x00
0x60	0x30		TMRTMD[7:0]						0xB8	
0x60	0x31		TMRTMD[15:8]						0x4C	
0x60	0x32		TMRTMD[23:16]						0x0A	
0x60	0x33				Rese	erved				0x00
0x60	0x34				TMRTI	ИE[7:0]				0x18
0x60	0x35				TMRTN	1E[15:8]				A8x0
0x60	0x36					E[23:16]				0x12
0x60	0x37				Rese	erved				0x00
0x60	0x38				LKDTT	M [7:0]				0x8C
0x60	0x39					M [15:8]				0x0A
0x60	0x3A				LKDTTN	1 [23:16]				0x00
0x60	0x3B				Rese	erved				0x00
0x60	0x3C					M [7:0]				0xE0
0x60	0x3D					M [15:8]	·			0x32
0x60	0x3E					<i>l</i> [23:16]				0x29
0x60	0x3F				Rese	erved				0x00

リセットシーケンスの時間を設定します。

Field	Bit	Туре	Description	Default
TMRTMA	23:0	R/W	TMDS Reset Time A TMDS 部のチャージポンプをリセットする時間を ホストクロックのクロック数で設定します。	0x000A8C
TMRTMB	23:0	R/W	TMDS Reset Time B TMDS 部の VCO をリセットする時間をホストクロックのクロック数で設定します。	0x000A8C
TMRTMC	23:0	R/W	TMDS Reset Time C TMDS 部の PLL をリセットする時間をホストクロックのクロック数で設定します。	0x020F58
TMRTMD	23:0	R/W	TMDS Reset Time D TMDS 部のディジタルフィルタをリセットする時間をホストクロックのクロック数で設定します。	0x0A4CB8

2010-09-10	
制定	改 正

MN864773A						
全ページ	ページ					
-	77					

TMRTME	23:0	R/W	TMDS Reset Time E TMDS 部のビットアライナーをリセットする時間 をホストクロックのクロック数で設定します。	0x128A18
LKDTTM	23:0	R/W	Lock Detect Time TMDS 部の PLL が正常に動作を開始したことを示す LOCKDT 割り込みを発生させる時間をホストクロックのクロック数で設定します。	0x000A8C
AVCRTM	23:0	R/W	Audio / Video I/F Reset Time AV コントローラと DeepColor、カラースペースコン バータ、ビデオ I/F、オーディオ I/F のソフトリセット の開始時間をホストクロックのクロック数で設定 します。	0x2932E0

TMDS 部のリセットとLOCKDT、AVCRSTを生成するタイミングを設定します。ホストクロックの周波数をf [Hz]とすると、タイミング t [s], レジスタ値 r との間に以下の関係があります。

 $r = t \times f$

f = 27 MHz の時

TMRTMA = $100 \, \mu s \times 27 \, \text{MHz}$ = $2700 = 0x0000 \, \text{A8C}$ TMRTMB = $100 \, \mu s \times 27 \, \text{MHz}$ = $2700 = 0x000 \, \text{A8C}$ TMRTMC = $5 \, \text{ms} \times 27 \, \text{MHz}$ = $135000 = 0x020 \, \text{F58}$ TMRTMD = $25 \, \text{ms} \times 27 \, \text{MHz}$ = $675000 = 0x004 \, \text{CB8}$ TMRTME = $45 \, \text{ms} \times 27 \, \text{MHz}$ = $1215000 = 0x128 \, \text{A18}$ LKDTTM = $100 \, \mu s \times 27 \, \text{MHz}$ = $2700 = 0x0000 \, \text{A8C}$ AVCRTM = $100 \, \text{ms} \times 27 \, \text{MHz}$ = $2700000 = 0x2932 \, \text{E0}$

2010-09-10	
制定	改 正

MN864773A							
全ページ ページ							
-	78						


4.1.6 Interrupt Register Set: 割り込みレジスタ


NIRQ1、NIRQ2 より出力される割り込み信号の設定を行います。 各割り込み要因は、割り込みマスクレジスタにて禁止・許可を選択可能です。

各割り込み要因レジスタ(Interrupt Register #1~#15)と割り込みマスクレジスタ(IR1MSK~IRFMSK、IRQMSA、IRQMSB、EI1MSK~EIFMSK、EIRMSA、EIRMSB)は、下図のように接続されています。また、各割り込みは IRQ1ST~IRQFST、IRQSTA、EIRQ1S~EIRQFS、EIRQST にてモニタできます。割り込み要因のクリアは、割り込み要因レジスタへ 1を書き込むことで行います。

NIRQ1、NIRQ2より出力される割り込み信号の極性は、0x60:0x11 NIRQ1P/NIRQ2Pで変更できます。 割り込みステータスレジスタ(IRQ1ST~IRQFST、IRQSTA、EIRQ1S~EIRQFS、EIRQST)に反映される値は、IRQSTMD に 1 を設定することにより、割り込みマスクレジスタ(IRQMSA, IRQMSB, EIRMSA, EIRMSB)の設定を無視したステータスを表すように変更できます。この場合でもNIRQ1,NIRQ2へのマスク動作は変わりません。

割り込みマスクレジスタn: 0x6n / 拡張割り込みマスクレジスタn: 0x7n (n:1 ~ f)





割り込みステータスレジスタ値に関して IRQSTMD=0 のとき

IRQ1ST=IRQ1STc IRQ2ST=IRQ2STc


IRQFST=IRQFSTc IRQSTA=IRQSTAc

IRQSTMD=1 のとき 割り込みマスクレジスタ設定 (IRQMSA,IRQMSB)を無視し

IRQ1ST=IRQ1ST_0 IRQ2ST=IRQ2ST_0

IRQFST=IRQFST_0 IRQSTA=IRQ1ST or IRQ2ST or ... or IRQFST

MN864773A							
全ページ ページ							
-	79						



割り込みステータスレジスタ値に関して IRQSTMD=0 のとき

EIRQ1S=EIRQ1Sc EIRQ2S=EIRQ2Sc

EIRQFS=EIRQFSc EIRQST=EIRQSTc

IRQSTMD=1 のとき 割り込みマスクレジスタ設定 (EIRMSA,EIRMSB)を無視し

EIRQ1S=EIRQ1S_0 EIRQ2S=EIRQ2S_0

...

EIRQFS=EIRQFS_0 EIRQST=EIRQ1S or EIRQ2S or ... or EIRQFS

2010-09-10	
制定	改 正

MN864773A							
全ページ ページ							
-	80						

Interrupt Register #1

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x41	VSYDET	FRQCHG	LFQDET	HFQDET	VFFAIL	VFSUCS	HDMCHG	LOCKDT	0x00

ビデオ処理系の割り込み要因レジスタです。

Field	Bit	Туре	Description	Default
VSYDET	7	R/W	VSYNC Detected VSYNC の立下りエッジを検出した場合に1にセットされます。1 を書き込むことでクリアされます。	0
FRQCHG	6	R/W	TMDS Clock Frequency Changed TMDS クロックが変化した場合に 1 にセットされます。1 を書き込むことでクリアされます。	0
LFQDET	5	R/W	Lower Frequency Detected TMDS クロックが 0x60:0xC6 bit2-0 LFQDTH レジスタで設定した周波数以下になった場合 1 がセットされます。1 を書き込むことでクリアされます。	0
HFQDET	4	R/W	Higher Frequency Detected TMDS クロックが 0x60:0xC6 bit6-4 HFQDTH レジスタで設定した周波数以上になった場合 1 がセットされます。1 を書き込むことでクリアされます。	0
VFFAIL	3	R/W	Video Format Detect Fail 想定外のフォーマットを受信した場合 1 がセット されます。1を書き込むことでクリアされます。	0
VFSUCS	2	R/W	Video Format Detect Success ビデオフォーマットを自動検知した場合に 1 にセットされます。1 を書き込むことでクリアされます。	0
HDMCHG	1	R/W	HDMI Mode Changed HDMI モードから DVI モード、あるいは DVI モードから HDMI モードへの変化が生じた場合に 1にセットされます。1を書き込むことでクリアされます。	0
LOCKDT	0	R/W	TMDS PLL Lock Detect TMDS レシーバが動作を開始した時に 1 ヘセットされます。 1 を書き込むことでクリアされます。	0

2010-09-10	
制定	改正

MN864773A						
全ページ	ページ					
-	81					

Interrupt Register #2

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x42	APLOCK	APULCK	AFOVRF	AFUNDF	NPRCHG	CTSCHG	FSCHG	LAYCHG	0x00

オーディオ処理系の割り込み要因レジスタです。

Field	Bit	Туре	Description	Default
APLOCK	7	R/W	Audio PLL Lock Indicator. オーディオ用 PLL がロック状態となった場合 1 にセットされます。1 を書き込むことでクリアされます。	0
APULCK	6	R/W	Audio PLL Unlock Indicator. オーディオ用 PLL がアンロック状態となった場合 1 にセットされます。1 を書き込むことでクリアされます。	0
AFOVRF	5	R/W	Audio FIFO Overflow Error. オーディオ用 FIFO にオーバーフローエラーが発生した場合に1にセットされます。1を書き込むことでクリアされます。	0
AFUNDF	4	R/W	Audio FIFO Underflow Error. オーディオ用 FIFO にアンダーフローエラーが発生した場合に1にセットされます。1を書き込むことでクリアされます。	0
NPRCHG	3	R/W	Most recent N Parameter is different from previous value. 最新の N パラメータ値が、直近の値と異なる場合に 1 にセットされます。1 を書き込むことでクリアされます。	0
CTSCHG	2	R/W	CTS Packet Changed. ACR Packet の CTS が変化した時、1 にセットされます。1を書き込むことでクリアされます。	0
FSCHG	1	R/W	Cbit FS Changed 受信した CBIT の Sampling Frequency が変化し た場合に1がセットされます。1 を書き込むことでク リアされます。	0
LAYCHG	0	R/W	layout bit Changed 受信した AudioSamplePacket のレイアウトが変化 した場合に1がセットされます。1 を書き込むことで クリアされます。	0

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	82

Interrupt Register #3

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x43	AFMTCHG	Reserved	СВТСНС	ADBERR	DSTDET	DSDDET	HBRDET	ASPDET	0x00

オーディオ処理系の割り込み要因レジスタです。

Field	Bit	Type	Description	Default
AFMTCHG	7	R/W	Audio Received Format Changed. 受信した Audio のフォーマットが変化した時、1 にセットされます。1 を書き込むことでクリアされます。	0
Reserved	6	R/W		0
CBTCHG	5	R/W	Cbit Changed 受信した CBIT が変化した場合に1がセットされます。1 を書き込むことでクリアされます。	0
ADBERR	4	R/W	Audio Packet BCH Error Indicator. 受信した Audio Sample / One Bit Audio / DST / HBR Subpacket のデータに BCH エラーが発生し た場合に 1 がセットされます。 1 を書き込むことでク リアされます。	0
DSTDET	3	R/W	DST Packet Detected. DST パケットを受信した場合 1 にセットされます。1 を書き込むことでクリアされます。	0
DSDDET	2	R/W	One Bit Audio Sample Packet Detected. One Bit Audio Sample Packet を検知したときに 1 にセットされます。1 を書き込むことでクリアされます。	0
HBRDET	1	R/W	High Bit Rate Audio Stream Packet Detected. HBR Packet を検知したときに 1 にセットされます。1 を書き込むことでクリアされます。	0
ASPDET	0	R/W	Audio Sample Packet Detected. Audio Sample Packet を検知したときに 1 にセットされます。1 を書き込むことでクリアされます。	0

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	83

Interrupt Register #4

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x44	DPCLOF	DPCLON	CDPCHG	GMTCHG	ISBCHG	ISACHG	ACPCHG	AVMCHG	0x00

過去に受信したパケットと新たに受信したパケットに差異がある時、割り込みが発生します。

Field	Bit	Туре	Description	Default
DPCLOF	7	R/W	Deep Color Mode Off. 24 bit 伝送へ変化した時(Deep Color がオフになった時、もしくは GCP パケットの CD フィールドが0100 となった時)、1 にセットされます。1 を書き込むことでクリアされます。	0
DPCLON	6	R/W	Deep Color Mode On. 30/36/48 bit 伝送へ変化した時(GCP パケットのCDフィールドが0101 / 0110 / 0111 の時)、1 にセットされます。1 を書き込むことでクリアされます。	0
CDPCHG	5	R/W	Color Depth Changed GCP パケットの CD フィールドが変化した時、1 にセットされます。1 を書き込むことでクリアされます。	0
GMTCHG	4	R/W	Gamut Metadata Packet Changed. Gamut Metadata Packet が変化した時、1 にセットされます。1 を書き込むことでクリアされます。	0
ISBCHG	3	R/W	ISRC2 Packet Changed. ISRC2 Packet が変化した時、1 にセットされます。 1 を書き込むことでクリアされます。	0
ISACHG	2	R/W	ISRC1 Packet Changed. ISRC1 Packet が変化した時、1 にセットされます。 1 を書き込むことでクリアされます。	0
ACPCHG	1	R/W	ACP Packet Changed. ACP Packet が変化した時、1 にセットされます。1 を書き込むことでクリアされます。	0
AVMCHG	0	R/W	AVMUTE Changed. GCP Packet の Set_AVMUTE もしくは Clear_AVMUTE が変化した時、1 にセットされます。1 を書き込むことでクリアされます。	0

2010-09-10	
制定	改 正

MN86	64773A			
全ページ	ページ			
-	84			

Interrupt Register #5

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x45	PKBERR	DPCARS	VAIARS	MPGCHG	AUDCHG	SPDCHG	AVICHG	VSPCHG	0x00

過去に受信した InfoFrame パケットと新たに受信した InfoFrame パケットに差異がある時、割り込みが発生します。

Field	Bit	Туре	Description	Default
PKBERR	7	R/W	Packet BCH Error	0
			オーディオを除くデータアイランドパケット	
			(InfoFrame パケットを含む) の Subpacket に BCH	
			エラーもしくはチェックサムエラーが発生した時に1	
			がセットされます。1 を書き込むことでクリアされま	
			ं क	
DPCARS	6	R/W	DeepColor Auto Reset.	0
			DeepColor 切り替え時にリセットシーケンスの	
			VIFRST, AIFRST が発生した時に1がセットされま	
			す。1を書き込むことでクリアされます。	
VAIARS	5	R/W	Video/Audio I/F Auto Reset.	0
			リセットシーケンスの VIFRST, AIFRST が発生した	
			時に 1 がセットされます。 1 を書き込むことでクリア	
			されます。	
MPGCHG	4	R/W	MPEG Source InfoFrame Changed.	0
			MPEG Source InfoFrame が変化した時、1 にセッ	
		- ///	トされます。1を書き込むことでクリアされます。	
AUDCHG	3	R/W	Audio InfoFrame Changed.	0
			Audio InfoFrame が変化した時、1 にセットされま	
0000110		5 (14)	す。1を書き込むことでクリアされます。	
SPDCHG	2	R/W	Source Product Descriptor InfoFrame Changed	0
			Source Product Descriptor InfoFrame が変化し	
			た時、1にセットされます。1を書き込むことでクリア	
A) ([C] [C	4	D ////	されます。	
AVICHG	1	R/W	AVI InfoFrame Changed. AVI InfoFrame が変化した時、1 にセットされます。	0
			1を書き込むことでクリアされます。	
VSPCHG	0	R/W	ヘッダエラーの場合は1にセットされません。	0
VSPURG	U	K/W	Vendor-Specific InfoFrame Changed. Vendor-Specific InfoFrame が変化した時、1 にセ	U
			·	
			ットされます。1を書き込むことでクリアされます。	

2010-09-10	
	
制定改	~ ı⊢

MN864773A							
全ページ ページ							
-	85						

Interrupt Register #6

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x46	GMTDET	ISBDET	ISADET	ACPDET	AUDDET	SPDDET	AVIDET	VSPDET	0x00

各種パケットを受信した時に、割り込みが発生します。

Field	Bit	Type	Description	Default
GMTDET	7	R/W	Gamut Metadata Packet Detected. Gamut Metadata パケットを受信した場合 1 にセットされます。1を書き込むことでクリアされます。	0
ISBDET	6	R/W	ISRC2 Packet Detected. ISRC2 パケットを受信した場合 1 にセットされます。1 を書き込むことでクリアされます。	0
ISADET	5	R/W	ISRC1 Packet Detected. ISRC1 パケットを受信した場合 1 にセットされます。1を書き込むことでクリアされます。	0
ACPDET	4	R/W	ACP Packet Detected. ACPパケットを受信した場合1にセットされます。1 を書き込むことでクリアされます。	0
AUDDET	3	R/W	Audio InfoFrame Detected. Audio InfoFrame を受信した場合 1 にセットされます。1を書き込むことでクリアされます。	0
SPDDET	2	R/W	Source Product Descriptor InfoFrame Detected. Source Product Descriptor InfoFrame を受信した場合 1 にセットされます。1 を書き込むことでクリアされます。	0
AVIDET	1	R/W	AVI InfoFrame Detected. AVI InfoFrame を受信した場合 1 にセットされます。1を書き込むことでクリアされます。	0
VSPDET	0	R/W	Vendor-Specific InfoFrame Detected. Vendor-Specific InfoFrameを受信した場合1にセットされます。1を書き込むことでクリアされます。	0

2010-09-10
制定改

MN864773A					
全ページ	ページ				
-	86				

Interrupt Register #7

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x47		本	エレジス タ	は HDCF	9 編を参照	烈して下さ	٢١١.		

MN86	64773A
全ページ	ページ
-	87

Interrupt Register #8

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x48	HDBERR	PBBERR	PBCERR	MPGDET	FREDET	GCPDET	ACRDET	NULDET	0x00

各種パケットを受信した時に、割り込みが発生します。また、受信エラー時にも割り込みが発生します。

Field	Bit	Туре	Description	Default
HDBERR	7	R/W	Packet Header BCH Error Indicator. 受信したパケットのヘッダに BCH エラーが発生した場合に1がセットされます。1を書き込むことでクリアされます。	0
PBBERR	6	R/W	Packet Body BCH Error Indicator. 受信したパケットのデータに BCH エラーが発生した場合に 1 がセットされます。 1 を書き込むことでクリアされます。	0
PBCERR	5	R/W	Packet Body Checksum Error. 受信した InfoFrame Packet にチェックサムエラーが発生した場合に 1 がセットされます。1 を書き込むことでクリアされます。	0
MPGDET	4	R/W	MPEG Source InfoFrame Detected. MPEG Source InfoFrame を受信した場合 1 にセットされます。 1 を書き込むことでクリアされます。	0
FREDET	3	R/W	Free Packet Detected. Free パケットを受信した場合 1 にセットされます。1 を書き込むことでクリアされます。	0
GCPDET	2	R/W	GCP Packet Detected. GCPパケットを受信した場合1にセットされます。1 を書き込むことでクリアされます。	0
ACRDET	1	R/W	ACR Packet Detected. ACR パケットを受信した場合 1 にセットされます。 1 を書き込むことでクリアされます。	0
NULDET	0	R/W	NULL Packet Detected. NULL パケットを受信した場合 1 にセットされます。 1 を書き込むことでクリアされます。	0

2010-09-10	
制定	改 正

MN86	MN864773A						
全ページ	ページ						
-	88						

Interrupt Register #9

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x49	CECERI	CECTXI	Reserved	CECRXI	IVOSOLVOO	2	CECBLI	Reserved	0x00

CEC の処理完了時に割り込みが発生します。

Field	Bit	Туре	Description	Default
CECERI	7	R/W	CEC Tx/Rx Complete with Error IRQ CEC の送受信処理がエラーで終了した時、1 に セットされます。1 を書き込むとクリアされます。	0
CECTXI	6	R/W	CEC Transmit Complete IRQ CEC の送信処理が完了した時、1 にセットされます。1 を書き込むとクリアされます。 エラーで終了した時は、CECTXI に加えて CECERI が 1 となります。	0
Reserved	5	R/W	Reserved	0
CECRXI	4	R/W	Receive Complete IRQ CEC の受信処理が完了した時、1 にセットされます。1を書き込むとクリアされます。 エラーで終了した時は、CECRXI に加えて CECERIが1となります。	0
Reserved	3:2	R/W	Reserved	00
CECBLI	1	R/W	Bus Low Check Complete IRQ CEC バス 0 固定のチェックが完了した時、1 にセットされます。1 を書き込むとクリアされます。 エラーで終了した時は、CECBLI に加えて CECERI が 1 となります。	0
Reserved	0	R/W	Reserved	0

送信がエラーで終了した時、CECERI = CECTXI = 1 となります。

受信がエラーで終了した時、CECERI = CECRXI = 1 となります。

同様にその他の処理がエラーで終了した時も、当該ビットと CECERI が1となります。

この割り込みは 0x60:0x04 bit7 ALLRST および 0x60:0x06 bit0 CFGRST ではクリアされず、0x6C:0x60 bit0 CECRST でクリアされます。

2010-09-10	
制 定	改正

MN864773A					
全ページ	ページ				
-	89				

Interrupt Register #10

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x4A		Rese	erved		P1V5OF	P1V5ON	P0V5OF	P0V5ON	0x00

5V Power が変化した時に割り込みが発生します。

Field	Bit	Type	Description	Default
Reserved	7:4	R/W	Reserved	0000
P1V5OF	3	R/W	Port 1 5V Power OFF ポート 1 の 5V Power が High Low となった 場合に 1 がセットされます。 1 を書き込むことでクリ アされます。	0
P1V5ON	2	R/W	Port 1 5V Power ON ポート1の 5V Power が Low High となった 場合に 1 がセットされます。1 を書き込むことでクリ アされます。	0
P0V5OF	1	R/W	Port 0 5V Power OFF ポート0の 5V Power が High Low となった 場合に 1 がセットされます。1 を書き込むことでクリ アされます。	0
P0V5ON	0	R/W	Port 0 5V Power ON ポート0の 5V Power が Low High となった 場合に 1 がセットされます。1 を書き込むことでクリ アされます。	0

MN86	MN864773A						
全ページ	ページ						
-	90						

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x4B	STSCH	Reserved	HPLRSCMP	FLATLINE DET	CMPRS AUDDET	HDMIMODE DET	DVIMODE DET	AVMUTE DET	0x00

Field	Bit	Туре	Description	Default
STSCH	7	R/W	Audio Mute Status Changed	0
			Audio Mute Status が変化した場合1にセット	
			 されます。	
			1を書き込むことでクリアされます。	
Reserved	6	R/W	Reserved	0
HPLRSCMP	5	R/W	Hybrid PLL Reset Sequence Complete	0
			オーディオ用ハイブリッド PLL のリセットシーケンス	
			が完了した場合1にセットされます。	
			1を書込むことでクリアされます。	
FLATLINE	4	R/W	FLATLINE Detected	0
DET			Audio Sample Packet 内の FLATLINE ビットを	
			検知した場合1にセットされます。	
			1を書込むことでクリアされます。	
CMPRSAUD	3	R/W	Compressed Audio Data Detected	0
DET			│圧縮されたオーディオデータ(ビットストリーム)を	
			受信した場合1にセットされます。	
			1を書込むことでクリアされます。	
HDMIMODE	2	R/W	HDMIMODE Detected	0
DET			DVI モードから HDMI モードに変化した場合1にセ	
			ットされます。	
			1を書込むことでクリアされます。	
DVIMODE	1	R/W	DVIMODE Detected	0
DET			HDMI モードから DVI モードに変化した場合1にセ	
			ットされます。	
			1を書込むことでクリアされます。	
AVMUTE	0	R/W	Set AVMUTE Detected	0
DET			General Control Packet 内に Set_AVMUTE を検	
			知した場合1にセットされます。	
			1を書込むことでクリアされます。	

2010-09-10
制定改

MN864773A						
全ページ	ページ					
-	91					

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x4C	7600	3	P1TCK HFQDET	POTCK HFQDET	1.0361.vcd		P1 TCKDCH	P0 TCKDCH	0x00

Field	Bit	Туре	Description	Default
Reserved	7:6	R/W	Reserved	00
P1TCK HFQDET	5	R/W	Port1 TMDS Clock High Freq Detected ポート1に 0x60:0xCC ~ 0xCE TCKTHRT に設定 されている周波数以上のクロックが入力されてい ることを検知した場合1にセットされます。 1を書込むことでクリアされます。	0
POTCK HFQDET	4	R/W	Port0 TMDS Clock High Freq Detected ポート0に 0x60:0xCC ~ 0xCE TCKTHRT に設定 されている周波数以上のクロックが入力されてい ることを検知した場合1にセットされます。 1を書込むことでクリアされます。	0
Reserved	3:2	R/W	Reserved	00
P1TCKDCH	1	R/W	Port1 TMDS Clock Input Detected or Not ポート1へのクロック入力状態が変化したことを検知した場合1にセットされます。 1を書込むことでクリアされます。	0
POTCKDCH	0	R/W	Port0 TMDS Clock Input Detected or Not ポート0へのクロック入力状態が変化したことを 検知した場合1にセットされます。 1を書込むことでクリアされます。	0

2010-09-10	
制定	改 正

MN86	MN864773A						
全ページ	ページ						
-	92						

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x4D	ACPNDET	GMTNDET	ASPNDET	ACRNDET	ACPDETP	GMTDETP	ASPDETP	ACRDETP	0x00

Field	Bit	Туре	Description	Default
ACPNDET	7	R/W	ACP Packet Not Detect	0
			ACP パケットを受信した後、3 フレーム以上受信	
			しなかった場合 1 にセットされます。	
			1を書き込むことでクリアされます。	
GMTNDET	6	R/W	Gamut Metadata Packet Not Detect	0
			Gamut Metadata パケットを受信した後、	
			3 フレーム以上受信しなかった場合 1 にセットされ	
			ます。	
			1を書き込むことでクリアされます。	_
ASPNDET	5	R/W	Audio Sample Packet Not Detect	0
			Audio Sample パケットを3フレーム以上受信	
			しなかった場合 1 にセットされます。	
	1.		1を書き込むことでクリアされます。	
ACRNDET	4	R/W	ACR Packet Not Detect	0
			ACR パケットを3フレーム以上受信しなかった	
			場合1にセットされます。	
4 ODDETD	1	D 044	1を書き込むことでクリアされます。	
ACPDETP	3	R/W	ACP Packet Detect	0
			ACP パケットを受信した場合 1 にセットされます。	
OMEDEED		DAM	1を書き込むことでクリアされます。	
GMTDETP	2	R/W	Gamut Metadata Packet Detect	0
			Gamut Metadata パケットを受信した場合 1 に	
			しています。 しょうしょう ちょうしょう しょうしょう しょうしょう しょうしょう しょうしょう しょうしょう しょうしょう しょうしょう しょうしょう しゅうしゅう しゅう	
ASPDETP	1	R/W	1を書き込むことでクリアされます。	0
ASPDETP	1	R/VV	Audio Sample Packet Detect	0
			Audio Sample パケットを受信した場合 1 に	
			セットされます。	
ACRDETP	0	R/W	1を書き込むことでクリアされます。 ACR Packet Detect	0
ACKDETP	10	IK/VV	ACR Packet Detect ACR パケットを受信した場合 1 にセットされます。	U
			ACR パケットを支信した場合 「にピットされます。 1を書き込むことでクリアされます。	
			「で育さ込むことでグリアされまり。	

2010-09-10	
制定	改 正

MN86	MN864773A					
全ページ	ページ					
_	93					

Interrupt Register #14

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x4E	HVENDET	HVEDETP	H3DNDET	H3DDETP	HVSNDET	HVSDETP	HVSCHG	HVSDET	0x00

Field	Bit	Туре	Description	Default
HVENDET	7	R/W	Extended resolusion format on HDMI Vendor Specific InfoFrame Packet Not Detect HDMI Vendor Specific InfoFrame パケットで HDMI_Video_Format=001(4k2k)を受信後に、HDMI Vendor Specific InfoFrame パケットで HDMI_Video_Format=001(4k2k)ではないパケットを受信開始した場合、あるいは HDMI Vendor Specific InfoFrame パケットを 3 フレーム以上受信しなかった場合 1 にセットされます。 1を書き込むことでクリアされます。	0
HVEDETP	6	R/W	Extended resolusion format on HDMI Vendor Specific InfoFrame Packet Detect Start HDMI Vendor Specific InfoFrame パケットで HDMI_Video_Format=001(4k2k)を受信開始した場合 1 にセットされます。 1を書き込むことでクリアされます。	0
H3DNDET	5	R/W	3D format indication on HDMI Vendor Specific InfoFrame Packet Not Detect HDMI Vendor Specific InfoFrame パケットで HDMI_Video_Format=010(3D)を受信後に、HDMI Vendor Specific InfoFrame パケットで HDMI_Video_Format=010(3D)ではないパケットを受信開始した場合、あるいは HDMI Vendor Specific InfoFrame パケットを 3フレーム以上受信しなかった場合 1 にセットされます。 1を書き込むことでクリアされます。	0
H3DDETP	4	R/W	3D format indication on HDMI Vendor Specific InfoFrame Packet Detect Start HDMI Vendor Specific InfoFrame パケットでHDMI_Video_Format=010(3D)を受信開始した場合 1 にセットされます。 1を書き込むことでクリアされます。	0
2010-09-10	3	R/W	HDMI Vendor Specific InfoFrame Packet Not Detect HDMI Vendor Specific InfoFrame パケットを受信した後に、HDMI Vendor Specific InfoFrame パケットを3フレーム以上受信しなかった場合1にセットされます。 1を書き込むことでクリアされます。	0

2010-09-10 改正

MN86	64773A
全ページ	ページ
-	94

HVSDETP	2	R/W	HDMI Vendor Specific InfoFrame Packet Detect Start	0
			HDMI Vendor Specific InfoFrame パケットを受	
			信開始した場合 1 にセットされます。	
			1を書き込むことでクリアされます。	
HVSCHG	1	R/W	HDMI Vendor Specific InfoFrame Packet De-	0
			tect Start	
			HDMI Vendor Specific InfoFrame パケットが変	
			化した時、1 にセットされます。	
			1を書き込むことでクリアされます。	
HVSDET	0	R/W	HDMI Vendor Specific InfoFrame Packet De-	0
			tect	
			HDMI Vendor Specific InfoFrame パケットを受	
			信する毎に 1 ヘセットされます。	
			1を書き込むことでクリアされます。	

0x68:0xA0~0xBFでHDMI Vendor Specific InfoFrame パケットを受信するためには初期設定が必要です。 HDMI Vendor Specific InfoFrame Packet の項を参照して下さい。

MN86	64773A
全ページ	ページ
-	95

Slave Addr	Offset Addr	7 6	5 5	4	3	2	1	0	Default
0x60	0x4F		Reserved		DSDNDET	DSDDETP	HBRNDET	HBRDETP	0x00

Field	Bit	Туре	Description	Default
Reserved	7:4	R/W	Reserved	0000
DSDNDET	3	R/W	One Bit Audio Sample Packet Not Detect One Bit Audio Sample パケットを3フレーム以上 受信しなかった場合1にセットされます。 1を書き込むことでクリアされます。	0
DSDDETP	2	R/W	One Bit Audio Sample Packet Detect One Bit Audio Sample パケットを受信開始した場合 1 にセットされます。 1を書き込むことでクリアされます。	0
HBRNDET	1	R/W	HBR Audio Stream Packet Not Detect HBR パケットを 3 フレーム以上受信しなかった 場合 1 にセットされます。 1を書き込むことでクリアされます。	0
HBRDETP	0	R/W	HBR Audio Stgream Packet Detect HBR パケットを受信開始した場合 1 にセットされます。 1を書き込むことでクリアされます。	0

2010-09-10
制定改

MN86	64773A
全ページ	ページ
-	96

Interrupt Status Register #0

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x50	IRQ7ST	IRQ6ST	IRQ5ST	IRQ4ST	IRQ3ST	IRQ2ST	IRQ1ST	IRQSTA	0x00

NIRQ1 端子から出力される割り込みが、どの割り込み要因で発生したかを通知します。

Field	Bit	Type	Description	Default
IRQ7ST	7	R	Interrupt Register #7 Status Indicator. Interrupt Register #7 の割り込み要因が発生したことを示します。	0
IRQ6ST	6	R	Interrupt Register #6 Status Indicator. Interrupt Register #6 の割り込み要因が発生したことを示します。	0
IRQ5ST	5	R	Interrupt Register #5 Status Indicator. Interrupt Register #5 の割り込み要因が発生したことを示します。	0
IRQ4ST	4	R	Interrupt Register #4 Status Indicator. Interrupt Register #4 の割り込み要因が発生したことを示します。	0
IRQ3ST	3	R	Interrupt Register #3 Status Indicator. Interrupt Register #3 の割り込み要因が発生したことを示します。	0
IRQ2ST	2	R	Interrupt Register #2 Status Indicator. Interrupt Register #2 の割り込み要因が発生したことを示します。	0
IRQ1ST	1	R	Interrupt Register #1 Status Indicator. Interrupt Register #1 の割り込み要因が発生したことを示します。	0
IRQSTA	0	R	Interrupt Register Status Indicator. Interrupt Register #1~#15 のいずれかの割り込み要因が発生したことを示します。	0

IRQSTA = 1 にて、NIRQ1 の発生が示されます。

IRQ1ST~IRQFST = 1 にて、どの割り込み要因が発生したかが示されます。

Interrupt Register #1~#15 にて、具体的な割り込み要因が示されます。

0x60:0x11 bit3 IRQSTMD の設定の状態によって、IRQSTA, IRQ1ST ~ IRQFST に反映される割り込みステータスの状態が変わります。詳細は IRQSTMD の項を参照してください。

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	97

Interrupt Status Register #1

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x51	IRQFST	IRQEST	IRQDST	IRQCST	IRQBST	IRQAST	IRQ9ST	IRQ8ST	0x00

NIRQ1 端子から出力される割り込みが、どの割り込み要因で発生したかを通知します。

Field	Bit	Туре	Description	Default
IRQFST	7	R	Interrupt Register #15 Status Indicator. Interrupt Register #15 の割り込み要因が発生したことを示します。	0
IRQEST	6	R	Interrupt Register #14 Status Indicator. Interrupt Register #14 の割り込み要因が発生したことを示します。	0
IRQDST	5	R	Interrupt Register #13 Status Indicator. Interrupt Register #13 の割り込み要因が発生したことを示します。	0
IRQCST	4	R	Interrupt Register #12 Status Indicator. Interrupt Register #12 の割り込み要因が発生したことを示します。	0
IRQBST	3	R	Interrupt Register #11 Status Indicator. Interrupt Register #11 の割り込み要因が発生したことを示します。	0
IRQAST	2	R	Interrupt Register #10 Status Indicator. Interrupt Register #10 の割り込み要因が発生したことを示します。	0
IRQ9ST	1	R	Interrupt Register #9 Status Indicator. Interrupt Register #9 の割り込み要因が発生したことを示します。	0
IRQ8ST	0	R	Interrupt Register #8 Status Indicator. Interrupt Register #8 の割り込み要因が発生したことを示します。	0

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	98

Extended Interrupt Status Register #0

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x52	EIRQ7S	EIRQ6S	EIRQ5S	EIRQ4S	EIRQ3S	EIRQ2S	EIRQ1S	EIRQST	0x00

NIRQ2 端子から出力される割り込みが、どの割り込み要因で発生したかを通知します。

Field	Bit	Type	Description	Default
EIRQ7S	7	R	Extended Interrupt Register #7 Status Indicator. Interrupt Register #7 の割り込み要因が発生したことを示します。	0
EIRQ6S	6	R	Extended Interrupt Register #6 Status Indicator. Interrupt Register #6 の割り込み要因が発生したことを示します。	0
EIRQ5S	5	R	Extended Interrupt Register #5 Status Indicator. Interrupt Register #5 の割り込み要因が発生したことを示します。	0
EIRQ4S	4	R	Extended Interrupt Register #4 Status Indicator. Interrupt Register #4 の割り込み要因が発生したことを示します。	0
EIRQ3S	3	R	Extended Interrupt Register #3 Status Indicator. Interrupt Register #3 の割り込み要因が発生したことを示します。	0
EIRQ2S	2	R	Extended Interrupt Register #2 Status Indicator. Interrupt Register #2 の割り込み要因が発生したことを示します。	0
EIRQ1S	1	R	Extended Interrupt Register #1 Status Indicator. Interrupt Register #1 の割り込み要因が発生したことを示します。	0
EIRQST	0	R	Extended Interrupt Register Status Indicator. Interrupt Register #1~#15 のいずれかの割り込み要因が発生したことを示します。	0

EIRQST = 1 にて、NIRQ2 の発生が示されます。

EIRQ1S~EIRQFS=1にて、どの割り込み要因が発生したかが示されます。

Interrupt Register #1~#15 にて、具体的な割り込み要因が示されます。

Interrupt Register #1~#15はNIRQ1と共通です。

0x60:0x11 bit3 IRQSTMD の設定の状態によって、EIRQST, EIRQ1S~EIRQFS に反映される割り込みステータスの状態が変わります。詳細は IRQSTMD の項を参照してください。

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	99

Extended Interrupt Status Register #1

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x53	EIRQFS	EIRQES	EIRQDS	EIRQCS	EIRQBS	EIRQAS	EIRQ9S	EIRQ8S	0x00

NIRQ2 端子から出力される割り込みが、どの割り込み要因で発生したかを通知します。

Field	Bit	Туре	Description	Default
EIRQFS	7	R	Extended Interrupt Register #15 Status Indicator.	0
			Interrupt Register #15 の割り込み要因が発生し	
			たことを示します。	
EIRQES	6	R	Extended Interrupt Register #14 Status Indicator.	0
			Interrupt Register #14 の割り込み要因が発生したことを示します。	
EIRQDS	5	R	Extended Interrupt Register #13 Status Indica-	0
			tor.	
			Interrupt Register #13 の割り込み要因が発生し	
FIRECOS			たことを示します。	
EIRQCS	4	R	Extended Interrupt Register #12 Status Indicator.	0
			Interrupt Register #12 の割り込み要因が発生し	
			たことを示します。	
EIRQBS	3	R	Extended Interrupt Register #11 Status Indica-	0
			tor.	
			Interrupt Register #11 の割り込み要因が発生し	
			たことを示します。	
EIRQAS	2	R	Extended Interrupt Register #10 Status Indicator.	0
			Interrupt Register #10 の割り込み要因が発生し	
			たことを示します。	
EIRQ9S	1	R	Extended Interrupt Register #9 Status Indicator.	0
			Interrupt Register #9 の割り込み要因が発生し	
			たことを示します。	
EIRQ8S	0	R	Extended Interrupt Register #8 Status Indicator.	0
			Interrupt Register #8 の割り込み要因が発生し	
			たことを示します。	

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	100

Interrupt Mask Register #0 Mask

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x58				IRQMS	SA[7:0]				0x00

NIRQ1 の Interrupt Status Register #0 の割り込みをマスクします。

Field	Bit	Туре	Description	Default
IRQMSA [7:0]	7:0	R/W	Interrupt Status Register #0 Mask	0x00
			IRQMSA[0]は 0x60:0x04 bit7 ALLRST	
			および 0x60:0x06 bit0 CFGRST では	
			クリアされません。クリアする時は0を	
			書き込んで下さい。	
			0: Interrupt Status Register #0 の割り込み	
			をマスクします。	
			1: Interrupt Status Register #0 の割り込み	
			を許可します。	

0x60:0x11 bit3 IRQSTMD に1を設定すると、Interrupt Status Register #0 に反映される割り込みステータスは、IRQMSA の設定値を無視するように動作が変わります。詳細は IRQSTMD の項を参照してください。

Interrupt Mask Register #1 Mask

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x59				IRQMS	SB[7:0]				0x00

NIRQ1 の Interrupt Status Register #1 の割り込みをマスクします。

Field	Bit	Туре	Description	Default
IRQMSB	7:0	R/W	Interrupt Status Register #1 Mask	0x00
[7:0]				
			IRQMSB[1]は 0x60:0x04 bit7 ALLRST	
			および 0x60:0x06 bit0 CFGRST では	
			クリアされず、0x6C:0x60 bit0 CECRST で	
			クリアさ れ ます。	
			0: Interrupt Status Register #1 の割り込み	
			をマスクします。	
			1: Interrupt Status Register #1 の割り込み	
			を許可します。	

0x60:0x11 bit3 IRQSTMD に1を設定すると、Interrupt Status Register #1 に反映される割り込みステータスは、IRQMSB の設定値を無視するように動作が変わります。詳細は IRQSTMD の項を参照してください。

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	101

Interrupt Mask Register #0 Mask

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x5A				EIRMS	SA[7:0]				0x00

NIRQ2 の Extended Interrupt Status Register #0 の割り込みをマスクします。

Field	Bit	Туре	Description	Default
EIRMSA [7:0]	7:0	R/W	Extented Interrupt Status Register #0 Mask	0x00
			EIRMSA[0]は 0x60:0x04 bit7 ALLRST	
			および 0x60:0x06 bit0 CFGRST では	
			クリアされません。クリアする時は0を	
			書き込んで下さい。	
			0: Extented Interrupt Status Register #0	
			の割り込みをマスクします。	
			1: Extented Interrupt Status Register #0	
			の割り込みを許可します。	

0x60:0x11 bit3 IRQSTMD に1を設定すると、Extended Interrupt Status Register #0 に反映される 割り込みステータスは、EIRMSA のマスク値を無視するように動作が変わります。詳細は IRQSTMD の 項を参照して下さい。

Interrupt Mask Register #1 Mask

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x5B				EIRMS	SB[7:0]				0x00

NIRQ2 の Extended Interrupt Status Register #1 の割り込みをマスクします。

Field	Bit	Туре	Description	Default
EIRMSB [7:0]	7:0	R/W	Extented Interrupt Status Register #1 Mask	0x00
			EIRMSB[1]は 0x60:0x04 bit7 ALLRST	
			および 0x60:0x06 bit0 CFGRST では	
			クリアされず、0x6C:0x60 bit0 CECRST で	
			クリアされます。	
			0: Extented Interrupt Status Register #1	
			の割り込みをマスクします。	
			1: Extented Interrupt Status Register #1	
			の割り込みを許可します。	

0x60:0x11 bit3 IRQSTMD に1を設定すると、Extended Interrupt Status Register #1 に反映される 割り込みステータスは、EIRMSB のマスク値を無視するように動作が変わります。詳細は IRQSTMD の 項を参照して下さい。

2010-09-10	
制定	改 正

MN864773A						
全ページ	ページ					
-	102					

Interrupt Mask Register

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x60		Reserved							0x00
0x60	0x61				IR1MS	SK[7:0]				0x00
0x60	0x62				IR2MS	SK[7:0]				0x00
0x60	0x63				IR3MS	SK[7:0]				0x00
0x60	0x64				IR4MS	SK[7:0]				0x00
0x60	0x65		IR5MSK[7:0]							0x00
0x60	0x66		IR6MSK[7:0]							0x00
0x60	0x67				IR7MS	SK[7:0]				0x00
0x60	0x68				IR8MS	SK[7:0]				0x00
0x60	0x69		IR9MSK[7:0]						0x00	
0x60	0x6A				IRAMS	SK[7:0]				0x00
0x60	0x6B				IRBMS	SK[7:0]				0x00
0x60	0x6C				IRCMS	SK[7:0]				0x00
0x60	0x6D		IRDMSK[7:0]						0x00	
0x60	0x6E					SK[7:0]				0x00
0x60	0x6F				IRFMS	SK[7:0]				0x00

NIRQ1の割り込み要因をマスクします。

Field	Bit	Type	Description	Default
IR1MSK [7:0]	7:0	R/W	Interrupt Register #1 Mask 0: Interrupt Register #1 の割り込みを マスクします。 1: Interrupt Register #1 の割り込みを	0x00
			許可します。	
IR2MSK [7:0]	7:0	R/W	Interrupt Register #2 Mask 0: Interrupt Register #2 の割り込みを マスクします。 1: Interrupt Register #2 の割り込みを 許可します。	0x00
IR3MSK [7:0]	7:0	R/W	Interrupt Register #3 Mask 0: Interrupt Register #3 の割り込みを マスクします。 1: Interrupt Register #3 の割り込みを 許可します。	0x00
IR4MSK [7:0]	7:0	R/W	Interrupt Register #4 Mask 0: Interrupt Register #4 の割り込みを マスクします。 1: Interrupt Register #4 の割り込みを 許可します。	0x00
IR5MSK [7:0]	7:0	R/W	Interrupt Register #5 Mask 0: Interrupt Register #5 の割り込みを マスクします。 1: Interrupt Register #5 の割り込みを 許可します。	0x00

2010-09-10	
制定	改正

			#u == /1 1 24 ==	MN86	4773A
			製品仕様書	全ページ	ページ
				-	103
IR6MSK [7:0]	7:0	R/W	Interrupt Register #6 Mask 0: Interrupt Register #6 の割り マスクします。 1: Interrupt Register #6 の割り 許可します。		
IR7MSK [7:0]	7:0	R/W	Interrupt Register #7 Mask 0: Interrupt Register #7 の割り マスクします。 1: Interrupt Register #7 の割り 許可します。		
IR8MSK [7:0]	7:0	R/W	Interrupt Register #8 Mask 0: Interrupt Register #8 の割り マスクします。 1: Interrupt Register #8 の割り 許可します。		
IR9MSK [7:0]	7:0	R/W	Interrupt Register #9 Mask IR9MSK は 0x60:0x04 bit7 AL および 0x60:0x06 bit0 CFGRS ではクリアされず、0x6C:0x60 b CECRST でクリアされます。 0: Interrupt Register #9 の割り マスクします。 1: Interrupt Register #9 の割り 許可します。	ST bitO 込みを	
IRAMSK [7:0]	7:0	R/W	Interrupt Register #10 Mask 0: Interrupt Register #10 の割りをマスクします。 1: Interrupt Register #10 の割りを許可します。		
IRBMSK [7:0]	7:0	R/W	Interrupt Register #11 Mask 0: Interrupt Register #11 の割りでは、マスクします。 1: Interrupt Register #11 の割りがある。		
IRCMSK [7:0]	7:0	R/W	Interrupt Register #12 Mask 0: Interrupt Register #12 の割りをマスクします。 1: Interrupt Register #12 の割りを許可します。		
IRDMSK [7:0]	7:0	R/W	Interrupt Register #13 Mask 0: Interrupt Register #13 の割りをマスクします。 1: Interrupt Register #13 の割りを許可します。		
IREMSK [7:0]	7:0	R/W	Interrupt Register #14 Mask 0: Interrupt Register #14 の割り をマスクします。 1: Interrupt Register #14 の割り		
10-09-10					

MN864773A						
全ページ	ページ					
	104					

			を許可します。	
IRFMSK	7:0	R/W	Interrupt Register #15 Mask	0x00
[7:0]			0: Interrupt Register #15 の割り込み	
			をマスクします。	
			1: Interrupt Register #15 の割り込み	
			を許可します.	

2010-09-10 改正

MN864773A					
全ページ	ページ				
-	105				

Extended Interrupt Mask Register

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0x70		Reserved						0x00	
0x60	0x71				EI1MS	SK[7:0]				0x00
0x60	0x72				EI2MS	SK[7:0]				0x00
0x60	0x73				EI3MS	SK[7:0]				0x00
0x60	0x74		EI4MSK[7:0]						0x00	
0x60	0x75		EI5MSK[7:0]						0x00	
0x60	0x76		EI6MSK[7:0]						0x00	
0x60	0x77		EI7MSK[7:0]						0x00	
0x60	0x78		EI8MSK[7:0]						0x00	
0x60	0x79		EI9MSK[7:0]						0x00	
0x60	0x7A				EIAMS	SK[7:0]				0x00
0x60	0x7B				EIBMS	SK[7:0]				0x00
0x60	0x7C		EICMSK[7:0]						0x00	
0x60	0x7D		EIDMSK[7:0]						0x00	
0x60	0x7E		EIEMSK[7:0]							0x00
0x60	0x7F				EIFMS	SK[7:0]				0x00

NIRQ2の割り込み要因をマスクします。

Field	Bit	Type	Description	Default
EI1MSK [7:0]	7:0	R/W	Extended Interrupt Register #1 Mask 0: Extended Interrupt Register #1 の 割り込みをマスクします。 1: Extended Interrupt Register #1 の 割り込みを許可します。	0x00
EI2MSK [7:0]	7:0	R/W	Extended Interrupt Register #2 Mask 0: Extended Interrupt Register #2 の 割り込みをマスクします。 1: Extended Interrupt Register #2 の 割り込みを許可します。	0x00
EI3MSK [7:0]	7:0	R/W	Extended Interrupt Register #3 Mask 0: Extended Interrupt Register #3 の 割り込みをマスクします。 1: Extended Interrupt Register #3 の 割り込みを許可します。	0x00
EI4MSK [7:0]	7:0	R/W	Extended Interrupt Register #4 Mask 0: Extended Interrupt Register #4 の 割り込みをマスクします。 1: Extended Interrupt Register #4 の 割り込みを許可します。	0x00
EI5MSK [7:0]	7:0	R/W	Extended Interrupt Register #5 Mask 0: Extended Interrupt Register #5 の 割り込みをマスクします。 1: Extended Interrupt Register #5 の 割り込みを許可します。	0x00

EI6MSK [7:0] R / W Extended Interrupt Register #6 Mask 0x00 部り込みをマスクします。 1: Extended Interrupt Register #6 の割り込みを許可します。 EI7MSK 7:0 R / W Extended Interrupt Register #7 Mask 0x00 0: Extended Interrupt Register #7 の割り込みをマスクします。 1: Extended Interrupt Register #7 の割り込みをマスクします。 1: Extended Interrupt Register #7 の割り込みを許可します。 EI8MSK 7:0 R / W Extended Interrupt Register #8 Mask 0x00 0: Extended Interrupt Register #8 Mask 0x00	ページ 106
Tool O: Extended Interrupt Register #6 の 割り込みをマスクします。	106
0: Extended Interrupt Register #6 の 割り込みをマスクします。 1: Extended Interrupt Register #6 の 割り込みを許可します。 EI7MSK 7:0 R / W Extended Interrupt Register #7 Mask [7:0] 0: Extended Interrupt Register #7 の 割り込みをマスクします。 1: Extended Interrupt Register #7 の 割り込みを許可します。 EI8MSK 7:0 R / W Extended Interrupt Register #8 Mask [7:0] 0: Extended Interrupt Register #8 Mask 0: Extended Interrupt Register #8 の	
EI7MSK [7:0] R / W Extended Interrupt Register #7 Mask 0x00 0: Extended Interrupt Register #7 の 割り込みをマスクします。 1: Extended Interrupt Register #7 の 割り込みを許可します。 EI8MSK 7:0 R / W Extended Interrupt Register #8 Mask 0x00 0: Extended Interrupt Register #8 の	
EI8MSK 7:0 R / W Extended Interrupt Register #8 Mask 0x00 0: Extended Interrupt Register #8 Ø	
割り込みをマスクします。 1: Extended Interrupt Register #8 の 割り込みを許可します。	
EI9MSK [7:0] R / W Extended Interrupt Register #9 Mask 0x00 EI9MSK は 0x60:0x04 bit7 ALLRST および 0x60:0x06 bit0 CFGRST ではクリアされず、0x6C:0x60 bit0 CECRST でクリアされます。 0: Extended Interrupt Register #9 の割り込みをマスクします。 1: Extended Interrupt Register #9 の割り込みを許可します。	
EIAMSK 7:0 R / W Extended Interrupt Register #10 Mask 0x00 0: Extended Interrupt Register #10 の割り込みをマスクします。 1: Extended Interrupt Register #10 の割り込みを許可します。	
EIBMSK [7:0] R / W Extended Interrupt Register #11 Mask 0x00 0: Extended Interrupt Register #11 の割り込みをマスクします。 1: Extended Interrupt Register #11 の割り込みを許可します。	
EICMSK [7:0] R / W Extended Interrupt Register #12 Mask 0x00 0: Extended Interrupt Register #12 の割り込みをマスクします。 1: Extended Interrupt Register #12 の割り込みを許可します。	
EIDMSK [7:0] R / W Extended Interrupt Register #13 Mask 0x00 0: Extended Interrupt Register #13 の割り込みをマスクします。 1: Extended Interrupt Register #13 の割り込みを許可します。	
EIEMSK 7:0 R / W Extended Interrupt Register #14 Mask 0x00 0: Extended Interrupt Register #14 の割り込みをマスクします。 1: Extended Interrupt Register #14	
010-09-10	

							11117
					MN86	64773A	
			製品仕様書	全ページ		ページ	
					-	107	
			の割り込みを許可します。				
EIFMSK	7:0	R/W	Extended Interrupt Register #15 M	1ask	0x00		

			の割り込みを許可します。	
EIFMSK	7:0	R/W	Extended Interrupt Register #15 Mask	0x00
[7:0]			0: Extended Interrupt Register #15	
			の割り込みをマスクします。	
			1: Extended Interrupt Register #15	
			の割り込みを許可します。	

MN864773A		
全ページ	ページ	
-	108	

4.1.7 TMDS Receiver Configuration Register Set TMDS レシーバー制御レジスタ

TMDS レシーバーの特性を制御するためのレジスタです。 これらのレジスタは通常初期化時にのみ使用され、動作中は使用しません。

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	default
0x60	0x80-BF		通常設定不要							

2010-09-10	
制定	改 正

	MN86	64773A
	全ページ	ページ
ſ	-	109

4.1.8 Clock Frequency Detection Register: クロック周波数検出

Clock Frequency Detection Register #1

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xC0	Reserved		PCLKFQ [2:0]	1	Reserved		TCLKFQ [2:0]	!	

クロック周波数の検知結果を格納します。 (クロック周波数検知パラメータを参照下さい)

Field	Bit	Туре	Description	Default
Reserved	7	R	Reserved	0
PCLKFQ [2:0]	6:4	R	Pixel clock frequency 検知したピクセルクロックの周波数を示します。 000: 未検出 001: PDTTHA で設定される周波数以下 (デフォルト 0 MHz ~ 44 MHz) 010: PDTTHA ~ PDTTHB で設定される周波数 (デフォルト 44 MHz ~ 65.7 MHz) 011: PDTTHB ~ PDTTHC で設定される 周波数 (デフォルト 65.7 MHz ~ 92 MHz) 100: PDTTHC ~ PDTTHD で設定される 周波数 (デフォルト 92 MHz ~ 190 MHz) 101: PDTTHD ~ PDTTHE で設定される 周波数 (デフォルト 190 MHz ~ 350 MHz) 110: PDTTHE で設定される周波数以上 (デフォルト 350 MHz ~)	
			Other: リザーブ	
Reserved	3	R	Reserved	0
TCLKFQ [2:0]	2:0	R	TMDS clock frequency 検知した TMDS クロックの周波数を示します。 000: 未検出 001: FDTTHA で設定される周波数以下 (デフォルト 0 MHz ~ 20 MHz) 010: FDTTHA~FDTTHBで設定される 周波数 (デフォルト 20 MHz ~ 45 MHz) 011: FDTTHB~FDTTHCで設定される 周波数 (デフォルト 45 MHz ~ 85.5 MHz) 100: FDTTHC~FDTTHDで設定される 周波数 (デフォルト 85.5 MHz ~ 123 MHz) 101: FDTTHD~FDTTHEで設定される 周波数 (デフォルト 123 MHz ~ 196 MHz) 110: FDTTHE~FDTTHFで設定される 周波数 (デフォルト 196 MHz ~ 350 MHz) 111: FDTTHFで設定される周波数以上 (デフォルト 350 MHz~)	

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	110

Clock Frequency Detection Register #2

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xC1	PSETEN		PFQSET [2:0]		TSETEN		TFQSET [2:0]		0x00

クロック周波数の検知結果をレジスタ設定値に切り替えます。

Field	Bit	Туре	Description	Default
PSETEN	7	R/W	PFQSET enable 強制的にピクセルクロックの検知結果を設定します。 0: 自動検出(デフォルト) 1: 強制的に PFQSET を設定	0
PFQSET [2:0]	6:4	R/W	Pixel clock frequency set PSETEN = 1 のとき、強制的にピクセルクロック の周波数検知結果を設定します。	000
TSETEN	3	R/W	TFQSET enable 強制的に TMDS クロックの検知結果を設定します。 0: 自動検出(デフォルト) 1: 強制的に TFQSET を設定	0
TFQSET [2:0]	2:0	R/W	TMDS clock frequency set TSETEN = 1 のとき、強制的にTMDS クロックの 周波数検知結果を設定します。	000

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	111

Clock Frequency Detection Register #3

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xC2				Reserved	I			CFDPG	0x00

クロック周波数検知パラメータ設定レジスタのページを設定します。

Field	Bit	Туре	Description	Default
Reserved	7:1	R/W	Reserved	0x00
CFDPG	0	R/W	Clock Frequency Detection Register Page アドレス 0x60:0xC4~0x60:0xEF には、複数のレジスタが割り当てられています。これらのレジスタは、当レジスタの設定にて切替られます。 0: ページ 0(デフォルト) 1: ページ 1	0

2010-09-10	
制定	改 正

MN864773A						
全ページ	ページ					
-	112					

Clock Frequency Detection Parameter Register

各種パラメータを設定します。

0x60:0xC2 bit0 CFDPG の設定により同一アドレスに複数のレジスタが割り当てられています。

CFDPG	Slave Addr	Offset Addr	7	6	5	4	3	2	1	0
0	0x60	0xC4		FDTTH				FCHT	HM[3:0]	
	0x60	0xC5		PDTTH	HM[3:0]			PCHT	HM[3:0]	
	0x60	0xC6	Reserved	!	HFQDTH [2:0]	I	Reserved		LFQDTI [2:0]	Н
	0x60	0xC7				Res	erved			
	0x60	0xC8				MAXT	CC[7:0]			
	0x60	0xC9				MAXT	CC[15:8]			
	0x60	0xCA	Reserved				MAXTC([22:16]			
Ì	0x60	0xCB				Res	erved			
	0x60	0xCC					TH [7:0]			
	0x60	0xCD					TH [15:8]			
	0x60	0xCE				FCHGT	H [23:16	6]		
	0x60	0xCF	Reserved							
	0x60	0xD0				FDTT	HA[7:0]			
	0x60	0xD1	FDTTHA[15:8]							
	0x60	0xD2				FDTTH	A[23:16]			
	0x60	0xD3				Res	erved			
	0x60	0xD4				FDTT	HB[7:0]			
	0x60	0xD5				FDTT	HB[15:8]			
	0x60	0xD6				FDTTH	B[23:16]			
	0x60	0xD7					erved			
	0x60	0xD8				FDTT	HC[7:0]			
	0x60	0xD9					HC[15:8]			
	0x60	0xDA				FDTTH	C[23:16]			
	0x60	0xDB				Res	erved			
	0x60	0xDC				FDTT	HD[7:0]			
	0x60	0xDD				FDTT	HD[15:8]			
	0x60	0xDE					D[23:16]			
	0x60	0xDF					erved			
	0x60	0xE0					HE[7:0]			
	0x60	0xE1					HE[15:8]			
	0x60	0xE2	FDTTHE[23:16]							
	0x60	0xE3					erved			
	0x60	0xE4					HF[7:0]			
	0x60	0xE5					HF[15:8]			
	0x60	0xE6					F[23:16]			
	0x60	0xE7				Res	erved			
2010-09-10										

MN86	MN864773A						
全ページ	ページ						
-	113						

0x60	0xE8	PCHGTH[7:0]
0x60	0xE9	PCHGTH[15:8]
0x60	0xEA	PDTTHA[7:0]
0x60	0xEB	PDTTHA[15:8]
0x60	0xEC	PDTTHB[7:0]
0x60	0xED	PDTTHB[15:8]
0x60	0xEE	PDTTHC[7:0]
0x60	0xEF	PDTTHC[15:8]
0x60	0xF0	PDTTHD[7:0]
0x60	0xF1	PDTTHD[15:8]
0x60	0xF2	PDTTHE[7:0]
0x60	0xF3	PDTTHE[15:8]

CFDPG	Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	
	0x60	0xC4-C7				Res	erved				
	0x60	0xC8		MAXHCC[7:0]							
	0x60	0xC9					CC[15:8]				
	0x60	0xCA-CB					erved				
	0x60	0xCC				TCKTH	IRT[7:0]				
	0x60	0xCD					RT[15:8]				
	0x60	0xCE		Rese	erved			TCKTHF	RT[19:16	i]	
	0x60	0xCF				Res	erved				
	0x60	0xD0				TCKTH	IRB[7:0]				
	0x60	0xD1				TCKTH	RB[15:8]				
	0x60	0xD2	Reserved TCKTHRB[19:						RB[19:16	6]	
	0x60	0xD3							_	_	
	0x60	0xD4				P0TC	C[7:0]				
1	0x60	0xD5				P0TC	C[15:8]				
I	0x60	0xD6		Rese	erved			P0TCC	[19:16]		
	0x60	0xD7				Res	erved				
	0x60	0xD8				P1TC	C[7:0]				
	0x60	0xD9				P1TC	C[15:8]				
	0x60	0xDA		Rese	erved			P1TCC	[19:16]		
	0x60	0xDB-E7				Res	erved				
	0x60	0xE8	8 PCKC[7:0]								
	0x60	0xE9	PCKC[15:8]								
	0x60	0xEA	Reserved PCKC[19:16]								
	0x60	0xEB	Reserved								
	0x60	0XEC					T2[7:0]				
	0x60	0xED				RT1[5:0]		·		RT2[9:8]	
	0x60	0xEE		Rese	erved			T0[1:0]	HPRE	RT1[7:6]	
	0x60	0xEF-F3				Res	erved				

2010-09-10	
制定	改 正

MN864773A						
全ページ	ページ					
-	114					

Clock Frequency Detection Parameter Register (CFDPG=0) #1

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xC4		FDTTHM [3:0]					THM :0]		0x22

TMDS クロック周波数検知時のフィルタの時定数を設定します。

Field	Bit	Type	Description	Default
FDTTHM	7:4	R/W	TMDS Clock Frequency Detect Threshold for	0x2
[3:0]			Median Filter	
			何回連続して同じ値が続くとTMDSクロック周波	
			数を検知するか、を設定します。	
			0000: 1回	
			0001: 2回	
			0010: 4回	
			0011: 8回	
			0100: 12 回	
			0101: 16 回	
			0110: 32回	
			0111: 48 回	
			1000: 64 回	
			1001: 80 回	
			1010: 96回	
			1011: 112 回	
			1100: 128 回	
			1101: 256 回	
			1110: 384 回	
			1111: 511 回	
FCHTHM	3:0	R/W	TMDS Clock Frequency Change Detect	0x2
[3:0]			Threshold for Median Filter	
			何回連続して TMDS クロック周波数が異なると	
			周波数の変化点と見なすか、を設定します。	
			0000: 1回	
			0001: 2回	
			0010: 4回	
			0011: 8回	
			0100: 12回	
			0101: 16 回	
			0110: 32 回	
			0111: 48 回	
			1000: 64 回	
			1001: 80 回	
			1010: 96 回	
			1011: 112 回	
			1100: 128 回	
			1101: 256 回	
			1110: 384 回	
			1111: 511 回	

2010-09-10	
制定	改正

MN864773A						
全ページ	ページ					
-	115					

Clock Frequency Detection Parameter Register (CFDPG=0) #2

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xC5			THM :0]				THM :0]		0x22

ピクセルクロック周波数検知時のフィルタの時定数を設定します。

Field	Bit	Туре	Description	Default
PDTTHM	7:4	R/W	Pixel Clock Frequency Detect Threshold for	0x2
[3:0]			Median Filter	
			何回連続して同じ値が続くとピクセルクロック周	
			波数を検知するか、を設定します。	
			0000: 1回	
			0001: 2回	
			0010: 4回	
			0011: 8回	
			0100: 12 回	
			0101: 16回	
			0110: 32回	
			0111: 48 回	
			1000: 64 回	
			1001: 80 回	
			1010: 96回	
			1011: 112 回	
			1100: 128 回	
			1101: 256 回	
			1110: 384 回	
			1111: 511 回	
PCHTHM	3:0	R/W	Pixel Clock Frequency Change Detect Thresh-	0x2
[3:0]			old for Median Filter	
			何回連続してピクセルクロック周波数が異なると	
			周波数の変化点と見なすか、を設定します。	
			0000: 1回	
			0001: 2回	
			0010: 4回	
			0011: 8回	
			0100: 12 回	
			0101: 16回	
			0110: 32回	
			0111: 48 回	
			1000: 64 回	
			1001: 80 回	
			1010: 96 回	
			1011: 112 回	
			1100: 128 回	
			1101: 256 回	
			1110: 384 回	
			1111: 511 回	

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	116

Clock Frequency Detection Parameter Register (CFDPG=0) #3

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xC6	Reserved		HFQDTH [2:0]	1	Reserved		LFQDTH [2:0]	I	0x51

TMDS クロックの周波数検知時の上限周波数と下限周波数を設定します。

Field	Bit	Туре	Description	Default
Reserved	7	R/W	Reserved	0
HFQDTH [2:0]	6:4	R/W	High Frequency Detect Threshold TMDS クロックが設定した周波数 HFQDTH より大きい場合に割り込み HFQDET を発生させます。 000: 周波数の検出をしない 001: FDTTHA で設定される周波数以上 (デフォルト 20 MHz~) 010: FDTTHB で設定される周波数以上 (デフォルト 45 MHz~) 011: FDTTHC で設定される周波数以上 (デフォルト 85.5 MHz~) 100: FDTTHD で設定される周波数以上 (デフォルト 123 MHz~) 101: FDTTHE で設定される周波数以上 (デフォルト 196 MHz~) 110: FDTTHF で設定される周波数以上 (デフォルト 350 MHz~) 0ther: リザーブ	101
		D ()4(* * *	
Reserved LFQDTH [2:0]	2:0	R/W R/W	Reserved Lower Frequency Detect Threshold TMDS クロックが設定した周波数 LFQDTH より 小さい場合に割り込み LFQDET を発生させます。 000: 周波数の検出をしない 001: FDTTHA で設定される周波数以下 (デフォルト ~ 20 MHz) 010: FDTTHB で設定される周波数以下 (デフォルト ~ 45 MHz) 011: FDTTHC で設定される周波数以下 (デフォルト ~ 85.5 MHz) 100: FDTTHD で設定される周波数以下 (デフォルト ~ 123 MHz) 101: FDTTHE で設定される周波数以下 (デフォルト ~ 196 MHz) 110: FDTTHF で設定される周波数以下 (デフォルト ~ 350 MHz) Other: リザーブ	0 001


MN86	64773A		
全ページ	ページ		
-	117		

Clock Frequency Detection Parameter Register (CFDPG=0) #4

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xC8		MAXTCC[7:0]							
0x60	0xC9		MAXTCC[15:8]							0x00
0x60	0xCA		MAXTCC[22:16]							0x01

TMDS クロック周波数を検知する際の、最小検知単位を設定します。

Field	Bit	Туре	Description	Default
MAXTCC	22:0	R/W	Max TMDS Clock Counter using TMDS Clock	0x010000
[22:0]			TMDS クロックによる TMDS クロック周波数検	
			出用のカウンタの最大値を設定します。	



2010-09-10	
制定	改正

MN86	MN864773A						
全ページ	ページ						
-	118						

Clock Frequency Detection Parameter Register (CFDPG=0) #5

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xCC		FCHGTH [7:0]							
0x60	0xCD		FCHGTH [15:8]							
0x60	0xCE		FCHGTH [23:0]							

TMDS クロック周波数を検知する際の、周波数変化検出のしきい値を設定します。

Field	Bit	Type	Description	Default
FCHGTH	23:0	R/W	TMDS Clock Frequency Change Detect	0x000021
[23:0]			Threshold using Host Clock	
1			ホストクロックによる TMDS クロック周波数の変	
			化検出用のカウンタのしきい値を設定します。	

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	119

Clock Frequency Detection Parameter Register (CFDPG=0) #6

	Officer	10011011	- araino	lei itegi	101	J. C=0)	<i>π</i> U			
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xD0				FDTTI	HA[7:0]				0x9A
0x60	0xD1					A [15:8]				0x59
0x60	0xD2					A [23:8]				0x01
0x60	0xD3				Rese	erved				0x00
0x60	0xD4				FDTTH	HB [7:0]				0x9A
0x60	0xD5				FDTTH	IB[15:8]				0x99
0x60	0xD6				FDTTH	IB[23:8]				0x00
0x60	0xD7				Rese	erved				0x00
0x60	0xD8		FDTTHC[7:0]						0xD8	
0x60	0xD9		FDTTHC [15:8]						0x50	
0x60	0xDA		FDTTHC [23:8]						0x00	
0x60	0xDB		Reserved						0x00	
0x60	0xDC		FDTTHD [7:0]						0x32	
0x60	0xDD		FDTTHD[15:8]						0x38	
0x60	0xDE		FDTTHD[23:8]						0x00	
0x60	0xDF		Reserved						0x00	
0x60	0xE0		FDTTHE [7:0]						0x44	
0x60	0xE1		FDTTHE[15:8]						0x23	
0x60	0xE2		FDTTHE [23:8]						0x00	
0x60	0xE3		Reserved						0x00	
0x60	0xE4		FDTTHF [7:0]						0xC0	
0x60	0xE5		FDTTHF[15:8]						0x13	
0x60	0xE6				FDTTH	F [23:8]				0x00
0x60	0xE7				Rese	erved				0x00

TMDS クロック周波数を検知する際の、周波数検出範囲のしきい値を設定します。

Field	Bit	Туре	Description	Default
FDTTHA [23:0]	23:0	Ř/W	TMDS Clock Frequency Detect Threshold A using Host Clock ホストクロックによる TMDS クロック周波数検出用のカウンタのしきい値を設定します。 このレジスタには 20 MHz 相当のしきい値を設定します。	0x01599A
FDTTHB [23:0]	23:0	R/W	TMDS Clock Frequency Detect Threshold B using Host Clock ホストクロックによる TMDS クロック周波数検出用のカウンタのしきい値を設定します。 このレジスタには 45 MHz 相当のしきい値を設定します。	0x00999A
FDTTHC [23:0]	23:0	R/W	TMDS Clock Frequency Detect Threshold Cusing Host Clock ホストクロックによる TMDS クロック周波数検出用のカウンタのしきい値を設定します。このレジスタには85.5 MHz相当のしきい値を設定します。	0x0050D8

2010-09-10	
制定	改正

MN864773A						
全ページ	ページ					
-	120					

EDTTUD	22.0	D / W/	TMDC Clock Fraguerous Datast Throubald D	000000
FDTTHD [23:0]	23:0	R/W	TMDS Clock Frequency Detect Threshold D using Host Clock	0x003832
			ホストクロックによる TMDS クロック周波数検出	
			用のカウンタのしきい値を設定します。	
			このレジスタには 123 MHz 相当のしきい値を設定	
			します。	
FDTTHE [23:0]	23:0	R/W	TMDS Clock Frequency Detect Threshold E using Host Clock	0x002344
			ホストクロックによる TMDS クロック周波数検出	
			用のカウンタのしきい値を設定します。	
			このレジスタには 196 MHz 相当のしきい値を設定	
			します。	
FDTTHF	23:0	R/W	TMDS Clock Frequency Detect Threshold F	0x0013C0
[23:0]			using Host Clock	
			ホストクロックによる TMDS クロック周波数検出	
			用のカウンタのしきい値を設定します。	
			このレジスタには 350 MHz 相当のしきい値を設定	
			します。	

ホストクロックによる TMDS クロック周波数検出用のカウンタのしきい値を設定します。ホストクロックの周波数を f [Hz]とすると、カウンタの最大値 MAXTCC , レジスタ値 r としきい値周波数 Ftとの間に以下の関係があります。

 $r = (MAXTCC / Ft) \times f$

f = 27 MHz, MAXTCC = 65536 の時

Ft = 20 MHz : FDTTHA = $(65536 \ / \ 20) \times 27 = 88474 = 0x01599A$ Ft = 45 MHz : FDTTHB = $(65536 \ / \ 45) \times 27 = 39322 = 0x00999A$ Ft = 85.5 MHz: FDTTHC = $(65536 \ / \ 85.5) \times 27 = 20696 = 0x0050D8$ Ft = 123 MHz : FDTTHD = $(65536 \ / \ 123) \times 27 = 14386 = 0x003832$ Ft = 196 MHz : FDTTHE = $(65536 \ / \ 196) \times 27 = 9028 = 0x002344$ Ft = 350 MHz : FDTTHF = $(65536 \ / \ 350) \times 27 = 5056 = 0x0013C0$

なお、0 < FDTTHF - FCHGTH < FDTTHF < FDTTHD < FDTTHC < FDTTHB < FDTTHA < FDTTHA + FCHGTH < 25'h1000000 でなければなりません。

2010-09-10	
制定	改 正

MN864773A						
全ページ	ページ					
-	121					


Clock Frequency Detection Parameter Register (CFDPG=0) #7

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xE8		PCHGTH [7:0]							0x80
0x60	0xE9		PCHGTH [15:8]							0x00

ピクセルクロック周波数を検知する際の、周波数変化検出のしきい値を設定します。

Field	Bit	Туре	Description	Default
PCHGTH [15:0]	15:0	R/W	Pixel Clock Frequency Change Detect Threshold using Host Clock ホストクロックによるピクセルクロック周波数の変化点検出用のカウンタのしきい値を設定します。	0x0080

ホストクロックに応じて最適値を設定して下さい(0x60:0xFA=0x01を設定して下さい)。 ホストクロック 12 MHz 以上での推奨値: 0x0080



2010-09-10	
制定	改 正

MN864773A						
全ページ ページ						
-	122					

Clock Frequency Detection Parameter Register (CFDPG=0) #8

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xEA		PDTTHA[7:0]						0x46	
0x60	0xEB				PDTTH	A [15:8]				0x27
0x60	0xEC		PDTTHB[7:0]						0x4E	
0x60	0xED		PDTTHB [15:8]					0x1A		
0x60	0xEE		PDTTHC[7:0]						0xC9	
0x60	0xEF		PDTTHC [15:8]						0x12	
0x60	0xF0		PDTTHD[7:0]						0x19	
0x60	0xF1		PDTTHD[15:8]					0x09		
0x60	0xF2		PDTTHE[7:0]					0xF0		
0x60	0xF3		PDTTHE[15:8]					0x04		

ピクセルクロック周波数を検知する際の、周波数検出範囲のしきい値を設定します。

Field	Bit	Туре	Description	Default
PDTTHA [15:0]	15:0	R/W	Pixel Clock Frequency Detect Threshold A using Host Clock ホストクロックによるピクセルクロック周波数検出用のカウンタのしきい値を設定します。 このレジスタには 44 MHz 相当のしきい値を設定します。	0x2746
PDTTHB [15:0]	15:0	R/W	Pixel Clock Frequency Detect Threshold B using Host Clock ホストクロックによるピクセルクロック周波数検出用のカウンタのしきい値を設定します。 このレジスタには 65.7 MHz 相当のしきい値を設定します。	0x1A4E
PDTTHC [15:0]	15:0	R/W	Pixel Clock Frequency Detect Threshold C using Host Clock ホストクロックによるピクセルクロック周波数検出用のカウンタのしきい値を設定します。 このレジスタには 92 MHz 相当のしきい値を設定します。	0x12C9
PDTTHD [15:0]	15:0	R/W	Pixel Clock Frequency Detect Threshold D using Host Clock ホストクロックによるピクセルクロック周波数検出用のカウンタのしきい値を設定します。 このレジスタには 190 MHz 相当のしきい値を設定します。	0x0919
PDTTHE [15:0]	15:0	R/W	Pixel Clock Frequency Detect Threshold E using Host Clock ホストクロックによるピクセルクロック周波数検出用のカウンタのしきい値を設定します。 このレジスタには 350 MHz 相当のしきい値を設定します。	0x04F0

2010-09-10	
制定	改 正

MN864773A						
全ページ ページ						
-	123					

ホストクロックによるピクセルクロック周波数検出用のカウンタのしきい値を設定します。ホストクロックの周波数をf[Hz]とすると、カウンタの最大値 16384,レジスタ値 r としきい値周波数 Ftとの間に以下の関係があります(0x60:0xFA=0x01 を設定して下さい)。

 $r = (16384 / Ft) \times f$

f = 27 MHz の時

Ft = 44 MHz : PDTTHA = $(16384 / 44) \times 27 = 10054 = 0x2746$ Ft = 65.7 MHz : PDTTHB = $(16384 / 65.7) \times 27 = 6734 = 0x1A4E$ Ft = 92 MHz : PDTTHC = $(16384 / 92) \times 27 = 4809 = 0x12C9$ Ft = 190 MHz : PDTTHD = $(16384 / 190) \times 27 = 2329 = 0x0919$ Ft = 350 MHz : PDTTHE = $(16384 / 350) \times 27 = 1264 = 0x04F0$

なお、0 < PDTTHE - PCHGTH < PDTTHE < PDTTHD < PDTTHC < PDTTHB < PDTTHA < PDTTHA + PCHGTH < 17'h10000 でなければなりません。

2010-09-10	
制定	改 正

MN864773A						
全ページ ページ						
-	124					

Clock Frequency Detection Parameter Register (CFDPG=1) #1

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xC8		MAXHCC[7:0]						0x78	
0x60	0xC9		MAXHCC[15:8]						0x69	

TMDS クロック周波数を検知する際の、最小検知単位を設定します。

Field	Bit	Туре	Description	Default
MAXHCC	15:0	R/W	Max Host Clock Counter using TMDS Clock	0x6978
[15:0]			ホストクロックによる TMDS クロック周波数検出用	
			のカウンタの最大値を設定します。	

TMDS クロック周波数の検知単位を設定します。

ホストクロック:27 MHz の時、検知周期:1 ms にしたい場合は、下記のように設定します。

 (27×10^6) / $(1/1 \times 10^{-3}) = 27000 = 0x6978$

2010-09-10	
制定	改 正

MN864773A						
全ページ	ページ					
-	125					

Clock Frequency Detection Parameter Register (CFDPG=1) #2

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xCC		TCKTHRT[7:0]							0x70
0x60	0xCD		TCKTHRT[15:8]						0x82	
0x60	0xCE	Reserved TCKTHRT				RT[19:16]]	0x03		
0x60	0xCF		Reserved						0x00	
0x60	0xD0				TCKTH	RB [7:0]				0x20
0x60	0xD1		TCKTHRB[15:8]						0x4E	
0x60	0xD2		Rese	erved		-	TCKTHF	RB[19:16]	0x00

TMDS クロック周波数を検知する際の、上限/下限のカウンター値を設定します。

Field	Bit	Туре	Description	Default
TCKTHRT [19:0]	19:0	R/W	Threshold Top Value to detect TMDS Clock TMDS クロック周波数の最大値を設定します。	0x38270
TCKTHRB [19:0]	19:0	R/W	Threshold Bottom Value to detect TMDS Clock TMDS クロック周波数の最小値を設定します。	0x04E20

POTCC の値が TCKTHRT の値を上回った場合、POTCKHFQDET 割込み、P1TCC の値が TCKTHRT の値を上回った場合、P1TCKHFQDET 割込みが発生します。

POTCC の値が TCKTHRT の値を上回るか下回った場合、POTCKDCH 割込み、P1TCC の値が TCKTHRT の値を上回るか下回った場合、P1TCKDCH 割込みが発生します。

2010-09-10	
制定	改正

MN864773A					
全ページ	ページ				
-	126				

Clock Frequency Detection Parameter Register (CFDPG=1) #3

	oquooy Do		oction: arameter register (c. 2. 0=1) #6							
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xD4		P0TCC[7:0]							
0x60	0xD5		P0TCC[15:8]							
0x60	0xD6	Reserved					0x0			
0x60	0xD7		Reserved						0x00	
0x60	0xD8				P1TC	C[7:0]				
0x60	0xD9		P1TCC [15:8]							
0x60	0xDA		Reserved P1TCC [19:16]					0x0		
0x60	0xDB		Reserved					0x00		

TMDS クロック周波数のカウンター値を示します。

Field	Bit	Туре	Description	Default
P0TCC	19:0	R	Port0 TMDS Clock Counter Value	
[19:0]			ポート0の TMDS クロックでカウントした値を	
			示します。	
P1TCC	19:0	R	Port1 TMDS Clock Counter Value	
[19:0]			ポート1の TMDS クロックでカウントした値を	
			示します。	

ホストクロックで MAXHCC までカウントするまでの期間、TMDS クロックでカウントしたカウント値を示します。

下記の図の場合、Nの値がリードできます。

holk counter		1	\times	2	X	3	>	(MA	AXHCC	X	1
P*TCC	$\langle 1 \rangle$	2	3 4	5	\times 6 \times	7 × 8	<u></u>	N-1	N	1	2

2010-09-10	
制定	改 正

MN864773A					
全ページ	ページ				
-	127				

Clock Frequency Detection Parameter Register (CFDPG=1) #4

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xE8		PCKC[7:0]							
0x60	0xE9		PCKC [15:8]							
0x60	0xEA		Reserved				PCKC [19:16]			

ピクセルクロック周波数のカウンター値を示します。

Field	Bit	Туре	Description	Default
PCKC	19:0	R	Pixel Clock Counter Value	
[19:0]			ピクセルクロックでカウントした値を示します。	

ホストクロックで MAXHCC までカウントするまでの期間、ピクセルクロックでカウントしたカウント値を示します。

下記の図の場合、M の値がリードできます。



MN86	MN864773A						
全ページ	ページ						
-	128						


Clock Frequency Detection Parameter Register (CFDPG=1) #5

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xEC		HPRRT2[7:0]						0x8E	
0x60	0xED		HPRRT1[5:0] HPRRT2[9:8]					0x55		
0x60	0xEE	Reserved			HPRR	T0[1:0]	HPRR	T1[7:6]	0x01	

Audio 用 Hybrid PLL のリセットシーケンスの各リセット解除タイミングを設定します。

Field	Bit	Туре	Description	Default
HPRRT2 [9:0]	9:0	R/W	Hybrid PLL Reset Release Timing 2 下の計算式にしたがって値を決定してください。	0x18E
HPRRT1 [7:0]	7:0	R/W	Hybrid PLL Reset Release Timing 1 下の計算式にしたがって値を決定してください。	0x55
HPRRT0 [1:0]	1:0	R/W	Hybrid PLL Reset Release Timing 0 下の計算式にしたがって値を決定してください。	0x0

Hybrid PLL のリセットシーケンスにおいて下図のタイミング制約があります。このタイミング制約に対して、3つのパラメータをホストクロック周波数に応じて決定します。



ホストクロックの周波数をf[Hz]とすると、各パラメータは下記の式で計算できます。

リセット解除タイミング 0 (HPRRT0[1:0])は、 0.5[us] / (16 / f [Hz]) - 1 リセット解除タイミング 1 (HPRRT1[7:0])は、 100[us] / (32 / f [Hz])

リセット解除タイミング 2 (HPRRT2[9:0])は、 80[ms] / (32 / f [Hz] × HPRRT1) / 2

小数点以下は切り上げて下さい。

f = 27 MHz の時の計算例 (レジスタ初期値)

HPRRT0: 0.5[us] / (16 / 27M[Hz]) - 1 = 0 = 0x0HPRRT1: 100[us] / (32 / 27M[Hz]) = 85 = 0x55

HPRRT2: $80[ms] / (32 / 27M[Hz] \times 85) / 2 = 398 = 0x18E$

2010-09-10	
制定	改 正

MN864773A					
全ページ	ページ				
-	129				

4.1.9 Monitor Register Set モニタ用レジスタ

内部ノードをモニタするレジスタです。

Monitor Register #1

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xFC	ASTMON	Rese	erved	AVMMON		MON :0]	DPCMON	LCKMON	

内部ノードをモニタします。

Field	Bit	Type	Description	Default
ASTMON	7	R	Audio Mute Status Monitor Audio Mute Status が変化したときに 1 となります。	
Reserved	6:5	R	Reserved	00
AVMMON	4	R	AVMUTE Moniter Set_AVMUTE 受信時に 1、Clear_AVMUTE 受信時に 0 となります。このビットは AVMRST=1でクリアされます。	
PCKMON [1:0]	3:2	R	Pixel Clock Select Monitor 0x60:0x10 bit3 APCKEN=1 の時、選択されて いるピクセルクロックを示します。 00: TMDS Clock (24 bit Normal) 01: TMDS Clock / 1.25 (30 bit DeepColor) 10: TMDS Clock / 1.5 (36 bit DeepColor) 11: TMDS Clock / 2 (48 bit DeepColor)	
DPCMON	1	R	Deep Color Mode Monitor GCP パケットの CD フィールドが 0 の時、 Deep Colorへ移行し1となります。CDフィールド が4フィールドを越えて=0、もしくは DPMRST=1 の時にクリアされます。	
LCKMON	0	R	LOCKDT Monitor LOCKDT を出力します。	

DVI / HDMI を自動検出した結果は BSTATUS レジスタの HDMI_MODE フィールドに格納されます。 詳細は HDCP 編を参照して下さい。

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	130

Monitor Register #2

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xFD	ACPDETS	GMTDETS	ASPDETS	ACRDETS	Rese	erved	P1V5MN	P0V5MN	

Field	Bit	Туре	Description	Default
ACPDETS	7	R	ACP Packet Detect.	
			ACPパケットを受信しているときに1にセットされま	
			す。	
GMTDETS	6	R	Gamut Metadata Packet Detect.	
			Gamut Metadata パケットを受信しているときに 1	
			にセットされます。	
ASPDETS	5	R	Audio Sample Packet Detect.	
			Audio Sample Packet を受信しているときに 1	
			にセットされます。	
ACRDETS	4	R	ACR Packet Detect.	
			ACR パケットを受信しているときに 1 にセットされ	
			ます。	
Reserved	3:2	R	Reserved	00
P1V5MN	1	R	Port 1 5V Power Monitor	
			ポート1の 5V Power をモニタします。	
P0V5MN	0	R	Port 0 5V Power Monitor	
			ポート0の 5V Power をモニタします。	

2010-09-10	
制定	改 正

MN86	MN864773A					
全ページ	ページ					
-	131					

Monitor Register #3

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x60	0xFE	Rese	erved	HVSDETS	DSDDETS	HBRDETS	Reserved	P1TCKDET	POTCKDET	

Field	Bit	Туре	Description	Default
Reserved	7:6	R	Reserved	00
HVSDETS	5	R	HDMI Vendor Specific InfoFrame Packet Detect. HDMI Vendor Specific InfoFrame パケットを受信しているときに 1 にセットされます。	
DSDDETS	4	R	One Bit Audio Sample Packet Detect. One Bit Audio Sample Packet を受信しているときに 1 にセットされます。	
HBRDETS	3	R	High Bit Rate Audio Stream Packet Detect. HBR Packet を受信しているときに 1 にセットされます。	
Reserved	2	R	Reserved	0
P1TCKDET	1	R	Port1 TMDS Clock Input Detect. ポート1へのクロック入力状態であるときに1にセットされます。	
POTCKDET	0	R	Port0 TMDS Clock Input Detect. ポート0へのクロック入力状態であるときに1にセットされます。	

2010-09-10
制定改

MN864773A					
全ページ	ページ				
-	132				

4.2 Slave Address 0x62: Video/Audio Control Registers ビデオ・オーディオ制御レジスタ

ビデオ信号、オーディオ信号の受信制御を行うためのレジスタ群です。

4.2.1 Video Format Detect and Control: ビデオフォーマット検出・制御

Video Format Register

Tiago i orinat itogisto:										
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x00		DETVFM[7:0]						0x00	

受信した映像信号のビデオフォーマットを検出します。検出はピクセルクロックが再生されている 場合に行われます。

なお、接続開始時等でピクセルクロックが不安定な時、正しく検出できない場合があります。このような場合には、ピクセルクロックが安定化した後に、ソフトリセット 0x60:0x04 bit3 VIFRST=1 もしくは 0x62:0x30 bit2 VFMCLR=1 0として、再度フォーマット検出を実行して下さい。

Field	Bit	Туре	Descrip	tion					Default	
DETVFM [7:0]	7:0	R/W	検出され DETVFM DETVFM たことをえ DETVFM	Detected Video Format. 検出されたビデオフォーマットの値を格納します。 DETVFM は EIA/CEA-861E の VIC6-0 に準じます。 DETVFM=0x00 の場合は、ビデオフォーマットの検出が正常に行われなかったことを示します。 DETVFM とピデオフォーマット(検出条件)の関係は下記の通りです(検出範囲 水平: ±16 ピクセル、垂直: ±2 ライン)。						
			DETVFM	861E Format #	水平×垂直	水平有効 × 垂直有効	PCLKFQ [2:0]	PRGDET		
			0x00	Unknown	-	-	-	-		
			0x01 1		800 × 525	-	-	-		
			0x02	2 or 3	858 × 525	1	001	-		
			0x04 4 1650 x 750 - 011 -							
			0x05 5 2200 x 1125 - 011 -		-					
			0x06	0x06 6 or 7 1716 x 525 - 001 0		0				
			0x08	8 or 9	1716× 262	1	-	1		
			0x0a	10 or 11	3432 × 525	1	-	0		
			0x0c	12 or 13	3432× 262	-	-	1		
			0x0e	14 or 15	1716× 525	-	010	-		
			0x10 16 22		2200 x 1125	-	100	-		
			0x11	17 or 18	864 × 625	-	001	-		
			0x13	19	1980× 750	-	011	-		
			0x14	20	2640 × 1125	-	011	-		
			0x15	21 or 22	1728× 625	-	001	0		

2010-09-10	
制定	改 正

共通仕様 MN864773A 製品仕様書 全ページ ページ 133 0x17 23 or 24 1728 × 312 0x19 25 or 26 3456 × 625 0 0x1b 27 or 28 3456×313 1 0x1d 29 or 30 1728 × 625 _ 100 0x1f 31 2640×1125 0x20 32 2750 × 1125 33 0x21 2640×1125 011 34 0x22 2200 × 1125 011 0x23 35 or 36 3432×525 37 or 38 0x25 3456×625 0x27 39 2304×1250 -40 2640 × 1125 0x28 100 0x29 41 1980 × 750 100 42 or 43 864 × 625 010 0x2A _ 0x2C 44 or 45 1728 × 625 _ 010 _ 0x2E 46 2200 × 1125 _ 100 0x2F 47 1650 × 750 100 0x30 48 or 49 858 × 525 010 -0x32 50 or 51 1716 × 525 010 864 × 625 0x34 52 or 53 100 0x36 54 or 55 1728 × 625 100 0x38 56 or 57 858×525 100 -0x3A58 or 59 1716 × 525 100 60 3300 × 750 010 0x3C _ 0x3D 61 3960 × 750 3300 × 750 0x3E 62 011 861E 水平有効 **PCLKFQ DETVFM** 水平×垂直 **PRGDET** Format # [2:0] ×垂直有効 VGA 0x81 640 × 480 WVGA 0x82 800 × 480 0x83 **SVGA** 800 × 600 WSVGA 0x84 1024 × 600 0x85 XGA 1024×768 **WXGA** 1280 × 768 0x86 0x87 **WSXGA** 1280 x 800 0x88 WXGA+ 1440 × 900 0x89 **QVGA** _ 1280 × 960 --0x8a SXGA 1280 × 1024 0x8b SXGA+ 1400 × 1050 WSXGA+ 0x8c 1680×1050 **UXGA** 1600 × 1200 0x8d 0x8e **WUXGA** 1920 × 1200 QXGA 0x8f 2048×1536 0x90 **QSXGA** 2560×2048 _ _ 0x91 QSXGA+ 2800×2100 0x92 **QUXGA** 3200×2400 0x93 640 × 400

2010-09-10	
制定	改正

_

-

720 × 400

848 × 480

1360 × 768

0x94

0x95

0x96

-

-

MN864773A					
全ページ	ページ				
-	134				

DETVFM	861E Format #	水平×垂直	水平有効 × 垂直有効	PCLKFQ [2:0]	PRGDET	
0xC1	720p 3D/60Hz	1650 × 1500	-	-	-	
0xC2	720p 3D/50Hz	1980 × 1500	-	-	-	
0xC7	1080p 3D/24Hz	2750 × 2250	-	-	-	
Others	Reserved	-	-	-	-	

1) 0x62:0x20~0x27 SPTVFM に値が設定されている時

1 水平周期、1 垂直周期を検出し、その結果よりビデオフォーマットを決定します。1 水平周期、1 垂直周期が同じでピクセルクロック周波数が異なるフォーマットに対しては、0x60:0xC0 PCLKFQ および 0x62:0x08 PRGDET の結果と合わせてフォーマットを決定します。インターレースの場合は 1 フィールドのライン数(1 垂直周期/2)を検出しています。

EIA/CEA-861E フォーマットに対して、水平 \pm 16 ピクセル、垂直 \pm 2 ラインの範囲内ならフォーマットに一致したと判断します。1 水平周期、1 垂直周期の検出感度は、0x62:0x34 HVFNUM、VVFNUM で設定されます。

検出された 1 水平周期、1 垂直周期は, それぞれ 0x62:0x04 ~ 0x07 DETHPE, DETVPE レジスタに 格納されます。

2) 0x62:0x28~0x2F SPTPFM に値が設定されている時

水平有効画素数、垂直有効画素数を検出し、その結果よりDETVFMを決定します。上表に対して、水平 ±16 ピクセル、垂直±2 ラインの範囲内ならフォーマットに一致したと判断します。 水平有効画素数、垂 直有効画素数の検出感度は、0x62:0x34 HVFNUM、VVFNUM で設定されます。

検出された時の 1 水平周期、1 垂直周期は, それぞれ 0x62:0x04 ~ 0x07 DETHPE, DETVPE レジスタに格納されます。

3) 0x62:0x35~0x37 SPTHFM に値が設定されている時

1 水平周期、1 垂直周期を検出し、その結果よりビデオフォーマットを決定します。HDMI Vendor Specific InfoFrame Packet で規定されるフォーマットに対して、水平±16 ピクセル、垂直±2 ラインの範囲内ならフォーマットに一致したと判断します。1 水平周期、1 垂直周期の検出感度は、0x62:0x34 HVFNUM、VVFNUM で設定されます。

検出された 1 水平周期、1 垂直周期は, それぞれ 0x62:0x04~0x07 DETHPE, DETVPE レジスタに 格納されます。

> 1 水平周期、1 垂直周期はブランキングを含みます。 水平有効画素数、垂直有効画素数にはブランキングを含みません。

フォーマットの検知が完了すると、0x60:0x41 VFSUCS 割り込みが発生します。

フォーマット検知開始後 60Vsync 期間検知が完了しなければ、0x60:0x41 VFFAIL 割り込みが発生し DETVFM=0x00(unknown)となります(Vsync を受信していなければ、VFFAIL 割り込みは発生しません)。 このような場合は、0x62:0x08 以降の CRRHPE, CRRVPE 等を用いてソフトウェアでフォーマットを検出して下さい。 SPTVFM、 SPTPFM、 SPTHFM で設定できないフォーマットに関しても同様に、 CRRHPE, CRRVPE 等を用いてソフトウェアでフォーマットを検出して下さい。

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	135

Horizontal / Vertical Period

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x04		DETHPE[7:0]					0x00		
0x62	0x05	F	Reserved			DETHPE[12:8]				0x00
0x62	0x06		DETVPE[7:0]				0x00			
0x62	0x07		Reserved				DETVF	PE[11:8]		0x00

検出された1水平周期、1垂直周期の値を格納します。

Field	Bit	Туре	Description	Default
DETHPE [12:0]	12:0	R/W	Detected Horizontal Period 検出された 1 水平周期の値(ピクセル数)を格納 します。	0x000
DETVPE [11:0]	11:0	R/W	Detected Vertical Period 検出された 1 垂直周期の値(ライン数)を格納し ます。インターレース信号の場合、1 フレームのラ イン数が格納されます。	0x000

DETHPE、DETVPE より DETVFM が決定されます。

2010-09-10		
制定	改 正	

MN864773A				
全ページ	ページ			
-	136			

Current Sync

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x08			Reserved	ł		PRGDET	CRRVPL	CRRHPL	0x00

現在の Hsync、Vsync の極性と、インターレース・プログレッシブの検知結果を格納します。

Field	Bit	Туре	Description	Default
Reserved	7:3	R/W	Reserved	00000
PRGDET	2	R	Progressive Detection インターレース / プログレッシブの検知結果を示 します 0: インターレース 1: プログレッシブ	0
CRRVPL	1	R	Current Active Vsync polarity. 現在の Vsync の極性を示します 0: Low Active 1: High Active	0
CRRHPL	0	R	Current Active Hsync polarity. 現在の Hsync の極性を示します 0: Low Active 1: High Active	0

2010-09-10	
制定	改 正

MN864773A				
全ページ	ページ			
-	137			

Current Horizontal / Vertical Period

Current	i ioi izoiitai /	/ Vertical Feriod								
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x10				CRRH	PE[7:0]				0x00
0x62	0x11		Reserved	ı		CR	RHPE[12	2:8]		0x00
0x62	0x12				CRRV	PE[7:0]				0x00
0x62	0x13		Rese	erved			CRRVF	PE[11:8]		0x00
0x62	0x14				CRRH	SW[7:0]				0x00
0x62	0x15		Reserved Reserved				0x00			
0x62	0x16		CRRVSW[7:0]				0x00			
0x62	0x17		CRRVSW[15:8]				0x00			
0x62	0x18				CRRH	DE[7:0]				0x00
0x62	0x19		Reserved CRRHDE[12:8]				0x00			
0x62	0x1A		CRRVDE[7:0]			0x00				
0x62	0x1B		Reserved CRRVDE[11:8]				0x00			
0x62	0x1C		CRRHSD[7:0]				0x00			
0x62	0x1D		Reserved CRRHSD[10:8]				0x00			
0x62	0x1E		CRRVSD[7:0]				0x00			
0x62	0x1F		Reserved				0x00			


現在の1水平周期、1垂直周期の値を格納します。

Field	Bit	Туре	Description	Default
CRRHPE [12:0]	12:0	R	Current Horizontal Period 現在の1水平周期のピクセル数を格納します。	0x0000
CRRVPE [11:0]	11:0	R	Current Vertical Period 現在の1垂直周期のライン数を格納します。 インターレース信号の場合、現在のフィールドの ライン数が格納されます。	0x000
CRRHSW [8:0]	8:0	R	Current Hsync Width 現在の Hsync の幅(ピクセル数)を格納します。	0x000
CRRVSW [15:0]	15:0	R	Current Vsync Width 現在の Vsync の幅(ピクセル数)を格納します。	0x0000
CRRHDE [12:0]	12:0	R	Current Horizontal Data Enable Period 現在のDEのH方向のピクセル数を格納します。	0x0000
CRRVDE [11:0]	11:0	R	Current Vertical Data Enable Period 現在の DE の V 方向のライン数を格納します。	0x000
CRRHSD [10:0]	10:0	R	Current Hsync -DE Period 現在の Hsync から DE までのピクセル数を格納 します。	0x000
CRRVSD [7:0]	7:0	R	Current Vsync -DE Period 現在の Vsync から DE までのライン数を格納しま す。	0x00

2010-09-10	
制定	改 正

MN864773A				
全ページ	ページ			
-	138			

現在受信している映像信号の水平ピクセル数、垂直ピクセル数等を格納します。 時間方向のフィルタリングは行わずに、計数した値をそのまま格納します。



2010-09-10	
制定	改 正

MN864773A						
全ページ ページ						
-	139					

Supported Video Format

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x20		SPTVFM [7: 0]					0x00		
0x62	0x21		SPTVFM [15: 8]				0x00			
0x62	0x22		SPTVFM [23:16]					0x00		
0x62	0x23		SPTVFM [31:24]						0x00	
0x62	0x24		SPTVFM [39:32]				0x00			
0x62	0x25		SPTVFM [47:40]					0x00		
0x62	0x26		SPTVFM [55:48]						0x00	
0x62	0x27				SPTVFN	<i>l</i> [63:56]				0x00

DETVFM(0x62:0x00)で検出する EIA/CEA-861E のフォーマットを設定します。

Field	Bit	Туре	Description	Default
SPTVFM	63:0	R/W	Supported Video Format at Receiver.	0x0000_0000_0
[63:0]			DETVFM で検出するビデオフォーマットを示しま	000_0000
			す。各フォーマットに割り当てられた値の論理和で	
			表記されます。	

DETVFM で検出するビデオフォーマットは、以下の表のように割り当てられています。 SPTVFM には、サポートする各フォーマットに割り当てられた値の論理和を設定してください。

例) DETVFM でフォーマット#2, 3, 5, 17, 18, 20 を検出する時 SPTVFM = 0x0000_0000_0000_0002 or 0x0000_0000_0000_0008 or

0x0000_0000_0000_0400 or 0x0000_0000_0000_1000

 $= 0x0000_0000_0000_140A$

SPTVFM	EIA/CEA-861E
	Format #
0x0000_0000_0000_0001	1
0x0000_0000_0000_0002	2 or 3
0x0000_0000_0000_0004	4
0x0000_0000_0000	5
0x0000_0000_0000_0010	6 or 7
0x0000_0000_0000_0020	8 or 9
0x0000_0000_0000_0040	10 or 11
0x0000_0000_0000_0080	12 or 13
0x0000_0000_0000_0100	14 or 15
0x0000_0000_0000_0200	16
0x0000_0000_0000_0400	17 or 18
0x0000_0000_0000_0800	19
0x0000_0000_0000_1000	20
0x0000_0000_0000_2000	21 or 22
0x0000_0000_0000_4000	23 or 24
0x0000_0000_0000_8000	25 or 26

MN864773A						
全ページ ページ						
	140					

0x0000_0000_0001_0000	27 or 28
0x0000_0000_0002_0000	29 or 30
0x0000_0000_0004_0000	31
0x0000_0000_0008_0000	32
0x0000_0000_0010_0000	33
0x0000_0000_0020_0000	34
0x0000_0000_0040_0000	35 or 36
0x0000_0000_0080_0000	37 or 38
0x0000_0000_0100_0000	39
0x0000_0000_0200_0000	40
0x0000_0000_0400_0000	41
0x0000_0000_0800_0000	42 or 43
0x0000_0000_1000_0000	44 or 45
0x0000_0000_2000_0000	46
0x0000_0000_4000_0000	47
0x0000_0000_8000_0000	48 or 49
0x0000_0001_0000_0000	50 or 51
0x0000_0002_0000_0000	52 or 53
0x0000_0004_0000_0000	54 or 55
0x0000_0008_0000_0000	56 or 57
0x0000_0010_0000_0000	58 or 59
0x0000_0020_0000_0000	60
0x0000_0040_0000_0000	61
0x0000_0080_0000_0000	62
Other	Reserved

MN864773A						
全ページ ページ						
-	141					

Supported PC Format

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x28		SPTPFM [7: 0]					0x00		
0x62	0x29		SPTPFM [15: 8]				0x00			
0x62	0x2A		SPTPFM [23:16]					0x00		
0x62	0x2B		SPTPFM [31:24]						0x00	
0x62	0x2C		SPTPFM [39:32]					0x00		
0x62	0x2D		SPTPFM [47:40]					0x00		
0x62	0x2E		SPTPFM [55:48]						0x00	
0x62	0x2F				SPTPFN	<i>l</i> [63:56]				0x00

DETVFM(0x62:0x00)で検出する PC フォーマットを設定します。

Field	Bit	Туре	Description	Default
SPTPFM	63:0	R/W	Supported PC Format at Receiver.	0x0000_0000_0
[63:0]			DETVFM で検出する PC フォーマットを示しま	000_0000
			す。各フォーマットに割り当てられた値の論理和で	
			表記されます。	

DETVFM で検出する PC フォーマットは、以下の表のように割り当てられています。 SPTPFM には、サポートする各フォーマットに割り当てられた値の論理和を設定してください。

例) DETVFM = 0x81 と 0x8a を検出する時 SPTPFM = 0x0000_0000_0000_0001 or 0x0000_0000_0200 = 0x0000_0000_0000_0201

SPTPFM	DETVFM	Format
0x0000_0000_0000_0001	0x81	VGA
0x0000_0000_0000_0002	0x82	WVGA
0x0000_0000_0000_0004	0x83	SVGA
0x0000_0000_0000_0008	0x84	WSVGA
0x0000_0000_0000_0010	0x85	XGA
0x0000_0000_0000_0020	0x86	WXGA
0x0000_0000_0000_0040	0x87	WSXGA
0x0000_0000_0000_0080	0x88	WXGA+
0x0000_0000_0000_0100	0x89	QVGA
0x0000_0000_0000_0200	0x8a	SXGA
0x0000_0000_0000_0400	0x8b	SXGA+
0x0000_0000_0000_0800	0x8c	WSXGA+
0x0000_0000_0000_1000	0x8d	UXGA
0x0000_0000_0000_2000	0x8e	WUXGA
0x0000_0000_0000_4000	0x8f	QXGA
0x0000_0000_0000_8000	0x90	QSXGA
0x0000_0000_0001_0000	0x91	QSXGA+
0x0000_0000_0002_0000	0x92	QUXGA
0x0000_0000_0004_0000	0x93	640 × 400
0x0000_0000_0008_0000	0x94	720 × 400
0x0000_0000_0010_0000	0x95	848 × 480

			生山口仏学書		MN86	64773A
			製品仕樣	諅	全ページ	ページ
					-	142
		0x0000 000	0_0020_0000	0x96	1360 × 768	-
		Other		Reserved		
2010-09-10	Ī					
	75 7					
制 定	改 正			110 1 1 2	<u> </u>	

MN86	64773A
全ページ	ページ
-	143

Mode Control

Slave Addr	Offset Addr	7	6	5	4	3	2	1 0	Default
0x62	0x30	AUTADM	AUTVDM	ADMUTE	VDMUTE	AVMCTL	VFMCLR	DVISET [1:0]	0x00

Field	Bit	Type	Description	Default
AUTADM	7	R/W	Auto Audio Mute	0
			FRQCHG 割り込み(0x60:0x41 bit6)発生時	
			(TMDS クロック周波数が変化した時)、オーディオ	
			出力をミュートします。	
			0: 通常動作(デフォルト)	
			1: FRQCHG 割り込み発生時に	
			ADMUTE=1 を設定し、オーディオ出力を	
			ミュートします。ミュート解除は ADMUTE	
			フィールドに 0 を書き込んで下さい。	
AUTVDM	6	R/W	Auto Video Mute	0
			FRQCHG 割り込み(0x60:0x41 bit6)発生時	
			(TMDS クロック周波数が変化した時)、ビデオ出	
			力をミュートします。	
			0: 通常動作(デフォルト)	
			1: FRQCHG 割り込み発生時に	
			VDMUTE=1 を設定し、ビデオ出力を	
			ミュートします。ミュート解除は VDMUTE	
			フィールドに 0 を書き込んで下さい。	
ADMUTE	5	R/W	Audio Mute	0
			オーディオ出力をミュートします。	
			Clear_AVMUTE 時にも有効です。	
			0: 通常出力(デフォルト)	
			1: オーディオミュート	
VDMUTE	4	R/W	Video Mute	0
			ビデオ出力をミュートします。	
			Clear_AVMUTE 時にも有効です。	
			0: 通常出力(デフォルト)	
			1: ビデオミュート	
AVMCTL	3	R/W	AVMUTE Control.	0
			AVMUTE 時の動作を設定します	
			0: 送信側から送られる	
			Set_AVMUTE,	
			Clear_AVMUTE に従って、	
			映像出力、音声出力を停止します。	
			映像出力値はレジスタで設定された	
			値になります。(デフォルト)	
			1: 送信側から送られる	
			Set_AVMUTE,	
			Clear_AVMUTE を無視します。	
010-09-10		_		
制定	改 正			

MN86	64773A
全ページ	ページ
-	144

			Set_AVMUTE 受信時も、映像・音声は	
			LSI より出力されます。	
VFMCLR	2	R/W	Video Format Clear.	0
			自動検出したビデオフォーマットの検出結果を強	
			制的にクリアし、再検出します。	
			0: デフォルト	
			1: ビデオフォーマットを再検出し、	
			結果を DETVFM に格納する。	
DVISET	1:0	R/W	DVI / HDMI Set	00
[1:0]			強制的に DVI モードか HDMI モードに設定しま	
			す。デフォルトは入力ビデオストリームから自動検	
			出したモードになります。なお、自動検出したモード	
			は HDCP の BSTATUS レジスタに格納されます。	
			00: 自動検出(デフォルト)	
			01: 強制的に DVI へ設定	
			10: 強制的に HDMI へ設定	
			11: Reserved	

Mode Control2

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x31				Reserved	i			AUT3DVM	0x00

Field	Bit	Туре	Description	Default
AUT3DVM	0	R/W	Auto 3D Video Mute H3DNDET 割り込み(0x60:0x4e bit5)あるいは H3DDETP 割り込み(0x60:0x4e bit4)発生時、 ビデオ出力をミュートします。 0: 通常動作(デフォルト) 1: H3DNDET 割り込みあるいは H3DDETP 割り込み発生時に VDMUTE=1 を設定し、 ビデオ出力をミュートします。ミュート解除は VDMUTE フィールドに 0 を書き込んで 下さい。	0

MN86	64773A
全ページ	ページ
-	145

Horizontal / Vertical Video Format Detect Number of pixel counter

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x34			NUM :0]				NUM :0]		0x4F

Field	Bit	Туре	Description	Default
VVFNUM	7:4	R/W	Vertical Video Format Detect Number of line	0x4
[3:0]			counter	
			垂直ライン数の自動検出を行うために必要な内	
			部カウンタの検出繰り返し回数を指定します。垂直	
			ライン数が VVFNUM 回連続して同じ値となった時	
			に、これを垂直ライン数として検知します。	
HVFNUM	3:0	R/W	Horizontal Video Format Detect Number of	0xF
[3:0]			pixel counter	
			水平ピクセル数の自動検出を行うために必要な	
			内部カウンタの検出繰り返し回数を指定します。水	
			平ピクセル数が HVFNUM 回連続して同じ値となっ	
			た時に、これを水平ピクセル数として検知します。	

ビデオフォーマット検出の検出感度を設定します。値が大きい程、検出に時間を要します。

0x62:0x20~0x28 SPTVFM、0x62:0x35~0x37 SPTHFM に設定されたフォーマットに対しては、ブランキングを含む垂直周期、水平周期を検出する感度として使用されます。

0x62:0x28~0x2F SPTPFM に設定されたフォーマットに対しては、ブランキングを含まない垂直有効画素数、水平有効画素数を検出する感度として使用されます。

2010-09-10	
制定	改 正

MN864773A								
全ページ ページ								
-	146							

Supported Video Format on HDMI Vendor Specific InfoFrame Packet

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x35		SPTHFM [7: 0]							
0x62	0x36		SPTHFM [15: 8]							0x00
0x62	0x37				SPTHFN	<i>I</i> [23:16]				0x00

DETVFM(0x62:0x00)で検出する、HDMI Vendor Specific InfoFrame Packet で規定されたビデオフォーマットを設定します。

Field	Bit	Туре	Description	Default
SPTHFM [23:0]	23:0	R/W	Supported Video Format at Receiver. DETVFM で検出するビデオフォーマットを示します。各フォーマットに割り当てられた値の論理和で表記されます。	0x00_00_00

DETVFM で検出するビデオフォーマットは、以下の表のように割り当てられています。 SPTHFM には、サポートする各フォーマットに割り当てられた値の論理和を設定してください。

例) DETVFM で 720p 3D / 60Hz と 1080p 3D / 24Hz を検出する時 SPTHFM = 0x00_0001 or 0x00_0040 = 0x00_0041


SPTHFM	
0x00_0001	720p 3D / 60Hz
0x00_0002	720p 3D / 50Hz
0x00_0040	1080p 3D / 24Hz
Other	Reserved

2010-09-10	
制定	改 正


MN864773A						
全ページ	ページ					
-	147					

4.2.2 Video Interface Control Registers: ビデオインターフェース制御レジスタ

LSIより外部へ出力する信号形式を設定します。



デフォルトでは以下のフォーマットで出力されます(ビデオインターフェースへの入力は 16 ビットですが、 出力時に下位 4 ビットがカットされ 12 ビットになります)。



MN86	64773A			
全ページ	ページ			
-	148			

Video Output Control

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x38	Rese	erved	FIELDE	DEPOL	FIXPOL	VSYPOL	HSYPOL	VOUTEN	0x00

端子から出力する Hsync / Vsync / DE の極性を制御します。

Field	Bit	Туре	Description	Default
Reserved	7:6	R/W	Reserved	00
FIELDE	5	R/W	Field ID output enable. DE ピンから Field ID を出力します。 0: DE ピンより DE を出力(デフォルト) 1: DE ピンより Field ID を出力 第 1 フィールド(even)で 0、 第 2 フィールド(odd)で 1 となります。 DEPOL で極性を反転できます。	0
DEPOL	4	R/W	DE Polarity Control. DE ピンから出力される DE(Data Enable)の 極性を制御します。 0: ビデオデータ時に 1、ブランキングで 0 1: ビデオデータ時に 0、ブランキングで 1 FIELDE=1 の時は、Field ID の極性を制御します。 0: 第1フィールド(even)で 0、第2フィールド(odd)で 1 1: 第1フィールド(even)で 1、第2フィールド(odd)で 0	0
FIXPOL	3	R/W	Fixed Hsync / Vsync Polarity HSYNC / VSYNC ピンから出力される HSYNC / VSYNC の極性を制御します。 0: HSYPOL, VSYPOL の設定に応じて、 受信した Hsync、Vsync そのまま、 または反転(デフォルト) 1: HSYPOL, VSYPOL の設定に応じて、 極性を固定	0
VSYPOL	2	R/W	VSYNC Polarity Control. VSYNC ピンから出力される VSYNC の極性を制御します。FIXPOL によって動作が異なります。 FIXPOL=0 の時 0: 受信した Vsync のまま(デフォルト) 1: 受信した Vsync を反転出力 FIXPOL=1 の時 0: Low Active 固定 1: High Active 固定	0
2010-09-10				
制定	改 正			

MN86	64773A
全ページ	ページ
_	149

	1	_	,	
HSYPOL	1	R/W	HSYNC Polarity Control.	0
			HSYNC ピンから出力される HSYNC の極性を制	
			御します。FIXPOL によって動作が異なります。	
			FIXPOL=0 の時	
			0: 受信した Hsync のまま(デフォルト)	
			1:受信した Hsync を反転出力	
			FIXPOL=1 の時	
			0: Low Active 固定	
			1: High Active 固定	
VOUTEN	0	R/W	Video Output Enable	0
			ビデオ出力を制御します。ビデオ信号を出力する	
			には、1 をセットする必要があります。	
			また、出力データディセーブル設定時は、OUTM レ	
			ジスタにて、HI-Z または、L ドライブ状態を選択可	
			能です。	
			以下のビデオ系出力端子が対象となります。	
			Q35 ~ 0,	
			DE,HSYNC,VSYNC,RCLK	
			0: 出力データディセーブル(デフォルト)	
			1: 通常出力	

MN86	64773A
全ページ	ページ
_	150

Video Output Mode

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x39	DTR. [1:		BITS [1:0		CHRPLC		CHALGN [2:0]	I	0x00

出力するビデオデータのビットアサイン、チャンネルアサイン等を設定します。

Field	Bit	Туре	Description	Default
DTRATE	7:6	R/W	Output Data Rate	00
[1:0]			データを 1/2、1/4 に間引いて出力します。	
			00: 間引きを行わない(デフォルト)	
			01: 1/2 に間引きます。	
			出力クロック RCLK はピクセルクロック	
			PCLK の 2 分周となります。	
			10: 1/4 に間引きます。	
			出力クロック RCLK はピクセルクロック	
			PCLKの4分周となります。	
			11: format の値に応じて間引きを切り替えます	
			format は下記のようにモードによって参照	
			する値が異なります。	
			通常時 : DETVFMを参照	
			3D モード時 : AVI InfoFrame の VIC	
			(0x68:0x28)を参照	
			format= 6,(7): 1/2 間引き	
			(480i, repetition 2)	
			format=10,(11): 1/4 間引き	
			(480i, repetition 4)	
			format=14,(15): 1/2 間引き	
			(480p, repetition 2)	
			format= 21,(22): 1/2 間引き	
			(576i, repetition 2)	
			format=25,(26): 1/4 間引き	
			(576i, repetition 4)	
			format=29,(30): 1/2 間引き	
			(576p, repetition 2)	
			format=35,(36): 1/4 間引き	
			(480p, repetition 4)	
			format=37,(38): 1/4 間引き	
			(576p, repetition 4)	
			その他のフォーマット: 間引きなし	
			format の"()"の値は 3D モード時のみ検出可能	

MN86	64773A
全ページ	ページ
-	151

BITSHF [1:0]	5:4	R/W	00: ビッ 01: LSB 10: LSB	B 側へシフトし トシフトしない(・側へ 4 ビット ・側へ 6 ビット ・側へ 8 ビット	デフォルト) シフト シフト		00
CHRPLC	3	R/W	0: 受信し 1: ビット	D上位/下位 bit Jたデータのま 順を上位/下位	の入れ替えを行 ま出力(デフォ) 逆順で出力 : LSB を MSB	レト)	0
CHALGN [2:0]	2:0	R/W		· ダ出力チャンネ Q35-0 に出力	ネルを入れ替え されるチャンネ		000
			CHALGN	Q35-Q24	Q23-Q12	Q11-Q0	
			000	CH2	CH1	CH0	
			001	CH1 CH0	CH2 CH2	CH0 CH1	
			010	CH2	CH0	CH1	
			100	CH1	CH0	CH2	
			101	CH0	CH1	CH2	
			Other	Reserved			

MN86	64773A
全ページ	ページ
-	152

CHRPLC と BITSHF の組み合わせで、出力が以下のように変化します。 内部では各チャンネル 16 ビットで処理されていますが、出力されるのは上位 12 ビットのみです。 0x62:0x73 bit1-0 BITWIDTH で 8 bit/10 bit 出力を選択すると、下位ビットには 0 が出力されます。

	CHRPLC = 0 BITSHF = 00	0 01	0 10	0 11	CHRPLC = 1 BITSHF = 00	1 01	1 10	1 11	
15 14 13 12 11 10 C 9 H 8	15 14 13 12 11 10 9 8	0 15 14 13 12	0 15 14	0	0 1 2 3 4 5 6 7	4 5 6 7 8 9	6 7 8 9 10 11 12	8 9 10 11 12 13 14	Q35 O Q34 U T Q32 Q31 U T Q29 Q28 D
2 7 6 5 4 3 2 1	7 6 5 4 3 2 1 1	11 10 9 8 7 6 5	13 12 11 10 9 8 7	15 14 13 12 11 10 9	8 9 10 11 12 13 14 15	12 13 14 15	14 15 0	0	 Q27 Q26 Q25 Q25 Q24 A
O 15 14 13 12 G 11 10 N C 9 N H 7	15 14 13 12 11 10 9	0 15 14 13 12	0 15 14	0	10 1 2 3 4 5 6	4 5 6 7 8 9 10	6 7 8 9 10 11 12 13	8 9 10 11 12 13 14 15	 Q23 O Q22 U T Q20 P Q19 U Q18 T Q16 P
L 1 7 6 5 4 3 T A 1 0	7 6 5 4 3 2 1	11 10 9 8 7 6 5	13 12 11 10 9 8 7	15 14 13 12 11 10 9	8 9 10 11 12 13 14 15	12 13 14 15	14 15 0	0	 Q15 Q14 Q13 Q12 A
15 14 13 12 11 10 0 8 H 7 6	15 14 13 12 11 10 9 8 7 6	0 15 14 13 12 11 10	0 15 14 13 12	0	0 1 2 3 4 5 6 7	4 5 6 7 8 9 10 11 12 13	6 7 8 9 10 11 12 13 14 15	8 9 10 11 12 13 14 15	 Q11 O Q10 U Q9 T Q8 P Q7 U Q6 T Q5 Q4 D Q2 A
5 4 3 2 1	5 4 3 2 1 0	9 8 7 6 5 4	11 10 9 8 7 6	13 12 11 10 9 8	10 11 12 13 14 15	14 15 0	0	0	 Q1 T Q0 A


2010-09-10	
制定	改 正

MN864773A							
全ページ ページ							
-	153						

Repetition 2 / Repetition 4 の時、DTRATE を設定することで、データのレートと出力クロック RCLK のレートを一致させることができます。

Repetition 2 の時






2010-09-10	
制定	改 正

MN864773A						
全ページ ページ						
-	154					

Repetition 4 の時



MN864773A						
全ページ ページ						
- 155						


Hsync / Vsync Delay

	vsync Delay	<u> </u>								
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x3A				HDEL	4Y[7:0]				0x00
0x62	0x3B	Reserved HDELAY [12:8]			Reserved HDELAY [12:8]					0x00
0x62	0x3C				VDEL/	4Y[7:0]				0x00
0x62	0x3D				VDELA	Y [15:8]				0x00
0x62	0x3E		VDELAY [23:16]						0x00	
0x62	0x3F	F	Reserved		VDELAY [24]		Reserved	i	SYDLON	0x00

本 LSI より出力する Hsync, Vsync の遅延値を設定します。

Field	Bit	Туре	Description	Default
HDELAY	12:0	R/W	Hsync Delay	0x0000
[12:0]			本 LSI より出力する Hsync の遅延値を設定します。	
			設定可能な最小値は 0、最大値は 0x1FFE です。	
VDELAY	24:0	R/W	Vsync Delay	0x000_0000
[24:0]			本 LSI より出力する Vsync の遅延値を設定します。	
			設定可能な最小値は 0、最大値は 0x1FF_FFFE で	
			क ्	
SYDLON	0	R/W	Sync Delay On	0
			本 LSI より出力する Hsync / Vsync を遅延させま	
			す。	
			0: 遅延させずにそのまま出力します(デフォルト)。	
			1: HDELAY, VDELAY で設定したクロック数だけ	
			Hsync / Vsync を遅延します。	

0x62:0x3F の SYDLON フィールド=1 の時、本 LSI より出力する Hsync, Vsync に遅延を付加します。



2010-09-10

改正

MN864773A							
全ページ ページ							
- 156							

Video data test using pseudo-random number sequence

Video da	video data test using pseudo-random number sequence									
Slave Addr	Offset Addr	7	6	5 4		3	2	1	0	Default
0x62	0x40			VD	TIVL[7	ː0]				0x00
0x62	0x41			VD ⁻	ΓIVL[15	5:8]				0x00
0x62	0x42	VDTIVE		VDTIVL[22:16]						0x00
0x62	0x43	VDTNGL	VDTVLG	VDTBIT[1:0	l :	VDTCLR	VI	OTENA[2	:0]	0x00
0x62	0x44		VDTVCT[7:0]						0x00	
0x62	0x45			VDT	NGC[7	7:0]				0x00

送信側より擬似乱数列を送信し、内部生成した擬似乱数列と比較することで、ビデオデータのテストを行います。比較は DE=1 の期間で行います。

本レジスタはテスト時にのみ使用します。通常時はデフォルト値で使用して下さい。

Field	Bit	Type	Description	Default
VDTIVL [22:0]	22:0	R/W	Initial Value when Video Data Test 擬似乱数列の初期値を設定します。 使用する場合は VDTIVL=0 以外を設定して 下さい。	0x00_0000
VDTIVE	7	R/W	Initial Value Enable when Video Data Test 0: ハードリセット後、内部の初期値を使用し 擬似乱数列を生成します。 1: Vsync 毎に擬似乱数列を VDTIVL で 初期化します。	0
VDTNGL	7	R/W	NG Counter Log Format when Video Data Test VDTNGC レジスタの出力フォーマットを指定します。	0
VDTVLG	6	R/W	V Counter Log Format when Video Data Test VDTVCT レジスタの出力フォーマットを指定します。 0: (入力された Vsync の数) / 128 を 出力します。 1: (入力された Vsync の数)を対数変換(底 2) して出力します。	0

2010-09-10	
制 定	改 正

MN864773A							
全ページ ページ							
- 157							

VDTBIT [1:0]	5:4	R/W	Bit Mask when Video Data Test テストするデータのビット数を設定します。 00: 8bit 比較(下位 8bit マスク) 01: 10bit 比較(下位 6bit マスク) 10: 12bit 比較(下位 4bit マスク) 11: リザーブ	00
VDTCLR	3	R/W	Clear Counter when Video Data Test 0: 通常動作(デフォルト) 1: 内部カウンタをクリアします。 エラー出力は 0、VDTVCT、VDTNGC も 0 にクリアされます。	0
VDTENA [2:0]	2:0	R/W	Video Data Test Enable ビデオデータのテストを行います。 000: 通常動作(デフォルト) 001: DE 端子よりビットエラーを出力します。 検知すると 1 を保持します。 010: DE 端子より CH0 のビットエラーを出力します。ビットエラーを出力します。ビットエラーを出力します。ビットエラーを出力します。ビットエラーを出力します。ビットエラーを出力します。ビットエラーを出力します。ビットエラーを出力します。 110: DE 端子より CH2 のビットエラー、VSYNC 端子より CH0 のビットエラー、VSYNC 端子より CH1 のビットエラー、DE 端子より CH2 のビットエラーを出力します。ビットエラー発生時にのみ1 が出力されます。	000
VDTVCT [7:0]	7:0	R/W	V Counter Log when Video Data Test Vsync のカウンタです。VDTENA =000 もしくは VDTCLR=1 でクリアされます。 VDTVLG の設定で、出力フォーマットを 指定します。	0x00
VDTNGC [7:0]	7:0	R/W	NG Counter Log when Video Data Test 検知されたエラー数のカウンタです。 VDTENA =000 もしくは VDTCLR=1 で クリアされます。 VDTNGL の設定で、出力フォーマットを 指定します。	0x00

2010-09-10	
制定	改 正

MN864773A						
全ページ	ページ					
-	158					

VDTVCT

内蔵された Vsync のカウンタ値 (20 bit)を出力します。20 bit を越えるとカウント値は 0 に戻ります。 VDTVLG = 1'b0 の時

Vsync のカウンタ値の 1/128 が出力されます。255 を越えると 0 に戻ります。 VDTVLG = 1'b1 の時

Vsync のカウンタ値が対数(底2)変換され、その値が出力されます。

(出力例) Vsync のカウンタ値 2^{19} かつ Vsync のカウンタ値 $< 2^{20}$ の時 19 Vsync のカウンタ値 2^{10} かつ Vsync のカウンタ値 $< 2^{11}$ の時 10 Vsync のカウンタ値 $< 2^{2}$ の時 1

VDTNGC

内蔵されたエラーのカウンタ値 (10 bit)を出力します。 10 bit を越えると内蔵されたカウント値は 1023 に固定されます。

VDTNGL = 1'b0 の時

エラーのカウンタ値の下位 8 bit が出力されます。255 を越えると VDTNGC=255 となります。 VDTNGL = 1'b1 の時

エラーのカウンタ値が対数(底2)変換され、その値が出力されます。

(出力例) エラーのカウンタ値 = $2^{(10-1)}$ = 1023 の時 10 エラーのカウンタ値 2^9 かつ エラーのカウンタ値 < $2^{(10-1)}$ の時 9 エラーのカウンタ値 2^5 かつ エラーのカウンタ値 < 2^6 の時 5

エラーのカウンタ値 2^1 かつ エラーのカウンタ値 $< 2^2$ の時 1

使用例

- ·VDTIVL に 0 以外の任意の値を設定します(送信側にも同じ値を設定します)。
- ·VDTIVE=1、VDTENA=001 とします。
- ·VDTCLR=1 0とし、計測を開始します。
- ・DE 端子出力 = 1 であれば、エラーが発生しています。エラーの数は VDTNGC で確認できます。
- ·使用フォーマットが 480p の時

VDTVCT=23 でVDTNGC=0であれば

480p の 1 フレームあたりの有効画素数 = 720 × 480 = 345600 VDTVCT = 23 では有効画素の総数 = 345600 × 128 × 23 = 1.02×10^9 1.02×10^9 画素の間、誤りが0 なので、誤り率は 10^{-9} 以下となります。

・使用フォーマットが 1080p の時

VDTVCT=4 で VDTNGC=0であれば

1080p の 1 フレームあたりの有効画素数 = 1920 x 1080 = 2073600 VDTVCT = 4 では有効画素の総数 = 2073600 x 128 x 4 = 1.06×10^9 1.06 x 10^9 画素の間、誤りが 0 なので、誤り率は 10^{-9} 以下となります。

2010-09-10	
制定	改 正

MN864773A						
全ページ ページ						
-	159					


Video Blank Data

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x48		CHABLK[7:0]						0x80	
0x62	0x49	CHBBLK[7:0]					0x10			
0x62	0x4A		CHCBLK[7:0]						0x80	

ブランキング期間中のビデオデータを設定します。

Field	Bit	Туре	Description	Default
CHABLK	7:0	R/W	Channel 0 video data output value during video	0x80
[7:0]			blanking period.	
			ビデオブランキング期間中のチャネル 0 信号の	
			値を設定します。	
CHBBLK	7:0	R/W	Channel 1 video data output value during video	0x10
[7:0]			blanking period.	
			ビデオブランキング期間中のチャネル 1 信号の	
			値を設定します。	
CHCBLK	7:0	R/W	Channel 2 video data output value during video	0x80
[7:0]			blanking period.	
			ビデオブランキング期間中のチャネル 2 信号の	
			値を設定します。	

DE=0 となる期間(ブランキング期間)中に出力するビデオデータの値を設定します。 DE=1 の期間には、受信したビデオデータが出力されます。ビデオミュート時は、DE=1 の期間にも このレジスタで設定したビデオデータが出力されます。



2010-09-10	
	
制定改	~ ı⊢

MN864773A					
全ページ ページ					
-	160				

Video Format for Video Interface

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x4C	VFMTEN				VIFFMT [6:0]				0x00

Embedded Sync を挿入する際の引数となるビデオフォーマットを設定します。

Field	Bit	Туре	Description	Default
VFMTEN	7	R/W	Video Format Enable VIFFMT の設定を有効にします。 0: ビデオフォーマットとして DETVFM を使用します。 1: ビデオフォーマットとして VIFFMT を使用します。	0
VIFFMT [6:0]	6:0	R/W	Video Format for Video I/F ビデオ I/F で使用されるビデオフォーマットを 設定します。VFMTEN=1 の時に有効です。	0x00

Embedded Sync を挿入する時、挿入ラインはビデオフォーマットに応じて決定されます。 VFMTEN = 0 の時、ビデオフォーマットに 0x62:0x00 DETVFM を使用します。 VFMTEN = 1 の時、ビデオフォーマットに VIFFMT を使用します。

これらのレジスタは 0x62:0x50 REC656 フィールド=1 の時にも有効です。

2010-09-10	
制 定	改 正

MN864773A						
全ページ ページ						
-	161					

Channel Mutiplex

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x4D		CHMULT[7:0]							0x00

複数チャンネルを多重して出力します。

Field	Bit	Туре	Description	Default
CHMULT [7:0]	7:0	R/W	Channel Mutiplex 複数チャンネルを多重出力します。	0x00
			CHMULT[7] 0: 通常出力(デフォルト) 1: YCbCr422 12 bit データを 8 bit × 3 チャンネルで出力します。Y と CbCr の下位 4 ビットが CH0 へ出力されます。CHMULT[4:0]=0、かつ 0x62:0x50 REC656=0 で使用して下さい。	
			CHMULT[6] 0: 通常出力(デフォルト) 1: LSB / MSB をビット逆順で出力します。 CHMULT[4:0]と合わせて設定します。	
			CHMULT[5] 0: 通常出力(デフォルト) 1: LSB 詰めで出力します。 CHMULT[4:0]と合わせて設定します。	
			CHMULT[4:0] 01_001 ~ 01_110: 8 bit × 3 チャンネルのデータを 12 bit × 1 チャンネルに多重し出力します。 CHMULT[2:0]で多重する順番を 設定します。 00_111 / 01_111 / 10_111 / 11_111: YCbCr422を1チャンネルに多重して 出力します。 00_000: 通常出力(デフォルト) その他: 設定禁止	

2010-09-10	
制定	改 正

MN864773A								
全ページ	ページ							
-	162							

CHMULT[7]

YCbCr422 の時、Y の上位 8 bit を CH1 へ、CbCr の上位 8 bit を CH2 へ、Y の下位 4 bit、CbCr の下位 4 bit を CH0 へ出力します(HDMI 規格の YCbCr422 伝送フォーマットと同一のフォーマットです)。

			CHMULT[7]	= 0		1			
	C H 2	15 14 13 12 11 10 9 8 7 6 5		15 14 13 12 11 10 9 8 7 6 5	CH2[15:0] (Cb[15:0], Cr[15:0])	15 14 13 12 11 10 9 8	CH2[15:8] (Cb[11:4], Cr[11:4])		Q35 O Q34 U Q33 T Q32 P Q31 U Q30 T Q29 Q28 Q27 A Q26 A Q25 T Q24 A
O R I G		3 2 1 0 15 14 13 12		3 2 1 0 15 14 13 12	CH1[15:0] (Y[15:0])	0 15 14 13 12 11	CH1[15:8] (Y[11:4])		Q23 O Q22 U Q21 T Q20 P Q19 U
I N A L D A	C H 1	10 9 8 7 6 5 4		10 9 8 7 6 5 4		10 9 8		<u></u>	Q18 U Q17 T Q16 D Q15 A Q14 A Q13 T Q12 A
T A		2 1 0		2 1 0		0			
	C H 0	15 14 13 12 11 10 9 8 7 6 5		0		7 6 5 4 7 6 5 4	CH2[7:4] (Cb[3:0], Cr[3:0]) CH1[7:4] (Y[3:0])		Q11 O U Q9 T Q8 P Q7 U T Q6 T Q4 Q3 A Q2 T Q1 A
		3 2 1 0		0		0			


2010-09-10	
制定	改 正

MN864773A								
全ページ	ページ							
-	163							

CHMULT[4:0] = 01_001 ~ 01_110

8 bit x 3 チャンネルのデータを 12 bit x 1 チャンネルで出力します。

Video I/F Input



MN864773A									
全ページ	ページ								
-	164								

CHMULT[2:0]で、多重する順序を選択できます。

	CHMULT[4:0] = 01_	001		01_	010		01_	011		01_	100		01_	101		01_	_110	
15 14 13 12 11 10 C Q 9 H 7 2 6 5 4 3 2 2		0	0		0	0		0	0		0	0		0	0		0	0	
O R 15 14 13 12 12 11 10 N C 9 8 A H 7 L 1 6 5 4 4 3 T A 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		0	0		0	0		0	0		0	0		0	0		0	0	
0 15 14 13 12 11 10 0 6 5 4 3 2 1 1 0	C H O	12	11 10 9 8 15 14 13 12 11 10 9 8	C H O C H C 2	12 11 10 9 8 15 14	11 10 9 8 15 14 13 12 11 10 9 8	C H 1 C H 0	11 10 9 8 15 14	11 10 9 8 15 14 13 12 11 10 9 8	C H 1 C H 2 C H 2	12 11 10 9 8 15 14	11 10 9 8 15 14 13 12 11 10 9 8	C H 2 C H 2 C H 0 C H 0	15 14 13 12 11 10 9 8 15 14 13 12	11 10 9 8 15 14 13 12 11 10 9 8	C H 2 C H 1 C H 1	11 10 9 8 15	11 10 9 8 15 14 13 12 11 10 9 8	C Q11 H Q10 Q9 1 Q8 Q7 Q6 Q5 Q4 Q3 0 Q2 Q1 Q0

2010-09-10	
制定	改 正

MN864773A								
全ページ	ページ							
-	165							

CHMULT[6:5]で、LSB 詰め / MSB 詰め / ビット順を選択できます。 CHMULT[4:0] = 01_001 の場合を示しますが、他の場合も同様です。

> $CHMULT[4:0] = 01_001$ CHMULT[6:5] = 0010

			OI IIVI	יןיםע	ວ:ວ] = ເ	,,			l.	U			
	C H 2	15 14 13 12 11 10 9 8 7 6 5			0	0			0	0		5	Q35 O Q34 U Q33 T Q32 P Q31 U Q30 T Q29 T Q28 Q27 D Q26 Q25 A
		3 2 1 0			0	0			0	0			
ORIGINAL DA	C H 1	15 14 13 12 11 10 9 8 7 6 5			0	0			0	0			Q23 O U T Q20 P Q19 Q18 Q17 Q16 Q15 Q14 Q13 A
A T A		3 2 1 0			0	0			0	0			
	C H 0	15 14 13 12 11 10 9 8 7 6 5 4		C H 0 C H 1	15 14 13 12 11 10 9 8 15 14 13	11 10 9 8 15 14 13 12 11 10 9 8	C H 1 C H 2	CHO CH1	8 9 10 11 12 13 14 15 8 9 10	12 13 14 15 8 9 10 11 12 13 14	C H 1 C H 2		Q11 O U T Q9 T Q6 Q5 Q4 Q3 A Q2 Q1 A
		2 1 0			0	0			0	0			

2010-09-10	
制定	改正


MN864773A								
全ページ ページ								
-	166							

CHMULT[4:0] = 00_111 / 01_111 / 10_111 / 11_111

(Q[11:0])

YCbCr422 のデータを 1 チャンネルに多重して出力します。 CHMULT[4:3]で、YCbCr を多重する順序が選択できます。

Video I/F Input



MN86	64773A
全ページ	ページ
-	167

REC656 Control

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x50		ODE :0]	Rese	erved	RE	ECMOD[2	2:0]	REC656	0x00

YCbCr422 の時、Yと CbCr の多重出力を行います。


Field	Bit	Type	Description	Default
VFMODE	7:6	R/W	Video Format Mode	00
[1:0]			フォーマット#8, 9, 12, 13, 23, 24, 27, 28 の	
			ライン数を設定します。	
			フォーマット#8, 9, 12, 13 の時	
			VFMODE[1:0]	
			00: 262 ライン	
			01: 263 ライン	
			フォーマット#23, 24, 27, 28 の時	
			VFMODE[1:0]	
			00: 312 ライン	
			01: 313 ライン	
			10: 314 ライン	
Reserved	5:4	R/W	Reserved	00
RECMOD	3:1	R/W	REC656 Mode	000
[2:0]			SAV / EAV の挿入ラインを制御します。	
			000: CCIR-R656 / BTA T-1004 準拠	
			その他: 以下の説明を参照して下さい。	
REC656	0	R/W	REC656 On	0
			CCIR-R656 / BTA T-1004 準拠(REC656	
			フォーマット) で出力します。	
			0: 通常出力(デフォルト)	
			1: REC656 フォーマットで出力	

2010-09-10	
制定	改 正

MN864773A								
全ページ ページ								
-	168							

REC656

480i / 480p / 576i / 576p の信号に対して、Y / CbCr / Hsync / Vsync を多重し、CH0 より出力します。ピクセルクロック PCLK の 2 倍のレートで出力します。ビデオデータの前後 4 クロックに SAV (Start of Active Video)と EAV (End of Active Video)が付加されます。



2010-09-10	
制定	改 正

MN864773A								
全ページ ページ								
-	169							

RECMOD

SAV / EAV の挿入ラインを切り替えます。
0x62:0x51 ESYMOD[4:3] = 00 の時、下表に基づき SAV / EAV が挿入されます。
下表と異なるラインへ SAV / EAV を挿入する場合は、ESYMOD[4:3] = 01 / 10 / 11 として、
挿入ラインをレジスタ設定して下さい。


HDMI Video Format	3D struc ture	REC MOD	CEA861E Format No.	For mat	Start Line No.	Total Line No.	Start of Field 1	Start of Video 1	Start of Blank 1	Start of Field 2	Start of Video 2	Start of Blank 2
			6, 7, 10, 11	480i	4	525	4	20	264	266	283	1
		000	2, 3, 14, 15, 35, 36	480p	7	525(1050)	7	39	2(527)	6(531)	40(565)	1
		000	21, 22, 25, 26	576i	1	625	1	23	311	313	336	624
			17, 18, 29, 30, 37, 38	576p	1	625(1250)	1	45	621	625	46(671)	622(1247)
000	XXXX	001	6, 7, 10, 11	480i	5	525	4	20	264	266	283	1
		001	2, 3, 14, 15, 35, 36	480p	9	525(1050)	7	39	2(527)	6(531)	40(565)	1
		010	2, 3, 14, 15, 35, 36	480p	8	525(1050)	1	43	1(526)	1(526)	43(568)	1
			17, 18, 29, 30, 37, 38	576p	6	625(1250)	1	50	1(626)	1(626)	50(675)	1
		1xx	17, 18, 29, 30, 37, 38	576p	1	625(1250)	1	45	621	625	45(670)	621(1246)
			6, 7, 10, 11	480i	4	1050(2100)	4	20	1(1051)	4(1054)	20(1070)	1
		000	2, 3, 14, 15, 35, 36	480p	7	1050(2100)	7	39	1(1051)	7(1057)	39(1089)	1
		000	21, 22, 25, 26	576i	1	1250(2500)	1	23	1249	1(1251)	23(1273)	1249(2499)
			17, 18, 29, 30, 37, 38	576p	1	1250(2500)	1	45	1247	1(1251)	45(1295)	1247(2497)
	0000	001	6, 7, 10, 11	480i	5	1050(2100)	4	20	1(1051)	4(1054)	20(1070)	1
			2, 3, 14, 15, 35, 36	480p	9	1050(2100)	7	39	1(1051)	7(1057)	39(1089)	1
		010	2, 3, 14, 15, 35, 36	480p	8	1050(2100)	1	43	1(1051)	1(1051)	43(1093)	1
			17, 18, 29, 30, 37, 38	576p	6	1250(2500)	1	50	1(1251)	1(1251)	50(1300)	1
		1xx	17, 18, 29, 30, 37, 38	576p	1	1250(2500)	1	45	1246	1(1251)	45(1295)	1246(2496)
	0001	000	6, 7, 10, 11	480i	4	1050	4	20	526	529	545	1
			21, 22, 25, 26	576i	1	1250	1	23	624	626	648	1249
		001	6, 7, 10, 11	480i	5	1050	4	20	526	529	545	1
	0010	000	2, 3, 14, 15, 35, 36	480p	7	1050(2100)	7	77	1(1051)	7(1057)	77(1127)	1
			17, 18, 29, 30, 37, 38	576p	1	1250(2500)	1	95	1247	1(1251)	95(1345)	1247(2497)
		001	2, 3, 14, 15, 35, 36	480p	9	1050(2100)	7	77	1(1051)	7(1057)	77(1127)	1
		010	2, 3, 14, 15, 35, 36	480p	8	1050(2100)	1	85	1(1051)	1(1051)	85(1135)	1
010		010	17, 18, 29, 30, 37, 38	576p	6	1250(2500)	1	99	1(1251)	1(1251)	99(1349)	1
		1xx	17, 18, 29, 30, 37, 38	576p	1	1250(2500)	1	94	1246	1(1251)		1246(2496)
		000	6, 7, 10, 11	480i	4	525	4	20	264	266	283	1
			2, 3, 14, 15, 35, 36	480p	7	525(1050)	7	39	2(527)	6(531)	40(565)	1
		000	21, 22, 25, 26	576i	1	625	1	23	311	313	336	624
	0011		17, 18, 29, 30, 37, 38	576p	1	625(1250)	1	45	621	625	46(671)	622(1247)
	or	001	6, 7, 10, 11	480i	5	525	4	20	264	266	283	1
	1000	001	2, 3, 14, 15, 35, 36	480p	9	525(1050)	7	39	2(527)	6(531)	40(565)	1
		010	2, 3, 14, 15, 35, 36	480p	8	525(1050)	1	43	1(526)	1(526)	43(568)	1
			17, 18, 29, 30, 37, 38	576p	6	625(1250)	1	50	1(626)	1(626)	50(675)	1
l l		1xx	17, 18, 29, 30, 37, 38	576p	1	625(1250)	1	45	621	625	45(670)	621(1246)
		000	2, 3, 14, 15, 35, 36	480p	7	1050(2100)	7	39	1(1051)	7(1057)	39(1089)	1
			17, 18, 29, 30, 37, 38	576p	1	1250(2500)	1	45	1247	1(1251)	45(1295)	1247(2497)
	0100	001	2, 3, 14, 15, 35, 36	480p	9	1050(2100)	7	39	1(1051)	7(1057)	39(1089)	1
	0100	010	2, 3, 14, 15, 35, 36	480p	8	1050(2100)	1	43	1(1051)	1(1051)	43(1093)	1
			17, 18, 29, 30, 37, 38	576p	6	1250(2500)	1	50	1(1251)	1(1251)	50(1300)	1
		1xx	17, 18, 29, 30, 37, 38	576p	1	1250(2500)	1	45	1246	1(1251)		1246(2496)

カッコ内は内部ラインカウンタの値、 x は don't care


2010-09-10	
制定	改 正

MN864773A	
全ページ	ページ
-	170

・インターレース時のラインナンバーと内部ラインカウンタ、SAV / EAV の挿入ライン




・プログレッシブ時のラインナンバーと内部ラインカウンタ、SAV / EAV の挿入ライン




MN864773A	
全ページ	ページ
-	171

·RECMOD = 000、 480i の時(3D モード設定無)




·RECMOD = 000、 480p の時(3D モード設定無)




2010-09-10	
制定	改正

MN864773A	
全ページ	ページ
-	172

·RECMOD = 000、 576i の時(3D モード設定無)



·RECMOD = 000、 576p の時(3D モード設定無)




2010-09-10	
制定	


改正

MN864773A	
全ページ	ページ
-	173

·RECMOD = 001、 480i の時(3D モード設定無)




·RECMOD = 001、 480p の時(3D モード設定無)




MN864773A	
全ページ	ページ
-	174

·RECMOD = 010、 480p の時(3D モード設定無)




·RECMOD = 010、 576p の時(3D モード設定無)



2010-09-10	
制 定	改 正

MN864773A	
全ページ	ページ
-	175

·RECMOD = 1xx、 576p の時(3D モード設定無)



MN86	64773A
全ページ	ページ
-	176

Embedded Sync Mode

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x51	Rese	erved			ESYMO	OD[5:0]			0x00

ビデオデータの前後に、3 クロックのプリアンブル(FF 00 00)で始まる 4 クロックの SAV と EAV (Embedded Sync)を付加することで、ビデオデータに Hsync / Vsync を多重して出力します。

Field	Bit	Type	ことで、ヒテオテータに Hsync / Vsync を多重して出 Description	Default
Reserved	7:6	R/W	Reserved	00
ESYMOD [5:0]	5:0	R/W	Embedded Sync Mode ビデオデータに Hsync / Vsync を多重して 出力します。	0x00
			ESYMOD[5] 0: Embedded Sync 付加時に Hsync / Vsync / DE の出力を停止します。 1: Embedded Sync 付加時に Hsync / Vsync / DE を出力します。	
			ESYMOD[4] 0: ビデオフォーマットより Embedded Sync の 挿入ラインを決定します。 1: レジスタ設定により Embedded Sync の 挿入ラインを決定します。	
			ESYMOD[3] 0: ビデオフォーマットよりラインカウンタの 開始・終了ラインを決定します。 1: レジスタ設定によりラインカウンタの 開始・終了ラインを決定します。	
			ESYMOD[2] 0: Field ID を挿入します。 1: Field ID を 0 に固定します。 (この時 SAV/EAV は Field1 の値のみ出力され ます)	
			ESYMOD[1:0] 00: Embedded Sync を挿入しません(デフォルト) 01: CH0 に Embedded Sync を挿入します。 10: CH1 に Embedded Sync を挿入します。 11: CH2 に Embedded Sync を挿入します。	

ESYMOD[4:3] = 00 の時、SAV / EAV の挿入ラインはビデオフォーマットと 0x62:0x50 RECMOD フィールドより自動的に設定されます(0x62:0x5C ~ 0x6B のレジスタ設定参照)。

ESYMOD[4:3] = 01 / 10 / 11 の時、SAV / EAV は 0x62:0x5C ~ 0x6B のレジスタ設定で設定されるラインへ挿入されます。

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	177

EAV / SAV Code Lower 8 bit for Embedded Sync

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x52				ESYPI	RA[7:0]				0xFF
0x62	0x53				ESYPI	RB[7:0]				0x00
0x62	0x54				SAVBI	KA[7:0]				0x00
0x62	0x55				SAVVI	DA[7:0]				0x00
0x62	0x56				SAVBI	KB[7:0]				0x00
0x62	0x57				SAVVI	DB[7:0]				0x00
0x62	0x58				EAVBI	KA[7:0]				0x00
0x62	0x59				EAVVI	DA[7:0]				0x00
0x62	0x5A				EAVBI	KB[7:0]				0x00
0x62	0x5B				EAVVI	DB[7:0]				0x00

SAV / EAV の下位 8 bit を設定します。

Field	Bit	Туре	Description	Default
ESYPRA	7:0	R/W	Embedded Sync Preamble Word (FF)	0xFF
[7:0]			EAV / SAV の先頭1ワードの下位 8 bit を	
			設定します。 上位 8 bit は 0xFF 固定です。	
ESYPRB	7:0	R/W	Embedded Sync Preamble Word (00)	0x00
[7:0]			EAV / SAV の 2 , 3 ワード目の下位 8 bit を	
			設定します。 上位 8 bit は 0x00 固定です。	
SAVBKA	7:0	R/W	SAV Blank 1 Word	0x00
[7:0]			SAV の 4 ワード目の下位 8 bit を	
			設定します。 上位 8 bit は 0xAB 固定です。	
SAVVDA	7:0	R/W	SAV Video 1 Word	0x00
[7:0]			SAV の 4 ワード目の下位 8 bit を	
			設定します。 上位 8 bit は 0x80 固定です。	
SAVBKB	7:0	R/W	SAV Blank 2 Word	0x00
[7:0]			SAV の 4 ワード目の下位 8 bit を	
			設定します。 上位 8 bit は 0xEC 固定です。	
SAVVDB	7:0	R/W	SAV Video 2 Word	0x00
[7:0]			SAV の 4 ワード目の下位 8 bit を	
			設定します。 上位 8 bit は 0xC7 固定です。	
EAVBKA	7:0	R/W	EAV Blank 1 Word	0x00
[7:0]			EAV の 4 ワード目の下位 8 bit を	
			設定します。 上位 8 bit は 0xB6 固定です。	
EAVVDA	7:0	R/W	EAV Video 1 Word	0x00
[7:0]			EAV の 4 ワード目の下位 8 bit を	
			設定します。 上位 8 bit は 0x9D 固定です。	
EAVBKB	7:0	R/W	EAV Blank 2 Word	0x00
[7:0]			EAV の 4 ワード目の下位 8 bit を	
			設定します。 上位 8 bit は 0xF1 固定です。	
EAVVDB	7:0	R/W	EAV Video 2 Word	0x00
[7:0]			EAV の 4 ワード目の下位 8 bit を	
			設定します。 上位 8 bit は 0xDA 固定です。	

CCIR R656 規格では、8 bit の SAV / EAV が規定されています。

上位 8 bit は CCIR R656 と同一ですが、下位 8 bit はこのレジスタで設定します。

これらのレジスタは 0x62:0x50 REC656 フィールド=1 の時にも有効です。

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	178

Start / End Line for Embedded Sync

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x5C				ESYST	A[7: 0]				0x00
0x62	0x5D	F	Reserved			ES'	YSTA[12	: 8]		0x00
0x62	0x5E				ESYEN	D [7: 0]				0x00
0x62	0x5F	F	Reserved			ES'	YEND[12	: 8]		0x00

内部ラインカウンタを任意の値に設定します。


Field	Bit	Туре	Description	Default
ESYSTA	12:0	R/W	Start Line for Embedded Sync	0x0000
[12:0]			Embedded Sync を挿入する際に使用する	
			パラメータです。	
			Vsync 入力時の内部ラインカウンタの値を	
			設定します。	
			ESYMOD[3]=1 の時に有効です。	
ESYEND	12:0	R/W	End Line for Embedded Sync	0x0000
[12:0]			Embedded Sync を挿入する際に使用する	
			パラメータです。	
			1フレームあたりのライン数を設定します。	
			ESYMOD[3]=1 の時に有効です。	

内部ラインカウンタには、Vsync の有効エッジで ESYSTA がロードされ、1H 毎に 1 ずつインクリメントされます。内部ラインカウンタの値が ESYEND と一致すると、1 から再度カウントを開始します。 インターレース時、ESYEND には1フレームのライン数を設定します。

プログレッシブ時、ESYEND には1フレームのライン数の2倍を設定します。

CCIR R656 準拠で 480i の場合、ESYSTA = 4、ESYEND = 525 です。

BTA T-1004 準拠で 480p の場合、ESYSTA = 7、ESYEND = 1050 です。



2010-09-10	
制定	改正

MN86	64773A
全ページ	ページ
-	179

Start Line for Embedded Sync

Clavra	Offeet									
Slave	Offset	7	6	5	4	3	2	1	0	Default
Addr	Addr	•		,	7	,				Derault
0x62	0x60				ESSF	DA [7:0]				0x00
0x62	0x61		Reserved			ES:	SFDA [12	2:8]		0x00
0x62	0x62	ESSVDA[7:0]					0x00			
0x62	0x63		Reserved			ES:	SVDA [12	2:8]		0x00
0x62	0x64				ESSBI	KA[7:0]				0x00
0x62	0x65		Reserved			ES	SBKA [12	2:8]		0x00
0x62	0x66				ESSF	DB [7:0]				0x00
0x62	0x67		Reserved			ES	SFDB [12	2:8]		0x00
0x62	0x68				ESSVI	DB[7:0]				0x00
0x62	0x69		Reserved			ES	SVDB [12	2:8]		0x00
0x62	0x6A				ESSBI	KB[7:0]				0x00
0x62	0x6B		Reserved			ES	SBKB [12	2:8]		0x00

SAV / EAV の挿入ラインを設定します。


Field	Bit	Type	Description	Default
ESSFDA	12:0	R/W	Embedded Sync Field 1 Start	0x0000
[12:0]			Field 1 のスタートライン。	
			ESYMOD[4]=1 の時に有効です。	
ESSVDA	12:0	R/W	Embedded Sync Video 1 Start	0x0000
[12:0]			Video 1 のスタートライン。	
			ESYMOD[4]=1 の時に有効です。	
ESSBKA	12:0	R/W	Embedded Sync Blank 1 Start	0x0000
[12:0]			Blank 1 のスタートライン。	
			ESYMOD[4]=1 の時に有効です。	
ESSFDB	12:0	R/W	Embedded Sync Field 2 Start	0x0000
[12:0]			Field 2 のスタートライン。	
			ESYMOD[4]=1 の時に有効です。	
ESSVDB	12:0	R/W	Embedded Sync Video 2 Start	0x0000
[12:0]			Video 2 のスタートライン。	
			ESYMOD[4]=1 の時に有効です。	
ESSBKB	12:0	R/W	Embedded Sync Blank 2 Start	0x0000
[12:0]			Blank 2 のスタートライン。	
			ESYMOD[4]=1 の時に有効です。	

0x62:0x5C ~ 0x5F ESYSTA、ESYEND の設定と合わせると、任意のラインに SAV / EAV を挿入できます。


2010-09-10	
制定	改 正

MN864773A 全ページ ページ 180

インターレース時



プログレッシブ時



制定 改正

MN864773A					
全ページ	ページ				
-	181				

ESYMOD[4:3] = 00 の時、SAV / EAV の挿入ラインはビデオフォーマットと 0x62:0x50 RECMOD フィールドより自動的に内部で設定されます(下表)。 ただし、これらの値は 0x62:0x5C ~ 0x6B のレジスタより読み出すことはできません。

ESYMOD[4:3] = 01 / 10 / 11 の時、SAV / EAV は $0x62:0x5C \sim 0x6B$ のレジスタ設定で設定されるラインへ挿入されます。下表以外のフォーマットに対して SAV / EAV を挿入する、あるいは下表とは異なるラインへ SAV / EAV を挿入する場合は、ESYMOD[4:3] = 01 / 10 / 11 として挿入ラインを設定して下さい。

2010-09-10	
制定	改 正

MN864773A				
全ページ	ページ			
	182			

HDMI Video	3D struc	REC	CEA861E	For	Start Line No.	Total Line No.	Start of Field 1	Start of Video 1	Start of Blank 1	Start of Field 2	Start of Video 2	Start of Blank
Format	ture	MOD	Format No.	mat	(evscsn)	(evscen)	(stlfda)	(stlvda)	(stlbka)	(stlfdb)	(stlvdb)	(stlbkb
			6, 7, 10, 11	480i	4	525	4	20	264	266	283	1
		000	2, 3, 14, 15, 35, 36	480p	7	1050	7	39	527	531	565	1
		000	21, 22, 25, 26	576i	1	625	1	23	311	313	336	624
			17, 18, 29, 30, 37, 38	576p	1	1250	1	45	621	625	671	1247
		001	6, 7, 10, 11	480i	5	525	4	20	264	266	283	1
000			2, 3, 14, 15, 35, 36	480p	9	1050	7	39	527	531	565	1
000	XXXX	010	2, 3, 14, 15, 35, 36	480p	8	1050	1	43	526	526	568	1
		1xx	17, 18, 29, 30, 37, 38 17, 18, 29, 30, 37, 38	576p 576p	6	1250 1250	1	50 45	626 621	626 625	675 670	1246
		133	5, 20, 40, 46	1080i	1	1125	1	21	561	563	584	11240
			4, 19, 41, 47	720p	1	1500	1	26	746	751	776	1496
		XXX	16, 31, 32, 33, 34	1080p	1	2250	1	42	1122	1126	1167	2247
			1	VGA	1	1050	1	36	516	526	561	1041
			6, 7, 10, 11	480i	4	2100	4	20	1051	1054	1070	1
		000	2, 3, 14, 15, 35, 36	480p	7	2100	7	39	1051	1057	1089	1
		000	21, 22, 25, 26	576i	1	2500	1	23	1249	1251	1273	2499
			17, 18, 29, 30, 37, 38	576p	1	2500	1	45	1247	1251	1295	2497
		001	6, 7, 10, 11	480i	5	2100	4	20	1051	1054	1070	1
	0000		2, 3, 14, 15, 35, 36	480p	9	2100	7	39	1051	1057	1089	1
	0000	010	2, 3, 14, 15, 35, 36	480p	8	2100	1	43	1051	1051	1093	1
		4	17, 18, 29, 30, 37, 38	576p	6	2500	1	50	1251	1251	1300	1
		1xx	17, 18, 29, 30, 37, 38	576p	1	2500	1	45	1246 2249	1251	1295	2496 4499
			5, 20, 40, 46 4, 19, 41, 47	1080i 720p	1	4500 3000	1	21 26	1496	2251 1501	2271 1526	2996
		XXX	16, 31, 32, 33, 34	1080p	1	4500	1	42	2247	2251	2292	4497
			10, 31, 32, 33, 34	VGA	1	2100	1	36	1041	1051	1086	2091
			6. 7. 10. 11	480i	4	1050	4	20	526	529	545	1
		000	21, 22, 25, 26	576i	1	1250	1	23	624	626	648	1249
	0001	001	6, 7, 10, 11	480i	5	1050	4	20	526	529	545	1
		XXX	5, 20, 40, 46	1080i	1	2250	1	21	1124	1126	1146	2249
		000	2, 3, 14, 15, 35, 36	480p	7	2100	7	77	1051	1057	1127	1
		000	17, 18, 29, 30, 37, 38	576p	1	2500	1	95	1247	1251	1345	2497
		001	2, 3, 14, 15, 35, 36	480p	9	2100	7	77	1051	1057	1127	1
		010	2, 3, 14, 15, 35, 36	480p	8	2100	1	85	1051	1051	1135	1
	0010		17, 18, 29, 30, 37, 38	576p	6	2500	1	99	1251	1251	1349	1
		1xx	17, 18, 29, 30, 37, 38	576p	1	2500	1	94	1246	1251	1344	2496
010		1004	4, 19, 41, 47	720p	1	3000	1	56	1496	1501	1556	2996
		XXX	16, 31, 32, 33, 34	1080p	1	4500	1	87	2247	2251	2337	4497
			1	VGA	1	2100	1	81	1041	1051	1131	2091
			6, 7, 10, 11 2, 3, 14, 15, 35, 36	480i 480p	4	525 1050	4	20 39	264 527	266 531	283 565	1
		000	2, 3, 14, 15, 35, 36 21, 22, 25, 26	576i	1	625	1	23	311	313	336	624
			17, 18, 29, 30, 37, 38	576p	1	1250	1	45	621	625	671	1247
		0.5.	6, 7, 10, 11	480i	5	525	4	20	264	266	283	1247
	0011	001	2, 3, 14, 15, 35, 36	480p	9	1050	7	39	527	531	565	1
	or	040	2, 3, 14, 15, 35, 36	480p	8	1050	1	43	526	526	568	1
	1000	010	17, 18, 29, 30, 37, 38	576p	6	1250	1	50	626	626	675	1
		1xx	17, 18, 29, 30, 37, 38	576p	1	1250	1	45	621	625	670	1246
			5, 20, 40, 46	1080i	1	1125	1	21	561	563	584	1124
		xxx	4, 19, 41, 47	720p	1	1500	1	26	746	751	776	1496
		^^^	16, 31, 32, 33, 34	1080p	1	2250	1	42	1122	1126	1167	2247
			1	VGA	11	1050	1	36	516	526	561	1041
		000	2, 3, 14, 15, 35, 36	480p	7	2100	7	39	1051	1057	1089	1
			17, 18, 29, 30, 37, 38	576p	1	2500	1	45	1247	1251	1295	2497
		001	2, 3, 14, 15, 35, 36	480p	9	2100	7	39	1051	1057	1089	1
	0400	010	2, 3, 14, 15, 35, 36	480p	8	2100	1	43	1051	1051	1093	1
	0100		17, 18, 29, 30, 37, 38	576p	6	2500	1	50	1251	1251	1300	2406
		1xx	17, 18, 29, 30, 37, 38	576p	1	2500	1	45	1246	1251	1295	2496
		XXX	4, 19, 41, 47 16, 31, 32, 33, 34	720p 1080p	1	3000 4500	1	26 42	1496 2247	1501 2251	1526 2292	2996 4497
				THAIR		4:000		. 4/	4441	//31	//9/	449/

x は don't care

2010-09-10	
制定	改 正

MN864773A					
全ページ ページ					
-	183				

3D Format Control:

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	de- fault
0x62	0x6C		STC1 [3:0			ŀ	HVFORM [2:0]	1	MODETD	0x00

Field	Bit	Туре	Description	Default
STCTTD	7:4	R/W	3D structure	0x0
[3:0]			3D format の出力フレームを選択します。	
			0000: Frame packing	
			0001: Field alternative	
			0010: Line alternative	
			0011: Side-by-Side(Full)	
			0100: L+depth	
			1000: Side-by-Side(Half)	
			その他: Reserved	
HVFORM	3:1	R/W	HDMI_Video Format	0x0
[2:0]			ビデオフォーマットが通常format/3D formatかを選択します	
			000:通常format(デフォルト)	
			010:3D format	
			その他:Reserved	
MODETD	0	R/W	3D auto/manual control	0
			3D モードの自動/手動選択します。	
			0: 自動設定(デフォルト)	
			1: 手動設定	

MODETD=1'b1 を設定した時には、0x62:0x6C の bit3-1 のレジスタ設定により 3D format か否かを設定し、bit7-4 のレジスタ設定により 3D structure の設定ができます。


自動検出を行う際は MODETD=1'b0 に設定します。その場合 3D format であるか否かは HVS パケットの値(0x68:0xA8 bit7-5)が参照され、3D structure は HVS パケットの値(0x68:0xA9 bit7-4)が参照されます。

20	010-09-10	
	制定	改 正

MN864773A				
全ページ	ページ			
-	184			

4.2.3 Color Space Converter: カラースペースコンバータ

YCbCr444/422 と RGB との相互変換を行います。 パラメータの自動設定機能を備え、入力カラーフォーマットと出力カラーフォーマット (0x62:0x72 ICFMT/OCFMT)を指定すれば、各種パラメータが自動的に設定されます。



2010-09-10	
制定	改正

MN864773A					
全ページ ページ					
-	185				

Color Space Converter Mode Setting #1

Slave	Offset	7		, E	4	2	2	1	0	Default
Addr	Addr	/	6	3	4	3	2	'	U	Delauit
0x62	0x70	ASET	MSEL	SNY	CNS	YRND	CRND	ASMOD	CSCOFF	0x80

カラースペースコンバータを設定します。

Field	Bit	Type	Description	Default
ASET	7	R/W	Color Space Converter Auto Setting カラースペースコンバータ自動設定のイネーブルです。 0: 手動設定。全てのパラメータを設定する必要があります。 1: 自動設定。ICFMT と OCFMT を設定すれば、その他のパラメータは自動的に設定されます。	0x1
MSEL	6	R/W	YCbCr Mode Select YCbCr4:2:2 YCbCr4:4:4 変換設定です。 0: 前値補間 1: 補間 tap 数設定(USSEL)に合わせて補間	0x0
YNS	5	R/W	CH1 Noise Shaping Setting CH1(Y、G)の丸め方法を設定します。 0: 四捨五入(デフォルト) 1: ノイズシェーピング	0x0
CNS	5	R/W	CH0, CH2 Noise Shaping Setting CH0, CH2(CbCr、B、R)の丸め方法を設定します。 0: 四捨五入(デフォルト) 1: ノイズシェーピング	0x0
YRND	3	R/W	CH1 Round Setting CH1(Y、G)の丸め設定です。 0: 切捨て(デフォルト) 1: 出力 Bit 幅(0x62:0x73 bit1-0 BITWIDTH)に合わせて丸め	0x0
CRND	2	R/W	CH0, CH2 Round Setting CH0, CH2(CbCr、B、R)の丸め設定です。 0: 切捨て(デフォルト) 1: 出力 Bit 幅(0x62:0x73 bit1-0 BITWIDTH)に合わせて丸め	0x0
ASMOD	1	R/W	Color Space Converter Auto Setting Mode カラースペースコンバータ自動設定のモードを選択します。 0: カラースペースコンバータのパラメータ(マトリックス変換 の係数含む)を全て自動的に設定します(デフォルト) 1: マトリックス変換の係数のみ自動的に設定します。	0x0
CSCOFF	0	R/W	Color Space Converter OFF カラースペース変換を停止します。 0: カラースペース変換 ON (デフォルト) 1: カラースペース変換 OFF	0x0

2010-09-10
制定改

MN86	MN864773A						
全ページ	ページ						
-	186						

Color Space Converter Mode Setting #2

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x71	OOFS	IOFS	CLIP	OMOD	IMOD		SET :0]	OCLIP	0x00

カラースペースコンバータを設定します。

Field	Bit	Туре	Description	Default
OOFS	7	R/W	Output Offset Setting 出力時のオフセットを設定します。 0: オフセットを加算しません。(デフォルト) 1: bit4 = 0(RGB 出力)の時 RGB 全てにオフセット(4096)を加算します。	0x0
IOFS	6	R/W	bit4 = 1 (YCbCr 出力)の時 Y にのみオフセット(4096)を加算します。 Input Offset Setting	0x0
			 入力時のオフセットを設定します。 0: オフセットを減算しません。(デフォルト) 1: bit3 = 0(RGB 入力)の時 RGB 全てからオフセット(4096)を減算します。 bit3 = 1(YCbCr 入力)の時 Y からのみオフセット(4096)を減算します。 	
CLIP	5	R/W	Clip Setting 手動パラメータ時、出力データを設定値に Clip して出力します。 0: クリップを行いません。(デフォルト) 1: CVALEN の設定に合わせてクリップを行います。	0x0
OMODE	4	R/W	2's / binary Output Mode Setting 出力側の 2's / binary を選択します。 0: binary (RGB 出力) (デフォルト) 1: 2's (YCbCr 出力)	0x0
IMODE	3	R/W	2's / binary Input Mode Setting 入力側の 2's / binary を選択します。 0: binary (RGB 入力) (デフォルト) 1: 2's (YCbCr 入力)	0x0
RPTSET [1:0]	2:1	R/W	Pixel Clock Repetition Setting ピクセルクロックのリピティションを選択します。 00: ×0(デフォルト) 01: ×2 10: ×4 11: Reserved	0x0
OCLIP	0	R/W	Output Clipping Data Enable 自動パラメータ時、出力データを設定値に Clip して出力します。 0: クリップを行いません。(デフォルト) 1: CVALEN の設定に合わせてクリップを行います。	0x0

2010-09-10
制定改

MN86	MN864773A						
全ページ	ページ						
-	187						

Color Space Converter Mode Setting #3

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x72		ICF [3:					FMT :0]		0x00

カラースペースコンバータの入力/出力フォーマットを設定します。

Field	Bit	Туре	Description	Default
ICFMT	7:4	R/W	Input Color Format	0x0
[3:0]			入力カラーフォーマットを設定します。	
			0000: YCbCr4:2:2 BT.601	
			0001: xvYCC601 4:2:2	
			0010: YCbCr4:4:4 BT.601	
			0011: xvYCC601 4:4:4	
			0100: YCbCr4:2:2 BT.709	
			0101: xvYCC709 4:2:2	
			0110: YCbCr4:4:4 BT.709	
			0111: xvYCC709 4:4:4	
			1000: RGB Full Range	
			1010: RGB Limited Range	
			1001: Offset Full RGB	
			1011: Offset Limited RGB	
			Other: Reserved	
OCFMT	3:0	R/W	Output Color Format	0x0
[3:0]			出力カラーフォーマットを設定します。	
			0000: YCbCr4:2:2 BT.601	
			0001: xvYCC601 4:2:2	
			0010: YCbCr4:4:4 BT.601	
			0011: xvYCC601 4:4:4	
			0100: YCbCr4:2:2 BT.709	
			0101: xvYCC709 4:2:2	
			0110: YCbCr4:4:4 BT.709	
			0111: xvYCC709 4:4:4	
			1000: RGB Full Range	
			1010: RGB Limited Range	
			1001: Offset Full RGB	
			1011: Offset Limited RGB	
			1100: Auto Setting YCbCr4:2:2	
			1101: Auto Setting xvYCC4:2:2	
			1110: Auto Setting YCbCr4:4:4	
			1111: Auto Setting xvYCC4:4:4	
			Other: Reserved	
			Auto Setting YCbCr の時は、検出したビデオフォーマットに	
			したがって、BT.601 と BT.709 を自動設定します。	

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	188

Color Space Converter Mode Setting #4

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x73		SEL :0]		SEL :0]	CVALEN	CVALSEL	BITW [1		0x02

カラースペースコンバータを設定します。

Field	Bit	Туре	Description	Default
DSSEL [1:0]	7:6	R/W	Down Sampling Mode Select YCbCr4:4:4 YCbCr4:2:2 に変換するときの間引きフィルタを設定します。 01: 1 次フィルタ(四捨五入) 10: 2 次フィルタ(四捨五入) Other: 間引きのみ	0x0
USSEL [1:0]	5:4	R/W	Up Sampling Mode Select YCbCr4:2:2 YCbCr4:4:4 に変換するときの補間フィルタを設定します。 00: 2tap(四捨五入) 01: 4tap(四捨五入) 10: 6tap(四捨五入) 11: 8tap(四捨五入) Pixel Repetition なしのときのみ有効です。 Pixel Repetition ありのときは、2tap の設定となります。	0x0
CVALEN	3	R/W	Data Clipping Value Select Enable Clip の値を変更可能にします。 0: Clip 値は固定 R/G/B/Y 4096 ~ 60160 Cb/Cr 4096 ~ 61440 1: Clip 値の変更可能 CVALSEL、CLIPTVAL、CLIPBVAL で設定してください。	0x0
CVALSEL	2	R/W	Data Clipping Value Select Clip の値を変更するフォーマットを指定します。 0: R/B/G/Y 1: Cb/Cr	0x0
BITWIDTH [1:0]	1:0	R/W	Output Bit Width カラースペースコンバータから出力するビット幅(=ビデオインターフェースへ入力されるビット幅)を設定します。 0x62:0x70 bit3 YRND、bit2 CRND の設定により切り捨て / 丸めが行われ、8 bit / 10 bit / 12 bit を選択した時は下位ビットに 0 が埋められます。 00:8 ビット (下位8 ビットは 0) 01:10 ビット (下位6 ビットは 0) 10:12 ビット (下位4 ビットは 0) (デフォルト) 11:16 ビット	0x2

2010-09-10	
制定	改 正

MN864773A					
全ページ	ページ				
-	189				

Clipping Value Setting Register

Onpping value octains register										
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x74		CLIPTVAL[7:0]						0x00	
0x62	0x75		CLIPTVAL[15:8]						0xEB	
0x62	0x76		CLIPBVAL[7:0]					0x00		
0x62	0x77		CLIPBVAL[15:8]					0x10		

ビデオ信号のクリップレベルを設定します。

Field	Bit	Туре	Description	Default
CLIPTVAL	15:0	R/W	Data Clipping Top Value Setting	0xEB00
[15:0]			出力データを Clip する上限値を設定します。	
			CVALSEL(0x62:0x73)で、設定する対象を設定します。	
CLIPBVAL	15:0	R/W	Data Clipping Bottom Value Setting 0x1000	
[15:0]			出力データを Clip する下限値を設定します。	
			CVALSEL(0x62:0x73)で、設定する対象を設定します。	

<設定例>

注)12 bit 以下で設定したい場合は、下位を0を埋めて設定してください。

R/G/B/Y の上限値を 61440、下限値を 4096 に設定したい場合は次のように設定してください。 【設定値】 CVALSEL=0x0、CLIPTVAL=0xF000、CLIPBVAL=0x1000

Cb/Cr の上限値を 60160、下限値を 4096 に設定したい場合は次のように設定してください。 【設定値】 CVALSEL=0x1、CLIPTVAL=0xEB00、CLIPBVAL=0x1000

2010-09-10	
制定	改正

MN86	64773A
全ページ	ページ
_	190

Color Space Converter Update Control

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0x78	ICFASET	RGBMODE	CSCBYPS	DVIREPM	Rese	erved	SUPDATE	UPDATE	0x02

Field	Bit	Туре	Description	Default
ICFASET	7	R/W	Input Color Format Auto Setting ICFMT を AVI Infoframe の情報から自動設定します 0: AVI Infoframe の情報を使用します。 1: ICFMT レジスタの設定を使用します。	0x0
RGBMODE	6	R/W	RGB Mode AVI Infoframe の RGB Quantization が Default、あるいは Reserved のときの RGB レンジを設定します。(ICFASET=0 の時のみ有効) 0: Full Range 1: Limited Range	0x0
			AVI Infoframe レジスタの 0x68_0x25 AVI01P[6:5](Y1,Y0)=00、かつ 0x68_0x27 AVI03P[3:2](Q1,Q0)=00 or 11 の場合に有効となります。	
CSCBYPS	5	R/W	Color Space Converter Bypass Mode. カラースペースコンバータをバイパスします。 0: カラースペースコンバータを通ります。 1: カラースペースコンバータをバイパスします。 バイパス時には、CSCDWN の設定で動作電力削減できます。	0x0
DVIREPM	4	R/W	DVI MODE Repetition Mode DVI モード時の、480i, 576i の Repetition Mode を設定します。 0: Repetition 0 として動作します。 1: Repetition 2 として動作します。	0x0
Reserved	3:2	R/W	Reserved	0x0
SUPDATE	1	R/W	Color Space Converter Software Update 0: UPDATE を使用して、カラースペースコンバータのレジスタ設定を内部レジスタへ格納します。 1: Vsync とは無関係に、カラースペースコンバータのレジスタ設定を内部レジスタへ格納します。	0x1
UPDATE	0	R/W	Color Space Converter Update 0: 通常 1: Vsync に同期してカラースペースコンバータのレジスタ設定を内部レジスタへ格納します。 1 が書き込まれた後、ホストクロックの8クロックで自動的に0ヘクリアされます。	0x0

2010-09-10	
制定	改 正

MN864773A					
全ページ	ページ				
-	191				

	ace Conver	ter Mati	rix Coe	TTICIE	nt						
Slave Addr	Offset Addr	7	6	!	5	4	3	2	1	0	Default
0x62	0x7C					CSC00	A[7: 0]				0x00
0x62	0x7D					CSC00	A[15:8]				0x00
0x62	0x7E-7F					Res	erved				0x00
0x62	0x80					CSC01	A[7: 0]				0x00
0x62	0x81					CSC01	A[15:8]				0x00
0x62	0x82-83					Res	erved				0x00
0x62	0x84					CSC02	A[7: 0]				0x00
0x62	0x85					CSC02	A[15:8]				0x00
0x62	0x86-87					Res	erved				0x00
0x62	0x88					CSC10	A[7: 0]				0x00
0x62	0x89					CSC10	A[15:8]				0x00
0x62	0x8A-8B					Res	erved				0x00
0x62	0x8C						A[7: 0]				0x00
0x62	0x8D					CSC11	A[15:8]				0x00
0x62	0x8E-8F					Res	erved				0x00
0x62	0x90					CSC12	A[7: 0]				0x00
0x62	0x91						A[15:8]				0x00
0x62	0x92-93					Res	erved				0x00
0x62	0x94					CSC20	A[7: 0]				0x00
0x62	0x95						A[15:8]				0x00
0x62	0x96-97					Res	erved				0x00
0x62	0x98					CSC21	A[7: 0]				0x00
0x62	0x99					CSC21	A[15:8]				0x00
0x62	0x9A-9B					Res	erved				0x00
0x62	0x9C	-				CSC22	A[7: 0]				0x00
0x62	0x9D		-			CSC ₂₂	A[15:8]				0x00
0x62	0x9E-9F					Res	erved				0x00

Field	Bit	Туре	Description	Default
CSC00A[15:0]	15:0	R/W	Coefficient of Color Space Converter	0x0000
CSC01A[15:0]	15:0	R/W	色変換マトリックスの係数を設定します。	0x0000
CSC02A[15:0]	15:0	R/W		0x0000
CSC10A[15:0]	15:0	R/W	G CSC00A CSC01A CSC02A Y	0x0000
CSC11A[15:0]	15:0	R/W	B	0x0000
CSC12A[15:0]	15:0	R/W	R CSC20A CSC21A CSC22A Cr	0x0000
CSC20A[15:0]	15:0	R/W		0x0000
CSC21A[15:0]	15:0	R/W		0x0000
CSC22A[15:0]	15:0	R/W		0x0000

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	192

4.2.4 Audio Control Registers: オーディオ制御レジスタ

	oue octimig	3								
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xA0	PLLASET	AMUTEEN	АUТОСНG	CTSAVEN	NBUN	MHOLDEN	MCLKEN	AOEN	0xE6

Field	Bit	Type	Description	Default
PLLASET	7	R/W	PLL Parameter Auto Setting.	1
	1		PLL の逓倍比を自動的に設定する場合に	
			1 をセットします。	
			0: レジスタ設定	
			1: 自動設定(デフォルト)	
AMUTEEN	6	R/W	Auto Mute Enable	1
			自動ミュート機能を制御します。	
			0: 自動ミュートを使用しない	
			1: 自動ミュートを使用する(デフォルト)	
AUTOCHG	5	R/W	Auto Audio Format Change	1
			受信している Audio フォーマットに合わせて	
			自動的に受信モードを変更します。	
			0: RFMTSELで設定した受信モード	
			1: 自動受信モード(デフォルト)	
CTSAVEN	4	R/W	CTS Parameter Mode Enable	0
			CTS パラメータを制御します。	
			0: ディセーブル(デフォルト)	
			1: イネーブル	
NDEN	3	R/W	N Parameter Mode Enable	0
			Nパラメータを制御します。	
			0: ディセーブル(デフォルト)	
			1: イネーブル	
MHOLDEN	2	R/W	Audio Mute Hold Enable	1
			音声 MUTE 時のデータを制御します。	
			0: MUTE 時データ 0	
			1: MUTE 時最終データを保持(デフォルト)	
MCLKEN	1	R/W	Master Clock Output Enable	1
			マスタクロック出力を制御します。	
			0: マスタクロック出力停止	
			1: マスタクロック出力(デフォルト)	
AOEN	0	R/W	Audio Signal Output Enable.	0
			オーディオ信号出力を制御します。	
	1		オーディオ信号を出力するには、1 をセットする必	
			要があります。	

2010-09-10		
制定	改 正	

		45.1 11.134	MN86	64773A
		製品仕様書	全ページ	ページ
			-	193
		また、出力データディセーブル設定時 ジスタにて、HI-Z または、L ドライブ 能です。 以下のオーディオ系出力端子が対象 MCLK,BCLK,LRCLK,SDO3~0,SPI 0: 出力データディセーブル(デフォ 1: オーディオ出力	は、OUTM レ 状態を選択可 となります。 DIF	193
2010-09-10				
制定	改 正			

MN86	64773A
全ページ	ページ
-	194

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xA1	NDMOD	СТ	SAVMO [2:0]	DE	Reserved	FIFOCNT	VUCAUTO	TXVBIT	0x02

Field	Bit	Туре	Description	Default
NDMOD	7	R/W	N Parameter Mode Setting N パラメータ制御モードを設定します。	0
CTSAVMODE [2:0]	6:4	R/W	CTS Parameter Mode Setting CTS パラメータ制御モードを設定します。	000
Reserved	3	R/W		0
FIFOCNT	2	R/W	Audio FIFO Control Enable FIFO を制御し、アンダーフロー、オーバーフローの 発生を抑制するモードを設定します。 0: Audio FIFO を制御しない(デフォルト) 1: Audio FIFO を制御する	0
VUCAUTO	1	R/W	VUC bit auto insertion. IEC60958 フォーマットにおける VUC ビットの自動設定を制御します。 0: レジスタ設定値を出力 1: 入力データ値を出力(デフォルト)	1
TXVBIT	0	R/W	V bit value. VUCAUTO=0 時における V bit の値です。	0

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	195

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xA2		Rese	erved		FIFC GAIN	OCNT N[1:0]		MODE :0]	0x00

Field	Bit	Туре	Description	Default
Reserved	7:4	R/W	Reserved	0x0
FIFOCNTGAIN	3:2	R/W	FIFO Control Gain	00
[1:0]			FIFO コントロールのゲインを設定します。	
			00: 1倍(デフォルト)	
			01: 2倍	
			10: 4倍	
			11: 8倍	
PLLMODE	1:0	R/W	Digital PLL Mode	00
[1:0]			音声用デジタル PLL のテストモードを設定しま	
			す。	
			00∶モード1 (NDEN=1 時推奨)	
			01:モード2(従来互換)	
			10、11∶モード3 (NDEN=0 時推奨)	

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	196

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xA3	LPFEN	DPLL	APLL	FLOCK	Reserved	(CBIT_SE [2:0]	L	0x00

Field	Bit	Туре	Description	Default
LPFEN	7	R/W	Analog PLL LPF Setting Enable アナログ PLL の LPF の特性を変更可能にします。 0: 内蔵 LPF 1: 外部に LPF を追加	0
DPLL	6	R/W	Digital PLL mode setting. デジタル PLL の動作モードを設定します。 0: デジタル PLL + アナログ PLL(デフォルト) 1: デジタル PLL のみで動作	0
APLL	5	R/W	Analog PLL mode setting. アナログ PLL の動作モードを設定します。 0: 内部アナログ PLL を使用(デフォルト) 1: 外付アナログ PLL を使用	0
FLOCK	4	R/W	Digital PLL Force Lock Enable デジタル PLL を強制的にロックさせるモードを 設定します。 0: 通常動作(デフォルト) 1: デジタル PLL を強制ロック	0
Reserved	3	R/W	Reserved	0
CBIT_SEL [2:0]	2:0	R/W	CBIT Read Data Channel Select CBIT を読み取るチャンネルを設定します。 000: 1 ch(L) (デフォルト) 001: 2 ch(R) 010: 3 ch(L) 011: 4 ch(R) 100: 5 ch(L) 101: 6 ch(R) 110: 7 ch(L) 111: 8 ch(R)	000

2010-09-10
制定改

MN86	64773A
全ページ	ページ
-	197

Slave Addr	Offset Addr	7	6	5 4	3	2	1	0	Default
0x62	0xA4	BCLKFS	POLLRCLK	DABIT [1:0]	BCLKEDGE	FBMODE	IISMODE	ENDMOD	0x00

Field	Bit	Type	Description	Default
BCLKFS	7	R/W	Bit Clock Frequency setting.	0
			ビットクロック(Fs)の分周比を設定します。	
			0: 64 Fs(デフォルト)	
			1: 32 Fs	
POLLRCLK	6	R/W	Polarity L/R clock.	0
			LRCLK の極性を設定します。	
			0: Lch=Low,Rch=High(デフォルト)	
			1: Lch=High,Rch=Low	
DABIT	5:4	R/W	Audio Data Bit Width.	00
[1:0]			オーディオ出力データビット数を設定します。	
			00: 16 bit(デフォルト)	
			01: 18 bit	
			10: 20 bit	
			11: 24 bit	
BCLKEDGE	3	R/W	Bit Clock Edge Select.	0
			BCLK クロックに同期して出力されるデータの	
			出力変化タイミングを選択します。	
			0: BCLK の立ち上がりエッジに同期(デフォルト)	
			1: BCLK の立ち下がりエッジに同期	
FBMODE	2	R/W	Audio Data Start bit setting.	0
			オーディオデータの開始位置を設定します。	
			0: 後詰め(デフォルト)	
			1: 前詰め	
IISMODE	1	R/W	I2S Mode Setting.	0
			I2S モードを設定します。	
			0: I2S モード OFF (デフォルト)	
			1: I2S モード ON	
ENDMOD	0	R/W	Transmit Data Endian Mode Setting	0
			送信データのエンディアン切り替え	
			0: MSB ファースト(デフォルト)	
			1: LSB ファースト	
	1	1	1	L

2010-09-10	
制定	改正

MN864773A 全ページ ページ - 198

Audio Mode Setting Register #6

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xA5			Reserved	d		PDHALF	Reserved	DREFSEL	0x00

Field	Bit	Туре	Description	Default
Reserved	7:3	R/W		00000
PDHALF	2	R/W	DPLL Half Speed	0
			DPLL の位相比較部の動作クロックを設定します。	
			0∶DPLL クロック	
			1:DPLL クロック/2	
Reserved	1	R/W		0
DREFSEL	0	R/W	HPLL DREF Select	0
			HPLL のデジタルリファレンスクロックを選択しま	
			す。	
			0:固定分周クロック	
			1∶DPLL 分周クロック	

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xA6		THOVE	RF[3:0]				0x00		

Field	Bit	Туре	Description	Default
THOVRF	7:4	R/W	Audio FIFO Overflow Indicator Threshold	0000
[3:0]			オーバーフロー発生の閾値を設定します。	
THUNDF	3:0	R/W	Audio FIFO Underflow Indicator Threshold	0000
[3:0]			アンダーフロー発生の閾値を設定します。	

MN864773A							
全ページ	ページ						
-	199						

Addio mode octaing Register #6										
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xA8	DSDMODE	BSSTOP	Rese	erved	DSTREN	HBRREN	OBAREN	ASREN	0x41

Field	Bit	Type	Description	Default
DSDMODE	7	R/W	DSD Mode 音声出力を DSD モードに設定します。 0: SPDIF/SDO/LRCLK/BCLK 1: DSDO/DSDCLK	0
BSSTOP	6	R/W	Bit Stream Output Stop ビットストリームのデータ出力を設定します。 0: SPDIF 及び、SDO からデータ出力します。 1: SPDIF からのみデータ出力します。	1
Reserved	5:4	R/W		00
DSTREN	3	R/W	DST Mode Enable DST データの処理を設定します。 0: DST モードディセーブル 1: DST モードイネーブル	0
HBRREN	2	R/W	Hi-Bit Rate Audio Mode Enable Hi-Bit Rate Audio データの処理を設定します。 0: HBR モードディセーブル 1: HBR モードイネーブル	0
OBAREN	1	R/W	One Bit Audio Mode Enable One Bit Audio データの処理を設定します。 0: OBA モードディセーブル 1: OBA モードイネーブル	0
ASREN	0	R/W	Audio Sample Mode Enable Audio Sample データの処理を設定します。 0: AS モードディセーブル 1: AS モードイネーブル	1

2010-09-10	
制定	改 正

MN864773A							
全ページ	ページ						
-	200						

Master Clock Parameter Setting Register

Master Clock Parameter Setting Register											
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default	
0x62	0xAC			Reserve	d	FS32MCLK [2:0]			0x00		
0x62	0xAD	Reserved	FS	S44MCL [2:0]	K	Reserved	FS48MCLK [2:0]			0x00	
0x62	0xAE	Reserved	FS	S88MCL [2:0]	K	Reserved	FS96MCLK [2:0]			0x00	
0x62	0xAF	Reserved	FS	176MCL [2:0]	.K	Reserved	FS192MCLK [2:0]			0x00	

Field	Bit	Туре	Description	Default
Reserved	7:3	R/W	Reserved	00000
FS32MCLK	2:0	R/W	Master Clock Setting(Fs:32 kHz)	000
[2:0]			Fs:32 kHz 時のマスタークロックを設定します。	
Reserved	7	R/W	Reserved	0
FS44MCLK	6:4	R/W	Master Clock Setting(Fs:44.1 kHz)	000
[2:0]			Fs:44.1 kHz 時のマスタークロックを設定します。	
Reserved	3	R/W	Reserved	0
FS48MCLK	2:0	R/W	Master Clock Setting(Fs:48 kHz)	000
[2:0]			Fs:48 kHz 時のマスタークロックを設定します。	
Reserved	7	R/W	Reserved	0
FS88MCLK	6:4	R/W	Master Clock Setting(Fs:88.2 kHz)	000
[2:0]			Fs:88.2 kHz 時のマスタークロックを設定します。	
Reserved	3	R/W	Reserved	0
FS96MCLK	2:0	R/W	Master Clock Setting(Fs:96 kHz)	000
[2:0]			Fs:96 kHz 時のマスタークロックを設定します。	
Reserved	7	R/W	Reserved	0
FS176MCLK	6:4	R/W	Master Clock Setting(Fs:176.4 kHz)	000
[2:0]			Fs:176.4 kHz 時のマスタークロックを設定します。	
Reserved	3	R/W	Reserved	0
FS192MCLK	2:0	R/W	Master Clock Setting(Fs:192 kHz)	000
[2:0]			Fs:192 kHz 時のマスタークロックを設定します。	

MN864773A					
全ページ ページ					
-	201				

Master Clock Parameter 設定值一覧表

	32 kHz	44.1 kHz	48 kHz	88.2 kHz	96 kHz	176.4 kHz	192 kHz		
000	256 Fs	256 Fs	256 Fs	256 Fs	256 Fs	256 Fs	256 Fs		
001	128 Fs	128 Fs	128 Fs	128 Fs	128 Fs	128 Fs	128 Fs		
010	256 Fs	256 Fs	256 Fs	256 Fs	256 Fs	256 Fs	256 Fs		
011	384 Fs	384 Fs	384 Fs	384 Fs	384 Fs	設定不可			
100	512 Fs	512 Fs	512 Fs	512 Fs 512 Fs 設定不可					
101	768 Fs	768 Fs	768 Fs	設定不可					
110	1024 Fs	1024 Fs	1024 Fs	設定不可					
111				設定不可					

MN864773A					
全ページ ページ					
-	202				

Audio Data Channel Setting Register

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xB0		Reserved				LRSW2	LRSW1	LRSWO	0x00
0x62	0xB1		FSEL :0]	Reserved		CHSW [4:0]				
0x62	0xB2				CHAS	3N[7:0]				0x00

Field	Bit	Туре	Description					Default		
Reserved	7:4	R/W	Reserved					0x0		
LRSW3	3	R/W	LR Sample Swap					0x0		
			SDO3 の LR サン	プルを入替	えます。					
			0: 入れ替えない							
			1:入れ替える							
LRSW2	2	R/W	LR Sample Swap					0x0		
			SDO2 の LR サン		えます。					
			0: 入れ替えない							
			1: 入れ替える							
LRSW1	1	R/W	LR Sample Swap					0x0		
			SDO1 の LR サン		えます。					
			0: 入れ替えない							
			1: 入れ替える							
LRSW0	0	R/W	LR Sample Swap					0x0		
			SDO0 の LR サン		えます。					
			0: 入れ替えない							
			1: 入れ替える							
SPDIFSEL	7:6	R/W	SPDIF Output Da					0x0		
[1:0]			マルチチャンネル	·受信時、SI	PDIF へ出;	力するチャ	ネルを選択			
			します。							
			00: チャネル 2/1							
			01: チャネル 4/3							
			10: チャネル 6/							
			11: チャネル 8/7	7						
Reserved	5	R/W	Reserved					0x0		
CHSW	4:0	R/W	Channel Assign					0x00		
[4:0]			SDO3-0 端子とす	マネル番号	号の対応を	2ch 単位	で設定しま			
			す。	- 1 > - 4						
			(Channel Number							
			CHSW							
				3	2	1	0	1		
			Channel Number					1		
			00000	8/7	6/5	4/3	2/1]		
			00001	6/5	8/7	4/3	2/1]		
			00010	8/7	4/3	6/5	2/1]		
			00011	6/5	4/3	8/7	2/1			

2010-09-10 改正

MN864773A					
全ページ ページ					
-	203				

Channel Assignment (Audio Infoframe Data Byte#4)

		Channel Number									
	8	7	6	5	4	3	2	1			
00000000	-	-	-	-	-	-	FR	FL			
0000001	-	-	-	-	-	LFE	FR	FL			
00000010	-	-	-	-	FC	-	FR	FL			
00000011	-	-	-	-	FC	LFE	FR	FL			
00000100	-	-	-	RC	-	-	FR	FL			
00000101	-	-	-	RC	-	LFE	FR	FL			
00000110	-	-	-	RC	FC	-	FR	FL			
00000111	-	-	-	RC	FC	LFE	FR	FL			
00001000	-	-	RR	RL	-	-	FR	FL			
00001001	-	-	RR	RL	-	LFE	FR	FL			
00001010	-	-	RR	RL	FC	-	FR	FL			
00001011	-	-	RR	RL	FC	LFE	FR	FL			
00001100	-	RC	RR	RL	-	-	FR	FL			
00001101	-	RC	RR	RL	-	LFE	FR	FL			
00001110	-	RC	RR	RL	FC	-	FR	FL			
00001111	-	RC	RR	RL	FC	LFE	FR	FL			
00010000	RRC	RLC	RR	RL	-	-	FR	FL			
00010001	RRC	RLC	RR	RL	-	LFE	FR	FL			
00010010	RRC	RLC	RR	RL	FC	-	FR	FL			
00010011	RRC	RLC	RR	RL	FC	LFE	FR	FL			
00010100	FRC	FLC	-	-	-	-	FR	FL			
00010101	FRC	FLC	-	-	-	LFE	FR	FL			
00010110	FRC	FLC	-	-	FC	-	FR	FL			
00010111	FRC	FLC	-	-	FC	LFE	FR	FL			
00011000	FRC	FLC	-	RC	-	-	FR	FL			
00011001	FRC	FLC	-	RC	-	LFE	FR	FL			
00011010	FRC	FLC	-	RC	FC	-	FR	FL			

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
_	204

00011011	FRC	FLC	-	RC	FC	LFE	FR	FL
00011100	FRC	FLC	RR	RL	-	-	FR	FL
00011101	FRC	FLC	RR	RL	-	LFE	FR	FL
00011110	FRC	FLC	RR	RL	FC	-	FR	FL
00011111	FRC	FLC	RR	RL	FC	LFE	FR	FL
Other		Reserved						

詳細は、EIA/CEA-861B(CEA-861-D) Audio Infoframe の項を参照してください。

2010-09-10	
制定	改 正

MN864773A							
全ページ	ページ						
-	205						

PLL Parameter Setting Register #1

1 LL 1 didnieter Setting Register #1										
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xB4		DAODIV[3:0]			DIV128[3:0]				0x00
0x62	0xB5	Reserved	DPCKSET	DPCKSEL [1:0]		DIVMCK [3:0]			0x00	
0x62	0xB6	L	OCKGAIN [2:0]		Ul	_OCKGA [2:0]	IN	DPCI [1:		0x08
0x62	0xB7	F	Reserved	t	FSDI\	/[1:0]	F	Reserved		0x00

Field	Bit	Туре	Description	Default
DAODIV	7:4	R/W	DPLL output clock Dividing Parameter.	0000
[3:0]			DPLL から出力されるクロックの分周比を	
			設定します。(PLLASET=0 のとき有効)	
			0000: 1 分周	
			0001: 2 分周	
			0010: 3 分周	
			0011: 4 分周	
			0100: 6 分周	
			0101: 8 分周	
			0110: 12 分周	
			0111: 16 分周	
			1000: 18 分周	
			1001: 24 分周	
			その他: 32 分周	
DIV128	3:0	R/W	Audio Sampling Frequency setting.	0000
[3:0]			Fs128 の分周比を設定します。	
			(PLLASET=0 のとき有効)	
			0000: 1 分周	
			0001: 2 分周	
			0010: 3 分周	
			0011: 4 分周	
			0100: 6 分周	
			0101: 8 分周	
			0110: 9 分周	
			0111: 12 分周	
			1000: 16 分周	
			1001: 18 分周	
			1010: 24 分周	
			1011: 32 分周	
			その他: 36 分周	
Reserved	7	R/W		0
DPCKSET	6	R/W	Digital PLL Clock Select Enable.	0
			デジタル PLL の動作クロック選択を有効にします。	
			0: 自動設定	

2010-09-10	
制定	改 正

MN864773A						
全ページ	ページ					
_	206					

		1		
			1: DPCKSEL で選択したクロックで動作します。	
DPCKSEL	5:4	R/W	Digital PLL Clock Select	00
[1:0]			デジタル PLL の動作クロックを選択します。	
			00: ピクセルクロック	
			01: ピクセルクロック/2	
			10: ピクセルクロック×2	
			,	
		_ /	=27MHz のときのみ設定可能)	
DIVMCK	3:0	R/W	Master Clock Frequency setting.	0000
[3:0]			マスタクロックの分周比を設定します。	
			(PLLASET=0 のとき有効)	
			0000: 1 分周	
			0001: 2 分周	
			0010: 3 分周	
			0011: 4 分周	
			0100: 6分周	
			0101: 8分周	
			0110: 9 分周	
			0111: 12 分周	
			1000: 16 分周	
			1001: 18 分周	
			1010: 24 分周	
			1011: 32 分周	
			その他: 36 分周	
LOCKGAIN	7:5	R/W	Digital PLL Lock Gain Setting.	000
[2:0]			PLL ロック時のデジタル PLL の位相比較器のゲイ	
			ンを設定します。	
			000: ×1	
			001: ×2	
			010: ×4	
			011: ×6	
			100: ×8	
			101: ×12	
			110: ×16	
			111: ×24	
ULOCKGAIN	4:2	R/W	Digital PLL Unlock Gain Setting.	010
[2:0]			PLL アンロック時のデジタル PLL の位相比較器の	
			ゲインを設定します。	
			000: ×2	
			001: ×4	
			010: ×6	
			011: ×8	
			100: ×12	
			101: ×16	
			110: ×32	
			111: ×48	
DPCKFQ	1:0	R/W	Digital PLL Clock Frequency Setting	00
[1:0]	1.0	T. / VV	Digital PLL Clock Frequency Setting デジタル PLL の動作クロックの周波数を設定しま	00
[[[1.0]				
			す。(PLLASET=0 のとき有効)	
			00: 0 MHz ~ 40 MHz	

0x0

共通仕様 MN864773A 製品仕様書 全ページ ページ 207 01: 40 MHz ~ 90 MHz 90 MHz ~ 180 MHz 10: 180 MHz 以上 11: Reserved 7:5 R/W 0x0 FSDIV 4:3 R/W Sampling Frequency Divider Setting. 0x0 [1:0] Fs への分周値を設定します。 128 分周 00: 01: 256 分周

512 分周

128 分周

10: Other:

Reserved

2:0

R/W

MN864773A						
全ページ	ページ					
-	208					

PLL Parameter Setting Register #2

1 LL I didnicter octaing register #2										
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xB8		PLLPERIOD[7:0]							0x00
0x62	0xB9		PLLPERIOD[15:8]						0x00	
0x62	0xBA	GAINCTL	Reserved	RSTM	IODE		PLLPE [19:			0x00

Field	Bit	Туре	Description	Default
PLLPERIOD	19:0	R/W	Digital PLL clock period	0x00000
[19:0]			デジタル PLL の発振周期を強制設定します。	
			0: 通常動作	
			上記以外: 設定周期で自走	
			(周波数:ピクセルクロック÷設定値)	
GAINCTL	7	R/W	Digital PLL Gain Control	0
			デジタル PLL のゲインを変更します。	
			0: アンロック時は、アンロック時のゲインを使用。	
			1: アンロック時も、ロック時のゲインを使用	
Reserved	6	R/W	Reserved	0
RSTMODE	5:4	R/W	Digital PLL Reset Mode	00
[1:0]			デジタル PLL アンロック時に自動的に実施するリセ	
			ットのモードを設定します。	
			00: アンロック時にリセットします。(感度 大)	
			01: アンロック時にリセットします。(感度 中)	
			10: アンロック時にリセットします。(感度 小)	
			11: 自動リセットを行いません。	

2010-09-10	
制定	改 正

MN864773A							
全ページ ページ							
-	209						

Audio Output Control Register

Slave	Offset									
Addr	Addr	7	6	5	4	3	2	1	0	Default
Addi	Addi									
0x62	0xBC	Rese	rved	RFMT [1:		I2SSTOP	FADEEN	MUTE	TXSTOP	0x00
0x62	0xBD	Reserved				FADE	SPN	FADE	ESTN	0x05

Field	Bit	Туре	Description	Default
Reserved	7:6	R/W	Reserved	00
RFMTEL [1:0]	5:4	R/W	Receive Audio Format Select Audio 受信モードを選択します 00: AS モード 01: OBA モード 10: HBR モード 11: DST モード	00
I2SSTOP	3	R/W	Audio Data(I2S) Output Stop 0: I2S データ出力(デフォルト) 1: I2S データ 0 出力	0
FADEEN	2	R/W	Audio Data Fade-in/out Setting. MUTE=1 時の動作モードを設定します。 0: ミュート(デフォルト) 1: フェードイン/フェードアウト	0
MUTE	1	R/W	Audio Data Mute Setting. オーディオデータの出力を制御します。 0: 通常動作(デフォルト) 1: ミュート	0
TXSTOP	0	R/W	Audio Data (IEC60958) Output Stop. 0: IEC60958 データ出力 (デフォルト) 1: IEC60958 データ 0 出力	0
Reserved	7:4	R/W	Reserved	0000
FADESPN	3:2	R/W	Fade Period Sample Number フェード時の 1 ステップにおけるサンプル数を設定 します。 00: 128 sample 01: 64 sample 10: 32 sample 11: 16 sample	01
FADESTN	1:0	R/W	Fade Period Step Number フェード時のステップ数を設定します。 00: 256 step 01: 128 step 10: 64 step 11: 32 step	01

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	210

Audio Status Monitor Register #1

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xC0		Reserved	I	MUTE STATUS	Rese	rved	CH_([1:		0x00

Field	Bit	Туре	Description	Default
Reserved	7:5	R/W	Reserved	000
MUTE STATUS	4	R	MUTE Current Status. オーディオミュートの状態を示します。 0: 通常状態 1: オーディオミュート状態	0
Reserved	3:2	R/W	Reserved	00
CH_CNT [1:0]	1:0	R	Received Audio Channel Number. 受信しているオーディオデータのチャンネル数を示します。 00: 2 ch 01: 4 ch 10: 6 ch 11: 8 ch HDMI では、2 ch 単位での伝送であるため 2 ch, 4 ch, 6 ch, 8 ch 以外の表示はありません。	00

2010-09-10	
制定	改 正

MN86	64773A		
全ページ	ページ		
-	211		

Audio Status Monitor Register #2

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xC1			Rese	rved			RFN STAT [1:	US	0x00

Field	Bit	Type	Description	Default
Reserved	7:2	R/W	Reserved	0x00
RFMT STATUS [1:0]	1:0	R	Received Audio Format Status. 受信フォーマットを自動で設定している場合の受信 モード状態を示します。 00: AS モード 01: OBA モード 10: HBR モード	00
			11: DST ==	

2010-09-10	
制定	改 正

MN864773A					
全ページ	ページ				
-	212				

Audio Hybrid PLL Setting Register #1										
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xC4	Reserved	HPLM[6:0]							
0x62	0xC5				HPLKII	VIT[7:0]				0xDE
0x62	0xC6				HPLKIN	IIT[15:8]				0x24
0x62	0xC7	FRE	HPL REFSEL HPLKINIT[20:16]						0xFE	
0x62	0xC8	R	Reserved HPLDIVA[4:0]						0x02	
0x62	0xC9				HPLDI	VB[7:0]				0x00
0x62	0xCA	R	Reserved	t		HPLDIVB[12:8]				0x0C
0x62	0xCB	Reserved	Н	HPLGAINBB [2:0]			Н	PLGAINF [2:0]	0x20	
0x62	0xCC	Reserved	I	HPL LPFGBPD [2:0]			erved	LPFG	PL GAPD :0]	0x20
0x62	0xCD	Reserved	HPL LPFGBBB [2:0]			Rese	erved	LPF	PL SABB :0]	0x20
0x62	0xCE	F	Reserve	d		HPLREG1[4:0]				
0x62	0xCF	F	Reserve	d		HP	LREG2[4:0]		0x06

2010-09-10	
制定	改正

MN864773A 全ページ ページ			
全ページ	ページ		
_	213		

Field	Bit	Туре	Description	Default
Reserved	7	R/W	Reserved	0
HPLM	6:0	R/W	Hybrid PLL M Parameter.	0x21
			PLL のパラメータ M を設定します。	
HPLKINIT	20:0	R/W	Hybrid PLL KINIT Parameter.	0x1E24DE
			PLL のパラメータ KINIT を設定します。	
HPLFREFSEL	7:6	R/W	Hybrid PLL FREFSEL Parameter.	0x3
			PLL のパラメータ FREFSEL を設定します。	
HPLDSIGMODE	5	R/W	Hybrid PLL DSIGMODE Parameter.	0x1
			PLL のパラメータ DSIGMODE を設定します。	
Reserved	7:5	R/W	Reserved	0
HPLDIVA	4:0	R/W	Hybrid PLL DIVA Parameter.	0x02
			PLL のパラメータ DIVA を設定します。	
Reserved	7:5	R/W	Reserved	0
HPLDIVB	12:0	R/W	Hybrid PLL DIVB Parameter.	0x0C00
			PLL のパラメータ DIVB を設定します。	
Reserved	7	R/W	Reserved	0
HPLGAINBB	6:4	R/W	Hybrid PLL GAINBB Parameter.	0x2
			PLL のパラメータ GAINBB を設定します。	
Reserved	3	R/W	Reserved	0
HPLGAINPD	2:0	R/W	Hybrid PLL GAINPD Parameter.	0x0
			PLL のパラメータ GAINPD を設定します。	
Reserved	7	R/W	Reserved	0
HPLLPFGBPD	6:4	R/W	Hybrid PLL LPFGBPD Parameter.	0x2
			PLL のパラメータ LPFGBPD を設定します。	
Reserved	3:2	R/W	Reserved	0
HPLLPFGAPD	1:0	R/W	Hybrid PLL LPFGAPD Parameter.	0x0
			PLL のパラメータ LPFGAPD を設定します。	
Reserved	7	R/W	Reserved	0
HPLLPFGBBB	6:4	R/W	Hybrid PLL LPFGBBB Parameter.	0x2
			PLL のパラメータ LPFGBBB を設定します。	
Reserved	3:2	R/W	Reserved	0
HPLLPFGABB	1:0	R/W	Hybrid PLL LPFGABB Parameter.	0x0
			PLL のパラメータ LPFGABB を設定します。	
Reserved	7:5	R/W	Reserved	0
HPLREG1	4:0	R/W	Hybrid PLL REG1 Parameter.	0x06
			PLL のパラメータ REG1 を設定します。	
Reserved	7:5	R/W	Reserved	0
HPLREG2	4:0	R/W	Hybrid PLL REG2 Parameter.	0x06
			PLL のパラメータ REG2 を設定します。	

2010-09-10	
制定	改正

MN86	64773A
全ページ	ページ
-	214

Received Channel Status Bit Monitor Register

Received Chairner Status Bit Monitor Register										
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xD0	Mode	e(Rx)		d(Rx)		c(Rx)	b(Rx)	a(Rx)	0x00
0x62	0xD1		Category Code(Rx)							0x00
0x62	0xD2	Cl	Channel Number(Rx) Source Number(Rx)						0x00	
0x62	0xD3		Sampling Clock Extension(Rx) Accuracy(Rx) Sampleing Frequency(Rx)						v(Rx)	0x00
0x62	0xD4	•	Original Sampling Frequency(Rx) Word Length(Rx)						0x00	
0x62	0xD5		RXCBIT(Reserved) CGMS-A(Rx)						0x00	
0x62	0xD6-D7			R	RXCBIT(F	Reserved	d)			0x00

Field	Bit	Type	Description	Default
Mode(Rx)	7:6	R	Received Cbit "Mode".	00
			受信した Cbit の Mode ビットを示します。	
d(Rx)	5:3	R	Received Cbit "d".	000
			受信した Cbit の d ビットを示します。	
c(Rx)	2	R	Received Cbit "c".	0
			受信した Cbit の c ビットを示します。	
b(Rx)	1	R	Received Cbit "b".	0
			受信した Cbit の b ビットを示します。	
a(Rx)	0	R	Received Cbit "a".	0
			受信した Cbit の a ビットを示します。	
Category Code	7:0	R	Received Cbit "Category Code".	0x00
(Rx)			受信した Cbit の Category Code ビットを示します。	
Channel Number	7:4	R	Received Cbit "Channel Number".	0x0
(Rx)			受信した Cbit の Channel Number ビットを示します。	
Source Number	3:0	R	Received Cbit "Source Number".	0x0
(Rx)			受信した Cbit の Source Number ビットを示します。	
Sampling	7:6	R	Received Cbit "Sampling Extension".	00
Extension(Rx)			受信した Cbit の Sampling Extension ビットを	
			示します。	
Clock	5:4	R	Received Cbit "Clock Accuracy".	00
Accuracy(Rx)			受信した Cbit の Clock Accuracy ビットを示します。	
Sampling	3:0	R	Received Cbit "Sampling Frequency".	0x0
Frequency(Rx)			受信した Cbit の Sampling Frequency ビットを	
			一示します。	
Original	7:4	R	Received Cbit "Original Sampling Frequency".	0x0
Sampling			受信した Cbit の Original Sampling Frequency ビット	
Frequency(Rx)			を示します。	
Word Length(Rx)	3:0	R	Received Cbit "Word Length".	0x0
3 ()			受信した Cbit の Word Length ビットを示します。	
Reserved	7:2	R	Reserved	0x00
CGMS-A(Rx)	1:0	R	Received Cbit "CGMS-A".	00
,			受信した Cbit の CGMS-A ビットを	
			示します。	

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	215

IEC60958 Transmit Channel Status Bit SettingRegister

12000000 Transmit Chamier Clatas Bit Setting/Cegister											
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default	
0x62	0xD8	Mode	e(Tx)		d(Tx) c(Tx			b(Tx)	a(Tx)	0x00	
0x62	0xD9		Category Code(Tx)							0x00	
0x62	0xDA	Cl	Channel Number(Tx) Source Number(Tx)						0x00		
0x62	0xDB		Sampling Clock Extension(Tx) Accuracy(Tx)					ampleing Frequency(Tx)			
0x62	0xDC	Original Sampling Frequency(Tx) Word Length(Tx)						0x00			
0x62	0xDD	TXCBIT(Reserved) CGMS-A(Tx)						0x00			
0x62	0xDE-DF			T	XCBIT(F	Reserved	1)			0x00	

Field	Bit	Туре	Description	Default
Mode(Tx)	7:6	R/W	Transmit Cbit "Mode".	00
			AMTX へ出力する Cbit の Mode ビットを設定します。	
d(Tx)	5:3	R/W	Transmit Cbit "d".	000
			AMTX へ出力する Cbit の d ビットを設定します。	
c(Tx)	2	R/W	Transmit Cbit "c".	0
			AMTX へ出力する Cbit の c ビットを設定します。	
b(Tx)	1	R/W	Transmit Cbit "b".	0
, ,			AMTX へ出力する Cbit の b ビットを設定します。	
a(Tx)	0	R/W	Transmit Cbit "a".	0
,			AMTX へ出力する Cbit の a ビットを設定します。	
Category Code	7:0	R/W	Transmit Cbit "Category Code".	0x00
(Tx)			AMTX へ出力する Cbit の Category Code ビットを	
			設定します。	
Channel Number	7:4	R/W	Transmit Cbit "Channel Number".	0x0
(Tx)		,	AMTX へ出力する Cbit の Channel Number ビットを	
,			設定します。	
Source Number	3:0	R/W	Transmit Cbit "Source Number".	0x0
(Tx)	0.0	10, 00	AMTX へ出力する Cbit の Source Number ビットを	ONO
(17)			設定します。	
Sampling	7:6	R/W	Transmit Cbit "Sampling Extension".	00
Extension(Tx)	7.0	1 1 7 7 7 7	AMTX へ出力する Cbit の Sampling Extension	00
LXtcrision(1X)			イバイス・C田グラ & Colit O/ Sampling Extension ビットを設定します。	
Clock	5:4	R/W	Transmit Cbit "Clock Accuracy".	00
Accuracy(Tx)	5.4	K/VV	Transmit Cbit Clock Accuracy : AMTX へ出力する Cbit の Clock Accuracy ビットを	00
Accuracy(TX)				
0 "	0.0	D / \\	設定します。	
Sampling	3:0	R/W	Transmit Cbit "Sampling Frequency".	0x0
Frequency(Tx)			AMTX へ出力する Cbit の Sampling Frequency	
			ビットを設定します。	
Original	7:4	R/W	Transmit Cbit "Original Sampling Frequency".	0x0
Sampling			AMTX へ出力する Cbit の Original Sampling	
Frequency(Tx)			Frequency ビットを設定します。	
Word Length(Tx)	3:0	R/W	Transmit Cbit "Word Length".	0x0
			AMTX へ出力する Cbit の Word Length ビットを	
			設定します。	
Reserved	7:2	R/W	Reserved	0x00
CGMS-A(Tx)	1:0	R/W	Transmit Cbit "CGMS-A".	00
			AMTX へ出力する Cbit の CGMS-A ビットを	
			設定します。	

2010-09-10	
制定	改正

MN86	MN864773A						
全ページ	ページ						
-	216						

Audio Clock Recovery (ACR) Registers

HDMI 規格では、オーディオ再生用のマスタクロックを直接送信する代わりに、Data Island Packet 中に周波数情報をエンコードして送信します。受信中のピクセルクロックとオーディオクロックの関係は、N および CTS の値から求められます。ピクセルクロックの周波数や、オーディオクロックが変化した場合には、N および CTS の値は更新されます。

Audio Clock Regeneration Control Register

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xE0	Reserved		CTSTHR		CRPALT	Reserved	FSALT	Reserved	0x00

Field	Bit	Туре	Description	Default
Reserved	7	R/W	Reserved	0
CTSTHR	6:4	R/W	CTS Threshold 0x60:0x42 bit2 CTSCHG 割り込みを発生させる CTS の変化量を設定します。 000: CTS が±1以上変化した時に割り込みを発生 001: CTS が±2以上変化した時に割り込みを発生 010: CTS が±4以上変化した時に割り込みを発生 011: CTS が±8以上変化した時に割り込みを発生 100: CTS が±16以上変化した時に割り込みを発生 101: CTS が±32以上変化した時に割り込みを発生 111: CTS が±64以上変化した時に割り込みを発生 111: CTS が±128以上変化した時に割り込みを発生 111: CTS が±128以上変化した時に割り込みを	000
CRPALT	3	R/W	N/CTS Value Alternate. N/CTS 値を受信した ACR パケットの値(H/W 値)、あるいはレジスタに書き込まれた値(S/W 値)のいずれを使用するか選択します。 0: H/W 値を選択(デフォルト) ACR01P ~ ACR06Pを使用 1: S/W 値を選択 NSWVAL[19:0]/CTSSWVAL[19:0]を使用	0
Reserved	2	R/W	Reserved	0
FSALT	1	R/W	Audio Sample Frequency Alternate. オーディオサンプリング周波数 Fs の値をハードウエアで検知した値(H/W 値)、あるいはレジスタに書き込まれた値(S/W 値)のいずれを使用するか選択します。 0: H/W 値を選択(デフォルト) HWFS[3:0]を使用 1: S/W 値を選択 SWFS[3:0]を使用	0
Reserved	0	R/W	Reserved	0

MN86	64773A
全ページ	ページ
-	217

Sampling Frequency(Fs) Control Register

_	<u>sampiin</u>	g i requeilo	, (i o) oo	110101110	giotoi						
	Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
	0x62	0xE1		Rese	erved			SWFS	[3:0]		0x02
Ī	0x62	0xE2		Rese	erved			HWFS	S[3:0]	•	0x0F

		_		
Field	Bit	Туре	Description	Default
Reserved	7:4	R/W	Reserved	0000
SWFS	3:0	R/W	Software Audio Sampling Frequency (Fs).	0010
			オーディオサンプリング周波数を設定します。	
			0000: 44.1 kHz	
			0010: 48 kHz(デフォルト)	
			0011: 32 kHz	
			1000: 88.2 kHz	
			1001: 768 kHz	
			1010: 96 kHz	
			1100: 176.4 kHz	
			1110: 192 kHz	
			上記以外: Reserved	
			FSALT[0x62:0xE0]=1 の時に選択されます。	
Reserved	7:4	R	Reserved	0000
HWFS	3:0	R	Hardware Audio Sampling Frequency (Fs).	1111
			受信したオーディオサンプリング周波数を示します。	
			この値は受信したチャネルステータスビット	
			(IEC60958 規格)の Sampling Frequency ビットの	
			値と同値です。	
			0000: 44.1 kHz	
			0010: 48 kHz	
			0011: 32 kHz	
			1000: 88.2 kHz	
			1001: 768 kHz	
			1010: 96 kHz	
			1100: 176.4 kHz	
			1110: 192 kHz	
			上記以外: Reserved(デフォルト)	
			FSALT[0x62:0xE0]=0 の時に選択されます	

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	218

N/CTS Parameter Software Control Register

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x62	0xE4				NSWV	AL[7:0]				0x00
0x62	0xE5				NSWVA	L[15:8]				0x00
0x62	0xE6		Rese	erved			NSWVAI	L[19:16]		0x00
0x62	0xE7				Rese	rved				0x00
0x62	0xE8				CTSSW\	/AL[7:0]				0x00
0x62	0xE9			(CTSSWV	'AL[15:8]				0x00
0x62	0xEA		Rese	erved		С	TSSWV	AL[19:16]	0x00
0x62	0xEB-FF				Rese	rved				0x00

Field	Bit	Туре	Description	Default
NSWVAL	19:0	R/W	Software set Parameter N.	0x00000
			パラメータNを設定します。	
			CRPALT[0x62:0xE0]=1 の時に選択されます。	
Reserved	7:4	R/W	Reserved	0000
CTSSWVAL	19:0	R/W	Software set Parameter CTS.	0x00000
			パラメータ CTS を設定します。	
			CRPALT[0x62:0xE0]=1 の時に選択されます。	
Reserved	7:4	R/W	Reserved	0000

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	219

4.3 Slave Address 0x66: Data Island Packet データアイランドパケット

受信したデータアイランドパケットを格納するレジスタ群です。

4.3.1 Audio Sample Packet Header Register Set: オーディオサンプルパケットヘッダ

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x00				ASP00	H [7:0]				0x00
0x66	0x01				ASP01	H [7:0]				0x00
0x66	0x02				ASP02	H [7:0]				0x00
0x66	0x03	ASPERR	TVO301 VOO		ASPSER	ASPS3E	ASPS2E	ASPS1E	ASPS0E	0x00

Audio Sample Packet を受信した場合に設定されるレジスタです。このレジスタは Audio Sample Packet を受信する毎に更新されます。

Field	Bit	Туре	Description	Default
ASP00H	7:0	R/W	Audio Sample Packet Header Byte 0-2	0x00
ASP01H			Audio Sample Packet の HB0 ~ HB2 の値	0x00
ASP02H			が出力されます。Packet Type の値が 0x02 の時	0x00
			にのみ、更新されます。	
ASPERR	7	R/W	Audio Sample Packet BCH Error	0
			受信したパケットに BCH エラーが発生した場合、	
			1 にセットされます。正常パケットを受信した時にク	
			リアされます。	
Reserved	6:5	R/W	Reserved	00
ASPSER	4	R/W	Audio Sample Subpacket BCH Error	0
			受信したサブパケットに BCH エラーが発生した	
			場合、1 にセットされます。正常パケットを受信した	
			時にクリアされます。	
ASPS3E	3:0	R/W	Audio Sample Subpacket n BCH Error	0000
ASPS2E			受信したサブパケット0~3にBCHエラーが発生	
ASPS1E			した場合、1 にセットされます。正常パケットを受信	
ASPS0E			した時にクリアされます。	

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	220

4.3.2 One Bit Audio Sample Packet Header Register Set: DSD パケットヘッダ

Slave	Offset	7	6	5	4	3	2	1	0	Default
Addr	Addr	·		'						
0x66	0x04				DSD00)H [7:0]				0x00
0x66	0x05				DSD01	H [7:0]				0x00
0x66	0x06				DSD02	2H [7:0]				0x00
0x66	0x07	DSDERR	TVC9CLACA		DSDSER	DSDS3E	DSDS2E	DSDS1E	DSDS0E	0x00

One Bit Audio Sample Packet を受信した場合に設定されるレジスタです。 このレジスタは One Bit Audio Sample Packet を受信する毎に更新されます。

Field	Bit	Туре	Description	Default
DSD00H	7:0	R/W	DSD Packet Header Byte 0-2	0x00
DSD01H			DSD Packet の HB0 ~ HB2 の値が出力され	0x00
DSD02H			ます。Packet Type の値が 0x07 の時にのみ、更	0x00
			新されます。	
DSDERR	7	R/W	DSD Packet BCH Error	0
			受信したパケットに BCH エラーが発生した場合、	
			1 にセットされます。正常パケットを受信した時にク	
			リアされます。	
Reserved	6:5	R/W	Reserved	00
DSDSER	4	R/W	DSD Subpacket BCH Error	0
			受信したサブパケットに BCH エラーが発生した	
			場合、1 にセットされます。正常パケットを受信した	
			時にクリアされます。	
DCDC2E				0000
DSDS3E	3:0	R/W	DSD Subpacket n BCH Error	0000
DSDS3E DSDS2E	3:0	R/W	DSD Subpacket n BCH Error 受信したサブパケット0 ~ 3にBCHエラーが発	0000
	3:0	R/W	•	0000

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	221

4.3.3 DST Audio Sample Packet Header Register Set: DST パケットヘッダ

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x08				DST00	H [7:0]				0x00
0x66	0x09				DST01	H [7:0]				0x00
0x66	0x0A				DST02	2H [7:0]				0x00
0x66	0x0B	DSTERR	I VOSCI VOS	2	DSTSER	DSTS3E	DSTS2E	DSTS1E	DSTS0E	0x00

DST Audio Sample Packet を受信した場合に設定されるレジスタです。このレジスタは DST Audio Sample Packet を受信する毎に更新されます。

Field	Bit	Туре	Description	Default
DST00H	7:0	R/W	DST Packet Header Byte 0-2	0x00
DST01H			DST Packet の HB0 ~ HB2 の値が出力され	0x00
DST02H			ます。Packet Type の値が 0x08 の時にのみ、更	0x00
			新されます。	
DSTERR	7	R/W	DST Packet BCH Error	0
			受信したパケットに BCH エラーが発生した場合、	
			1 にセットされます。正常パケットを受信した時にク	
			リアされます。	
Reserved	6:5	R/W	Reserved	00
DSTSER	4	R/W	DST Subpacket BCH Error	0
			受信したサブパケットに BCH エラーが発生した	
			場合、1 にセットされます。正常パケットを受信した	
			時にクリアされます。	
DSTS3E	3:0	R/W	DST Subpacket n BCH Error	0000
DSTS2E			受信したサブパケットO ~ 3にBCHエラーが発	
DSTS1E			生した場合、1 にセットされます。正常パケットを受	
DSTS0E			信した時にクリアされます。	

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	222

4.3.4 High Bitrate Audio Stream Packet Header Register Set: HBR パケットヘッダ

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x0C				HBR00)H [7:0]				0x00
0x66	0x0D				HBR01	H [7:0]				0x00
0x66	0x0E				HBR02	2H [7:0]				0x00
0x66	0x0F	HBRERR	TVO301 VOO	2	HBRSER	HBRS3E	HBRS2E	HBRS1E	HBRS0E	0x00

High Bitrate Audio Stream Packet を受信した場合に設定されるレジスタです。このレジスタは High Bitrate Audio Stream Packet を受信する毎に更新されます。

Field	Bit	Туре	Description	Default
HBR00H	7:0	R/W	HBR Packet Header Byte 0-2	0x00
HBR01H			HBR Packet の HB0 ~ HB2 の値が出力され	0x00
HBR02H			ます。Packet Type の値が 0x09 の時にのみ、更	0x00
			新されます。	
HBRERR	7	R/W	HBR Packet BCH Error	0
			受信したパケットに BCH エラーが発生した場合、	
			1 にセットされます。正常パケットを受信した時にク	
			リアされます。	
Reserved	6:5	R/W	Reserved	00
HBRSER	4	R/W	HBR Subpacket BCH Error	0
			受信したサブパケットに BCH エラーが発生した	
			場合、1 にセットされます。正常パケットを受信した	
			時にクリアされます。	
HBRS3E	3:0	R/W	HBR Subpacket n BCH Error	0000
HBRS2E			受信したサブパケットO ~ 3にBCHエラーが発	
HBRS1E			生した場合、1 にセットされます。正常パケットを受	
HBRS0E			信した時にクリアされます。	

2010-09-10
制定改

MN864773A								
全ページ ページ								
-	223							

4.3.5 Audio Clock Regeneration Packet Register Set: N/CTS

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x20				ACR00	H [7:0]				0x00
0x66	0x21				ACR01	H [7:0]				0x00
0x66	0x22				ACR02	2H [7:0]				0x00
0x66	0x23	ACRERR	Reserved		ACRSER	ACRS1E ACRS2E ACRS3E			ACRS0E	0x00
0x66	0x24		ACR00P [7:0]						0x00	
0x66	0x25		ACR01P [7:0]						0x00	
0x66	0x26				ACR02	2P [7:0]				0x00
0x66	0x27		ACR03P [7:0]					0x00		
0x66	0x28		ACR04P [7:0]					0x00		
0x66	0x29		ACR05P [7:0]						0x00	
0x66	0x2A		ACR06P [7:0]						0x00	
0x66	0x2B-2F				Rese	erved				0x00

Audio Clock Regeneration Packet (N/CTS)を受信した場合に設定されるレジスタです。

Field	Bit	Туре	Description	Default
ACR00H-	7:0	R/W	ACR Header Byte 0-2	0x00
ACR02H			Audio Clock Regeneration Packet の HB0	0x00
			~ HB2 の値が出力されます。Packet Type の値	0x00
			が 0x01 の時にのみ、更新されます。	
ACRERR	7	R/W	ACR Packet BCH Error	0
			受信したパケットに BCH エラーが発生した場合、	
			1 にセットされます。正常パケットを受信した時にク	
			リアされます。	
Reserved	6:5	R/W	Reserved	00
ACRSER	4	R/W	ACR Subpacket BCH Error	0
			受信したサブパケットに BCH エラーが発生した	
			場合、1 にセットされます。正常パケットを受信した	
			時にクリアされます。	
ACRS3E	3:0	R/W	ACR Subpacket n BCH Error	0000
ACRS2E			受信したサブパケットO ~ 3にBCHエラーが発	
ACRS1E			生した場合、1 にセットされます。正常パケットを受	
ACRS0E			信した時にクリアされます。	
ACR00P-	7:0	R/W	Packet Data Bytes 0-6	0x00
ACR06P			サブパケットのデータ SB0-6 の値が出力されま	
			す。	

2010-09-10	
制定	改 正

MN864773A								
全ページ ページ								
-	224							

4.3.6 General Control Packet Register Set: GCP

7,5,0	O O I I O I GI	ar control i doket register cet; con								
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x30				GCP00)H [7:0]				0x00
0x66	0x31				GCP01	H [7:0]				0x00
0x66	0x32				GCP02	2H [7:0]				0x00
0x66	0x33	GCPERR	Reserved		GCPS1E GCPS3E GCPSER GCPSER				GCPS0E	0x00
0x66	0x34		GCP00P [7:0]						0x00	
0x66	0x35		GCP01P [7:0]						0x00	
0x66	0x36		GCP02P [7:0]						0x00	
0x66	0x37		GCP03P [7:0]				0x00			
0x66	0x38		GCP04P [7:0]					0x00		
0x66	0x39		GCP05P [7:0]					0x00		
0x66	0x3A				GCP06	SP [7:0]				0x00
0x66	0x3B-3F				Rese	erved				0x00

General Control Packet(GCP)を受信した場合に設定されるレジスタです。

Field	Bit	Туре	Description	Default
GCP00H-	7:0	R/W	GCP Header Byte 0-2	0x00
GCP02H			General Control Packet の HB0 ~ HB2 の値	0x00
			が出力されます。Packet Type の値が 0x03 の時	0x00
			にのみ、更新されます。	
GCPERR	7	R/W	GCP Packet BCH Error	0
			受信したパケットに BCH エラーが発生した場合、	
			1 にセットされます。正常パケットを受信した時にク	
			リアされます。	
Reserved	6:5	R/W	Reserved	00
GCPSER	4	R/W	GCP Subpacket BCH Error	0
			受信したサブパケットに BCH エラーが発生した	
			場合、1 にセットされます。正常パケットを受信した	
			時にクリアされます。	
GCPS3E	3:0	R/W	GCP Subpacket n BCH Error	0000
GCPS2E			受信したサブパケットO ~ 3にBCHエラーが発	
GCPS1E			生した場合、1 にセットされます。正常パケットを受	
GCPS0E			信した時にクリアされます。	
GCP00P-	7:0	R/W	Packet Data Bytes 0-6	0x00
GCP06P			サブパケットのデータ SB0-6 の値が出力されま	
			す。GCP00P[0]が Set_AVMUTE、GCP00P[4]	
			が Clear_AVMUTE です。	

2010-09-10	
制定	改 正

MN864773A							
全ページ ページ							
-	225						

4.3.7 Audio Content Protection Packet Register Set: ACP パケット

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x40		ACP00H [7:0]							
0x66	0x41		ACP01H [7:0]							0x00
0x66	0x42				ACP02	2H [7:0]				0x00
0x66	0x43	ACPERR	TVO SOLVOO	Reserved		ACPS3E	ACPS2E	ACPS1E	ACPS0E	0x00
0x66	0x44				ACP0	OP[7:0]				0x00
0x66	0x45				ACP0	1P[7:0]				0x00
0x66	0x46				ACP02	2P[7:0]				0x00
0x66	0x47				ACP0	3P[7:0]				0x00
0x66	0x48				ACP0	4P[7:0]				0x00
0x66	0x49				ACP0	5P[7:0]				0x00
0x66	0x4A		ACP06P[7:0]							0x00
0x66	0x4B		ACP07P[7:0]						0x00	
0x66	0x4C		ACP08P[7:0]						0x00	
0x66	0x4D		ACP09P[7:0]						0x00	
0x66	0x4E					OP[7:0]				0x00
0x66	0x4F				ACP1					0x00
0x66	0x50					2P[7:0]				0x00
0x66	0x51				ACP1					0x00
0x66	0x52				ACP1					0x00
0x66	0x53				ACP1					0x00
0x66	0x54				ACP1					0x00
0x66	0x55				ACP1	7P[7:0]				0x00
0x66	0x56				ACP18	3P[7:0]				0x00
0x66	0x57		ACP19P[7:0]							0x00
0x66	0x58		ACP20P[7:0]							0x00
0x66	0x59		ACP21P[7:0]						0x00	
0x66	0x5A		ACP22P[7:0]						0x00	
0x66	0x5B		ACP23P[7:0]						0x00	
0x66	0x5C		ACP24P[7:0]							0x00
0x66	0x5D					5P[7:0]				0x00
0x66	0x5E					6P[7:0]				0x00
0x66	0x5F				ACP2	7P[7:0]				0x00

Audio Content Protection Packet(ACP)を受信した場合に設定されるレジスタです。

2010-09-10	
制定	改 正

MN864773A								
全ページ ページ								
-	226							

Field	Bit	Туре	Description	Default
ACP00H	7:0	R/W	ACP Header Byte 0 ACP Packet の Packet Type を設定します。通 常デフォルト値のままで使用して下さい。	0x04
ACP01H- ACP02H	7:0	R/W	ACP Header Byte 1-2 ACP PacketのHB1 ~ HB2の値が出力されます。	0x00 0x00
ACPERR	7	R/W	ACP Packet BCH Error 受信したパケットに BCH エラーが発生した場合、 1にセットされます。正常パケットを受信した時にクリアされます。	0
Reserved	6:5	R/W	Reserved	00
ACPSER	4	R/W	ACP Subpacket BCH Error 受信したサブパケットに BCH エラーが発生した 場合、1にセットされます。正常パケットを受信した 時にクリアされます。	0
ACPS3E ACPS2E ACPS1E ACPS0E	3:0	R/W	ACP Subpacket n BCH Error 受信したサブパケット0 ~ 3 に BCH エラーが発 生した場合、1 にセットされます。正常パケットを受 信した時にクリアされます。	0000
ACP00P- ACP27P	7:0	R/W	Packet Bytes 0-27 Packet contents のデータPB0-27 の値が出力されます。	0x00

ACP00H に設定される Packet Type のパケットを受信するので、ACP00H に受信したい Packet Type を設定すれば、ACP Packet 以外を受信することも可能です。 デフォルトでは ACP Packet を受信します

2010-09-10	
制定	改 正

MN864773A							
全ページ	ページ						
-	227						

4.3.8 ISRC1 Packet Register Set: ISRC1 パケット

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x60		ISA00H [7:0]							0x05
0x66	0x61		ISA01H [7:0]							0x00
0x66	0x62				ISA02	H [7:0]				0x00
0x66	0x63	ISAERR	TXCGCT VCG	Reserved		ISAS3E	ISAS2E	ISAS1E	ISAS0E	0x00
0x66	0x64				ISA00	P[7:0]				0x00
0x66	0x65				ISA01	P[7:0]				0x00
0x66	0x66				ISA02	P[7:0]				0x00
0x66	0x67				ISA03	P[7:0]				0x00
0x66	0x68				ISA04	P[7:0]				0x00
0x66	0x69		ISA05P[7:0]						0x00	
0x66	0x6A		ISA06P[7:0]							0x00
0x66	0x6B		ISA07P[7:0]							0x00
0x66	0x6C		ISA08P[7:0]						0x00	
0x66	0x6D	ISA09P[7:0]						0x00		
0x66	0x6E	ISA10P[7:0]						0x00		
0x66	0x6F		ISA11P[7:0]							0x00
0x66	0x70		ISA12P[7:0]						0x00	
0x66	0x71		ISA13P[7:0]						0x00	
0x66	0x72		ISA14P[7:0]						0x00	
0x66	0x73				ISA15					0x00
0x66	0x74				ISA16	P[7:0]				0x00
0x66	0x75				ISA17	P[7:0]				0x00
0x66	0x76		ISA18P[7:0]						0x00	
0x66	0x77		ISA19P[7:0]						0x00	
0x66	0x78	ISA20P[7:0]						0x00		
0x66	0x79	ISA21P[7:0]						0x00		
0x66	0x7A	ISA22P[7:0]						0x00		
0x66	0x7B	ISA23P[7:0]						0x00		
0x66	0x7C	ISA24P[7:0]						0x00		
0x66	0x7D	ISA25P[7:0]						0x00		
0x66	0x7E	ISA26P[7:0]						0x00		
0x66	0x7F	ISA27P[7:0]						0x00		

ISRC1 Packet を受信した場合に設定されるレジスタです。

2010-09-10	
制定	改 正

MN864773A							
全ページ	ページ						
-	228						

Field	Bit	Туре	Description	Default
ISA00H	7:0	R/W	ISRC1 Header Byte 0 ISRC1 Packet の Packet Type を設定します。 通常デフォルト値のままで使用して下さい。	0x05
ISA01H- ISA02H	7:0	R/W	ISRC1 Header Byte 1-2 ISRC1 Packet の HB1 ~ HB2 の値が出力されます。	0x00 0x00
ISAERR	7	R/W	ISRC1 Packet BCH Error 受信したパケットに BCH エラーが発生した場合、 1にセットされます。正常パケットを受信した時にクリアされます。	0
Reserved	6:5	R/W	Reserved	00
ISASER	4	R/W	ISRC1 Subpacket BCH Error 受信したサブパケットに BCH エラーが発生した 場合、1にセットされます。正常パケットを受信した 時にクリアされます。	0
ISAS3E ISAS2E ISAS1E ISAS0E	3:0	R/W	ISRC1 Subpacket n BCH Error 受信したサブパケット0 ~ 3にBCH エラーが発生した場合、1にセットされます。正常パケットを受信した時にクリアされます。	0000
ISA00P- ISA27P	7:0	R/W	Packet Bytes 0-27 Packet contents のデータPB0-27 の値が出力されます。	0x00

ISA00H に設定される Packet Type のパケットを受信するので、ISA00H に受信したい Packet Type を設定すれば、ISRC1 Packet 以外を受信することも可能です。 デフォルトでは ISRC1 Packet を受信します。

2010-09-10	
制定	改 正

MN864773A							
全ページ	ページ						
-	229						

4.3.9 ISRC2 Packet Register Set: ISRC2 パケット

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0x80		ISB00H [7:0]							0x06
0x66	0x81		ISB01H [7:0]							0x00
0x66	0x82				ISB02	H [7:0]				0x00
0x66	0x83	ISBERR		Reserved	ISBSER	ISBS3E	ISBS2E	ISBS1E	ISBS0E	0x00
0x66	0x84				ISB00	P[7:0]				0x00
0x66	0x85				ISB01	P[7:0]				0x00
0x66	0x86				ISB02	P[7:0]				0x00
0x66	0x87				ISB03	3P[7:0]				0x00
0x66	0x88				ISB04	P[7:0]				0x00
0x66	0x89		ISB05P[7:0]							0x00
0x66	A8x0		ISB06P[7:0]							0x00
0x66	0x8B		ISB07P[7:0]							
0x66	0x8C		ISB08P[7:0]							0x00
0x66	0x8D		ISB09P[7:0]							0x00
0x66	0x8E		ISB10P[7:0]							0x00
0x66	0x8F					P[7:0]				0x00
0x66	0x90					P[7:0]				0x00
0x66	0x91		ISB13P[7:0]							0x00
0x66	0x92					P[7:0]				0x00
0x66	0x93					5P[7:0]				0x00
0x66	0x94					SP[7:0]				0x00
0x66	0x95					'P[7:0]				0x00
0x66	0x96					3P[7:0]				0x00
0x66	0x97		ISB19P[7:0]							0x00
0x66	0x98		ISB20P[7:0]							0x00
0x66	0x99		ISB21P[7:0]							0x00
0x66	0x9A		ISB22P[7:0]							0x00
0x66	0x9B		ISB23P[7:0]							0x00
0x66	0x9C		ISB24P[7:0]							0x00
0x66	0x9D		ISB25P[7:0]							0x00
0x66	0x9E		ISB26P[7:0]							0x00
0x66	0x9F	ISB27P[7:0]							0x00	

ISRC2 Packet を受信した場合に設定されるレジスタです。

2010-09-10	
制定	改 正

MN864773A							
全ページ	ページ						
-	230						

Field	Bit	Туре	Description	Default
ISB00H	7:0	R/W	ISRC2 Header Byte 0	0x06
			ISRC2 Packet の Packet Type を設定します。	
			通常デフォルト値のままで使用して下さい。	
ISB01H-	7:0	R/W	ISRC2 Header Byte 1-2	0x00
ISB02H			ISRC2 Packet の HB1 ~ HB2 の値が出力さ	0x00
			れます。	
ISBERR	7	R/W	ISRC2 Packet BCH Error	0
			受信したパケットにBCHエラーが発生した場合、	
			1 にセットされます。正常パケットを受信した時にク	
			リアされます。	
Reserved	6:5	R/W	Reserved	00
ISBSER	4	R/W	ISRC2 Subpacket BCH Error	0
			受信したサブパケットに BCH エラーが発生した	
			場合、1 にセットされます。正常パケットを受信した	
			時にクリアされます。	
ISBS3E	3:0	R/W	ISRC2 Subpacket n BCH Error	0000
ISBS2E			受信したサブパケットO ~ 3にBCHエラーが発	
ISBS1E			生した場合、1 にセットされます。正常パケットを受	
ISBS0E			信した時にクリアされます。	
ISB00P-	7:0	R/W	Packet Bytes 0-27	0x00
ISB27P			Packet contents のデータPB0-27 の値が出力さ	
			れます。	

ISB00H に設定される Packet Type のパケットを受信するので、ISB00H に受信したい Packet Type を設定すれば、ISRC2 Packet 以外を受信することも可能です。 デフォルトでは ISRC2 Packet を受信します。

2010-09-10	
制定	改 正

MN864773A						
全ページ	ページ					
-	231					

4.3.10 Gamut Metadata Packet Register Set: Gamut Metadata パケット

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0xA0		GMT00H [7:0]						0x0A	
0x66	0xA1		GMT01H [7:0]					0x00		
0x66	0xA2				GMT02	2H [7:0]				0x00
0x66	0xA3	GMTERR		Reserved	GMTSER	GMTS3E	GMTS2E	GMTS1E	GMTS0E	0x00
0x66	0xA4				GMT0	0P[7:0]				0x00
0x66	0xA5				GMT0	1P[7:0]				0x00
0x66	0xA6				GMT0	2P[7:0]				0x00
0x66	0xA7				GMT0	3P[7:0]				0x00
0x66	0xA8				GMT0	4P[7:0]				0x00
0x66	0xA9		GMT05P[7:0]						0x00	
0x66	0xAA		GMT06P[7:0]							0x00
0x66	0xAB		GMT07P[7:0]							0x00
0x66	0xAC		GMT08P[7:0]							0x00
0x66	0xAD		GMT09P[7:0]						0x00	
0x66	0xAE		GMT10P[7:0]						0x00	
0x66	0xAF		GMT11P[7:0]						0x00	
0x66	0xB0		GMT12P[7:0]						0x00	
0x66	0xB1		GMT13P[7:0]						0x00	
0x66	0xB2					4P[7:0]				0x00
0x66	0xB3					5P[7:0]				0x00
0x66	0xB4					6P[7:0]				0x00
0x66	0xB5					7P[7:0]				0x00
0x66	0xB6					8P[7:0]				0x00
0x66	0xB7		GMT19P[7:0]						0x00	
0x66	0xB8		GMT20P[7:0]						0x00	
0x66	0xB9		GMT21P[7:0]						0x00	
0x66	0xBA		GMT22P[7:0]						0x00	
0x66	0xBB	GMT23P[7:0]						0x00		
0x66	0xBC	GMT24P[7:0]						0x00		
0x66	0xBD	GMT25P[7:0]						0x00		
0x66	0xBE		GMT26P[7:0]						0x00	
0x66	0xBF	GMT27P[7:0]						0x00		

Gamut Metadata Packet を受信した場合に設定されるレジスタです。

2010-09-10	
制定	改 正

MN864773A							
全ページ	ページ						
-	232						

Field	Bit	Туре	Description	Default
GMT00H	7:0	R/W	Gamut Header Byte 0 Gamut Packet の Packet Type を設定します。 通常デフォルト値のままで使用して下さい。	0x0A
GMT01H- GMT02H	7:0	R/W	Gamut Header Byte 1-2 Gamut Packet の HB1 ~ HB2 の値が出力されます。	0x00 0x00
GMTERR	7	R/W	Gamut Packet BCH Error 受信したパケットに BCH エラーが発生した場合、 1 にセットされます。正常パケットを受信した時にクリアされます。	0
Reserved	6:5	R/W	Reserved	00
GMTSER	4	R/W	Gamut Subpacket BCH Error 受信したサブパケットに BCH エラーが発生した 場合、1 にセットされます。正常パケットを受信した 時にクリアされます。	0
GMTS3E GMTS2E GMTS1E GMTS0E	3:0	R/W	Gamut Subpacket n BCH Error 受信したサブパケット0 ~ 3 に BCH エラーが発 生した場合、1 にセットされます。正常パケットを受 信した時にクリアされます。	0000
GMT00P- GMT27P	7:0	R/W	Packet Bytes 0-27 Packet contents のデータPB0-27 の値が出力されます。	0x00

GMT00H に設定される Packet Type のパケットを受信するので、GMT00H に受信したい Packet Type を設定すれば、Gamut Packet 以外を受信することも可能です。デフォルトでは Gamut Packet を受信します。

2010-09-10	
制定	改 正

MN864773A						
全ページ	ページ					
-	233					

4.3.11 Free Packet Register Set: フリーパケット

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x66	0xE0				FRE00	H [7:0]				0xFF
0x66	0xE1		FRE01H [7:0]						0x00	
0x66	0xE2				FRE02	2H [7:0]				0x00
0x66	0xE3	FREERR	Reserved	FREVER	FRESER	FRES3E	FRES2E	FRES1E	FRES0E	0x00
0x66	0xE4					OP[7:0]				0x00
0x66	0xE5				FRE0	1P[7:0]				0x00
0x66	0xE6				FRE02	2P[7:0]				0x00
0x66	0xE7				FRE03	3P[7:0]				0x00
0x66	0xE8				FRE04	4P[7:0]				0x00
0x66	0xE9		FRE05P[7:0]							0x00
0x66	0xEA		FRE06P[7:0]							0x00
0x66	0xEB		FRE07P[7:0]							0x00
0x66	0xEC		FRE08P[7:0]							0x00
0x66	0xED		FRE09P[7:0]							0x00
0x66	0xEE		FRE10P[7:0]							0x00
0x66	0xFF				FRE1					0x00
0x66	0xF0				FRE12	2P[7:0]				0x00
0x66	0xF1		FRE13P[7:0]							0x00
0x66	0xF2		FRE14P[7:0]							0x00
0x66	0xF3				FRE1	5P[7:0]				0x00
0x66	0xF4					6P[7:0]				0x00
0x66	0xF5				FRE1	7P[7:0]				0x00
0x66	0xF6				FRE18	3P[7:0]				0x00
0x66	0xF7		FRE19P[7:0]						0x00	
0x66	0xF8		FRE20P[7:0]						0x00	
0x66	0xF9		FRE21P[7:0]						0x00	
0x66	0xFA		FRE22P[7:0]						0x00	
0x66	0xFB		FRE23P[7:0]						0x00	
0x66	0xFC	FRE24P[7:0]						0x00		
0x66	0xFD	FRE25P[7:0]						0x00		
0x66	0xFE		FRE26P[7:0]						0x00	
0x66	0xFF		FRE27P[7:0]							0x00

任意のパケットを受信します。

2010-09-10	
制定	改 正

MN864773A							
全ページ	ページ						
-	234						

Field	Bit	Туре	Description	Default
FRE00H	7:0	R/W	Free Packet Header Byte 0 受信したい Packet Type の値を設定します。	0xFF
			存在しない Packet Type を設定すれば、	
			パケットの受信を行いません(デフォルト)。	
FRE01H-	7:0	R/W	Free Packet Header Byte 1-2	0x00
FRE02H			Free Packet の HB1 ~ HB2 の値が出力され	0x00
			ます。Packet Type の値が FRE00H に設定した 値に等しい時にのみ、更新されます。	
FREERR	7	R/W	個に守い時にのめ、更新されます。 Free Packet BCH Error	0
INCLINI	'	10, 00	ではいてもの	o l
			1にセットされます。正常パケットを受信した時にク	
			リアされます。	
Reserved	6	R/W	Reserved	0
FREVER	5	R/W	Free Subpacket Detect using Version Number	0
			パケットの受信条件を FREOOH のみとするか、	
			FRE00H と FRE01H にするかを切り替えます。 0: 受信したパケットの HB0 が FRE00H に	
			等しい時、そのパケットを受信し格納します。	
			1: 受信したパケットの HBO が FREOOH に	
			HB1 が FRE01H に等しい時、	
			そのパケットを受信し格納します。	
FRESER	4	R/W	Free Subpacket BCH Error	0
			受信したサブパケットに BCH エラーが発生した	
			場合、1 にセットされます。正常パケットを受信した	
EDEGGE	0.0	D / 114/	時にクリアされます。	2000
FRES3E FRES2E	3:0	R/W	Free Subpacket n BCH Error 受信したサブパケット0 ~ 3 に BCH エラーが発	0000
FRES1E			生した場合、1 にセットされます。正常パケットを受	
FRES0E			住した時にクリアされます。	
FRE00P-	7:0	R/W	Packet Bytes 0-27	0x00
FRE27P			Packet contents のデータ PB0-27 の値が出力さ	
			れます。	

2010-09-10	
制定	改 正

MN864773A							
全ページ ページ							
-	235						

4.4 Slave Address 0x68: InfoFrame Packet InfoFrame パケット

受信した InfoFrame パケットを格納するレジスタ群です。

4 . 4 . 1 Vendor-Specific InfoFrame

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x68	0x00		VSP00H [7:0]							0x81
0x68	0x01		VSP01H [7:0]						0x00	
0x68	0x02		VSP02H [7:0]						0x00	
0x68	0x03	VSPERR	VSPCER	VSPVER	VSPSER	VSPS3E	VSPS2E	VSPS1E	VSPS0E	0x00
0x68	0x04				VSPSU	JM[7:0]				0x00
0x68	0x05				VSP0	1P[7:0]				0x00
0x68	0x06				VSP02	2P[7:0]				0x00
0x68	0x07				VSP03	3P[7:0]				0x00
0x68	0x08				VSP04	4P[7:0]				0x00
0x68	0x09				VSP0	5P[7:0]				0x00
0x68	0x0A		VSP06P[7:0]							0x00
0x68	0x0B				VSP07	7P[7:0]				0x00
0x68	0x0C		VSP08P[7:0]						0x00	
0x68	0x0D				VSP09	P[7:0]				0x00
0x68	0x0E				VSP10	P[7:0]				0x00
0x68	0x0F				VSP1	IP[7:0]				0x00
0x68	0x10				VSP12	2P[7:0]				0x00
0x68	0x11				VSP13	3P[7:0]				0x00
0x68	0x12		VSP14P[7:0]						0x00	
0x68	0x13		VSP15P[7:0]						0x00	
0x68	0x14				VSP16	SP[7:0]				0x00
0x68	0x15				VSP17					0x00
0x68	0x16				VSP18					0x00
0x68	0x17				VSP19	P[7:0]				0x00
0x68	0x18		VSP20P[7:0]						0x00	
0x68	0x19		VSP21P[7:0]						0x00	
0x68	0x1A		VSP22P[7:0]						0x00	
0x68	0x1B				VSP2	3P[7:0]				0x00
0x68	0x1C		VSP24P[7:0]						0x00	
0x68	0x1D		VSP25P[7:0]						0x00	
0x68	0x1E		VSP26P[7:0]						0x00	
0x68	0x1F		VSP27P[7:0]						0x00	

MN864773A							
全ページ ページ							
-	236						

HDMI Vendor-Specific InfoFrame 以外の Vendor-Specific InfoFrame を受信した場合に設定されるレジスタです。

Field	Bit	Туре	Description	Default
VSP00H	7:0	R/W	Vendor-Specific InfoFrame Header Byte 0	0x81
			Vendor-Specific InfoFrame の Packet Type を	
			設定します。通常デフォルト値のままで使用して下	
			さい。	
VSP01H-	7:0	R/W	Vendor-Specific InfoFrame Header Byte 1-2	0x00
VSP02H			Vendor-Specific InfoFrame の HB1 ~ HB2	0x00
			の値が出力されます。	
VSPERR	7	R/W	Vendor-Specific InfoFrame Error	0
			受信したパケットにエラーが発生した場合、1に	
			セットされます。正常パケットを受信した時にクリア	
			 されます。	
VSPCER	6	R/W	Vendor-Specific InfoFrame Checksum Error	0
			受信したパケットにチェックサムエラーが発生し	
			た場合、1 にセットされます。正常パケットを受信し	
			た時にクリアされます。	
VSPVER	5	R/W	Vendor-Specific InfoFrame Detect	0
			using Version Number	
			パケットの受信条件を VSP00H のみとするか、	
			VSP00H と VSP01H にするかを切り替えます。	
			0: 受信したパケットの HB0 が VSP00H に	
			等しい時、そのパケットを受信し格納します。	
			1: 受信したパケットの HB0 が VSP00H に	
			HB1 が VSP01H に等しい時、	
			そのパケットを受信し格納します。	
VSPSER	4	R/W	Vendor-Specific InfoFrame Subpacket BCH	0
			Error	
			受信したサブパケットに BCH エラーが発生した	
			場合、1 にセットされます。正常パケットを受信した	
1/27227		5 (14)	時にクリアされます。	2000
VSPS3E	3:0	R/W	Vendor-Specific InfoFrame Subpacket n BCH	0000
VSPS2E			Error 受信したサブパケット 0~ 3 に BCH エラーが発	
VSPS1E VSPS0E				
VSPSUE			生した場合、1 にセットされます。正常パケットを受	
VSPSUM	7:0	R/W	信した時にクリアされます。 Checksum	0x00
VSPSUM	7.0	K / VV	Cnecksum 受信したチェックサムの値が出力されます。	UXUU
VSP01P-	7:0	R/W	文語したデェックリムの値が出力されます。 Packet Bytes 1-27	0x00
VSP01P- VSP27P	7.0	17 / ۷۷	Packet Bytes 1-27 Packet contents のデータ PB1-27 の値が出力さ	0.000
V 31 Z/F			「 racket contents の y — y r B1-27 の 値が 田 y j c l れます。	
	1		100,70	

VSP00H に設定される Packet Type のパケットを受信するので、VSP00H に受信したい Packet Type を設定すれば、Vendor-Specific InfoFrame 以外を受信することも可能です。デフォルトでは Vendor-Specific InfoFrame を受信します。

Vendor-Specific InfoFrame レジスタは以下の条件でリセットされます。(ハードリセット除く) 0x60_0x06 bit0 CFGRST=1 0x60_0x05 bit1 PKTRST=1

2010-09-10	
制定	改 正

MN864773A						
全ページ	ページ					
-	237					

0x60_0x41 bit0 LOCKDT の立上がり 0x62_0x30 bit1:0 DVISET[1:0]=10 状態から 00 or 01 書き込み HDMI モードから DVI モードへの遷移

VSP00H は のみでリセットされます。

VSP01H、VSP02H、VSPERR、VSPCER、VSPVER、VSPSER、VSPS3E-VSPS0E は、でリセットされません。

また、VSP01H、VSPVER は VSPVER=1 の場合、 、 でもリセットされません。

2010-09-10	
制定	改正

MN864773A							
全ページ	ページ						
-	238						

4.4.2 AVI InfoFrame

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x68	0x20		AVI00H [7:0]							0x82
0x68	0x21		AVI01H [7:0]							0x00
0x68	0x22				AVI02	H [7:0]				0x00
0x68	0x23	AVIERR	AVICER	AVIVER	AVISER	AVIS3E	AVIS2E	AVIS1E	AVIS0E	0x00
0x68	0x24				AVISU	M[7:0]				0x00
0x68	0x25				AVI01	P[7:0]				0x00
0x68	0x26				AVI02	P[7:0]				0x00
0x68	0x27				AVI03	P[7:0]				0x00
0x68	0x28				AVI04	P[7:0]				0x00
0x68	0x29				AVI05	P[7:0]				0x00
0x68	0x2A				AVI06	P[7:0]				0x00
0x68	0x2B		AVI07P[7:0]							0x00
0x68	0x2C		AVI08P[7:0]							0x00
0x68	0x2D		AVI09P[7:0]							0x00
0x68	0x2E				AVI10	P[7:0]				0x00
0x68	0x2F				AVI11	P[7:0]				0x00
0x68	0x30				AVI12	P[7:0]				0x00
0x68	0x31		AVI13P[7:0]							0x00
0x68	0x32				AVI14	P[7:0]				0x00
0x68	0x33				AVI15	P[7:0]				0x00
0x68	0x34		AVI16P[7:0]							0x00
0x68	0x35				AVI17	P[7:0]				0x00
0x68	0x36		AVI18P[7:0]							0x00
0x68	0x37				AVI19	P[7:0]				0x00
0x68	0x38		AVI20P[7:0]							0x00
0x68	0x39		AVI21P[7:0]							0x00
0x68	0x3A		AVI22P[7:0]						0x00	
0x68	0x3B				AVI23	P[7:0]				0x00
0x68	0x3C		AVI24P[7:0]						0x00	
0x68	0x3D		AVI25P[7:0]							0x00
0x68	0x3E		AVI26P[7:0]							0x00
0x68	0x3F		AVI27P[7:0]						0x00	

2010-09-10	
制定	改正

MN86	64773A
全ページ	ページ
-	239

AVI InfoFrame を受信した場合に設定されるレジスタです。

Field	Bit	Туре	Description	Default
AVI00H	7:0	R/W	AVI InfoFrame Header Byte 0	0x82
			AVI InfoFrame の Packet Type を設定します。	
			通常デフォルト値のままで使用して下さい。	
AVI01H-	7:0	R/W	AVI InfoFrame Header Byte 1-2	0x00
AVI02H			AVI InfoFrame の HB1 ~ HB2 の値が出力さ	0x00
			れます。	
AVIERR	7	R/W	AVI InfoFrame Error	0
			受信したパケットにエラーが発生した場合、1 に	
			セットされます。正常パケットを受信した時にクリア	
			されます。	
			ヘッダエラーの場合は1にセットされません。	_
AVICER	6	R/W	AVI InfoFrame Checksum Error	0
			受信したパケットにチェックサムエラーが発生し	
			た場合、1 にセットされます。正常パケットを受信し	
			た時にクリアされます。	
			ヘッダエラーの場合は1にセットされません。	
AVIVER	5	R/W	AVI InfoFrame Detect using Version Number	0
			パケットの受信条件を AVIOOH のみとするか、	
			AVIOOH と AVIO1H にするかを切り替えます。	
			0: 受信したパケットの HBO が AVIOOH に	
			等しい時、そのパケットを受信し格納します。	
			1: 受信したパケットの HBO が AVIOOH に	
			HB1 が AVI01H に等しい時、	
		- ///	そのパケットを受信し格納します。	
AVISER	4	R/W	AVI InfoFrame Subpacket BCH Error	0
			受信したサブパケットに BCH エラーが発生した	
			場合、1 にセットされます。正常パケットを受信した	
1) (1005		D (1)4/	時にクリアされます。	0000
AVIS3E	3:0	R/W	AVI InfoFrame Subpacket n BCH Error	0000
AVIS2E AVIS1E			受信したサブパケット0~3にBCHエラーが発	
AVISTE AVISOE			生した場合、1 にセットされます。正常パケットを受	
	7.0	D /\\	信した時にクリアされます。	0,00
AVISUM	7:0	R/W	Checksum 平信したエーックサムの値が出力されます	0x00
AVI01P-	7:0	R/W	受信したチェックサムの値が出力されます。 Packet Bytes 1-27	0x00
AVIOTP-	7:0	K/W	Packet Bytes 1-27 Packet contents のデータPB1-27 の値が出力さ	UXUU
AVIZ/P			Packet contents のテーダPB1-27 の他が出力されます。	
			1 いみ ソ 。	

AVIOOH に設定される Packet Type のパケットを受信するので、AVIOOH に受信したい Packet Type を設定すれば、AVI InfoFrame 以外を受信することも可能です。デフォルトでは AVI InfoFrame を受信します。

AVI InfoFrame レジスタは以下の条件でリセットされます。(ハードリセット除く)

0x60_0x06 bit0 CFGRST=1

0x60_0x05 bit1 PKTRST=1

0x60_0x41 bit0 LOCKDT の立上がり

MN86	64773A
全ページ	ページ
-	240

0x62_0x30 bit1:0 DVISET[1:0]=10 状態から 00 or 01 書き込み HDMI モードから DVI モードへの遷移

AVIOOH は のみでリセットされます。

AVIO1H、AVIO2H、AVIERR、AVICER、AVIVER、AVISER、AVIS3E-AVIS0E は、でリセットされません。

また、AVI01H、AVIVER は AVIVER=1 の場合、 、 でもリセットされません。

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	241

4.4.3 Source Product Descriptor InfoFrame

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x68	0x40				SPD00	H [7:0]				0x83
0x68	0x41				SPD01	H [7:0]				0x00
0x68	0x42				SPD02	H [7:0]				0x00
0x68	0x43	SPDERR	SPDCER	SPDVER	SPDSER	SPDS3E	SPDS2E	SPDS1E	SPDS0E	0x00
0x68	0x44				SPDSU	JM[7:0]				0x00
0x68	0x45				SPD0 ²	IP[7:0]				0x00
0x68	0x46				SPD02	2P[7:0]				0x00
0x68	0x47				SPD03	3P[7:0]				0x00
0x68	0x48				SPD04	1P[7:0]				0x00
0x68	0x49				SPD05					0x00
0x68	0x4A				SPD06					0x00
0x68	0x4B				SPD07					0x00
0x68	0x4C				SPD08					0x00
0x68	0x4D				SPD09					0x00
0x68	0x4E				SPD10					0x00
0x68	0x4F				SPD11					0x00
0x68	0x50				SPD12					0x00
0x68	0x51				SPD13					0x00
0x68	0x52				SPD14					0x00
0x68	0x53				SPD15					0x00
0x68	0x54				SPD16					0x00
0x68	0x55				SPD17					0x00
0x68	0x56				SPD18					0x00
0x68	0x57				SPD19					0x00
0x68	0x58				SPD20					0x00
0x68	0x59				SPD2					0x00
0x68	0x5A				SPD22					0x00
0x68	0x5B				SPD23					0x00
0x68	0x5C				SPD24					0x00
0x68	0x5D				SPD25					0x00
0x68	0x5E				SPD26					0x00
0x68	0x5F				SPD27	7P[7:0]				0x00

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	242

Source Product Descriptor InfoFrame を受信した場合に設定されるレジスタです。

Field	Bit	Туре	Description	Default
SPD00H	7:0	R/W	Source Product Descriptor InfoFrame Header Byte 0 Source Product Descriptor InfoFrame の Packet Type を設定します。通常デフォルト値のま まで使用して下さい。	0x83
SPD01H- SPD02H	7:0	R/W	Source Product Descriptor InfoFrame Header Byte 1-2 Source Product Descriptor InfoFrame の HB1 ~ HB2の値が出力されます。	0x00 0x00
SPDERR	7	R/W	Source Product Descriptor InfoFrame Error 受信したパケットにエラーが発生した場合、1 にセットされます。正常パケットを受信した時にクリアされます。	0
SPDCER	6	R/W	Source Product Descriptor InfoFrame Checksum Error 受信したパケットにチェックサムエラーが発生した場合、1 にセットされます。正常パケットを受信した時にクリアされます。	0
SPDVER	5	R/W	Source Product Descriptor InfoFrame Detect using Version Number パケットの受信条件を SPD00H のみとするか、SPD00H と SPD01H にするかを切り替えます。 0: 受信したパケットの HB0 が SPD00H に等しい時、そのパケットを受信し格納します。 1: 受信したパケットの HB0 が SPD00H にHB1 が SPD01H に等しい時、そのパケットを受信し格納します。	0
SPDSER	4	R/W	Source Product Descriptor InfoFrame Subpacket BCH Error 受信したサブパケットに BCH エラーが発生した場合、1 にセットされます。正常パケットを受信した時にクリアされます。	0
SPDS3E SPDS2E SPDS1E SPDS0E	3:0	R/W	Source Product Descriptor InfoFrame Subpacket n BCH Error 受信したサブパケット0 ~ 3 に BCH エラーが発生した場合、1 にセットされます。正常パケットを受信した時にクリアされます。	0000
SPDSUM	7:0	R/W	Checksum 受信したチェックサムの値が出力されます。	0x00
SPD01P- SPD27P	7:0	R/W	Packet Bytes 1-27 Packet contents のデータPB1-27 の値が出力されます。	0x00

SPD00H に設定される Packet Type のパケットを受信するので、SPD00H に受信したい Packet Type を設定すれば、Source Product Descriptor InfoFrame 以外を受信することも可能です。デフォルトでは Source Product Descriptor InfoFrame を受信します。

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	243

Source Product Descriptor InfoFrame レジスタは以下の条件でリセットされます。(ハードリセット除く)

0x60_0x06 bit0 CFGRST=1

0x60_0x05 bit1 PKTRST=1

0x60_0x41 bit0 LOCKDT の立上がり

0x62_0x30 bit1:0 DVISET[1:0]=10 状態から 00 or 01 書き込み

HDMI モードから DVI モードへの遷移

SPD00H は のみでリセットされます。

 ${\tt SPD01H, SPD02H, SPDERR, SPDCER, SPDVER, SPDS3E-SPDS0E} \ \, | \bot$

でリセットされません。

また、SPD01H、SPDVER は SPDVER=1 の場合、 でもリセットされません。

MN86	64773A
全ページ	ページ
-	244

4.4.4 Audio InfoFrame

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x68	0x60				AUD00	H [7:0]				0x84
0x68	0x61				AUD01					0x00
0x68	0x62				AUD02	H [7:0]				0x00
0x68	0x63	AUDERR	AUDCER	AUDVER	AUDSER	AUDS3E	AUDS2E	AUDS1E	AUDS0E	0x00
0x68	0x64				AUDSL	JM[7:0]				0x00
0x68	0x65				AUD0	1P[7:0]				0x00
0x68	0x66				AUD02	2P[7:0]				0x00
0x68	0x67				AUD03	3P[7:0]				0x00
0x68	0x68				AUD04	4P[7:0]				0x00
0x68	0x69				AUD0	5P[7:0]				0x00
0x68	0x6A				AUD06	SP[7:0]				0x00
0x68	0x6B				AUD07	7P[7:0]				0x00
0x68	0x6C				AUD08	3P[7:0]				0x00
0x68	0x6D				AUD09					0x00
0x68	0x6E				AUD10	P[7:0]				0x00
0x68	0x6F				AUD1	IP[7:0]				0x00
0x68	0x70				AUD12	2P[7:0]				0x00
0x68	0x71				AUD13	3P[7:0]				0x00
0x68	0x72				AUD14	4P[7:0]				0x00
0x68	0x73				AUD1	5P[7:0]				0x00
0x68	0x74				AUD16	SP[7:0]				0x00
0x68	0x75				AUD17	7P[7:0]				0x00
0x68	0x76				AUD18	3P[7:0]				0x00
0x68	0x77				AUD19	P[7:0]				0x00
0x68	0x78				AUD20)P[7:0]				0x00
0x68	0x79				AUD2	1P[7:0]				0x00
0x68	0x7A				AUD22	2P[7:0]				0x00
0x68	0x7B				AUD23	3P[7:0]				0x00
0x68	0x7C				AUD24	4P[7:0]				0x00
0x68	0x7D				AUD2	5P[7:0]				0x00
0x68	0x7E				AUD26	SP[7:0]				0x00
0x68	0x7F				AUD27	7P[7:0]				0x00

2010-09-10	
制定	改正

MN86	64773A
全ページ	ページ
-	245

Audio InfoFrame を受信した場合に設定されるレジスタです。

Field	Bit	Type	Description	Default
AUD00H	7:0	R/W	Audio InfoFrame Header Byte 0 Audio InfoFrame の Packet Type を設定しま	0x84
			す。通常デフォルト値のままで使用して下さい。	
AUD01H-	7:0	R/W	Audio InfoFrame Header Byte 1-2	0x00
AUD02H			Audio InfoFrame の HB1 ~ HB2 の値が出力	0x00
			されます。	
AUDERR	7	R/W	Audio InfoFrame Error	0
			受信したパケットにエラーが発生した場合、1 に	
			セットされます。正常パケットを受信した時にクリア	
			されます。	
AUDCER	6	R/W	Audio InfoFrame Checksum Error	0
			受信したパケットにチェックサムエラーが発生し	
			た場合、1 にセットされます。正常パケットを受信し	
			た時にクリアされます。	
AUDVER	5	R/W	Audio InfoFrame Detect using Version Number	0
			パケットの受信条件を AUD00H のみとするか、	
			AUD00H と AUD01H にするかを切り替えます。	
			0: 受信したパケットの HBO が AUD00H に	
			等しい時、そのパケットを受信し格納します。	
			1: 受信したパケットの HBO が AUDOOH に	
			HB1 が AUD01H に等しい時、	
ALIBOER	1	D / \\	そのパケットを受信し格納します。	
AUDSER	4	R/W	Audio InfoFrame Subpacket BCH Error	0
			受信したサブパケットに BCH エラーが発生した	
			場合、1 にセットされます。正常パケットを受信した時にクリアされます。	
AUDS3E	3:0	R/W	ਸਰਵਿਸ਼ਤ ਰਹਿਲ 9 ਹੈ। Audio InfoFrame Subpacket n BCH Error	0000
AUDS3E AUDS2E	3.0	IN / VV	Gellcサブパケット0 ~ 3にBCHエラーが発	0000
AUDS1E			生した場合、1 にセットされます。正常パケットを受	
AUDS0E			一信した時にクリアされます。	
AUDSUM	7:0	R/W	Checksum	0x00
, (0,000)	1.0		受信したチェックサムの値が出力されます。	0.00
AUD01P-	7:0	R/W	Packet Bytes 1-27	0x00
AUD27P			Packet contents のデータPB1-27 の値が出力さ	
			れます。	

AUD00H に設定される Packet Type のパケットを受信するので、AUD00H に受信したい Packet Type を設定すれば、Audio InfoFrame 以外を受信することも可能です。デフォルトでは Audio InfoFrame を受信します。

Audio InfoFrame レジスタは以下の条件でリセットされます。(ハードリセット除く)

0x60_0x06 bit0 CFGRST=1

0x60_0x05 bit1 PKTRST=1

0x60_0x41 bit0 LOCKDT の立上がり

0x62_0x30 bit1:0 DVISET[1:0]=10 状態から 00 or 01 書き込み

MN86	64773A
全ページ	ページ
-	246

HDMI モードから DVI モードへの遷移 AUD00H は のみでリセットされます。

AUD01H、AUD02H、AUDERR、AUDCER、AUDVER、AUDS3E-AUDS0E は、でリセットされません。

また、AUD01H、AUDVER は AUDVER=1 の場合、 、 でもリセットされません。

2010-09-10	
制定	改正

MN86	64773A
全ページ	ページ
-	247

4.4.5 MPEG Source InfoFrame

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x68	0x80				MPG00)H [7:0]				0x85
0x68	0x81				MPG01					0x00
0x68	0x82				MPG02	2H [7:0]				0x00
0x68	0x83	MPGERR	MPGCER	MPGVER	MPGSER	MPGS3E	MPGS2E	MPGS1E	MPGS0E	0x00
0x68	0x84				MPGSI	JM[7:0]				0x00
0x68	0x85				MPG0	1P[7:0]				0x00
0x68	0x86				MPG02	2P[7:0]				0x00
0x68	0x87				MPG0	3P[7:0]				0x00
0x68	0x88				MPG04	4P[7:0]				0x00
0x68	0x89				MPG0	5P[7:0]				0x00
0x68	A8x0				MPG0	6P[7:0]				0x00
0x68	0x8B				MPG0	7P[7:0]				0x00
0x68	0x8C				MPG08	8P[7:0]				0x00
0x68	0x8D				MPG09	9P[7:0]				0x00
0x68	0x8E				MPG10					0x00
0x68	0x8F				MPG1	1P[7:0]				0x00
0x68	0x90				MPG1					0x00
0x68	0x91				MPG1					0x00
0x68	0x92				MPG1	4P[7:0]				0x00
0x68	0x93				MPG1					0x00
0x68	0x94				MPG16					0x00
0x68	0x95				MPG1					0x00
0x68	0x96				MPG18					0x00
0x68	0x97				MPG19					0x00
0x68	0x98				MPG2					0x00
0x68	0x99				MPG2	1P[7:0]				0x00
0x68	0x9A				MPG2					0x00
0x68	0x9B				MPG2					0x00
0x68	0x9C				MPG2					0x00
0x68	0x9D				MPG2					0x00
0x68	0x9E				MPG2					0x00
0x68	0x9F				MPG2	7P[7:0]				0x00

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	248

MPEG Source InfoFrame を受信した場合に設定されるレジスタです。

Field	Bit	Туре	Description	Default
MPG00H	7:0	R/W	MPEG Source InfoFrame Header Byte 0 MPEG Source InfoFrame の Packet Type を 設定します。通常デフォルト値のままで使用して下さい。	0x85
MPG01H- MPG02H	7:0	R/W	MPEG Source InfoFrame Header Byte 1-2 MPEG Source InfoFrame の HB1 ~ HB2 の 値が出力されます。	0x00 0x00
MPGERR	7	R/W	MPEG Source InfoFrame Error 受信したパケットにエラーが発生した場合、1 にセットされます。正常パケットを受信した時にクリアされます。	0
MPGCER	6	R/W	MPEG Source InfoFrame Checksum Error 受信したパケットにチェックサムエラーが発生した場合、1 にセットされます。正常パケットを受信した時にクリアされます。	0
MPGVER	5	R/W	MPEG Source InfoFrame Detect using Version Number パケットの受信条件を MPG00H のみとするか、 MPG00H と MPG01H にするかを切り替えます。 0: 受信したパケットの HB0 が MPG00H に 等しい時、そのパケットを受信し格納します。 1: 受信したパケットの HB0 が MPG00H に HB1 が MPG01H に等しい時、そのパケットを受信し格納します。	0
MPGSER	4	R/W	MPEG Source InfoFrame Subpacket BCH Error 受信したサブパケットに BCH エラーが発生した 場合、1 にセットされます。正常パケットを受信した 時にクリアされます。	0
MPGS3E MPGS2E MPGS1E MPGS0E	3:0	R/W	MPEG Source InfoFrame Subpacket n BCH Error 受信したサブパケット0 ~ 3にBCHエラーが発生した場合、1 にセットされます。正常パケットを受信した時にクリアされます。	0000
MPGSUM	7:0	R/W	Checksum 受信したチェックサムの値が出力されます。	0x00
MPG01P- MPG27P	7:0	R/W	Packet Bytes 1-27 Packet contents のデータPB1-27 の値が出力さ れます。	0x00

MPG00H に設定される Packet Type のパケットを受信するので、MPG00H に受信したい Packet Type を設定すれば、MPEG Source InfoFrame 以外を受信することも可能です。デフォルトでは MPEG Source InfoFrame を受信します。

MPEG Source InfoFrame レジスタは以下の条件でリセットされます。(ハードリセット除く)

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	249

0x60_0x06 bit0 CFGRST=1

0x60_0x05 bit1 PKTRST=1

0x60_0x41 bit0 LOCKDT の立上がり

0x62_0x30 bit1:0 DVISET[1:0]=10 状態から 00 or 01 書き込み

HDMI モードから DVI モードへの遷移

MPG00H は のみでリセットされます。

MPG01H、MPG02H、MPGERR、MPGCER、MPGVER、MPGSER、MPGS3E-MPGS0E は、でリセットされません。

また、MPG01H、MPGVER は MPGVER=1 の場合、 、 でもリセットされません。

2010-09-10	
制定	改正

MN86	64773A
全ページ	ページ
-	250

4.4.6 HDMI Vendor-Specific InfoFrame

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x68	0xA0				HVS00)H [7:0]				0x00
0x68	0xA1				HVS01	H [7:0]				0x00
0x68	0xA2				HVS02	2H [7:0]				0x00
0x68	0xA3	HVSERR	HVSCER	HVSVER	HVSSER	HVSS3E	HVSS2E	HVSS1E	HVSS0E	0x00
0x68	0xA4				HVSSU	JM[7:0]				0x00
0x68	0xA5				HVS0	1P[7:0]				0x00
0x68	0xA6				HVS02	2P[7:0]				0x00
0x68	0xA7				HVS03	3P[7:0]				0x00
0x68	0xA8				HVS04	4P[7:0]				0x00
0x68	0xA9				HVS0	5P[7:0]				0x00
0x68	0xAA				HVS06	6P[7:0]				0x00
0x68	0xAB				HVS07	7P[7:0]				0x00
0x68	0xAC				HVS08	3P[7:0]				0x00
0x68	0xAD				HVS09	9P[7:0]				0x00
0x68	0xAE					OP[7:0]				0x00
0x68	0xAF				HVS1					0x00
0x68	0xB0				HVS12					0x00
0x68	0xB1				HVS13					0x00
0x68	0xB2				HVS14					0x00
0x68	0xB3				HVS1					0x00
0x68	0xB4					6P[7:0]				0x00
0x68	0xB5					7P[7:0]				0x00
0x68	0xB6					3P[7:0]				0x00
0x68	0xB7					9P[7:0]				0x00
0x68	0xB8				HVS20					0x00
0x68	0xB9					1P[7:0]				0x00
0x68	0xBA					2P[7:0]				0x00
0x68	0xBB					3P[7:0]				0x00
0x68	0xBC					4P[7:0]				0x00
0x68	0xBD				HVS2					0x00
0x68	0xBE					6P[7:0]				0x00
0x68	0XBF				HVS27	7P[7:0]				0x00

HDMI Vendor-Specific InfoFrame を受信した場合に設定されるレジスタです。

Field	Bit	Туре	Description	Default
HVS00H	7:0	R/W	HDMI Vendor-Specific InfoFrame Header Byte 0	0x00
			Vendor-Specific InfoFrame の Packet Type を	

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
_	251

			設定します。通常は 0x81 を初期設定して使用して	
HVS01H- HVS02H	7:0	R/W	下さい。 HDMI Vendor-Specific InfoFrame Header Byte 1-2 HDMI Vendor-Specific InfoFrame の HB1 ~ HB2 の値が出力されます。	0x00 0x00
HVSERR	7	R/W	HDMI Vendor-Specific InfoFrame Error 受信したパケットにエラーが発生した場合、1にセットされます。正常パケットを受信した時にクリアされます。	0
HVSCER	6	R/W	HDMI Vendor-Specific InfoFrame Checksum Error 受信したパケットにチェックサムエラーが発生した場合、1 にセットされます。正常パケットを受信した時にクリアされます。	0
HVSVER	5	R/W	HDMI Vendor-Specific InfoFrame Detect using Version Number パケットの受信条件を HVS00H のみとするか、 HVS00H と HVS01H にするかを切り替えます。 0: 受信したパケットの HB0 が HVS00H に 等しい時、そのパケットを受信し格納します。 1: 受信したパケットの HB0 が HVS00H に HB1 が HSP01H に等しい時、そのパケットを受信し格納します。	0
HVSSER	4	R/W	HDMI Vendor-Specific InfoFrame Subpacket BCH Error 受信したサブパケットに BCH エラーが発生した 場合、1 にセットされます。正常パケットを受信した 時にクリアされます。	0
HVSS3E HVSS2E HVSS1E HVSS0E	3:0	R/W	HDMI Vendor-Specific InfoFrame Subpacket n BCH Error 受信したサブパケット 0~ 3 に BCH エラーが発生した場合、1 にセットされます。正常パケットを受信した時にクリアされます。	0000
HVSSUM	7:0	R/W	Checksum 受信したチェックサムの値が出力されます。	0x00
HVS01P- HVS03P	7:0	R/W	Packet Bytes 1-3 Packet contents のデータ PB1-3 の値が出力されます。 HDMI Vendor-Specific InfoFrame を受信するためには、IEEE Registration Identifier (0x000C03)を初期設定して、使用してください。	0x00
HVS04P- HVS27P	7:0	R/W	Packet Bytes 4-27 Packet contents のデータPB4-27 の値が出力さ れます。	0x00

2010-09-10	
制定	改 正

MN864773A	
全ページ	ページ
-	252

HVS00H に設定される Packet Type で、かつ HVS03P~HVS01P に設定されるIDを持つパケットを、受信します。これ以外の Vendor-Specific InfoFrame は、全て 0x68-00~1F Vendor Specific InfoFrame で受信されます。デフォルトでは、全ての Vender Specific InfoFrame Packet を 0x68-00~1F Vendor Specific InfoFrame で受信します(デフォルトでは、HDMI Vendor-Specific InfoFrame も 0x68-00~1F Vendor Specific InfoFrame で受信します)。

HDMI Vendor-Specific InfoFrame を受信するには、HVS01Pに 0x03 を、HVS02Pに 0x0C を設定した後、HVS00Hに 0x81 を設定して下さい。この時、HDMI Vendor-Specific InfoFrame 以外のVendor-Specific InfoFrame は、全て 0x68-00~1F Vendor Specific InfoFrame で受信されます。

なお、HVS03P~HVS01Pに受信したいIDを設定した後、HVS00Hに受信したいPacket Typeを設定すれば、HDMI Vendor-Specific InfoFrame 以外を受信することも可能です。この時、HVS03P~HVS01Pに設定されたID以外のIDを持つVendor-Specific InfoFrame は、全て 0x68-00~1F Vendor Specific InfoFrame で受信されます。

HDMI Vendor-Specific InfoFrame レジスタは以下の条件でリセットされます。(ハードリセット除く)

0x60_0x06 bit0 CFGRST=1

0x60_0x05 bit1 PKTRST=1

0x60_0x41 bit0 LOCKDT の立上がり

0x62 0x30 bit1:0 DVISET[1:0]=10 状態から 00 or 01 書き込み

HDMI モードから DVI モードへの遷移

0x60_0x4E bit3 HVSNDET の立上がり

HVS00H はハードリセットのみでリセットされます。

HVS01H、HVS02H、HVSERR、HVSCER、HVSVER、HVSSER、HVSS3E-HVSS0E は、でリセットされません。

また、HVS01H、HVSVER は HVSVER=1 の場合、 、 、 でもリセットされません。

2010-09-10	
制 定	改 正

MN864773A						
全ページ ページ						
-	253					

4.4.7 Received User Data

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x68	0xE0		RUDSET[7:0]						0x00	
0x68	0xE1		Reserved				0x00			
0x68	0xE2-E3				Rese	erved				0x00
0x68	0xE4				IU1	7:0]				0x00
0x68	0xE5				IU2	7:0]				0x00
0x68	0xE6				IU3	7:0]				0x00
0x68	0xE7		IU4[7:0]					0x00		
0x68	0xE8		IU5[7:0]					0x00		
0x68	0xE9		IU6[7:0]						0x00	
0x68	0xEA		IU7[7:0]						0x00	
0x68	0xEB				IU8	7:0]				0x00
0x68	0xEC				IU9	7:0]				0x00
0x68	0xED		IU10[7:0]				0x00			
0x68	0xEE		IU11[7:0]				0x00			
0x68	0xEF		IU12[7:0]				0x00			
0x68	0xF0		IU13[7:0]					0x00		
0x68	0xF1		IU14[7:0]					0x00		
0x68	0xF2		IU15[7:0]					0x00		
0x68	0xF3		IU16[7:0]					0x00		
0x68	0xF4		IU17[7:0]				0x00			
0x68	0xF5		IU18[7:0]						0x00	
0x68	0xF6				IU19	[7:0]				0x00

2010-09-10	
制定	改 正

MN864773A							
全ページ ページ							
-	254						

IEC60958 で規定される User Data を受信した場合に設定されるレジスタです。

Field	Bit	Туре	Description	Default
RUDSET	7:0	R/W	Received User Data Setting	0x00
			レジスタに反映する User Data を設定します。	
			0xE0: SMPTE time code: LTC	
			0xE1: SMPTE time code: VITC	
			0xF0: Latency	
			Other: Reserved	
Reserved	7:1	R/W	Reserved	0x00
TESTUD	0	R/W	User Data Test Mode	0
			Userdata を受信するテストモードです。	
			0: 通常動作(デフォルト)	
			1: RUDSETの設定にかかわらず、受信した	
			User Data をレジスタに反映します。	
IU1-19	7:0	R/W	Received Infomation Unit #1-19	0x00
			受信した User Data の 1st ~ 19th の	
			Information Unit を示します。	

2010-09-10	
制定	改 正

MN864773A							
全ページ	ページ						
-	255						

4.5 Slave Address 0x6C: CEC Control Register CEC 制御レジスタ


CEC を制御するレジスタ群です。主な機能は以下の通りです。

- ・メッセージの送受信 送信用 FIFO 16 byte 受信用 FIFO 64 byte
- · 自動 ACK 送信
- ・送信時の自動アービトレーション
- ・ アービトレーション失敗時の自動リトライ
- ・送信時の Siginal Free 管理
- ・Line Error Notification の自動送信
- 各種エラー検知
- ・ 送受信完了・エラー発生時の割り込み通知(割り込みレジスタは4.4章参照)

レジスタ設定上の注意

受信データの判定閾値を設定する各種レジスタには、CEC 規格を逸脱した設定値を設定可能なパラメータがありますが、これらのレジスタ設定によって CEC 規格を逸脱した信号を正常に受信できるようになる訳ではありません。

必ず CEC 規格に準拠した信号を入力してください。



2010-09-10	
制定	改 正

MN864773A							
全ページ ページ							
-	256						

CEC Soft Reset

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x60	Newgived		CECTFC	Reserved	CECRXR	Reserved	CECWPR	CECRST	0x00

ソフトリセットを実行します。

Field	Bit	Туре	Description	Default
Reserved	7:6	R/W	Reserved	00
CECTFC	5	R/W	CEC Tx FIFO Clear 送信 FIFO を全てクリアします。	0
Reserved	4	R/W	Reserved	0
CECRXR	3	R/W	CEC Rx Soft Reset 受信動作をリセットします。	0
Reserved	2	R/W	Reserved	0
CECWPR	1	R/W	CEC Soft Reset without Parameter アドレス 0x6C:0x74 ~ 0x6C:0x7F の各種パラ メータ以外をリセットします。受信、送信 FIFO もリ セットされます。	0
CECRST	0	R/W	CEC Soft Reset ソフトリセットを実行します。 以下の CEC 関連レジスタが初期化されます。 (0x60:0x04 bit7 ALLRST では初期化されません。) 0x6C:0x61~0x7F の全レジスタ 0x60:0x1E~0x1F CECCDV 0x60:0x51 割り込みステータス 0x60:0x59 bit7 IRQMSB[7] 0x60:0x5B bit7 EIRMSB[7] 0x60:0x69 IR9MSK	0

当該ビットに1を書き込むことでソフトリセットが実行されます。0へのクリアは自動的に行われます。

MN86	64773A
全ページ	ページ
-	257

CEC Rx FIFO Register

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x61		CECRXF							

Field	Bit	Туре	Description	Default
CECRXF	7:0	R	CEC Rx FIFO 受信したメッセージが格納される FIFO です。 EOMとACKを除〈1 byte 単位で格納されます。 CECRMS 0 の時に CECRMS バイト読み出し て下さい。 CECRXF から CECRMS バイトを超えて読み出	0x00
			さないで下さい。読み出した場合動作を保証しません。	

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x62		CECRTS							

Field	Bit	Туре	Description	Default
CECRTS	7:0	R	CEC Received Total Message Size	0x00
			受信したメッセージの総バイト数が格納されま	
			す。	

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x63		CECRMS							

Field	Bit	Туре	Description	Default
CECRMS	7:0	R	CEC Received Message Size	0x00
			受信した 1 メッセージのバイト数が格納されま	
			す。	
			スタートビットから EOM = 1 までを 1 メッセージと	
			し、EOMとACKを除くバイト数が格納されます。	


受信した 1 メッセージを読み出すためには、CECRXF をオフセットアドレスに指定し、シーケンシャルリードで受信 FIFO からデータを CECRMS バイトだけ読み出します。CECRMS バイト読み出すと、CECRMS は次の 1 メッセージのバイト数に変化し、CECRTS は CECRMS バイトだけ小さくなります。FIFO から全てのデータを読み出すと、CECRTS = CECRMS = 0 となります。

CECRXF をオフセットアドレスに指定せず、CECRXF を跨ぐようにシーケンシャルリードしても、CECRTS は変化しません。

MN86	64773A
全ページ	ページ
	258

受信イメージ





CECRTS	3	8	5	9
CECRMS	3	3	5	5

MN86	64773A
全ページ	ページ
-	259

CEC Tx FIFO Register

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x64		CECTXF							

Field	Bit	Туре	Description	Default
CECTXF	7:0	R/W	CEC Tx FIFO	0x00
			送信するメッセージを格納する FIFO です。	
			送信する前であれば、書き込んだメッセージを読	
			み出すことが可能です。	
			最大 16 バイトまで設定可能です。	
			メッセージをクリアする時は 0x6C:0x60 bit5 CECTFC	
			で行って下さい。	
			CECTXF から CECTTS バイトを超えて読み出さな	
			いで下さい。読み出した場合動作を保証しません。	

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x65	CECTTS				0x00				

Field	Bit	Туре	Description	Default
CECTTS	7:0	R	CEC Transmitting Total Message Size	0x00
			送信するメッセージの総バイト数が格納されま	
			す。	

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x66		CECTMS				0x00			

Field	Bit	Туре	Description	Default
CECTMS	7:0	R/W	CEC Transmitting Message Size	0x00
			送信する 1 メッセージのバイト数を格納します。	
			CECTTS と同じ値を設定して下さい。	

CECTXFをオフセットアドレスに指定し、シーケンシャルライトで送信 FIFO ヘメッセージを書き込みます。書き込んだ総バイト数は CECTTS から読み出せます。

CECTMS に送信するバイト数を設定し、CECTXE = 1 にすると送信が開始されます。EOM と ACK は自動的に処理されます。送信が終了すると CECTXE = 0 となり、CECTTS は 0 になります。

CECTXF をオフセットアドレスに指定せず、CECTXF を跨ぐようにシーケンシャルライトしても、FIFO へのメッセージの書き込みは行われず、CECTTS も変化しません。

2010-09-10	
制定	改 正

MN864773A 製品仕様書 全ページ ページ 260 送信イメージ メッセージ1 バイト数設定 メッセージ1 メッセージ1 メッセージ2 書き込み 送信 書き込み/ バイト数設定 CECTXF CECTXF CECTXF CECTXF Header 1 Header 1 Header 1 Header 1 Opcode 1 Opcode 1 Opcode 1 Opcode 1 メッセージ1 Operand 11 Operand 11 Operand 11 ライト ポインタ Header 2 Opcode 2 Operand 21 メッセージ2 Operand 22 Operand 23 **CECTTS** 3 3 0 5 CECTMS 0 3 3 5 2010-09-10 改正 制定

MN864773A					
全ページ	ページ				
-	261				

CEC Tx/Rx Control Register

<u> </u>	OLO TARRA CONTROL REGISTER									
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x67	CECBLC		Rese	erved		CECTXE	CECRME	CECRXE	0x00

CEC の送受信を制御するレジスタです。

Field	Bit	Туре	Description	Default
CECBLC	7	R/W	CEC Bus Low Check CEC バスが 0 固定かどうかをチェックし、割り込みを発生させます。0 固定の場合はエラー終了します。 チェックを実行する時は、このビットを 1 にして下さい。チェック終了時、このビットは自動的に 0 ヘクリアされます。割り込みマスクがされていなければ、0x60:0x49 bit1 CECBLI が 1 となり、割り込みが発生します。	0
Reserved	6:3	R/W	Reserved	0x0
CECTXE	2	R/W	Transmit Enable CECTXF に格納されているデータを送信し、送信完了時に割り込みを発生させます。 メッセージを送信する時は、このビットを 1 にして下さい。送信終了時、このビットは自動的に0へクリアされます。割り込みマスクがされていなければ、0x60:0x49 bit6 CECTXI が 1 となり、割り込みが発生します。 CECTXF が空の時送信開始しないで下さい。空の状態で送信開始した場合動作を保証しません。	0
CECRME	1	R/W	Receive a Message Enable CECLAA と Destination Address が一致した 1 フレームのメッセージのみ受信し CECRXF に格納し、割り込みを発生させます。メッセージを 1 フレームだけ受信する時は、このビットを 1 にして下さい。受信完了時、このビットは自動的に 0 ヘクリアされます。割り込みマスクがされていなければ、0x60:0x49 bit4 CECRXIが 1 となり、割り込みが発生します。 CECRME = 1、CECRXE = 0 で受信すると、1 フレームのメッセージのみ受信し、再度 CECRME = 1 とするまでにデータを受信しても No ACK を返します。	0


2010-09-10	
制定	改 正

			AL	MN86	4773A
			製品仕様書	全ページ	ページ
				-	262
CECRXE	0	R/W	Receive Enable CECLAA と Destination Address がーセージを CECRXF に格納し、割り込みれていなければ、0x60:0x49 bit4 CECRなり、割り込みを発生させます。ACK は送信します。CECRXF がオーバーフローNo ACK を返します。 CECRME = 0、CECRXE = 0 の時、No 返しデータを受信しません。CECR CECRXE = 1 は使用できません。	マスクがさ RXI が 1 と 自動的に - した時は o ACK を	262
2010-09-10					
制定	改正				

MN864773A					
全ページ	ページ				
-	263				


CECRXE:

簡単なフローチャートの例を示します(この他にエラー処理等が必要です)。



CECRME:

簡単なフローチャートの例を示します(この他にエラー処理等が必要です)。




2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	264

CECTXE:

簡単なフローチャートの例を示します(この他にエラー処理等が必要です)。



2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	265

CEC Interrupt Status Register

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x68	CECERO	СЕСТХО	Reserved	CECRXO	Rese	erved	CECBLO	Reserved	0x00

CEC 関連の割り込みをモニタします。

Field	Bit	Туре	Description	Default
CECERO	7	R	CEC Tx/Rx Complete with Error IRQ Monitor CEC の送受信処理がエラーで終了した時、1 にセットされます。	0
CECTXO	6	R	CEC Transmit Complete IRQ Monitor CEC の送信処理が完了した時、1 にセットされます。	0
Reserved	5	R	Reserved	0
CECRXO	4	R	Receive Complete IRQ Monitor CEC の受信処理が完了した時、1 にセットされます。	0
Reserved	3:2	R	Reserved	00
CECBLO	1	R	Bus Low Check Complete IRQ Monitor CEC バス 0 固定のチェックが完了した時、1 にセットされます。	0
Reserved	0	R	Reserved	0

このレジスタは割り込みのモニタ用です。 割り込みのクリアは、0x60:0x49 で行って下さい。

送信がエラーで終了した時、CECERO = CECTXO = 1 となります。 受信がエラーで終了した時、CECERO = CECRXO = 1 となります。 同様にその他の処理がエラーで終了した時も、当該ビットと CECERO が 1 となります。

MN86	64773A
全ページ	ページ
-	266

CEC Error

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x69				CEC	ERR				0x00

Field	Bit	Туре	Description	Default
CECERR	7:0	R	CEC Error	0x00
			エラーコードを出力します。	
			次の送信、受信が完了した時点でエラー	
			コードは上書きされます(正常終了した	
			場合は0にクリアされます)。	

0x6C:0x76 bit5 CECERS=0 の時、以下のエラーコードを出力します。

	5 CECERS=U の時、以下のエノーコードを山力します。
CECERR	エラー内容
0x00	正常終了(エラーなし)。
0x01	受信時、0 期間の幅が CDLLIM より短い(CECDSP = 1 の時のみ)。
0x02	送信中に Line Error Notification を受信(CECRCL = 1 の時のみ)。
0x03	CEC バスが 0 に固定されている。
0x04	受信時に Line Error を検知した(CECDLE = 1 の時のみ)。
	(受信時、0期間の幅がCDHMINより短くCDLLIMより長い、もしくはLogical 0 / 1の
	幅が CDWMIN より短い)
0x05	受信時、0 期間の幅が CDHMAX より長〈 CDLMIN より短い。
0x06	受信時、0 期間の幅が CDLMAX より長〈 CSLMIN より短い。
0x07	受信時、0期間の幅がCSLMAXより長い。
0x08	受信時、スタートビットの幅が CSWMAX より長い。
0x09	受信時、Logical 0 の幅が CDWMAX より長い。
0x0A	受信時、Logical 1 の幅が CDWMAX より長い。
0x0B	受信時、Logical 0 / 1 の幅が CDTLIM を越えている。
	(EOM=1となる前に受信メッセージが終了した)
0x0C	送信したメッセージとそれを受信したメッセージが一致しない(CECRCT = 1 の時の
	み)。
0x0D	送信時、アービトレーションに失敗(CECRCA = 1 の時のみ)。
0x0E	送信メッセージに対して No ACK を受信(CECRCN = 1 の時のみ)。
0x0F	<abort>メッセージを broadcast で受信した(通常このエラーは無視して下さい)。</abort>
0x10	送信リトライが CECRTY を超えた。
0x12	CECRXF がオーバーフローした。
0x14	Initiator Address と Destination Address が等しい <polling message="">送信時に Ack</polling>
	を受信した(CECACP=0の時のみ)。
	Initiator Address と Destination Address が等しい <polling message="">送信時に Ack</polling>
	を受信しなかった(CECACP=1の時のみ)。
0x15	送信するメッセージが存在しない
	CECTMS が 0、もしくは CECTMS > CECTTS
0x17	送信完了後に Line Error Notification を受信した
0x18	Header Block 受信時に Line Error が発生した(CECLNH = 1 の時のみ)
0x19	broadcast 受信時に Data Block で Line Error が発生した(CECLNB = 1 の時のみ)
·	

2010-09-10	
	
制定改	~ ı⊢

MN864773A		
全ページ	ページ	
-	267	

0x6C:0x76 bit5 CECERS=1 の時、以下のエラーコードを出力します。

CECERR[4:0]	受信エラー内容
0x00	正常終了(エラーなし)。
0x01	受信時、0期間の幅が CDLLIM より短い(CECDSP = 1の時のみ)。
0x03	CEC バスが 0 に固定されている。
0x04	受信時に Line Error を検知した(CECDLE = 1の時のみ)。
	(受信時、ℂ期間の幅が CDHMIN より短⟨ CDLLIM より長い、もし⟨は Logical 0 / 1 の
	幅が CDWMIN より短い)
0x05	受信時、『期間の幅が CDHMAX より長〈 CDLMIN より短い。
0x06	受信時、『期間の幅が CDLMAX より長〈 CSLMIN より短い。
0x07	受信時、0期間の幅が CSLMAX より長い。
0x08	受信時、スタートビットの幅が CSWMAX より長い。
0x09	受信時、Logical 0 の幅が CDWMAX より長い。
0x0A	受信時、Logical 1 の幅が CDWMAX より長い。
0x0B	受信時、Logical 0 / 1 の幅が CDTLIM を越えている。
0x0F	<abort>メッセージを broadcast で受信した(通常このエラーは無視して下さい)。</abort>
0x12	CECRXF がオーバーフローした。
0x17	送信完了後に Line Error Notification を受信した
0x18	Header 受信時に Line Error が発生した(CECLNH = 1の時のみ)
0x19	broadcast 受信時に Line Error が発生した(CECLNB = 1の時のみ)

CECERR[7:5]	送信エラー内容
000	正常終了(エラーなし)。
001	送信リトライが CECRTY を超えた。 (CECERS=0 の時のエラーコード 0x10 と同
	(t)
010	Initiator Address と Destination Address が等しい <polling message="">送信時に Ack</polling>
	を受信した(CECACP = 0の時のみ)。
	Initiator Address と Destination Address が等しい <polling message="">送信時に Ack</polling>
	を受信しなかった(CECACP = 1の時のみ)。
	(CECERS=0 の時のエラーコード 0x14 と同じ)
011	CEC バスが 0 に固定されている。 (CECERS=0 の時のエラーコード 0x03 と同じ)
100	送信するメッセージが存在しない
	CECTMS が 0、もしくは CECTMS > CECTTS、もしくは CECTLA が 0
	(CECERS=0 の時のエラーコード 0x15 と同じ)
101	・送信中に Line Error Notification を受信(CECRCL = 1の時のみ)。
	(CECERS=0 の時のエラーコード 0x02 と同じ)
	・送信したメッセージとそれを受信したメッセージが一致しない(CECRCT = 1の時の
	み)。(CECERS=0 の時のエラーコード 0x0C と同じ)
	・送信時、アービトレーションに失敗(CECRCA = 1の時のみ)。
	(CECERS=0 の時のエラーコード 0x0D と同じ)
	・送信メッセージに対して No ACK を受信(CECRCN = 1の時のみ)。
	(CECERS=0 の時のエラーコード 0x0E と同じ)

2010-09-10	
制定	改 正


MN864773A			
全ページ ページ			
-	268		

- 注1 EOM=1 となった以降もメッセージを受信した時、EOM=1 までのメッセージが受信され、 それ以降は無視されます。エラー出力はされません。
- 注2 受信時にエラーが発生した時、スタートビットを受信するまでは CEC バスに Hi-Z を 出力します。
- 注3 連続してエラーが発生した場合、CECERR は最新のエラーコードに上書きされます。
- 注4 CEC 異常時に、CECERR=0x03 のエラーで終了します。このような場合、 0x6C:0x60 bit1 CECWPR=1 としソフトリセットして下さい。
- 注5 受信時ケーブル抜け等が発生した場合に、CECERR=0x05 ~ 0x0B のエラーで終了します。 このような場合、0x6C:0x60 bit3 CECRXR=1 としソフトリセットして下さい。 その後、0x6C:0x67 CECRXE or CECRME を設定し、受信を再開して下さい。
- 注6 送信先の機器がビジーあるいはケーブル抜け等で不在となった場合に、CECERR=0x10 のエラーで終了します。このような場合、必要に応じてメッセージを再送信して下さい。
- 注7 Initiator Address と Destination Address が等しい<Polling Message>送信時、エラーコード 0x14 が使用されます。Initiator Address と Destination Address が異なる <Polling Message>送信時、Destination Address の機器が ACK を返さなければエラーコード 0x10 で終了します。ACK を返せば正常終了します。

2010-09-10	
制定	改 正

MN864773A			
全ページ	ページ		
-	269		

·エラー処理の例(0x6C:0x67 bit0 CECRXE = 1 の場合の例)



2010-09-10	
制定	改 正

MN864773A			
全ページ	ページ		
-	270		

CFC Status

OLO OII										
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x6A	CECROF				CECSTA				0x00

Field	Bit	Туре	Description	Default
CECROF	7	R	CEC Rx FIFO Overflow	0
			受信 FIFO がオーバーフローした時、1 にセットさ	
			れます。	
			例)	
			受信 FIFO 残り 2 byte で 3 byte の	
			メッセージを受信した	
			3 byte のメッセージは受信できず、	
			破棄されます。	
			結局残り 2 byte のままなので	
			CECROF=0 となります。	
			受信 FIFO 残り 2 byte で 2 byte の	
			メッセージを受信した	
			FIFO がフルになり、CECROF=1 と	
			なります。	
CECSTA	6:0	R	CEC Status	0x00
			内部ステータスを出力します。	

CECSTA	
000 0000	アイドル
xxx 1001	Header 受信中
xxx 1010	Opcode 受信中
xxx 1011	Operand 受信中
1xx 0000	送信待ち
1xx 0001	Signal Free Time のウエイト中
1xx 0010	アービトレーション中
1xx 0011	メッセージ送信中
110 0000	送信リトライ待ち
110 0001	送信リトライの Signal Free Time のウエイト中
110 0010	アービトレーションリトライ中
110 0011	メッセージ送信リトライ中
xxx 0101	CEC バス Low のチェック中
xxx 0110	Line Error Notification 送信中
OFOOTA 14	ᅚᄆᅔᇫᇫᆿᅟᅟᇩᆿᄼᆖᆝᆠᆉ <i>ᅥ</i> ᄺᇰᆝᄚᆋᇄᅁᆺᇌᄳᄪᅶᅁᄝᇩᇫᇰᄼᇰᇰᇶᇄᅁᆺᇌᅶᅂᆇᄔᆠᇎᅷᄜᅩᇆ

CECSTA は現在のステータスを示します。例えば割り込み処理が遅れ、次の割り込みが発生した時は、次の割り込み発生時のステータスに上書きされます。0x6C:0x69 CECERR も同様に、次の割り込み発生時のエラーコードに上書きされます。

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	271

CEC Logical Address

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default	
0x6C	0x6C	CECRLA		Reserve	d		CEC	CLAA		0x00	
0x6C	0x6D	CECRLB		Reserved			CECLAB				
0x6C	0x6E	CECRLC		Reserved			CECLAC			0x00	
0x6C	0x6F	CECRLD		Reserved			CEC	CLAD		0x00	

Logical Address を設定します。最大 4 個まで設定可能です。

注1 Logical Address が 4 個に満たない場合は CECLAA、CECLAB、CECLAC、CECLAD の順に設定してください。

注2 送受信途中で書き換えないで下さい。書き換えた場合動作を保証しません。

Field	Bit	Туре	Description	Default
CECRLA CECRLB CECRLC CECRLD	7	R/W	CEC Receive Logical Address Enable 受信時に CECLAx を有効にします。 0:Logical Address が CECLAx に等しい メッセージを受信しても無視します。 1:Logical Address が CECLAx に等しい メッセージを受信します。	0
Reserved	6:4	R/W	Reserved	000
CECLAA CECLAB CECLAC CECLAD	3:0	R/W	CEC Logical Address Logical Address を設定します。	0x0

注3 CECLAx='0xF'を設定した場合、対応する CECRLx が'1'であれば、Destination Address='0xF'のメッセージに対して Broadcast メッセージではなく自分宛のメッセージとして受信動作します。

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	272

CEC Tx Retry

送信リトライ回数を設定します。

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x74	CECPRT					0x05			

Field	Bit	Туре	Description	Default
CECPRT	7:4	R/W	CEC Tx Retry times for Polling Message <polling message="">の送信リトライの回数を設定 します。</polling>	0x0
			Initiator Address と Destination Address が等しくない場合、CECPRT だけリトライします。 = 0の時はリトライしません。 0x6C:0x76 bit0 CECACP=1の時 Initiator Address と Destination Address が等しい場合、CECPRT だけリトライします。 = 0の時はリトライしません。 0x6C:0x76 bit0 CECACP=0の時 Initiator Address と Destination Address が等しい場合、No ACK であれば正常終了します(リトライは行いません)。ACK があればエラー終了します。	
CECRTY	3:0	R/W	CEC Tx Retry times <polling message="">以外のメッセージの送信リトライ回数を設定します。=0 の時はリトライしません。</polling>	0x5

2010-09-10
制定改

MN86	64773A
全ページ	ページ
-	273

CEC Mode Register #1

OLO Mode Register #1										
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x75	CEC	ACM	CECDSP	CECDLE	CECRCT	CECRCL	CECRCA	CECRCN	0x00

各種処理を選択します。

送受信途中で書き換えないで下さい。書き換えた場合動作を保証しません。

Field	Bit	Туре	Description	Default
CECACM	7:6	R/W	CEC ACK Mode 受信時の ACK 動作を設定します。受信設定されている必要があります(0x6C:0x67 CECRME もしくは CECRXE が 1)。 00:自動的に ACK を送信します。 受信 FIFO に空きがある時、Broadcast メッセージに対しては Hi-Z を、そうでない時は Logical 0 を ACK として 送信します。 受信 FIFO がフルの時、Broadcast メッセージに対しては Logical 0 を、そうでない時は Hi-Z を ACK として 送信します。 01:リザーブ。 10:No-ACK を送信します。 Broadcast メッセージに対しては Logical 0 を、そうでない時は Hi-Z を ACK として 送信します。 日では として 送信します。 日で として が、ACK には全て Hi-Z で応答します。 バスをモニタする時は 0x6C:0x67 bit 2 CECTXE = 0 0x6C:0x75 bit 4 CECDLE = 1 とし、全ての送信動作を停止して下さい。	00
CECDSP	5	R/W	Detect Spurious Pulse 受信時、CDLLIMより短いLowパルスをエラーと して検知します。 0:CDLLIMより短いLowパルスは無視する。 1:CDLLIMより短いLowパルスを受信した 時、エラー割り込みを発生させる。	0
CECDLE	4	R/W	Detect Line Error 受信時、CDHMINより短くCDLLIMより長いLow	0

MN864773A					
全ページ	ページ				
	274				

			パルス、もしくは 1 bit 幅が CDWMIN よりタビットを Line Error として検知します。 0:CDHMIN より短く CDLLIM より長い Low パルス、もしくは 1 bit 幅が CDW より短いデータビットは Line Error とし自動的に Line Error Notification を送信する。 1:CDHMIN より短く CDLLIM より長い Low パルス、もしくは 1 bit 幅が CDW	/MIN	
CECRCT	3	R/W	より短いデータビットを受信した時、 エラー割り込みを発生させる。 Retry Control when transmit unsucces 送信したデータビットとそれをモニタ受信 タビットが一致しない時(送信異常時)、 るかどうかを設定します。 0:送信異常時にリトライする。 リトライ回数は CECRTY レジスタで 設定する。 1:送信異常時は、エラー割り込みを発	言したデー リトライす	
CECRCL	2	R/W	送信を終了する。 Retry Control when Line Error Notificat 送信時の Line Error Notification を工検知します。 0:Line Error Notification 時は送信リトする。 リトライ回数は CECRTY レジスタで設定する。 1:Line Error Notification 時、エラー割込みを発生させ送信を終了する。	ラーとして	
CECRCA	1	R/W	Retry Control when lost arbitration アービトレーションに失敗した時、リトラーうかを設定します。 0:アービトレーションに失敗するとリトラする。 リトライ回数は CECRTY レジスタで設定する。 1:アービトレーションに失敗すると、エラー割り込みを発生させ送信を終了する。	1	
CECRCN	0	R/W	Retry Control when No ACK 送信に対して No ACK が返ってきた時するかどうかを設定します。 0:No ACK が返った時はリトライする。 リトライ回数は CECRTY レジスタで設定する。 1:No ACK が返った時は、エラー割り込を発生させ送信を終了する。		

2010-09-10	
制定	改 正

MN86	MN864773A						
全ページ ページ							
-	275						

CEC Mode Register #2

	de Negisi									
Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x76	Rese	erved	CECERS	CECNRP	CECLNH	CECLNB	CECTFM	CECACP	0x00

各種処理を選択します。

Field	Bit	Туре	Description	Default
Reserved	7:6	R/W	Reserved	00
CECERS	5	R/W	Select Error Code 送信時のエラーコードと受信時のエラーコードを 分離して出力するかどうかを選択します。 0:0x6C:0x69 CECERR[7:0]にエラーコードを出力します。 1:CECERR[7:5]に送信時のエラーコードを CECERR[4:0]に受信時のエラーコードを出力します。	0
CECNRP	4	R/W	Do not receive Polling Message <polling message="">に対して ACK を返します が、受信したメッセージを格納しません。 0:<polling message="">を受信します。 1:<polling message="">に対して ACK を返しますが、0x6C:0x61 CECRXF にメッセージを格納しません。 0x6C:0x63 CECRMS も0のままです。 受信割り込みも発生しません。</polling></polling></polling>	0
CECLNH	3	R/W	Line Error Notification when Header Header 受信時に Line Error を検知した時、Line Error Notification を送信するかどうかを選択します。 0:Line Error Notification を送信する。 1:Line Error Notification は送信しない。 エラーコード 0x18 で受信終了します。	0
CECLNB	2	R/W	Line Error Notification when Broadcast Broadcast 受信時に Line Error を検知した時、 Line Error Notification を送信するかどうかを選択 します。 0: Line Error Notification を送信する。 1: Line Error Notification は送信しない。 エラーコード 0x19 で受信終了します。	0

2010-09-10	
制定	改 正

MN864773A						
全ページ	ページ					
_	276					


		1		
CECTFM	1	R/W	Tx FIFO Clear Mode	0
			送信エラー終了時に、送信 FIFO をクリアするか	
			どうかを選択します。	
			0∶送信がエラーで終了した時、送信 FIFO が	
			クリアされます。	
			送信しようとしたメッセージは消去され	
			ます。	
			1:送信がエラーで終了した時、送信 FIFO は	
			クリアされません。送信しようとした	
			メッセージが FIFO に残されます。	
			FIFO に残されたメッセージのクリアは	
			0x6C:0x60 bit5 CECTFC で行って下さい。	
CECACP	0	R/W	ACK Mode for Polling Message	0
			Initiator Address と Destination Address が等しい	
			Polling Message 送信時、ACK / No ACK いずれでエラ	
			ーにするかを選択します。	
			ーにするかを選択します。 0∶ACK が返った時はエラー終了する	
			ーにするかを選択します。 0∶ACK が返った時はエラー終了する (エラーコード 0x14)。	
			ーにするかを選択します。 0∶ACK が返った時はエラー終了する (エラーコード 0x14)。 Logical Address 取得時に、Address が重なって	
			ーにするかを選択します。 0∶ACK が返った時はエラー終了する (エラーコード 0x14)。 Logical Address 取得時に、Address が重なって いればエラー終了します。	
			ーにするかを選択します。 ○: ACK が返った時はエラー終了する (エラーコード 0x14)。 Logical Address 取得時に、Address が重なって いればエラー終了します。 1: No ACK が返った時はエラー終了する	
			ーにするかを選択します。 0:ACK が返った時はエラー終了する (エラーコード 0x14)。 Logical Address 取得時に、Address が重なって いればエラー終了します。 1:No ACK が返った時はエラー終了する (エラーコード 0x14)。	
			ーにするかを選択します。 0:ACK が返った時はエラー終了する (エラーコード 0x14)。 Logical Address 取得時に、Address が重なっていればエラー終了します。 1:No ACK が返った時はエラー終了する (エラーコード 0x14)。 ACK がなければエラー終了します。	
			ーにするかを選択します。 0:ACK が返った時はエラー終了する (エラーコード 0x14)。 Logical Address 取得時に、Address が重なって いればエラー終了します。 1:No ACK が返った時はエラー終了する (エラーコード 0x14)。	

CEC Parameter Register #1

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x78		CDL	TYP			CDH	ITYP		0x88

Field	Bit	Туре	Description	Default
CDLTYP	7:4	R/W	CEC Logical 0 data typical low period	0x8
			送信時の Logical 0 の Low 期間を設定します。	
			8: 1.5 ms(デフォルト)	
			デフォルト値を変更しないでください。	
CDHTYP	3:0	R/W	CEC Logical 1 data typical low period	0x8
			送信時の Logical 1 の Low 期間を設定します。	
			8: 0.6 ms(デフォルト)	
			デフォルト値を変更しないで〈ださい。	

MN86	MN864773A						
全ページ	ページ						
-	277						




MN864773A							
全ページ	ページ						
-	278						

CEC Parameter Register #2

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x79	CLETYP						0x88		

Field	Bit	Туре	Description	Default
CLETYP	7:4	R/W	Line Error Notification typical period Line Error 発生時のLine Error Notificationの Low 期間幅Wを設定します。CEC 処理ブロックの クロック CECCLK(0x60:0x1E ~ 0x1F CECCDV 参照)の周波数 fcclk [MHz] と Low 期間幅 W の 間には W [ms] = 3.5 + CLETYP + 0.4 / fcclk の関係があります。3.4 < W < 3.8 [ms]となるように CLETYP を設定して下さい。 0: - 0.40 [ms] 6: - 0.10 [ms] 7: - 0.05 [ms] 8: 0 [ms] (デフォルト) 9: + 0.05 [ms] 10: + 0.10 [ms] 15: + 0.35 [ms]	0x8
CDWTYP	3:0	R/W	W = 3.5 + 0 + 0.4 / 2 = 3.7 < 3.8 CEC data typical width 送信時のデータの 1 ビット時間を設定します。	0x8
			8 : 2.4 ms(デフォルト) デフォルト値を変更しないでください。	




2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	279

CEC Parameter Register #3

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x7A	CSWTYP			CSLTYP				0x88	

Field	Bit	Туре	Description	Default
CSWTYP	7:4	R/W	Start Bit typical width	0x8
			送信時のスタートビットのデータ幅設定します。	
			8:4.5 ms(デフォルト)	
			デフォルト値を変更しないでください。	
CSLTYP	3:0	R/W	Start Bit typical low period	0x8
			送信時のスタートビットの Low 期間を設定しま	
			す。	
			8: 3.7 ms(デフォルト)	
			デフォルト値を変更しないでください。	



2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	280

CEC Parameter Register #4

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x7B	CSGFTC			CSGFTB			CSG	FTA	0x49

Field	Bit	Туре	Description	Default
CSGFTC	7:5	R/W	Signal Free Time when initiator wants to send another frame 継続して送信する時の Signal Free Time を設定します。 2:7 bit = 16.8 ms(デフォルト) デフォルト値を変更しないでください。	0x2
CSGFTB	4:2	R/W	Signal Free Time when new initiator wants to send a frame 新規送信時の Signal Free Time を設定します。 2:5 bit = 12.0 ms(デフォルト) デフォルト値を変更しないでください。	0x2
CSGFTA	1:0	R/W	Signal Free Time when previous attempt to send frame unsuccessful 送信エラー時の Signal Free Time を設定します。 1:3 bit = 7.2 ms(デフォルト) デフォルト値を変更しないでください。	0x1

MN86	MN864773A					
全ページ	ページ					
-	281					

CEC Parameter Register #5

Slave	Offset	7	6	5	4	3	2	1	0	Default
Addr	Addr		· ·	3		3			<u> </u>	Delauit
0x6C	0x7C	CBL	LIM	CDT	LIM		CDL	LLIM		0xA4

Field	Bit	Type	Description	Default
CBLLIM	7:6	R/W	CEC Bus Low limit CEC バスが Low 固定となっている時、この時間 以上経過するとエラーとなります。 0:2 bit = 4.8 ms 1:3 bit = 7.2 ms 2:4 bit = 9.6 ms (デフォルト) 3:5 bit = 12 ms	0x2
CDTLIM	5:4	R/W	CEC data width limit 受信時に Logical 0 /1 を検知する最大時間です。 CEC バスの立ち下がりから、この時間以上経過しても再び立ち下がらない時(EOM を除きます)、エラーとなります。 0:1.2 bit = 2.88 ms 1:1.4 bit = 3.36 ms 2:1.6 bit = 3.84 ms (デフォルト) 3:1.8 bit = 4.32 ms	0x2
CDLLIM	3:0	R/W	CEC data low width limit 受信時に CEC バスが Low となる時間の最小値を設定します。この時間より幅の短い Low パルスは無視します。 0:0.01 ms 以下を無視します。 1:0.02 ms 以下を無視します。 2:0.03 ms 以下を無視します。 3:0.06 ms 以下を無視します。 4:0.09 ms 以下を無視します。 6:0.12 ms 以下を無視します。 7:0.18 ms 以下を無視します。	0x4

2010-09-10	
制定	改 正

MN86	64773A
全ページ	ページ
-	282

CEC Parameter Register #6

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x7D	CDL	MAX	CDL	.MIN	CDH	MAX	CDH	IMIN	0xAA

送受信途中で書き換えないで下さい。書き換えた場合動作を保証しません。


Field	Bit	Туре	Description	Default
CDLMAX	7:6	R/W	CEC Logical 0 data maximum low period Logical 0 受信時の Low 時間の最大値を設定します。 CDLMIN より長〈、CDLMAX より短い Low パルスを検知した時に、Logical 0 の Low 期間と見なします。 0:1.7 ms 1:1.8 ms 2:1.9 ms(デフォルト) 3:設定禁止	0x2
CDLMIN	5:4	R/W	CEC Logical 0 data minimum low period Logical 0 受信時の Low 時間の最小値を設定します。 CDLMIN より長く、CDLMAX より短い Low パルスを検知した時に、Logical 0 の Low 期間と見なします。 0:1.3 ms 1:1.15 ms 2:1.05 ms(デフォルト) 3:設定禁止	0x2
CDHMAX	3:2	R/W	CEC Logical 1 data maximum low period Logical 1 受信時の Low 時間の最大値を設定します。 CDHMINより長〈、CDHMAXより短い Low パルスを検知した時に、Logical 1 の Low 期間と見なします。 0:0.8 ms 1:0.95 ms 2:1.05 ms(デフォルト) 3:設定禁止	0x2
CDHMIN	1:0	R/W	CEC Logical 1 data minimum low period Logical 1 受信時の Low 時間の最小値を設定します。 CDHMIN より長〈、CDHMAX より短い Low パルスを検知した時に、Logical 1 の Low 期間と見なします。 0:0.4 ms 1:0.3 ms 2:0.2 ms(デフォルト) 3:設定禁止 Logical 1 の Low 期間が 0.26 ms よりも小さいと正常に受信できません。	0x2
2010-09-10	•			

制定 改正

MN864773A

全ページ ページ

283




MN864773A					
全ページ	ページ				
-	284				

CEC Parameter Register #7

Sla Ad		Offset Addr	7	6	5	4	3	2	1	0	Default
0x6	O	0x7E	CLE	MAX	CLE	MIN	CDW	/MAX	CDW	/MIN	0xAA

Field	Bit	Туре	Description	Default
CLEMAX	7:6	R/W	Line Error Notification maximum period Line Error Notification の Low パルス幅の最大 値を設定します。送信時に CLEMIN より長く、 CLEMAXより短い Low パルスを検知した時、Line Error Notification となります。 0:3.84 ms 1:4.0 ms 2:4.2 ms(デフォルト) 3:設定禁止	0x2
CLEMIN	5:4	R/W	Line Error Notification minimum period Line Error Notification の Low パルス幅の最小値を設定します。送信時に CLEMIN より長く、 CLEMAXより短い Low パルスを検知した時、Line Error Notification となります。 0:3.36 ms 1:3.2 ms 2:3.0 ms(デフォルト) 3:設定禁止	0x2
CDWMAX	3:2	R/W	CEC data maximum width データの 1 ビット時間の最大値を設定します。 CDWMIN より長〈、CDWMAX より短いデータを 検知した時に、Logical 0 or 1 を受信します。 0:2.75 ms 1:2.9 ms 2:3.1 ms(デフォルト) 3:設定禁止	0x2
CDWMIN	1:0	R/W	CEC Logical 1 data minimum width データの 1 ビット時間の最小値を設定します。 CDWMIN より長〈、CDWMAX より短いデータを 検知した時に、Logical 0 or 1 を受信します。 0: 2.05 ms 1: 2.0 ms 2: 1.9 ms(デフォルト) 3: 設定禁止	0x2



MN86	64773A
全ページ	ページ
-	285

CEC Parameter Register #8

Slave Addr	Offset Addr	7	6	5	4	3	2	1	0	Default
0x6C	0x7F	CSW	/MAX	CSV	VMIN	CSL	MAX	CSL	.MIN	0xAA

Field	Bit	Type	Description	Default
CSWMAX	7:6	R/W	Start Bit maximum width スタートビットのデータ幅の最大値を設定します。 CSWMIN より長く、CSWMAX より短いデータを検知した時に、スタートビットを受信します。 0:4.7 ms 1:4.9 ms 2:5.1 ms(デフォルト) 3:設定禁止	0x2
CSWMIN	5:4	R/W	Start Bit minimum width スタートビットのデータ幅の最小値を設定します。 CSWMIN より長く、CSWMAX より短いデータを 検知した時に、スタートビットを受信します。 0:4.3 ms 1:4.2 ms 2:4.1 ms(デフォルト) 3:設定禁止	0x2
CSLMAX	3:2	R/W	Start Bit maximum low period スタートビットの Low 期間の最大値を設定します。CSLMIN より長く、CSLMAX より短い Low 期間を検知した時に、スタートビットを受信したと見なします。 0:3.9 ms 1:4.0 ms 2:4.1 ms(デフォルト) 3:設定禁止	0x2
CSLMIN	1:0	R/W	Start Bit minimum low period スタートビットの Low 期間の最小値を設定します。CSLMIN より長く、CSLMAX より短い Low 期間を検知した時に、スタートビットを受信したと見なします。 0:3.5 ms 1:3.3 ms 2:3.1 ms(デフォルト) 3:設定禁止	0x2

2010-09-10	
制定	改 正

MN864773A 製品仕様書 全ページ ページ 286 Start Bit CSLMIN CSLMAX CSWMIN CSWMAX 2010-09-10 制定 改 正

MN86	64773A
全ページ	ページ
-	287

4.6 Slave Address 0x6E: EDID EDID アクセスレジスタ

本LSIには256 byteのEDID用メモリがDDC各ポートに1つずつ内蔵されており、0x60:0x11 SYSOPMの設定でDDCよりEDIDとして読み出すことができます(ピン設定は HDCP 編参照)。

内蔵されたメモリには、Slave Address 0x6E: Offset Address 0x00-0xFF の 256 byte を介して、アクセスします。いずれの EDID ヘアクセスするかは、0x60:0x1C EDIDPG と 0x60:0x14 PORSEL で設定します。

設定例)

ポート0の EDID をアクセスする EDIDPG = 00, PORSEL = 000 ポート1の EDID をアクセスする EDIDPG = 01, PORSEL = 001

2010-09-10	
制定	改正

MN864773A					
全ページ	ページ				
-	288				

5. 補足説明

5.1 出力ピクセルクロック設定

検知したビデオフォーマットと AVI InfoFrame の Pixel Repetition の情報に基づいて、出力ピクセルクロックを設定して下さい。

スルー出力 (受信したピクセルクロックで出力)

Register Name	Slave Address	Offset Address	bit	Value	Description
DTRATE	0x62	0x39	7:6	00	スルー出力

480p rep2 受信 / 480p 出力 or 576p rep2 受信 / 576p 出力

Register Name	Slave Address	Offset Address	bit	Value	Description
DTRATE	0x62	0x39	7:6	01	1/2間引き

480p rep4 受信 / 480p 出力 or 576p rep4 受信 / 576p 出力

Register Name	Slave Address	Offset Address	bit	Value	Description
DTRATE	0x62	0x39	7:6	10	1/4間引き

480i rep2 受信 / 480i 出力 or 576i rep2 受信 / 576i 出力

Register Name	Slave Address	Offset Address	bit	Value	Description
DTRATE	0x62	0x39	7:6	01	1 / 2間引き

480i rep4 受信 / 480i 出力 or 576i rep4 受信 / 576i 出力

Register Name	Slave Address	Offset Address	bit	Value	Description
DTRATE	0x62	0x39	7:6	10	1/4間引き

480i rep4 受信 / 480i rep2 出力 or 576i rep4 受信 / 576i rep2 出力

Register Name	Slave Address	Offset Address	bit	Value	Description
DTRATE	0x62	0x39	7:6	01	1/2間引き

2010-09-10	
制定	改正

製品仕様書

	MN86	64773A
	全ページ	ページ
Γ	-	289

5.2 DDC バスインターフェース

内蔵された DDC バスインターフェース回路が動作保証するバス周波数は最大 100 kHz です。また DDC インターフェース部については、デフォルトでは Ack 信号を返さない(Read/Write できない)状態になっています。ローカルホストからレジスタに以下の値を設定してください。

Register Name	Slave Address	Offset Address	bit	Value	Description
DDCNCS	0x60	0x14	4	0	I2C Acknowledge Control 0: 通常動作 1: Ack 信号を返さない(デフォルト)

2010-09-10	
制 定	改 正

製品仕様書

MN86	64773A
全ページ	ページ
-	290

6. 更新履歴

更新日	Revision	備考
2010/09/10	1.00	初版
2010/09/16	1.01	0x60-0x08 bit7∶STANDBY 機能を削除
		P11,57 STANDBY レジスタの項目を削除し、Reserved に変更

製品仕様書

MN86	64773A
全ページ	ページ
-	291

本書に記載の技術情報は製品の代表特性および応用回路例を示したものであり、弊社もしくは 第三者の知的財産権その他の権利に対する保証または実施権の許諾を意味するものでは ありません。上記に起因する第三者所有の権利にかかわる問題が発生した場合、当社はその 責を負うものではありません。

2010-09-10 改正

+010+40	MATERIOO	全ページ	ページ
規程書番号	MI3F7830	16	1

製品規格

品種名:

· 注:	MN864773A
	共 通 規 格
パッケーシ コード名	HQFP144-P-2020

パナソニック株式会社 セミコンダクター社

制定	起案	検 印	作 成
憲渡圖	中 野	道 場	長澤

2010-09-10	
制定	改正

				MN86	4773A
製	品	規	格	全ページ	ページ
				16	2

注意書き

本書に記載の技術情報は製品の代表特性および応用回路例を示したものであり、弊社もしくは第三者の知的財産権その他の権利に対する保証または実施権の許諾を意味するものではありません。上記に起因する第三者所有の権利にかかわる問題が発生した場合、当社はその責を負うものではありません。

使用上の注意

ご使用の際は、本ICの向きに注意して〈ださい。間違った向きで実装した場合には破壊し、発煙や発火の恐れがありますので、十分に注意してご使用〈ださい。

2010-09-10	
2010-09-10	
制定	改 正

				MN86	4773A
製	品	規	格	全ページ	ページ
				16	3

種 別	CMOS 型 集積回路
機能	CMOS STANDARD CELL
用途	HDMI 規格準拠の受信 LSI HDCP 認証機能を内蔵
接続	仕様書を参照

- 注1) 全ての電源端子を、外部でそれぞれ電源に直接接続してください。
- 注2) 全ての VDD 端子は端子近〈にセラミックコンデンサー(0.1 μF 以上)でグランドに最短距離でバイパスして〈ださい。

A. 絶対最大定格

GND(VSS) = 0 V

	項 目	記号	定 格	単位
A1	外部用電源電圧 (*1)	VDD33	-0.3 ~ +4.6	V
A2	アナログ用電源電圧 (*1)	Avdd Pvdd	-0.3 ~ +4.6	V
A3	内部用電源電圧 (*1)	VDD12	-0.3 ~ +1.7	V
A4	入力端子電圧	Vı	-0.3 ~ VDD33+0.3 (VDD33+0.3 V が 4.6 V を超えないこと)	V
A5	入力端子電圧 (P0SCL、P0SDA、P1SCL、 P1SDA、P0V5P、P1V5P)	Vı	-0.3 ~ +5.5	V
A6	出力端子電圧	Vo	-0.3 ~ VDD33+0.3 (VDD33+0.3 V が 4.6 V を超えないこと)	V
A7	出力電流(2 mA セル)	lo	±6	mA
A8	出力電流(4 mA セル)	lo	± 12	mA
A9	出力電流(8 mA セル)	lo	± 24	mA
A10	出力電流(16 mA セル)	lo	± 48	mA
A11	電源入力電流	Iv	± 60 (1 端子あたり)	mA
A12	許容損失	PD	1500 (4 層基板 ダイパット接続有)	mW
A13	動作周囲温度	Topr	0 ~ +70	
A14	保存温度	Tstr	-50 ~ +150	

- (*1) VDD33 または VDD12 の一方が OFF している場合、貫通電流が流れ出力は不定の状態になります。 全ての電源の立ち上げおよび立ち下げは極力同時に行ってください。
- 注3) 絶対最大定格は、チップに印加しても破損を生じない限界値であり、 動作を保証するものではありません。

2010-09-10	
2010-09-10	
制 定	改 正


				MN86	4773A
製	品	規	格	全ページ	ページ
				16	4

B. 推奨動作条件

GND(VSS) = 0 V

		記号	条件		許容量		単 位
	块 口	<u> 10</u> 5	赤 什	最 小	標準	最 大	平 位
B1	外部用電源電圧	VDD33		3.00	3.30	3.60	
B2	アナログ用電源電圧	Avdd Pvdd		3.00	3.30	3.60	V
В3	内部用電源電圧	VDD12		1.08	1.2	1.32	
B4	SYSCLK クロック入力周波数	fck		12		30	MHz
B5	XI、XO 発振周波数 (*1)	fxtal	27.000 MHz Xtal 推奨	20	27.000	30	MHz
B6	周囲温度	Ta		0		70	

(*1)



外付容量値 Cxi、Cxo は評価の上、決定して下さい。

注) 発振特性は、使用する水晶振動子やプリント基板、外付容量により変化しますので、評価用サンプルによる事前評価が必要です。

C. 入出力容量

	項 目	記号	条件		許容量		単 位
	块 口	<u> </u>	赤竹	最 小	標準	最 大	平 位
C1	入力端子	CIN	VDD33 = 0 V		4.0		pF
C2	出力端子	Соит	VDD12 = 0 V VI = 0 V		4.0		pF
C3	入出力端子	Cio	f = 1 MHz		4.0		pF
C4	差動入力端子	CDIFF	Ta = 25		1.5		pF

2010-09-10)
2010-09-10	1
制定	改正

				MN86	4773A
製	品	規	格	全ページ	ページ
				16	5

D. 電気的特性

(1) DC 特性

VDD33 = AVDD = PVDD = 3.0 V ~ 3.6 V、 VDD12 = 1.08 V ~ 1.32 V GND(VSS) = 0 V 周囲温度 0 ~ 70

		()		·		
項目	ᇷᄆ	冬 件	1	許容量		単 位
	記号	余 件	最 小	標準	最 大	

条件:

f = 148.5 MHz・・ (ピクセルクロック) 入力映像フォーマット: 1080p @ 60 Hz

入力カラーフォーマット: RGB

出力カラーフォーマット: RGB (36 bit: 12 bit × 3)

受信ポート: ポート0

VDD33 = AVDD = PVDD = 3.6 V VDD12 = 1.32 V

GND (VSS) = 0 V 周囲温度: 70 出力開放

外部負荷容量 10 pF 以下

デジタル端子の出力ドライブ電流設定

クロック系: 8 mA / 16 mA 出力切り替え端子で 16 mA を選択

RCLK

データ系:4 mA / 8 mA 出力切り替え端子で8 mA を選択

VSYNC, HSYNC, DE, Q0, Q1, Q2, Q3, Q4, Q5, Q6, Q7, Q8, Q9, Q10, Q11, Q12, Q13, Q14, Q15, Q16, Q17, Q18, Q19, Q20, Q21, Q22, Q23, Q24, Q25, Q26, Q27, Q28, Q29, Q30, Q31, Q32, Q33, Q34, Q35

D1	I/O 部電源 動作時電源電流	IDDio		60	mA
D2	内部電源 動作時電源電流	IDDIN		375	mA
D3	アナログ電源 動作時電源電流	IDDa1		190	mA

2010-09-10	
制定	改正

 製品規格
 全ページ
 ページ

 16
 6

項目		記号条件			許容量		単位		
	块 口	記 写		最 小	標準	最 大	半世		
2 mA /	2 mA / 4 mA 切替付出力端子(LVCMOS、2 mA Fast / 4 mA Slew):								
	·	-	SDO1/DSDR1, SDO2/DSDL	_1, SDO3/	DSDR2,				
	LRCLK/DSDL2, BCLk	(/DSDCL	K				,		
D4	 出力電圧ハイレベル	VOH2m	 Io = -2 mA(2 mA 時)	VDD33-			V		
D-1	田万屯江八八八八	VOLIZIII	10 - 2 m/(2 m/(Hg)	0.6			V		
D5	出力電圧ロウレベル	VOL2m	Io = 2 mA(2 mA 時)			0.4	V		
D6	出力電圧ハイレベル	VOH4m	Io = -4 mA(4 mA 時)	VDD33-			V		
D0	四万电圧ハイレベル	V OH4III	10 = -4 IIIA (4 IIIA 45)	0.6			V		
D7	出力電圧ロウレベル	VOL4m	Io = 4 mA(4 mA 時)			0.4	V		
			Vo = Hi-Z 状態						
D8	出力リーク電流	loz	Vo = VDD33 or VSS	-5		5	μΑ		
			プルダウン抵抗 OFF						
D9	プルダウン抵抗	RıL	VI = VDD33	10	30	90	k		

項目		記号 条件 -			許容量		単位		
	块 口	l L	ホゖ	最 小	標準	最 大	丰 世		
4 mA / 8 mA 切替付出力端子(LVCMOS、4 mA Fast / 8 mA Slew):									
			2, Q3, Q4, Q5, Q6, Q7, Q8, Q						
			Q19, Q20, Q21, Q22, Q23, Q	Q24, Q25, (Q26, Q27,				
	Q28, Q29, Q30, Q31, 0	232, Q33 <u>,</u>	Q34, Q35, MCLK	r	1				
D10	出力電圧ハイレベル	VOH4m	 Io = -4 mA(4 mA 時)	VDD33-			V		
D10	田万竜江ハーレ・ハレ	V OI 14III	10 = + 110 t (+ 110 t Hg)	0.6			V		
D11	出力電圧ロウレベル	VOL4m	Io = 4 mA(4 mA 時)			0.4	V		
D40	山力電にハノレベル	Mous	Io 0 m A (0 m A 吐)	VDD33-			V		
D12	出力電圧ハイレベル	VOH8m	IO = -8 mA(8 mA 時)	0.6			V		
D13	出力電圧ロウレベル	VOL8m	Io = 8 mA(8 mA 時)			0.4	V		
			Vo = Hi-Z 状態						
D14	出力リーク電流	loz	Vo = VDD33 or VSS	-5		5	μΑ		
			プルダウン抵抗 OFF						
D15	プルダウン抵抗	RıL	VI = VDD33	10	30	90	k		

 製品規格
 全ページ
 ページ

 16
 7

項目		記号条件			単位				
	块 日	ᇎᇹ	宋 什	最 小	標準	最大	平 1世		
8 mA / 16 mA 切替付出力端子(LVCMOS、8 mA Fast / 16 mA Fast) : RCLK									
D16	出力電圧ハイレベル	VOH8m	Io = -8 mA(8 mA 時)	VDD33- 0.6			V		
D17	出力電圧ロウレベル	VOL8m	Io = 8 mA(8 mA 時)			0.4	V		
D18	出力電圧ハイレベル	VOH16m	Io = -16 mA(16 mA 時)	VDD33- 0.6			V		
D19	出力電圧ロウレベル	VOL16m	Io = 16 mA(16 mA 時)			0.4	V		
D20	出力リーク電流	loz	Vo = Hi-Z 状態 Vo = Vdd33 or VSS プルダウン抵抗 OFF	-5		5	μА		
D21	プルダウン抵抗	RıL	VI = VDD33	10	30	90	k		

項目		記号 条件 -			単位		
		au 5	ホ 計	最 小	標準	最 大	平位
入力端-	子(LVCMOS) : TESTM0						
D22	入力電圧ハイレベル	VIH		VDD33 × 0.7		VDD33	V
D23	入力電圧ロウレベル	VIL		0		VDD33 × 0.3	V
D24	入力リーク電流	Iц	Vı = VSS	-10		10	μΑ
D25	プルダウン抵抗	RıL	VI = VDD33	10	30	90	k

2010-09-10	
2010-09-10	
制定	改 正

			MN864773A		
製	品	規	格	全ページ	ページ
				16	8

項目		記号条件			単位			
	块 口		ホ IT	最 小	標準	最 大	_ _ _ U	
TMDS /	力端子:							
	PORXCP, PORXCM, P	ORXOP, P	ORXOM, PORX1P, PORX1N	I, PORX2P,	P0RX2M			
	P1RXCP, P1RXCM, P	1RX0P, P	1RX0M, P1RX1P, P1RX1N	<u>I, P1RX2P,</u>	P1RX2M			
D26	差動入力電圧	VDIFF		150		1200	mV	
D07		Vari		Avdd		Avdd	\/	
D27	同相入力電圧	Vсм		-0.4		-0.0375	V	
D28	内蔵抵抗	RINT		45	50	55		

	百日	記号条件		単位					
項目		記号 条件		最 小	標準	最 大	平 世		
オープン	オープンドレイン型出力端子(LVCMOS, 4 mA - Slew) : NIRQ1, NIRQ2								
D29	出力電圧ロウレベル	Vol	Io = 4 mA			0.4	V		
D30	出力リーク電流	loz	Vo = Hi-Z 状態 Vo = VDD33 or VSS	-5		5	μΑ		

2010-09-10	
2010-09-10	
制定	改 正

製 品 規 格

MN864773A					
全ページ	ページ				
16	9				

	項目		記号 条件 -		許 容 量					
					標準	最大	単 位			
5 V 耐圧	5 V 耐圧シュミット付オープンドレイン型入出力端子(LVTTL, 4 mA - Slew) : P0SDA, P0SCL, P1SDA, P1SCL									
D31	 入力	VT+	レジスタ		2.16	3.5	V			
D32	スレッショルド電圧	VT-	60h-12h[6] * が 1 b0 の場合	1.5	1.98		V			
D33	入力	VT+	レジスタ		1.80	2.31	V			
D34	スレッショルド電圧	VT-	60h-12h[6] * が 1 b1 の場合	0.99	1.53		V			
D35	出力電圧ロウレベル	Vol	Io = 4 mA			0.4	V			
D36	出力リーク電流	loz	Vo = Hi-Z 状態 Vo = 5.25 V			10	μА			
D37	出力リーク電流	loz	Vo = Hi-Z 状態 Vo = VSS			50	μА			

^{*} レジスタ設定(60h-12h[6] (DDCTHSEL))については、仕様書を参照してください。

	 項 目		記号条件		許 容 量			
	块 口	記与	活 计	最 小	標準	最大	単位	
5 V 耐归	5 V 耐圧シュミット付入力端子(LVTTL) : P0V5P, P1V5P							
D38	 入力	VT+	レジスタ 60h-12h[7] *		2.16	3.5	V	
D39	スレッショルド電圧	VT-	が 1 b0 の場合	1.5	1.98		V	
D40	入力	VT+	レジスタ 60h-12h[7] *		1.80	2.31	V	
D41	スレッショルド電圧	VT-	が 1 b1 の場合	0.99	1.53		V	
D42	入力リーク電流	Iц	VI = 5.25 V			10	μА	
D43	入力リーク電流	Iц	VI = VSS			50	μА	

^{*} レジスタ設定(60h-12h[7] (V5PTHSEL)) については、仕様書を参照してください。

2010-09-10	
2010-09-10	
制 定	改 正

 製品規格
 全ページ
 ページ

 16
 10

			記号条件	許容量			単位	
	块 口		赤 什	最 小	標準	最 大		
シュミッ	シュミット付オープンドレイン型入出力端子(LVTTL, 4 mA - Slew) : HSDA							
D44	入力	VT+			1.80	2.31	V	
D45	スレッショルド電圧	VT-		0.99	1.53		V	
D46	出力電圧ロウレベル	Vol	Io = 4 mA			0.4	V	
D47	出力リーク電流	loz	Vo = Hi-Z 状態 Vı = 5.25 V			10	μА	
D48	出力リーク電流	loz	Vo = Hi-Z 状態 Vı = VSS			50	μА	

	項目				単位		
	块 口	ᇟ성	ホ ロ	最 小	標準	最大	
シュミッ	卜付入力端子(LVTTL):						
	HSCL						
D49	入力	VT+			1.80	2.31	V
D50	スレッショルド電圧	VT-		0.99	1.53		V
D51	入力リーク電流	lu	VI = 5.25 V			10	μΑ
D52	入力リーク電流	lu	Vı = VSS			50	μА

2010-09-10	
制定	改正

製 品 規 格

MN864773A					
全ページ	ページ				
16	11				

項目		記号条件			単位		
	块 口	ab 5	★ 計	最 小	標準	最 大	# <u>U</u>
シュミット付オープンドレイン型入出力端子(LVTTL, 4 mA - Slew) : CEC							
D53	入力	VT+	VDD33 =		1.6	2.0	V
D54	スレッショルド電圧	VT-	3.0 V ~ 3.6 V	0.8	1.2		V
D55	出力電圧ロウレベル	Vol	Io = 4 mA			0.4	V
D56	出力リーク電流	loz	Vo = Hi-Z 状態 Vı = VDD33 or VSS	-1.8		1.8	μΑ

	項目		記号条件		許 容 量			
	块 口	ab 5	★ 計	最 小	小 標準 最大		単位	
シュミット付入力端子(LVCMOS): CLKEN								
D57	入力	VT+	VDD33 =		1.85	VDD33 × 0.7	V	
D58	スレッショルド電圧	VT-	3.0 V ~ 3.6 V	VDD33 × 0.3	1.45		V	
D59	入力リーク電流	Iц	VI= VDD33 or VSS プルダウン抵抗 OFF	-5		5	μА	
D60	プルダウン抵抗	RıL	VI = 3.3 V	10	30	90	k	

項目		記号 条件	許 容 量			単位	
	块 口		ホ IT	最 小	標準	最 大	+ U
シュミット付入力端子(LVCMOS): TESTM1, TESTM2							
D61	入力	VT+	V _{DD33} =		1.85	VDD33 × 0.7	V
D62	スレッショルド電圧	VT-	3.0 V ~ 3.6 V	VDD33 × 0.3	1.45		V
D63	入力リーク電流	ILI	Vı = VSS	-10		10	μΑ
D64	プルダウン抵抗	RıL	VI = 3.3 V	10	30	90	k

2010-09-10)
2010-09-10	1
制定	改正

 製品規格
 全ページ
 ページ

 16
 12

項目		記号条件		許 容 量			単位
	块 口	ᇟ성	ホ IT	最 小	標準	最 大] # 111
シュミッ	シュミット付入力端子(LVCMOS) : LPSA						
D65	入力	VT+	V _{DD33} =		1.85	VDD33 × 0.7	V
D66	スレッショルド電圧	VT-	3.0 V ~ 3.6 V	VDD33 × 0.3	1.45		V
D67	入力リーク電流	lц	VI= VDD33 or VSS プルアップ抵抗 OFF	-5		5	μΑ
D68	プルアップ抵抗	Rıн	Vı = VSS	10	30	90	k

項目		記号条件		許 容 量			単位
	块 口	ab 5	木 什	最 小	標準	標準最大	
シュミット付入力端子(LVCMOS) : NTEST							
D69	入力	VT+	V _{DD33} =		1.85	VDD33 × 0.7	V
D70	スレッショルド電圧	VT-	3.0 V ~ 3.6 V	VDD33 × 0.3	1.45		V
D71	入力リーク電流	lu	VI= VDD33 or VSS プルアップ抵抗 OFF	-5		5	μА
D72	プルアップ抵抗	Rıн	VI = VSS	10	30	90	k

16日 🕏		記号	条件 許容量			単位	
	項目	ab 5	赤 什	最 小	標準	標準最大	
シュミッ	ト付入力端子(LVCMOS) NRESET	1:					
D73	入力	VT+	V _{DD33} =		1.85	VDD33 × 0.7	V
D74	スレッショルド電圧	VT-	3.0 V ~ 3.6 V	VDD33 × 0.3	1.45		V
D75	入力リーク電流	ILI	VI = VDD33 or VSS	-5		5	μΑ

2010-09-10	
2010-09-10	
制定	改 正

				MN86	4773A
製	品	規	格	全ページ	ページ
				16	13

		한 문	記 号			単位	
	块 口				標準	最 大	半世
発振端-	子:						
	XO′ XI						
D76	内蔵帰還抵抗(注1)	RFB	VI(XI)= VDD33 or VSS VDD33 = 3.3 V	0.51	1.01	2.52	М
D77	出力電流ハイレベル (XO)	Іон	V _{DD33} = 3.3 V V _I =VSS, V _O =VSS	5.16	12.9	25.8	mA
D78	出力電流ロウレベル (XO)	lol	V _{DD33} = 3.3 V V _I = V _{DD33} , V _O = V _{DD33}	4.72	11.8	23.6	mA
D79	入力電圧ハイレベル (XI)	VIH		VDD33 × 0.7		VDD33	V
D80	入力電圧ロウレベル (XI)	VIL		0		VDD33 × 0.3	V

⁽注1) 内蔵帰還抵抗が ON の時。


				MN86	4773A
製	品	規	格	全ページ	ページ
				16	14

(2) AC 特性

VDD33 = 3.0 V ~ 3.6 V VDD12 = 1.08 V ~ 1.32 V VSS = 0.00 V Ta = 0 ~ 70 において

	V DD33 - 3.0 V 3.0 V V DD12	- 1.00 V	1.52 V VOO -	· 0.00 v	1 a - U	70	ייילט בון
	項 目		条件	許容量			単位
				最小	標準	最大	
	パインターフェース : ビデオインターフ						
共	·通条件: レジスタ * 60h-12h[1:0] ;						
	(ピクセルクロック 8 mA 駆	動、ビデオイ	ンターフェース信	号 4 mA 駆	(重力)		
	外部負荷容量 10 pF 以下		T	r	1		1
D81	ピクセルクロックサイクル時間	TVPCCYC		6		40.0	ns
201	(RCLK)	1 11 0010				10.0	110
D82	ピクセルクロックデューティ比	TVDUTY		45		55	%
D02	(RCLK)	TVDOTT		40		00	70
	ビデオインターフェース信号		レジスタ *				
D83	セットアップ時間ポジエッジ側	TVOSP	60h-0Ch[6]	2.0			ns
	(VSYNC, HSYNC, DE, Q0-Q35)		が 1 b0 の場合				
	ビデオインターフェース信号		レジスタ *				
D84	セットアップ時間ネガエッジ側	Tvosn	60h-0Ch[6]	2.0			ns
	(VSYNC, HSYNC, DE, Q0-Q35)		が 1 b1 の場合				
	ビデオインターフェース信号		レジスタ *				
D85	ホールド時間ポジエッジ側	Туонр	60h-0Ch[6]	1.2			ns
	(VSYNC, HSYNC, DE, Q0-Q35)		が 1 b0 の場合				
	ビデオインターフェース信号		レジスタ *				
D86	ホールド時間ネガエッジ側	TVOHN	60h-0Ch[6]	1.2			ns
	(VSYNC, HSYNC, DE, Q0-Q35)		が 1 b1 の場合				

^{*} レジスタ設定(60h-12h[1:0] (VCHDRV)) 及び、(60h-0Ch[6] (RCKPOL)) については、仕様書を参照してください。



2010-09-10	
2010-09-10	
制定	改 正


製 品 規 格


MN864773A				
全ページ	ページ			
16	15			

VDD33 = 3.0 V ~ 3.6 V VDD12 = 1.08 V ~ 1.32 V VSS = 0.00 V Ta = 0 ~ 70 において

項目		記 문	記 号 条 件 <u> </u>			単位	
					標準	最大	<u>+ 111</u>
外剖	3インターフェース : オーディオイン	ターフェース	、信号タイミング	•			
D87	ビットクロックサイクル時間 (BCLK)	Тѕвссус		82.0	1/64 fs		ns
D88	オーディオインターフェース信号 出力遅延時間ポジエッジ側 (LRCLK, SDO0-3)	TPODP	PCM データ時	0.0		10.0	ns
D89	オーディオインターフェース信号 出力遅延時間ネガエッジ側 (LRCLK, SDO0-3)	TPODN	PCM データ時	0.0		10.0	ns
D90	オーディオインターフェース信号 出力遅延時間ポジエッジ側 (LRCLK, SDO0-3, SPDIF)	TDODP	DSD データ時	0.0		10.0	ns
D91	オーディオインターフェース信号 出力遅延時間ネガエッジ側 (LRCLK, SDO0-3, SPDIF)	TDODN	DSD データ時	0.0		10.0	ns

fs は、オーディオインターフェースにおけるサンプリング周波数です。





2010-09-10	
2010-09-10	
制定	改 正


製 品 規 格


MN864773A					
全ページ	ページ				
16	16				

VDD33 = 3.0 V ~ 3.6 V VDD12 = 1.08 V ~ 1.32 V VSS = 0.00 V Ta = 0 ~ 70 において

	VDD33 = 3.0 V - 3.0 V VDD12	= 1.00 V	1.32 \		5 = 0.00	, v 10	1 = 0	- /	0 10	שויונ
項目			条件	許 容 量						
		記号		標準モード		高速モード		単		
	块 口		ᅏᅜ	最	標	最	最	標	最	位
				小	準	大	小	準	大	
外部1	′ンターフェース : I2C 信号タイ	ミング								
D92	SCL クロック周波数	FscL		0		100	0		400	kHz
D93	repeated-START条件の ホールド時間	THD;STA		4.0			0.6			μS
D94	SCL クロックの"L"期間	TLOW		4.7			1.3			μS
D95	SCL クロックの"H"期間	Thigh		4.0			0.6			μS
D96	repeated-START条件の セットアップ時間	Tsu;sta		4.7			0.6			μS
D97	データホールド時間	THD;DAT		0		3.45	0		0.9	μS
D98	データセットアップ時間	Tsu;dat		250			100			ns
D99	STOP条件のセットアップ時間	Tsu;sto		4.0			0.6			μS
D100	STOP 条件と START 条件 との間のバス・フリー時間	TBUF		4.7			1.3			μS

DDC インターフェース(POSDA, POSCL, P1SDA, P1SCL)は標準モードのみ対応しています。





2010-09-10	
2010-09-10	
制定	改 正

規程書番号:SC3S1436

 全ページ
 ページ

 4
 1

パッケージ 規格書

パッケージコード

HQFP144-P-2020

松下電器産業株式会社 半導体社


制定	起案	検印	作成
小路	吉田	岡嶋	成本

パッケージ規格書

HQFP144-P-2020

全ページ	ページ
4	2





松下電器産業株式会社 半導体社


パッケージ規格書

HQFP144-P-2020

全ページ	ページ
4	3

2. 構造断面図(技術資料:参考値)

チップ材質		Si	1	
リードフレーム材質		Cu合金	2	
インナーリード部表面処理		Pdめっき	3	
アウターリード部表面処理		Pdめっき	4	
	方法	樹脂接着法	(5)	
チップマウント	材質	接着材		
ロノわギンド	方法	超音波熱圧着	6	
ワイヤボンド 	材質	Au	0	
モールド	方法	トランスファーモールド	(7)	
±-/νΓ	材質	Br/Sbフリーエポキシ樹脂	9	
質量		1,347mg	•	




松下電器産業株式会社 半導体社

パッケージ規格書

HQFP144-P-2020

全ページ	ページ
4	4

<u>3. マーク図</u>



松下電器産業株式会社 半導体社

Regulations No.:SC3S1436

Total Pages	Page
4	1

PACKAGE STANDARDS


Package Code	HQFP144-P-2020
3	

Semiconductor Company Matsushita Electric Industrial Co., Ltd.

Established by	Applied by	Checked by	Prepared by
K.Komichi	H.Yoshida	M.Okajima	D.Narimoto

PACKAGE STANDARDS HQFP144-P-2020

Total Pages	Page
4	2




Semiconductor Company, Matsushita Electric Industrial Co., Ltd.

PACKAGE STANDARDS HQFP144-P-2020

Total Pages	Page
4	3

2. Package Structure (Technical Report : Reference Value)


Chip Material		Si	1	
Leadframe material	Leadframe material		2	
Inner lead surface		Pd plating	3	
Outer lead surface		Pd plating	4	
Chip mount	Method	Resin adhesive method	(5)	
Chip mount	Material	Adhesive material	9	
Wirebond	Method	Thermo-compression bonding	6	
Wilebolia	Material	Au		
Molding	Method	Transfer molding	(7)	
iviolaling	Material	Br/Sb free epoxy resin]	
Mass		1,347mg		



PACKAGE STANDARDS HQFP144-P-2020

Total Pages	Page
4	4

3. Mark Drawing



					MN8647	73A	
		マーキ	ング図	全頁数	1	頁番号	1
マー	ク印字図						
		Panas	sonic				
		MN864	1773A				
		0000					
		• 1					
	L						
密番:	6 ~ 8桁密番の	 英数字で表示					
	□ 1ì		□ 1ì	ı			
(例)	_ 西暦年 下一桁	週コード	- 組立 出荷工場		工程管理	一 用	
	2009年⇒9 2010年⇒0 2011年⇒1	第1週⇒01 第2週⇒02					
	2012年→2		$PSCID \Rightarrow C$ $PSCSH \Rightarrow P$ $PSCSG \Rightarrow S$				
			15050 - 5				
備考	き: 週の初めは月曜 今か週を第1週	配とし、その年の として01からスタ-					
			ートする。 例」を示したもので I	ある。			
			 パナソニック株:	式会社	:セミコンダ	クタ-	一社

MN864773A Marking and Code Total Explanation 1 1 Page pages Descriptions of Marking **Panasonic** MN864773A Date code: 5- to 8-digit date code (alphanumeric) Mark⇒□ Last digit of Week code Assembly and For production year shipping plant control (Example) $2009 \Rightarrow 9$ First week ⇒01 Uozu ⇒U 2010 ⇒0 Second week \Rightarrow 02 Arai⇒A $2011 \Rightarrow 1$ PSCID⇒ C $2012 \Rightarrow 2$ $PSCSH \Rightarrow P$ $PSCSG \Rightarrow S$ Note • The first day of week shall be Monday and the week including January 4 be the year's first week which is to be marked as 01. • Logo, mark, and symbol in the above are just guideline. Semiconductor Company, Panasonic Corporation

発行日: 2011年7月5日

パイオニア株式会社 御中

半導体デバイスの半田実装方法

半導体デバイスを実装する場合の実施条件を示します。 詳細は、別紙添付資料をご参照下さい。

品種名: MN864773A シリーズ

<u>パッケージコード: HQFP144-P-2020</u>

<u>管理No.: 11-064</u>

半導体デバイスの半田実装方法


パッケージコード: HQFP144-P-2020

パナソニック(株) セミコンダクター社 グローバル品質管理センター 組立信頼性技術グループ

1. 半田実装条件

半導体デバイスを実装する場合には、以下の条件で実施して下さい。 リフロー: 本プロファイルは、温風リフロー・赤外線リフロー等に適用する






*ピーク温度:250°C以下 *ピーク温度時間:10 s±3 s *高温領域:230°C以上

*高温領域時間:30 s~60 s

2. Al ラミネート防湿包装開封後の保管条件



3. 実装時のご注意

- ① 製品の保管環境:吸湿防止の為、Ta=30°C以下、RH=70%以内として下さい
- ② リード部の酸化防止の為、ベーキングは1回のみとして下さい
- ③ リフロー回数: 最大2回

(2回リフローの場合、2回目のリフローが完了するまでの期間が168 h以内です)

- ④ フラックス:無塩素のロジンフラックスを推奨(洗浄は十分に行なって下さい)
- ⑤ 超音波洗浄を行なう場合、周波数·基板形状などによっては共振を起こし、リード強度に影響する事がありますので十分注意して下さい

4. 特記事項

手付け半田の場合: こて温度 350 °C, 3 s 以下 (デバイスリード温度: 270 °C, 10 s 以下)

The soldering method to mount the semiconductor devices

Type: MN864773A series

Package : HQFP144-P-2020

<u>Document No.: 11-064</u> (refer to attachment sheet)

The soldering method to mount the semiconductor devices

Package code: HQFP144-P-2020


1. Recommended Conditions for Surface-mounting

In case that the semiconductor SMD packages are mounted on the PCB, the soldering should be performed under the following conditions:

Reflow soldering


Assembly Reliability Engineering Group Global Quality Control Center Semiconductor Company Panasonic Co., Ltd.

K. Matsushita



- * Peak temp. : 250 $^{\circ}$ C or less * Peak temp. hold time : 10 s \pm 3 s
- * High temperature area : 230 $^{\circ}$ C or more *High temp. region hold time : 30 s $^{\sim}$ 60 s
- * Number of reflow: within 2 times
 - * temperature are measured package surface point

2. Recommended Conditions Soldering



3. Notes

- ① Storage environment conditions: keep the following conditions Ta=5 $^{\circ}$ C \sim 30 $^{\circ}$ C, RH=30 $^{\circ}$ C \sim 70 $^{\circ}$ C.
- ② Storage period before opening dry pack shall be 1 year from a shipping day under Ta=5 $^{\circ}$ C \sim 30 $^{\circ}$ C, RH=30 $^{\circ}$ C \sim 70 $^{\circ}$ C. When the storage exceeds, Bake at 125 $^{\circ}$ C with 15 h to 25 h.
- 3 Baking cycle should be only one time.

Please be cautious of solderability at baking.

- 4 Reflow soldering: max. two times. (In case that use reflow two times, 2nd reflow must be finished within 168 hours.)
- (5) Remove flux sufficiently from product in the washing process.

(Flux: Chlorineless rosin flux is recommended.)

6 In case that use ultrasonic for product washing,

There is the possibility that the resonance may occur due to the frequency and shape of PCB. It may be affected to the strength of lead. Please be cautious of this matter.


4. Special mention


Manual soldering method: Iron temperature; 350 °C , 3 s max. (Device lead temperature; 270 °C , 10 s max.)

HQFP用 実装基板 & メタルマスク仕様(参考) ver.1.0

パナソニック株式会社 セミコンダクター社 アセンブリ技術センター カスタマ実装技術T

【基板ランドパターン概略図】








【照合文字名称】

照合文字	名称
D	パッケージ長さ
E	パッケージ幅
e	端子ピッチ



【参考寸法】

単位∶mm


基板ランド

端子ピッチ		ケージ ード		基	メタルマスク開口			
e	幅 Wp	長さ Lp	幅 W	全長 L	フロントフィレット Lf	ハ'ックフィレット Lb	幅 Wm	長さ Lm
0.40mmP	0.16	0.50	0.20	1.00 ~ 1.20	0.20 ~ 0.30	0.30 ~ 0.40	基板ラン	ドと同寸
0.50mmP	0.20	0.50	0.30	1.20 ~ 1.40	0.30 ~ 0.40	0.40 ~ 0.50	基板ラン	ドと同寸
0.65mmP	0.30	0.50	0.35	1.40 ~ 1.60	0.40 ~ 0.50	0.50 ~ 0.60	基板ラン	ドと同寸
0.80mmP	0.35	0.50	0.45	1.40 ~ 1.60	0.40 ~ 0.50	0.50 ~ 0.60	基板ラン	ドと同寸

^{*}上記参考値は、実装信頼性を保証するものではありません。御社での実際の実装条件・環境による実装評価をお願いいたします。


The reference spec. of PCB & Mask for HQFP ver.1.0

Assembly Technology Center Semiconductor Company Panasonic Co.,Ltd.



[Name of the collation letter]

Collation letter	Name
D	PKG length
E	PKG width
e	Lead pitch





[Reference spec.]

unit:mm

I and mitals	PKG lead		PCB land				Metal mask openning		
Lead pitch e	width Wp	length Lp	width W	length L	Front fillet Lf	Back fillet Lb	width Wm	length Lm	
0.40mmP	0.16	0.50	0.20	1.00 ~ 1.20	0.20 ~ 0.30	0.30 ~ 0.40	The same	The same as PCB land	
0.50mmP	0.20	0.50	0.30	1.20 ~ 1.40	0.30 ~ 0.40	0.40 ~ 0.50	The same as PCB land		
0.65mmP	0.30	0.50	0.35	1.40 ~ 1.60	0.40 ~ 0.50	0.50 ~ 0.60	The same	as PCB land	
0.80mmP	0.35	0.50	0.45	1.40 ~ 1.60	0.40 ~ 0.50	0.50 ~ 0.60	The same	as PCB land	

^{*}The above size is calculated based on the experiment results by Panasonic Corporation, and is not intended as a guarantee of mounting reliability. Mounting reliability can vary depending on factors such as the equipment specifications and conditions, material specifications and properties, and environmental conditions. To ensure satisfactory results, your company should evaluate and confirm actual mounting performance.





QC工程図(概要) QC Process Flow Chart (Summary)

MN864773A Series						
Total pages	page					
1	1					

<u> パッケージタイプ[°]/Package Type:HQFP144-P-2020</u>

生産工場					備考			
Productive plant	Flowchart	Process name	Control item	サンプ・リング・/Sampling	規格/standard	測定方法/Method	· 記録/record	Note
新井工場 ARAI	ウェーハ 一令 wafer	'ウェ−ハ検収 Wafer inspection	厚み Thickness	全ウェーハ All wafer	個別規格 Individual spec.	ウルトラケ"ーシ" Ultra gage	設備管理表 Equipment control sheet	
			フラットネス Flatness	全ウェーハ All wafer	個別規格 Individual spec.	ウルトラケーシ Ultra gage	設備管理表 Equipment control sheet	
	がス、薬品 Gas ,Medicals	拡散 Diffusion	酸化膜厚 Oxide thickness	5点×1ヴェーハ/日 5Point×1Wafer/Day	個別規格 Individual spec.	膜厚測定器 Film thickness measurement instrument	CIM	
			ケート寸法 Gate size	5点×1ウェーハ/ロット 5Point×1Wafer/Lot	個別規格 Individual spec.	測長SEM Length measurement SEM	CIM CIM	
			配線寸法 Wiring size	5点 × 1ウェーハ/ロット 5Point × 1Wafer/Lot	個別規格 Individual spec.	測長SEM Length measurement SEM	CIM CIM	
			保護膜厚 Passivasion thickness	9点×1ウェーハ/週 9Point×1Wafer/Week	個別規格 Individual spec.	膜厚測定器 Film thickness measurement instrument	CIM CIM	
	0	裏面研磨 Back grinding	厚み Thickness	全マシン× 1ウェーハ/日 All machine × 1Wafer/Day	個別規格 Individual spec.	ハイトケージ Height gage	チェックシート Check sheet	
	•	プロープ検査 Probe test	PCM電気特性 PCM Electric characteristic	全ウェーハ All wafer	個別規格 Individual spec.	PCMテスター PCM Tester	ロット票/CIM Lot sheet/CIM	
			電気特性 Electric characteristic	全数 All	個別規格 Individual spec.	LSIテスター LSI Tester	ロット票/CIM Lot sheet/CIM	
PSCSH (パナソニック !ミコンダ・クター 上海	リート・フレーム Lead Frame Agへ。一スト Ag paste	ダ [*] イシング [*] Dicing	外観検査 Visual inspection	1ウェハ/1カセット、及びツール切換え時 1Wafer/1Cassette or Tool exchange	不良見本/限度見本 Defective sample/ Limit sample	金属顕微鏡 Metallographical microscope	作業日報 Operation daily report	
有限会社)		タ [*] イホ [*] ント [*] Die Bond	外観検査 Visual inspection	1フレーム/マガジン、及び 品種切換え時10フレーム 1Frame/Magazine,or Product type change 10Frame	限度見本 Limit sample	金属顕微鏡 Metallographical microscope	作業日報 Operation daily report	
	金ワイヤー Au Wire	ワイヤポンド Wire Bond	ワイヤー引張強度 Wire pull strength	4ワイヤー/日/マシーン毎 品種/ワイヤボンドパラメーター変更/ キャピラリー切替時 4Wire/Day/Machine Product type /parameter or Tool change	個別規格 Individual spec.	プルテスター Pull tester	チェックシート Check sheet	
	樹脂 Resin		外観検査 Visual inspection	Tフレーム/マガジン、及び品種 /ツール切換え時 TFrame/magazine,or Product type change/Tool exchange	限度見本 Limit sample	実体顕微鏡 Stereoscopic microscope	作業日報 Operation daily report	
		封止(キュア) Molding(Cure)	外観検査 Visual inspection	1ショット/ロット、及び金型交換時 1Shot/Lot,or Mold exchange	限度見本 Limit sample	実体顕微鏡 Stereoscopic microscope	作業日報 Operation daily report	
	0	マーキング Marking	外観検査 Visual inspection	17レーム/ロット 1Frame/Lot	限度見本 Limit sample	目視 Visual	作業日報 Operation daily report	
	0	リート・加工 Lead trim&form	外観検査 Visual inspection	1ショット/ロット 1Shot/Lot	限度見本 Limit sample	実体顕微鏡 Stereoscopic microscope	作業日報 Operation daily report	
	•	最終検査 Final test	電気特性 Electric characteristic	全数 All	F検規格 F test specifications	検査装置 Inspection apparatus	ロット票/CIM Lot sheet/CIM	
			外観検査 Visual inspection	全数 All	外観検査規格 Visual inspection spec	検査装置 Inspection apparatus	ロット票/CIM Lot sheet/CIM	
	\	出荷検査 Delivery inspection	電気特性 Electric characteristic	出検基準に準じる According to delivery inspection standard	Ⅱ 検規格 Ⅱ test specifications	検査装置	検査票 Inspection sheet	
	包装材料 Packing materials		外観検査 Visual inspection		外観検査規格 Visual inspection spec	目視 Visual	検査票 Inspection sheet	
		包装 Packing	表示、数量チェック Check of label and quantity		包装規定 Packing spec.	目視/バーコード Visual/Barcode	ロット票 lot sheet	
*		· 出荷 Shipping	表示、現物チェック Check of label and box	包装毎 Per packing	包装規定 Packing spec.	目視/パーコード Visual/Barcode	CIM CIM	

使用記号/Graphical symbols for Process chart 〇:加工/Process ◇:品質の検査又はチェック/Quality inspection or check

〇:加工/Proce	ess ◇:品質0	D検査又はチェック/Quality inspection or check	No. 11-056
2011/7/5			
Prepared	Revised		

信頼性試験結果

全ページ	ページ
2	1

<u>品 種 名:</u> MN864773A

<u>パッケージ:</u> HQFP144-P-2020

発行部署

確認印

パナソニック株式会社 セミコンダクター社 グローバル品質管理センター 拡散・組立信頼性技術グループ



試験項目	i	試 験 条 件	試験結果 (不良数/評価数)	判定基準	
動作寿命試験	Ta=125°C, t=1000h	, VDD(max)	0/15		
高温保存試験	Ta=150°C, t=1000h		0/15		
低温保存試験	Ta=-65°C, t=1000h		0/15		
高温高湿バイアス試験	Ta=85°C, RH=85%	, t=1000h, VDD(max)	0/15	製品規格の	
高温高湿保存試験	Ta=85°C, RH=85%,	t=1000h	0/15	電気特性を 満足する事	
熱衝撃試験	Ta=-65°C~+150°C	, 各5min, 50サイクル	0/15		
温度サイクル試験	Ta=-65°C~+150°C	, 各30min, 100サイクル	0/15		
はんだ耐熱性試験	Ta=245°C+5°C-0°C	, 10s±3s (リフロー)	0/15		
はんだ付け性試験	Ta=230°C, 5s		0/15	浸漬部分の 95%以上	
静電破壊試験	HBM (ヒューマンホ゛テ゛ィーモテ゛ル)	C=100pF, Rs=1.5kΩ	0/3 クラス4 ※	製品規格の	
即电吸场武歌	M.M(マシンモテ゛ル) <参考>	C=200pF, Rs=0 Ω	0/3 ±200V	電気特性を 満足する事	
PCT〈参考〉	Ta=121°C, 2atm, RH=100%, t=100h		0/15		
	パルス電流注入法	VDD(max)	0/3 ±100mA以上	ラッチアップ	
ラッチアップ試験	電源過電圧法	VDD(max)	0/3 絶対最大定格値 以上	しない事	

※ クラス1 :±1000V未満 クラス2 :±1000V~±1500V クラス3 :±1500V~±2000V クラス4 :±2000V以上

No. 11-108

2011.7.5	
<i>1</i> 左 🕂	ューエ
1 作成	以止

Reliability Test Result

Total pages	page
2	2

Product name: MN864773A

Package: HQFP144-P-2020

Issued by

Wafer process reliability engineering group Assembly reliability engineering group

Global quality control center

Semiconductor company, Panasonic corporation

Reaffirmed by

K. Matsushita

Test items	Test con	ditions	Test results (Failure qty. / Evaluation qty.)	Judgment criteria	
High temperature operating life test	Ta=125°C, t=1000h, VDD(max)		0/15	Electrical characteristics within specification	
High temperature storage test	Ta=150°C, t=1000h		0/15		
Low temperature storage test	Ta=-65°C, t=1000h		0/15		
Temperature humidity bias test	Ta=85°C, RH=85%, t=1000h, VDD(max)		0/15		
Temperature humidity storage test	Ta=85°C, RH=85%, t=1000h		0/15		
Thermal shock test	Ta=-65°C to +150°C, 5min each, 50 cycles		0/15		
Temperature cycle test	Ta=-65°C to +150°C, 30min each, 100cycles		0/15		
Resistance to solder heat test	Ta=245°C+5°C-0°C, 10s±3s (Reflow)		0/15		
Solderability test	Ta=230°C, 5s		0/15	Over 95% of solder dip part	
ESD test	HBM (Human Body Model)	C=100pF, Rs=1.5k Ω	0/3 Class4 *	Electrical	
LOD test	MM (Machine Model) (Reference)	C=200pF, Rs=0 Ω	0/3 ±200V	characteristics within	
PCT (Reference)	Ta=121°C, 2atm, RH=100%, t=100h		0/15	specification	
	Pulse current injection method	VDD(max)	0/3 Over ±100mA		
Latch-up test	Supply overvoltage method	VDD(max)	0/3 Over absolute maximum rating	No latch-up	

* Class 1 : Under ±1000V Class 2 : ±1000V~±1500V Class 3 : ±1500V~±2000V

No. 11-108

2011.7.5	
Prepared	Revised