Procesador de 32 bits MIPS, operando a una frecuencia de 90.909 MHz con una arquitectura de 5 etapas. Fue desarrollado en Verilog para ser implementado en una FPGA Basys3.
-
Updated
Jul 28, 2023 - Python
Procesador de 32 bits MIPS, operando a una frecuencia de 90.909 MHz con una arquitectura de 5 etapas. Fue desarrollado en Verilog para ser implementado en una FPGA Basys3.
Displaying images taken from an OV7670/laptop camera
Add a description, image, and links to the basys3 topic page so that developers can more easily learn about it.
To associate your repository with the basys3 topic, visit your repo's landing page and select "manage topics."