

On Chip Signal Processing - RTL Implementierung RX

Daniel Ferrari Nikolaus Haminger Florian Kitzer Matthäus Kücher Alexander Traxler

16. Februar 2019

Inhaltsverzeichnis

1	Ube	ersicht	2
	1.1	Spezifikation	2
	1.2	Implementierung	2
	1.3	Toplevel-Simulation	2
		1.3.1 Anleitung zur Toplevel-Simulation	3
			3
		1.3.3 Konstellationsdiagramm	5
			5
2	Kon	nponenten	6
	2.1	Interpolation	6
	2.2	Coarse Alignment	6
			6
			8
		2.2.3 Synthese	9
	2.3		0
	2.4		0
	2.5		0
	2.6		0

Übersicht

1.1 Spezifikation

In diesem Projekt sollte eine OFDM-RX-Architektur in VHDL implementiert werden. Ein grobes Blockdiagramm dieser RX-Komponente war vorgegeben und ist in Abbildung 1 sichtbar.

On Chip Signal Processing




Abbildung 1: Blockschaltbild der gesamten RX-Kette.

1.2 Implementierung

Die Implementierung wurde weitgehend nach dem Vorbild des spezifizierten Blockschaltbildes vollzogen. Allerdings wird der Offset und das Delay in der Entity Coarse Alignment gehandhabt, weshalb die Leitungen rx_data_delay, rx_data_offset und interp_mode zwischen Interpolation und Coarse Alignment eliminiert wurden.

1.3 Toplevel-Simulation

Zur Verifikation der gesamten RX-Kette wurde eine Toplevel-Simulation erstellt. Für den Vergleich der Ergebnisse der Hardware-Kette wurde ein Golden Model in Python implementiert. Diese Implementierung berechnet die Input-Signale für die Hardware-Simulation (rx_data_i), speichert diese in CSV-Dateien ab und simuliert die gesamte RX-Kette in einer Hardwareähnlichen Implementierung. Die Ergebnisse des Golden Models werden ebenfalls abgespeichert und am Ende der Hardware-Simulation mit eben jenen Ergebnissen verglichen. Außerdem werden BER und EVM berechnet sowie Konstellationdiagramme jeweils für beide Simulationen erstellt.

Achtung: Matlab wird nicht benötigt, da das gesamte Golden Model sowie die Verifikation in Python implementiert wurde (mit Fixed-Point-Repräsentation und Taylor-Approximation der Interpolation). Die Gründe für diese Maßnahme sind die bessere Performance von Python, die einfachere Interaktion aus der Modelsim-Simulation und die bessere Strukturierungsmöglichkeit des Codes.

1.3.1 Anleitung zur Toplevel-Simulation

Eine ausführliche Anleitung befinden sich in der README.md des Repositories. Hier kurz noch einmal zusammengefasst:

Anforderungen:

- Modelsim oder Questasim
- Python3 (https://www.python.org/downloads/)
- numpy und matplotlib (pip install numpy matplotlib)

Ausführung:

Um die Simulation zu starten, einfach start_rx_simulation.bat <cmd|gui|clean> oder start_rx_simulation.sh <cmd|gui|clean> im Root-Folder des Repositories ausführen.

1.3.2 Simulations-Output

Nachfolgend ist der Output einer Simulation von 3 unterschiedlichen RX-Sequenzen zu sehen.

```
# -----
# Test the OFDM RX path
# -----
# [
       0.00 us] INFO : Working in folder src/grpRx/unitTopLevel/sim
# Testing RX chain with symbol sequence #0
              0.12 us] INFO : Generating input data and expected bitstream by calling ../src/
# [
     golden_model.py
                                        : Loading input data and expected bitstream from files rx_in_signal0
              0.12 us] INFO
      .csv and result_bits0.csv
# [
               0.12 us] INFO : Feeding system with RX symbols, this might take a while
           243.38 us] INFO : Received 256 of 5120 output bits (1 of 20 chips)
323.37 us] INFO : Received 512 of 5120 output bits (2 of 20 chips)
403.26 us] INFO : Received 768 of 5120 output bits (3 of 20 chips)
# [
# [
          483.26 us] INFO : Received 708 of 5120 output bits ( 4 of 20 chips) 563.26 us] INFO : Received 1024 of 5120 output bits ( 4 of 20 chips) 643.37 us] INFO : Received 1280 of 5120 output bits ( 5 of 20 chips) 723.38 us] INFO : Received 1536 of 5120 output bits ( 6 of 20 chips) 803.37 us] INFO : Received 1792 of 5120 output bits ( 7 of 20 chips) 883.26 us] INFO : Received 2048 of 5120 output bits ( 8 of 20 chips) 883.26 us] INFO : Received 2304 of 5120 output bits ( 9 of 20 chips)
# [
# [
         963.26 us] INFO : Received 2560 of 5120 output bits (10 of 20 chips) 1043.27 us] INFO : Received 2816 of 5120 output bits (11 of 20 chips) 1123.37 us] INFO : Received 3072 of 5120 output bits (12 of 20 chips)
# [
#
# [
         1203.38 us] INFO : Received 3328 of 5120 output bits (13 of 20 chips)
1283.37 us] INFO : Received 3584 of 5120 output bits (14 of 20 chips)
1363.27 us] INFO : Received 3840 of 5120 output bits (15 of 20 chips)
   Γ
         1443.26 us] INFO : Received 4096 of 5120 output bits (16 of 20 chips) 1523.27 us] INFO : Received 4352 of 5120 output bits (17 of 20 chips) 1603.37 us] INFO : Received 4608 of 5120 output bits (18 of 20 chips)
# [
          1680.11 us] INFO : Received enough output bits 1680.11 us] INFO : Verifying RX chain output
          1680.11 us] SUCCESS: Validation successful: BER=0.000, EVM=20.895db
# [
        1680.11 us] INFO : Scatter plot file written: scatter_plot0.png
# Testing RX chain with symbol sequence #1
# [ 1680.13 us] INFO : Generating input data and expected bitstream by calling ../src/golden_model.py
golden_model.py
```

```
# [ 1680.13 us] INFO : Loading input data and expected bitstream from files rx_in_signal1
     .csv and result_bits1.csv
        1680.13 us] INFO : Feeding system with RX symbols, this might take a while 1923.38 us] INFO : Received 256 of 5120 output bits (1 of 20 chips) 2003.37 us] INFO : Received 512 of 5120 output bits (2 of 20 chips)
# [
       2083.26 us] INFO : Received 768 of 5120 output bits (3 of 20 chips)
        2163.26 us] INFO : Received 1024 of 5120 output bits ( 4 of 20 chips) 2243.26 us] INFO : Received 1280 of 5120 output bits ( 5 of 20 chips)
# Г
# [
       2323.36 us] INFO : Received 1536 of 5120 output bits ( 6 of 20 chips)
        2403.38 us] INFO : Received 1792 of 5120 output bits ( 7 of 20 chips) 2483.36 us] INFO : Received 2048 of 5120 output bits ( 8 of 20 chips)
   Ε
# Г
        2563.26 us] INFO : Received 2304 of 5120 output bits ( 9 of 20 chips)
        2643.26 us] INFO : Received 2560 of 5120 output bits (10 of 20 chips) 2723.26 us] INFO : Received 2816 of 5120 output bits (11 of 20 chips)
# [
# [
       2803.36 us] INFO : Received 3072 of 5120 output bits (12 of 20 chips)
        2883.38 us] INFO : Received 3328 of 5120 output bits (13 of 20 chips) 2963.36 us] INFO : Received 3584 of 5120 output bits (14 of 20 chips) 3043.26 us] INFO : Received 3840 of 5120 output bits (15 of 20 chips)
# [
#
   Ε
# [
       3123.26 us] INFO : Received 4096 of 5120 output bits (16 of 20 chips) 3203.26 us] INFO : Received 4352 of 5120 output bits (17 of 20 chips) 3283.36 us] INFO : Received 4608 of 5120 output bits (18 of 20 chips)
# [
#
# [
                                 : Received enough output bits: Verifying RX chain output
# [
       3360.11 us] INFO
#
        3360.11 us] INFO
      3360.11 us] SUCCESS: Validation successful: BER=0.000, EVM=21.016db
# [
      3360.11 us] INFO
                                   : Scatter plot file written: scatter_plot1.png
# Testing RX chain with symbol sequence #2
# [ 3360.13 \text{ us}] INFO : Generating input data and expected bitstream by calling ../src/
     golden_model.py
       3360.13 us] INFO
                                     : Loading input data and expected bitstream from files rx_in_signal2
     .csv and result_bits2.csv
      3360.13 us] INFO : Feeding system with RX symbols, this might take a while
       3603.24 us] INFO : Received 256 of 5120 output bits (1 of 20 chips) 3683.24 us] INFO : Received 512 of 5120 output bits (2 of 20 chips) 3763.26 us] INFO : Received 768 of 5120 output bits (3 of 20 chips)
# Г
# [
# [
       3843.26 us] INFO : Received 1024 of 5120 output bits ( 4 of 20 chips) 3923.36 us] INFO : Received 1280 of 5120 output bits ( 5 of 20 chips) 4003.38 us] INFO : Received 1536 of 5120 output bits ( 6 of 20 chips)
# [
# [
       4083.36 us] INFO : Received 1792 of 5120 output bits ( 7 of 20 chips) 4163.27 us] INFO : Received 2048 of 5120 output bits ( 8 of 20 chips) 4243.26 us] INFO : Received 2304 of 5120 output bits ( 9 of 20 chips)
# [
   Ε
# [
       4323.27 us] INFO : Received 2560 of 5120 output bits (10 of 20 chips) 4403.36 us] INFO : Received 2816 of 5120 output bits (11 of 20 chips) 4483.38 us] INFO : Received 3072 of 5120 output bits (12 of 20 chips)
# [
# [
       4563.36 us] INFO : Received 3328 of 5120 output bits (13 of 20 chips)
       4643.27 us] INFO : Received 3584 of 5120 output bits (14 of 20 chips) 4723.26 us] INFO : Received 3840 of 5120 output bits (15 of 20 chips)
# [
# [
        4803.27 us] INFO : Received 4096 of 5120 output bits (16 of 20 chips)
                                 : Received 4352 of 5120 output bits (17 of 20 chips)
: Received 4608 of 5120 output bits (18 of 20 chips)
        4883.36 us] INFO
# Г
#
   Ε
        4963.38 us] INFO
       5040.10 us] INFO : Received enough output bits
5040.10 us] INFO : Verifying RX chain output
# [
# [
        5040.10 us] SUCCESS: Validation successful: BER=0.000, EVM=22.675db
# [
      5040.10 us] INFO : Scatter plot file written: scatter_plot2.png
# -----
# Simulation end @5040.10 us
  _____
# Number of checks: 3
# Successful :
                                            3
# Warnings
                          :
# Errors
                                           0
# -----
# SIMULATION SUCCESS
# -----
```

1.3.3 Konstellationsdiagramm

Abbildung 2 zeigt die Konstellationsdiagramme einer Symbol-Sequenz für die Golden-Modelund die Hardware-Simulation. Die Plots sind nach einer Simulation im Ordner src/grpRx/unitTopLevel/sim zu finden.




Abbildung 2: Konstellationsdiagramme der Golden-Model- und Hardware-Simulationen

1.3.4 Synthese

Für das implementierte Gesamtsystem wurde eine Synthese mit Quartus durchgeführt. Als Zielplattform wurde der FPGA 5CSXFC6D6F31C6 des DE-10 Standard-Boards verwendet. Folgende Ressourcen werden für das Gesamtsystem benötigt bei einer Symbollänge von 320 Samples und einer Überabtastung von 16. Diese sind in der nachstehenden Tabelle 2 zu sehen.

Ressource	Menge
Register	15,737
ALMs	7,912 / 41,910
M10K-Blöcke	42 / 553
Block Memory Bits	134,896 / 5,662,720
Total Block Memory Implementation Bits	430,080 / 5,662,720
DSP-Blöcke	17 / 112
Pins (theoretisch)	48 / 499

Tabelle 1: Tabelle mit benötigten Ressourcen.

Die Timing-Analyse hat ergeben, dass das Gesamtsystem im 1100mV-85C-Model mit einer

maximalen Taktfrequenz von 79,8 MHz betrieben werden kann. Als Systemtakt sind 100 MHz vorgesehen.

2 Komponenten

2.1 Interpolation

2.2 Coarse Alignment

Die Aufgabe des Coarse Alignment ist das Finden des Beginns einer OFDM-Übertragung. Für das Finden der Beginns wird die Methode nach Schmidl und Cox verwendet. Dazu wird in Hardware die Korrelation über zwei identische Halbsymbole (= Trainingssymbol) berechnet und das Maximum detektiert. Danach werden fortlaufend die Steuersignale start_of_symbol und data_valid des Datenstromes gesetzt und nach den Vorgaben des Fine Alignment korrigiert.

2.2.1 Architektur

In Abbildung 3 ist ein grober Überblick über die Implementierung gegeben. Die Implementierung beginnt links oben mit dem Eintreffen der I- und Q-Komponente des Empfangssignals. Beide Komponenten haben Datenbreite von 12 Bit signed. Die eintreffenden Daten werden in einem Ringbuffer mit der halben Symbollänge gespeichert, wodurch die Daten um die halbe Symboldauer verzögert werden. Die darauffolgenden Multiplizierer und Addierer stellen die komplexe Multiplikation der Korrelationsberechnung dar.




Abbildung 3: Architektur des Coarse Alignment. Links oben sind die Eingangsdaten als I und Q Anteil zu sehen. Darauf folgt die Korrelationsberechnung, gefolgt von der FSM zum Erkennen des Maximums. Unten im Bild ist die Logik zur Steuersignalgenerierung zu sehen.

Die Ergebnisse der komplexen Multiplikation werden in Register gespeichert, bevor diese im Zielregister aufsummiert werden. Nach der komplexen Multiplikation haben sowohl I- als auch Q-Komponente eine Datenbreite von 25 Bit signed. Auch die Ergebnisse der komplexen Multiplikation werden in einem Ringbuffer abgelegt, damit diese nach der halben Symboldauer wieder subtrahiert werden können. Dadurch entsteht der Effekt eines gleitenden Korrelationsfensters über dem Empfangssignal. Für das Ergebnis der Korrelation wird eine Datenbreite von 35 Bit signed verwendet.

Das berechnete Korrelationssignal wird einer FSM zugeführt. Diese FSM beginnt ein Maximum auf dem Korrelationssignal zu suchen, wenn dieses einen gegebenen Schwellwert überschreitet. Ein Maximum wurde dann gefunden, wenn der aktuelle Signalwert im Vergleich zum vorhergehenden Signalwert beginnt zu sinken. Ab diesen Zeitpunkt werden die Daten vom Coarse Alignment vom Eingang zum Ausgang weitergegeben. Für die Auswertung wird nur die I-Komponente des Korrelationssignals verwendet, da diese das Maximum ausbildet. Die FSM steuert danach die Delay-Logik, die für die Generierung der Steuersignale start_of_symbol und data_valid zuständig ist. Diese besteht intern aus zwei Zählern. Der erste Zähler ist für die Generierung des data_valid-Signals zuständig. Wenn dieser Zähler einen Überlauf hat, wird das Signal für eine Taktperiode auf 1 gesetzt und der zweite Zähler ebenfalls erhöht. Hat der zweite Zähler einen Uberlauf wird das start_of_symbol-Signal für eine Taktperiode auf 1 gesetzt. Die Korrektur des Delays wird über die inc- und dec-Leitungen durch das Fine Alignment gesteuert. Ist eine der beiden Leitungen 1 wird der erste Zähler der Delay-Logik entsprechend korrigiert, wodurch die Steuersignale um ein Datum nach vorne oder nach hinten verschoben werden. Die Auswertung der Leitungen wird immer zu Beginn eines neuen OFDM-Symbols durchgeführt.

2.2.2 Simulation

Für die Simulation wurde sowohl Matlab als auch Modelsim verwendet. Mit Hilfe von Matlab wurde ein Empfangssignal mit der Länge von 100 Symbolen generiert. In diesem Empfangssignal ist das Trainingssymbol an der dritten Stelle. Der Beginn der Korrelation des generierten Empfangssignals ist in Abbildung 4 zu sehen. Der grün umrandete Signalteil stellt das Trainingssymbol dar. Das obere Diagramm zeigt das Ergebnis der iterativen Implementierung. Das untere Diagramm zeigt das Ergebnis der formalen Implementierung. Es ist zu erkennen, dass beide Diagramme bis auf eine Verschiebung den gleichen Kurvenverlauf darstellen.




Abbildung 4: Beginn des Empfangssignals. Oben ist die iterative und unten die formale Implementierung dargestellt. Der grün umrandete Signalteil stellt das Trainingssymbol dar.

Für die Simulation wurde der Simulator Modelsim verwendet. Als Testframework wurde UVVM verwendet. Dadurch war es möglich ein besser strukturierte VHDL-Testbench zu entwerfen. In der Simulation wird das mit Matlab generierte Empfangssignal an den Coarse Alignment-Block angelegt und auf die Detektion des Trainingssymbols gewartet. Nach der Detektion wird das Timing der Steuersignale überprüft. Darauf wird überprüft, ob die Daten korrekt vom Block weiter gegeben werden. Am Ende wird das Verhalten im Zusammenhang mit den Steuerleitungen vom Fine Alignment und dem init-Signal überprüft. In Abbildung 5 ist ein Teil der Waveform der Simulation zu sehen. Die berechnete Korrelation in der Simulation stimmt mit der Berechnung in Matlab überein.




Abbildung 5: Waveform der Simulation des Coarse Alignment. Im unteren Teil der Bildes ist die Korrelation des Empfangssignales zu erkennen.

Um die Simulation starten zu können, müssen die Skripen compile_uvvm.do, compile.do und run_simulation.do in dieser Reihenfolge ausgeführt werden.

2.2.3 Synthese

Für das implementierte Coarse Alignment wurde eine Synthese mit Quartus durchgeführt. Als Zielplattform wurde der FPGA 5CSXFC6D6F31C6 des DE-10 Standard-Boards verwendet. Folgende Ressourcen werden für das Coarse Alignment benötigt bei einer Symbollänge von 320 Samples und einer Überabtastung von 16. Diese sind in der nachstehenden Tabelle 2 zu sehen.

Ressource	Menge
Register	232
ALMs	182 / 41,910
M10K-Blöcke	12 / 553
Block Memory Bits	122,880 / 5,662,720
Total Block Memory Implementation Bits	245,760 / 5,662,720
DSP-Blöcke	2 / 112
Pins (theoretisch)	72 / 499

Tabelle 2: Tabelle mit benötigten Ressourcen.

Die Timing-Analyse hat ergeben, dass das Coarse Alignment im 1100mV-85C-Model mit einer maximalen Taktfrequenz von 111,68 MHz betrieben werden kann. Als Systemtakt sind 100 MHz vorgesehen.

- 2.3 Cyclic Prefix Removal
- 2.4 FFT Wrapper
- 2.5 Fine Alignment
- 2.6 Demodulation