




Introduction


- 数字逻辑与数字系统是智能与计算学部面向所有专业的大类基础课。该课程重点讲解数字逻辑电路和数字系统的设计方法和技术,对理解计算机的工作原理起到十分重要的作用。通过本课程的学习,学生将掌握布尔代数理论;熟悉基本逻辑器件的实现原理和逻辑符号表示;能够对常见的组合逻辑电路和时序电路进行分析和设计;掌握基于硬件描述语言和FPGA的数字逻辑电路及系统的设计流程。
- ■该课程针对当前计算机类专业的学生普遍存在的"吃软怕硬"的问题,旨在培养学生的硬件能力、提升系统能力,真正做到"双腿"走路,以适应人工智能大潮对算力、数据和算法的多重需求。





课程目标

- 熟练掌握基本门电路以及常见组合逻辑电路模块(如复用器、译码器、编码器、算术模块)的工作原理、电路结构和输入/输出关系;能够熟练使用卡诺图、原理图以及硬件描述语言等技术手段进行组合逻辑电路模块的设计和开发。能够应用基本原理,结合层次化、模块化、规整化的计算思维能力,对数字电路系统中的工程问题进行分析,以获得有效结论
- 熟练掌握常见时序逻辑电路模块(如触发器、寄存器、计数器、存储器、有限状态机)的工作原理、电路结构和输入/输出关系;能够熟练使用原理图、硬件描述语言等技术手段进行时序逻辑电路模块的设计和开发。
- 掌握数字系统需求分析、开发、集成和测试的全流程设计方法;能够熟练使用常见数字电路模块,基于原理图、硬件描述语言等技术手段提出满足复杂工程问题需求的数字系统解决方案,并评价影响系统工作频率、延迟和成本的关键因素。
- 熟练掌握基于电子设计自动化(EDA)工具和FPGA的现代数字系统设计的全流程;能够针对 具体设计问题,熟练使用EDA工具和FPGA完成复杂数字系统的开发、集成和测试任务。



课程介绍

Introduction


- ■课时安排 (64学时)
 - **理**论: 32学时
 - ■实验: 32学时
- ■考核方式
 - ■平时成绩: 20%
 - ■课前预习和课后作业
 - 字验成绩: 30%
 - 期末考试: 50%

- 教师联系方式
 - 李幼萌
 - 55-A-205
 - liyoumeng@tju.edu.cn






- □数字抽象
- □数制
- □逻辑门
- □电气特征
- □ CMOS晶体管






- □数字抽象
- 口数制
- □逻辑门
- 口电气特征
- 口 CMOS晶体管





连续变量与离散变量

- ■大部分物理变量是连续的,例如: 电线上的电压、震动的频率、物体的位置
- ■与之相反,数字系统使用的是离散值变量,变量是有限数目的不同离散值






数字抽象的特点

- ■本书着重讲述使用二进制变量0和1表示的数字电路
- ■使用正电压表示1, TRUE, HIGH
- ■使用0电压表示0,FALSE,LOW
- ■数字抽象的优势在于,设计者可以只关注0和1,而忽略布尔变量的物理 表示




Topic

- □数字抽象
- □数制
- □逻辑门
- 口电气特征
- □ CMOS晶体管






- □数字抽象
- □数制
- □逻辑门
- 口电气特征
- 口 CMOS晶体管






非门 和 缓冲器

非门(反相器)



$$Y = \overline{A}$$


缓冲器



$$Y = A$$




与门 和 或门



$$Y = AB$$

A	В	Y
0	0	0
0	1	0
1	0	0
1		1 1






$$Y = A + B$$

A	В	Y
0	0	0
0	1	1
1	0	1
1	1	1



其它两输入逻辑门

异或



$$Y = A \oplus B$$

与非




$$Y = \overline{AB}$$

或非



$$Y = \overline{A + B}$$

同或 (异或非)




$$Y = \overline{A + B}$$

Α	В	Y
0	0	1
0	1	0
1	Ο	0
1	1	1



多输入逻辑门


三输入或非门



$$Y = \overline{A + B + C}$$

_ <i>A</i>	В	C	Y
0	0	0	1
0	Ο	1	0
0	1	Ο	0
0	1	1	0
1	0	0	0 0
1	0	1	0
1	1	0	0
1	1	1	0

三输入与门




$$Y = ABC$$

Α	В	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	Ο	0
1	1	1	1



Topic

- □数字抽象
- □数制
- □逻辑门
- □电气特征
- □ CMOS晶体管





电源电压

- ■系统中的最低电压为0V,称为地(ground, GND)
- ■系统中的最高电压来自电源,称为V_{DD}
- V_{DD}可能为5V, 3.3V, 2.5V, 1.8V, 1.5V, 1.2V, 甚至更低以便减少功耗和避免晶体管过载



逻辑电平

- ■使用离散电压表示逻辑0和1,低电压表示0,高电压表示1
- 例:
 - 在一个数字系统中, GND (0V) 表示逻辑0, V_{DD} (5V)表示逻辑1
 - 4.99V表示什么逻辑值?
 - 3.2V表示什么逻辑值?



Electrical Characteristics

逻辑电平

- 通过定义逻辑电平,将连续变量映射为离散的二进制变量
- 驱动源
 - 电压处于0~V_{OL}之间,输出0
 - 电压处于V_{OH}~V_{DD}之间,输出1
- 接收端
 - 输入电压处于0~V_L之间,认为输入0
 - ■输入电压处于V_H~V_{DD}之间,认为输入1
 - 电压处于V_{II}~V_{II}之间,禁止区域,输入门的行为不可预测




什么是噪声?

■ 任何使得信号衰减的事物都是噪声


例如: 电源供电时耦合到传输线中的阻抗等就是噪声

■ 实例: 一个驱动门输出电压为5V,但因为输出线上存在阻抗,接受端收到的电压只有4.5V






噪声容限



电气特征

Electrical Characteristics


直流传输特性




电气特征

Electrical Characteristics

直流传输特性 (cont.)








□数字抽象

□数制

- □逻辑门
- □电气特征
- □ CMOS晶体管





电子管、晶体管和集成电路



电子管



晶体管




集成电路



半导体

- 导电特性处于导体和绝缘体之间,称为半 导体
 - ■锗、硅、砷化镓和一些硫化物、氧化物等。
- 半导体的电阻率为10⁻³~10⁹ Ω·cm。
- 现代电子学中,用的最多的半导体是硅(Si) 和锗(Ge),它们的最外层电子(价电子)都是四个。






本征半导体

- 通过一定的工艺过程,可以将半导体制成晶体
- 完全纯净的、结构完整的半导体晶体, 称为本征半导体




硅和锗的共价键结构





本征半导体(cont.)

- 形成共价键后,每个原子的最外层电子是八个,构成稳定结构
- 共价键中的两个电子被紧紧束缚在共价键中, 称为束缚电子,常温下束缚电子很难脱离共价 键成为自由电子,因此本征半导体中的自由电 子很少,所以本征半导体的导电能力很弱。



CMOS晶体管

CMOS Transistors


杂质半导体

N型半导体

磷原子

- 掺入少量的五价元素磷(或锑)
- 产生自由电子
- >**1**14 × **1**14 自由电子

- P型半导体
 - 掺入少量的三价元素硼(或铟)
 - 产生空穴(载流子)




CMOS晶体管

CMOS Transistors

PN结的形成


漂移运动

在同一片半导体基片上,分别制造P型半导体和N型半导体,经过载流子的扩散,在它们的交界面处就形成了PN结






N型半导体






PN结的形成(cont.)





PN结正向偏置


内电场被削弱,自由电子的扩散 加强能够形成较大的扩散电流





PN结反向偏置

内电场被加强,扩散运动受抑制。漂移运动加强,但P型半导体中的自由电子数量有限,只能形成极小的反向电流。







半导体二极管的开关特性

- 特性: 单向导电
 - ■正向导通,反向截止



电路符号







硅二极管伏安特性



nMOS晶体管



NMOS 电路符号




CMOS晶体管

CMOS Transistors

nMOS晶体管


当*U_{GS}*足够大时

源极和漏极间形成通道




当*U_{GS} = 0* 时

源极和漏极间无连接






pMOS晶体管



PMOS 电路符号




当 *U_{GS} = 0* 时

源极和漏极间形成通道

当UGS 足够大时

源极和漏极间无连接



nMOS与pMOS的等效电路

nMOS


pMOS

$$g \rightarrow \begin{bmatrix} \\ \\ \\ \\ \end{bmatrix}$$


$$g = 0$$

$$g = 1$$







MOS管电路元件








CMOS非门






A	P1	N1	Y
0	ON	OFF	1
1	OFF	ON	0




CMOS与非门

NAND



$$Y = \overline{AB}$$

_ <i>A</i> _	В	Υ
0	0	\$ 1
0	1	1
1	0	1
1	1	0




A	В	P1	P2	N1	N2	Y
0	0	ON	ON	OFF	OFF	1
0	1	ON	OFF	OFF	ON	1
1	0	OFF	ON	ON	OFF	1
1	1	OFF	OFF	ON	ON	0



小规模集成电路





74LS10与非门集成电路



CMOS电路的功耗

- ■功耗 (Power) = 单位时间的能量消耗
 - ■动态功耗
 - 信号在0和1之间变化过程中电容充电所耗费的能量
 - ■静态功耗
 - 当信号不发生变化时,系统处于空闲状态下的能量消耗



动态功耗

- 对于一个电容C,将其电压从 0 充电至 V_{DD} 需要的能量为 CV²_{DD}
- 如果电容的电压切换频率为 f(每秒变化f次),即1秒内将电容充电 f/2 次,放电f/2次
- 由于放电过程不需要从电源中获取能量,所以动态功耗为


$$P_{dynamic} = \frac{1}{2}CV_{DD}^2 f$$



静态功耗

- 电子系统在空闲时(内部信号不发生变化时)也会有电流流过
- 电流主要是由于晶体管在工作时,会泄露少量电流 I_{DD}
 - 例如: 半导体漏电流、电容漏电流
- ■静态功耗和漏电流成正比

$$P_{static} = I_{DD}V_{DD}$$



功耗的估算

- 例:某数字系统电源电压(V_{DD})为1.2V,芯片中的平均电容(C)约为20nF,工作频率(f)为1GHz,漏电流约为(I_{DD})20mA
- ■估算设备的平均功耗
 - 动态功耗 $P_{dymanic} = \frac{1}{2}CV_{DD}^2 f = \frac{1}{2} \times 20nF \times (1.2V)^2 \times 1GHz = 14.4W$
 - 静态功耗 $P_{static} = I_{DD}V_{DD} = 20mA \times 1.2V = 0.024W$
 - 总功耗 $P_{total} = P_{dynamic} + P_{static} = 14.4W + 0.024W \approx 14.4W$



——来源:中芯国际 (SMIC)

