

参考資料

アプリケーションマニュアル

Real Time Clock Module

RX-8025SA/NB

機種名	製品型番
RX-8025SA	Q41802551xxxx00
RX-8025NB	Q41802591xxxx00

● 本マニュアルのご使用につきましては、次の点にご留意願います。

- 1. 本資料の内容については、予告なく変更することがあります。量産設計の際は最新情報をご確認ください。
- 2. 本資料の一部、または全部を弊社に無断で転載、または、複製など他の目的に使用することは堅くお断りいたします。
- 3. 本資料に記載される応用回路、プログラム、使用方法等はあくまでも参考情報であり、これらに起因する第三者の知的財産権およびその他の権利侵害あるいは損害の発生に対し、弊社は如何なる保証を行うものではありません。また、本資料によって第三者または弊社の知的財産権およびその他の権利の実施権の許諾を行うものではありません。
- 4. 特性表の数値の大小は、数値線上の大小関係で表します。
- 5. 輸出管理について
 - (1) 製品および弊社が提供する技術を輸出等するにあたっては「外国為替および外国貿易法」を遵守し、当該法令の定める必要な手続をおとりください。
 - (2) 大量破壊兵器の開発等およびその他の軍事用途に使用する目的をもって製品および弊社が提供する技術を輸出等しないでください。また、これらに使用するおそれのある第三者に提供しないでください。
- 6. 製品は一般電子機器に使用されることを意図し設計されたものです。 特別に高信頼性を必要とする以下の特定用途に 使用する場合は、弊社の事前承諾を必ず得て下さい。 承諾無き場合は如何なる責任も負いかねることがあります。
 - 1 宇宙機器 (人工衛星・ロケット等) 2 輸送車両並びにその制御機器 (自動車・航空機・列車・船舶等)
 - 3 生命維持を目的とした医療機器 4 海底中継機器 5 発電所制御機器 6 防災・防犯装置7 交通用機器
 - 8 その他; 1 ~7 と同等の信頼性を必要とする用途

本資料に掲載されている会社名、商品名は、各社の商標もしくは登録商標です。



目 次

1.	概	1
2.	ブロック図	1
3.	端子説明	2
4.	絶対最大定格	3
5.	推奨動作条件	3
6.	周波数特性	3
7.	電気的特性	3 6 13 15 17 19 20
9.	外形寸法図 / マーキングレイアウト	28
10	. 参考データ	29
11	. 使用上の注意事項	30
12	. マニュアル Ver J02 から J03 への更新内容一覧。	31

I²C-Bus インタフェース リアルタイムクロックモジュール

RX - 8025 SA/NB

- 32.768 kHz の水晶振動子を内蔵し時計精度調整済み (Ta = +25℃ 時、±5×10⁻⁶)
- I²C-Bus 高速モード(400 kHz)対応
- 時計(時·分·秒), カレンダ(年·月·日·曜日)の カウンタ機能(BCD コード)
 - 12/24 時間制の選択可能
 - 2099 年までのうるう年自動判別
- 高精度な時計精度調整回路内蔵
- CPU に対する割込み発生機能(周期 1 ヶ月 ~ 0.5 秒、割込みフラグ,割込み停止機能付)
- 2 系統のアラーム機能(Alarm_W:曜日·時·分、Alarm_D:時·分)
- 32.768 kHz クロック出力 (コントロール端子付 CMOS 出力)
- 内部データの有効無効判定のための発振停止検出機能
- 電源電圧監視機能 (検出基準電圧選択可能)
- 1.15 V ~ 5.5 V の 幅広い計時(保持)電圧範囲
- 1.7 V ~ 5.5 V の 幅広いインタフェース電圧範囲
- 低消費電流 0.48 μA / 3.0 V (Typ.)

1. 概要


本モジュールは、32.768 kHzの水晶振動子を内蔵し1個体ごとに時計精度調整された I²C バスインタフェース準拠のリアルタイムクロックです。

6種の割込み発生機能,2系統のアラーム,データの信頼性判定に応用可能な水晶発振停止検出機能,電源電圧監視機能の他、環境温度などに応じて内蔵時計をさらに高精度に合わせ込むためのデジタル式精度調整機能も搭載しています。

内部発振回路は定電圧駆動していますので、電源電圧変動による影響の少ない 安定した 32.768 kHz クロック出力および時刻情報が得られます。

このような多機能を表面実装用にパッケージしていますので、各種無線端末装置から一般電子機器まで幅広い時刻管理用途に応用して頂けます。


2. ブロック図






3. 端子説明

3.1. 端子配置





3.2. 端子機能

信号名	1/0	機能							
SCL	入力	I ² C-BUS 通信用のシリアルクロックを入力します。 このクロックに同期して、SDA 端子より データの入出力を行います。 本入力は、電源電圧に関係なく5.5 Vまで入力可能です。							
SDA	双方向	I ² C-BUS通信用のシリアルクロックに同期して、アドレス,データ,アクノリッジビットなどを入出力します。 この端子は 出力時N-chオープンドレインです。 信号線の容量により適切なプルアップ 抵抗を接続してください。							
FOUT	出力	FOUT端子は、出力制御付きの 32.768 kHz クロック出力端子(C-MOS出力)です。 FOE端子は、/CLEN1, /CLEN2ビットと共にFOUT出力を制御する 入力端子です。 FOEがHighで 且つ /CLEN1, /CLEN2ビットのどちらか一方でも "0"のときに、FOUT端子から32.768 kHzが出力されます。 FOE = Low または OPENのときには FOUT出力は停止し、このときのFOUT出力は "L"固定になります。							
FOE	入力	FOE input /CLEN1 bit /CLEN2 bit FOUT output L X X OFF ("L") H 0 0 32.768 kHz 1 0 32.768 kHz 1 1 OFF ("L") 'X' Don't care. FOE端子は、プルダウン抵抗を内蔵しており、また、電源電圧に関係なく5.5 Vまで入力可能です。							
/ INTA	出力	割り込み出力Aで、N-chオープンドレイン出力です。 アラーム割り込み(Alarm_D) および 定周期割り込みを出力します。							
/ INTB	出力	割り込み出力Bで、N-chオープンドレイン出力です。 アラーム割り込み(Alarm_W)を出力します。							
TEST	_	弊社テスト用の端子です。 必ず、OPENにてご使用ください。							
VDD	_	+電源に接続します。							
GND	-	グランドに接続します。							
(GND)		RX-8025NB (SON-22pin)の3番pinの (GND)端子は、GNDと同電位ですが 外部接続しないでください。							
N.C.	-	内部 IC と結線されていません。 ただし、RX-8025NB (SON-22pin) の 14 番 pin ~ 22 番 pin の N.C.端子は 内部フレーム によって相互に接続されていますので ご注意ください。 OPEN もしくは、GND または VDD と接続してください。							

注) VDD - GND 間の直近に $0.1 \mu F$ 以上のパスコンを必ず接続してください。



4. 絶対最大定格

GND = 0 V

項 目	記号	条 件	定挌値	単 位
供給電圧	VDD	V _{DD} – GND 間	−0.3 ~ + 6.5	V
入力電圧	Vı	SCL, SDA, FOE 端子	GND-0.3 ~ +6.5	V
出力電圧	Vo ₁	SDA, /INTA, /INTB 端子	GND-0.3 ~ +6.5	V
山刀电圧	VO2	FOUT 端子	GND-0.3 ~ VDD+0.3	V
保存温度範囲	Tstg	梱包状態を除く 単品での保存	−55 ~ + 125	°C

5. 推奨動作条件

GND = 0 V

項目	記号	条 件	Min.	Тур.	Max.	単位
動作電源電圧	VDD	-	1.70	3.0	5.5	V
計時電源電圧	Vclk	_	1.15	3.0	5.5	٧
オフ時印加電圧	VPUP	SCL, SDA, /INTA, /INTB 端子	GND-0.3		5.5	٧
プルアップ抵抗	RPUP	FOE 端子			10	kΩ
動作温度範囲	Topr	結露無きこと	-40	+25	+85	°C

6. 周波数特性

GND = 0 V

項目	記号	条 件	規 格	単 位
周波数精度	Δf/f	Ta = +25 °C VDD = 3.0 V	AA 精度;5±5 ^(*1) AC 精度;0±5 ^(*1)	× 10 ⁻⁶
周波数電圧特性	f/V	Ta = +25 °C VDD = 2.0 V ~ 5.5 V	± 1 Max.	× 10 ⁻⁶
周波数温度特性	Тор	Ta = -20 °C ~ +70 °C, VDD = 3.0 V ; +25 °C 基準	+10 / –120	× 10 ⁻⁶
発振開始時間	tsta	Ta = +25 °C VDD = 2.0 V	1 Max.	S
エージング量	fa	Ta = +25 °C VDD = 3.0 V;初年度	± 5 Max.	× 10 ⁻⁶ / year

^{*1)} 月差 13 秒相当。(オフセット値を除く)

7. 電気的特性

7.1. DC 電気的特性

7.1.1. DC 電気的特性(1)

※特記無き場合、GND=0V, VDD=3V, Ta=-40°C~+85°C

項目	記号	条 件		Min.	Тур.	Max.	単位
消費電流(1)	IDD1	fscl = 0Hz, FOE = GND /INTA, /INTB = VDD	VDD=5 V		0.60	1.80	4
冲貨电流(I) 	וטטו	FOUT ; 出力 OFF (Output = OPEN)	VDD=3 V		0.48	1.20	μΑ
消費電流(2)	ldd2	fscL = 0Hz VDD, /INTA, /INTB, FOE = 5.5 V FOUT; 出力 ON (Output = OPEN; CL=	= 0 pF)		3.0	6.5	μΑ
"H" 入力電圧	ViH	SCL, SDA, FOE 端子		$0.8 \times VDD$		5.5	V
"L" 入力電圧	VIL	VDD = 1.7 ~ 5.5 V		GND - 0.3		$0.2 \times V$ DD	V
"H" 出力電流	Іон	FOUT 端子 , Von = Vdd - 0).5 V			-0.5	mA
	IOL1	FOUT 端子, VoL = 0.4 V		0.5			mA
"L" 出力電流	IOL2	/INTA, /INTB 端子 , VoL = 0.4 V		1.0			mA
	IOL3	SDA 端子,		4.0			mA
入力リーク電流	IIL	SCL 端子, Vi = 5.5 V or GND, Vi	OD = 5.5 V	-1		1	μΑ



7.1.2. DC 電気的特性(2)

※特記無き場合、GND=0V, VDD=3V, Ta=-40°C~+85°C


項目		記号	条 件	Min.	Тур.	Max.	単位
プルダウン抵抗 入力電流					0.3	1.0	μΑ
オフ状態 出力電流	オフ状態		SDA, /INTA, /INTB 端子 VO = 5.5 V or GND , VDD = 5.5 V	-1		1	μΑ
電源電圧	高電圧側 選択時	VDETH	V _{DD} 端子, Ta = −30 ~ +70 °C	1.90	2.10	2.30	V
検出電圧			V _{DD} 端子, Ta = −30 ~ +70 °C) 端子, Ta = −30 ~ +70 °C 1.15			V

7.2. AC 電気的特性

* 特記無き場合: GND = 0 V, VDD = 1.7 V ~ 5.5 V, Ta = -40 °C ~ +85 °C

* 入力条件 : VIH = 0.8 × VDD, VIL = 0.2 × VDD, VOH = 0.8 × VDD, VOL = 0.2 × VDD, CL = 50 pF

項目	記号	条件	Min.	Тур.	Max.	単位
SCL クロック周波数	fscl				400	kHz
SCL クロック " L " 時間	tLOW		1.3			μs
SCL クロック " H " 時間	thigh		0.6			μs
スタートコンディション ホールド時間	thd;sta		0.6			μs
ストップコンディション セットアップ時間	tsu;sto		0.6			μs
スタートコンディション セットアップ時間	tsu;sta		0.6			μs
ストップコンディションからスタートコンディ ションまでの リカバリ時間 (*1)	tRCV		62			μs
データセットアップ時間	tsu;dat		200			ns
データホールド時間	thd;dat		0			ns
SCL 立ち下がり後の SDA の "L "確定時間	tpl;dat				0.9	μs
SCL 立ち下がり後の SDA の OFF 確定時間	tpz;dat				0.9	μs
SCL,SDA(入力) 立ち上がり時間	tr				300	ns
SCL,SDA(入力) 立ち下がり時間	tF				300	ns
入力フィルタにより取り除ける スパイクパルス幅	tsp				50	ns



注意: 本デバイスへのアクセスは、START コンディションの送信から STOP コンディション送信までを 0.5 秒以内 に終了してください。 最後の START 条件送信から 0.5 秒(Min.) ~ 1 秒(Max.)以上時間が経過した場合は、内部の BUS タイムアウト機能により I2C バスインタフェースがリセットされて、以降の読み出し値は全て"1"になり、書き込み中のデータは無効になりますのでご注意ください。

*1) t_{RCV} に関しては「8.8.3. I²C-BUS 通信の 開始と停止」項も参照下さい。



8. 使用方法

8.1. 機能概要

1) 時計機能

西暦の下二桁と 年·月·日,曜,時·分·秒までのデータの設定/計時/読み出しが可能です。 西暦の下二桁が4の倍数のときは自動的にうるう年と認識し、2099年までを自動判別します。

* 詳細は [項8.2. レジスタ説明]を参照してください。

2) 時計精度調整機能

時計精度を $\pm 3.05 \times 10^{-6}$ 単位で進ませる あるいは 遅らせる ことができます。 この機能を使用することで

- 季節に合わせた時計精度調整をあらかじめ考慮することで、1年を通しての時計精度の向上が可能
- 温度検知機能を有するシステムでは、温度変動に合わせて時計精度を補正することが可能

になり、より高精度の時計機能を実現できます。

注)調整できるのは時計精度のみです。 FOUT 端子からの 32.768 kHz 出力へは反映されません。

* 詳細は [項8.3. 時計精度調整機能]を参照してください。

3) 定周期割り込み発生機能

定周期の割り込み信号を、/ INTA 端子から出力できます。

その周波数は、2 Hz, 1 Hz, 1/60 Hz, 毎時, 毎月の5通りから選択できます。

定周期割り込みの出力波形は、通常のパルス状の波形(2 Hz, 1 Hz)と、CPU インタラプトにも対応できる CPU のレベル割り込みを考慮した波形(毎秒,毎分,毎時,毎月)の2つから選択できます。

ホストから割り込みをポーリング可能なフラグビット付きです。

* 詳細は [項8.4. 定周期割り込み機能]を参照してください。

4) アラーム機能

予め設定された時刻にホストに対する割り込み信号を出すアラーム機能(アラームW機能 と アラームD機能の2種)を装備しています。

アラーム W 機能は 曜日, 時, 分 の設定が可能で、また、割り込み信号は / INTB 端子から出力されます。 曜日設定は (たとえば)月水金土日のような複数の曜日の選択が可能です。

アラーム D機能は 時,分 の設定のみが可能で、また、割り込み信号は / INTA 端子から出力されます。

ホストからそれぞれのアラームをポーリング可能なフラグビット付きです。

アラーム W 詳細は [項 8.5. アラーム W 機能] を、また

アラーム D機能は [項8.6. アラーム D機能]を参照してください。

5) 発振停止検出機能, 電源低下検出機能(電圧監視機能) と パワーオンリセット検出機能

発振停止検出機能は、発振が停止してことを記憶するレジスタを持った機能です。

電源低下検出機能(電源電圧監視機能)は、電源電圧が ある一定電圧よりも低くなったことを記憶するレジスタを持った機能です。 検出電圧は、2.1 V と 1.3 V の 2 種のどちらかを レジスタ設定により選択可能です。 電圧サンプリングは、低消費電流を考慮した 1 秒周期にて行っています。

発振停止検知機能は計時データが無効になったことを判定するのに対し、電源電圧監視機能では計時データが無効になる可能性があることを判定するのに有効です。 また、バッテリの電源電圧監視にも使えます。

これらと パワーオンリセットの発生を検出する機能とを合わせて使用することにより、電源が OV から立ち上がったか または バックアップされていたかの判断の際の 計時データの有効無効判定に有効です。

* 詳細は「項8.7. 各種検出機能] を参照してください。

6) CPU とのインタフェース

SCL(クロック)と SDA(データ)の 2 つの信号線により、I2C バスインタフェースにてデータのリード,ライトを行います。

SCL,SDA ともに VDD 側に保護ダイオードがありませんので、回路基板上でプルアップ抵抗を負荷することで電源電圧の異なるホストとのデータのインタフェースが可能です。

SCL の最大クロック周波数は 400 kHz (1.7 ≤ VDD)で、I²C バス高速モードに対応しています。

* データのリード/ライトについては [項 8.8. I^oC-BUS インタフェースによる データの リード/ライト] を参照してください。

7) 32.768 kHz クロック出力

内蔵水晶振動子と同精度の 32.768 kHz クロックを、FOUT 端子から出力することができます。

FOEがHighで 且つ /CLEN1, /CLEN2ビットのどちらか一方でも "0" のときに、FOUT端子から32.768 kHzが出力されます。

FOE = Low または OPEN のときには FOUT 出力は停止し、このときの FOUT 出力は "L" 固定になります。

注) [時計精度調整機能]を使用しても、FOUT端子からの32.768 kHz クロックの精度は調整できません。



8.2. レジスタ説明

8.2.1. レジスタテーブル

Address	機能	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	備考
0	Seconds	0	S40	S20	S10	S8	S4	S2	S1	*5
1	Minutes	0	M40	M20	M10	M8	M4	M2	M1	*5
2	Hours	0	0	H20 P , /A	H10	H8	H4	H2	H1	*5
3	Weekdays	0	0	0	0	0	W4	W2	W1	*5
4	Days	0	0	D20	D10	D8	D4	D2	D1	*5
5	Months	С	0	0	MO10	MO8	MO4	MO2	MO1	*5
6	Years	Y80	Y40	Y20	Y10	Y8	Y4	Y2	Y1	_
7	Digital Offset	TEST	F6	F5	F4	F3	F2	F1	F0	
8	Alarm_W ; Minute	0	WM40	WM20	WM10	WM8	WM4	WM2	WM1	*5
9	Alarm_W ; Hour	0	0	WH20 WP,/A	WH10	WH8	WH4	WH2	WH1	*5
А	Alarm_W; Weekday	0	WW6	WW5	WW4	WW3	WW2	WW1	WW0	*5
В	Alarm_D ; Minute	0	DM40	DM20	DM10	DM8	DM4	DM2	DM1	*5
С	Alarm_D ; Hour	0	0 0		DH10	DH8	DH4	DH2	DH1	*5
D	Reserved		Reserved				*3			
E	Control 1	WALE	DALE	/12 , 24	/CLEN2	TEST	CT2	CT1	CT0	*1, *2, *6
F	Control 2	VDSL	VDET	/XST	PON	/CLEN1	CTFG	WAFG	DAFG	*1, *6

< 注意事項 >

- 注) $0 \ V$ からの初期電源投入時 および PON ビット読み出し時の結果が PON = "1" のときは、必ず 全てのレジスタを 初期設定してから 使用してください。
 - そのさい、日付・時間として正しくないデータの設定はしないでください。 その場合の計時動作は 保証できません。
- *1. PON ビットは、パワーオンリセットフラグです。
 - 0 V からの初期電源投入時や 電源電圧低下などで一度電源電圧が 0 V になってから電源が復帰したときは、PON ビットが "1" にセットされ、また、PON ビット(および / XST ビット) を除く Control 1,2 の各ビットは "0" にリセットされます。
 - 注) このときの他のレジスタの値は不定ですので、必ず初期設定を実施してから使用してください。
- *2. TEST ビットは 弊社テスト用ビットです。 常に "0"に設定してください。
- *3. Address D (Reserved register) のリード値は常に "0" でライトは無効です。
- *5. '○'マークはライト不能で、リード時は常に "0" が読み出せます。
- *6. /CLEN1, /CLEN2 ビットは、パワーオンリセット機能によって PON ビットが "1" になったときに "0" クリアされます。
 - /CLEN1, /CLEN2 ビットが共に "1" に設定されたとき、FOE 端子の状態にかかわらず FOUT 端子の出力は OFF になります。

0 , 0 ,	0		
FOE	/CLEN1	/CLEN2	FOUT
input	bit	bit	output
L	X	X	OFF ("L")
	0	0	32.768 kHz
Н	0	1	32.768 kHz
	1	0	32.768 kHz
	1	1	OFF ("L")

^{&#}x27; X ' Don't care.



8.2.2. 時計カウンタ (Reg-0~2)

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
0	Seconds	0	S40	S20	S10	S8	S4	S2	S1
1	Minutes	0	M40	M20	M10	M8	M4	M2	M1
2	Hours	0	0	H20 P , /A	H10	H8	H4	H2	H1

- [秒], [分], [時] を計時します。
- データ形式は BCD 形式(12 時間制を除く)で、たとえば 秒レジスタが " 0101 1001 " ならば 59 秒を意味します。
- *存在しない時刻データが書き込まれた場合は 正常な動作ができない原因になりますので ご注意ください。

1) [秒] カウンタ

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
0	Seconds	0	S40	S20	S10	S8	S4	S2	S1

- ●[秒]を計時するカウンタで、00 秒, 01 秒, 02 秒 ~59 秒, 00 秒, 01 秒 ~ と計時します。
- 秒カウンタに書き込みを行うと、1 秒未満の内部カウンタも 0 リセットされます。

2) [分] カウンタ

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
1	Minutes	0	M40	M20	M10	M8	M4	M2	M1

•[分]を計時するカウンタで、00分,01分,02分~59分,00分,01分~と計時します。

3) [時] カウンタ

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
2	Hours	0	0	H20 P , /A	H10	H8	H4	H2	H1

- •[時]を計時するカウンタで、計時状態は /12,24 ビットの設定によって異なります。
- 24 時間制のとき、bit 5 は H20 ([時]の 10 位桁)として機能します。 また、 12 時間制のとき、bit 5 は AM / PMの区別として機能し、"0"でAMを また "1"でPMを意味します。

/12,24 ビット	内 容	24 時間制/12 時間制の各設定にま Address 2(Hours register)のデー	
		24 時間制 12 時間制 24 時間制	12 時間制
_		00 12 (AM 12) 12	32 (PM 12)
0	12 時間制	01 01 (AM 01) 13	21 (PM 01)
		02 02 (AM 02) 14	22 (PM 02)
		03 03 (AM 03) 15	23 (PM 03)
		04 04 (AM 04) 16	24 (PM 04)
		05 05 (AM 05) 17	25 (PM 05)
		06 06 (AM 06) 18	26 (PM 06)
		07 07 (AM 07) 19	27 (PM 07)
1	24 時間制	08 08 (AM 08) 20	28 (PM 08)
ı	24 时间前	09 09 (AM 09) 21	29 (PM 09)
		10 10 (AM 10) 22	30 (PM 10)
		11 11 (AM 11) 23	31 (PM 11)
			/



8.2.3. 曜日カウンタ (Reg-3)

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
3	Weekdays	0	0	0	0	0	W4	W2	W1

- ●[曜(曜日)]の7進カウンタで、00曜,01曜,02曜~06曜,00曜,01曜~と更新します。
- 曜日とカウント値は 次のように対応しています。

Weekdays	W4	W2	W1	曜日	備考
	0	0	0	日	00 h
	0	0	1	月	01 h
	0	1	0	火	02 h
Write / Read	0	1	1	水	03 h
	1	0	0	木	04 h
	1	0	1	金	05 h
	1	1	0	土	06 h
Write 禁止	1	1	1	_	設定しないでください

8.2.4. カレンダ カウンタ (Reg-4~6)

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
4	Days	0	0	D20	D10	D8	D4	D2	D1
5	Months	С	0	0	MO10	MO8	MO4	MO2	MO1
6	Years	Y80	Y40	Y20	Y10	Y8	Y4	Y2	Y1

- 2001年 01月 01日~2099年 12月 31日までの [日], [月], [年]を、オートカレンダ機能によって更新します。
- データ形式は BCD 形式で、たとえば 日レジスタが "0011 0001" ならば 31 日を意味します。
- *存在しないカレンダデータが書き込まれた場合は 正常な動作ができない原因になりますので ご注意ください。

1) [日] カウンタ

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
4	Days	0	0	D20	D10	D8	D4	D2	D1

- ●[日]のカウンタで、月によって更新状況が異なります。
- *[年]が4の倍数のとき (04年,08年,12年 88年,92年,96年)が うるう年になります。

Days	月	更新内容
	1, 3, 5, 7, 8, 10, 12 月	01日,02日,03日~30日,31日,01日~
Write / Read	4, 6, 9, 11 月	01日,02日,03日~30日,01日,02日~
Wille / Read	2月 かつ うるう年	01日,02日,03日~28日,29日,01日~
	2月 かつ 通常年	01日,02日,03日~28日,01日,02日~

2) [月] カウンタ

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
5	Months	С	0	0	MO10	MO8	MO4	MO2	MO1

- •[月]のカウンタで、01月,02月,03月~12月,01月,02月~と更新します。
- *'0' は、必ずゼロを設定して使用してください。 読み出し時は "0" です。
- * bit7 C は年桁が 99 年から 00 年に更新されると"0"から"1"にセットされます。
- "1"から"0"に更新することはありません。



3) [年] カウンタ

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
6	Years	Y80	Y40	Y20	Y10	Y8	Y4	Y2	Y1

- ●[年]のカウンタで、00年,01年,02年~99年,00年,01年~と更新します。
- *[年]が4の倍数のとき (04年,08年,12年 88年,92年,96年) は うるう年になりますので、その年の02月の[日]の更新は 01日,02日,03日 ~ 28日,29日,01日 ~ と なります。

8.2.5. 時計精度調整レジスタ (Reg - 7)

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
7	Digital Offset	0	F6	F5	F4	F3	F2	F1	F0
1 '	(Default)	(0)	(0)	(0)	(0)	(0)	(0)	(0)	(0)

- F6 ~ F0 の 7 bit の符号化 2 進数の設定により、32768 Hz の内部水晶発振回路より作成している時計/時計精度を、±3.05×10⁻⁶ 単位で 最大±189 × 10⁻⁶ まで進ませる あるいは 遅らせることができます。
- (調整できるのは時計精度のみです。 FOUT 端子からの 32.768 kHz 出力へは反映されません。)
- 本機能を使用しない場合は、F6~F0の全てを"0"にしてください。
- * 詳細は [項8.3. 時計精度調整機能]を参照ください。

8.2.6. Alarm_W レジスタ (Reg - 8~A)

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
8	Alarm_W ; Minute	0	WM40	WM20	WM10	WM8	WM4	WM2	WM1
9	Alarm_W ; Hour	0	0	WH20 WP , /A	WH10	WH8	WH4	WH2	WH1
А	Alarm_W ; Weekday	0	WW6	WW5	WW4	WW3	WW2	WW1	WW0

- アラーム W 機能を使用して 曜日+時+分 に対するアラームを得たいときに、WALE, WAFG ビットと ともに設定/使用します。
- Alarm_W の設定状況 に 現時刻が一致すると、/INTB 端子 = "L" かつ WALE ビット = "1"になります。 注) 現時刻と同じ状況を設定した場合にはアラーム発生しません。次回の同じ状況への桁上げ時にて発生します。
- Alarm_W; Hours レジスタの bit 5 (WH20, WP,/A) は、24 時間制のときは WH20([時]の 10 位桁)として機能し、また、12 時間制のときは AM / PM の区別として機能します。
- Alarm_W の曜日(WW6 ~ WW0) の全てを " 0 " に設定したときは、アラーム W は発生しません。
- * 詳細は [項 8.5. アラーム W 機能] を参照ください。

9.2.7. Alarm_ D レジスタ (Reg - B, C)

Addre	ess	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
В		Alarm_D ; Minute	0	DM40	DM20	DM10	DM8	DM4	DM2	DM1
С		Alarm_D ; Hour	0	0	DH20 DP , /A	DH10	DH8	DH4	DH2	DH1

- アラーム D機能を使用して 時+分 に対するアラームを得たいときに、DALE, DAFG ビットと ともに設定/使用します。
- Alarm_D の設定状況 と 現時刻が一致すると、/INTA 端子 = "L"かつ DALE ビット = "1"になります。 注) 現時刻と同じ状況を設定した場合にはアラーム発生しません。次回の同じ状況への桁上げ時にて発生します。
- Alarm_D; Hours レジスタの bit 5 (DH20 , DP,/A) は、24 時間制のときは DH20([時]の 10 位桁)として機能し、また、12 時間制のときは AM / PM の区別として機能します。
- * 詳細は [項8.6. アラーム D 機能] を参照ください。



8.2.8. 制御レジスタ 1 (Reg-E)

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
Е	Control 1	WALE	DALE	/12,24	/CLEN2	TEST	CT2	CT1	CT0
	(Default)	(0)	(0)	(0)	(0)	(0)	(0)	(0)	(0)

^{*)} Defaultは、0 V からの電源初期投入後 または 電源電圧低下等により PON = "1" となったときに読み出される(あるいは内部設定される)値です。

1) WALE ビット

アラーム W 機能 (曜,時,分 の一致によるアラーム発生機能)の設定ビットです。

<u> </u>	200 (FE; F	i, i, ii which are a second of the second of	
WALE	データ	内 容	
Write / Read	0	Alarm_W、一致比較動作無効	* Default
	1	Alarm_W、一致比較動作有効 (一致時は /INTB = " L " となる)	

^{*} 詳細は [項 8.5. アラーム W 機能] を参照してください。

2) DALE ビット

アラーム D機能 (時,分 の一致によるアラーム発生機能)の設定ビットです。

DALE	データ	内 容	
Write / Bood	0	Alarm_D、一致比較動作無効	* Default
Write / Read	1	Alarm_D、一致比較動作有効 (一致時は /INTA = " L " となる)	

^{*} 詳細は [項8.6. アラーム D 機能] を参照してください。

3) /12,24 ビット

計時動作を12時間制にするか24時間制にするかを選択します。

/12,24	データ	内 容	
\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	0	12 時間制	* Default
Write / Read	1	24 時間制	

^{*12}時間制/24時間制の設定は、必ず時刻データの書き込み前に行ってください。

4) /CLEN2 ビット

/CLEN1 bit と共に、FOUT 出力を制御する bit です。

/CLEN1, /CLEN2 ビットが共に "1"に設定されたとき、FOE 端子の状態にかかわらず FOUT 端子の出力は OFF になります。

FOUT 出力機能を使用しない場合は、RAM ビットとして使用できます。(FOE = "L")

/CLEN1, /CLEN2 ビットは、パワーオンリセット機能によって PON ビットが "1" になったときに "0" クリアされます。

5) TEST ビット

弊社品質検査用のビットです。

必ず "0" を設定してください。

TEST	データ	内 容
Write / Dood	0	通常動作モード * Default
Write / Read	1	設定禁止

6) CT2, CT1, CT0 ビット

/ INTA 端子を使用した 定周期割り込み機能の動作を設定します。

ОТО	0.74	ОТО		/INTA 端子の出力設定内容						
C12	CT2 CT1 CT0		波形モード	周期 / 立ち下がりタイミング						
0	0	0	_	/INTA = Hi-z (= OFF) * Default						
0	0	1	_	/INTA = " L " 固定						
0	1	0	パルスモード *1)	2 Hz (Duty 50 %)						
0	1	1	パルスモード *1)	1 Hz (Duty 50 %)						
1	0	0	レベルモード *2)	1秒に1度 (秒カウントアップと同時)						
1	0	1	レベルモード *2)	1分に1度 (毎分00秒)						
1	1	0	レベルモード *2)	1時間に1度 (毎時00分00秒)						
1	1	1	レベルモード *2)	1月に1度 (毎月1日午前00時00分00秒)						

^{*} 詳細は [項8.4. 定周期割り込み機能]を参照してください。

^{*[}項8.2.4.3)[時]カウンタ]も参照してください。



8.2.9. 制御レジスタ 2 (Reg-F)

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
E	Control 2	VDSL	VDET	/ XST	PON	/CLEN1	CTFG	WAFG	DAFG
1	(Default)	(0)	(0)	(-)	(1)	(0)	(0)	(0)	(0)

^{*1)} Default は、 $0\ V$ からの電源初期投入後 または 電源電圧低下等により PON = "1" となったときに読み出される(あるいは内部設定される)値です。 *2) '-' は [不定] を意味します。

1) VDSL ビット

電源低下検出機能の基準電圧値の選択設定ビットです。

VDSL	データ	内 容	
Write / Read	0	電源低下検出機能の基準電圧値を 2.1 V に設定	* Default
write / Read	1	電源低下検出機能の基準電圧値を 1.3 V に設定	

^{*} 詳細は [項8.7. 各種検出機能]を参照してください。

2) VDET ビット

電源低下検出機能の検出結果を示すビットです。

電源低下が検出されると VDET = "1" になります。

VDET	データ	内 容	
Write	0	VDET ビットを 0 クリアして電源低下検出動作を再開し、 また、次回検出に備える	* Default
VVIIC	1	"1"の書き込みは無効です。	
	0	電源低下の検出なし	* Default
Read	1	電源低下の検出あり (結果は、0クリアするまでホールドされます)	

^{*} 詳細は [項8.7. 各種検出機能]を参照してください。

3) / XST ビット

発振停止検出機能の検出結果を示すビットです。

あらかじめ "1" を書き込んでおきますと、内部発振の停止を検出した際に "0" になります。

/ XST	データ	内 容				
Write	0	"1"の書き込みは無効です。				
	1	発振停止検出機能を使用可能状態に設定し、 また、次回検出に備える				
Read	0	発振停止の検出あり (結果は、"1" を書き込むまでホールドされます)				
Read	1	発振停止の検出なし				

^{*} 詳細は [項8.7. 各種検出機能]を参照してください。

4) PON ビット

パワーオンリセットの発生の検出結果を示すビットです。

 $0 \ V$ からの電源 ON 後 または 電源電圧低下などで一度電源が $0 \ V$ になってから電源復帰したときにはパワーオンリセット機能が働き、このとき PON ビットが "1" になります。

/ XST, VDET ビットと組み合わせて応用使用することで、時計・カレンダデータの有効/無効の判定にも利用できます。

PON	データ	内 容
Write	0	PON ビットを 0 クリアし、また、次回検出に備える
vviite	1	"1"の書き込みは無効です。
	0	パワーオンリセット発生の検出なし
Read	1	パワーオンリセット発生の検出あり * Default (結果は、0 クリアするまでホールドされます)

^{*} PON = "1" のとき、時計精度調整レジスタ, 制御レジスタ1, 制御レジスタ2 (PON, /XSTを除く) はリセットされて "0" になります。 この結果 /INTA, /INTB 端子は出力を停止(= Hi-z)します。

^{*} 詳細は [項8.7. 各種検出機能]を参照してください。



5) /CLEN1 ビット

/CLEN2 bit と共に、FOUT 出力を制御する bit です。

/CLEN1, /CLEN2 ビットが共に "1"に設定されたとき、FOE 端子の状態にかかわらず FOUT 端子の出力は OFF になります。

FOUT 出力機能を使用しない場合は、RAM ビットとして使用できます。(FOE = "L")

/CLEN1, /CLEN2 ビットは、パワーオンリセット機能によって PON ビットが "1" になったときに "0" クリアされます。

6) CTFG ビット

読み出し時は / INTA 端子の定周期割り込み出力の状態を示します。

発生した/ INTA = "L" は、"0" を書き込むことで OFF にすることができます。

CTFG	データ	内 容	
Write	0	定周期割り込みがレベルモードのときにのみ"0"の書き込みが可能で、/INTA端子 = OFF (Hi-z)となる。(ただし、Alarm_Dが不一致の場合)	* Default
VVIILE		*"0"を書き込んでも、次の周期で 再度 "1" になります。	
	1	"1"の書き込みは無効です。	
Read	0	定周期割り込み出力 OFF 状態 ; /INTA = OFF (Hi-z)	* Default
Reau	1	定周期割り込み出力 ON 状態 ; /INTA = " L "	

^{*} 詳細は [項8.4. 定周期割り込み機能]を参照してください。

7) WAFG ビット

WALE ビットが "1" のときのみ有効で、アラーム W の発生により "1" になります。 このとき発生する / INTB = "L" は、"0" を書き込むことで OFF にすることができます。

このこと光工	9 % / IIVID						
WAFG	WAFG データ 内容						
Write	0	/ INTB 端子 = OFF (Hi-z) となる。	* Default				
vviile	1	"1"の書き込みは無効です。					
Read	0	Alarm_W の設定時刻と現時刻の一致なし (WALE ビットの設定が " 0 " のときは 常時 " 0 " です)	* Default				
Neau	1	Alarm_W の設定時刻と現時刻の一致あり (結果は、0クリアするまでホールドされます)					

^{*} 詳細は 「 項 8.5. アラーム W 機能 | を参照してください。

8) DAFG ビット

DALE ビットが "1" のときのみ有効で、アラーム D の発生により "1" になります。 このとき発生する / INTA = "L" は、"0" を書き込むことで OFF にすることができます。

DAFG	データ	内 容	
Write	0	/ INTA 端子 = OFF (Hi-z) となる。(ただし、定周期割り込みが 出力 OFF の場合)	* Default
VVIIC	1	"1"の書き込みは無効です。	
Read	0	Alarm_D の設定時刻と現時刻の一致なし (DALE ビットの設定が " 0 " のときは 常時 " 0 " です)	* Default
Read	1	Alarm_D の設定時刻と現時刻の一致あり (結果は、0 クリアするまでホールドされます)	

^{*} 詳細は [項8.6. アラーム D機能]を参照してください。



8.3. 時計精度調整機能

時計精度を任意に進ませる あるいは 遅らせる ことができます。

この機能を使用することで

- 季節に合わせた時計精度調整をあらかじめ考慮することで、1 年を通しての時計精度の向上が可能
- 温度検知機能を有するシステムでは、温度変動に合わせて時計精度を補正することが可能

になり、より高精度の時計機能を実現できます。

- * 調整できるのは時計精度のみです。 FOUT 端子からの 32.768 kHz 出力へは反映されません。
- * Bit7 は常に"0"にしてください。

8.3.1. 関連レジスタ

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
7	Digital Offset	TEST	F6	F5	F4	F3	F2	F1	F0
	(Default)	(0)	(0)	(0)	(0)	(0)	(0)	(0)	(0)

- *) bit7 の 'TEST 'は、必ずゼロにクリアして使用してください。
- F6 ~ F0 の 7 bit の符号化 2 進数の設定により、32768 Hz の内部水晶発振回路より作成している時計/時計精度を、±3.05×10-6 単位で 最大±189.1 × 10-6 まで進ませる あるいは 遅らせることができます。
- *1) 本機能を使用しない場合は、F6~F0の全てを "0"にしてください。
- *2) 本機能は 20 秒に 1 回ごと (00 秒, 20 秒, 40 秒) に動作しますので、そのタイミングで発生する定周期割り込みの周期は変化します。([項8.4. 定周期割り込み機能]を参照してください)

8.3.2. 調整能力

1) 調整範囲 と 分解能

調整範囲	調整分解能	内部での調整実施タイミング
-189.1 × 10 ⁻⁶ ~ +189.1 × 10 ⁻⁶	± 3.05 × 10 ⁻⁶	20 秒毎に 1 回 (00 秒, 20 秒, 40 秒のとき)

2) 調整量 と 調整値

調整量	調整データ	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
$(\times 10^{-6})$	10 進 / 16 進	0	F6	F5	F4	F3	F2	F1	F0
-189.10	+63 / 3F h	0	0	1	1	1	1	1	1
-186.05	+62 / 3E h	0	0	1	1	1	1	1	0
-183.00	+61 / 3D h	0	0	1	1	1	1	0	1
÷	:					•			
-9.15	+4 / 04	0	0	0	0	0	1	0	0
-6.10	+3 / 03	0	0	0	0	0	0	1	1
-3.05	+2 / 02 h	0	0	0	0	0	0	1	0
OFF	1 / 01 h	0	0	0	0	0	0	0	1
OFF	0 / 00 h	0	0	0	0	0	0	0	0
+3.05	_1 / 7F h	0	1	1	1	1	1	1	1
+6.10	−2 / 7E h	0	1	1	1	1	1	1	0
+9.15	−3 / 7D h	0	1	1	1	1	1	0	1
:	:				•				
+183.00	–60 / 44 h	0	1	0	0	0	1	0	0
+186.05	–61 / 43 h	0	1	0	0	0	0	1	1
+189.10	–62 / 42 h	0	1	0	0	0	0	1	0
OFF	–63 / 41 h	0	1	0	0	0	0	0	1
OFF	–64 / 40 h	0	1	0	0	0	0	0	0

8.3.3. 調整例

例 1) 時間を進めたいとき

例題) FOUT クロック出力が 32767.7 Hz のときの時計精度を合わせこみたい(= 進めたい)とき

(1) 現在のズレ量を把握する。

32767.7 Hz
$$\rightarrow$$
 (32767.7 $-$ 32768) / 32768 $$*$ [32768] = 基準値例 $\rightarrow -9.16 \, \times \, 10^{-6}$

(2) 現在のズレ量に対する最適調整データ(10進数)を算出する。

- * 遅れを進めるには逆数で補正すれば良いことになりますが、本機種では調整の +/-の関係を逆にしてありますので そのまま上記の計算式により算出します。
- (3) 設定調整データ(16進数)を算出する

7 bit の符号化 2 進数を考慮したうえで 設定調整データを算出するには、128(80h)から調整データ(10 進数)を引き算します。

例2)時間を遅らせたいとき

例題) FOUT クロック出力が 32768.3 Hz のときの時計精度を合わせこみたい(= 遅らせたい)とき

(1) 現在のズレ量を把握する。

32768.3 Hz
$$\rightarrow$$
 (32768.3 $-$ 32768) / 32768 * [32768] = 基準値例 \rightarrow +9.16 \times 10 $^{-6}$

(2) 現在のズレ量に対する最適調整データ(10進数)を算出する。

- * 進めを遅らせるには逆数で補正すれば良いことになりますが、本機種では調整の +/-の関係を逆にしてありますので そのまま上記の計算式により算出します。
- (3) 設定調整データ(16進数)を算出する

4 を、そのまま 16 進数化します。

設定調整データ = 04 h (16 進数)



8.4. 定周期割り込み機能

/INTA 端子から 定周期の割り込み出力を得ることができます。

その周波数は、2 Hz (0.5 秒に 1 度), 1 Hz(1 秒に一度), 1/60 Hz(毎分), 1/3600 Hz(毎時), 毎月(各月の 1 日)の 5 通りから選択できます。

定周期割り込みの出力波形は、通常のパルス状の波形(2 Hz, 1 Hz)と、CPU インタラプトにも対応できる CPU のレベル割り込みを考慮した波形(毎秒,毎分,毎時,毎月)の 2 つから選択できます。

ホストからポーリング可能なフラグビット付きです。

8.4.1. 関連レジスタ

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
Е	Control 1	WALE	DALE	/12 , 24	/CLEN2	TEST	CT2	CT1	CT0
L	(Default)	(0)	(0)	(0)	(0)	(0)	(0)	(0)	(0)
	Control 2	VDSL	VDET	/ XST	PON	/CLEN1	CTFG	WAFG	DAFG
!	(Default)	(0)	(0)	(–)	(1)	(0)	(0)	(0)	(0)

^{*1)} Default は、 $0 \lor$ からの電源初期投入後 または 電源電圧低下等により PON = "1" となったときに読み出される(あるいは内部設定される)値です。 *2)'-' は [不定] を意味します。

1) CTFG ビット

/ INTA 端子の定周期割り込み出力状態を示します。

CTFG	データ	内 容	
Write	0	定周期割り込みがレベルモードのときにのみ"0"の書き込みが可能で、/INTA端子 = OFF (Hi-z)となる。 *"0"を書き込んでも、次の周期で再度"1"になります。	* Default
	1	"1"の書き込みは無効です。	
Read	0	定周期割り込み出力 OFF 状態 ; /INTA = OFF (Hi-z)	* Default
Read	1	定周期割り込み出力 ON 状態 ; /INTA = " L "	

2) CT2, CT1, CT0 ビット

3つのビットの組み合わせで、以下表のように/ INTA 端子の出力をプログラムできます。

3 70.	3 Jのピットの組み合わせて、以下表のように/ INTA 端子の山力をフログラムできます。										
CT2	CT1	СТО	/INTA 端子の出力設定内容								
C12	CII	CIU	波形モード	周期 / 立ち下がりタイミング							
0	0	0	_	/ INTA = Hi-z (= OFF) * Default							
0	0	1	_	/ INTA = " L " 固定							
0	1	0	パルスモード *1)	2 Hz (Duty 50 %)							
0	1	1	パルスモード *1)	1 Hz (Duty 50 %)							
1	0	0	レベルモード *2)	1秒に1度 (秒カウントアップと同時)							
1	0	1	レベルモード *2)	1分に1度 (毎分00秒)							
1	1	0	レベルモード *2)	1時間に1度 (毎時00分00秒)							
1	1	1	レベルモード *2)	1月に1度 (毎月1日午前00時00分00秒)							


* パルスモード / レベルモード の 波形については 次ページを参照してください。



8.4.2. モード別 出力波形

*1) パルスモード

2 Hz, 1 Hz のクロックパルスを出力します。 秒のカウントアップとの関連は下図のようになっています。



- 注 1) 上図のように [秒レジスタのカウントアップは、/ INTA 出力の立ち下がりエッジから 約 92μs 後に行われる] ために、出力の立ち下がり直後に時刻を読み出しますと RTC の計時時刻に比べて 見かけ上 約 1 秒遅れた時刻が読み出される場合があります。
- 注 3) 時計精度調整機能使用時は、20 秒に 1 回ごとに定周期割り込みの周期が変化します。


パルスモード時

出力パルスの "L" 期間が、最大で ±3.784msec 増減します。 (例えば、1 Hz 設定時の Duty が 50 % ±0.3784 % になります。)

*2) レベルモード

割り込み周期として1秒 /1分 /1時間 /1ヶ月を選択可能です。

秒のカウントアップは 割り込み出力の立ち下がりと同時です。 下図に、割り込み周期を 1 秒に設定した場合のタイミングチャートを示します。



注) 時計精度調整機能使用時は、20 秒に1回ごとに定周期割り込みの周期が変化します。 レベルモード時

1 秒間の周期が、最大±3.784msec 増減します。



8.5. アラーム W 機能

アラーム W 機能は、[曜日 + 時 + 分] に対する割り込み信号を / INTB 端子から得ることができる機能です。 ([時 + 分] のみに対応するアラーム D機能は、[項 8.6. アラーム D機能] を参照してください。)

曜日設定は (たとえば)月水金土日のような複数の曜日の選択が可能です。 ホストからポーリング可能なフラグビット付きです。

8.5.1. 関連レジスタ

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
1	Minutes	0	M40	M20	M10	М8	М4	М2	M1
2	Hours	0	0	H20 P , /A	H10	H8	H4	H2	H1
3	Weekdays	0	0	0	0	0	W4	W2	W1
8	Alarm_W ; Minute	0	WM40	WM20	WM10	WM8	WM4	WM2	WM1
9	Alarm_W ; Hour	0	0	WH20 WP,/A	WH10	WH8	WH4	WH2	WH1
А	Alarm_W ; Weekday	0	WW6	WW5	WW4	WW3	WW2	WW1	WW0
Е	Control 1 (Default)	WALE (0)	DALE (0)	/12,24	/CLEN2 (0)	TEST (0)	CT2 (0)	CT1 (0)	CT0 (0)
F	Control 2 (Default)	VDSL (0)	VDET (0)	/ XST (-)	PON (1)	/CLEN1 (0)	CTFG (0)	WAFG (0)	DAFG (0)

^{*1)} Default は、電源電圧低下等により PON = "1" となったときに自動的に設定される)値です。

- Alarm_W の設定状況 に 現時刻が一致すると、/ INTB 端子 = "L" かつ WALE ビット = "1" になります。 注) 現時刻と同じ状況を設定した場合にはアラーム発生しません。次回の同じ状況への桁上げ時にて発生します。
- Alarm_W; Hours レジスタの bit 5 (WH20, WP,/A) は、24 時間制のときは WH20([時]の 10 位桁)として機能し、また、 12 時間制のときは AM / PM の区別として機能します。
- Alarm_W の曜日(WW6~WW0) の全てを "0" に設定したときは、アラーム W は発生しません。

1) WALE ビット

アラーム W 機能 (曜,時,分 の一致によるアラーム発生機能)の設定ビットです。

WALE	データ	内 容	
Write / Read	0	Alarm_W、一致比較動作無効	* Default
Wille / Reau	1	Alarm_W、一致比較動作有効(一致時は /INTB = " L " となる)	

* アラーム W 機能を使用するときは、まず始めに 本 WALE ビットを "0 "にして、機能を停止させてください。 その次に 曜, 時, 分, WAFG ビットの設定をし、最後に WALE ビットを "1 "にしてアラーム W 機能を有効にします。

いったん WALE ビットを "0"にするのは、アラーム設定中に偶然に現在時刻と設定中のアラーム時刻が一致して / INTB 端子からの無用な割込み出力を避けるためです。

2) WAFG ビット

WALE ビットが " 1 " のときのみ有効で、Alarm_W の設定時刻に現時刻が一致すると その後の約 $61\mu s$ 後に " 1 " になります。(WALE ビットが " 0 " のときは なにも影響ありません)

このとき発生する / INTB = " L "出力 は、WAFG を" 0 "にクリアすると Hi-Z に移行します。

WAFG	データ	内 容	
Write	0	/INTB 端子 = OFF (Hi-z) となる。	* Default
vviite	1	設定禁止 (なにも影響ありませんが、設定しないでください)	
Read	0	Alarm_W の設定時刻と現時刻の一致なし (WALE ビットの設定が " 0 " のときは 常時 " 0 " です)	* Default
Read	1	Alarm_W の設定時刻と現時刻の一致あり (結果は、0 クリアするまでホールドされます)	

* WAFG ビットに "0" を書き込むと、いったんは WAFG ビット= "0" かつ /INTB 端子 = OFF (Hi-z) にはなります。 ただし、WALE ビットが "1" であるかぎり、アラーム W 機能は動作を継続しますので、 次の同設定時刻になると 再度アラーム W が発生します。

アラーム W の発生を停止する場合は、WALE ビットを "0" にして機能を無効化してください。

^{*2) &#}x27;○'は、ライト不能で、リード時は常時 "0" が読み出せます。*3) '-' は 初期値は不定です。



3) /12,24 ビット

計時動作を12時間制にするか24時間制にするかを選択します。

/12,24	データ	内 容 24 時間制 / 12 時間制の各設定における Address 2 (Hours register) のデータ[h]					
			24 時間制	12 時間制	24 時間制	12 時間制	
	•	12 時間制	00	12 (AM 12)	12	32 (PM 12)	
	0		01	01 (AM 01)	13	21 (PM 01)	
			02	02 (AM 02)	14	22 (PM 02)	
			03	03 (AM 03)	15	23 (PM 03)	
Muita / Dagal			04	04 (AM 04)	16	24 (PM 04)	
Write / Read			05	05 (AM 05)	17	25 (PM 05)	
			06	06 (AM 06)	18	26 (PM 06)	
			07	07 (AM 07)	19	27 (PM 07)	
	1	24 時間制	08	08 (AM 08)	20	28 (PM 08)	
	1	24 时间前	09	09 (AM 09)	21	29 (PM 09)	
			10	10 (AM 10)	22	30 (PM 10)	
			11	11 (AM 11)	23	31 (PM 11)	
					·		

^{* 12} 時間制 / 24 時間制の設定は、必ず 時刻データの書き込み前に行ってください。

4) [曜日]の設定について

現在の曜日(W4, W2, W1) と Alarm_W の曜日(WW6~WW0) との対応は下評のとおりで、アラーム対象としたい Alarm_W の曜日を "1"に設定してください。("0"にした曜日ではアラームは発生しない)任意の複数の曜日を同時に設定することができ、その場合は、WW6~WW0のうちのアラーム対象としたい該当曜日の全てを "1"にしてください。


Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
Alarm_W ; Weekday	0	WW6	WW5	WW4	WW3	WW2	WW1	WW0
対象曜日	_	土	金	木	水	火	月	日
(W4,W2,W1)		(1, 1, 0)	(1, 0, 1)	(1,0,0)	(0, 1, 1)	(0,1,0)	(0,0,1)	(0, 0, 0)

8.5.2. アラーム設定例

以下に、アラーム使用例を示します。

					larm_\ Veekd		Alarm_W ; Hour		Alarm_W ; Minute		
7=	/ 乳中吐剂 //剂\	[曜]設定							[時]h		[分]h
アラーム設定時刻 (例)		WW 6 ±	WW 5 金	WW 4 木	WW 3 水	WW 2 火	WW 1 月	W ⊟ o ≅	24 時間制	12 時間制	12/24 時間制 共通
毎日,	午前 00 時 00 分	1	1	1	1	1	1	1	00 h 時	12 h 時	00 h 分
毎日,	午前 01 時 30 分	1	1	1	1	1	1	1	01 h 時	01 h 時	30 h 分
毎日,	午前 11 時 59 分	1	1	1	1	1	1	1	11 h 時	11 h 時	59 h 分
月 ~ 金,	午後 12 時 00 分	0	1	1	1	1	1	0	12 h 時	32 h 時	00 h 分
日曜,	午後 01 時 30 分	0	0	0	0	0	0	1	13h時	21 h 時	30 h 分
月,水,金,	午後 11 時 59 分	0	1	0	1	0	1	0	23 h 時	31 h 時	59 h 分

8.5.3. WAFG, DAFG と /INTA, /INTB 出力





8.6. アラーム D 機能

アラーム D 機能は、[時+分] に対する割り込み信号を / INTA 端子から得ることができる機能です。 ([曜日+時+分] のみに対応するアラーム D 機能は、[項 8.5. アラーム W 機能] を参照してください。) ホストからポーリング可能なフラグビット付きです。

8.6.1. 関連レジスタ

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
1	Minutes	0	M40	M20	M10	М8	М4	M2	M1
2	Hours	0	0	H20 P , /A	H10	Н8	H4	H2	H1
В	Alarm_D ; Minute	0	DM40	DM20	DM10	DM8	DM4	DM2	DM1
С	Alarm_D ; Hour	0	0	DH20 DP , /A	DH10	DH8	DH4	DH2	DH1
Е	Control 1 (Default)	WALE (0)	DALE (0)	/12,24	/CLEN2 (0)	TEST (0)	CT2 (0)	CT1 (0)	CT0 (0)
F	Control 2 (Default)	VDSL (0)	VDET (0)	/ XST (-)	PON (1)	/CLEN1 (0)	CTFG (0)	WAFG (0)	DAFG (0)

^{*1)} Default は、0 V からの電源初期投入後 または 電源電圧低下等により PON = "1" となったときに読み出される(あるいは内部設定される)値です。

- Alarm_D の設定状況 に 現時刻が一致すると、/ INTA 端子 = "L" かつ DALE ビット = "1" になります。 注) 現時刻と同じ状況を設定した場合にはアラーム発生しません。次回の同じ状況への桁上げ時にて発生します。
- Alarm_D; Hours レジスタの bit 5 (DH20 , DP,/A) は、24 時間制のときは DH20([時]の 10 位桁)として機能し、また、12 時間制のときは AM / PM の区別として機能します。

1) DALE ビット

アラーム D機能 (時,分 の一致によるアラーム発生機能)の設定ビットです。

DALE	データ	内 容	
Write / Read	0	Alarm_D、一致比較動作無効	* Default
Wille / Read	1	Alarm_D、一致比較動作有効 (一致時は /INTA = " L " となる)	

* アラーム D 機能を使用するときは、まず始めに 本 DALE ビットを "0"にして、機能を停止させてくだ さい。 その次に 時,分, DAFG ビットの設定をし、最後に DALE ビットを "1"にしてアラーム D 機能 を有効にします。

いったんDALEビットを "0"にするのは、アラーム設定中に偶然 現在時刻と背亭中のアラーム時刻が一致して /INTA 端子から無用な割り込みが 出力されるのを避けるためです。

2) DAFG ビット

DALE ビットが " 1 " のときのみ有効で、Alarm_D の設定時刻に現時刻が一致すると その後の約 61μs 後に " 1 " になります。 (DALE ビットが " 0 " のときは なにも影響ありません)

このとき発生する / INTA = "L" は、"0" を書き込むことで OFF にすることができます。

DAFG	データ	内 容	
Write	0	/INTA 端子 = OFF(Hi-z)となる。(ただし、定周期割り込みが 出力 OFF の場合)	* Default
VVIIC	1	"1"の書き込みは無効です。	
Read	0	Alarm_D の設定時刻と現時刻の一致なし (DALE ビットの設定が " 0 " のときは 常時 " 0 " です)	* Default
Neau	1	Alarm_D の設定時刻と現時刻の一致あり (結果は、0 クリアするまでホールドされます)	

^{*} DAFG ビットに "0" を書き込むと、いったんは DAFG ビット= "0" かつ /INTA 端子 = OFF(Hi-z) にはなります。 ただし、DALE ビットが "1" であるかぎり、アラーム D 機能は動作を継続しますので、 次の同設定時刻になると 再度アラーム D が発生します。

アラームDの発生を停めたい場合は、DALE ビットを "0"にして機能を無効化してください。

3) /12,24 ビット

* [項8.5.1.3)/12,24 ビット]などを参照してください。

8.6.2. WAFG, DAFG と /INTA, /INTB 出力

*[項 8.5.3. WAFG, DAFG と /INTA, /INTB 出力] を参照してください。

^{*2) &#}x27;○'は、ライト不能で、リード時は常時 "0" が読み出せます。

^{*3) &#}x27;-' は [不定] を意味します。



8.7. 各種検出機能

パワーオンリセット,発振停止,電源低下の発生を検出し、また、検出結果を まとめてアドレス Fh (Control 2 Register) の各対応ビットに反映する機能があります。

この結果を確認することで、電源、発振回路 および 計時の状態を確認することができます。

* 各種検出機能は、電源の瞬停の場合には 検出できないことがあります。 ご注意ください。

8.6.1. 関連レジスタ

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
_	Control 2	VDSL	VDET	/ XST	PON	/CLEN1	CTFG	WAFG	DAFG
Г	(Default)	(0)	(0)	(–)	(1)	(0)	(0)	(0)	(0)

^{*1)} Defaultは、 $0 \lor m$ らの電源初期投入後 または 電源電圧低下等により PON = "1" となったときに読み出される(あるいは内部設定される)値です。 *2)'-' は [不定] を意味します。

8.7.1. パワーオンリセット検出

パワーオンリセットの発生を検出します。 検出時は PON ビットが "1" になります。

0 V からの電源 ON 後 または 電源電圧低下などで一度電源が 0 V になってから電源復帰したときに検出します。

1) PON ビット

パワーオンリセットの発生の検出結果を示すビットです。

 $0 \ V$ からの電源 ON 後 または 電源電圧低下などで一度電源が $0 \ V$ になってから電源復帰したときにはパワーオンリセット機能が働き、このとき PON ビットが "1" になります。

/XST, VDET ビットと組み合わせて応用使用することで、時計・カレンダデータの有効/無効の判定にも利用できます。

13/13 C C 0 / 8			
PON	データ	内 容	
Write	0	PON ビットを 0 クリアし、また、次回検出に備える	
vviile	1	"1"の書き込みは無効です。	
Б	0	パワーオンリセット発生の検出なし	
Read	1	パワーオンリセット発生の検出あり (結果は、0 クリアするまでホールドされます)	* Default

^{*} PON = "1" のとき、時計精度調整レジスタ,制御レジスタ1,制御レジスタ2(PON,/XSTを除く)はリセットされて "0" になります。 この結果/INTA,/INTB 端子は出力を停止(= Hi-z)します。

2) パワーオンリセット検出時の他のビット状況

• パワーオンリセット時の内部初期化状況

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
7	Digital Offset	0	F6 (0)	F5 (0)	F4	F3	F2	F1	F0 (0)
Е	Control 1 (Default)	WALE (0)	DALE (0)	/12,24 (0)	/CLEN2	TEST (0)	CT2	CT1 (0)	CT0 (0)
F	Control 2 (Default)	VDSL (0)	VDET (0)	/ XST (-)	PON (1)	/CLEN1	CTFG (0)	WAFG (0)	DAFG (0)

^{*1)} Default は、0 V からの電源初期投入後 または 電源電圧低下等により PON = "1" となったときに読み出される(あるいは内部設定される)値です。

- *2) '-'は[不定]を意味します。
- *3) その他のビットについては不定ですので、必ず初期設定を実施してください。 非存在日時におけるカウントアップ動作は弊社保証対象外です。(0月,0日,30時,60分,60秒など)



8.7.2. 水晶発振停止検出

内蔵水晶発振の約 10ms 以上の停止を検出します。 検出時は /XST ビットが "0" にクリアされます。 / XST ビットに あらかじめ "1" をセットしておくと、発振停止の発生を判定できます。

1) / XST ビット

発振停止検出機能の検出結果を示すビットです。

/ XST	データ	内 容					
Write	0	"0"の書き込みは無効です。					
vviite	1	発振停止検出が可能になります。					
Read	0	発振停止の検出あり (結果は、"1" を書き込むまでホールドされます)					
rteau	1	発振停止の検出なし					

8.7.3. 電源低下検出

電源低下を検出します。 検出時は VDET ビットが "1" になります。 検出の基準電圧値は、VDSL ビットにより2種類 (2.1 V or 1.3 V) から選択できます。

1) VDSL ビット

電源低下検出機能の基準電圧値の選択設定ビットです。

VDSL	データ	内 容	
Write / Read	0	電源低下検出機能の基準電圧値を 2.1 V に設定	* Default
write / Read	1	電源低下検出機能の基準電圧値を 1.3 V に設定	

2) VDET ビット

電源低下検出機能の検出結果を示すビットです。


電源低下が検出されると VDET = "1" になり、検出動作は停止し また "1" はホールドされます。

	T C T O C	121 1 1 0 % KENNI 1011 I 0 0 % 1 1011 1 1 1 1 1 1	100,0
VDET	データ	内 容	
Write	0	VDET ビットを 0 クリアして電源低下検出動作を再開し、 また、次回検出に備える	* Default
Willo	1	"1"の書き込みは無効です。	
5 .	0	電源低下の検出なし	* Default
Read	1	電源低下の検出あり (結果は、0クリアするまでホールドされます)	

3) 注意事項

電源電圧監視時の消費電流を抑えるために、電源電圧監視回路は右図のように1秒に7.8 ms だけサンプリング動作を行います。

VDET ビットが "1"に 電線電圧監視の サンプリング なると、以後、サンプリン グ動作は停止します。検出 (アドレス Fhの D6) 動作を再開させるには、 VDET ビットを "0"クリアしてください)






8.7.4. 各検出ビットによる日時データの信頼性推定。

PON, / XST, VDET ビットの値で、RX8025 の日時データの信頼性の推定ができます。 各検出結果の組み合わせによる推定内容を以下に示します。

	ドレス F rol 2 Re		内容						
bit 4 PON	bit 5 / XST	bit 6 VDET	電源,発振	データ信頼性					
0	0	0	・電源電圧低下はないが、 発振が停止した。	・約 10ms 以上の水晶発振停止が発生しました。 全データの初期設定が必要です。落下衝撃などによる 短時間の水晶発振停止も想定されます。					
0	0	1	・電源電圧低下があり、また、発振が停止した。	・水晶発振停止が発生しました。初期設定が必要です。 *電源が VDET 以下に低下した履歴が有ります。					
0	1	0	・正常状態。	・正常状態です。					
0	1	1	· 電源は低下したものの、 発振は継続している。	・計時は正常ですが電源が VDET 電圧以下に低下した履 歴があります。					
1	0	X	・電源が 0 V まで落ちた。	初期電源投入が発生したため、全データの初期化が必					
1	1	X	・瞬停の可能性有り。	要です。					

^{*/}XSTには あらかじめ "1" をセットしてください。



注意

I2C 通信には内蔵水晶の発振が必要です

RX-8025 は内蔵水晶の発振スタートによって、I2C インターフェースを動作可能にします。 水晶発振が停止中に I2C-BUS アクセスを行った場合はアクノリッジが出力されず、正常なアクセスが 行なわれませんのでご注意ください。

初期電源投入後は固定的なウエイト時間を設けてからアクセススタートして頂くか、

ACK が出力されるまでタイムアウト付きでアクセスをリトライ行うなどのタイミング調整をご検討ください。



8.8. I^{2} C-BUS インタフェースによる データの リード/ライト

8.8.1. I²C-BUS の概要

 I^2 C-BUS は、SDA (データライン) と SCL (クロックライン) とで構成される 2 線式の双方向通信です。 この 2 つの信号の組み合わせにより、通信の開始 / 停止 / データ転送 / アクノリッジ等の送受信を行います。

非通信時は SCL, SDA ともに High に保ちます。

通信の開始と停止は、SCLが Highで、かつ、SDAを立ち上げるまたは立ち下げることで制御します。


データの転送は、送信時の SDA ライン上のデータ変更は SCL ラインが LOW の区間で行い、また、受信側では SCL ラインが HIGH の区間でデータを取り込みます。 どちらの場合も、SCL ラインの 1 クロックパルスごとに 1 ビットずつ行います。

 I^2 C-BUS デバイスは 通常のロジックデバイスが有するチップセレクト端子を持ちません。 チップセレクトの代用として 各デバイスにはスレーブアドレスが割り当てられており、受信デバイスは 受信したスレーブアドレスが一致した場合にのみ、その後の通信に反応します。

8.8.2. システム構成

 I^2 C-BUS に接続する全てのポートは、複数のデバイスの AND 接続を実現するためにオープンドレイン あるいは オープンコレクタでなければなりません。


SCL, SDAは、ともにプルアップ抵抗を介して VDD ラインに接続します。



データの送受信を制御するデバイスを"マスタ"、制御されるデバイスを"スレーブ"と定義されます。 また、データを送信する側を"トランスミッタ"、データを受信する側を"レシーバ"とも定義されます。

本 RTC の場合、CPU 等のコントローラがマスタ、本 RTC がスレーブとなります。 データの送信/受信は どちらも行いますので、トランスミッタにも レシーバにも成り得ます。

8.8.3. I²C-BUS 通信の 開始と停止



- - (1) START condition (スタート条件)
 - \bullet スレーブが I 2 C-BUS 通信開始を認識するするためにマスタがスレーブに送信するパターンです。 SCL が High の区間で SDA を High から Low に立ち下げます。
 - (2) STOP condition (ストップ条件)
 - ●スレーブが I²C-BUS 通信の終了を認識するためにマスタが送信するパターンです。 SCL が High の区間で SDA を Low から High に立ち上げます。
 - (3) Repeated START condition / Re-START condition (リスタート条件)
 - START condition 送信後に再度 START condition を送信する場合を Re-START condition (リスタート条件) と定義します。スタート条件と同様に SCL が High の区間で SDA を High から Low に立ち下げます。
- 2) RX8025 を I2C コントロールされる際の注意事項
 - *1) 通信途中にストップ条件が発生すると RX8025 の SDA は Hi-Z になるため以降の読み出しデータはオール"1"が返されるためデータエラーの原因になることが有ります。

書き込みにおいては 4 ビット毎にデータが格納されるので書き込み中にストップ条件が発生すると、 直前の 4 ビット(ニブル)までは RTC 内部に書き込まれます。

*2) RX-8025 はシリアル通信中に時刻の更新が発生して、リードライトデータが不整合になる現象を防止するために、スタート条件を受信すると時計カウンターの更新を一時停止させます。

その後、ストップ条件を受信すると一時停止中に発生した桁上げを追加補正して計時を再開します。 しかし、ホストの電源異常などで STOP が発行されない場合に時計が停止し続ける事態を回避するため に RX-8025 は RTC 内部カウンターで 2Hz(0.5 秒)パルスが 2 回発生してもストップが受信されない場合 は時計カウンターの一時停止を解除して I2C インターフェースをリセットします。


- この結果 SDA は Hi-Z になりますのでデータ読み出し中の場合は以降のデータは"1"になります。
- この補正機能を正常に動作させるために以下の通信条件にご配慮ください。

RX-8025とのI2C通信は、最初のスタート条件送信からストップ条件送信までを 0.5 秒以内に終了させてください。リスタート条件は 0.5 秒に含まれます。

リスタート条件を受信すると RX-8025 は改めて時刻更新を一時停止して 2Hz パルス 2 回待ちになります。このため、短時間にリスタート条件が発生し続けると時刻の一時停止が解除されず大幅な時刻の遅れを招く可能性が有ります。

また、ストップ条件の送信から スタート条件の送信までは $62 \mu s$ (Min.)以上のウエイトが必要です。 一時停止中に発生した時計桁上げは $62 \mu s$ (Min.)間に追加補正されるため、このウエイトが不足すると時刻補正が行われず時刻が遅れてしまう場合が有ります。

時刻の補正は秒桁上げ1回分だけ補正可能です。





8.8.4. I²C-BUS 通信の データの転送と確認応答


1) データの転送

データの転送は、START condition 発生後に 8 bit / 1 Byte 単位で行います。 START condition と STOP condition の間で転送するデータの Byte 数に制限はありません。

書き込み / 読み出し ともに アドレス・オートインクリメント機能が働きます。

アドレス Fh の次は アドレス 0h へと移行します。

トランスミッタ(送信側)の SDA ライン上のデータ変更は、SCL ラインが Low の区間で行います。 また、レシーバ(受信側)では、SCL ラインが High の区間でデータを取り込みます。




* SCL が High のときに SDA を変化させると START, Re-START condition または STOP condition として 扱われますので ご注意ください。

2) データの確認応答 (アクノリッジ信号)

データの転送時、レシーバは 8 bit のデータを受信するたびに 確認応答 = アクノリッジ信号(Low アクティブ) を生成します。レシーバからのアクノリッジが無い場合は、その通信は正しく行われなかったことを意味します。 (ただし、マスタによる 意図的なアクリッジの非生成を除く)

データ転送の SCL の 8 bit 目のクロックパルスが Low に立ち下がった直後、トランスミッタは SDA を解放し、また、レシーバは SDA を Low (= アクノリッジ)にします。



レシーバがアクノリッジ信号送出後、次の 1 Byte 転送も そのままレシーバであるときは SCL の 9 bit 目のクロックの立ち下がりで SDA を解放します。 また、トランスミッタになるときは データの転送に移ります。

マスタがレシーバになっている場合、マスタはスレーブから送信された最後の 1 Byte に対するアクノリッジを生成しないことで、トランスミッタにデータ転送の終了を知らせます。 このとき トランスミッタは、そのまま SDA を解放し続けて マスタによる STOP condition の発生に備えます。

8.8.5. スレーブアドレス

I²C-BUS デバイスは 通常のロジックデバイスが有するチップセレクト端子を持ちません。 チップセレクトの代用として 各デバイスにはスレーブアドレスが割り当てられています。

全ての通信は [START condition] + [スレーブアドレス (+R/W 指定)] の送信から始まります。 受信デバイスは、受信した指定スレーブアドレスが 自己のスレーブアドレスと一致した場合にのみ、その後の通信に反応します。

スレーブアドレスは7 bit の固定値で、本RTC では[0110 010*]です。

スレーブアドレスは7bit ですが、通信時には R/W bit (上記 "*")を付加した8bit を転送します。

	転送データ				スレーブアドレス									
	#A.C. / 一 'A	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0					
Read 時	65 h	0	4	4	0	0	4	0	1 (= Read)					
Write 時	64 h	U	I	I	U	U	1	U	0 (= Write)					



8.8.6. I²C-BUS の基本転送フォーマット

● 書き込み / 読み出し の手順は 次のとおりです。

マスタがトランスミッタ(送信側)、 RTC がレシーパ(受信側)	s	マスタが送信する START condition	Α	マスタによる 確認応答の実施
マスタがレシーバ(受信側)。 RTC がトランスミッタ(送信側)	Sr	マスタが送信する Re-START condition	/A	マスタは 確認応答せず
	Р	マスタが送信する STOP condition	A	RTC からの 確認応答あり


1) I²C-BUS での書き込み

・以下に、I²C-BUS での書き込み手順を示します。

s	スレーブアドレス (7 bit) 0 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0	А	アドレス 指定 0 h~F h (*1)	転送モード指定 0 h (*1)	Α	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	Α	Р
	スレーブアドレス + Write 指定		*1) 書き込み開始アト	アドレス+転送モードの指定 :1) 書き込み開始アドレスを指定。 :2) Write モード(= 0h 固定)を指定。				4	き込	み Da	nta				


2) I²C-BUS での読み出し

- (1) I²C-BUS 標準の読み出し方法
 - 以下に、I²C-BUS での標準の読み出し手順を示します。



(2) 便利な読み出し方法

◆ 本 RTC では、読み出し手順を短縮できる 特別な読み出し方法があります。




- (3) アドレス Fh からの、読み出し開始アドレスを指定しない読み出し方法
 - アドレス $Fh \rightarrow 0h \rightarrow 1h \rightarrow 2h$ … のように アドレス Fh から読み出す場合にのみ、読み出しアドレスと転送モードの指定を省略して読み出すことができます。

s	スレープアドレス (7 bit) 0 1 1 0 0 1 0 Read	A	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	Α	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	/A	P
	スレープアドレス + Read 指定 。次より読み出しすることを指定。			Data 読み出し(1) * アドレス指定していないため、アド レスFh の Data が読み出される。						15	より	ス・オ 、ア		イング	・・・	ント: = 0 l		確認応答せず			

* 上記手順は1~2Btype 通信の例ですが、実際の通信においては 通信する Byte 数に制限はありません。 ただし、最初の START 条件発行から STOP 条件発行までは 0.5 秒以内にしてください。




8.9. 外部接続例






9. 外形寸法図 / マーキングレイアウト

9.1. 外形寸法図




9.2. マーキングレイアウト






10. 参考データ

(1) 周波数温度特性例



(2) 周波数電圧特性例



[周波数安定度の求め方]

1. 周波数温度特性は、以下の式で近似できます。

 $\Delta fT = \alpha (\theta T - \theta X)^2$

ΔfT : 任意の温度における周波数偏差

α (1/°C²):2次温度係数

($-0.035{\pm}0.005$) \times $10^{\text{-6}}$ / $^{\circ}\text{C}^{2}$

θT (°C) : 頂点温度 (+25±5°C)

θx (°C) : 任意の温度

2. 時計精度を求めるためには、更に周波数精度と電圧特性を加えます。

 $\Delta f/f = \Delta f/fo + \Delta fT + \Delta fV$

Δf/f:任意の温度,電圧における

時計精度 (周波数安定度)

Δf/fo : 周波数精度

ΔfT : 任意の温度における周波数偏差 ΔfV : 任意の電圧における周波数偏差

3. 日差の求め方

日差 = $\Delta f/f \times 86400(秒)$


※例えば、 $\Delta f/f = 11.574 \times 10^6$ で 約1秒/日 の誤差に

なります。

(3) 消費電流電圧特性


(3-1) 非アクセス時 消費電流(i)

FOUT = OFF 時



(3-2) 非アクセス時 消費電流(ii)

FOUT = 32.768kHz 時





11. 使用上の注意事項

1) 取り扱い上の注意事項

□ 本モジュールは 水晶振動子を内蔵していますので、過大な衝撃・振動を与えないようにしてください。 また、低消費電力実現のために C-MOS IC を用いておりますので、以下に注意して 使用してください。

(1) 静電気

耐静電気破壊保護回路は内蔵しておりますが、過大な静電気が加わると IC が破壊されるおそれがありますので、梱包 および 運搬容器には 導電性の物を使用してください。

はんだごてや測定回路などは高電圧リークの無いものを使用し、また、実装時・作業時にも 静電気対策をお願いいたします。

(2) ノイズ

電源 および 入出力端子に過大な外来ノイズが印加されますと、誤動作やラッチアップ現象等による 破壊の原因となることがあります。

安定動作のため、本モジュールの電源端子 (VDD - GND 間) の極力近い場所に、 $0.1\,\mu F$ 以上のパスコン(セラミックを推奨)を使用してください。 また、本モジュールの近くには、 高ノイズを発生するデバイスを配置しないようにしてください。

※ 図 1 の網掛部分()には信号線を接近させず、可能であれば GND パターンで埋めてください。

(3) 入力端子の電位

入力端子が中間レベルの電位になることは、消費電力の増加,ノイズマージンの減少,素子の破壊等につながりますので、できるだけ VDD または GND の電位に近い電位に 設定してください。

(4) 未使用入力端子の処理

入力端子の入力インピーダンスは非常に高く、開放状態での使用は 不定電位やノイズによる誤動作の原因につながります。 未使用の入力端子は中間電位入力にならないように電位固定してください。

2) 実装上の注意事項

(1) はんだ付け温度

パッケージ内部が +260 °C を越えますと、水晶振動子の特性劣化 および 破壊を招く場合がありますので、弊社はんだ耐熱性評価プロファイルを越えない領域でのご使用を推奨します。 ご実装前に 必ず実装条件 (温度・時間)をご確認ください。 また、条件変更時も同様の確認をしていただいた後に ご使用ください。

※図2に、弊社はんだ耐熱性評価プロファイルを参考掲載します。

(2) 実装機

汎用実装機の使用が可能ですが、使用機器,条件等によっては実装時の衝撃力により内蔵の水晶振動子の破壊を招く場合がありますので、ご使用の前には必ず貴社にてご確認ください。 条件変更時も同様の確認をしていただいた後に ご使用ください。

実装時·作業時には、静電気対策をお願いいたします。

(3) 超音波洗浄

超音波洗浄は、使用条件によっては 内蔵の水晶振動子が共振破壊される場合があります。 貴社での使用条件(洗 浄機の種類,パワー,時間,槽内の状態等)を弊社にて特定できませんので、超音波洗浄の保証はいたしかねます。


(4) 実装方向

逆向きに実装しますと破壊の原因となります。 方向を確認した上で実装を行なってください。

(5) 端子間リーク

製品が汚れていたり結露している状態などで電源投入しますと 端子間リークを招く場合がありますので、洗浄しさらに 乾燥させた後に電源投入を行なってください。

図 1: GND パターン例 RX - 8025 SA (SOP-14pin) RX - 8025 NB (SON-22pin)





12. マニュアル Ver J02 から J03 への更新内容一覧。

SEIKO-EPSON 2013/06

内容	詳細
.,,	
レジスターマップ	8.2.1. レジスタテーブル
	アドレスDのアクセス禁止を削除しました。アクセスは可能です。
C ビット(Century:世紀)	2) [月] カウンタ Bit7 C ビットの説明を追記しました。
制御レジスターの各ビット	8.2.8. 制御レジスタ 1 (Reg-E)
	8.2.9. 制御レジスタ 2 (Reg-F)
	書き込み禁止から書き込み無効に修正しました。
各検出ビット	8.7.4. 各検出ビットによる日時データの信頼性推定。
	説明内容を最適化しました。
I ² C 通信	8.7.4. 各検出ビットによる日時データの信頼性推定。
	水晶発振が無いとACKが出力されない記述追記しました。
I ² C 通信	8.8.3. I ² C-BUS 通信の 開始と停止
	通信タイミングの詳細な注意事項を追記しました。

13. マニュアル Ver J03 から J04 への更新内容一覧。

SEIKO-EPSON 2014/02

内容	詳細
7.2. AC 電気的特性	タイミングチャート図の tRCV のタイミング誤記を訂正しました。 tRCV に(*1)注記を追記しました。

Application Manual

セイコーエプソン株式会社

〒191-8501 東京都日野市日野 421-8 TEL (042) 587-5315 (直通) FAX (042) 587-5014

〒541-0059 大阪市中央区博労町 3-5-1 エプソン大阪ビル 15F TEL (06) 6120-6520(直通)FAX(06) 6120-6782

〒460-0008 名古屋市中区栄 1-10-21 名古屋御園ビル 6F TEL (052) 205-8431(直通)FAX (052) 231-2537

インターネットによる情報配信

http://www5.epsondevice.com/ja/quartz/index.html

代理店——