高精度デジタル温度補償リアルタイムクロック/I²Cインターフェース

1.0 概要

- 32.768kHz水晶振動子を内蔵しているRTCモジュールです。
- 1/100秒・秒・分・時間・日・月・年及び曜日の時刻情報を提供します。
- メーカ出荷時に高精度デジタル温度補償が設定されています。
- 非常に高精度な時刻精度を提供します。
 - ・±1.5ppm以内 (0~+50℃にて)
 - ·±3.0ppm以内 (-40~+85℃にて)
 - ·±7.0ppm以内 (+85~+105℃にて)
 - ・またレジスタ設定により高い分解能で経年変化補正を行えます
- \bullet I²C シリアルインターフェース (通信速度:~400kHz)
- カウントダウンタイマ割り込み信号機能
- 定期更新割り込み信号出力機能(毎秒・毎分)
- アラーム割り込み信号出力機能 (分・時間・日または曜日)
- 外部イベント信号入力端子及び外部イベント割り込み信号及びタイムスタンプ機能(1/100秒 及び 秒)
- プログラマブルクロック出力機能 (32.768kHz,1024Hz, 1Hz/CLKOE端子による Enable/Disable機能付き)
- 西暦2000年から2099年までのうるう年を自動補正します。
- 内部パワーオンリセット機能
- 電圧低下検出機能
- +1.5V~+5.5V までの幅広い動作電圧 (時刻保持及びデジタル温度補償動作)
- わずか 240nA Typical の消費電流 (Vdd=+3.0V, 時刻保持及びデジタル温度補償動作)
- 動作温度範囲 : -40~+85℃ (拡張温度範囲:+85~+105℃/仕様値制限あり)
- 超小型の C7パッケージ (3.2x1.5x0.8mm) RoHS2対応済み ・ 100%鉛フリー対応
- 車載規格の AEC-O200 への対応も可能です。

1.1.製品の特長

RV-8803-C7は32.768kHz水晶振動子を内蔵し、高精度かつ超低消費電流のCMOS-IC搭載のリアルタイムクロックモジュールです。内蔵の32.768kHzは温度補償はされておらず後段でデジタル温度補償されています。このデジタル温度補償回路により-40~+85℃にて \pm 3.0ppm以内、かつ-40~+105℃にて \pm 7.0ppm以内の高い精度を実現しています。デジタル温度補償の補正値はメーカ出荷時にEEPROMに書き込まれています(ユーザでこの補正値を変える必要は無いためアクセスは出来ません)。

RV-8803-C7 は水晶振動子内蔵のリアルタイムクロックとして世界最小のサイズで,かつ温度補償動作時にも低消費電流で操作します。独自の回路設計により240nA の低消費電流で動作します。

1.2. アプリケーション例

RV-8803-C7は非常に優れた特性と超小型パッケージを両立しています:

- 工場出荷時に毎秒で補償動作を行うデジタル温度補償を設定して出荷されます。
- 毎秒で高精度のデジタル温度補償動作しつつも超低消費電流を実現しています。
- 水晶振動子を内蔵で, わずか3.2 x 1.5 x 0.8 mm の超小型の鉛フリー・セラミックパッケージ (MSL=1)。

このユニークな特性により様々なアプリケーションへ用途が広がります。

・通信分野 : IoT機器 / ウェアラブル / ワイヤレスセンサ・タグ / ハンドセット

・車載関連 : M2M / ナビゲーション・トラッキングシステム / ダッシュボード / タコメータ/

カーオーディオ& イーサネットシステム

・メータ機器: E-メータ/ 熱エネルギーカウンタ/ スマートメータ / PVシステム / 電気・ガス・水道メータ

・屋外機器 : ATM・POSシステム / 監視 & 安全管理システム / 発券システム

・メディカル: 血糖値メータ / 健康管理システム

・防犯 : セキュリティシステム・カメラ / ドアロック・アクセスシステム/ 侵入検知

・民生機器 : ギャンブルマシーン / テレビ、セットトップボックス / 白物家電

・産業機器 : PLC (コントローラ) / データロガ / 住居及び工場の自動化システム及び電気製品



FJ!, , \$' !7+' 5dd`]\Uhjcb'AUbi U'

デスクトップ等に保存してからご覧頂くと内部リンクが表示されるなど操作性良くなります。

アプリケーションマニュアル

RV-8803-C7

I²Cインターフェース 高精度デジタル温度補償 水晶振動子内蔵リアルタイムクロック

原本発行元: Microcrystal AG

原本:『RV-8803-C7 Application Manual Rev. 1.6』(英語)

原本発行日:2019年5月

日本語訳発行:株式会社多摩デバイス


〒214-0001 川崎市多摩区菅 1-4-11 (TEL) 044-945-8028 (URL) https://tamadevice.co.jp (E-Mail) info@tamadevice.co.jp

日本語訳発行日:2020年6月2日初版発行 (2020年8月21日誤字訂正) (2021年1月5日追記訂正) (2021年12月2日記述追加)


※日本語版の発行にあたっては細心の注意を払っておりますが 不十分な点やお気付きの点がございましたら今後の改善に 役立たせて頂きますのでご意見お聞かせ頂けましたら幸いです。

<RV-8803-C7 クイックスタートガイド >

·初期設定



·通常動作時



割り込み信号の発生時

- ・必要に応じて割り込み信号の種別を識別 (4.4.1.割り込み信号の発生 をご参照下さい)
- ・必要に応じて、発生している割り込み信号フラグをクリア(3.7.フラグレジスターをご参照下さい)

RESETビットの使用

・ソフトウェアによる時刻同期の調整に使用します。 (4.13. リセット・ビット をご参照下さい)

イベントリセット (ERST)ビットの使用

・ハードウェア(外部イベント入力) による時刻同期の調整に使用します。 (4.14. イベント・リセット (ERST) をご参照下さい)

TABLE OF CONTENTS

1.	概要	5
	1.1. 製品の特長	5
	1.2. アプリケーション例	6
	1.3.型番指定方法	7
2.	ブロックダイアグラム	8
	2.1. 端子レイアウト	9
	2.2. 端子機能詳細	9
	2.3. 機能概要	10
	2.4. 保護回路ブロックダイアグラム	10
3.	. レジスタ構成	11
	3.1. レジスタマップ	11
	3.2. 時刻 (時分秒) レジスタ	13
	3.3. カレンダ(年月日) レジスタ	14
	3.4. アラーム レジスタ	16
	3.5. カウントダウンタイマ設定 レジスタ	18
	3.6. 拡張 レジスタ(アラーム・定期割り込み信号・タイマ・クロック周波数・タイマ周波数の設定)	19
	3.7. フラグ レジスタ	20
	3.8. 制御 レジスタ	21
	3.9. 周波数オフセット	22
	3.10. キャプチャ (タイムスタンプ) / イベント設定 レジスタ	23
	3.11. レジスタ リセット値 (初期値)	25
4.	各機能詳細	26
	4.1. パワーオンリセット (POR)	26
	4.2. 電源について	26
	4.3. 周波数源ついて	26
	4.4. 割込み信号	27
	4.4.1. 割込み信号の出力	28
	4.5. カウントダウンタイマ割込み信号	29
	4.5.1. ダイアグラム	29
	4.5.2. 設定方法	30
	4.5.3. 1回目のタイマカウントダウン時間の誤差	31
	4.6. 定期更新割込み信号	32
	4.6.1. ダイアグラム	32
	4.6.2. 設定方法	33
	4.7. アラーム割り込み信号	34
	4.7.1. ダイアグラム	34
	4.7.2. 設定方法	35
	4.8. 外部イベント入力の設定	36

4.8.1. ダイアグラム	27
4.8.1. ダイアグラム	
4.8.2. 設定万法	
4.10. デジタル信号の入出力構成	
4.11. 1Hzクロックと INT端子割り込み信号の同期タイミング	
4.12. 時刻データ読み出し	
4.12. 時刻データ読み出しの注意事項	
4.12.2. 時刻データ読み取りエラーの例とエラー対策した設定方法	
4.13. リセットビット (RESET)	
4.14. イベントリセットビット (ERST)	
5. デジタル温度補償の概要	
5.1. 周波数について	
5.2. 時刻精度の温度特性	
5.3. 補正値について(メーカ出荷時に設定済み)	
5.4. 経年変化の補正について	
5.5. クロックの構成	
5.6. CLKOUT出力での時計精度の測定方法	
5.6.1. CLKOUT出力での時計精度の測定方法 (推奨の方法)	
5.7. INT出力での時計精度の測定方法	
5.6.1. INT出力での時計精度の測定方法 (CLKOUTでの測定が出来ない場合)	
6. <i>I²C インターフェース</i>	
6.1. ビット送信	
6.2. スタート・コンディション、ストップ・コンディション	
6.3. データの有効性	50
6.4. 接続構成	50
6.5. アクノリッジ	51
6.6. スレーブアドレス	52
6.7.レジスタ書込み	52
6.8. 任意のアドレスからのデータの読み込み	53
6.9. データの読み込み	54
6.10. I ² Cバスの開放 (スタッキング状態からのリカバリ)	54
7. 電気的特性	55
7.1. 絶対最大定格	55
7.2.DC特性	56
7.2.1.デジタル温度補償動作の消費電流	58
7.2.2. 32.768kHz CLKOUT出力イネーブル/ディセーブル遅延時間	58
7.3. 内蔵 32.768kHz 発振器 及びデジタル温度補償時計の仕様	59
7.3.1. 時計精度及び1Hz CLKOUT出力の安定度	60
7.4. 起動時のAC特性	61

PCインターフェース 高精度温度補償リアルタイムクロック

RV-8803-C7

7	<i>1.5. バックアップ電源切替え</i>	62
7	7.6. PCインターフェース仕様	. 63
8.	回路接続例	64
8	3.1. 二重層コンデンサまたは一次電池をバックアンプ電源で使用する場合の回路例	64
9.	<i>パッケージ</i>	. 65
g	9.1.外形寸法及び推奨ランドパターン	65
	9.1.1. 推奨のサーマルレリーフ設定	. 65
9	9.2. マーキング 及び Pin 1 インデックスマーク	66
10.	構成物質と 環境資料情報	. 67
1	10.1. 構成部位 及び 構成物質リスト	. 67
	10.2. 環境負荷物質/含有調査結果	
	10.3. 製品リサイクル情報	
1	10.4. 環境耐性 及び 最大定格 及び 電極めっき詳細	. 70
11.	リフローはんだ付け条件	. 71
12.	水晶振動子を搭載した製品のお取り扱い上の注意点	. 72
13.	テープ・リール図面	. 73
14.	コンプライアンス情報	. 74
15.	<i>改訂履歴</i>	74

1.3. 型番指定方法


例: RV-8803-C7 -TA-QC

コード	動作温度範囲
TA (標準)	-40 to +85°C (1)


(1) 拡張動作温度範囲:+85~105°Cの範囲は一部仕様の制限付きで対応可能です。

コード	用途規格
QC (標準)	一般産業機器用途
QA	車載用途 (AEC-Q200)

2. ブロックダイアグラム



2.1. 端子レイアウト



2.2. 端子機能詳細

記号	Pin#	機能詳細
SDA	1	I ² C シリアルデータ入出力。 オープンドレイン。 VDDへプルアップして下さい。
CLKOUT	2	クロック出力。オプッシュプル。32.768kHz/1024Hz/1Hzのいずれかの 出力周波数(デフォルトは32.768kHz)。CLKOE端子レベルで出力制御 されます。CLKOE="0"(GND)接続の場合はハイインピーダンスになります。
VDD	3	電源入力
CLKOE	4	CLKOUT端子のイネーブル/ディセーブル。Hiレベルで CLKOUT出力, Lowで出力ハイインピーダンスになります。この端子は決してフロート 状態(オープン)にはしないで下さい。
Vss	5	GND(グラウンド)
ĪNT	6	①アラーム ②カウントダウンタイマ ③定期更新 (毎秒または毎分) ④外部イベント入力 の各 割り込み信号を出力します。オープンドレイン。アクティブ: Low です。VDDへプルアップして下さい。
EVI	7	外部イベント入力 (タイムスタンプ機能付き)。決してフロートにはしないで下さい。 (<u>※</u>)
SCL	8	I ² C シリアルクロック入力。 VDDヘプルアップして下さい。

※ #7ピン・EVI端子を未使用の場合にフロート状態にしておくと消費電流が大幅に増えてしまう場合があります。未使用の場合は直接GNDへ接続するようにして下さい。 (2021-12-02 追記)

2.3. 機能概要

RV-8803-C7は32.768kHz水晶振動子を内蔵し、高精度かつ超低消費電流のCMOS-IC搭載のリアルタイムクロックモジュールです。内蔵の32.768kHzは温度補償はされておらず後段でデジタル温度補償されています。

このデジタル温度補償回路により $-40\sim+85$ ℃にて ±3.0 ppm以内、かつ $-40\sim+105$ ℃にて ±7.0 ppm以内の高い精度を実現しています。デジタル温度補償の補正値はメーカ出荷時にEEPROMに書き込まれています。


(ユーザでこの補正値を変える必要は無いためアクセスは出来ません)

この温度補償設定とは別に高分解能(0.238ppmTyp.)の周波数オフセットレジスタがあり、ユーザでの経年変化の補正用途として使用して頂けます。


RV-8803-C7 には時計・カレンダ機能(うるう年自動補正)の他に、①外部イベント入力②カウントダウンタイマ ③定期更新割り込み信号④アラームの4つの割り込み信号出力機能があります。さらに、温度センサ機能(内部での デジタル温度補償用途)、及び外部イベント発生時のタイムスタンプ機能、1バイトのユーザRAMが搭載されています。カウントダウンタイマを使用しない場合はさらに2バイトのユーザRAM (0Bh,1Bh 及び 0Ch,1Ch)を追加できます。またアラーム機能を使用しない場合はさらに3バイトのユーザRAM (08h,18h 及び 08h,19h 及び0Ch,1Ch) を追加できます。

内部レジスタにはアドレスの指定をすることにより書込み・読込みのアクセスが出来ます。1つのアドレス指定で複数の書込み・読み込みを行う場合は、レジスタアドレスは自動でインクリメントします。自動でアドレスがインクリメントしている場合には『FFh』アドレスの次は自動で『00h』アドレスへ戻ります。

レジスタアドレスのインクリメント:



2.4. 保護回路ブロックダイアグラム



3. レジスタ構成

内部レジスタにはアドレスの指定をすることにより書込み・読込みのアクセスが出来ます。1つのアドレス指定で複数の書込み・読み込みを行う場合は、レジスタアドレスは自動でインクリメントします。以下のレジスタマップは00h~10h~1Fh、20h~2Fhのレジスタ概要です。このリスト内の『GPxビット (x=0~5) 』は多目的ビットです。この『GPx』ビットはRV-8803-C7の起動時にはクリアされまるため外部のソフトウェアから実際にPOR(パワーオンリセット)が発生しているかあるいは初期設定値を保持しているかの確認に使用出来ます。

- アドレス 00h to 0Fh: 基礎レジスタ RAM機能あり
- アドレス 10h to 1Fh: 拡張レジスタ① 1/100秒レジスタあり
- アドレス 20h to 2Fh: 拡張レジスタ② キャプチャレジスタ及び外部イベント入力設定 (タイムスタンプ設定)

注記: 00h~0Fhアドレスへ書き込まれた値は自動的に10h~1Fhアドレスの該当アドレスに書き込まれます。

温度補償機能の精度、及び1/100秒精度のタイムスタンプ機能の精度の劣化を防ぐために読み出し中の時刻・カレンダーレジスタは一時停止しません(通常の一般的なリアルタイムクロックと同様です)。 時刻・カレンダーレジスタが停止しないため、時刻レジスタの読み出し中に時間が進む場合があります。 誤ったデータ読み込みを防ぐため『4.12項 時刻データ読み出し』の項目を参照してください。

3.1. レジスタマップ

リセット後のレジスタ値はレジスタ初期値に戻ります (3.11項レジスタ リセット値を参照下さい)。

アドレス 00h to 0Fh (基礎カレンダーレジスタ)

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
00h	秒	0	40	20	10	8	4	2	1
01h	分	0	40	20	10	8	4	2	1
02h	時間	0	0	20	10	8	4	2	1
03h	曜日	0	6	5	4	3	2	1	0
04h	日	0	0	20	10	8	4	2	1
05h	月	0	0	0	10	8	4	2	1
06h	年	80	40	20	10	8	4	2	1
07h	RAM				RAM	データ			
08h	分アラーム	AE_M	40	20	10	8	4	2	1
09h	時間アラーム	AE_H	GP0	20	10	8	4	2	1
046	曜日アラーム	۷۲ \	6	5	4	3	2	1	0
0Ah	日アラーム	AE_WD	GP1	20	10	8	4	2	1
0Bh	タイマカウンタ 0	128	64	32	16	8	4	2	1
0Ch	タイマカウンタ 1	GP5	GP4	GP3	GP2	2048	1024	512	256
0Dh	拡張レジスタ	TEST	WADA	USEL	TE	F	D	Т	D
0Eh	フラグレジスタ	0	0	UF	TF	AF	EVF	V2F	V1F
0Fh	制御レジスタ	RESE	RVED	UIE	TIE	AIE	EIE	0	RESET
○ 読込みのみ。常	に"0"。								

アドレス 20h to 2Fh (拡張レジスタ ①)

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
10h	1/100秒 (読込みのみ)	80	40	20	10	8	4	2	1
11h	秒	0	40	20	10	8	4	2	1
12h	分	0	40	20	10	8	4	2	1
13h	時間	0	0	20	10	8	4	2	1
14h	曜日	0	6	5	4	3	2	1	0
15h	日	0	0	20	10	8	4	2	1
16h	月	0	0	0	10	8	4	2	1
17h	年	80	40	20	10	8	4	2	1
18h	分アラーム	AE_M	40	20	10	8	4	2	1
19h	時間アラーム	AE_H	GP0	20	10	8	4	2	1
1Ah	曜日アラーム	AE WD	6	5	4	3	2	1	0
IAII	日アラーム	AE_WD	GP1	20	10	8	4	2	1
1Bh	タイマカウンタ 0	128	64	32	16	8	4	2	1
1Ch	タイマカウンタ 1	GP5	GP4	GP3	GP2	2048	1024	512	256
1Dh	拡張レジスタ	TEST	WADA	USEL	TE	F	D	T	D
1Eh	フラグレジスタ	0	0	UF	TF	AF	EVF	V2F	V1F
1Fh	制御レジスタ	RESE	RVED	UIE	TIE	AIE	EIE	0	RESET
○ 読込みのみ。常ん	こ" 0"。								

アドレス 20h to 2Fh (拡張レジスタ②)

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
20h	1/100秒キャプチャ (読込みのみ)	80	40	20	10	8	4	2	1
21h	秒キャプチャ (読込みのみ)	0	40	20	10	8	4	2	1
2Ch	オフセット	0	0			OFF	SET		
2Fh	イベント設定	ECP	EHL	Е	T	0	0	0	ERST
読込みのみ。常ん	⊂" 0" 。								

3.2. 時刻レジスタ

10h - 1/100秒レジスタ(読込みのみ)

1/100秒のレジスタ。 BCDフォーマット。値は "00~99" までです。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
10h	1/100秒 (読込みのみ)	80	40	20	10	8	4	2	1
10h	リセット値	Χ	X X X X X X X						Х
Bit	記号	値	内容						
7:0	100th seconds(Read Only)	00 ~ 99	1/100秒の "00"にクロ ②RESETU EVI端子に	リアされま ビットに1:	ます。①秒 が書き込ま	レジスタた まれた場合	が書き込ま ・③ERST b	れた場合	

00h, 11h - 秒レジスタ

秒のレジスタです。 BCDフォーマット。値は "00~59" までです。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0		
(1)	秒	0	40	20	10	8	4	2	1		
00h, 11h ⁽¹⁾	リセット値	0	X X X X X X								
Bit	記号	値		内容							
7	0	0	読込みの	み。常に'	'0" _°						
6:0	Seconds	00 ~ 59	秒レジス	。 RESET	書き込むと ビットに′	: 1/100秒 l 1が書き込 間は停止し	まれると種				

01h, 12h - 分レジスタ

分のレジスタです。 BCDフォーマット。値は "00~59" までです。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	
(1)	分	0	40	20	10	8	4	2	1	
01h, 12h ⁽¹⁾	リセット値	0	Χ	Χ	Χ	Χ	Χ	Χ	Χ	
Bit	記号	値			Į.	内容				
7	0	0	読込みのみ。常に"0"。							
6:0	Minutes	00 ~ 59	分の値。	BCDフォ	ーマット。					

02h, 13h - 時間レジスタ

時間のレジスタです。 BCDフォーマット。値は "00~23" までです。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
(1)	時間	0	0	20	10	8	4	2	1
02h, 13h ⁽¹⁾	リセット値	0	0	Χ	Χ	Χ	Χ	Χ	Χ
	1	Γ							
Bit	記号	値			-	内容			
7:6	0	0	読込みの	み。常に'	'0" _°				
5:0	Hours	00 ~ 23	時間の値。BCDフォーマット。						

3.3. カレンダー・レジスタ

03h, 14h - 曜日レジスタ

曜日レジスタです。値は"1~7"までです。どの値をどの曜日にするかはユーザで決定します。

Bit:6~0 までのいずれか1つのビットのみを"1"とし、同時に2つ以上のビットを"1"にしないで下さい。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
(4)	曜日	0	7	6	5	4	3	2	1
03h, 14h ⁽¹⁾	リセット値	0	Х	Χ	Χ	Χ	Χ	Χ	Χ
Bit	記号	値				内容			
7	0	0	読込みの	み。常に'	'0" _°				
6:0	Weekday	1 ~ 7	曜日の値。同時に2つ以上のビットを"1"としないで下さい。						٥,
曜日		Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
曜日1			0	0	0	0	0	0	1
曜日 2			0	0	0	0	0	1	0
曜日3			0	0	0	0	1	0	0
曜日4		0	0	0	0	1	0	0	0
曜日 5			0	0	1	0	0	0	0
曜日6			0	1	0	0	0	0	0
曜日 7			1	0	0	0	0	0	0

04h, 15h - 日レジスタ

日のレジスタです。BCDフォーマット。値は " $00\sim31$ " までです。リセット後は"××"(不定)となっていますので有効な値($01\sim31$)に書き換える必要があります。2000年~2099年までのうるう年を自動補正します。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
(1)	日	0	0	20	10	8	4	2	1
04h, 15h ⁽¹⁾	リセット値	0	0	Χ	Χ	Χ	Х	Х	Х
Bit	記号	値	内容						
7:6	0	0	読込みの)み。常に"	'0" _°				
5:0	Date	00 ~ 31		BCDフォ 効な値((

05h, 16h - 月レジスタ

月のレジスタです。BCDフォーマット。値は "01~12" までです。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
(1)	月	0	0	0	10	8	4	2	1
05h, 16h ⁽¹⁾	リセット値	0	0	0	Χ	Χ	Χ	Χ	Χ
Bit	記号	値	内容						
7:5	0	0	読込みの)み。常に'		1111			
4:0	Month	01 ~ 12							

06h, 17h 西暦年レジスタ

西暦年(下2桁)のレジスタです。BCDフォーマット。値は " $00\sim99$ " までです。2000年 \sim 2099年までのうるう年を自動補正します。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
(1)	Year	80	40	20	10	8	4	2	1
06h, 17h ⁽¹⁾	リセット値	Χ	Χ	Χ	Χ	Χ	Χ	Χ	Χ
D:4	記号	値			г	力宏			
Bit	配写	但	内容						
7:0	Year	00 ~ 99	西暦年のレジスタです。BCDフォーマット。						

07h - RAM

多目的RAMレジスタです。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
07h	RAM				RAM	1 data			
0711	リセット値	0	0	0	0	0	0	0	0
Bit	記号	値			ļ	内容			
7:0	RAM	00h ~ FFh	多目的R	AM					

3.4. アラーム・レジスタ

08h, 18h - 分アラーム

分アラーム有効ビット (AM_E) と分アラーム設定値。BCDフォーマット。値は "00~59" までです。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
(4)	分アラーム	AE_M	40	20	10	8	4	2	1
08h, 18h ⁽¹⁾	リセット値	0	0	0	0	0	0	0	0
Bit	記号	値 内容							
7	AE_M	効ビ	ットと同時 ーム割り) 分アラー	身に設定で	きます。)設定方法			曜日アラ-	-ム有
6:0	Minutes Alarm	00 ~ 59	分アラー	・ム設定値。	BCDフォ	ナーマット	0		

09h, 19h - 時間アラーム

時間アラーム有効ビット (AM_H) と時間アラーム設定値。BCDフォーマット。 値は "00~23" までです。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	
(1)	時間アラーム	AE_H	GP0	20	10	8	4	2	1	
09h, 19h ⁽¹⁾	リセット値	0	0	0	0	0	0	0	0	
Bit	記号	値	内容 時間アラーム有効ビット。分アラーム有効ビット及び曜日アラーム							
		有	間アラーム 効ビットと ラーム割り	:同時に設	定できます	r.		び曜日アラ	ラーム	
7	AE_H	0		ームが有効		Ĭ				
	CDO	1	時間アラームが無効							
6	GP0	0 or 1	- 2 H-42 - 27 me - 2 1							
5:0	Hours Alarm	00 ~ 23	B 時間アラーム設定値。BCDフォーマット。							

0Ah, 1Ah - 曜日/日アラーム

曜日アラーム有効ビット (AM_WD) と曜日/日アラーム設定値。BCDフォーマット。WADAビット(Bit.6 / 0Dh, 1Dh)が"0"の場合は曜日アラームの設定値になります(曜日の割り当てはユーザーで決定)。複数の曜日を設定できます。設定値は0000001~1111111まで。WADAビットが"1"の場合はBCDフォーマットの日アラームの設定になり、有効な値は "01~31" になります。2000年~2099年までのうるう年を自動で補正します。

WADAビットが"0" の場合 (Bit:6 / 0Dh, 1Dh) = 曜日アラーム

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	
(4)	曜日アラーム	AE_WD	7	6	5	4	3	2	1	
0Ah, 1Ah ⁽¹⁾	リセット値	0	0	0	0	0	0	0	0	
Bit	記号	値			ļ	内容				
7 6:0	AE_WD Weekday Alarm	有効ビー (アラー 0 1 00000000	ットと同時 -ム割り込 曜日/日7 曜日/日7	持に設定で み信号の記 アラームが アラームが	きます。 設定方法を 有効 - 初期 無効	:参照下さ 期値	•		-L	
		~ 曜日アラーム設定値。複数の曜日の設定が可能。 1111111								
Weekday Alarm		Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	
全ての曜日を選択・	- 初期値		0	0	0	0	0	0	0	
曜日1アラーム			0	0	0	0	0	0	1	
曜日2アラーム			0	0	0	0	0	1	0	
曜日3アラーム		0 = 1	0	0	0	0	1	0	0	
曜日4アラーム		0 or 1	0	0	0	1	0	0	0	
曜日5アラーム		0 0 1 0 0 0								
曜日6アラーム									0	
曜日7アラーム			1	0	0	0	0	0	0	

WADAビットが"1" の場合 (Bit:6 / 0Dh, 1Dh) = 日アラーム

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
(1)	日アラーム	AE_WD	GP1	20	10	8	4	2	1
0Ah, 1Ah ⁽¹⁾	リセット値	0	0	0	0	0	0	0	0
Bit	記号	值			ļ	内容			
7	AE_WD	有効ビ	ットと同時 -ム割り込 曜日/日7	有効ビット 特に設定で み信号の記 プラームが プラームが	きます。 没定方法を 有効 - 初!	参照下さい	どット及びい)	·時間アラ·	-L
6	GP1	0 or 1	多目的メ	モリ用途	ビット				
5:0	Date Alarm	01~ 31	日アラー となって ります。	・ムの設定(いますの	値。BCD で有効な値	フォーマッ 直(01~31	ト。リセ 1)に書き	ット後は " 換える必要	00" 更があ

3.5. カウントダウンタイマ設定レジスタ

0Bh, 1Bh - タイマカウンタ-0

このレジスタではカウントダウンタイマの下位8ビットのカウンタ値を設定・保持します。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
(1)	タイマカウンタ 0	128	64	32	16	8	4	2	1
0Bh, 1Bh ⁽¹⁾	リセット値	0	0	0	0	0	0	0	0
Bit	記号	値			ļ	内容			
7:0	Timer Counter 0	00h ~ FFh	(カウン	トダウンタ	イマ設定	方法 を参!	のカウンタ 照下さい)。)カウント		ごはあり

0Ch, 1Ch - タイマカウンタ-1

このレジスタではカウントダウンタイマの上位4ビットのカウンタ値を設定・保持します。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	
0Ch, 1Ch ⁽¹⁾	タイマカウンタ 1	GP5	GP4	GP3	GP2	2048	1024	512	256	
ocii, icii	リセット値	0	0	0	0	0	0	0	0	
Bit	記号	値	内容							
7	GP5	0 or 1	多目的メモリ用途ビット							
6	GP4	0 or 1	多目的メ	モリ用途ビ	ット					
5	GP3	0 or 1	多目的メ	モリ用途ビ	ット					
4	GP2	0 or 1	多目的メ	モリ用途ビ	ット					
3:0	Timer Counter 1	0h to Fh	カウントタ (カウント 読込みの場	ダウンタイ [、] ダウンタイ 易合は値は記	マの上位4ビマ設定方法	「ットのカウ を参照下さ り現在のカ	フンタ設定値 (い)。 ウントダウ	生。 ン値ではあ	りません。	

(1) アドレス00h~0Fhに書き込まれた値は拡張レジスタの10h~1Fhの該当アドレスに自動で書き込まれます。 拡張レジスタに書き込まれた場合も同様に基礎レジスタの該当アドレスに自動で書き込まれます。

■タイマ設定時間(単位:秒):

タイマ設定時間 = タイマカウントダウン値 タイマ基準周波数

3.6. 拡張レジスタ(アラーム・定期更新割り込み信号・タイマ・クロック周波数・タイマ周波数の設定)

0Dh, 1Dh - 拡張レジスタ

このレジスタでは アラーム, 定期割り込み信号, カウントダウンタイマの設定, クロック出力の周波数の設定、及びカウントダウンタイマの基準周波数の設定を行えます。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
(4)	拡張レジスタ	TEST	WADA	USEL	TE	F	D	Т	.D
0Dh, 1Dh ⁽¹⁾	Reset	0	0	0	0	0	0	0	0
Bit	記号	値				内容			
7	TEST	0 メーカでのテストビットです。必ず "0" とし, 誤って"1"と書き込ない様にして下さい。正常動作では読み込むと "0" を返します。							
6	 WADA 	 曜日アラームまたは日アラームの選択ビットです。 (4.7 アラーム割り込み信号の設定方法を参照下さい) 0 曜日アラームを選択 初期値 1 日アラームを選択 							
5	USEL	定期更新割込み信号の選択ビットです。毎秒または毎分のいずれかを 設定します。リセットビットが" 1"の場合は,割込み信号は停止します。 (4.6 定期更新割込み信号 を参照下さい) 毎秒 定期更新割り込み信号 (t _{RTN2} = 500 msで自動クリア)							
		- 初期値 1 毎分 定期更新割り込み信号 (t _{RTN2} = 15.6 msで自動クリア))
4	TE	カウントダウンタイマ有効ビットです。タイマの開始/停止します。(4.5 カウントダウンタイマ割込み信号 を参照下さい 0 カウントダウンタイマ機能を停止 - 初期値						定	
		1	カウントク					値から開始	おします)
			コック出力暦 ウロック出					からの出力) 。
		00	32.768 kH	- - - - 初期	値				
3:2	FD	01	1024 Hz						
		10	1 Hz						
		11	32.768 kH	l z					
1:0	TD	00~11 カウントダウンタイマの基準周波数の選定。選択する基準周波数により自動リセット時間(tRTN1)も確定します。また、リセットビットが"1"になった際には割り込み信号は停止します。下表を参照下さい。(4.5 カウントダウンタイマ割り込み信号 も参照下さい)						リセット	
TD の値	タイマ基準周波数	1カウン	ト当たりの	時間 tr	RTN1(自種	カリセット時	間)	RESET ビ	ット
00	4096 Hz – 初期値	244.14			22 µs	3 2 2 7 F (Q)			
01	64 Hz	15.625 ms		リセットビットが"1					
10	1 Hz	1 s		7	813 ms			は割り込み	信号は
11	1/60 Hz	60 s					伊止(します	

3.7. フラグレジスタ

0Eh, 1Eh - フラグレジスタ

各フラグの状態を表示するレジスタです。各フラグは書込みによりいつでもクリアできます。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit (
0Eh, 1Eh ⁽¹⁾	フラグレジスタ	0	0	UF	TF	AF	EVF	V2F	V1F		
<u> </u>	リセット値	0	0	0	0	0	Х	1	1		
Bit	記号	值				内容					
7:6	0	0	読込みの	み。常に "()"。						
		定期	更新割り込	込み信号フ	ラグ。(4.0	5 定期割込	ぬ信号 を	参照下さい	(۱)		
5	UF	0		込むとフラ			// L. Ha	102 to 11 to 12	<i>r</i> →		
		1	イベント	"にクリアさ が発生した	ことを示し		後に定期更	新割り込み	信号の		
				ソタイマ・ ダウンタィ		信早 を糸	昭下さい)				
4	TF	0		<u> </u>			SIR I C V ·)	<u> </u>			
		1	事前に"0	"にクリアさ	れていた場	合は, その	後にカウン	トダウンタ	イマの		
				が発生した デ・ イ 4.7			中の乳ウ	七辻 ち至り	四下ナ		
		0	ームフラク _{"O"を} 書き	<u>/。(4./</u> ∶込むとフラ			号の設定	万広 を変界	出し 9		
3	AF			"にクリアさ			後にアラー	ムのイベン	<u>۱</u>		
		1	が発生し	たことを示	しています	0					
		外部		(力フラグ	•				,		
				値のX はPC							
2	EVF	×	ますので, 最初に"0"にクリアしておく必要があります。EHLビッX								
2	EVF		X=1 の場	合は EVI入	力端子に L	owレベルカ	検出されて	います。			
		0	X=0 の場合は EVI入力端子に Lowレベルが検出されていません。 0 "0"を書き込むとフラグはクリアされます。								
		1	事前に"O"にクリアされていた場合は その後に外部イベント信号が入っ								
				を示してい			-0 -				
		[低電		ラグ2(電)		
		0		作: 値が"0 作: "1"にな					い作金に		
				IF・ Ticle 出に備えま`					プロ 電力		
1	V2F			上 作: 値が"1					ーキュ		
			とを示して	ト・個かI ており時刻料	情度が無効	になってお	elica v Low2 り全てのレ	ジスタの初	期化が		
		1	必要です。	"0" を書き	き込むとフ	ラグはクリ	アされます。	。このフラ	グは起		
				動的に"1"に <mark>乍:"1" を</mark> 書				要かありま	5.		
		- 作雷		「・ 1 で ラグ 1 (電				異常の給出	ዛ)		
				<u>/ / 「 (电</u> 作: 値が"0							
		0		作: "1" に							
	0 V1F				検出に備え						
0				作: 値が"1					「回った		
		1		しており温 き込むとフラ					<i>1一</i>		
				き込むとノ: "になるた					にも目		
				作:"1" を言				5. / 0			
2) VAA電圧が1	 5V~1.2Vの間は動作電圧	この仕様りのと	み味が味	庁が少ル 1	アルス可	北州ぶせい	ます				

⁽¹⁾ アドレス00h~0Fhに書き込まれた値は拡張レジスタの10h~1Fhの該当アドレスに自動で書き込まれます。 拡張レジスタに書き込まれた場合も同様に基礎レジスタの該当アドレスに自動で書き込まれます。

3.8. 制御レジスタ

OFh, 1Fh - 制御レジスタ

このレジスタではINT端子からの割り込み信号の出力の設定と、RESETビットでの時計・カレンダー動作の停止・ 開始動作の設定を行います。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0		
0Fh. 1Fh ⁽¹⁾	制御レジスタ	RESE	RVED	UIE	TIE	AIE	EIE	0	RESET		
0111, 1111	Reset	0	0	0	0	0	0	0	0		
Bit	記号	値	値 内容								
7:6	RESERVED	0	0 未使用ビット。ただし不要な電流リークを防ぐために"0"として下さい								
		定期更	定期更新割込み信号の設定 (4.6 定期割込み信号)								
5	5 UIE	0	c期更新割り込み信号イベントが発生しても割込み信号を出力しない。 または発生している割り込み信号を停止させる — 初期値								
		1	定期更新割り込み信号イベントが発生した時に割込み信号を出力する。 1 Lowレベル出力, t _{RTN2} =500 ms (秒定期更新割り込み) または t _{RTN2} =15.6 ms (分定期更新割り込み) で自動的に割込み信号はクリアされます。								
			ウントダ	タイマ割り ウンタイマ	割込み信	号)					
4	TIE		させない。	ダウンタイ [・] 。または発	生している	割り込み信	号を停止さ	せる 一神	刃期値		
		1	カウントダウンタイマ割込み信号イベントが発生した時に割込み信号を 出力する。Lowレベル出力、 tR_{TNI} =122 μ s(TD="0"), または t_{RTNI} =7.813ms (TD="01,10,11") 後に 自動的にクリアされます。								
		アラー	ム割込み	言号の設定	(4.7)	プラーム割	込み信号の	D設定方法	<u> </u>		
3	AIE	0		割込み信号 生している					ない。		
3	AIL	1	アラーム割込み信号イベントが発生した時に割込み信号を出力する。 アラーム割り込み信号はAFビットがクリアされるまで継続します。 (自動クリアはされません)								
		外部イ	ベント入れ	入力割込み信号の設定 (4.8 外部イベント入力)							
2	FIE	0	EVI端子は ー 初期値	こ外部イベン [/ト入力を	検出しても?	削込み信号	を出力しな	い。		
2	EIE	1	外部イベン	外部イベン ント入力割り 自動クリア)込み信号(はEVFビッ					
1	0	0		み。常に"0'	•						
			ト及びス リセット	トップ。ソ ビット)	'フトウェ	アで時刻同	司期する際	に使用し	ます。		
		0	リセット・	せず - 初	期値						
0	RESET	1	内部時計(リセットの 信号のイ ・	皮数供給回路 (1Hz)は停止 (2) (1Hz) (1	し, 1/100和 ノトダウン: としません。	ウレジスタ(タイマ割り) 外部イベ	ま "00" にリ 込み信号 及	セットされび 定期更新	ιます。 新割込み		

3.9. 周波数オフセット・レジスタ

2Ch - 周波数オフセット・レジスタ

このレジスタでは周波数オフセットを設定します(周波数経年変化の補正用途)。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
20h	Offset	0	o OFFSET						•
2Ch	Reset	0	0	0	0	0	0	0	0
Bit	記号	値				内容			
7:6	0	0	読込みの)み。常に'	"O"。				
5:0	OFFSET	-32 ~ +31	周波数オフセット値。-32~+31までのステップで補正出来ます。 補正レンジの上下限は 約±7.4ppmです。 1ステップ当りの補正値は, 1/(32.768*128) ≒ 0.2384ppm Typ. (5.4. 経年変化の補正について を参照下さい)						
OFFSET書込み値	符号なしの値		2の補数	値(補正>	ステップ値	[) 周沙	皮数オフセ	:ット値 (p	pm) (*)
011111	31			31				7.391	
011110	30			30				.153	
:	:			:				:	
000001	1			1			(0.238	
000000 (初期値)	0			0				0.000	
111111	63			-1			-	0.238	
111110	62		-2 -0.4				0.477		
:	:		: :				:		
100001	33		-31 -7.391				7.391		
100000	32		-32 -7.629						

3.10. キャプチャ / イベント設定レジスタ

20h - 1/100秒キャプチャ (読取りのみ)

このレジスタは 外部イベント入力検出時の1/100秒のキャプチャ(コピー)データを保持します。 BCDフォーマット。 値は " $00\sim99$ " までです。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
20h	1/100秒キャプチャ (読込みのみ)	80	40	20	10	8	4	2	1
	リセット値	0	0	0	0	0	0	0	0
Bit	記号	値				内容			
7:0	100 th Seconds CP (Read Only)	00 ~ 99	ERSTビッ た時に1	ットを"1" と /100秒キ	とすると E ャプチャの	保持します VI端子にタ D値はクリ 泳照下さい	外部イベン アされて"	ト入力が	検出され

21h - 秒キャプチャ(読取りのみ)

このレジスタは 外部イベント入力検出時の 秒 のキャプチャ (コピー) データを保持します。 BCDフォーマット。値は "00~59"までです。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
21h	秒キャプチャ (読込みのみ)	0	40	20	10	8	4	2	1
	リセット	0	0	0	0	0	0	0	0
Bit	記号	値			ر ا	容			
7	0	0	読込みの	み。常に"	0"。				
6:0	Seconds CP (Read Only)	00 ~ 59	ERSTビッ れた時に	ットを "1" と 秒キャプラ	こすると E チャの値は	ます。 BG VI端子にタ タリアさ 照下さい)	外部イベン れて "00" に	ト入力が	

2Fh - 外部イベント入力の設定

このレジスタではEVI端子への外部イベント入力の設定を行います。EHLビットにて検出のHiレベル/Lowレベルの選択、及びノイズエラーのフィルタリング(サンプリング時間の設定)をETフィールドで行えます。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0		
2Fh	イベント設定	ECP	EHL	Е	Т	0	0	0	ERST		
ZFII	リセット値	0	0	0	0	0	0	0	0		
Bit	記号	値				内容					
7	ECP	イベントキャプチャ(タイムスタンプ)の設定。 (4.8. 外部イベント入力 を参照下さい) 0 イベントキャプチャが無効 - 初期値 1 イベントキャプチャ機能が有効。EVI端子でイベント検出された時に 1/100秒, 及び秒の情報をそれぞれのキャプチャレジスタにコピーする。									
6	EHL	イベント入力の Hi/Low の選択 (4.8. 外部イベント入力 を参照下さい) 0 EVI端子がLowレベルになった時 (レベル立下り時) にイベントを検出す - 初期値 1 EVI端子がHiレベルになった時 (レベル立上り時) にイベントを検出する						を検出する			
5:4	ET	サンプリ		なしでエッ T= 01/10/ なしーエッ:	ジでの検 11) (4.8. ½ ジを検出 (晶	出(ET= 0 外部イベン 長小パルスE	0), または /ト入力 を 寺間 30.5 µs	設定した化物の	い)。		
		01 3.9 ms のサンプリング保持時間を設定 (256 Hz). 10 15.6 ms のサンプリング保持時間を設定 (64 Hz). 11 125 ms のサンプリング保持時間を設定 (8 Hz).									
3:1	0	0	読込みの	み。常に "C)"。						
		行うた します	トリセッ l めのもので (4.14. イ・	です。外部 ベントリセ	イベント ソット(ER	入力信号を ST)を参	を使用して 照下さい)	時刻同期			
0	0 イベント検出時にリセットしない – 初期値 ERST EVI端子にイベントが検出されると1/100秒レジスタは "00"にすれます。また1/100秒キャプチャ/砂キャプチャレジスタも"00トされます (ECPビットの値に関わらず)。イベント検出後にはERSTビットは自動的に "0" になります。"1" に設定されていても イベント発生の前に "0" に再設定されがリセットは発生しません。					スタも"00' ります。	" にリセッ				

3.11. レジスタ リセット 値(初期値)

Xのビットは値は不定です。

アドレス	機能	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
10h	1/100秒 (読込みのみ)	Х	Х	Х	Х	Х	Х	Х	Х
00h, 11h ⁽¹⁾	秒	0	Х	Х	Х	Х	Х	Х	Х
01h, 12h ⁽¹⁾	分	0	X	X	X	X	X	X	Χ
02h. 13h ⁽¹⁾	時間	0	0	X	X	X	X	X	X
03h. 14h ⁽¹⁾	曜日	0	X	X	Х	X	Х	X	Х
04h. 15h ⁽¹⁾	日	0	0	X	Х	X	Х	X	Х
05h 16h ⁽¹⁾	月	0	0	0	X	X	X	X	X
06h, 17h ⁽¹⁾ 07h	年	Х	X	X	Х	X	Х	X	Х
	RAM	0	0	0	0	0	0	0	0
08h, 18h ⁽¹⁾	分アラーム	0	0	0	0	0	0	0	0
09h, 19h ⁽¹⁾	時間アラーム	0	0	0	0	0	0	0	0
0Ah, 1Ah ⁽¹⁾	曜日/日アラーム	0	0	0	0	0	0	0	0
0Bh, 1Bh ⁽¹⁾	タイマカウンタ 0	0	0	0	0	0	0	0	0
0Ch. 1Ch ⁽¹⁾	タイマカウンタ 1	0	0	0	0	0	0	0	0
0Dh, 1Dh ⁽¹⁾	拡張レジスタ	0	0	0	0	0	0	0	0
0Eh. 1Eh ⁽¹⁾	フラグレジスタ	0	0	0	0	0	X	1	1
0Fh, 1Fh ⁽¹⁾	制御レジスタ	0	0	0	0	0	0	0	0
20h	1/100秒 キャプチャ 読込みのみ)	0	0	0	0	0	0	0	0
21h	秒 キャプチャ (読込みのみ)	0	0	0	0	0	0	0	0
2Ch	オフセット	0	0	0	0	0	0	0	0
2Fh	イベント設定	0	0	0	0	0	0	0	0

⁽¹⁾ アドレス00h~0Fhに書き込まれた値は拡張レジスタの10h~1Fhの該当アドレスに自動で書き込まれます。 拡張レジスタに書き込まれた場合も同様に基礎レジスタの該当アドレスに自動で書き込まれます。

RV-8803-C7 パワーオンリセット発生後(起動後)の初期値:

時刻 (hh:mm:ss.00) = XX:XX:XX.XX (値は不定) 日付 (YY-MM-DD) = XX-XX-XX (値は不定)

曜日 = X (値は不定) キャプチャ(ss.00) = 00.00 (読込みのみ) TEST ビット = 0 (常に"0"として下さい)

タイマ機能 = 無効。タイマカウントダウン基準周波数 = 4096 Hz

定期更新割込み信号 = 秒の定期更新割込み信号が選択されています

外部イベント入力 = キャプチャ無効。Lowレベルでイベント検出。イベント検出待ち時間設定無し。

外部イベント検出時にリセット発生せず

リセット機能 = 無効。 割込み信号出力 = 無効。

低電圧検出フラグ = 1 ("0" を書き込むことでクリア出来ます)

4. 機能詳細

4.1. パワーオン・リセット (POR)

パワーオン・リセット(POR) は起動時に実施されます(7.4.起動時のAC特性を参照下さい)。 時刻・カレンダー、アラーム、カウントダウンタイマなどの値は全てリセット値に戻ります。 (3.11. レジスタ リセット 値 を参照下さい)

4.2. 電源について

回路は常に動作しており温度補償回路は毎秒で動作しています。

デジタル回路部分は常に動作していますが、機能によっては間欠的に動作する部分もあります(I^2C 通信など)。

レジスタの初期値は起動時に低消費電流になるように設定されています。

I²Cインターフェースで動きがあると各回路が動作します。

時刻保持 (=Time Keeping) の間に低消費電流動作にするためには、CLKOUT出力の出力は オフに設定し、 I^2 Cインターフェースを非動作にすることが必要です。

4.3. 周波数源について


内蔵の32.768kHz発振器から各デジタル回路部へクロックが分配されています。 後段でデジタル温度補償されてRV-8803-C7 は非常に精度の良い時刻情報を供給し、 かつ自身非常に低消費電流で時刻保持動作します。

4.4. 割り込み信号

INT端子からの割込み信号は以下の4種類があります

- カウントダウンタイマ割り込み信号
- 定期更新割込み信号
- アラーム割り込み信号
- 外部イベント入力割り込み信号

割り込み信号の構成:



- (1) 時計・カレンダ情報の値が進んだ際に全ての有効になっているアラームの発出条件と一致した場合にのみアラームフラグがセットされます。
- (2) TIE, UIE, AIE, EIE が無効になっている場合はINT端子はハイインピーダンスのままになります。

4.4.1. 割り込み信号の発生

INT端子からは4種類の割り込み信号が出力されます。それぞれの割り込み信号出力のOR回路の結果で出力されます。 割込み信号が発出した場合は(INT端子レベルがパルスを発生させるかLowレベルになった場合)いずれの割り込み信号が発生したかを TF / UF / AF / EVF の各フラグで確認出来ます。

INT端子から割り込み信号が発生しないようにするには TIE / UIE / AIE / EIE ビットをそれぞれクリアします。 INT端子から割り込み信号が発生しない場合でも、イベントの発生を TF / UF / AF / EVF の各フラグ にてソフトウェアから確認することが出来ます(ポーリング制御での確認)。


例外: UFフラグのみはUIEビットが"1"にセットされると自動的に "1"にセットされます。

4.5. 繰り返し カウントダウンタイマ割り込み信号

カウントダウンタイマ割り込み信号は 244.14 µs ~ 4095 分までの間のインターバルで繰り返し割り込み信号を発生 させます。カウントダウンタイマのイベントが発生するとINT端子はLowレベルになりTFフラグが"1"に セットされてイベント発生を示します。TIEビット (OFh/1Fh: Bit4) が "1" にセットされている場合のみ、INT端子 から割り込み信号が発生します。 INT端子のLowレベルの割込み信号は t_{RTN1} . t_{RTN1} =122 μ s (TDビット = 00 の場 合)または、t_{RTN1}=7.813 ms (TDビット=01, 10, 11の場合)で自動的にクリアされます。

4.5.1. 繰り返しカウントダウンタイマのブロックダイアグラム

繰り返しカウントダウンタイマ割り込み信号のダイアグラム:



- 書込み動作
- ① TEビットが "1" にセットされると設定したタイマのカウントダウンが開始されます。 カウントダウンは設定したタイマ基準周波数にもとづいて進みます。
- ② カウント値が 000h になるとイベント発生になります。割込み信号発生後にカウント値は 再読み込みされて再度カウントダウンを開始します。
- ③ カウントダウンタイマ割り込み信号が発生している間は TFビット(フラグ) は "1" にセットされます。
- ④ TFフラグはソフトウェアで "0" と書き込まれるまでクリアされません。
- ⑤ TIEビットが "1" にセットされていてタイマのイベント発生した場合にのみ割込み信号が発生します。
- ⑥ INT端子のLowレベルの割込み信号は t_{RTN1} . t_{RTN1} = 122 μ s (TDビット = 00 の場合) または. t_{RTN1} = 7.813 ms (TDビット = 01, 10, 11) で自動的にクリアされます。
- ⑦ TEビットが "0" と書き込まれた場合、カウントダウンタイマは停止します。 割込み信号が発生している場合はtrm」の時間終了後に割込み信号が停止します。
- ® INT端子がLowレベルの時に TFビットが "0"にクリアされても状態は変わりません。
- ⑨ INT端子がLowレベルの時に TIEビットが "0"にクリアされると即座に割込み信号はクリアされます。

4.5.2.繰り返しカウントダウンタイマ設定方法

カウントダウンタイマの設定は以下の関連したビットにて行います。

- タイマカウンタ 0 レジスタ (OBh, 1Bh) (3.5.カウントダウンタイマ設定レジスタを参照下さい)
- タイマカウンタ 1 レジスタ (OCh, 1Ch) (3.5.カウントダウンタイマ設定レジスタを参照下さい)
- TEビット/TDフィールド(ODh, 1Dh)(3.6. 拡張レジスタを参照下さい)
- TF ビット (OEh, 1Eh) (3.7. フラグレジスタ を参照下さい)
- TIE ビット (OFh, 1Fh) (3.8. 制御レジスタ を参照下さい)

カウントダウンタイマ割り込み信号の設定を行う前には, IEビット及びTEビットを "0" として予期せぬ割込み信号の発生を防ぐことを推奨します。

RESETビットが "1" の場合にはカウントダウンタイマのイベントは発生しません。カウントダウンタイマの基準 周波数は4つの選択肢があり、TDフィールド (ODh.1Dh)にて選定します。

またカウントダウンタイマ機能を使用しない場合は2バイトのタイマカウンタレジスタ (OBh / 1Bh 及び OCh / 1Ch)をユーザーRAMとして使用できます。

カウントダウンタイマの設定方法:

- a. TE, TIE, TF に 初期値の"0"を書込み。 これにより予期しない割り込み信号の出力を防ぎます。
- b. カウントダウンタイマの基準周波数を TDフィールド (ODh, 1Dh) に設定します。
- c. タイマカウントダウン数を タイマカウンタ0 (OBh, 1Bh),タイマカウンタ1 (OCh, 1Ch) へ 設定します。(下表を参照下さい)
- d. INT端子から割り込み信号を発生させる場合は TIEビットを"1" にします。
- e. タイマのカウントダウンを開始するには TEビットを"0"から "1" にします。 カウントダウンタイマは ODhまたは1Dh のデータ信号終了後の次のSCL信号の立上りエッジを 基準にスタートします。次頁のタイミングチャートをご参照下さい。


○カウントダウンタイマ時間(秒):

カウントダウンタイマ時間 = カウントダウン設定値 タイマ基準周波数

カウントダウンタイマ時間(s=秒 min=分):

カウントダウン値		カウントダウンタイマ	7時間	
(0Bh, 1Bh), (0Ch, 1Ch)	TD = 00 (4096 Hz)	TD = 01 (64 Hz)	TD = 10 (1 Hz)	TD = 11 (1/60 Hz)
0	-	-	-	-
1	244.14 μs	15.625 ms	1 s	1 min
2	488.28 µs	31.25 ms	2 s	2 min
i i	:	:	:	:
41	10.010 ms	640.63 ms	41 s	41 min
205	50.049 ms	3.203 s	205 s	205 min
410	100.10 ms	6.406 s	410 s	410 min
2048	500.00 ms	32.000 s	2048 s	2048 min
		:	:	:
4095 (FFFh)	0.9998 s	63.984 s	4095 s	4095 min

カウントダウンタイマの開始時のタイミングチャート



4.5.3. 1回目のタイマカウントダウン時間の誤差

TFフラグがセットされるとINT端子からカウントダウンタイマ割り込み信号が発生します(信号が出る様に設定されている場合)。割込み信号発生のシーケンスについては 4.4 割込み信号 をご参照下さい。1回目のカウントダウンタイマ時間はタイマ間隔に若干の誤差が生じます。このずれはタイマ開始の基準となるI²CインターフェースのSCLクロックと、タイマカウントダウンの基準周波数クロックとが非同期であるために生じます(上記タイミングチャートご参照下さい)。2回目以降のカウントダウンではこの誤差は生じなくなります。初回のタイマカウントダウンでの誤差は、選択するタイマカウントダウンの基準周波数によって決まります。以下の表をご参照下さい。

カウントダウンタイマの1回目のカウントダウン時間 /カウントダウン数 = n(1):

TD121 /#	タイマ基準周波数	1回目のカワ	ウントダウン時間	2回目以降の		
TDビット値	ノイト至中间仮奴	最小值		カウントダウン時間		
00	4096 Hz	n * 244 μs + 61 μs	$(n + 1) * 244 \mu s + 61 \mu s$	n * 244 μs		
01	64 Hz	n * 15.625 ms	(n +1) * 15.625 ms	n * 15.625 ms		
10	1 Hz	n * 1 s	(n + 1) * 1 s	n * 1 s		
11	1/60 Hz	n * 60 s	(n + 1) * 60 s	n * 60 s		
(1) カウントダウン数=n は 有効数: 1~4095 まで。カウントが 0 になるとカウントダウンが終了します。						

毎回のカウントダウンの終了後にタイマーフラグ (TFビット) がセットされます。

TFビットはI²C経由でのみクリアできます。

TFビットによりINT端子からの割り込み信号が発生したことを確認出来ます。


 I^2 C経由でタイマカウントダウン数 (タイマカウンタ0: OBh/1Bh、及びタイマカウンタ1: OCh/1Ch) を読み込んだ場合は、その時のカウントダウン数ではなく、『設定したカウントダウン値』が読み込まれます。

4.6. 定期更新割込み信号(毎秒または毎分)

定期更新割込み信号は毎秒または毎分の割り込み信号を生成します。 毎秒または毎分の選択は USELビットで設定します。 割込み信号のイベントが発生するとUFフラグビットは"1" になりイベントの発生を示します。 INT端子出力は UIEビットの設定が "1" になっている場合に割り込み信号を出力します。 この割込み信号は発生後,一定時間経過で自動的にクリアされます。 自動クリアされる時間は t_{RTN2} : t_{RTN2} = 500 ms (毎秒定期割り込み信号の場合) , または t_{RTN2} = 15.6 ms (毎分定期割り込み信号の場合) になります。

4.6.1. 定期更新割込み信号のダイアグラム

定期更新割込み信号のダイアグラムは以下になります。



- ① 定期更新割込み信号はRTCの内部時計の毎秒または毎分の更新のタイミングで発生します。 USELビッチで毎秒または毎分のいずれかを設定し、それにより自動クリア時間も $t_{RTN2} \cdot t_{RTN2} = 500 \text{ ms}$ (毎秒定期割り込み信号) または $t_{RTN2} = 15.6 \text{ ms}$ (毎分定期割り込み信号) になります。
- ② 定期割り込み信号 が発生すると UFフラグビットは "1" になります。
- ③ UFフラグビットはソフトウェアで "0" と書き込んでクリアされるまで "1" のままになります。
- ④ UIEビットが "1"になっているとINT端子出力はLowレベルとなり割り込み信号が発生します。
- ⑤ INT端子出力は tRTN2 の時間 Lowレベル出力を保持し、tRTN2 時間経過後は自動でクリアされます。
- ⑥ INT端子が Lowレベル出力の間に UFフラグビットを "0"にクリアしても割込み信号はクリア されません。
- ⑦ INT端子が Lowレベル出力の間に UIEフラグビットを "0" にクリアすると即座に割込み信号はクリア されます。
- ⑧ UIEビットが "0" の時に定期割り込み信号のイベントが発生した場合は、UFフラグビットは"1"にセットされず INT端子からの割り込み信号も発生しません。

4.6.2. 定期更新割り込み信号の設定方法

定期更新割り込み信号の設定は以下のビットで行います。

- USELビット (ODh, 1Dh) 3.6 拡張レジスタを参照下さい)
- UFビット (OEh, 1Eh) (3.7. フラグレジスタを参照下さい)
- UIEビット (OFh, 1Fh) (3.8. 制御レジスタを参照下さい)

定期更新割り込み信号の設定を行う前には、UIEビット"0"として予期せぬ割込み信号の発生を防ぐことを推奨します。

RESETビット(0Fh, 1Fh) (制御レジスタを参照下さい)が "1" にセットされると, 内部回路のクロック分配が停止します。その間には定期更新割込み信号のイベントは発生しなくなりますが, RESET ビットにより割り込み信号は停止されません。

RESETビットが "1" にセットされたタイミングに定期更新割り込み信号が発生していた場合は、RESTビットが "0"にセットされてリリースされるまで INT端子は Lowレベルのままになります。 逆にRESET発生のタイミングでに割込み信号が出ていなかった場合は, RESETがリリースされるまで INT端子は Hiレベルのままになります。

定期更新割込み信号を設定する手順は以下です:


- 1. UIEビットとUFビットを "0" の初期値にします。
- 2. USELビットへの書込みで毎秒または毎分の割込み信号のいずれかを選択します。
- 3. INT端子から割込み信号を発生される場合はUIE ビットを "1" にセットします。
- 4. 最初の割り込み信号はその次のイベント発生時に(秒または分が更新された時に)発生します。

4.7. アラーム割り込み信号

アラーム割り込み信号機能はアラーム設定した日、曜日、時間、分に割り込み信号を発生させます。 イベント発生時にINT端子はLowレベルになることで割り込み信号が発生し、AFフラグビットは "1"となり、イベント発生を示します。

4.7.1.アラームダイアグラム

アラーム割り込み信号のダイアグラムは以下です。



- ① 内部時計がアラーム設定した日/曜日/時間/分と一致するとのアラーム割込み信号イベントが発生します。 WADAビットで日または曜日のいずれのアラームかを選択します。
- ② アラーム割込み信号イベントが発生すると AFフラグビットは "1" にセットされます。
- ③ AFフラグビットはソフトウェアで、0、と書き込んでクリアされるまで"1"のままになります。
- ④ AIEビットが "1"になっているとINT端子出力はLowレベルとなり割り込み信号が発生します。
- ⑤ INT端子が Lowレベル出力の間に AIEビットを "1" から "0" に書き込むと割込み信号は即座にオフになります。 AFフラグビットが "1" の間は AIEビットの値に INT端子の割込み信号が 追従します。
- ⑥ INT端子が Lowレベル出力の間に AFフラグビットをクリアすると即座に割込み信号はクリア されます。
- ⑦ AIEビットが "0" の時に定期割り込み信号のイベントが発生した場合は, INT端子からの割り込み信号 は発生しません。

4.7.2.アラーム割り込み信号の設定方法

アラーム割り込み信号の設定に関連するビットは以下になります。

- 分レジスタ (01h, 12h) (3.2. 時刻レジスタ)
- 時間レジスタ (02h, 13h) (3.2. 時刻レジスタ)
- 曜日レジスタ (03h, 14h) (3.3 カレンダーレジスタ)
- 日レジスタ (04h, 15h) (3.3 カレンダーレジスタ)
- 分アラームレジスタ及び AE Mビット (08h, 18h) (3.4. アラームレジスタ)
- 時間アラームレジスタ及び AE H ビット (09h, 19h) (3.4. アラームレジスタ)
- 曜日/日アラームレジスタ及び AE WDビット (OAh, 1Ah) (3.4. アラームレジスタ)
- WADAビット (ODh, 1Dh) (3.6. 拡張レジスタ)
- AFビット (OEh, 1Eh) (3.7. フラグレジスタ)
- AIEビット (OFh, 1Fh) (3.8. 制御レジスタ)

アラーム割り込み信号の設定を行う前には、AIEビットを "0" として予期しない割込み信号の発生を防ぐことを推奨します。

また、RESETビットが"1"の場合にはアラーム割り込み信号のイベントは発生しません。

アラーム割り込み信号を使用しない場合は、3バイトのアラームレジスタ (08h, 18h; 09h, 19h, 0Ah, 1Ah) を 多目的RAMとして使用できます。その場合には必ず AIEビット を "0"として下さい。 (この3バイトをRAMとして使う際にはAIEビット を"1"としていると INT端子から予期しない割り込み信号が 発生してしまう場合がありますのでご注意下さい)

アラーム割り込み信号の設定:

- 1. AIEビットと AFビットを初期値の "O" にします。
- 2. WADAビットにて曜日/日アラームで曜日アラームか日アラームのどちらにするかを選択します。 WADA=0 で曜日アラーム、WADA=1 で日アラームの設定になります。
- 3. 08h, 18h to 0Ah, 1Ah のアラームレジスタにアラーム設定時刻を書き込みます。 また分アラーム,時間アラーム,曜日/日アラームのそれぞれの有効化ビット:AE_M, AE_H,AE_WD を 設使用するラームに応じて設定します。 (下表を参照下さい)
- 4. INT端子に割り込み信号を発生させる場合は AIEビットを "1" にします。

アラーム割り込み信号/有効化ビットの設定:

アラ	ラーム有効化と	ビット	アラームイベント発生条件
AE_WD	AE_H	AE_M) ノームイ・ヘンド光土条件
0	0	0	分, 時間, 曜日または日のすべてが一致 (週または 月に1回のイベント発生) (1) (初期値)
0	0	1	時間,曜日または日 が一致 (週または 月に1回のイベント発生) (1)
0	1	0	分,曜日または日が一致(特定の曜日または日に毎時間イベント発生)(1)
0	1	1	曜日または日 が一致 (週または 月に1回のイベント発生)(1)
1	0	0	分、時間 が一致 (1日に1回のイベント発生) ⁽¹⁾
1	0	1	時間 が一致 (1日に1回のイベント発生) ⁽¹⁾
1	1	0	分が一致 (1時間に1回のイベント発生) ⁽¹⁾
1	1	1	毎分のイベント発生 (2)

(1) AE x ビット (x は M, H, WDのいずれか)

AE_x = 0: アラームは有効 AE x = 1: アラームは無効


(2) 全ての AE x = 1: 毎分アラームイベントが発生

4.8. 外部イベント入力

外部イベント入力割込み信号及びタイムスタンプ機能は制御レジスタの EIEビット 及び ECPビットにて設定します。EHLビット (2Fh) の設定によりEVI端子入力の Hiレベル(立上りエッジ)またはLowレベル(立下りエッジ)のいづれかでイベント検出し, さらにEVI端子へのデジタルノイズ誤作動防止及びチャタリング除去のフィルタリング設定をETフィールド(2Fh)で行えます。

外部イベント入力が有効になっている場合 (=EIE ビット及びECPビットを"1" にセットし EVFフラグビットを事前に"0"にクリアしている場合) に外部イベントが発生して EVI端子に入力があると, 1/100秒 及び 秒 のタイムスタンプ情報がそれぞれ1/100秒キャプチャ, 及び秒キャプチャレジスタ (20h, 21h) にコピーされます。またINT端子から外部イベント入力の割り込み信号が発生し, EVFフラグビット が "1" になり外部イベント入力の発生を示します。

外部イベント入力およびタイムスタンプ機能:



(1) ERSTビットが"1"の時にEVI端子に外部イベント入力が検出されると1/100秒レジスタは "0" にリセットされます。また1/100秒キャプチャレジスタ及び秒キャプチャレジスタも "0"にリセットされます。 (ECPビットの値に関わらず)


イベントが検出されると ERST ビットは自動的に "0" に戻ります。ESRTビットが"1" に設定されていてイベント発生の前に "0" に再設定した場合にはリセットはキャンセルされます。

- (2) RESETビットが "1" になると、1/100秒レジスタは "00"にリセットされます。 また秒レジスタは動作を停止します (内部時計の1Hzクロックが停止します)。
- (3) キャプチャレジスタ(タイムスタンプ)を読み込むと,前回のキャプチャされたタイムスタンプ値(まだ読みだされていない値)を返します。次のイベント入力が I²C 読み出しの間に発生してしまった場合でも,新しい値は失われずに次の読み出しで読み込むことが出来ます。 (次頁の 4.8.1外部イベント入力ダイアグラム を参照下さい)

4.8.1.外部イベント入力ダイアグラム

外部イベント入力機能のダイアグラムは以下になります。

条件: EHLビット= 1 (EVI端子入力のの Hiレベル/立上りエッジ でイベント検出)及び ERST = 0



- ① 時刻・カレンダ情報を初期設定し、タイムスタンプが必要な場合はECPビットを"1"にセットし、また外部イベント入力割り込み信号が必要な場合はEIEビットを"1"にセットします。 INT端子をセットして次回の外部イベント入力に備えるためにEVFフラグビットは"0"にクリアします。 この例では EHLビットを "1"にセットし立上りエッジでイベント検出する設定です。
- ② 外部イベントがEVI端子で検出されます。EFフィールド (2Fh)でフィルタリング設定している場合は立上りエッジから検出までに遅延が発生するのでご注意下さい。 上記表②のイベントを検出するとキャプチャレジスタに "A+1" の秒及び1/100秒情報がコピーされます。
- ③ 外部イベント割込みのイベントが発生し、EVFフラグビットが "1" にセットされます。
- ④ EIEビットが "1" にセットされているとイベント発生時に INT端子から割り込み信号が発生します。
- ⑤ EVFフラグビットは ソフトウェアで "0"にクリアされるまでは"1" のままになります。
- ⑥ EVFフラグビットを "0"にクリアしていないとINT端子からの割り込み信号は発生しませんが、 その場合でもイベント発生時にはキャプチャレジスタに新しい値(A+2)がコピーされます。
- ⑦ INT端子がLowレベル (割り込み信号が発生している)の間に EVFフラグビットをクリアすると EVI端子への入力状態にかかわらず割り込み信号はクリアされます。
- ⑧ ECPビットが"0"にセットされている場合はタイムスタンプはキャプチャレジスタにコピーされません。
- ⑨ EVI端子への入力が Hiレベルで一定の時に ECPビットを "0"から"1"に書き換えてもタイムスタンプは キャプチャレジスタへコピーされません。
- ⑩ EVFビットが"1"になっている間は、INT端子の出力は EIEビットの値に追随します。

4.8.2.外部イベント入力の設定方法

外部イベント入力機能及びタイムスタンプ機能の設定に関連するビットは以下になります。:

- 1/100秒レジスタ (10h) (3.2. 時刻レジスタ)
- 秒レジスタ (00h, 11h) (3.2. 時刻レジスタ)
- 1/100秒キャプチャレジスタ (20h) (3.10.キャプチャ / イベント設定レジスタ)
- 秒キャプチャレジスタ (21h) (3.10.キャプチャ / イベント設定レジスタ)
- ECPビット, EHLビット, ETフィールド ERSTビット(2Fh) (2Fh 外部イベント入力の設定)
- EVFビット (OEh, 1Eh) (3.7. フラグレジスタ)
- EIEビット (OFh,1Fh) (3.8.制御レジスタ)


外部イベント割り込み信号の設定を行う前に EIEビット を "0" として予期しない割込み信号の発生を防ぐことを推奨します。

外部イベント入力機能及びタイムスタンプ機能の設定は以下になります。:

- 1. EIEビット及びEVFフラグビットを初期値の"0"にします。
- 2. 1/100秒及び秒のタイムスタンプをキャプチャするには ECPビットを "1" にセットします。
- 3. EHLビットにて外部イベント入力の検出エッジを Hi:立上り/Low:立下りのいずれかを選択します。
- 4. 外部イベント入力のチャタリング除去のフィルタ設定をする場合は ETフィールドで設定します。 (下図参照下さい)
- 5. 1/100秒レジスタ, 1/100秒・秒キャプチャレジスタをリセットする場合はERSTビットを"1"にセットします。イベント検出後に ERSTビットは自動的に"0"に戻ります。
- 6. INT端子から外部イベント入力割り込み信号を発生させる場合はEIEビットを"1"にセットします。


ETフィールド (2Fh) = 00 の場合 (イベント検出設定: Hiレベル: 立上り(EHLビット=1)にて)

(フィルタ設定無し)



ETフィールド (2Fh) = 01/10/11 の場合 (イベント検出設定:Hiレベル:立上り(EHLビット=1 にて)

(フィルタリングを行う設定) (サンプリング間隔:tSP=3.9ms/15.6ms/125 ms)



- ① 上記図の①の部分は立上りエッジは検出されますがHiレベルで一定ではないため ET=01/10/11の設定場合はフィルタリングされて外部イベント入力として検出されません。
- ② 上記図の②の部分で,立上りエッジ検出が検出されてから,Hiレベルが1回のサンプリング時間の最初から最後まで一定になると外部イベント入力と検出されてINT端子から割り込み信号が発生します。 遅延時間 <t $_{DELAY}$ > は、EVI端子入力信号のチャタリングの挙動にも依存し $(1 \times t_{SP}) \sim (2 \times t_{SP})$ の間になります。

4.9. クロック出力周波数の設定

CLKOUT端子からはプログラマブルなクロック出を出力させることが出来ます。設定はFDフィールド (ODh,1Dh/拡張レジスタ) で行います。周波数は 32.768kHz (初期値), 1024Hz, 1Hz から選択出来ます。システムクロック,マイコン用クロック,チャージポンプ入力,周波数調整時の測定などに使用出来ます。

CLKOUT端子の出力はプッシュプル出力で、CLKOE端子が Hiレベルの場合は起動時に出力を開始します。 出力を停止するには CLKOE端子を Lowレベルにする必要があります。 出力ディセーブルの間は CLKOUT端子はハイインピーダンスになります(トライステート出力)。 選択する周波数によりRESETビットの影響があります。CLKOE端子=Hiレベルの状態でRESETビットが"1"に セットされると、1024Hz または 1Hz の場合は CLKOUT端子出力は Hi または Lowの状態を持続します。 (4.13. リセットビット を参照下さい)

CLKOE端子 = Hiレベル となっている場合の CLKOUT端子の出力状態:

FD フィールド	クロック出力周波数	Duty値 (Typical)	RESETビット=1のとき	ERSETビット=1のとき
00	32.768 kHz – 初期値	50 ±10 %	影響無し	影響無し
01	1024 Hz ⁽¹⁾	50 %	Hi または Low ⁽²⁾	影響無し
10	1 Hz	50 %	Hi または Low ⁽²⁾	影響無し
11	32.768 kHz	50 ±10 %	影響無し	影響無し


(1)1024 Hz クロックは周波数補正パルスの影響を受けます(5. 温度補償の概要 及び5.4. 経年変化の補正についてを参照下さい)。 ②1024 Hz 及び1 Hz クロックは RESETビットの動作に同期します。

7.2.2. 32.768 kHz クロック出力のイネーブル/ディセーブル切り替わりのタイミング も参照下さい。

4.10. デジタル信号入出力構成

RV-8803-C7 のデジタル信号入出力構成です。


デジタル信号入出力概要:



4.11.1HzクロックとINT端子割り込み信号の同期タイミング

1Hzクロック(CLKOUT出力)と 定期更新割込み信号、及び カアラーム割り込み信号 の同期タイミングのチャートを以下に示します。

信号同期タイミング INT割込み信号 と 1Hzクロック出力:



4.12. 時刻データの読み込み

温度補償動作の精度、及びタイムスタンプの1/100秒の分解能を劣化させないために 一般的なリアルタイムクロックでは行われている時刻・カレンダー情報をレジスタアクセス時に停止させる動作はありません。時刻・カレンダーレジスタは停止できないために, 読み込みの間に1秒進んでしまう場合があります。そのために時刻・カレンダーの読み込みを1秒以内に完了しておく必要があります。読み込みエラーを防ぐために以下の様な読み込みの手順を行って下さい。

4.12.1. 時刻データ読み取りエラーの例とエラー対策した設定方法

時刻読み込みのシーケンスが分の終わりに始まる場合は、以下の様なデータ読み取りエラーを起してしまう場合があります。

●データ読み取りエラーの例:

本来の時刻 = mm:ss = 01:59 の場合で

- 1. mm:ss = 01:59 秒 読取り値 = 59 mm:ss = 02:00 1秒時計が進む
- 2. mm:ss = 02:00 分読取り値 = 02

読み取りエラーの読取り値 = mm:ss = 02:59: 1分の時刻ずれが発生

このような時刻読み取りエラーを防ぐために、 秒情報が"59秒"だった場合には繰り返しで読込みを行い確認することを推奨します (以下を参照下さい)。

4.12.2. 時刻・カレンダ情報の読込み値の確認方法

秒レジスタの読み取り値が "59秒"だった場合には、再度繰り返して秒レジスタを読み込んで比較することを推奨します。再読み込みで、秒レジスタが一致すれば最初に読み込んだ時刻・カレンダ情報は有効です(時刻読込みの間に時刻レジスタが進んでいないため)。もし後からの読込み値の秒レジスタ情報が "00" に変わっていた場合には後から読み込んだ時刻・カレンダー情報は間違いがありません。


- 1. 時刻・カレンダー情報を読み込みます。
- 2. 秒情報が "59秒"だった場合には再度繰り返し時刻・カレンダー情報を読み込みます。
- 3. 後から読み込んだ時刻の秒情報が"59秒"だった場合は、最初の読込み値は正しい時刻情報です。
- 4. 後から読み込んだ値時刻の秒情報が進んでいた場合は、時刻・カレンダー情報が最初の読込みの間でインクリメントしてしまって正しくない可能性があります。その場合には後から読み込んだ時刻・カレンダー情報が間違いの無い正しい時刻情報です。

4.13. リセット・ビット

RESETビットを用いてソフトウェアで内部のタイミングクロックを精度よく確実に開始させることが出来ます。

RESETビット機能は以下のタイミングクロック回路のダイアグラムの (F2 からF14) までのプリスケーラをリセットします。そのためリセット時には1Hzの時計用クロックも停止します。また32.768kHzのクロック出力には影響しません (4.9. クロック出力周波数の設定 も参照下さい)。

RESETビット機能のダイアグラム:



タイミング回路はリセットされてRESETビットがリリースされて"0"になるまで動作を停止します。

RESETビット機能を使用した時計・カレンダー情報の設定方法:

- 1. RESETビットを "1" として設定中にタイマー更新が行われないようにします。
- 2. 時刻・カレンダー値をレジスタに書き込みます(年, 月, 日, 曜日, 時間, 分,秒)。 1/100秒レジスタはRESETビットに "1" が書き込まれた時に "00"にリセットされます。
- 3. RESETビットをリリース ("0"と書き込む)するとタイミング回路がスタートし時計が進み始めます。

4.14. イベント・リセット(ERST)

イベントリセントビット(ERSTビット)は高精度の時刻調整のために外部イベント入力のトリガを使用するためのものです。

ESRTビットが "1" の間に外部イベント入力がEVI端子で検出されると, $2Hz\sim8192Hz$ までのプリスケーラとカウントが 0 にリセットされますので, 1/100秒レジスタ (100Hz) は 0 にリセットされます。

さらにタイムスタンプの 1/100秒キャプチャ及び秒キャプチャのレジスタも 0 にリセットされます。 (ECPビットの値によらず)

イベント検出後に ESRTビットは自動的に "0" に戻ります。

外部イベント入力機能を使用した時刻・カレンダ同期の設定方法は以下です:

- 1. 外部イベント入力機能を <4.8.2. 外部イベント入力の設定方法> に従って初期化し, EIEビット 及び ERSTビットを"1"にセットします。
- 2. EVI端子に外部イベントが入力されるとINT端子から割り込み信号が発生します。その割込み信号をトリガとしてマイコン(MPU) からRTCへ要求される時間・カレンダ情報 (年, 月, 日, 曜日, 時間, 分,秒) を書き込みます。その際に1/100秒レジスタは自動的に "00" にクリアされます。
- 3. 外部イベント入力が発生した後は ERSTビットは自動的に "0" になります。

<4.8.外部イベント入力> も参照下さい。

5. 高精度デジタル温度補償の概要

5.1. 周波数について

32.768 kHz 水晶発振器

内蔵の32.768kHz水晶発振器の出力は温度補償されていません。温度変化があると高温側・低温側でも周波数が下 がる2次曲線の温度特性のため、-40~+85℃までの動作温度範囲では-150ppm程度の変化になります(拡張温度範 囲の -40~+105℃の場合は -225ppm程度)。32.768kHzの発振器は常温(+25℃)での偏差が±20ppm以内になる ように工場で全数を出荷検査されています。

周波数 4096 Hz ~ 64 Hz

この周波数範囲は ± 3 ppm以内($-40\sim +85$ °)及び ± 7 ppm以内($-40\sim +105$ °)のデジタル温度補償が行われて います。周波数分配ダイアグラムの16.384kHzの部分では32.768kHzのパルスを加算・減算することにより補正が 入っています。パルスの加算・減算は温度補償のアルゴリズムに基づいて行われます。このデジタル温度により以 下の周波数は Cycle to Cycle ジッタ の部分で影響を受けます(補正パルスの影響を受ける形)。

- 4096 Hz (カウントダウンタイマ割り込み信号)
- 1024 Hz (クロック出力)
- 100 Hz (外部イベント入力)
- 64 Hz (カウントダウンタイマ割り込み信号)


なお経年変化による誤差は OFFSETレジスタで補正できます (5.4. 経年変化の補正についてを参照下さい)。

1Hzクロック 及び 時刻・カレンダー

1Hzクロックはデジタル温度補償及び周波数オフセットの両方が補正されています。時刻精度は毎秒での補正にて ±3ppm以内(-40~+85℃) 及び±7ppm以内(拡張温度範囲:-40~+105℃) の精度になります(工場出荷時の 値)。 温度補償による補正は約0.1ppmの分解能で毎秒行われます。この正確な1Hzを基準として内部の時計・カ レンダー情報が進められて高精度な時計になります。

なお経年変化による誤差は OFFSETレジスタで補正できます (5.4. 経年変化の補正についてを参照下さい)。

5.2. 時刻精度の温度特性



5.3. 温度補正値について(メーカ出荷時に設定済み/ユーザー設定は不可)

RV-8803-C7は工場出荷時に全数/全温度範囲での温度補償調整が行われて個別に温度補償の値が内部の温度補償回路部(DTCU)のEEPROMメモリに保存されています。この温度補償情報はユーザーからのアクセスは出来ません。

5.4. 経年変化の補正について(ユーザー設定が可能)

経年変化補正及び周波数センター調整は OFFSETフィールドで行えます。補正はレジスタへの書込みのみで行われ センター値のオフセットのみがなされます(温度特性は変わりません)。オフセット値は2の補数で行われます。レンジは(-26)~(+26-1)までの間です(10進数で-32~+31まで)。1ステップ(1x LSB)当りのオフセット分解能は $\pm 1/(32768*128) = \pm 0.2384$ ppm です。調整出来る範囲は最大でおよそ ± 7.4 ppmです。正しくオフセットを実施するために実際に周波数を測定して行う必要があります。

(3.9. 周波数オフセットレジスタ 参照下さい)。

オフセット値を決定する方法は以下です:


- 1. OFFSETフィールドを "0" としてオフセットされていない状態にします。
- 2. CLKOUT出力を 1Hz出力に設定します。
- 3. 1Hz出力を周波数カウンタで測定します。
- 4. オフセットする周波数値を算出します:オフセット(ppm) = (測定結果 1)*10e6
- 5. オフセットするステップ数を算出します: オフセット値 = オフセット $(ppm) \div 0.2384$
- 6. オフセット値が31を超える場合は周波数が高すぎてセンター調整が出来ません。
- 7. オフセット計算値が $0 \le Offset \le 31$ の場合は OFFSETフィールド = "オフセット計算値" で設定します。
- 8. オフセット計算値が -32 ≤ Offset ≤ -1 の場合は OFFSETフィールド = "オフセット計算値 + 64" で設定します。
- 9. オフセット値が -32 未満の場合は周波数が低すぎてセンター調整が出来ません。

算出例:

- 1Hz出力を周波数カウンタで測定して『1.000012Hz』だった場合はオフセット(ppm)=+1.2 (ppm)になります。
 周波数がプラス場合のオフセット値の計算で+1.2 (ppm)÷0.2384 (ppm)=+5.03になりますので最も近い整数の『5』をオフセット値にします。(バイナリ表示でOFFSET=000101になります)
- 1Hz出力を周波数カウンタで測定して『0.999949Hz』だった場合はオフセット(ppm) = -5.1(ppm)になります。
 周波数がマイナス場合のオフセット値の計算で
 -5.1 (ppm) ÷ 0.2384 (ppm) + 64 = +43.1
 になりますので最も近い整数の『43』をオフセット値にします。
 (バイナリ表示で OFFSET = 101011 になります)

5.5. クロックの構成

CLKOUT端子からのクロック出力と 割込み信号へのクロック の分配較正



5.6. CLKOUT出力での時計精度の測定方法 (推奨の方法)


デジタル温度補償されているRV-8803-C7の時刻精度を測定するには1Hzクロック出力を測定します。 (他の32.768kHz及び1024Hzでは正しい測定は出来ません)

1Hzクロック出力は毎秒で高精度のデジタル温度補償がなされているのでGateTimeを数十秒などにする必要はありません。1秒以上のGateTime設定で正しく時計精度を測定出来ます。

5.6.1. CLKOUT出力の 1Hz出力を測定する

- 1. CLKOUTの周波数を1Hzに設定します:
 - a. FDフィールド(0Dh,1Dh)を"10"にセットします (3.6. 拡張レジスタを参照下さい)。
 - b. CLKOE端子をHiレベルにして CLKOUT端子からクロック出力されるようにします。
- 2. 周波数カウンタの選択と Gate Time の設定:
 - a. 少なくとも8桁以上の周波数カウンタをご使用下さい。
 - b. トリガを立上りエッジに設定し1秒以上の GateTime の設定で測定して下さい。

CLKOUT端子からの1Hzクロック出力について:



- ① CLKOUT端子からのクロック出力 は Active=Hi で<u>立上りエッジ</u>が有効です。 周波数カウンタで測定する際には必ず<u>立上りエッジ</u>にトリガを掛けて下さい。 1Hzの間の補正の分解能は 約 0.1ppmです。
- ② クロックの<u>立下りエッジ</u>は内部の32.768kHz発振器から生成されているため 精度が良くないので測定には適しません。


5.7. INT出力での時計精度の測定方法

定期更新割込み信号を使う事でもデジタル温度補償後の時計精度を測定することが出来ます。 しかしCLKOUT出力の測定よりもやや複雑になるため推奨はされません。

5.7.1. 定期割り込み信号出力を1Hzに設定して測定する方法:

- 1. 毎秒定期更新割り込み信号を設定してINT端子に割込み信号を発生させます:
 - a. UIEビット 及び UIEビットを "0" にします
 - b. USELビットを "0" (毎秒, 初期値) に設定します (t_{RTN2} =500ms)。 (0Dh, 1Dh 3.6. 拡張レジスタ を参照下さい)
 - c. UIEビットを "1" として INT端子から割り込み信号を出力させます。
 - d. 次の秒から割込み信号が発生します。
- 2. 周波数カウンタの選択と Gate Time の設定 :
 - a. 少なくとも8桁以上の周波数カウンタをご使用下さい。
 - b. トリガを立下りエッジに設定し1秒以上の GateTime の設定で測定して下さい。

INT端子からの毎秒定期更新割込み信号について:



- ① INT端子からの割込み信号 は Active=Low で立下りエッジが有効です。 周波数カウンタで測定する際には必ず立下りエッジにトリガを掛けて下さい。 1Hzの間の補正の分解能は 約 0.1ppmです。
- ② 割込み信号の<u>立上りエッジ</u>はリセット時間の t_{RTN2} = 500 ms 経過後にクリアされますが、 内部の32.768kHz発振器から生成されているため精度が良くないので測定には適しません。


6. I²C インターフェース

 I^2 C インターフェースは ICとモジュール間の双方向の2ワイヤ通信です。RV-8803-C7 の I^2 C 通信速度は FastModeの400kHzに対応しており、アドレスは 64h / 65hです。 I^2 C インターフェースは2つの信号線で構成されており、双方向のデータライン(SDA)とクロックライン(SCL) からなります。2つの信号線はプルアップ抵抗を介してして+電源に接続されて使用されます。データ転送はインターフェースラインが他で使われていない場合のみ行えます。

6.1. ビット送信

1つのクロックパルスにつき1つのデータを送信できます。SDAデータラインはSCLクロックラインがHighの間に一定であることで有効なデータと認識されます。SDAデータはSCLクロックがLowの間のみ変更できます。(下図ご参照下さい).


データ転送図:



6.2. スタート・コンディション、ストップ・コンディション

バスラインが使用されていない時には SDA/SCLラインとも Highの状態です。SCLラインがHighの間にSDAラインが High→Lowになることで『スタート・コンディション(S)』が生成されます。SCLラインがHighの間にSDAラインが Low→Highになることで『ストップ・コンディション(P)』が生成されます。 (下図参照下さい)

スタート・コンディション 及び ストップ・コンディション:



スタート・コンディションがストップ・コンディションの前に再度生成された場合は(いわゆるリピート・スタートコンディション), 一旦ストップ・コンディションが生成されて再度スタート・コンディションが生成されたのと同じ動作になります。

6.3. データの有効性

スタート・コンディションの後、SDAラインはSCLラインが "Hi" の間は値が一定である必要があります。 SDAラインは SCLラインが "Low" の場合にのみ値の変更が出来ます。 SCLの1パルスがデータ1つ分に相当します。

データ転送はスタート・コンディションで開始しストップ・コンディションで終了し,1回のデータ転送での データバイト数の制限はありません。データはバイト単位で送られてレシーバは9ビット目にアクノリッジを 出します。温度補償動作の精度,及びタイムスタンプの1/100秒の分解能を劣化させないために,時刻・カレンダー情報は読み込み時にも停止させる事は出来ません(一般的なリアルタイムクロックの動作と同様です)。


時刻・カレンダーレジスタは停止できないため読み込みの間に1秒進んでしまう場合があります。そのため時刻・カレンダーレジスタの読み込みは1秒以内に完了しておく必要があります。また読み込みエラーを防ぐために対処された読み込みの手順を行って下さい。

(4.12. 時刻データ読み出しを参照下さい)

6.4. 接続構成

I²Cバスラインには複数のデバイスを接続できるため、全てのI²Cデバイスには予め設定された個別のアドレスがあります。I²Cバスラインを制御するデバイスを『マスタ』、マスタに制御されるデバイスは『スレーブ』と言います。データを送信するデバイスを『トランスミッタ』、データを受信するデバイスを『レシーバ』と言います。RV-8803-C7は『スレーブ・レシーバ』または『スレーブ・トランスミッタ』として動作します。データ送信の前には初にアドレス情報が送信されます。アドレス情報は必ずスタートコンディションの直後に送られます。SCLラインはSCLクロックの送信のみ、SDAラインはデータが送受信されます。

システム構成例:




6.5. アクノリッジ

スタート・コンディションとストップ・コンディションの間にトランスミッタからレシーバへ送られるデータバイト数には制限はありません。各データの1バイト(8ビット)の後にはアクノリッジッパルスが続きます。

- アドレス指定されたスレーブレシーバはマスタから受信した1バイトのデータごとにアクノリッジを 生成します。
- 同じくマスタレシーバも スレーブトランスミッタから受信した1バイトのデータごとにアクノリッジを 生成します。
- アクノリッジを生成するデバイスはアクノリッジに対応するSCLクロックのパルスの間 SDA ラインを Lowで一定にします(セットアップ時間とホールド時間を考慮する必要があります)。
- マスタ・レシーバはスレーブ・トランスミッタから送信されたデータの終わりにアクノリッジを返さないことでデータ転送を終了させます。この時にスレーブ・トランスミッタはマスタ・レシーバがストップ・コンディションを生成出来るようSDAラインを High に保っておく必要があります。

I²Cバスにおけるデータ転送とアクノリッジ生成:



6.6. スレーブアドレス

RV-8803-C7 のスレーブアドレスは " 0110010b " です。 R/Wビットを含めたアドレスは以下になります。

		スレ	·一ブアドl	ノス			R/W	¥ <i>E</i> = 1
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	送信データ
0	4	4	0	0	4	0	1(R)	65h (read)
U	ı	I	U	U	ı	U	0 (w)	64h (write)

スタートコンディション生成後, I^2 Cスレーブアドレスを RV-8803-C7 に送信します。R/Wビットで続くデータ の送受信の方向が決まります。最初に7ビットのアドレスが送られて, そのアドレスが『0110010b』ならば RV-8803-C7 が選択されます。8ビット目が R/W のいずれかを示し, RV-8803-C7 からアクノリッジが返されます。アドレスが上記以外の場合はRV-8803-C7 は反応しません。


書込み動作では、データ送信はストップ・コンディションが生成されるか、または次のデータ送信のスタート・コンディションが生成されると終了します。

6.7. レジスタ書込み

マスタはスレーブ・レシーバにアドレスの指定をします。レジスタアドレスは8ビットで指定されます。1バイトのデータ書き込み後はレジスタアドレスは自動的にインクリメントされます。

RV-8803-C7 の任意のレジスタに書き込む場合:

- 1) マスタからスタート・コンディションを生成します。
- 2) マスタからスレーブアドレスを送信します(RV-8803-C7のアドレス =64h, R/W=0: 書込み)。
- 3) RV-8803-C7 からアクノリッジを返します。
- 4) マスタから RV-8803-C7 のレジスタアドレスが送信されます。
- 5) RV-8803-C7 からアクノリッジを返します。
- 6) マスタは 4)で指定したレジスタに書き込むデータを送信します
- 7) RV-8803-C7 からアクノリッジを返します。
- 8) 6), 7) は必要に応じて繰り返します。 RV-8803-C7のレジスタアドレスは自動でインクリメントされます。
- 9) マスタがストップ・コンディションを生成します。




10) デートコード:853以前のロットの場合は、待機状態になる前に常にストップコンディションの後に読込み動作で I²C アクセスを終了させることを推奨します (7.6. I²C-バス AC特性 の備考を参照下さい)。

6.8. 任意のアドレスからのデータの読み込み

マスタから RV-8803-C7 の任意のアドレスのデータを読み込む場合:


- 1) マスタからスタート・コンディションを生成します。
- 2) マスタからスレーブアドレスを送信します(RV-8803-C7のアドレス =64h, R/W=0:書込み)。
- 3) RV-8803-C7 からアクノリッジを返します。
- 4) マスタから RV-8803-C7 のレジスタアドレスが送信されます。
- 5) RV-8803-C7 からアクノリッジを返します。
- 6) マスタからリピート・スタートコンディションを送信します。 (または一旦ストップ・コンディションを送信してからスタート・コンディションを送信します)
- 7) マスタからスレーブアドレスを送信します(RV-8803-C7のアドレス =64h, R/W=1:読込み)。
- 8) RV-8803-C7 からアクノリッジを返します。 この時点でマスタはレシーバとなり スレーブ (RV-8803-C7) がトランスミッタになります。
- 9) スレーブ (RV-8803-C7) は ステップ: 4) で指定されたアドレスのデータを送信します。
- 10) マスタからアクノリッジを返します。
- **11)** ステップ: 9) と 10) を 必要に応じて繰り返し行います。 RV-8803-C7 のレジスタアドレスは自動でインクリメントされます。
- 12) マスタ及びスレーブ (RV-8803-C7) はスレーブ・トランスミッタ (RV-8803-C7) から送信された最後のデータバイトに対してアクノリッジを返さないことでデータ通信を終了します。この時スレーブ・トランスミッタ (RV-8803-C7) は、マスタがストップ・コンディションを生成できるように、SDAラインを Hi に保っておく必要があります。
- 13) マスタがストップコンディションを生成してデータ通信を終了します。



6.9. データの読み込み

マスタから レジスタアドレスの指定をせずにデータを読み込む場合:

- 1) マスタからスタート・コンディションを生成します。
- 2) マスタからスレーブアドレスを送信します(RV-8803-C7のアドレス =64h, R/W=1:読込み)。
- 3) RV-8803-C7 からアクノリッジを返します。 この時点でマスタはレシーバとなり スレーブ (RV-8803-C7) がトランスミッタになります。
- 4) RV-8803-C7 は前回最後にアクセスされたレジスタアドレスの次のアドレスからのデータを送信します。
- 5) マスタからアクノリッジを返します。
- 6) ステップ: 4) と 5) を 必要に応じて繰り返し行います。 RV-8803-C7 のレジスタアドレスは自動でインクリメントされます。
- 7) マスタ及びスレーブ (RV-8803-C7) はスレーブ・トランスミッタ (RV-8803-C7) から送信された最後の データバイトに対してアクノリッジを返さないことでデータ通信を終了します。この時スレーブ・トランスミッタ (RV-8803-C7) は、マスタがストップ・コンディションを生成できるように、SDAラインを Hi に 保っておく必要があります。
- 8) マスタがストップコンディションを生成してデータ通信を終了します。



6.10. I²Cバスの開放 (スタッキング状態からのリカバリ)

RV-8803-C7との通信の途中で I²Cバス上の マスタが電源オフなどでリセットした場合, RV-8803-C7にはタイムアウト機能が無いためマスタがリセットや電源オフしたことは認識できなくなり, 通信中で次の信号を待っている状態になっている場合があります。

その時に、SDAラインをLowのまま保持してしまいスタート・コンディションを受け付けない場合があります。 その場合にはマスタからI²Cバスの再構築をメインプログラムから行う必要があります。

SDAラインが Lowでスタックしてしまった場合はマスタからこれをクリアします。

以下,推奨の手順です:

- 1. マスタは SDAラインに "1"のデータを送信します。
- 2. SDAラインが Low のままの場合は 続けてSCLラインに 0-1-0 (Low-High-Low) のクロック信号を送信します。
- 3. マスタからSDAラインの状態をチェックします
 - ・SDAラインがまだ Lowの場合 Step 2~3 を最大9回まで繰り返します。
 - SDAラインが High の場合 Step4 へ進みます。
- 4. マスタからストップ・コンディションを送ります。

7. 電気的特性

7.1. 絶対最大定格

下表に絶対最大定格を示します。

絶対最大最大定格 (IEC 60134に基づく):

記号	項目	条件	MIN	TYP	MAX	単位
V_{DD}	供給電圧		-0.3		6.0	V
VI	入力電圧	Input Pin	-0.3		VDD +0.3	V
Vo	出力電圧	Output Pin	-0.3		VDD +0.3	V
I _I	入力電流		-10		10	mΑ
lo	出力電流		-10		10	mA
V_{ESD}	静電耐圧	HBM ⁽¹⁾			±2000	V
VESD		MM ⁽²⁾			±200	V
I _{LU}	ラッチアップ電流	Jedec (3)			±100	mA
T_{OPR}	動作温度範囲		-40		+85 (4)	°C
T _{STO}	保存温度範囲		-55		+125	°C
T _{PEAK}	リフロー最大温度	JEDEC J-STD-020C			+265	°C

⁽¹⁾ HBM: 人体モデル, JESD22-A114 に基づく。

⁽²⁾ MM: マシンモデル, JESD22-A115 に基づく。

⁽³⁾ ラッチアップテスト, JESD78 に基づく。 Class I (室温), level A (100 mA)。

⁽⁴⁾ 条件付きで +85°C ~ +105°C の動作温度範囲に対応。

7.2. DC特性

DC特性表 / 条件: 温度範囲= -40 $^{\circ}$ ~ +85 $^{\circ}$ (記載の無い場合), VDD = 1.5~5.5 V, F_{OSC} = 32.768 kHz TYP値は+25 $^{\circ}$ / Vdd=+3.0 V $^{\circ}$ の値

記号	項目	条件	MIN	TYP	MAX	単位
<電源供給>						
		時計保持モード (2)	1.5		5.5	
V_{DD}	電源電圧	I ² C-bus (100 kHz)	1.5		5.5	V
		I ² C-bus (400 kHz)	2.0		5.5	
		時計保持モード, T _A = +85 °C to +105°C ⁽²⁾	1.6		5.5	
$V_{\text{DD:EXT}}$	拡張温度範囲での 電源電圧	I^2C -bus (100 kHz), $T_A = +85 ^{\circ}C \sim +105 ^{\circ}C$	1.6		5.5	V
		I^2 C-bus (400 kHz), T _A = +85 °C to +105°C	2.1		5.5	
V_{DDF}	電源電圧降下率 (1)				0.5	V/µs
V_{DDR2}		V _{DD} = 1.5 V から3.5 V までの上昇率			0.2	- V/µs
V DDR2	電源電圧上昇率 ⁽¹⁾	V _{DD} = 1.5 V から3.5 V 以上 までの上昇率			0.07	ν/μ5
V_{LOW1}	低電圧動作停止,POR発生条件 デジタル温度補償停止条件 (V1Fフラグ) (3)		1.1	1.2	1.3	V
V_{LOW2}	低電圧動作停止,POR発生条件 時計データが無効 (V1Fフラグ) (3)		1.1	1.2	1.3	٧
	時計保持時消費電流	$V_{DD} = 1.5 V^{(4)}$		240	600	
I_{VDD}	I ² C-bus 非動作, CLKOUT無し	$V_{DD} = 3.0 V^{(4)}$		240	600	nA
	アベレージ・電流	$V_{DD} = 5.0 V^{(4)}$		250	700	
	時計保持時消費電流	$V_{DD} = 1.6 \text{ V}, +85 \sim +105^{\circ}\text{C}^{-(4)}$			800	
$I_{VDD:EXT}$	I ² C-bu 非 動作, CLKOUT無し, アベレージ電流	$V_{DD} = 3.0 \text{ V}, +85 \sim +105^{\circ}\text{C}$ (4)			800	nA
	(拡張温度範囲にて)	V _{DD} = 5.0 V, +85 ~ +105°C ⁽⁴⁾			900	
	時計保持時消費電流	V _{DD} = 1.5 V, SCL = 100 kHz ⁽⁵⁾		2	15	
I _{VDD:I2C}	I ² C-bus 動作時	V _{DD} = 3.0 V, SCL = 400 kHz ⁽⁵⁾		5	40	μA
-	CLKOUT無し	V _{DD} = 5.0 V, SCL = 400 kHz ⁽⁵⁾		7	60	•
I _{VDD:TSP}	温度センサ動作時の 消費電流ピーク値	ピーク時間 Typical値 = 1.3 ms		19		μA
ΔI _{VDD:CK32}		V_{DD} = 3.0V, F_{CLKOUT} = 32.768 kHz C_L = 10 pF		1		μΑ
ΔI _{VDD:CK1024}	CLKOUT出力時に追加される	V_{DD} =3.0V, F_{CLKOUT} = 1024 Hz C_L =10 pF		30		nA
ΔI _{VDD:CK1}	一 消費電流 ⁽⁶⁾	V_{DD} =3.0V, F_{CLKOUT} = 1 Hz C_L =10 pF		0.03		nA


- (1) 7.5. バックアップ電源切替えの <VDDバックアップ電源切替の特性条件>の表もご参照下さい。
- (2) 時計が作動しRAM及びレジスタが値を保持している状態。デジタル温度補償動作の消費電流を含む。
- (3) CLKOUT出力は t_{POR1} 遅延時間の間は Lowレベル、 t_{POR2} の パワーオンリセット(POR)の間はHiレベルになります。また V_{LOW1} (1.2 V) 電圧から $V_{DD\,MIN}$ (1.5 V) 電圧の間の時刻精度は保証外になります。
- (4)全ての入出力端子の電圧が 0 V またはVDDの状態にて。
- (5) SCL/SDA端子を外付け2.2k Ω 抵抗にてプルアップにて。外部のプルアップ抵抗や周辺デバイスの消費電流は含みません。 SCL/SDA端子を除く入出力端子の電圧が 0~V またはVDDの状態にて。 試験条件:断続的な読込みと書き込み / 55hデータパターン/各データバイトの間隔が25 μ sにて / 各バス端子に 20~pFの負荷にて。
- (6) CLKOUT出力動作時 (CLKOE端子がHi) に 追加される消費電流は以下の様に計算されます。 ΔI_{VDD} = CL x V_{DD} x f_{OUT} , e.g. ΔI_{VDD} = 10 pF x 3.0 V x 32'768 Hz = 980 nA \approx 1 μ A

DC特性表 (続き) / 条件: 温度範囲= -40℃ ~ +85℃ (記載の無い場合), V_{DD} = 1.5~5.5V, F_{OSC} = 32.768 kHz TYP値は+25℃/Vdd=+3.0Vでの値

記号	項目	条件	MIN	TYP	MAX	単位
<入力>	·					
V _{IL}	Lowレベル入力電圧	V _{DD} = 1.5 V to 5.5 V			0.2 VDD	V
V_{IH}	Highレベル入力電圧	Pins: SCL, SDA, CLKOE, EVI	0.8 VDD			V
I _{ILEAK}	入力リーク電流	$V_{SS} \le V_{I} \le V_{DD},$ $T_{A} = -40 ^{\circ}\text{C to } +105 ^{\circ}\text{C}$	-0.5		0.5	μΑ
Cı	入力容量	V _{DD} = 3.0 V, T _A = 25°C, f = 1 MHz			7	pF
<出力>	·					
	OLKOLIT.	$V_{DD} = 1.5 \text{ V}, I_{OH} = 0.1 \text{ mA}$	1.2			
$V_{\text{OH:CLK}}$	CLKOUT Highレベル出力	$V_{DD} = 3.0 \text{ V}, I_{OH} = 1.0 \text{ mA}$	2.5			V
	Tilgite WEA/J	$V_{DD} = 5.0 \text{ V}, I_{OH} = 1.0 \text{ mA}$	4.5			
	CLKOUT	$V_{DD} = 1.5 \text{ V}, I_{OL} = -0.1 \text{ mA}$			0.2	
$V_{\text{OL:CLK}}$	Lowレベル出力	$V_{DD} = 3.0 \text{ V}, I_{OL} = -1.0 \text{ mA}$			0.5	V
	10112 07 11/3	$V_{DD} = 5.0 \text{ V}, I_{OL} = -1.0 \text{ mA}$			0.5	
t _{CKH}	CLKOUTイネーブル遅延時間 ⁽⁷⁾	F _{CLKOUT} = 32.768 kHz	0		30.5	μs
t_{CKL}	CLKOUTディセーブル遅延時間(7)	FCLKOUT - 32.700 KHZ			0	μs
	Lowレベル出力電圧	$V_{DD} = 1.5 \text{ V}, I_{OL} = -2.0 \text{ mA}$			0.4	
V_{OL}	SDA端子, INT端子	$V_{DD} = 3.0 \text{ V}, I_{OL} = -3.0 \text{ mA}$			0.4	V
	357 (All) 1 , H (FAII) 1	$V_{DD} = 5.0 \text{ V}, I_{OL} = -3.0 \text{ mA}$			0.3	
I _{OLEAK}	出力リーク電流	$V_O = V_{DD}$ or V_{SS} , $T_A = -40$ °C to +105°C	-0.5		0.5	μΑ
Соит	出力負荷	V_{DD} = 3.0 V, T_A = 25°C, f = 1 MHz			7	pF
⁽⁷⁾ 7.2.2.	32.768kHz CLKOUT出力 イネーフ	ーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーー	参照下さい。			


7.2.1. デジタル温度補償動作の消費電流

I_{VDD} (消費電流) の TYP値 (平均値) の算出方法:



7.2.2. 32.768kHz CLKOUT出力 イネーブル/ディセーブル遅延時間

32.768 kHz CLKOUT出力のイネーブル/ディセーブル遅延時間。 イネーブル時は 内部 32.768kHz水晶発振器の立上りに同期して出力開始します。 ディセーブル時は非同期になります。



備考:1024 Hz 及び 1Hz出力の場合は イネーブル時・ディセーブル時ともに非同期になります。

7.3. 内蔵 32.768kHz 発振器 及びデジタル温度補償時計の仕様

発振器部分の特性:


条件:条件: 温度範囲= -40 °C ~ +85 °C (記載の無い場合), VDD = 1.5~5.5 V, f_{OSC} = 32.768 kHz, TYP値は+25 °C / Vdd=+3.0 V / での値

記号	項目	条件	MIN	TYP	MAX	単位
<水晶発振器の特性	Ē>					
F	水晶発振器の周波数			32.768		kHz
t _{START}	発振起動時間	CLKOE = VDD		80	500	ms
t _{START:EXT}	発振起動時間 (拡張温度範囲にて)	VDD = 1.6 to 5.5 V CLKOE = VDD, TA = +85 °C to +105°C			500	ms
δ _{CLKOUT}	出力 Duty比	FCLKOUT = 32.768 kHz TA = 25°C		50 ±10		%
<水晶振動子の特性	Ė>					
ΔF/F	周波数偏差	T _A = 25°C, オフセット調整不可		±10	±20	ppm
Δ F/F _{TOPR}	周波数温度特性 (温度補償含めず)	T_{OPR} = -40°C to +105°C V_{DD} = 3.0 V	-0.035 ^{ppm}	/°C² (T _{OPR} -T	_0)2 ±10%	ppm
T ₀	周波数 頂点温度			+25 ±5		°C
ΔF/F	初年度経年変化	$T_A = 25^{\circ}C, V_{DD} = 3.0 V$			±3	ppm
<デジタル温度補償	賞 水晶発振器の特性>					
		T 0°C to 150°C		±1.5		ppm
		$T_A = 0$ °C to +50°C		±0.13		秒/1日
ΔF/F	補正済みの時計精度	TA = 40°C to 195°C		±3		ppm
ΔΓ/Γ	1Hz CLKOUT 出力の立上り	$T_A = -40^{\circ}C \text{ to } +85^{\circ}C$		±0.26		秒/1日
	エッジで測定	TA = 195°C to 1105°C		±7		ppm
	!	TA = +85°C to +105°C	_	±0.6		秒/1日
ΔF/F	1 Hz オフセット調整範囲 ・最小調整範囲(分解能) ・最大調整範囲	TA = -40°C to +105°C	±0.2384		±7.4	ppm


5.2. 時刻精度の温度特性 も参照下さい。

7.3.1. 時計精度及び1Hz CLKOUT出力の安定度

時計精度及び 1HzCLKOUT出力の精度(デジタル温度補償済み) TA = -40°C to +85°C:




拡張温度範囲:-40~+105℃ での時計精度及び 1HzCLKOUT出力の精度(デジタル温度補償済み)



7.4. 起動時のAC特性

以下に起動時の CLKOUT端子出力のAC特性を示します。

起動時のCLKOUT端子のAC特性:



起動時のCLKOUT端子のAC特性表:

条件: 温度範囲= -40° ~ +85° (記載の無い場合), VDD = 1.5~5.5V, f_{OSC} = 32.768 kHz, TYP値は+25° \sqrt{V} Vdd=+3.0Vでの値

記号	項目	条件	MIN	TYP	MAX	単位
V_{DDR1}	パワーオンリセット時 電源電圧上昇率		0.1		1	V/ms
t _{POR1}	電源入力遅延	CLKOE = VDD		3	10	ms
t _{POR2}	パワーオンリセット時間			80	500	ms
V _{DDR1:EXT}	パワーオンリセット時 電源電圧上昇率 (拡張温度範囲にて)	VDD = 1.6 to 5.5 V,	0.1		1	V/ms
t _{POR1:EXT}	電源入力遅延 (拡張温度範囲にて)	CLKOE = V _{DD} , TA = +85 °C to +105°C			10	ms
t _{POR2:EXT}	パワーオンリセット時間 (拡張温度範囲にて)	17 100 0 10 1 100 0			500	ms

7.5. バックアップ電源切替え


RV-8803-C7へのVdd電圧がメイン電源からバックアップ電源に切り替わった場合でも、バックアップ電源電圧が VLOW1(VLOW2)より高い場合は、CLKOUT出力は継続して出力し、デジタル温度補償も動作しRAM及びレジスタ値は保持されます(ただし1.2~1.5Vの間は時計精度は保証外になります)。

この電源切り替り時は RV-8803-C7に供給される電圧が瞬時に変動するために、CLKOUT出力に影響する可能性があるのでご注意下さい。電源の下降率・上昇率が急峻な場合は、CLKOUT出力が数ms停止する可能性があります。

- 1. CLKOUT出力を使用するための有効電圧範囲を設定します (1.6v~3.6Vなど) (7.2. DC特性を参照下さい)。
- 2. 下図の V_{DDF} 及び V_{DDR2} の値を下表の仕様値内に収めて下さい。
- 3. これらの要求条件が設計されている機器の仕様を満たしているかご確認下さい。

以下は 電源バックアップ切替 (有効なバックアップ電源電圧 > V_{LOW1} (V_{LOW2}) にて) のAC特性の説明 図及びAC特性の数値表です。

VDDバックアップ電源切替の特性(下の数値表の説明図):



バックアップ電源切替の特性条件(数値表):


条件: 温度範囲= -40° C to +85° C (特に記載の無い場合)

記号	項目	条件	MIN	TYP	MAX	単位
V_{DDF}	VDD電圧の降下率				0.5	V/µs
V_{DDR2}		Rising from $V_{DD} = 1.5 \text{ V to } V_{DD} \le 3.5 \text{ V}$			0.2	\//uo
V DDR2	VDD電圧の上昇率	Rising from $V_{DD} = 1.5 \text{ V to } V_{DD} > 3.5 \text{ V}$			0.07	V/µs
$V_{\text{DDF:EXT}}$	V _{DD} 電圧の降下率 (拡張温度範囲に て)	T _A = +85 °C to +105°C			0.5	V/µs
V	VDD電圧の上昇率	Rising from $V_{DD} = 1.6 \text{ V to } V_{DD} \le 3.5 \text{ V}$ $TA = +85 ^{\circ}\text{C to } +105 ^{\circ}\text{C}$			0.2	V/µs
V _{DDR2:EXT}	(拡張温度範囲にて)	Rising from $V_{DD} = 1.6 \text{ V to } V_{DD} > 3.5 \text{ V}$ $T_A = +85 \text{ °C to } +105 \text{ °C}$			0.07	V/μS

7.6. I²C インターフェース仕様

以下に I²CインターフェースのAC特性仕様を示します。

I²CインターフェースAC特性の定義:



I2CインターフェースAC特性

条件: 温度範囲= -40℃~+85℃, TYP は+25℃での値


記号	項目	条件	MIN	TYP	MAX	単位
ſ	SCL 入力クロック周波数	V _{DD} ≥ 1.5 V	0		100	kHz
SCL	SCL 人力クロック同仮奴	V _{DD} ≥ 2.0 V	0		400	K⊓∠
,	SCL クロック Lowレベル時間	V _{DD} ≥ 1.5 V	4.7			
LOW	SOL クロック LOW D. (V) 时间	V _{DD} ≥ 2.0 V	1.3			μs
,	SCL クロック Hiレベル時間	V _{DD} ≥ 1.5 V	4.0			
HIGH	SCL クロック III レ・ハル時间	V _{DD} ≥ 2.0 V	0.6			μs
	SDAデータ 及び SCLクロック立上り時間	V _{DD} ≥ 1.5 V			1000	no
RISE	SDAケーダ及びSCLクロック立上り時间	V _{DD} ≥ 2.0 V			300	ns
	SDAデータ 及び SCLクロック立下り時間	V _{DD} ≥ 1.5 V			300	no
FALL	SDAケーダ及びSCLクロック立下り時间	V _{DD} ≥ 2.0 V			300	ns
,	スタート・コンディション保持時間	V _{DD} ≥ 1.5 V	4.0			
HD:STA	スタード・コンティンヨン休行時间	V _{DD} ≥ 2.0 V	0.6			μs
	スタート・コンディション セットアップ時間	V _{DD} ≥ 1.5 V	4.7			
SU:STA	スタード・コンケイション・セッドアック時间	V _{DD} ≥ 2.0 V	0.6			μs
	SDA データセットアップ時間	V _{DD} ≥ 1.5 V	250			no
SU:DAT	SDAケータセットアック時间	V _{DD} ≥ 2.0 V	100			ns
	SDA データ保持時間	V _{DD} ≥ 1.5 V	0			
HD:DAT	SDA了一次休行时间	V _{DD} ≥ 2.0 V	0			μs
	- 1	V _{DD} ≥ 1.5 V	4.0			
SU:STO	ストップ・コンディション保持時間	V _{DD} ≥ 2.0 V	0.6			μs
	バスフリー時間	V _{DD} ≥ 1.5 V	4.7			
BUF	ハヘノソー时间	V _{DD} ≥ 2.0 V	1.3			μs

I2C-バスアクセス:

デートコード:853以前のロットの場合は、待機状態になる前に常にストップコンディションの後に読込み動作で I²C アクセスを終了させることを推奨します (6.9. レジスタ読込み を参照下さい)。

8. 回路接続例

8.1. 二重層コンデンサまたは一次電池をバックアンプ電源で使用する場合の回路例




- ① ローコストのMLCC(*), または二重層コンデンサ (1Fなど), または一次リチウムオン電池, 二次リチウムイオン電池 など (充電電圧規格などは電池メーカの規格に従って下さい)。
- ② 2重層コンデンサをバックアップに用いる場合は、手前のショットキーダイオードの順方向電流値の規格と合わせて突入電流制限のための抵抗値を選定して配置します。リチウム一次電池を用いる場合は回路短絡時の保護抵抗をここに配置します。
- ③ バックアップ電源に一次電池を使用する場合にはここのダイオードが必要です。
- ④ 0.01µF~0.1µF のバイパスコンデンサをVnn端子のなるべく近いところに配置して下さい。
- ⑤ 電圧の上昇率の調整用途のために必要な場合はVDD端子の手前に直列に抵抗を挿配置します。 (7.5. バックアップ電源切替えを参照下さい)
- ⑥ ショットキーダイオードです。RV-8803-C7 の通常動作時に ($V_{LMAX} = V_{DD_RTC} + 0.3V$) の規格を満たすため V_F が 0.3V以下 のものである必要があります。またショットキーダイオードにはもれ電流の規格があります。電源バックアップ時間を最大限にするためには漏れ電流の少ないものを選定して下さい。
- ⑦ CLKOUT出力はアプリケーションの要求に応じて32.768 kHz (デフォルト), 1024 Hz または1 Hz の中から選択できます。CLKOUT出力を使用しない場合は CLKOE端子 を GND へ接続して出力をオフにして消費電流を抑えます。
- ⑧ I²CインターフェースのSDA端子/SCL端子, 及びINT端子はオープンドレインでVDDへ抵抗を介してプルアップします。

(*)ローコストなMLCC(積層セラミックコンデンサ)は通常ごく短時間のバックアップ用にのみ用いられより長いバックアップ時間(日レベル)の場合はコストは上がりますが2重層コンデンサなどを用います。


9. パッケージ

9.1 外形寸法及び推奨ランドパターン (寸法単位:m/m)




9.1.1. 推奨のサーマルレリーフ設定

VSS端子を基板のGND層に接続する部分はサーマルレリーフを設定することを推奨します。



9.2. マーキング 及び Pin 1 インデックスマーク




部品質量

10.構成物質と環境資料情報

10.1. 構成部位 及び 構成物質リスト

IPC-1752 に基づく含有物質リスト :



							head free
No.	部位名称	内容	質量 (mg)	(%)	化学物質 名	CAS No.	備考
1	振動子	クオーツ	0.13	100%	SiO ₂	14808-60-7	
2	振動子電極	Cr, Au	0.01	6% 94%	Cr Au	Cr: 7440-47-3 Au: 7440-57-5	•
3	ハウジング	セラミック	6.90	100%	Al2O3	1344-28-1	
4	メタルリッド	コバール	2.67	95%	Fe53Ni29Co18	Fe: 7439-89-6 Ni: 7440-02-0 Co: 7440-48-4	メタルリッド
		Ni めっき Au めっき		4.95% 0.05%	Ni Au	Ni: 7440-02-0 Au: 744057-5	Niメッキ Auメッキ
5	シーリング	はんだフォーム	0.54	80% 20%	Au80 / Sn20	Au: 7440-57-5 Sn: 7440-31-5	
6	電極	内部及び外部電極	0.38	80% 15% 5%	Mo Ni Au 0.5 micron	Mo: 743998-7 Ni: 7440-02-0 Au: 7440-57-5	
7	接着剤	導電性接着剤	0.09	88% 12% 0%	Ag Siloxanes and silicones Distillates, petroleum hydrotreated	Ag: 7440-22-4 68083-19-2 64742-47-8	製品表面には表わ
8	CMOS IC	シリコン Auバンプ	0.64	90% 10%	Si Au	Si: 7440-21-3 Au: 7440-57-5	

11.4

10.2.環境負荷物質/含有調査結果

IPC-1752 standard に基づく環境負荷物質含有調査情報:

No.	部位名称	内容			Ro	HS				<i>)</i> \[コゲン	/	フタ	ル酸	エスラ	テル
			Pb	рЭ	Hg	Cr+6	PBB	PBDE	Ь	CI	Br	-	BBP	DBP	DEHP	DINP
1	振動子	クオーツ	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd
2	振動子電極	Cr, Au	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd
3	ハウジング	セラミック	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd
4	メタルリッド	コバールリッド 及び めっき	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd
5	シーリング	はんだフォーム	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd
6	電極	内部及び外部電極	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd
7	接着剤	導電性接着剤	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd
8	CMOS IC	シリコン 及び Auバンプ	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd	nd
	MDL	検出限界		2 p	pm		5 pp	om		50	ppm		0.00)3%		0.01%

nd = 未検出

試験方法:

RoHS IEC 62321-5: 2013 MDL: 2 ppm (PBB / PBDE: 5 ppm)

Halogen BS EN 14582:2007 MDL: 50 ppm

Phthalates EN 14372 MDL: 0.003 % (DINP 0.01%)

10.3. 製品リサイクル情報

IPC-1752 に基づく生産リサイクル関連情報。

各構成部位の質量は製品質量: 11.4 mg をもとに計算された値です。


物質名	No.	部位名称	物質	質量	化学物質名	C	AS No.	備考
			(mg)	(%)				
Quartz Crystal	1	振動子	0.13	1.14	SiO2		14808-60-7	
Chromium	2	電極	0.0006	0.005	Cr	Cr:	744047-3	
Ceramic	3	ハウジング	6.90	60.74	Al2O3		1344-28-1	
Gold	2 4 5 6 8	振動子電極 メタルリッド シーリング 内部及び外部電極 CMOS IC	0.53	4.63	Au	Au:	744057-5	
Tin	5	シーリング	0.11	0.95	Sn	Sn:	744031-5	
Nickel	4 6	メタルリッド 内部及び外部電極	0.19	1.67	Ni	Ni:	744002-0	
Molybdenum	6	内部及び外部電極	0.3	2.68	Мо	Mo:	743998-7	
Kovar	4	メタルリッド	2.53	22.33	Fe53Ni29Co18	Fe: Ni: Co:	7439-89-6 7440-02-0 7440-48-4	
Silver	7a	導電性接着剤	0.079	0.7	Ag	Ag:	7440224	
Siloxanes and silicones	7b	導電性接着剤	0.011	0.10	Siloxanes and silicones		68083-19-2	ビニル末端ポリジメ チルシロキサン
Distillates	7c	導電性接着剤	0	0	Distillates		64742-47-8	水素化精製軽質留出 油,製品表面には表 れない用途
Silicon	8	CMOS IC	0.58	5.07	Si	Si:	744021-3	
		合計製品質量	11.4	100				


10.4. 環境耐性 及び 最大定格 及び 電極めっき詳細

パッケージ	内容		
SON-8	小型リードレス (SON), セラミックパッケージ・メタルリッド		

項目	規格・指令	条件	值
製品質量			11.4 mg
保存温度範囲		部品単体での保存にて	-55 to +125°C
保管湿度レベル (MSL)	IPC/JEDEC J-STD-020D		MSL1
FIT 数/ MTBF			お問合せ下さい

電極メッキ仕上げ:





12. 水晶振動子を搭載した製品のお取り扱い上の注意点

内蔵されている水晶振動子は水晶結晶の二酸化珪素を母材とした薄い素板です。パッケージ内のキャビティは水晶振動子が空気抵抗、及び湿度、異物などの影響を受けないように真空状態に密閉されています。

振動及び衝撃について:

水晶デバイスに過度の衝撃や振動を与えないようご注意ください。マイクロクリスタルでは <5000g/0.3ms 以内>でのご使用を推奨します。

特に実装時における以下の特別な場合にモジュールの故障を引き起こす衝撃や振動が発生する可能性がありますのでご注意下さい。

多面付け基板の場合、部品実装後に行う基板分割の工程で、ルーターによる振動が基本波または高調波で 32.768KHzに近くなることがあり、その振動によりモジュール内部の水晶素板を破損する可能性があります。 基板分割加工の際には、振動が基本波または高調波で 32.768KHz近くにならない様にルーターの速度を調整するようご注意下さい。

超音波洗浄 につきましては、このモジュールに対しては行わないようにして下さい。 超音波振動により内部の水晶素板が破損する可能性があります。

過度の加熱、リワーク、高温放置:


過度にパッケージを加熱しないようご注意ください。モジュールのパッケージは金すず合金 (80%:20%) でシーリングされています。この金すず合金の融点は『280℃』のため、パッケージの温度が『280℃』以上になるとメタルシール部分が溶解して内部の真空気密がリークしてしまうため製品の故障につながります。特にホットエアガンの設定温度が『300℃』以上の場合は故障しやすくなります。

リワークの場合は以下の方法を推奨します:

- ホットエアガンを使用する場合は設定温度を『270℃』として下さい。
- はんだ小手を2本使用し、小手先の温度を『270°C』に設定し、片側の端子をメッキ線などでブリッジさせて、全てのはんだが溶けたところをツイーザーで取り上げて下さい。

ただしリワーク時に故障は発生しやすく、かつ外観での故障は判断できないため、なるべく一度基板から取り外したものは製品に使用されないことをお勧めします。

13. テープ・リール 図面




キャリアテープ:

材質: 導電性ポリカーボネイト

テープ幅: 12 mm

先端部及び終端部: 300 mm 以上の空テープ



カバーテープ:

テープ: ポリオレフィン, 3M™ Universal Cover Tape (UCT)

接着剤タイプ: 感圧接タイプ, Synthetic Polymer Thickness: 0.061 mm

剥がれ方:

中央部が剥がれて,両側面はキャリアテープに残ります

14. コンプライアンス情報

RV-8803-C7の標準品は "EU RoHS Directive" 及び "EU REACh Directives" に適合しています。 環境資料につきましてはマイクロクリスタルのウェブサイトでも掲載しています。

15.改訂履歴

日付	バージョン#	改訂内容
January 2015	1.0	初版発行
April 2016	1.1	Added additional terms and specifications. Corrected drawings. Updated text.
May 2016	1.2	Updated detailed explanation about I ² C timeout function, 7.6
October 2017	1.3	Added Ordering Information, 1.3. Added Interrupt Output, 4.4. Added First Period Duration, 4.5.3. Complemented External Event Function, 4.8. Added CLKOUT Frequency Selection, 4.9. Complemented Time Data Read-Out, 4.12. Added RESET Bit Function, 4.13. Added ERST Bit Function, 4.14. Added Free-Clocking I ² C-Bus, 6.10. Complemented Operating Parameters, 7.2. Added 32.768 kHz Enable/Disable Timing, 7.2.2. Removed Detailed explanation about I ² C timeout function, 7.6. Added Explanation about I ² C-bus access, 7.6. Complemented Operating RV-8803-C7 With Backup Capacitor, 8.1. Added Recommended Thermal Relief, 9.1.1. Added Material Composition Declaration & Environmental Information, 10. Updated Packing & Shipping Information, 13. Added Compliance Information, 14.
June 2018	1.4	Added extended temperature range specifications, +85°C to 105°C. Added "Metal lid is connected to V _{SS} (pin #5)", 9.1. Corrected small text errors.
February 2019	1.5	Corrected Periodic time update interrupt function, 3.8., 4.4., 4.6. and 5.7.1. Adapted Explanation about I ² C-bus access, 7.6.
May 2019	1.6	Changed field name X to RESERVED, 3.1. and 3.8. Corrected POR values for Time and Calendar Registers to XX, 3.2., 3.3. and 3.11. Complemented V1F Flag description, 3.7. and 7.2.

マニュアルの作成にあたっては細心の注意を払っていますが,マイクロクリスタルは第三者がこのマニュアルの情報を使用することにより生じた、いかなる損害、及び特許や知的財産等への侵害についての一切の責任は負いかねます。/本マニュアルの記載内容は改良等により予告無く変更される場合があります。/本製品は生命維持装置への使用は認可されていません。

Information furnished is believed to be accurate and reliable. However, Micro Crystal assumes no responsibility for the consequences of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. In accordance with our policy of continuous development and improvement, Micro Crystal reserves the right to modify specifications mentioned in this publication without prior notice. This product is not authorized for use as critical component in life support devices or systems.



Micro Crystal AG Muehlestrasse 14 CH-2540 Grenchen Switzerland Phone +41 32 655 82 82 Fax +41 32 655 82 83 sales@microcrystal.com www.microcrystal.com