
توضيحات آزمايش


در این آزمایش پردازنده ARM به صورت پایپلاین پیادهسازی میشود. دیاگرام این پردازنده به صورت زیر است:



این پردازنده دارای 13 دستور اصلی است. پیادهسازی باید در زبان وریلاگ باشد و در نهایت پس از شبیهسازی در نرمافزار ModelSim با استفاده از نرمافزار Quartus سنتز میشود و روی FPGA قرار میگیرد. سپس، با استفاده از یک تستبنچ، پردازنده پیادهسازی شده تست میشود. از اهداف این آزمایش میتوان به یادگیری نحوه عیبیابی و تست مدارهای سختافزاری طراحی شده اشاره کرد.

جلسه چهارم

در این جلسه دو بخش مموری (MEM) و Hazard Unit پیادهسازی میشوند:



ماژول MEM

این ماژول تنها شامل Data Memory است که یک ورودی 32 بیتی آدرس، یک ورودی 32 بیتی داده و بیتهای memRead و memWrite را میگیرد و در صورت لزوم همگام با کلاک دادهای در مموری نوشته میشود و یا async از آن خوانده میشود.

در ابتدا آدرس ورودی منهای 1024 میشود چون که خانه 0 تا 1023 حافظه در پردازنده واقعی ARM، در اصل instruction memory است که در این آزمایش از حافظه جدا شده و در بخش IF قرار گرفته است.

سپس آدرس دو بیت به سمت راست شیفت میخورد. این برای ضرورت خواندن aligned از حافظه است (حافظه از خانههای 3، 1، 2، 3 خروجی داده میشوند). داده میشوند).

کد این ماژول در ادامه آورده شده است:

```
module DataMemory(
    input clk, rst,
    input [31:0] memAdr, writeData,
    input memRead, memWrite,
    output reg [31:0] readData
);
    localparam WordCount = 64;
    reg [31:0] dataMem [0:WordCount-1]; // 256B memory
    wire [31:0] dataAdr, adr;
    assign dataAdr = memAdr - 32'd1024;
    assign adr = {2'b00, dataAdr[31:2]}; // Align address to the word boundary
    always @(negedge clk) begin
        if (memWrite)
            dataMem[adr] <= writeData;</pre>
    always @(memRead or adr) begin
        if (memRead)
            readData = dataMem[adr];
    end
endmodule
```

لازم به ذکر است که شبیهسازی یک مموری 4 گیگ در ModelSim کار بسیار زمانبری خواهد بود و به همین دلیل از یک مموری 256 بایتی استفاده شده است.

همانطور که در دستور کار خواسته شده، مموری به صورت 64 خانه 4 بایتی پیادهسازی شده است.

ماژول WB

این ماژول در جلسه قبلی پیادهسازی شده است.

ماژول Hazard Detection Unit

این ماژول در حالات زیر data hazard را تشخیص میدهد و خروجی hazard را 1 میکند:

- wbEn دستوری که در مرحله Exe قرار دارد 1 باشد و Rn نیز برابر با destEx باشد.
- wbEn دستوری که در مرحله Exe قرار دارد 1 باشد، twoSrc فعال بوده و Rdm (ورودی دوم ybEn است, wbEn است به جز در دستور STR که Rd است) نیز برابر با destEx باشد.
 - wbEn دستوری که در مرحله Mem قرار دارد 1 باشد و Rn نیز برابر با destMem باشد.

● wbEn دستوری که در مرحله Mem قرار دارد 1 باشد، twoSrc فعال بوده و Rdm نیز برابر با destMem باشد.

کد این ماژول در ادامه آورده شده است:

```
module HazardUnit(
   input [3:0] rn, rdm,
   input twoSrc,
   input [3:0] destEx, destMem,
   input wbEnEx, wbEnMem,
   output reg hazard
   always @(rn, rdm, destEx, destMem, wbEnEx, wbEnMem, twoSrc) begin
        hazard = 1'b0;
        if (wbEnEx) begin
            if (rn == destEx || (twoSrc && rdm == destEx)) begin
                hazard = 1'b1;
        end
        if (wbEnMem) begin
            if (rn == destMem || (twoSrc && rdm == destMem)) begin
                hazard = 1'b1;
            end
        end
    end
endmodule
```

ماژول TopLevel

تمامی موارد فوق در top level نیز افزوده شده و به هم متصل شدهاند:

```
StageMem stMem(
        .clk(clk), .rst(rst),
       .wbEnIn(wbEnOutExMem), .memREnIn(memReadOutExMem), .memWEnIn(memWriteOutExMem),
       .aluResIn(aluResOutExMem), .valRm(reg2OutExMem), .destIn(destOutExMem),
       .wbEnOut(wbEnOutMem), .memREnOut(memReadOutMem),
        .aluResOut(aluResOutMem), .memOut(memDataOutMem), .destOut(destOutMem)
RegsMemWb regsMem(
       .clk(clk), .rst(rst),
        .wbEnIn(wbEnOutMem), .memREnIn(memReadOutMem),
       .wbEnOut(wbEnOutMemWb), .memREnOut(memReadOutMemWb),
       .aluResOut(aluResOutMemWb), .memDataOut(memDataOutMemWb), .destOut(destOutMemWb)
HazardUnit hzrd(
       .rn(hazardRn), .rdm(hazardRdm),
       .twoSrc(hazardTwoSrc),
       .destEx(destOutEx), .destMem(destOutMem),
.wbEnEx(wbEnOutEx), .wbEnMem(wbEnOutMem),
       .hazard(hazard)
);
```

بخش امتيازي

رجیسترفایل ساختهشده در این آزمایش از 15 رجیستر تشکیل شده است. این یعنی ورودی آدرس 4 بیت است که در صورتی که مقدار آن 4'd15 باشد، رجیسترفایل خروجی X میدهد.

ميثاق محقق - 810199484 پاشا براهيمي - 810199385

مثال این حالت در دستور Branch به وجود میآید که 24 بیت سمت راست آن آدرس نسبی پرش است. از آنجا که بیت 0تا3 Rm و بیت 19تا Rn اند و پایپلاین در هر صورت آنها را از register file میخواند، اگر آنها که بیت 0تا3 Am و بیت 19تا X میشود. این در دستور Branch که کاری با مقدار رجیسترفایل ندارد تأثیری ندارد ولی اگر در یک دستور دیگر به اشتباه مقدار Rm/Rd یانزده داده شود، میتواند مشکلزا باشد.

مثال دستور آخر برنامه محک که لوپ بینهایت است (چون که به آدرس 4-4+PC پرش میکند و روی خودش برمیگردد):

1110_10_1_0_111111111111111111111111 // B #-1 (PC = 32'd184)

/TopLevelTB/tl/instOutIfId	11101010	1110	1010	1111	100	000	.)1110	1010	1111	1	0000	0)	1110	1010	1111	1	0000	0
/TopLevelTB/tl/pcOutIfId	188	188	(X	192	0		188	<u> </u>	192)()		188		192		0	(
/TopLevelTB/tl/reg1OutId	x			\dashv	10	24	}—			{	1024					-	1024	
/TopLevelTB/tl/reg2OutId	х				10	24	}—			 {	1024						1024	

همانطور که میبینیم، هر دو خروجی رجیسترفایل این دستور (که RC+4 = 188 مشخص شده است) X است. برای درست کردن این، با توجه به اینکه در پردازنده ARM واقعی، رجیستر شماره 15 همان PC است، در صورتی که ورودی رجیسترفایل 15 باشد، PC+4 که در این مرحله وجود دارد را در نظر میگیریم.


برای این کار از دو mux بعد از خروجی رجیسترفایل استفاده میکنیم و در صورت 15 بودن Rn یا Rdm (که معادل 1 بودن bitwise and ورودی است) خروجی را عوض میکنیم:

پس از اعمال تغییرات، خروجی به جای PC ،X خواهد بود:


/TopLevelTB/tl/instOutIfId	11101010	1110	1010111	1 0	0000.	(1110	1010111	l	0000	0(1110	101011	11	00000
/TopLevelTB/tl/pcOutIfId	188	188	192	(0		188	192		0	(188	192	!	<u>)</u> 0
/TopLevelTB/tl/reg1OutId	188	188	192	(1	024	188	192		1024	(188	192		1024
/TopLevelTB/tl/reg2OutId	188	188	192	(1	024	188	192		1024	<u> </u>	188	192	!	1024

تست پردازنده


تمامی دستورات محک در حافظه دستورات پردازنده قرار گرفتهاند تا پردازنده به طور کامل تست شود. هدف نهایی این برنامه این است که عملیات Bubble Sort بر روی رجیسترهای R1 تا R4 صورت بپذیرد. دستورات را به ترتیب بررسی میکنیم:




یس از این دستور مقدار RO برابر با 20 شده است.




پس از اجرای دستور مقدار R1 برابر با 4096 شده است.




مقدار R2 برابر با 1073741824- شده است.



یس از اجرای این دستور نیز مقدار R3 برابر با 2147483648- شده است.



مقدار R4 در این حالت برابر با 41 شده است.




پس از اجرای دستور، مقدار R5 برابر با 123- شده است.

7. SBC R6, R0, R0, LSR #1 -> R6 = 10

TopLevelTB/tl/stId/rf/regFile[0]	1024	20
+ // TopLeveITB/tl/stId/rf/regFile[1]	-2147483648	4096
+-// /TopLeveITB/tl/stId/rf/regFile[2]	-1073741824	-1073741824
+	41	-2147483648
-/ /TopLeveITB/tl/stId/rf/regFile[4]	8192	41
- /TopLevelTB/tl/stId/rf/regFile[5]	-123	-123
+ /TopLevelTB/tl/stId/rf/regFile[6]	10	6 (10
TopLevelTB/tl/stId/rf/regFile[7]	-123	7


مقدار R6 برابر با 10 شده است.

8. ORR R7, R5, R2, ASR #2 -> R7 = -123




مقدار R7 پس از اجرای دستور برابر با 123- شده است.

9. AND R8, R7, R3 \rightarrow R8 = -2147483648




همانطور که در دستور خواسته شده، مقدار R9 برابر با 2146483648- شده است.


10. MVN R9, R6 -> R9 = -11




یس از اجرای این دستور نیز، مقدار R9 برابر با 11- شده است.




مقدار R10 پس از اجرای این دستور برابر با 84- شده است.




مقدار z (بیت دوم status register از سمت چپ)، برابر با 0 است.




مقدار R1 پس از اجرای دستور برابر با 8192 شده است.




مقدار z روی مقدار 0 باقی مانده است.




مقدار R2 تغییر نکرده و روی مقدار 1073741824- باقی مانده است. دلیل عدم تغییر این است که در عملیات قبلی بیت z برابر با 0 بوده و شرط EQ برقرار نمیباشد.




مقدار R0 برابر با 1024 شده است.




مقدار [0]Mem (1024 – 1024) برابر با 8192 شده است.




مقدار R11 برابر با 8192 شده است.




مقدار [1]Mem برابر با 1073741824- شده است.




همانطور که مشاهده میشود، مقدار [5]Mem برابر با 10 شده است.




مقدار R10 برابر با 1073741824- شده است.



یس از اجرای دستور، مقدار [6]Mem برابر با 123- شده است.




مقدار R1 برابر با 4 شده است.




یس از اجرای این دستور، مقدار R2 برابر با 0 میشود.




پس از اجرای این دستور نیز، مقدار R3 برابر با 0 میشود.



مقدار R4 برابر با 1024 میشود.





پس از اجرای این دستور، مقدار pc برابر با 112 شده است.

با توجه به اینکه باقی دستورات در لوپ قرار دارند، جهت جلوگیری از تکرار بی دلیل، از گذاشتن تصویر نتایج جلوگیری شده است.

همانطور که پیشتر ذکر شد، هدف این برنامه، مرتبسازی رجیسترهای R1 تا R4 به ترتیب صعودی است. تصویر خروجی این رجیسترها پس از پایان برنامه به شرح زیر است:


						•		
1 1 1 1 1 1 1 1 1 1	1024	1024						
	-2147483648	4	-2147483648					
	-1073741824	4		-1073741824				
	41	3			41			
	8192	1032				8192		
	-123	41					-123	
	10	8192						10
	-123	-123						
	-2147483648	-214748	3648					
	-11	-11						
	-1073741824	-107374	824					
	8192	8192						

همانطور که مشاهده میشود، این رجیسترها به صورت صعودی مرتب شدهاند.

نتايج سنتز

Flow Summary	
Flow Status	Successful - Thu Apr 20 23:10:01 2023
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	ARM
Top-level Entity Name	ARM
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	7,753 / 33,216 (23 %)
Total combinational functions	4,066 / 33,216 (12 %)
Dedicated logic registers	5,853 / 33,216 (18 %)
Total registers	5853
Total pins	418 / 475 (88 %)
Total virtual pins	0
Total memory bits	396,288 / 483,840 (82 %)
Embedded Multiplier 9-bit elements	0 / 70 (0 %)
Total PLLs	0/4(0%)

خروجی برنامه محک در SignalTap



همانطور که مشاهده میشود، پس از اتمام برنامه، مقادیر به صورت مرتب شده در رجیسترهای R1 تا R4 قرار گرفتهاند.