

## به نام خدا دانشگاه تهران پردیس دانشکدههای فنی دانشکده مهندسی برق و کامپیوتر



# سیستمهای دیجیتال 1

--- ECE 894 ---نيمسال دوم (99-00)

استاد: پروفسور نوابی

## **COMPUTER ASSIGNMENT 4**

LATCHES, FLIP-FLOPS, AND A LITTLE BEYOND

محمدمهدى عبدالحسينى <u>810 198 434</u>




DIGITAL SYSTEMS

# فهرست مطالب


بخش اول: SR-Latch جنش اول:
بخش دوم : شبیه سازی بخش اول ۴۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰
D-Latch: بخش بوم
بخش چارم: 8-BítShíftRegíster ه
بخش پنجم: شبید سازی بخش چهارم 
بخش، منتم: SynchronousReset Flip-Flop
عَنْ اللَّهُ : 8-Bít Shíft Register FF-Type
عِثْ نَم: 8-BítShíftRegíster عَثْ نَمَ: 9
بخن دېم :LFSR

## بخش اول: SR-Latch


My Clocked SR-Latch With Active Low S, R, And Clock Inputs: (All-NAND)



Switch level delays: nmos #4; pmos #6



Actually The Worst Case Delay Is #32



#### And Here's My Code:

```
module Partl_mySRLatchClk (input S, R, Clk, output logic Q);
              wire [1:5] y;
 3
              wire QBar;
              nand #8 G1(y[1],y[3],y[4]);
 4
5
              nand #8 G2(y[2],y[4],y[5]);
             nand #8 G3(Q,y[1],QBar);
6
7
             nand #8 G4 (QBar, y[2],Q);
8
             nand #8 N1 (y[3],S,S);
              nand #8 N2(y[4],Clk,Clk);
10
              nand #8 N3(y[5],R,R);
11 endmodule
```

## بخش دوم: شبیه سازی بخش اول


#### The Simulation of Part One:


```
module Part2 mySRLatchClk TB ();
 2
              logic SS = 1;
 3
              logic RR = 0;
 4
             logic CLK = 0;
 5
              wire QQ;
 6
             Partl_mySRLatchClk G1 (SS,RR,CLK,QQ);
             always #50 CLK = ~CLK;
 7
8 🖨
             initial begin
9
              #100 SS = 1;
10
              #100 RR = 1;
11
              #100 SS = 0;
12
              #100 SS = 1;
13
              #100 RR = 0;
14
              #100 SS = 0;
15
              #100 SS = 1;
16
              #200 $stop;
17
              end
18 endmodule
```

```
/ /Part2_mySRLatchClk_TB/SS 1
/ /Part2_mySRLatchClk_TB/RR 0
/ /Part2_mySRLatchClk_TB/RX 1
/ /Part2_mySRLatchClk_TB/QX S10
/ /Part2_mySRLatchClk_TB/QX S10
```

## بخش سوم : D-Latch


#### Converting The SR Latch Of Part 1 To A Clocked D-Latch:





CIK	D	Q <sup>†</sup>
0	0	0
0	1	1
l	••••	Q

The Worst Case Delay Is #32




#### My Code For Clocked D-Latch:

#### The TestBench To Verify Its Operation:

```
module Part3_myDLatchClk_TB ();
15
               logic DD = 1;
16
               logic CLK = 0;
17
               wire QQ;
18
               Part3_myDLatchClk Gl (DD, CLK, QQ);
19
               always #50 CLK = ~CLK;
20
               initial begin
21
               #100 DD = 0;
22
               #100 DD = 1;
23
               #100 DD = 0;
24
               #100 DD = 1;
25
               #200 $stop;
26
               end
       endmodule
```

## 8-Bit Shift Register : بخش چهارم

#### 8-Bit Shift Register Using D-Latch Of Part 3:



#### My Code For D-Type 8-Bit Shift Register:

```
module Part4_my8BitShiftRegister (input Pin, input Clk, output logic [7:0] Pout);
2
              wire [8:0] y;
3
              assign y[8] = Pin;
4
              genvar k;
5
              generate
6
                       for (k = 7; k \ge 0; k = k - 1) begin: latch
7
                               Part3_myDLatchClk DL (y[k+1], Clk, y[k]);
8
9
                       for (k = 7; k \ge 0; k = k - 1) begin: outputs
10
                               assign Pout[k] = y[k];
11
12
              endgenerate
     endmodule
```

## بخش پنجم: شبیه سازی بخش چهارم


#### The Simulation of Part Four:

```
module Part5_my8BitShiftRegister_TB ();
2
              logic Pin;
3
              logic [7:0] A = 8'b00100111;
4
              logic CLK = 0;
 5
               wire [7:0] Pout;
 6
               Part4_my8BitShiftRegister G1 (Pin,CLK, Pout);
 7
              always #50 CLK = ~CLK;
     8
              initial begin
9
               #100 Pin = A[0];
10
               #100 Pin = A[1];
11
               #100 Pin = A[2];
12
               #100 Pin = A[3];
13
               #100 Pin = A[4];
14
               #100 Pin = A[5];
15
               #100 Pin = A[6];
16
               #100 Pin = A[7];
17
               #200 $stop;
18
               end
     endmodule
19
                 00100111
```

همانگونه که انتظار داشتیم مدار به درستی کار نکرد. در واقع بدلیل کم بودن بازه هر سیکل نسبت به دیلی قطعهمان ، در هر سیکل هر چقدر که دیلی اجازه دهد دیوایس کار میکند و خروجی میدهد. که باعث بوجود آمدن خطا در عملکرد سیستم میشود. بطور مثال اگر در یک سیکل بعنوان ورودی عدد یک را بدهیم انتظار داریم همین مقدار را در خروجی ببینم اما در عمل به محض شروع سیکل ، دیوایس تمایل دارد تا پایان سیکل ، همین مقدار را مدام به خروجی تحویل دهد. برای همین مثلا ما عدد 1111111 در خروجی ظاهر میشود:

## بخش ششم : Master-Slave D-type Flip-Flop

#### Master-Slave D-Type Flip-Flop Using D-Latch Of Part 3:




#### My Code Master-Slave D-Type Flip-Flop:

```
module Part6_myMasterSlaveDFlipFlop (input D, input Clk, output logic Q);
 2
              wire y;
 3
               Part3_myDLatchClk DL1 (D,Clk,y);
 4
               Part3_myDLatchClk DL2 (y,~Clk,Q);
 5
     endmodule
 7
    module Part6_TB ();
              logic DD = 1;
8
9
              logic CLK = 0;
10
              wire QQ;
              Part6_myMasterSlaveDFlipFlop Gl (DD,CLK,QQ);
11
12
              always #50 CLK = ~CLK;
13
               initial begin
14
               #100 DD = 0;
15
               #100 DD = 1;
16
               #100 DD = 0;
17
               #100 DD = 1;
18
               #200 $stop;
19
               end
       endmodule
```

## بخش هفتم : Synchronous Reset Flip-Flop

#### Synchronous Reset (RST) Using The Flip-Flop Of Part 6:



#### My Code For This Part:

```
module Part7_myMasterSlaveDFlipFlop (input D, Clk, RST, output logic Q);
 2
              wire y;
 3
              assign y = D & ~RST;
 4
               Part6_myMasterSlaveDFlipFlop Gl (y,Clk,Q);
 5
     endmodule
 7
    module Part7_TB ();
8
              logic DD = 1;
              logic CLK = 0;
9
10
              logic rst = 0;
11
              wire QQ;
              Part7_myMasterSlaveDFlipFlop G1 (DD, CLK, rst, QQ);
12
              always #50 CLK = ~CLK;
13
14
              initial begin
15
               #100 DD = 0;
16
               #100 DD = 1;
               #216 rst = 1;
17
18
               #100 DD = 0;
19
               #100 DD = 1;
20
               #240 rst = 0;
21
               #100 DD = 0;
22
               #200 rst = 1;
23
               #200 $stop;
24
               end
     endmodule
25
```

```
        4 / PartZ_TB/DD
        1

        4 / PartZ_TB/DL
        0

        5 / PartZ_TB/St
        0

        4 / PartZ_TB/QQ
        SIX
```

## 8-Bit Shift Register FF-Type : بخش هشتم

#### 8-Bit Shift Register Using The Flip-Flop Of Part 7:

```
module Part8_my8BitShiftRegister (input Pin,Clk,RST, output logic [7:0] Pout);
              wire [8:0] y;
3
              assign y[8] = Pin;
              genvar k;
5
              generate
    白
6
                      for (k = 7; k >= 0; k = k - 1) begin: latch
7
                             Part7_myMasterSlaveDFlipFlop DL (y[k+1], Clk, RST, y[k]);
8
9
                      for (k = 7; k \ge 0; k = k - 1) begin: outputs
10
                             assign Pout[k] = y[k];
11
                      end
12
              endgenerate
13 endmodule
```

#### TestBench:

```
17
     module Part8 TB ();
18
               logic Pin;
19
               logic [7:0] A = 8'b00110010;
20
               logic CLK = 0;
21
               logic rst = 0;
22
               wire [7:0] Pout;
23
               Part8 my8BitShiftRegister Gl (Pin, CLK, rst, Pout);
24
               always #50 CLK = ~CLK;
25
               initial begin
               #100 Pin = A[0];
26
27
               #100 Pin = A[1];
28
               #100 Pin = A[2];
29
               #100 Pin = A[3];
30
               #100 Pin = A[4];
 31
               #100 Pin = A[5];
 32
                #100 Pin = A[6];
 33
                #100 Pin = A[7];
                #100 rst = 1;
 34
 35
               #200 $stop;
 36
               end
      endmodule
 37
```

## 8-Bit Shift Register : بخش نهم

#### 8-Bit Shift-Register Using An Always Statement:

#### TestBench:

```
F module Part9_TB ();
12
              logic Pin;
13
               logic [7:0] A = 8'b00110010;
14
              logic CLK = 0;
15
              logic rst = 0;
16
               wire [7:0] Pout;
17
              Part9 my8BitShiftRegister Gl (Pin, CLK, rst, Pout);
18
              always #50 CLK = ~CLK;
19
               initial begin
20
               #100 Pin = A[0];
21
              #100 Pin = A[1];
22
              #100 Pin = A[2];
23
              #100 Pin = A[3];
24
              #100 Pin = A[4];
25
              #100 Pin = A[5];
26
               #100 Pin = A[6];
27
               #100 Pin = A[7];
28
               #360 rst = 1;
               #200 $stop;
29
30
               end
     endmodule
```



## بخش دهم : LFSR

```
module Part10 LFSR (input Pin, Clk, RST, output logic [7:0] Pout);
                wire y;
 3
                int i = 0;
 4
                always @(*)begin
                         if (Pout[0] == 0 || Pout[0] == 1)
                                  i = 1;
 6
 7
 8
                assign y = i? (Pout[7]^Pout[6]^Pout[3]^Pout[0]) : Pin;
                Part9_my8BitShiftRegister SR (y,Clk,RST,Pout);
10
      endmodule
11
12
13
     module Part10_LFSR_TB ();
14
                logic Pin;
                logic [7:0] A = 8'b01000000;
15
                logic CLK = 0;
16
17
                logic rst = 0;
                wire [7:0] Pout;
18
                Part10_LFSR G1 (Pin,CLK,rst,Pout);
19
20
                always #50 CLK = ~CLK;
21
                initial begin
22
                #100 Pin = A[0];
23
                #100 Pin = A[1];
24
                #100 Pin = A[2];
25
                #100 Pin = A[3];
26
                #100 Pin = A[4];
27
                 #100 Pin = A[5];
28
                 #100 Pin = A[6];
29
                 #100 Pin = A[7];
30
                 #7150 $stop;
31
                 end
      L endmodule
32
                      10100000 (11010000 (01101000 (00110100 (0001010 (10001010 (11000110 (01100011 (00110001 (10011000 (0100110 (00100110 (00010011 (10001001
8
  x^{8} + x^{7} + x^{6} + x^{3} + 1
```