



به نام خدا
دانشگاه تهران
پردیس دانشکده‌های فنی
دانشکده مهندسی برق و کامپیوتر



درس الکترونیک دیجیتال

نیمسال اول (01-02)


استاد درس: دکتر شقایق وحدت

تمرین کامپیوتری سوم:

Logic Families

محمد مهدی عبدالحسینی

810 198 434



Digital Electronic Circuits

فهرست مطالب

بخش اول: ساختار 2:1 MUX 1


- 1..... الف) طراحی و پیاده‌سازی با منطق Static CMOS :
- 1..... ب) طراحی و پیاده‌سازی با منطق Pseudo NMOS :
- 1..... شبیه‌سازی:
- 3..... محاسبه توان مصرفی:
- 3..... تحلیل:

بخش دوم: ساختار XOR 4


- 4..... الف) طراحی و پیاده‌سازی با منطق Dynamic CMOS :
- 4..... ب) طراحی و پیاده‌سازی با منطق Transmission Gate :
- 4..... شبیه‌سازی:
- 5..... محاسبه تأخیر و توان مصرفی:
- 5..... تحلیل:

بخش اول: ساختار 2:1 MUX

الف) طراحی و پیاده‌سازی با منطق Static CMOS :



ب) طراحی و پیاده‌سازی با منطق Pseudo NMOS :



شبیه‌سازی:

```

*oooooooooooooooooooooooooooooooooooo*
*      ==>  INVERTER      *
*oooooooooooooooooooooooooooooooooooo*
.SUBCKT      INVERTERin  out
vdd      vdd      gnd      vdd      out
Mp      out      in      vdd      vdd      pmos      w = Wpmos      l = Lmin
Mn      out      in      gnd      gnd      nmos      w = Wnmos      l = Lmin
.ENDS      INVERTER

```

```


*nnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnn*
*  ==> Static CMOS 2:1 MUX  *
*nnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnn*
.SUBCKT      Static_CMOS_MUX      A      B      S      out
vdd      vdd      gnd      vdd
*M      ND      NG      NS      NB      Model      W      L
Mp1      n1      A      vdd      vdd      pmos      w = Wpmos      l = Lmin
Mp2      n1      SBar      vdd      vdd      pmos      w = Wpmos      l = Lmin
Mp3      n2      B      n1      vdd      pmos      w = Wpmos      l = Lmin
Mp4      n2      S      n1      vdd      pmos      w = Wpmos      l = Lmin
Mn1      n2      A      n3      gnd      nmos      w = Wnmos      l = Lmin
Mn2      n2      B      n4      gnd      nmos      w = Wnmos      l = Lmin
Mn3      n3      SBar      gnd      gnd      nmos      w = Wnmos      l = Lmin
Mn4      n4      S      gnd      gnd      nmos      w = Wnmos      l = Lmin
X1      S      SBar      INVERTER
X2      n2      out      INVERTER
.ENDS      Static_CMOS_MUX

*nnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnn*
*  ==> Pseudo NMOS 2:1 MUX  *
*nnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnn*
.SUBCKT      Pseudo_NMOS_MUX      A      B      S      out
vdd      vdd      gnd      vdd
*M      ND      NG      NS      NB      Model      W      L
Mp1      n1      gnd      vdd      vdd      pmos      w = Wpmos      l = Lmin
Mn1      n1      A      n2      gnd      nmos      w = Wpmos      l = Lmin
Mn2      n1      B      n3      gnd      nmos      w = Wpmos      l = Lmin
Mn3      n2      SBar      gnd      gnd      nmos      w = Wpmos      l = Lmin
Mn4      n3      S      gnd      gnd      nmos      w = Wpmos      l = Lmin
X1      S      SBar      INVERTER
X2      n1      out      INVERTER
.ENDS      Pseudo_NMOS_MUX

*nnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnn*
*  ==> COMPONENTS  *
*nnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnn*
X1      A      B      S      out_Static_CMOS_MUX      Static_CMOS_MUX
X2      A      B      S      out_Pseudo_NMOS_MUX      Pseudo_NMOS_MUX

*nnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnn*
*  ==> INPUTS  *
*nnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnn*
VA      A      gnd      Pulse      gnd      vdd      0      0      0      200ns      400ns
VB      B      gnd      Pulse      gnd      vdd      0      0      0      400ns      800ns
VS      S      gnd      Pulse      gnd      vdd      0      0      0      100ns      200ns

```



محاسبه توان مصرفی:

avg_power_static_cmos_mux=	46.8003n	from=	0.	to=	2.0000u
avg_power_pseudo_nmos_mux=	17.0103u	from=	0.	to=	2.0000u

تحلیل:

در طراحی Static CMOS در کل از 12 ترانزیستور استفاده کردیم. در مقابل، در طراحی Pseudo NMOS از 9 ترانزیستور استفاده شده است. بنابراین از نظر تعداد ترانزیستور، طراحی Pseudo NMOS بهتر است. اما اگر توان مصرفی هر یک از دو طراحی را با هم مقایسه کنیم، مشاهده میکنیم در طراحی Pseudo NMOS توان مصرفی به مراتب بیشتر از طراحی Static CMOS میباشد. علت این است که در طراحی Pseudo NMOS، گیت ترانزیستور p1 زمین شده و همواره روشن است و توان مصرف میکند. همین امر باعث میشود در گره n1 مقدار صفر مطلق ظاهر نشود. بدلیل استفاده از Inverter در خروجی، مقدار یک به خوبی ظاهر نخواهد شد. بنابراین زمانی که خروجی یک منطقی میباشد، در طراحی Static CMOS، همان یک ظاهر میشود، اما در طراحی Pseudo NMOS، مقداری کمتر از یک و در حدود 0.98v مشاهده خواهیم کرد.


```


X2      B      BBar  INVERTER
.ENDS   Dynamic_CMOS_XOR

*~~~~~*
*  ==> Transmission Gate XOR  *
*~~~~~*
.SUBCKT Transmission_Gate_XOR      A      B      out
vdd    vdd    gnd    vdd
*M      ND      NG      NS      NB      Model  W      L
Mp1    out    A      B      vdd    pmos    w = Wpmos    l = Lmin
Mn1    out    A      BBar    gnd    nmos    w = Wnmos    l = Lmin
Mn2    A      BBar    out    gnd    nmos    w = Wnmos    l = Lmin
Mp2    out    B      A      vdd    pmos    w = Wpmos    l = Lmin
X1      B      BBar  INVERTER
.ENDS   Transmission_Gate_XOR

*~~~~~*
*  ==> COMPONENTS  *
*~~~~~*
X1      A      B      CLK      out_Dynamic_CMOS_XOR      Dynamic_CMOS_XOR
X2      A      B      out_Transmission_Gate_XOR      Transmission_Gate_XOR

*~~~~~*
*  ==> INPUTS  *
*~~~~~*
VA      A      gnd    Pulse    gnd    vdd    0      0      0      20ns    40ns
VB      B      gnd    Pulse    gnd    vdd    0      0      0      40ns    80ns
VCLK    CLK    gnd    Pulse    gnd    vdd    0      0      0      10ns    20ns

```



محاسبه تأخیر و توان مصرفی:

```

avg_power_dynamic_cmos_xor= 66.6296n from= 0.      to= 200.0000n
avg_power_transmission_gate_xor= 549.7303n from= 0.      to= 200.0000n

```

تحلیل:

در طراحی CMOS Dynamic در کل از 10 ترانزیستور استفاده کردیم. در مقابل، در طراحی TG از 6 ترانزیستور استفاده شده است. بنابراین از نظر تعداد ترانزیستور، طراحی TG بهتر است. اما اگر توان مصرفی

هر یک از دو طراحی را با هم مقایسه کنیم، مشاهده میکنیم در طراحی TG، توان مصرفی به مراتب بیشتر از طراحی Dynamic CMOS میباشد. همچنین در طراحی Dynamic CMOS، زمانی که کلاک صفر باشد خروجی مقدار نادرستی را نشان میدهد. در این طراحی بدلیل آنکه از خازن بار در خروجی استفاده نشده، مقدار خروجی در طراحی Dynamic CMOS هیچوقت به مقدار مطلق یک ولت نرسیده و متناسب با زمان شارژ خازن‌ها و زمان تغییرات ورودی متفاوت است. بطور مثال برای حالتی که زمان تغییرات ورودی را 10 برابر کنیم، نمودارها مجدداً رسم شده است. بطور کلی میتوان گفت طراحی Dynamic CMOS مقدار یک را خوب عبور نمیدهد و در ترنزیشن‌های صفر به یک بسیار ضعیف است، اما در ترنزیشن‌های از یک به صفر موفق ظاهر شده است.

