

به نام خدا دانشگاه تهران پردیس دانشکدههای فنی دانشکده مهندسی برق و کامپیوتر



سیستمهای دیجیتال 1

--- ECE 894 ---نيمسال دوم (99-00)

استاد: پروفسور نوابی

Computer Assignment 3

محمدمهدی عبدالحسینی 810 198 434




DIGITAL SYSTEMS


فهرست مطالب


1	بخش اول:
4	غن دوم:
4	نخش موم:
4	بخش چهارم:
5	نغش پنجم:
5	غث شثم:
5	زهر منه بخس بهنم :

بخش اول:


Full Adder: (gate level)







Full Adder : (using basic gates)



Calculating Delay Values and Worst Case Delay:

n-Bit Full Adder using basic gates:

* sv-file پیوست شده است.

```
module Partl_myFullAdder (input ai,bi,ci , output si,co);
               wire [1:11] y;
2
               nand #(10,8) Gl(y[3],y[1],ai);
               nand #(10,8) G2(y[4],y[2],bi);
5
               nand #(10,8) G3(y[9],y[3],y[4]);
               nand #(10,8) G4(y[11],y[9],ci);
 6
               nand #(10,8) G5(y[7],y[5],ci);
 8
               nand #(10,8) G6(y[8],y[6],y[9]);
               nand #(10,8) G7(si,y[7],y[8]);
10
               nand #(10,8) G8(y[10],bi,ai);
               nand #(10,8) G9(co,y[10],y[11]);
11
12
               not #(5,7) N1(y[1],bi);
               not #(5,7) N2(y[2],ai);
13
14
               not #(5,7) N3(y[5],y[9]);
15
               not #(5,7) N4(y[6],ci);
     endmodule
16
17
18
     module Partl_nBitAdder # (parameter n=4) (input [n:1] A,B, input Cin , output [n:1] S , output Co);
19
               wire [1:n+1] J;
20
               assign J[1] = Cin;
21
               assign Co = J[n+1];
22
               genvar k;
23
               generate
24
                        for (k = 1 ; k \le n ; k = k + 1) begin: Adders
25
                                Partl_myFullAdder nBA (A[k],B[k],J[k],S[k],J[k+1]);
26
                       end
27
               endgenerate
     endmodule
28
29
30
     module Partl_TB ();
31
               logic [3:0] A = 0;
32
               logic [3:0] B = 0;
33
               logic Cin = 0;
34
               wire [3:0] S;
35
               wire Co;
36
               Partl nBitAdder Gl (A,B,Cin,S,Co);
37
               initial begin
38
               #100 A[0] = 1;
39
               #100 A[2] = 1;
               #100 B[2] = 1;
40
41
               #100 B[1] = 1;
               #100 A[2] = 0;
43
               #100 A[1] = 1;
44
               #100 B[3] = 1;
45
               #200 $stop;
46
               end
     endmodule
47
48
49
                                              0100
                                                                                         11110
                                                         10110
                    (0000
                            (0001
                                       0101
                                                  () 1001
                                                             (1011
                                                                       ()(0111
                                                                                   1 1001
                                                                                             (0001
```

بخش دوم:

* sv-file پیوست شده است.

بخش سوم:

* sv-file بيوست شده است. sv-file پيوست شده است.

```
module Part2_TB ();
               logic [3:0] A = 0;
2
3
               logic [3:0] B = 0;
               logic Cin = 0;
5
               wire [3:0] S;
6
               wire Co:
               Part2_nBitAdder #4 Gl (A, B, Cin, S, Co);
8
               initial begin
9
               repeat(10) #100 A = $random(); #100 B = $random(); #100 Cin = $random();
10
               #200 $stop;
11
               end
     endmodule
                                   1001
                                                 (1101
                                                                      (0010
                                                                                     (1101
                                                                                           (0011
```

بخش چهارم:

* sv-file پیوست شده است.

```
module Part4_myOnesCounter (input [126:0] A , output[6:0] S);
               logic [63:0] B1 = 0;
logic [47:0] B2 = 0;
               logic [36:0] B3 = 0;
               logic [19:0] B4 = 0;
               logic [11:0] B5 = 0;
               genvar k:
               generate
                       for (k = 0 ; k \le 31 ; k = k + 1) begin: AdderlBit
                               Partl_nBitAdder #1 G1(A[3*k],A[3*k+1],A[3*k+2],B1[2*k],B1[2*k+1]);
10
11
12
13
14
15
16
17
18
19
20
21
                       end
                       for (k = 0 ; k \le 15 ; k = k + 1) begin: Adder2Bit
                                Partl_nBitAdder #2 G2(B1[4*k+1:4*k],B1[4*k+3:4*k+2],A[k+96],B2[3*k+1:3*k],B2[3*k+2]);
                       for (k = 0 ; k <= 3 ; k = k + 1)begin: Adder4Bit Partl_nBitAdder \#4 \ G4 \ [B3[8*k+3:8*k], B3[8*k+7:8*k+4], A[k+120], B4[5*k+3:5*k], B4[5*k+4]);
                       for (k = 0 ; k \le 1 ; k = k + 1) begin: Adder5Bit
22
                                Partl_nBitAdder #5 G5(B4[10*k+4:10*k],B4[10*k+9:10*k+5],A[k+124],B5[6*k+4:6*k],B5[6*k+5]);
                       end
24
               endgenerate
               Part1_nBitAdder #6 G6(B5[5:0],B5[11:6],A[126],S[5:0],S[6]);
       endmodule
```

بخش پنجم:

* sv-file پیوست شده است.

بخش ششم:

* sv-file پیوست شده است.

بخش هفتم:

* sv-file مربوط به این قسمت با نام Part6_Synthesis.sv و Part4_Synthesis.sv پیوست شده است.

با بررسی خروجی سنتز برای بخشهای چهارم و ششم میتوان گفت ساختار always به مراتب delay و تعداد gate بیشتری دارد. بنابراین قطعه کد بخش چهارم بهینهتر خواهد بود.

MH