

# IS42S83200J, IS42S16160J IS45S83200J, IS45S16160J



### СЕНТЯБРЬ 2020

## 32 Мб x 8, 16 Мб x 16 256 Мб СИНХРОННАЯ DRAM

### ОСОБЕННОСТИ

- Частота тактового генератора: 166, 143, 133 МГц
- Полностью синхронная; все сигналы привязаны к положительному фронту тактового импульса
- Внутренний банк для скрытия доступа к строке/предварительной зарядки
- Одно питание: 3,3 В ± 0,3 В
- Интерфейс LVTTL
- Программируемая длина пакета (1, 2, 4, 8, полная страница)
- Программируемая последовательность пакетов: последовательная/чередующаяся
- Автоматическое обновление (CBR)
- Самообновление
- 8К циклов обновления каждые 32 мс (класс А2) или 64 мс (коммерческий, промышленный, класс А1)
- Случайный адрес столбца каждый такт
- Программируемая задержка ČÅŠ (2, 3 тактовых цикла)
- Возможность выполнения операций пакетного чтения/записи и пакетного чтения/одиночной записи
- Прерывание пакетной передачи с помощью команды остановки пакетной передачи и предварительной зарядки

### ОПЦИИ

- Корпус: 54-контактный TSOP-II 54-шариковый BGA
- Диапазон рабочих температур:
   Коммерческий (от 0° С до +70° С)
   Промышленная (-40° С до +85° С)
   Автомобильный класс А1 (от -40 °С до +85 °С)

Автомобильный класс A2 (от -40 °C до +105 °C)

### **ОБЗОР**

256-мегабайтная синхронная DRAM от ISSI обеспечивает высокоскоростную передачу данных благодаря конвейерной архитектуре. Все входные и выходные сигналы относятся к нарастающему фронту тактового входа. 256-мегабайтная SDRAM организована следующим образом.

### IS42/45S83200J IS42/45S16160J

8 Мб x 8 x 4 банки 4 Мб x 16 x 4 банки 54-контактный TSOPII 54-контактный BGA 54-контактный BGA

### КЛЮЧЕВЫЕ ПАРАМЕТРЫ СИНХРОНИЗАЦИИ

Параметр	-6	-7	Единица
Время цикла Clk			
Задержка ČÅŠ = 3	6	7	HC
ČĂŠ Задержка = 2	10	7,5	HC
Частота тактового генератора	1		
ČĂŠ Задержка = 3	166	143	МГц
Задержка ČÅŠ = 2	100	133	МГц
Время доступа от тактового гене	ератора		
ČĂŠ Задержка = 3	5,4	5,4	HC
ČĂŠ Задержка = 2	5,4	5,4	HC

### ТАБЛИЦА АДРЕСОВ

Параметр		32M x 8	16M x 16
Конфигурация		8M x 8 x 4	4M x 16 x 4
		Банки	банки
Количество			
обновлений	Com./Ind.	8К/64 мс	8К/64 мс
	A1 A2	8К/64 мс	8К/64 мс
Адреса строк		<u>&amp;K/A</u> 42∕1c	<b>&amp;K</b> / <u>A</u> 2 <b>≥</b> vc
Адреса столбцов		<del>- 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.</del>	<del></del>
Контакты адреса банк	а	BA0, BA1	BA0, BA1
Контакты автоматиче	ской предварител	ъной зарядки	A10/AP
		A10/AP	

Copyright © 2020 Integrated Silicon Solution, Inc. Все права защищены. ISSI оставляет за собой право вносить изменения в настоящую спецификацию и свои продукты в любое время без предварительного уведомления. ISSI не несет никакой ответственности, возникающей в результате применения или использования любой информации, продуктов или услуг, описанных в настоящем документе. Клиентам рекомендуется получить последнюю версию спецификации данного устройства, прежде чем полагаться на любую опубликованную информации и размещать заказы на продукты.

Компания Integrated Silicon Solution, Inc. не рекомендует использовать какие-либо из своих продуктов в системах жизнеобеспечения, где отказ или неисправность продукта может привести к выходу из строя системы жизнеобеспечения или существенно повлиять на ее безопасность или эффективность. Продукты не разрешены к использованию в таких системах, если компания Integrated Silicon Solution, Inc. не получит письменного заверения, удовлетворяющего ее требованиям, о том, что:

- а.) риск травм или повреждений сведен к минимуму;
- b.) пользователь принимает на себя все такие риски; и
- C.) потенциальная ответственность Integrated Silicon Solution, Inc. адекватно защищена в данных обстоятельствах



### ОБЗОР УСТРОЙСТВА

256 Мб SDRAM — это высокоскоростная динамическая оперативная память CMOS, разработанная для работы в системах памяти с напряжением питания 3,3 В ∨DD и 3,3 В ∨DD Q, содержащих 268 435 456 бит. Внутренне сконфигурирована как DRAM с четырымя банками и синхронным интерфейсом. Каждый банк объемом 67 108 864 бита организован в виде 8192 строк по 512 столбцов по 16 бит или 8192 строк по 1024 столбца по 8 бит.

256Mb SDRAM включает в себя режим автоматического обновления (AUTO REFRESH MODE) и энергосберегающий режим отключения питания. Все сигналы регистрируются на положительном фронте тактового сигнала CLK. Все входы и выходы совместимы с LVTTL.


256-мегабайтная SDRAM имеет возможность синхронной передачи данных с высокой скоростью с автоматическим формированием адресов столбцов, возможность чередования между внутренними банками для скрытия времени предварительной зарядки и возможность произвольного изменения адресов столбцов на каждом тактовом цикле во время пакетного доступа.

При включенной функции AUTO PRECHARGE доступна самосинхронизированная предварительная зарядка строк, запускаемая в конце последовательности пакетов. Предварительная зарядка одного банка при доступе к одному из трех других банков скрывает циклы предварительной зарядки и обеспечивает бесперебойную высокоскоростную работу с произвольным доступом.

Доступ к SDRAM для чтения и записи ориентирован на пакетную передачу данных, начинается с выбранного места и продолжается в течение запрограммированного количества мест в запрограммированной последовательности. Регистрация команды ACTIVE запускает доступ, за которым следует команда READ или WRITE. Команда ACTIVE в сочетании с зарегистрированными битами адреса используется для выбора банка и строки, к которым будет осуществляться доступ (ВАО, ВА1 выбирают банк; А0-А12 выбирают строку). Команды READ или WRITE в сочетании с зарегистрированными битами адреса используются для выбора начального местоположения столбца для пакетного доступа.


Программируемая длина пакета READ или WRITE состоит из 1, 2, 4 и 8 ячеек или полной страницы с опцией завершения пакета.

### ФУНКЦИОНАЛЬНАЯ БЛОК-СХЕМА (ДЛЯ 4МХ16Х4 БАНКОВ)





## КОНФИГУРАЦИЯ КОНТАКТОВ 54-контактный TSOP - Тип II для х8




## ОПИСАНИЕ КОНТАКТОВ

A0-A12	Вход адреса строки
A0-A9	Вход адреса столбца
BA0, BA1	Адрес выбора банка
DQ0-DQ7	Ввод/вывод данных
CLK	Вход системного тактового генератора
CKE	Разрешение тактового генератора
ČŠ	Выбор микросхемы
ŘÁŠ	Команда строчного адреса строба
ČĂŠ	Команда стробирования адреса столбца

WŤ	Разрешение записи		
DQM	Маска ввода/вывода данных		
VDD	Питание		
Vss	Заземление		
VDDQ	Источник питания для вывода		
ввода/вывода vssQ Заземление для			
вывода ввода/вывода			
NC	Без подключения		



## КОНФИГУРАЦИЯ КОНТАКТОВ 54-контактный TSOP - Тип II для х16



## ОПИСАНИЕ КОНТАКТОВ


A0-A12	Вход адреса строки
A0-A8	Вход адреса столбца
BA0, BA1	Адрес выбора банка DQ0-
DQ15	Ввод/вывод данных
CLK	Вход системного тактового генератора
CKE	Разрешение тактовой частоты
ČŠ	Выбор микросхемы
ŘĂŠ	Команда строчного адреса строба
ČĂŠ	Команда стробирования адреса столбца

WŤ Paspe	ешение записи
DQML x1	6 Нижний байт, маска ввода/вывода DQMH x16
Верхний б	байт, маска ввода/вывода vdd Питание
Vss 3aзeм	иление
VDDQ	Источник питания для вывода
ввода/выв	вода vssQ Заземление для
вывода в	вода/вывода
NC	Без подключения



## КОНФИГУРАЦИЯ КОНТАКТОВ

**54-контактный ТF-BGA для х8** (вид сверху) (корпус 8,00 мм х 8,00 мм, шаг контактов 0,8 мм) код корпуса: В



## ОПИСАНИЕ КОНТАКТОВ


A0-A12	Вход адреса строки
A0-A9	Вход адреса столбца
BA0, BA1	Адрес выбора банка
DQ0 до DQ7	Ввод/вывод данных
CLK	Вход системного тактового генератора
CKE	Разрешение тактового генератора
ČŠ	Выбор микросхемы
ŘĂŠ	Команда строчного адреса строба
ČĂŠ	Команда стробирования адреса столбца

WŤ	Разрешение записи				
DQM	Маска ввода/вывода данных				
VDD	Питание				
Vss	Заземление				
VDDQ	Источник питания для вывода				
ввода/вы	ввода/вывода ∨ssQ Заземление для				
вывода ввода/вывода					
NC	Без подключения				



## КОНФИГУРАЦИЯ КОНТАКТОВ

**54-контактный ТF-BGA для х16** (вид сверху) (корпус 8,00 мм х 8,00 мм, шаг контактов 0,8 мм) код корпуса: В



VDDQ

VSSQ

NC

ČŠ

ŘĂŠ

ČĂŠ

Выбор микросхемы

Команда строчного адреса строба

Команда стробирования адреса столбца

Источник питания для вывода ввода/вывода

Заземление для вывода ввода/вывода

Без подключения



## ФУНКЦИИ КОНТАКТОВ

Символ	Тип	Функция (подробно)
A0-A12	Вход	Входы адреса: A0-A12 отбираются во время команды ACTIVE (адрес строки A0-A12) и команды READ/WRITE (адрес столбца A0-A9 (x8) или A0-A8 (x16); при этом A10 определяет автоматическую предварительную зарядку) для выбора одного места из массива памяти в соответствующем банке. A10 отбирается во время команды PRECHARGE для определения, должны ли все банки быть предварительно заряжены (A10 HIGH) или банк, выбранный BA0, BA1 (LOW). Входы адреса также предоставляют код операции во время команды LOAD MODE REGISTER.
BA0, BA1	Вход	Адрес выбора банка: BA0 и BA1 определяют, к какому банку применяется команда ACTIVE, READ, WRITE или PRECHARGE.
ČĂŠ	Вход	ČÁŠ в сочетании с ŘÁŠ и WŤ образует команду устройства. Подробные сведения о командах устройства см. в «Таблице истинности команд».
CKE	Вход	Вход СКЕ определяет, включен ли вход СК. Следующий нарастающий фронт сигнала СК будет действителен, когда СКЕ HIGH, и недействителен, когда LOW. Когда СКЕ LOW, устройство будет находиться в режиме отключения питания, режиме приостановки тактовой частоты или режиме самообновления. СКЕ является асинхронным входом.
CLK	Вход	CLK — это вход главного тактового генератора для этого устройства. За исключением СКЕ, все входы этого устройства синхронизируются с нарастающим фронтом этого вывода.
ČŠ	Вход	Вход ČŠ определяет, включен ли вход команд в устройстве. Вход команд включен, когда ČŠ находится в состоянии LOW, и отключен, когда ČŠ находится в состоянии HIGH. Устройство остается в предыдущем состоянии, когда ČŠ находится в состоянии HIGH.
DQML,	Вход	DQML и DQMH управляют нижним и верхним байтами буферов ввода-вывода. При чтении
DQMH		Режим, DQML и DQMH управляют выходным буфером. Когда DQML или DQMH находятся в состоянии LOW, соответствующий байт буфера включается, а когда в состоянии HIGH — отключается. Выходы переходят в состояние высокого импеданса, когда DQML/DQMH находятся в состоянии HIGH. Эта функция соответствует ÖT в обычных DRAM. В режиме записи DQML и DQMH управляют входным буфером. Когда DQML или DQMH находятся в состоянии LOW, соответствующий байт буфера включается, и данные могут быть записаны в устройство. Когда DQML или DQMH находятся в состоянии HIGH, входные данные маскируются и не могут быть записаны в устройство. Только для х16.
		T
DQM DQ0-DQ7 ИЛИ DQ0-	Вход	Только для х8. Данные на шине данных фиксируются на контактах DQ во время команд записи и буферизуются для вывода после
DQ15	Вход/выход	команд чтения.
ŘĂŠ	Ввод	ŘÁŠ в сочетании с ČÁŠ и WŤ образует команду устройства. Подробные сведения о командах устройств см. в разделе «Таблица истинности команд».
WŤ	Ввод	WŤ в сочетании с ŘÁŠ и ČÁŠ формирует команду устройства. Подробные сведения о командах устройства см. в разделе «Таблица истинности команд».
VDDQ	Источник питания	vddq — источник питания выходного буфера.
VDD	Источник питания	vpp — внутренний источник питания устройства.
Vssq	Источник питания	vssq — заземление выходного буфера.
Vss	Источник питания	vss — это внутренний заземляющий контакт устройства.



## ОБЩЕЕ ОПИСАНИЕ

### **ЧИТАТЬ**

Команда READ выбирает банк из входов BA0, BA1 и запускает пакетный доступ к активной строке. Входы A0-A9 (x8); A0-A8 (x16) определяют начальную позицию столбца. Когда A10 находится в состоянии HIGH, эта команда функционирует как команда AUTO PRECHARGE. Когда выбрана автоматическая предварительная зарядка, строка, к которой осуществляется доступ, будет предварительно заряжена в конце пакетного чтения READ. Строка останется открытой для последующих обращений, если AUTO PRECHARGE не выбрана. Данные чтения DQ зависят от логического уровня на входах DQM за два такта до этого. Когда данный сигнал DQM был зарегистрирован как HIGH, соответствующие DQ будут High-Z через два такта. DQ будут предоставлять действительные данные, когда сигнал DQM был зарегистрирован как LOW.

### WRITE

Быстрый доступ к записи в активную строку инициируется командой WRITE. Входы ВАО, ВА1 выбирают банк, а начальное положение столбца задается входами A0-A9 (x8); A0-A8 (x16). Использование AUTO-PRECHARGE определяется A10.

Строка, к которой осуществляется доступ, будет предварительно заряжена в конце пакета WRITE, если выбрана опция AUTO PRECHARGE. Если опция AUTO PRECHARGE не выбрана, строка останется открытой для последующих обращений.

Массив памяти записывается с соответствующими входными данными на DQ и DQM, уровень логики входа появляется одновременно. Данные будут записаны в память, когда сигнал DQM будет LOW. Когда DQM будет HIGH, соответствующие входные данные будут игнорироваться, и WRITE не будет выполняться для этого байта/столбца.

### ПРЕДВАРИТЕЛЬНАЯ ЗАРЯДКА

Команда PRECHARGE используется для деактивации открытой строки в определенном банке или открытой строки во всех банках. ВАО, ВА1 могут использоваться для выбора банка, который будет предварительно заряжен, или они рассматриваются как «неважные». А10 определяет, будет ли предварительно заряжен один или все банки. После выполнения этой команды следующая команда для выбранного банка (банков) выполняется по истечении периода  $\mathfrak{t}_{RP_1}$  который является периодом, необходимым для предварительной зарядки банка. После предварительной зарядки банк находится в состоянии ожидания и должен быть активирован перед выдачей любой команды READ или WRITE для этого банка.

### АВТОМАТИЧЕСКАЯ ПРЕДВАРИТЕЛЬНАЯ 3

Функция AUTO PRECHARGE обеспечивает запуск предварительной зарядки на самом раннем допустимом этапе в пределах пакета. Эта функция позволяет выполнять предварительную зарядку отдельных банков без необходимости явной команды. А10 для включения функции AUTO

PRECHARGE в сочетании с конкретной командой READ или WRITE. Для каждой отдельной команды READ или WRITE автоматическая предварительная зарядка включается или отключается. Функция AUTO PRECHARGE не применяется, за исключением режима полностраничного пакета. По завершении пакета READ или WRITE автоматически выполняется предварительная зарядка адресованного банка/строки.

### КОМАНДА AUTO REFRESH

Эта команда выполняет операцию AUTO REFRESH. Адрес строки и банк, которые необходимо обновить, генерируются автоматически во время этой операции. Для одной операции обновления требуется установленный период (яс), и в течение этого периода не могут выполняться другие команды. Эта команда выполняется не менее 8192 раз для каждого ткер. Во время выполнения команды AUTO REFRESH биты адреса не имеют значения. Эта команда соответствует CBR Auto-refresh.

### **BURST TERMINATE**

Команда BURST TERMINATE принудительно прерывает операции пакетного чтения и записи, усекая пакеты фиксированной длины или полные страницы, а также последнюю зарегистрированную команду READ или WRITE, предшествующую команде BURST TERMINATE.

#### **COMMAND INHIBIT**

COMMAND INHIBIT предотвращает выполнение новых команд. На выполняемые операции это не влияет, за исключением того, включен ли сигнал CLK.

### **NO OPERATION**

Когда ČŠ находится в низком состоянии, команда NOP предотвращает регистрацию нежелательных команд во время состояний простоя или ожидания.

### РЕГИСТР РЕЖИМА ЗАГРУЗКИ

Во время команды LOAD MODE REGISTER регистр режима загружается из A0-A12. Эта команда может быть выдана только тогда, когда все банки находятся в режиме ожидания.

### АКТИВНАЯ КОМАНДА

Когда команда ACTIVE COMMAND активирована, входы BA0, BA1 выбирают банк для доступа, а входы адреса на A0-A12 выбирают строку. До тех пор, пока команда PRECHARGE не будет выдана банку, строка остается открытой для доступа.



## ТАБЛИЦА ИСТИННОСТИ КОМАНД

	CKE									A12, A11 A9 -
Функция	n – 1	n	ČŠ	ŘĂŠ	ČĂŠ	WŤ	BA1	BA0	A10	Α0
Отмена выбора устройства (DESL)	Н	×	Н	×	×	×	×	×	×	×
Без операции (NOP)	Н	×	L	Н	Н	Н	×	×	×	×
Предохранитель от разрыва (BST)	Н	×	L	Н	Н	L	×	×	×	×
Читать	Н	×	L	Н	L	Н	V	٧	L	V
Чтение с автозарядкой	Н	×	L	Н	L	Н	V	V	Н	V
Написать	Н	×	L	Н	L	L	V	V	L	V
Запись с автозарядкой	Н	×	L	Н	L	L	V	V	Н	V
Активация банка (АСТ)	Н	×	L	L	Н	Н	V	V	V	V
Выбор банка предварительной зарядки (PRE)	1 H	×	L	L	Н	L	V	V	L	×
Предварительная зарядка всех банков (PALL)	Н	×	L	L	Н	L	×	×	Н	×
CBR Автоматическое обновление (REF	) H	Н	L	L	L	Н	×	×	×	×
Автообновление (SELF)	Н	L	L	L	L	Н	×	×	×	×
Набор регистров режимов (MRS)	Н	×	L	L	L	L	L	L	L	V

Примечание: н = viн, L = vil x = viн или vil, V = действительные данные.

## ТАБЛИЦА ИСТИННОСТИ DQM

^	ĸ	
u	n	L

Функция	n-1	n	DQMH	DQML	
Разрешение записи/вывода данных	Н	×	L	L	
Маска данных / запрет вывода данных	Н	×	Н	Н	
Разрешение записи верхнего байта / разрешение вывода	Н	×	L	×	
Разрешение записи нижнего байта / разрешение вывода	Н	×	×	L	
Запрет записи верхнего байта / запрет вывода	Н	×	Н	×	
Запрет записи нижнего байта / отключение вывода	Н	×	×	Н	

Примечание: н=viн, L=vil x= viн или vil, V = действительные данные.



## ТАБЛИЦА ИСТИННОСТИ СКЕ

	CKE						
Текущее состояние/функция	n – 1	n	ČŠ	ŘĂŠ	ČĂŠ	WŤ	Адрес
Активация перехода в режим приостановки часов	Н	L	×	×	×	×	×
Любой режим приостановки часов	L	L	×	×	×	×	×
Выход из режима приостановки часов	L	Н	×	×	×	×	×
Команда автоматического обновления Простой режим (REF)	Н	Н	L	L	L	Н	×
Самообновление записи Простой (SELF)	Н	L	L	L	L	Н	×
Вход в режим снижения мощности Простой	Н	L	×	×	×	×	×
Выход с самообновлением	L	Н	L	Н	Н	Н	×
	L	Н	Н	×	×	×	×
Выход при отключении питания	L	Н	×	×	×	×	×

Примечание: H = VIH, L = VIL X = VIH ИЛИ VIL, V = действительные данные.



## ФУНКЦИОНАЛЬНАЯ ТАБЛИЦА ИСТИННОСТИ

Текущее состояние	ČŠ	ŘĂŠ	ČĂŠ	WŤ	Адрес	Команда	Действие
Бездействие	Н	Х	Х	Х	Х	DESL	Отключение или выключение питания <sup>(2)</sup>
	L	Н	Н	Н	Х	NOP	Nop или отключение питания <sup>(2)</sup>
	L	Н	Н	L	Х	BST	Отключение или выключение питания
	L	Н	L	Н	BA, CA, A10	READ/READA	НЕЗАКОННО <sup>(3)</sup>
	L	Н	L	L	A, CA, A10	WRIT/ WRITA	HE3AKOHHO <sup>(3)</sup>
	L	L	Н	Н	BA, RA	ACT	Активация ряда
	L	L	Н	L	BA, A10	PRE/PALL	Нет
	L	L	L	Н	Х	REF/SELF	Автоматическое обновление или Самообновление <sup>(4)</sup>
	L	L	L	L	OC, BA1=L	MRS	Набор регистров режима
Активная строка	Н	Х	Х	Х	Х	DESL	Нет
	L	Н	Н	Н	Х	NOP	Nop
	L	Н	Н	L	Х	BST	Нет
	L	Н	L	Н	BA, CA, A10	READ/READA	Начать чтение <sup>(5)</sup>
	L	Н	L	L	BA, CA, A10	WRIT/ WRITA	Начать писать <sup>(5)</sup>
	L	L	Н	Н	BA, RA	ACT	HE3AKOHHO <sup>(3)</sup>
	L	L	Н	L	BA, A10	PRE/PALL	Предварительная зарядка Предварительная зарядка всех банков <sup>(6)</sup>
	L	L	L	Н	X	REF/SELF	НЕЗАКОННО
	L	L	L	L	OC, BA	MRS	ILLEGAL
	Н	Х	X	Х	X	DESL	
							Продолжить серию до конца до Row active
	L	Н	Н	Н	Х	NOP	Продолжить серию до конца ряда Ряд активен
	L	Н	Н	L	Х	BST	Блокировка пакета, ряд активен
	L	Н	L	Н	BA, CA, A10	ЧТ/ЧТ	Прервать пакет, начать новое чтение <sup>(7)</sup>
	L	Н	L	L	BA, CA, A10	WRIT/WRITA	Прервать пакет, начать запись <sup>(7,8)</sup>
	L	L	Н	Н	BA, RA	ACT	НЕЗАКОННО <sup>(3)</sup>
	L	L	Н	L	BA, A10	PRE/PALL	Прерывание всплеска
							Предварительная зарядка
	L	L	L	Н	Х	REF/SELF	НЕЗАКОННО
	L	L	L	L	OC, BA	MRS	ILLEGAL
Написать	Н	Х	Х	Х	Х	DESL	Продолжить пакетную
							передачу до конца
					V	NOD	Восстановление записи
	L	Н	Н	Н	Х	NOP	Продолжить всплеск до конца Восстановление записи
	L	Н	Н	L	Х	BST	Блокировка пакета, ряд активен
	L	Н	L	Н	BA, CA, A10	ЧТ/ЧТ	Прервать пакет, начать чтение: Определит АР <sup>(7,8)</sup>
	L	Н	L	L	BA, CA, A10	WRIT/WRITA	Прекратить пакет, новая запись: Определи АР <sup>(7)</sup>
	L	L	Н	Н	BA, RA	RA ACT	HE3AKOHHO (3)
	L	L	Н	L	BA, A10	PRE/PALL	Прерывание всплеска Предварительная зарядка <sup>®</sup>
	L	L	L	Н	Х	REF/SELF	НЕЗАКОННО
		L	L	L	OC, BA	MRS	НЕЗАКОННО

Примечание: н = vIн, L = vIL x = vIH или vIL, V = действительные данные, ВА = адрес банка, СА + адрес столбца, RA = адрес строки, ОС = операционный код



## ФУНКЦИОНАЛЬНАЯ ТАБЛИЦА ИСТИННОСТИ Продолжение:

Текущее состояние	ČŠ	ŘĂŠ	ČĂŠ	WŤ	Адрес	Команда	Действие
Чтение с автозарядкой	Н	×	×	×	×	DESL	Продолжить пакет до конца, предварительная зарядка
	L	Н	Н	Н	х	NOP	Продолжить пакет до конца, предварительная зарядка
	L	Н	Н	L	×	BST	НЕЗАКОННО
	L	Н	L	Н	BA, CA, A10	READ/READA	HE3AKOHHO (11)
	L	Н	L	L	BA, CA, A10	WRIT/ WRITA	HE3AKOHHO (11)
	L	L	Н	Н	BA, RA	ACT	HE3AKOHHO <sup>(3)</sup>
	L	L	Н	L	BA, A10	PRE/PALL	HE3AKOHHO (11)
	L	L	L	Н	×	REF/SELF	НЕЗАКОННО
	L	L	L	L	OC, BA	MRS	ILLEGAL
Писать с автозарядкой	Н	×	×	×	×	DESL	Продолжить пакетную передачу до конца, восстановление записи с автоматической предварительной зарядкой
	L	Н	Н	Н	×	NOP	Продолжить пакетную передачу до конца, запись с восстановлением с автозарядкой
	L	Н	Н	L	×	BST	НЕЗАКОННО
	L	Н	L	Н	BA, CA, A10	READ/READA	ILLEGAL <sup>(11)</sup>
	L	Н	L	L	BA, CA, A10	WRIT/ WRITA	HE3AKOHHO (11)
	L	L	Н	Н	BA, RA	ACT	HE3AKOHHO (3,11)
	L	L	Н	L	BA, A10	PRE/PALL	HE3AKOHHO (3,11)
	L	L	L	Н	×	REF/SELF	НЕЗАКОННО
	L	L	L	L	OC, BA	MRS	ILLEGAL
Предварительная зарядка	Н	×	×	×	×	DESL	Нет, вход в режим ожидания после tRP
	L	Н	Н	Н	×	NOP	Nop, переход в режим ожидания после tRP
	L	Н	Н	L	×	BST	Нет, переход в режим ожидания после tRP
	L	Н	L	Н	BA, CA, A10	READ/READA	HE3AKOHHO <sup>(3)</sup>
	L	Н	L	L	BA, CA, A10	WRIT/WRITA	HE3AKOHHO <sup>(3)</sup>
	L	L	Н	Н	BA, RA	ACT	HE3AKOHHO <sup>(3)</sup>
	L	L	Н	L	BA, A10	PRE/PALL	Нет Вход в режим ожидания после tRP
	L	L	L	Н	×	REF/SELF	НЕЗАКОННО
	L	L	L	L	OC, BA	MRS	ILLEGAL
Активация строки	Н	×	×	×	×	DESL	Нет, вход в банк активен после tRCD
	L	Н	Н	Н	×	NOP	Nop, вход в банк активен после tRCD
	L	Н	Н	L	×	BST	Нет, вход в банк активен после tRCD
	L	Н	L	Н	BA, CA, A10	READ/READA	НЕЗАКОННО <sup>(3)</sup>
	L	Н	L	L	BA, CA, A10	WRIT/WRITA	НЕЗАКОННО <sup>(3)</sup>
	L	L	Н	Н	BA, RA	ACT	HE3AKOHHO (3.9)
	L	L	Н	L	BA, A10	PRE/PALL	HE3AKOHHO <sup>(3)</sup>
	L	L	L	Н	×	REF/SELF	НЕЗАКОННО
	L	L	L	L	OC, BA	MRS	НЕЗАКОННО

Примечание: н = ∨ін, L = ∨іі. х = ∨ін или ∨іі., V = действительные данные, ВА = адрес банка, СА + адрес столбца, RA = адрес строки, ОС = операционный код



## ФУНКЦИОНАЛЬНАЯ ТАБЛИЦА ИСТИННОСТИ Продолжение:

С авто    L	Текущее состояние	ČŠ	ŘĂŠ	ČĂŠ	WŤ	Адрес	Команда	Действие
L H H L L	Запись Восстановление	Н	×	×	×	×	DESL	Нет, ввод строки активен после tDPL
L         H         L         H         BA, CA, A10         READ/READA         Начать чтение ™           L         H         L         L         BA, CA, A10         WRIT/WRITA         Начать новую запись           L         L         H         H         BA, RA         ACT         HESAKCHHO ™           L         L         H         H         BA, A10         PRE/PALL         HESAKCHHO           L         L         L         H         H         X         REFSELF         HESAKCHHO           L         L         L         L         L         COC, BA         MRS         ILLEGAL           Harucaris Boccranoeneue         H         X         X         X         DESL         Her, Beccru ripegaspurrensivinyo зарядк           C         Gasto         L         H         H         H         X         X         X         DESL         Her, Beccru ripegaspurrensivinyo зарядк           C         Gasto         M         H         H         X         X         X         DESL         Her, Beccru ripegaspurrensivinyo зарядк           C         Gasto         M         H         H         X         X         NOP         Nop. paccru and paccru and paccru a		L	Н	Н	Н	×	NOP	Nop, ввод строки активен после tDPL
L H L L BA, CA, A10 WRITT WRITA Havarb notaryo santuco		L	Н	Н	L	×	BST	Нет, ввод строки активен после tDPL
L L H H H BA, RA ACT HEЗАКОННО <sup>(1)</sup>		L	Н	L	Н	BA, CA, A10	READ/READA	Начать чтение <sup>(8)</sup>
L L H L BA A10		L	Н	L	L	BA, CA, A10	WRIT/ WRITA	Начать новую запись
L L L H		L	L	Н	Н	BA, RA	ACT	HE3AKOHHO (3)
L L L L C OC, BA MRS   ILLEGAL		L	L	Н	L	BA, A10	PRE/PALL	НЕЗАКОННО <sup>(3)</sup>
Написать Восстановление  С авто  С авто  С авто  С авто  С авто  Обрежарительная зарядка  В С Н Н Н К К К В В В В В Нет, ввести предварительную зарядка  С авто  Обрежарительная зарядка  В С Н Н К К К В В В В Нет, ввести предварительную зарядка  С Н К К К В В В Нет, ввести предварительную зарядка  В К Н К К К В В В Нет, ввести предварительную зарядка  С Н К К К К В В В В В В Нет, ввести предварительную зарядка  В К К К В В В В В В В В В В В В В В В		L	L	L	Н	×	REF/SELF	НЕЗАКОННО
С авто    L		L	L	L	L	OC, BA	MRS	ILLEGAL
Предварительная зарядка	- Написать Восстановление	Н	×	×	×	×	DESL	Нет, ввести предварительную зарядку после tDPL
L         H         L         H         BA, CA, A10         READ/READA         HE3AKOHHO (BA10)           L         H         L         L         BA, CA, A10         WRITWRITA         HE3AKOHHO (BA10)           L         L         L         H         H         BA, A10         PRE/PALL         HE3AKOHHO (BA10)           L         L         L         L         H         X         REF/SELF         HE3AKOHHO           L         L         L         L         DCO, BA         MRS         ILLEGAL           Обновить         H         X         X         X         X         DESL         Hert, BXOQ B режим ожидания после IR           L         H         H         X         X         X         NOP/BST         Nop, переход в режим ожидания после IR           L         H         H         X         X         NOP/BST         Nop, переход в режим ожидания после IR           L         H         L         H         BA, CA, A10         READ/READA         HE3AKOHHO           L         H         L         BA, CA, A10         WRITWRITA         ILLEGAL           L         L         H         H         BA, A10         PRE/PALL         ILLEGAL	с авто	L	Н	Н	Н	×	NOP	Nop, вход в режим предварительной зарядки после tDPL
L         H         L         L         BA, CA, A10         WRITWRITA         HE3AKOHHO (3.11)           L         L         L         H         H         BA, RA         ACT         HE3AKOHHO (3.11)           L         L         L         H         L         BA, A10         PRE/PALL         HE3AKOHHO (3.11)           L         L         L         H         X         REF/SELF         HE3AKOHHO           L         L         L         L         OC, BA         MRS         ILLEGAL           D6HOBUTS         H         X         X         X         DESL         Her, BXOg B pexium Oxivigahus nocrie IR           L         H         H         X         X         NOP/BST         Nop, nepexog B pexium Oxivigahus nocrie IR           L         H         L         H         BA, CA, A10         READ/READA         HE3AKOHHO           L         H         L         L         BA, CA, A10         WRITWRITA         ILLEGAL           L         H         H         BA, CA, A10         WRITWRITA         ILLEGAL           L         L         H         H         X         REF/SELF         HE3AKOHHO           L         L         <	Предварительная зарядка	L	Н	Н	L	×	BST	
L L H H L BA, RA ACT HEЗАКОННО (6.11)   L L H L BA, A10 PRE/PALL HEЗАКОННО (6.11)   L L L L H X REF/SELF HEЗАКОННО (6.11)   L L L L L COC, BA MRS ILLEGAL HET, BXOG B РЕЖИМ ОЖИДАНИЯ ПОСЛЕ (БОС)   L H H X X X X NOP/BST NOP, переход в РЕЖИМ ОЖИДАНИЯ ПОСЛЕ (БОС)   L H L H BA, CA, A10 READ/READA HEЗАКОННО (1.1 LLEGAL)   L H H L BA, RA ACT HEЗАКОННО (1.1 LLEGAL)   L L H H BA, RA ACT HEЗАКОННО (1.1 LLEGAL)   L L H K K X REF/SELF HEЗАКОННО (1.1 LLEGAL)   L L L L L COC, BA MRS ILLEGAL (1.1 LLEGAL)   L L L L COC, BA MRS ILLEGAL (1.1 LLEGAL)   L L L L COC, BA MRS ILLEGAL (1.1 LLEGAL)   L L L L COC, BA MRS ILLEGAL (1.1 LLEGAL)   L L L L COC, BA MRS ILLEGAL (1.1 LLEGAL)   L L L L COC, BA MRS ILLEGAL (1.1 LLEGAL)   L L L L COC, BA MRS ILLEGAL (1.1 LLEGAL)   L L L L COC, BA MRS ILLEGAL (1.1 LLEGAL)   L L L L COC, BA MRS ILLEGAL (1.1 LLEGAL)   L L L L COC, BA MRS ILLEGAL (1.1 LLEGAL)   L L L L COC, BA MRS ILLEGAL (1.1 LLEGAL)   L L L L COC, BA MRS ILLEGAL (1.1 LLEGAL)   L L L L COC, BA MRS ILLEGAL (1.1 LLEGAL)   L L L L COC, BA MRS ILLEGAL (1.1 LLEGAL)   L L L L COC, BA MRS ILLEGAL (1.1 LLEGAL)   L L C COC, BA MRS ILLEGAL (1.1 LLEGAL)   L L C COC, BA MRS ILLEGAL (1.1 LLEGAL)   L C C COC, BA MRS ILLEGAL (1.1 LLEGAL)   L C C C COC, BA MRS ILLEGAL (1.1 LLEGAL)   L C C C C COC, BA MRS ILLEGAL (1.1 LLEGAL)   L C C C C C C C C C C C C C C C C C C		L	Н	L	Н	BA, CA, A10	READ/READA	HE3AKOHHO (3,8,11)
L         L         H         L         BA, A10         PRE/PALL         HE3AKOHHO (0.11)           L         L         L         L         H         ×         REF/SELF         HE3AKOHHO           L         L         L         L         OC, BA         MRS         ILLEGAL           Обновить         H         ×         ×         ×         NOP/BST         Nop, переход в режим ожидания после IR           L         H         H         X         X         NOP/BST         Nop, переход в режим ожидания после IR           L         H         L         H         BA, CA, A10         READ/READA         HE3AKOHHO           L         H         L         H         BA, CA, A10         WRITWRITA         ILLEGAL           L         H         H         H         BA, A10         PRE/PALL         ILLEGAL           L         L         L         H         X         X         REF/SELF         HE3AKOHHO           L         L         L         L         DESL         Her, переход в режим ожидания посл           Доступ         L         H         H         X         X         X         DESL         Her, переход в режим ожидания посл		L	Н	L	L	BA, CA, A10	WRIT/WRITA	HE3AKOHHO (3,11)
L         L         L         H         ×         REF/SELF         HE3AKOHHO           L         L         L         L         DCS, BA         MRS         ILLEGAL           Обновить         H         ×         ×         ×         DESL         Нет, вход в режим ожидания после IR           L         H         H         ×         ×         NOP/BST         Nop, переход в режим ожидания после IR           L         H         L         H         BA, CA, A10         READ/READA         HE3AKOHHO           L         H         L         L         BA, CA, A10         WRITWRITA         ILLEGAL           L         L         H         H         BA, RA         ACT         HE3AKOHHO           L         L         L         H         X         REF/SELF         HE3AKOHHO           L         L         L         L         CC, BA         MRS         ILLEGAL           Perистр режима         H         X         X         X         X         DESL         Нет, переход в режим ожидания посл           Доступ         L         H         H         X         X         NOP         Nop, переход в режим ожидания посл           L		L	L	Н	Н	BA, RA	ACT	HE3AKOHHO (3.11)
С         L         L         L         L         OC, BA         MRS         ILLEGAL           Обновить         H         ×         ×         ×         ×         DESL         Нет, вход в режим ожидания после (в реж		L	L	Н	L	BA, A10	PRE/PALL	HE3AKOHHO (3.11)
Обновить         Н         х         х         х         х         х         NOP/BST         Nop, переход в режим ожидания после ТК           L         H         H         X         X         NOP/BST         Nop, переход в режим ожидания после ТК           L         H         L         H         BA, CA, A10         READ/READA         HE3AKOHHO           L         H         H         BA, CA, A10         WRIT/WRITA         ILLEGAL           L         L         H         H         BBA, RA         ACT         HE3AKOHHO           L         L         H         H         X         REF/SELF         HE3AKOHHO           L         L         L         L         COC, BA         MRS         ILLEGAL           Perистр режима         H         X         X         X         X         DESL         Het, переход в режим ожидания посл           Доступ         L         H         H         H         X         X         NOP         Nop, переход в режим ожидания посл           L         H         H         L         X         BST         HE3AKOHHO		L	L	L	Н	×	REF/SELF	НЕЗАКОННО
L         H         H         ×         ×         NOP/BST         Nop, переход в режим ожидания послетия           L         H         L         H         BA, CA, A10         READ/READA         HE3AKOHHO           L         H         L         L         BA, CA, A10         WRIT/WRITA         ILLEGAL           L         L         H         H         BA, RA         ACT         HE3AKOHHO           L         L         H         X         REF/SELF         HE3AKOHHO           L         L         L         H         X         X           Perистр режима         H         X         X         X         DESL         Het, переход в режим ожидания посл           Доступ         L         H         H         H         X         X         NOP         Nop, переход в режим ожидания посл           L         H         H         L         X         BST         HE3AKOHHO		L	L	L	L	OC, BA	MRS	ILLEGAL
L         H         L         H         BA, CA, A10         READ/READA         HE3AKOHHO           L         H         L         L         BA, CA, A10         WRITWRITA         ILLEGAL           L         L         H         H         BA, RA         ACT         HE3AKOHHO           L         L         H         L         BA, A10         PRE/PALL         ILLEGAL           L         L         L         L         L         COC, BA         MRS         ILLEGAL           Регистр режима         H         X         X         X         X         DESL         Het, переход в режим ожидания посл           Доступ         L         H         H         H         X         X         BST         HE3AKOHHO           L         H         L         X         BA, CA, A10         ЧТЕНИЕ/ЗАГЛИСЬ         HE3AKOHHO	Обновить	Н	×	×	×	×	DESL	Нет, вход в режим ожидания после tRC
L         H         L         L         BA, CA, A10         WRITWRITA         ILLEGAL           L         L         H         H         BA, RA         ACT         HE3AKOHHO           L         L         H         L         BA, A10         PRE/PALL         ILLEGAL           L         L         L         H         ×         REF/SELF         HE3AKOHHO           L         L         L         L         OC, BA         MRS         ILLEGAL           Регистр режима         H         ×         ×         ×         X         DESL         Нет, переход в режим ожидания посл           Доступ         L         H         H         X         NOP         Nop, переход в режим ожидания посл           L         H         H         L         X         BST         HE3AKOHHO           L         H         L         X         BA, CA, A10         ЧТЕНИЕ/ЗАПИСЬ         HE3AKOHHO		L	Н	Н	×	×	NOP/BST	Nop, переход в режим ожидания после tRC
L         L         H         H         BA, RA         ACT         HE3AKOHHO           L         L         H         L         BA, A10         PRE/PALL         ILLEGAL           L         L         L         H         ×         REF/SELF         HE3AKOHHO           L         L         L         L         OC, BA         MRS         ILLEGAL           Регистр режима         H         X         X         X         DESL         Нет, переход в режим ожидания посл           Доступ         L         H         H         H         X         NOP         Nop, переход в режим ожидания посл           L         H         H         L         X         BST         HE3AKOHHO           L         H         L         X         BA, CA, A10         ЧТЕНИЕ/ЗАПИСЬ         HE3AKOHHO		L	Н	L	Н	BA, CA, A10	READ/READA	НЕЗАКОННО
L         L         H         L         BA, A10         PRE/PALL         ILLEGAL           L         L         L         H         ×         REF/SELF         HE3AKOHHO           L         L         L         L         OC, BA         MRS         ILLEGAL           Регистр режима         H         ×         ×         ×         NOP         Nop, переход в режим ожидания посл           Доступ         L         H         H         H         ×         BST         HE3AKOHHO           L         H         L         ×         BA, CA, A10         ЧТЕНИЕ/ЗАПИСЬ         HE3AKOHHO		L	Н	L	L	BA, CA, A10	WRIT/WRITA	ILLEGAL
L         L         L         H         ×         REF/SELF         HE3AKOHHO           L         L         L         L         OC, BA         MRS         ILLEGAL           Регистр режима         H         ×         ×         ×         ×         DESL         Нет, переход в режим ожидания посл           Доступ         L         H         H         +         ×         NOP         Nop, переход в режим ожидания посл           L         H         H         L         ×         BST         HE3AKOHHO           L         H         L         ×         BA, CA, A10         ЧТЕНИЕ/ЗАПИСЬ         HE3AKOHHO		L	L	Н	Н	BA, RA	ACT	НЕЗАКОННО
L         L         L         L         L         L         OC, BA         MRS         ILLEGAL           Регистр режима         H         ×         ×         ×         ×         DESL         Нет, переход в режим ожидания посл           Доступ         L         H         H         +         ×         NOP         Nop, переход в режим ожидания посл           L         H         H         L         ×         BST         HE3AKOHHO           L         H         L         ×         BA, CA, A10         ЧТЕНИЕ/ЗАГЛИСЬ         HE3AKOHHO		L	L	Н	L	BA, A10	PRE/PALL	ILLEGAL
Регистр режима         H         ×         ×         ×         ×         ×         NOP         Nop, переход в режим ожидания посл           Доступ         L         H         H         H         ×         NOP         Nop, переход в режим ожидания посл           L         H         H         L         ×         BST         HE3AKOHHO           L         H         L         ×         BA, CA, A10         ЧТЕНИЕ/ЗАПИСЬ         HE3AKOHHO		L	L	L	Н	×	REF/SELF	НЕЗАКОННО
Доступ         L         H         H         ×         NOP         Nop, переход в режим ожидания посл           L         H         H         L         ×         BST         HE3AKOHHO           L         H         L         ×         BA, CA, A10         ЧТЕНИЕ/ЗАПИСЬ         HE3AKOHHO		L	L	L	L	OC, BA	MRS	ILLEGAL
L H L × BST HE3AKOHHO L H L × BA, CA, A10 ЧТЕНИЕ/ЗАПИСЬ НЕЗАКОННО	Регистр режима	Н	×	×	×	×	DESL	Нет, переход в режим ожидания после 2 тактов
L H L × BA, CA, A10 ЧТЕНИЕ/ЗАПИСЬ НЕЗАКОННО	Доступ	L	Н	Н	Н	×	NOP	Nop, переход в режим ожидания после 2 тактов
L I V V DA DA LIESAKOULIO		L	Н	Н	L	×	BST	НЕЗАКОННО
L L × × BA, RA ACT/PRE/PALL REF/MRS HE3AKOHHO		L	Н	L	×	BA, CA, A10	ЧТЕНИЕ/ЗАПИСЬ	НЕЗАКОННО
		L	L	×	×	BA, RA	ACT/PRE/PALL REF/MRS	НЕЗАКОННО

Примечание: н-∨ин, ∟-∨и∟ х= ∨ин или ∨и∟, V = Действительные данные, ВА= Адрес банка, СА+Адрес столбца, RА=Адрес строки, ОС= Операционный код Примечания:

- 1. Все записи предполагают, что СКЕ активен (СКЕп-1=СКЕп=Н).
- 2. Если оба банка неактивны, а СКЕ неактивен (Low), устройство перейдет в режим отключения питания. Все входные буферы, кроме СКЕ, будут отключены.
- 3. Недопустимо для банка в указанных состояниях; функция может быть допустима в банке, указанном адресом банка (ВА), в зависимости от состояния этого банка.
- 4. Если оба банка находятся в режиме ожидания, а СКЕ неактивен (Low), устройство перейдет в режим самообновления. Все входные буферы, кроме СКЕ, будут отключены.
- 5. Незаконно, если tRCD не удовлетворяется.
- 7. Должно удовлетворять условию прерывания пакета.
- 8. Должно удовлетворять требованиям по конфликту шины, развороту шины и/или восстановлению записи.
- 9. Должно маскировать предшествующие данные, которые не удовлетворяют tDPL.
- 10. Недопустимо, если tRRD не выполняется.
- 11. Недопустимо для одного банка, но допустимо для других банков.



## ТАБЛИЦА ИСТИННОСТИ КОМАНД СВЯЗАННЫХ С СКЕ<sup>(1)</sup>


		CKE						
Текущее состояние	Операция	n-1	n	ČŠ	ŘĂŠ	ČĂŠ	WŤ	Адрес
Самообновление (S.R.)	INVALID, CLK (n - 1) выйдет из S.R.	Н	Х	Х	Х	Х	Х	Х
	Восстановление с самообновлением <sup>(2)</sup>	L	Н	Н	Х	Х	Х	X
	Восстановление с самообновлением <sup>(2)</sup>	L	Н	L	Н	Н	Х	X
	Незаконно	L	Н	L	Н	L	Х	Х
	Незаконно	L	н	L	L	X	Х	X
	Поддерживать S.R.	L	L	X	X	X	Х	X
Самообновление Восстановл	ение Простой после №	Н	Н	Н	Х	Х	x x x x	Х
	Простой после яс	Н	Н	L	Н	Н	Х	X
	Незаконно	Н	Н	L	Н	L	Х	X
	Незаконно	Н	Н	L	L	Х	Х	X
	Начать приостановку часов следующего цикла <sup>(5)</sup>	Н	L	Н	Х	X	Х	Х
	Начать приостановку часов следующего цикла <sup>(5)</sup>	Н	L	L	Н	Н	Х	Х
	Незаконно	Н	L	L	Н	L	Х	Х
	Незаконно	Н	L	L	L	Х	Х	Х
	Выход из режима приостановки часов в следующем цикле (2)	L	Н	Х	Х	Х	Х	Х
	Поддерживать приостановку часов	L	L	Х	Х	Х	Х	Х
Отключение питания (P.D.)	НЕДЕЙСТВИТЕЛЬНО, CLK (n - 1) выйдет из P.D.	Н	Х	Х	Х	Х	Х	_
ATOMO TOTALO TINITATIVA (1 .U.)	EXIT P.D. –> Idle <sup>(2)</sup>	L	Н	Х	Х	Х	Х	X
	Поддерживать режим отключения питания	L	L	Х	Х	x x x x x	X	
Все банки простаивают	См. операции в таблице оперативных команд	Н	Н	Н	Х	Х	Х	_
	См. операции в таблице оперативных команд	Н	Н	L	Н	X H L X X H L X X X H X X X X X X X X X	Х	_
	См. операции в таблице оперативных команд	Н	Н	L	L	Н	Х	_
	Автоматическое обновление	Н	Н	L	L	H H H L L X X X X X X X X X X X X X X X	Н	X
	См. операции в таблице оперативных команд	Н	Н	L	L		L	Операция - Ко
	См. операции в таблице оперативных команд	Н	L	Н	Х	Х	Х	_
	См. операции в таблице оперативных команд.	Н	L	L	Н	Х	Х	_
	См. операции в таблице оперативных команд	Н	L	L	L	Н	Х	_
	Самообновление <sup>(3)</sup>	Н	L	L	L	L	Н	Х
	См. операции в таблице оперативных команд	Н	L	L	L	L	L	Операционны
	Отключение питания <sup>(3)</sup>	L	Х	х	Х	X	Х	код Х
Пюбое состояние	См. операции в таблице оперативных команд	Н	Н	Х	Х			X
кроме	Начать приостановку часов следующего цикла <sup>(4)</sup>	н	L	X	Х			X
указанные выше	Выход из режима ожидания следующего цикла	L	Н	X	Х			X

### Примечания:

- 1. Н : высокий уровень, L : низкий уровень, X : высокий или низкий уровень (не имеет значения).
- 2. Переход СКЕ с низкого уровня на высокий уровень приведет к повторной асинхронной активации СLК и других входов. Перед выполнением любой команды, кроме EXIT, должно пройти минимальное время настройки.
- 3. Выключение питания и самообновление могут быть запущены только из состояния простоя обоих банков.
- 4. Должна быть допустимой командой, как определено в таблице оперативных команд.
- 5. Недопустимо, если  ${\scriptscriptstyle tXSR}$  не выполняется.



## ДИАГРАММА СОСТОЯНИЙ





## АБСОЛЮТНЫЕ МАКСИМАЛЬНЫЕ НОМИНАЛЬНЫЕ ХАРАКТЕРИСТИКИ<sup>(1)</sup>

Символ	Параметры		Номинальные	Единица
VDD MAX	Максимальное напряжение питания		От -0,5 до +4,6	V
VDDQ MAX	Максимальное напряжение питания выходн	ого буфера	От -0,5 до +4,6	V
VIN	Входное напряжение		От -0,5 до vdd + 0,5	V
Vout	Выходное напряжение		От -1,0 до vddq + 0,5	V
PD MAX	Допустимая рассеиваемая мощность		1	В
Ics	Ток короткого замыкания на выходе		5	мА
Topr	Рабочая температура	Com. Ind. A1 A2	От 0 до +70 От –40 до +85 От –40 до +85 От –40 до +105	°C
Тѕтс	Температура хранения		От –65 до +150	°C

### Примечания:

### РЕКОМЕНДУЕМЫЕ УСЛОВИЯ ЭКСПЛУАТАЦИИ

(та = от 0° C до +70° C для коммерческого класса. та = от -40° C до +85° C для промышленного и А1 класса. та = от -40° C до +105° C для А2 класса.)

Символ	Параметр	Мин.	Тип.	Макс.	Единица	
VDD	Напряжение питания	3,0	3,3	3,6	V	
VDDQ	Напряжение питания ввода/вывода	3,0	3,3	3,6	V	
VIH <sup>(1)</sup>	Входное высокое напряжение	2,0	_	VDDQ + 0,3	В	
VIL <sup>(2)</sup>	Низкое входное напряжение	-0,3	_	+0,8	В	

### Примечание

- 1. viн (перерегулирование): viн (макс.) = vddq +1,2 В (длина импульса <u>&lt;</u> 3 нс).
- 2. VIL (подброс): VIL (min) = -1,2 В (ширина импульса <u>&lt;</u> 3 нс).
- 3. Все напряжения приведены к Vss.

## **ХАРАКТЕРИСТИКИ ЕМКОСТИ** (при та = от 0 до +25 °C, vdd = vddq = 3,3 $\pm$ 0,3 B)

Символ	Параметр	Мин.	Макс.	Единица	
Cin1	Входная емкость: CLK	2,0	4,0	пФ	
CIN2	Входная емкость: все остальные входные контакты	1,5	4,0	пФ	
CI/O	Емкость входа/выхода данных: DQ	4,0	6,0	пФ	

## **ТЕРМОСТОЙКОСТЬ** (при та = от 0 до +25 °C, vdd = vddq = 3,3 $\pm$ 0,3 B)

Корпус	Подложка	Theta-ja	Theta-ja	Theta-ja	Theta-jc	Единицы
		(поток воздуха = 0 м/с)	(Воздушный поток = 1 м/с)	(Воздушный поток = 2 м/с)		
Alloy42 TSOP2 (54)	4-слойный	74,6	67,4	63,5	12,3	C/W
Медь TSOP2 (54)	4-слой	50,2	44,9	42,3	10,8	C/W
BGA (54)	4-слой	41,3	37,4	35,1	11,3	C/W

<sup>1.</sup> Нагрузка, превышающая значения, указанные в разделе «АБСОЛЮТНЫЕ МАКСИМАЛЬНЫЕ НОМИНАЛЬНЫЕ ХАРАКТЕРИСТИКИ», может привести к необратимому повреждению устройства. Это только номинальные характеристики нагрузки, и функциональная работа устройства в этих или любых других усповиях, превышающих указанные в разделах по эксплуатации анной спецификации, не подразумевается. Длительное воздействие условий, превышающих абсолютные максимальные номинальные характеристики, может повлиять на надежность.

<sup>2.</sup> Все напряжения приведены относительно Vss.



## **ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ ПЕРЕНОСНОГО ПИТАНИЯ 1**<sup>(1,3)</sup> (Рекомендуемые условия эксплуатации, если не указано иное.)

Символ	Параметр	Условия испытания	-6	-7	Единица	
IDD1 <sup>(1)</sup>	Рабочий ток	Один банк активен, CL = 3, BL = 1,	100	90	мА	
		tCLK = tCLK (MUH.), tRC = tRC (MUH.)				
IDD2P	Ток ожидания предварительной	CKE ≤ VIL (MAX), tCK = 15 HC	4	4	мА	
	зарядки (в режиме отключения					
	питания)4					
IDD2PS	Ток ожидания предварительной	$CKE \le VIL$ (MAKC.), $CLK \le VIL$ (MAKC.)	4	4	мА	
	зарядки (в режиме отключения					
	питания)					
IDD2N (2)	Ток ожидания предварительной зарядки	$\check{C}\check{S} \ge Vcc - 0.2 \text{ B, CKE} \ge ViH (MIN)$	25	25	мА	
	(в режиме без отключения питания)	<sub>tCK</sub> = 15 HC				
IDD2NS	Ток ожидания предварительной зарядки	ČŠ≥Vcc-0,2B, CKE≥∨⊩(міN)	15	15	мА	
	(в режиме без отключения питания)	или СКЕ ≤ vil (мах), все входы стабильны				
IDD3P	Ток в активном режиме ожидания	CKE ≤ VIL (MAX), tCK = 15 HC	8	8	мА	
	(Режим отключения питания)					
IDD3PS	Ток в активном режиме ожидания	CKE ≤ VIL (MAKC.), CLK ≤ VIL (MAKC.)	8	8	мА	
	(Режим отключения питания)					
IDD3n (2)	Ток в активном режиме ожидания	$\check{C}\check{S} \ge Vcc - 0.2 \text{ B, CKE} \ge \lor IH (MIN)$	30	30	мА	
	(в режиме без отключения питания)	tcк = 15 нс				
IDD3NS	Ток в активном режиме ожидания	ČŠ≥Vcc-0,2B, CKE≥∨IH(MIN)	20	20	мА	
	(в режиме без отключения питания)	или СКЕ ≤ vil (мах), все входы стабильны				
IDD4	Рабочий ток	Все банки активны, BL = 4, CL = 3,	140	120	мА	
		tCK = tCK (МИН)				
IDD5	Ток автообновления	tRC = tRC (MИН.), tCLK = tCLK (МИН.)	100	85	мА	
IDD6	Ток самообновления	CKE ≤ 0,2 B	5	5	мА	

### Примечания:

- 1. IDD (мах) указано при открытом состоянии выхода.
- 2. Входные сигналы изменяются один раз в течение 30 нс.
- 3. Для температурного класса A2 с TA >  $85\,^{\circ}$ C: IDD1, IDD3P, IDD3PS И IDD4 Снижаются до  $10\,\%$  выше этих значений; IDD2P, IDD2PS И IDD6 снижаются до 25% выше этих значений.

## ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ ПОСТОЯННОГО ТОКА 2 (Рекомендуемые условия эксплуатации, если не указано иное).

Символ	Параметр	Условия испытания	Мин	Мак	Единица	
lıL	Ток утечки на входе	0 B ≤ Vin ≤ Vcc, с выводами, отличными от	-5	5	μΑ	
		тестируемым выводом при 0 В				
loL	Ток утечки на выходе	Выход отключен, 0 B ≤ Vout ≤ Vcc,	-5	5	мкА	
Vон	Высокий уровень выходного напряжения	юн = -2 мА	2,4	_	V	
Вольт	Выходной низкий уровень напряжения	IOL = 2 MA	_	0,4	В	



## ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ ПЕРЕМЕННОГО ТОКА $^{(1,2,3)}$

				6	-	7	
Символ	Параметр		Мин.	Макс.	Мин.	Макс.	Единицы
tCK3	Время тактового цикла	ČĂŠ Задержка = 3	6	_	7	_	НС
tCK2		ČĂŠ Задержка = 2	10	_	7,5	_	HC
tAC3	Время доступа от CLK	ČĂŠ Задержка = 3	_	5,4	_	5,4	нс
tAC2		ČĂŠ Задержка = 2	_	5,4		5,4	HC
tCH	CLK HIGH Ширина уровня		2,5	_	2,5	_	HC
tCL	CLK LOW Ширина уровня		2,5	_	2,5	_	HC
tOH3	Время удержания выходных данных	Задержка ČĂŠ = 3	2,5	_	2,5	_	HC
tOH2		ČĂŠ Задержка = 2	2,5	_	2,5	_	НС
tLZ	Выход Низкий импеданс Время		0	-	0	_	HC
tHZ3	Выход HIGH Импеданс Время ČÅŠ Зад	ержка = 3	2,5	5,4	2,5	5,4	НС
tHZ2		ČĂŠ Задержка = 2	2,5	5,4	2,5	5,4	HC
tDS	Время настройки входных данных (2)		1,5	_	1,5	_	нс
tDH	Время удержания входных данных <sup>(2)</sup>		0,8	_	0,8	_	нс
tAS	Время установления адреса <sup>(2)</sup>		1,5	_	1,5	_	ns
tAH	Время удержания адреса <sup>(2)</sup>		0,8	_	0,8	_	нс
tCKS	Время настройки СКЕ <sup>(2)</sup>		1,5	_	1,5	_	НС
tCKH	Время удержания СКЕ <sup>(2)</sup>		0,8	_	0,8	_	HC
tCMS	Время настройки команды (ČŠ, ŘÁŠ, ČÁŠ	s, WŤ, DQM) <sup>(2)</sup>	1,5	_	1,5	_	НС
tCMH	Время удержания команды (ČŠ, ŘÁŠ, ČÁ	Š, WŤ, DQM) <sup>(2)</sup>	0,8	_	0,8	_	НС
tRC	Период команды (REF к REF / ACT к ACT)		60	_	60	_	нс
tRAS	Период команды (АСТ до PRE)		42	100K	37	100K	HC
tRP	Период командования (от PRE до ACT)		18	_	15	_	HC
tRCD	Активная команда чтения/записи Время за	адержки команды	18	_	15	_	нс
tRRD	Период команды (АСТ [0] до АСТ[1])		12	_	14	_	НС
tDPL	Ввод данных для предварительной заряд	КИ	12	_	14	_	нс
	Команда Время задержки						
tDAL	Ввод данных для активации/обновления		30	_	30	_	нс
	Время задержки команды (во время автог	иатической предварительной зарядки)					
tMRD	Время программирования регистра режим	a	12	_	14	_	НС
tDDE	Время настройки выхода при отключении	питания <sup>6)</sup>	6	_	7	_	НС
tXSR	Выход из режима самообновления в акти	вное время (4)	66	_	70	_	HC
tT	Время перехода		0,3	1,2	0,3	1,2	НС
tREF	Время цикла обновления (8192)						
	$TA \le 70^{\circ}$ С Ком., Инф., A1, A2		_	64	_	64	MC
	TA ≤ 85° C Ind., A1, A2		_	64	_	64	MC
	ta &™; 85° C A2		_	32	_	32	MC

- 1. Перед началом работы с памятью необходимо выполнить последовательность включения питания.
- 2. Измерено с гг = 1 нс. Если время нарастания тактового сигнала превышает 1 нс, к параметру следует добавить (гг/2 0,5) нс.
- 3. Опорный уровень составляет 1,4 В при измерении синхронизации входного сигнала. Время нарастания и спада измеряется между viн(min.) и vil.(max).
- 4. Режим самообновления не поддерживается для класса A2 при Ta > 85 °C.
- **5.** Время определяется tCKS. Часы, указанные в качестве эталона, только при минимальной частоте цикла.



## СООТНОШЕНИЯ МЕЖДУ РАБОЧЕЙ ЧАСТОТОЙ И ЗАДЕРЖКОЙ


СИМВОЛ	ПАРАМЕТР		-6	-	ЕДИНИЦЫ
tCK	Время тактового цикла	ČĂŠ Задержка = 3	6	7	нс
		ČĂŠ Задержка = 2	10	7,5	
Частота	Рабочая частота	166	143	МГц	
		ČĂŠ Задержка = 2	100	133	
tRCD	Время задержки между активной командой чтения/записи и командой	ČĂŠ Задержка = 3	3	3	цикл
		ČÅŠ Задержка = 2	2	2	
tRAC	Задержка ŘÁŠ (rRcd + rCAC)	ČĂŠ Задержка = 3	6	6	цикл
		ČĂŠ Задержка = 2	4	4	
tRC	Период команды (REF к REF / ACT к ACT)	ČÅŠ Задержка = 3	10	9	цикл
		ČĂŠ Задержка = 2	6	8	
tRAS	Период команды (ACT до PRE)	ČĂŠ Задержка = 3	7	6	цикл
		ČĂŠ Задержка = 2	5	5	
tRP	Период команды (от PRE до ACT)	ČĂŠ Задержка = 3	3	3	цикл
		ČĂŠ Задержка = 2	2	2	
tRRD	Период команды (ACT[0] до ACT [1])		2	2	цикл
tCCD	Время задержки команды столбца (READ, READA, WRIT, WRITA)		1	1	цикл
tDPL	Время задержки команды предварительной зарядки входных данных		2	2	цикл
tDAL	Входные данные для команды активации/обновления Время задержки	ČĂŠ Задержка = 3	5	5	цикл
	(во время автоматической предварительной зарядки)	ČĂŠ Задержка = 2	4	4	
tRBD	Команда остановки пакета для вывода в HIGH-Z Время задержки	ČĂŠ Задержка = 3	3	3	цикл
	(Чтение)	ČĂŠ Задержка = 2	2	2	
tWBD	Команда остановки пакета для ввода в недействительное время задержки (запись)		0	0	цикл
tRQL	Команда предварительной зарядки для вывода в HIGH-Z Время задержки	ČĂŠ Задержка = 3	3	3	цикл
	(Чтение)	ČĂŠ Задержка = 2	2	2	
tWDL	Команда предварительной зарядки для ввода в недействительное время задержки (запись)		0	0	цикл
tPQL	Последний выход к времени начала автоматической предварительной зарядки (чтение)	ČĂŠ Задержка = 3	-2	-2	цикл
		ČĂŠ Задержка = 2	-1	-1	
tQMD	DQM Время задержки вывода (чтение)		2	2	цикл
tDMD	DQM Время задержки ввода (запись)		0	0	цикл
tMRD	Регистр режима Установить время задержки команды		2	2	цикл

Примечание: Количество тактов, указанное в этой таблице, является примером, основанным на значениях tCK в этой таблице и временных ограничениях из таблицы электрических характеристик переменного тока.




## УСЛОВИЯ ИСПЫТАНИЯ ПЕРЕМЕННОГО ТОКА

## Входная нагрузка



## Выходная нагрузка



## УСЛОВИЯ ИСПЫТАНИЯ ПЕРЕМЕННОГО ТОКА

Параметр	Номинальная
Уровни входного переменного тока	От 0 В до 3,0 В
Время нарастания и спада входного сигнала	1 нс
Уровень синхронизации входа	1,4 B
Уровень эталонного измерения времени выхода	1,4 B



### ФУНКЦИОНАЛЬНОЕ ОПИСАНИЕ

256-мегабайтные SDRAM представляют собой четырехбанковые DRAM, работающие при напряжении 3,3 В и включающие синхронный интерфейс (все сигналы регистрируются по положительному фронту тактового сигнала СLK). Каждый из 67 108 864-битных банков организован в виде 8192 строк по 512 столбцов по 16 бит или 8192 строк по 1024 столбца по 8 бит

Доступ к SDRAM для чтения и записи осуществляется в режиме пакетной передачи; доступ начинается в выбранном месте и продолжается в течение запрограммированного количества мест в запрограммированного последовательности. Доступ начинается с регистрации команды AC-TIVE, за которой следует команда READ или WRITE. Биты адреса, зарегистрированные одновременно с командой ACTIVE, используются для выбора банка и строки, к которым будет осуществляться доступ (ВАО и ВА1 выбирают банк, АО-А12 выбирают строку). Биты адреса АО-А9 (х8); АО-А8 (х16), зарегистрированные одновременно с командой READ или WRITE, используются для выбора начального местоположения столбца для пакетного доступа.

Перед началом нормальной работы SDRAM необходимо инициализировать. В следующих разделах приведена подробная информация об инициализации устройства, определении регистров, описании команд и работе устройства.

### Инициализация

SDRAM-память должна быть включена и инициализирована определенным образом.

256-мегабайтная SDRAM инициализируется после подачи питания на vdd и vddq (одновременно) и стабилизации тактовой частоты с CKE High.


Перед выдачей любой команды, кроме COMMAND INHIBIT или NOP, требуется задержка 100 мкс. COMMAND INHIBIT или NOP могут применяться в течение периода 200 мкс и должны продолжаться по крайней мере до конца этого периода.

После применения по крайней мере одной команды COMMAND INHIBIT или NOP, по истечении задержки 100 мкс следует применить команду PRECHARGE. Все банки должны быть предварительно заряжены. После этого все банки останутся в режиме ожидания, после чего необходимо выполнить по крайней мере два цикла AUTO REFRESH. По завершении циклов AUTO REFRESH SDRAM будет готова к программированию регистра режима.

Регистр режима должен быть загружен до применения любой операционной команды, поскольку он будет включен в неизвестном состоянии.



## ИНИЦИАЛИЗАЦИЯ И ЗАГРУЗКА РЕГИСТРА РЕЖИМА<sup>(1)</sup>




### Примечания:

- 1. Если ČŠ находится в состоянии High в момент высокого уровня тактового сигнала, все применяемые команды являются NOP.
- 2. Регистр режима может быть загружен до циклов автоматического обновления, если это необходимо.
- 3. JEDEC и РС100 определяют три тактовых сигнала.
- 4. Выходы гарантированно находятся в состоянии High-Z после выдачи команды.



## ЦИКЛ АВТОМАТИЧЕСКОГО ОБНОВЛЕНИЯ




Примечания:

1. Задержка ČĂŠ = 2, 3



### ЦИКЛ САМООБНОВЛЕНИЯ



Примечания:

1. Режим самообновления не поддерживается для класса A2 с Ta > 85  $^{\circ}$ C.



## ОПРЕДЕЛЕНИЕ РЕГИСТРА

### Регистр режима


Регистр режима используется для определения конкретного режима работы SDRAM. Это определение включает в себя выбор длины пакета, типа пакета, задержки CAS, режима работы и режима пакета записи, как показано в ОПРЕДЕЛЕНИИ РЕГИСТРА РЕЖИМА.

Регистр режима программируется с помощью команды LOAD MODE REGISTER и сохраняет сохраненную информацию до тех пор, пока он не будет запрограммирован заново или устройство не потеряет питание.

Биты регистра режима M0-M2 определяют длину пакета, M3 определяет тип пакета (последовательный или чередующийся), M4-M6 определяют задержку CAS, M7 и M8 определяют режим работы, M9 определяет режим пакета записи, а M10, M11 и M12 зарезервированы для будущего использования.

Регистр режима должен быть загружен, когда все банки находятся в режиме ожидания, и контроллер должен подождать указанное время, прежде чем инициировать последующую операцию. Нарушение любого из этих требований приведет к неопределенной работе.

### ОПРЕДЕЛЕНИЕ РЕГИСТРА РЕЖИМА





### ДЛИНА ПЕРЕДАЧИ

Доступ к SDRAM для чтения и записи осуществляется в режиме пакетной передачи данных, причем длина пакета может программироваться, как показано в ОПРЕДЕЛЕНИИ РЕГИСТРА РЕЖИМА. Длина пакета определяет максимальное количество ячеек столбца, к которым можно получить доступ для данной команды ЧТЕНИЯ или ЗАПИСИ. Длина пакета 1, 2, 4 или 8 ячеек доступна как для последовательного, так и для чередующегося типа пакетов, а для последовательного типа доступен пакет полной страницы. Пакет полной страницы используется в сочетании с командой BURST TERMINATE для генерации пакетов произвольной длины.

Зарезервированные состояния не должны использоваться, так как это может привести к неизвестной операции или несовместимости с будущими версиями.

При выдаче команды READ или WRITE фактически выбирается блок столбцов, равный длине пакета. Все обращения к этому пакету происходят внутри этого блока, что означает

что пакет будет завершен в пределах блока, если будет достигнута граница. Блок однозначно выбирается A1-A8 (x16) или A1-A9 (x8), когда длина пакета установлена на два; A2-A8 (x16) или A2-A9 (x8), когда длина пакета установлена на четыре; и A3-A8 (x16) или A3-A9 (x8), когда длина пакета установлена на восемь. Остальные (младшие) биты адреса используются для выбора начального местоположения внутри блока. Полные страницы пакета завершаются внутри страницы, если достигнута граница.

### Тип пакета

Доступы в пределах данного пакета могут быть запрограммированы как последовательные или чередующиеся; это называется типом пакета и выбирается с помощью бита M3.

Порядок доступа в пределах пакета определяется длиной пакета, типом пакета и начальным адресом столбца, как показано в таблице ОПРЕДЕЛЕНИЕ ПАКЕТА.

### ОПРЕДЕЛЕНИЕ ПОТОКА

Серия	Начальная колонка		онка	Порядок доступа в рамках пакета		
Длина	Адрес			Тип = Последовательный	Тип = чередующийся	
			A 0			
2			0	0-1	0	
			1	1-0	1-0	
		A1	A 0			
		0	0	0-1-2-3	0-1-2-3	
4		0	1	1-2-3-0	1-0-3-2	
		1	0	2-3-0-1	2-3-0-1	
		1	1	3-0-1-2	3-2-1-0	
	A 2	A 1	A 0			
	0	0	0	01-2-34-56-7	0-1-2-3-4-5-6-7	
	0	0	1	1-2-34-56-7-0	1-0-3-2-5-4-7-6	
	0	1	0	23456701	2-3-0-1-6-7-4-5	
8	0	1	1	34567-0-1-2	3-2-1-0-7-6-5-4	
	1	0	0	456-7-01-2-3	456-7-0-1-2-3	
	1	0	1	567-01-234	547-6-1-0-3-2	
	1	1	0	6701-2345	67-4-5-2-3-0-1	
	1	1	1	701-23456	7-6-5-4-3-2-1-0	
страница А	= A0-A8 (x16) r 0-A9 (x8) (расположение			Cn, Cn+1, Cn+2Cn + 3, Cn + 4 Cn-1, Cn	Не поддерживается	



### Задержка CAS

Задержка CAS — это задержка в тактовых циклах между регистрацией команды READ и доступностью первого фрагмента выходных данных. Задержку можно установить на два или три тактовых цикла.

Если команда READ регистрируется на фронте тактового импульса n, а задержка составляет тактовых импульсов, данные будут доступны на фронте тактового импульса n + m. DQ начнут работать в результате фронта тактового импульса на один цикл раньше (n + m - 1), и при условии соблюдения соответствующих времен доступа данные будут действительны на фронте тактового импульса n+m. Например, предположим, что время тактового цикла таково, что все соответствующие времена доступа соблюдены. Если команда READ зарегистрирована в момент T0, а задержка запрограммирована на два тактовых импульса, DQ начнут работу после Т1, и данные будут действительны к моменту Т2, как показано на диаграммах задержки CAS. В таблице допустимых рабочих частот указаны рабочие частоты, при которых можно использовать каждую настройку задержки CAS.

Зарезервированные состояния не должны использоваться, так как это может привести к неизвестным операциям или несовместимости с будущими версиями.

### Режим работы

Нормальный режим работы выбирается путем установки М7 и М8 в ноль; другие комбинации значений М7 и М8 зарезервированы для будущего использования и/или тестовых режимов. Запрограммированная длина пакета применяется как к пакетам ЧТЕНИЯ, так и к пакетам ЗАПИСИ.

Тестовые режимы и зарезервированные состояния не должны использоваться, так как это может привести к неизвестной работе или несовместимости с будущими версиями.

### Режим пакетной записи


Когда М9 = 0, длина пакета, запрограммированная через М0-М2, применяется как к пакетам ЧТЕНИЯ, так и к пакетам ЗАПИСИ; когда М9 = 1, запрограммированная длина пакета применяется к пакетам ЧТЕНИЯ, но доступ к записи осуществляется по одному адресу (без пакетов).

### Задержка CAS

### Допустимая рабочая частота (МГц)

Скорость	Задержка CAS = 2	Задержка CAS = 3		
-6	100	166		
-7	133	143		

## ЗАДЕРЖКА CAS





### РАБОТА ЧИПА АКТИВАЦИЯ

### БАНКА/РЯДА


Прежде чем можно будет отправить команду READ или WRITE в банк SDRAM, необходимо «открыть» строку в этом банке. Это осуществляется с помощью команды ACTIVE, которая выбирает как банк, так и строку, которые необходимо активировать (см. раздел «Активация определенной строки в определенном банке»).

После открытия строки (выдачи команды ACTIVE) для этой строки может быть выдана команда READ или WRITE в соответствии со спецификацией ксс. Минимальное значение ксс следует разделить на период тактового генератора и округлить до ближайшего целого числа, чтобы определить самый ранний фронт тактового генератора после команды ACTIVE, на котором может быть введена команда READ или WRITE. Например, спецификация ксс 15 нс с тактовой частотой 143 МГц (период 7 нс) дает 2,14 тактовых цикла, округленного до 3. Это отражено в следующем примере, который охватывает любой случай, когда 2 &It; [ксс (МІN)лск] ≤ 3. (Та же процедура используется для преобразования других предельных значений спецификации из единиц времени в тактовые циклы).


Следующая команда ACTIVE для другой строки в том же банке может быть выдана только после того, как предыдущая активная строка была «закрыта» (предварительно загружена). Минимальный интервал времени между последовательными командами ACTIVE для одного и того же банка определяется якс.

Последующая команда ACTIVE для другого банка может быть выдана во время доступа к первому банку, что приводит к сокращению общих затрат на доступ к строкам. Минимальный временной интервал между последовательными командами ACTIVE для разных банков определяется IRRD.

### АКТИВАЦИЯ КОНКРЕТНОЙ СТРОКИ В КОНКРЕТНОМ БАНКЕ



### ПРИМЕР: BCTPEЧA TRCD (МИН), КОГДА 2 &™; [TRCD (МИН)/TCK] ≤ 3





#### **ЧТЕНИЕ**

Чтение пакетами инициируется командой READ, как показано на схеме READ COMMAND.

Начальная колонка и адреса банков указываются в команде READ, а автоматическая предварительная зарядка для данного пакетного доступа включается или отключается. Если автоматическая предварительная зарядка включена, строка, к которой осуществляется доступ, предварительно заряжается по завершении пакетного доступа. Для общих команд READ, используемых в следующих иллюстрациях, автоматическая предварительная зарядка отключена.

Во время пакетов READ действительный элемент вывода данных из начального адреса столбца будет доступен после задержки CAS после команды READ. Каждый последующий элемент вывода данных будет действителен к следующему положительному фронту тактового сигнала. Диаграмма задержки CAS показывает общие временные характеристики для каждого возможного значения задержки CAS.


По завершении пакета, при условии, что не было инициировано никаких других команд, DQ перейдут в состояние High-Z. Пакет полной страницы будет продолжаться до тех пор, пока не будет прерван. (В конце страницы он перейдет к столбцу 0 и продолжится.)

Данные из любого пакета READ могут быть усечены последующей командой READ, а за данными из пакета READ фиксированной длины могут сразу следовать данные из команды READ. В любом случае может поддерживаться непрерывный поток данных. Первый элемент данных из ноого пакета следует либо за последним элементом завершенного пакета, либо за последним желаемым элементом данных из более длинного пакета, который усекается.

Новая команда READ должна быть выдана за x циклов до фронта тактового импульса, при котором последний желаемый элемент данных является действительным, где x равно задержке CAS минус один. Это показано в последовательных пакетах READ для задержек CAS равных двум и трем; элемент данных n+3 является либо последним из пакета из четырех, либо последним желаемым из более длинного пакета.256-мегабайтная SDRAM использует конвейерную архитектуру и поэтому не требует правила 2n, связанного с архитектурой предварительной выборки. Команда READ может быть инициирована в любом тактовом цикле, следующем за предыдущей командой READ. Полностью скоростной произвольный доступ для чтения может быть выполнен к одному и тому же банку, как показано в разделе «Произвольный доступ для чтения», или каждый последующий READ может быть выполнен к другому банку.

Данные из любого пакета READ могут быть усечены последующей командой WRITE, а за данными из пакета READ фиксированной длины могут сразу следовать данные из команды WRITE (с учетом ограничений по обороту шины). Пакет WRITE может быть инициирован по фронту тактового импульса, следующего сразу за последним (или последним желаемым) элементом данных из пакета READ, при условии, что можно избежать конфликта ввода-вывода. В данной конструкции системы может возникнуть вероятность того, что устройство, управляющее входными данными, перейдет в состояние Low-Z до того, как SDRAM DQs перейдет в состояние High-Z. В этом случае между последними прочитанными данными и командой WRITE должна произойти задержка как минимум в один цикл.

### КОМАНДА READ



Примечание: А9 не имеет значения для х16.

Вход DQM используется для предотвращения конфликтов ввода-вывода, как показано на рисунках RW1 и RW2. Сигнал DQM должен быть установлен (HIGH) как минимум за три тактовых цикла до команды WRITE (задержка DQM составляет два тактовых цикла для выходных буферов), чтобы подавить вывод данных из READ. После регистрации команды WRITE сигналы DQ перейдут в состояние High-Z (или останутся в состоянии High-Z) независимо от состояния сигнала DQM, при условии, что DQM был активен на тактовом импульсе непосредственно перед командой WRITE, которая прервала команду READ. В противном случае вторая команда WRITE будет недействительной. Например, если DQM был LOW во время Т4 на рисунке RW2, то WRITE в Т5 и Т7 будут действительными, а WRITE в Т6 будет недействительными.

Сигнал DQM должен быть снят до команды WRITE (задержка DQM составляет ноль тактов для входных буферов), чтобы гарантировать, что записанные данные не будут замаскированы.

За пакетом READ фиксированной длины может следовать или быть усечен командой PRECHARGE для того же банка (при условии, что автоматическая предварительная зарядка не была активирована), а пакет полной страницы может быть усечен командой PRECHARGE для того же банка.Команда PRECHARGE должна быть выдана за х циклов до фронта тактового импульса, при котором последний желаемый элемент данных является действительным, где х равно задержке CAS минус один. Это показано в READ to PRECHARGE.

## IS42S83200J, IS42S16160J IS45S83200J, IS45S16160J




диаграмма для каждого возможного задержки CAS; элемент данных n+3 является либо последним из серии из четырех, либо последним желаемым из более длинной серии. После команды PRECHARGE последующая команда для того же банка не может быть выдана до тех пор, пока не будет достигнуто  $\mbox{\ нг}$ . Обратите внимание, что часть времени предварительной зарядки строки скрыта во время доступа к последнему элементу (элементам) данных.

В случае выполнения пакета фиксированной длины до конца, команда PRECHARGE, выданная в оптимальное время (как описано выше), обеспечивает ту же операцию, которая была бы результатом того же пакета фиксированной длины с автоматической предварительной зарядкой. Недостатком команды PRE-CHARGE является то, что для ее выдачи необходимо, чтобы шины команд и адресов были доступны в соответствующий момент времени; преимуществом команды PRECHARGE является то, что ее можно использовать для усечения пакетов фиксированной длины или пакетов полной страницы.


Полностраничные пакеты READ могут быть усечены с помощью команды BURST TERMINATE, а пакеты READ фиксированной длины могут быть усечены с помощью команды BURST TERMINATE, при условии, что автоматическая предварительная зарядка не была активирована.Команда BURST TERMINATE должна быть выдана за x циклов до фронта тактового импульса, при котором последний желаемый элемент данных является действительным, где x равно задержке CAS минус один. Это показано на диаграмме READ Burst Termination для каждой возможной задержки CAS; элемент данных n+3 является последним желаемым элементом данных более длинного пакета.



## RW1 — ЧТЕНИЕ для ЗАПИСИ




## RW2 - ЧТЕНИЕ для ЗАПИСИ






## ПОСЛЕДОВАТЕЛЬНЫЕ ЧТЕНИЯ






## СЛУЧАЙНЫЙ ЧТЕНИЕ ДОСТУП






### ПРЕРЫВАНИЕ ЧТЕНИЯ ПОРТАНЦИИ





## ЧЕРЕДОВАНИЕ ДОСТУПА К ЧИТКЕ БАНКА




## Примечания:

- 1) Задержка ČÅŠ = 2, длина пакета = 4
- 2) x16: A9, A11 и A12 = «Неважно» x8: A11 и A12 = «Неважно»



### ЧТЕНИЕ — ПОЛНЫЙ ПУЛЬС




### Примечания

- 1) Задержка ČÅŠ = 2, длина пакета = полная страница
- 2) x16: A9, A11 и A12 = «Неважно» x8: A11 и A12 = «Неважно»
- 3) х8: Каждая строка имеет 1024 ячейки.




## **ЧТЕНИЕ** — ОПЕРАЦИЯ DQM



- 1) Задержка ČĂŠ = 2, длина пакета = 4
- 2) x16: A9, A11 и A12 = «Неважно» x8: A11 и A12 = «Неважно»



## ЧТЕНИЕ до ПРЕДВАРИТЕЛЬНОЙ ЗАРЯДКИ






#### **WRITES**

Всплески WRITE инициируются командой WRITE, как показано на диаграмме команды WRITE.

#### **КОМАНДА WRITE**



Примечание: А9 не имеет значения для х16.

Начальная колонка и адреса банка указываются с помощью команды WRITE, а автоматическая предварительная зарядка для данного доступа включается или отключается. Если автоматическая предварительная зарядка включена, строка, к которой осуществляется доступ, предварительно заряжается по завершении пакета. Для общих команд WRITE, используемых в следующих иллюстрациях, автоматическая предварительная зарядка отключена.

Во время пакетов WRITE первый действительный элемент входящих данных будет регистрироваться одновременно с командой WRITE. Последующие элементы данных будут регистрироваться на каждом последующем положительном фронте тактового сигнала. По завершении пакета фиксированной длины, при условии, что не было инициировано никаких других команд, DQs останутся в состоянии High-Z, и любые дополнительные входные данные будут игнорироваться (см. WRITE Burst). Полная страница будет продолжаться до тех пор, пока не будет завершена. (В конце страницы она перейдет в столбец 0 и продолжится.)

Данные для любого пакета WRITE могут быть усечены последующей командой WRITE, а за данными для пакета WRITE фиксированной длины могут сразу следовать данные для команды WRITE. Новая команда WRITE может быть выдана на любом тактовом импульсе, следующем за предыдущей командой WRITE, и данные, предоставленные одновременно с новой командой, применяются к новой команде.

Пример показан на диаграмме WRITE to WRITE. Данные n+1 являются либо последними из двух последовательных, либо последними желаемыми из более длинной последовательности. SDRAM объемом 256 Мб использует конвейерную архитектуру и поэтому не требует правила 2n, связанного с архитектурой предварительной выборки. Команда WRITE может быть инициирована в любом тактовом цикле, следующем за предыдущей командой WRITE. Полностью скоростной произвольный доступ на запись в пределах страницы может выполняться в один и тот же банк, как показано в циклах произвольной записи, или каждая последующая команда WRITE может выполняться в другой банк.

Данные для любого пакета WRITE могут быть усечены последующей командой READ, а за данными для пакета WRITE фиксированной длины может сразу следовать последующая команда READ. После регистрации команды READ входные данные будут игнорироваться, а команды WRITE не будут выполняться. Пример показан в разделе «WRITE to READ». Данные n

+ 1 является либо последним из пакета из двух, либо последним желаемым из более длинного пакета.


За данными для пакета WRITE фиксированной длины может следовать или быть усечен командой PRECHARGE для того же банка (при условии, что автоматическая предварительная зарядка не была активирована), а пакет WRITE полной страницы может быть усечен командой PRECHARGE для того же банка. Команда PRECHARGE должна быть выдана tDPL после фронта тактового импульса, на котором регистрируется последний желаемый элемент входных данных. Режим автоматической предварительной зарядки требует tDPL не менее одного тактового импульса плюс время, независимо от частоты. Кроме того, при усечении пакета WRITE сигнал DQM должен использоваться для маскирования входных данных для фронта тактового импульса, предшествующего команде PRECHARGE, и фронта тактового импульса, совпадающего с командой PRECHARGE. Пример показан на диаграмме WRITE to PRE-CHARGE. Данные n+1 являются либо последними из пакета из двух, либо последними желаемыми из более длинного пакета. После команды PRECHARGE последующая команда для того же банка не может быть выдана до тех пор, пока не будет достигнуто tRP.

В случае выполнения пакета фиксированной длины до конца, команда PRECHARGE, выданная в оптимальное время (как описано выше), обеспечивает ту же операцию, которая была бы результатом того же пакета фиксированной длины с автоматической предварительной зарядкой.Недостатком команды PRECHARGE является то, что для ее выдачи необходимо, чтобы шины команд и адресов были доступны в соответствующий момент времени; преимуществом команды PRECHARGE является то, что ее можно использовать для усечения пакетов фиксированной длины или пакетов полной страницы.


Бурсты WRITE фиксированной длины или полной страницы могут быть усечены с помощью команды BURST TERMINATE. При усечении бурста WRITE входные данные, приложенные одновременно с командой BURST TERMINATE, будут игнорироваться. Последними записанными данными (при условии, что DQM в этот момент находится в состоянии LOW) будут входные данные, примененные за один такт до команды BURST TERMINATE. Это показано в разделе «Прерывание пакета WRITE», где данные п являются последним желаемым элементом данных более длинного пакета.




#### **WRITE BURST**



## **ЗАПИСЫВАЙТЕ**




## СЛУЧАЙНЫЕ ЦИКЛЫ ЗАПИСИ






### ЗАПИСЬ В ЧТЕНИЕ




### WP1 — ЗАПИСЬ В PRECHARGE






### WP2 - ЗАПИСЬ В PRECHARGE




### WRITE Прерывание пакета






## WRITE - ПОЛНЫЙ ПАУЗА СТРАНИЦЫ



- 1) Длина пакета = полная страница
- 2) x16: A9, A11 и A12 = «Неважно» x8: A11 и A12 = «Неважно»




### ЗАПИСЬ — ОПЕРАЦИЯ DQM



- 1) Длина пакета = 4
- 2) x16: A9, A11 и A12 = «Неважно» x8: A11 и A12 = «Неважно»



## ЧЕРЕДУЮЩИЕСЯ ДОСТУПЫ К ЗАПИСИ В БАНК



- 1) Длина пакета = 4
- 2) x16: A9, A11 и A12 = «Неважно» x8: A11 и A12 = «Неважно»



#### ПРИОСТАНОВКА ТАКТА


Режим приостановки тактовой частоты возникает, когда выполняется доступ к столбцу/пакетная передача данных и СКЕ регистрируется как LOW. В режиме приостановки тактовой частоты внутренний такт отключается, «замораживая» синхронную логику.

Для каждого положительного фронта тактового генератора, на котором СКЕ регистрируется как LOW, следующий внутренний положительный фронт тактового генератора приостанавливается. Любая команда или данные, присутствующие на входных контактах в момент


Приостановленный внутренний такт игнорируется; любые данные, присутствующие на выводах DQ, остаются неизменными; счетчики пакетов не инкрементируются, пока такт приостановлен. (См. следующие примеры.)

Режим приостановки тактового генератора завершается регистрацией СКЕ HIGH; внутренний тактовый генератор и связанные с ним операции возобновляются на следующем положительном фронте тактового генератора.

# Приостановка тактового генератора во время пакетной




#### Приостановка тактовой частоты во время пакета READ





## РЕЖИМ ПРИОСТАНОВКИ ЧАСОВ



- 1) Задержка ČĂŠ = 3, длина пакета = 2, автоматическая предварительная зарядка отключена.
- 2) X16: A9, A11 и A12 = «Неважно» X8: A11 и A12 = «Неважно»



### ПРЕДВАРИТЕЛЬНАЯ ЗАРЯДКА


Команда PRECHARGE (см. рисунок) используется для деактивации открытой строки в определенном банке или открытой строки во всех банках. Банк (банки) будет доступен для последующего доступа к строке через определенное время (квр) после выдачи команды PRECHARGE. Вход A10 определяет, следует ли выполнить предварительную зарядку одного или всех банков, и в случае, когда предварительная зарядка выполняется только для одного банка, входы ВАО, ВА1 выбирают банк. Когда предварительная зарядка выполняется для всех банков, входы ВАО, ВА1 рассматриваются как «неважные». После выполнения предварительной зарядки банк находится в состоянии простоя и должен быть активирован перед выдачей любой команды READ или WRITE для этого банка.

#### **ВЫКЛЮЧЕНИЕ**


Отключение питания происходит, если СКЕ регистрируется как LOW одновременно с NOP или СОММАND INHIBIT, когда нет никаких обращений. Если отключение питания происходит, когда все банки находятся в режиме ожидания, этот режим называется отключением питания с предварительной зарядкой; если отключение питания происходит, когда в любом из банков активен ряд, этот режим называется активным отключением питания. При входе в режим отключения питания входные и выходные буферы, за исключением СКЕ, деактивируются для максимальной экономии энергии в режиме ожидания. Устройство не может оставаться в режиме отключения питания дольше, чем период обновления (64 мс), поскольку в этом режиме операции обновления не выполняются.

Выход из режима отключения питания осуществляется путем регистрации NOP или COMMAND INHIBIT и CKE HIGH на желаемом фронте тактового импульса (соответствующем tcks). См. рисунок ниже.

#### Команда PRECHARGE




### **ВЫКЛЮЧЕНИЕ**





### ЦИКЛ РЕЖИМА ВЫКЛЮЧЕНИЯ





### ЧТЕНИЕ ПОРТОВОЙ ПЕРЕДАЧИ/ОДНОКРАТНАЯ ЗАПИСЬ

Режим пакетного чтения/одиночной записи включается путем программирования бита режима пакетной записи (М9) в регистре режимов в логическое состояние 1. В этом режиме все команды WRITE приводят к доступу к одной ячейке столбца (пакет из одного), независимо от запрограммированной длины пакета. Команды READ обращаются к столбцам в соответствии с запрограммированной длиной и последовательностью пакета, как и в нормальном режиме работы (М9

### СОВМЕСТНАЯ АВТОМАТИЧЕСКАЯ ПРЕДВАРИТЕЛЬНАЯ ЗАРЯД


Команда доступа (READ или WRITE) к другому банку во время выполнения команды доступа с включенной функцией автоматической предварительной зарядки не допускается SDRAM, за исключением случаев, когда SDRAM поддерживает функцию CONCURRENT AUTO PRECHARGE. SDRAM

SDRAM поддерживают функцию CONCURRENT AUTO PRECHARGE. Ниже определены четыре случая, в которых происходит CONCURRENT AUTO PRECHARGE.


#### Чтение с автоподзарядкой

- Прерывание READ (с автопрезарядом или без него): READ в банк м прервет READ в банк n, задержка CAS позже. PRECHARGE в банк n начнется, когда READ в банк m будет зарегистрирован.
- 2. Прерывание командой WRITE (с автозарядкой или без нее): команда WRITE в банк m прерывает команду READ в банк n при регистрации. Для предотвращения конфликта шин следует использовать DQM за три тактовых цикла до команды WRITE. PRECHARGE в банк n начнется после регистрации команды WRITE в банк m.

#### READ с автопрезарядом, прерванная командой READ



#### ЧТЕНИЕ с автозарядкой, прерванной записью







#### ЗАПИСЬ с автоматической предварительной зарядкой

- 3. Прерывание READ (с автозарядкой или без нее): READ в банк m прерывает WRITE в банк n при регистрации, а данные появляются позже (задержка CAS). Предварительная зарядка банка n начнется после достижения юрь, где юрь начинается при регистрации чтения банка m. Последнее действительное записывание в банк n будет зарегистрировано за один такт до чтения банка m.
- 4. Прерывание операцией WRITE (с автозарядкой или без нее): операция AWRITE в банк m прерывает операцию WRITE в банк n при регистрации. Операция PRECHARGE в банк n начинается после достижения tDPL, где tDPL начинается при регистрации операции WRITE в банк m. Последними действительными данными, записанными в банк n, будут данные, зарегистрированные за один такт до операции WRITE в банк m.

### WRITE с автопрезарядом, прерванная READ




## ЗАПИСЬ С автозарядкой, прерванной ЗАПИСЬЮ






## ЧТЕНИЕ С АВТОМАТИЧЕСКОЙ ПРЕДВАРИТЕЛЬНОЙ



- 1) Задержка ČÅŠ = 2, длина пакета = 4
- 2) x16: A9, A11 и A12 = «Неважно» x8: A11 и A12 = «Неважно»




## ЧТЕНИЕ БЕЗ АВТОМАТИЧЕСКОЙ ПРЕДВАРИТЕЛЬНОЙ ЗАРЯ



- 1) Задержка ČÅŠ = 2, длина пакета = 4
- 2) x16: A9, A11, A12 = «Неважно» x8: A11 и A12 = «Неважно»




## ОДНОКРАТНОЕ ЧТЕНИЕ С АВТОМАТИЧЕСКОЙ ПРЕДВАРИТЕЛЬНО



- 1) Задержка ČÅŠ = 2, длина пакета = 1
- 2) x16: A9, A11 и A12 = «Неважно» x8: A11 и A12 = «Неважно»




## ОДНОКРАТНОЕ ЧТЕНИЕ БЕЗ АВТОМАТИЧЕСКОЙ ПРЕДВАРИТЕЛЬНОЙ ЗАР



- 1) Задержка ČÅŠ = 2, длина пакета = 1
- 2) x16: A9, A11 и A12 = «Неважно» x8: A11 и A12 = «Неважно»




## ЗАПИСЬ — С АВТОМАТИЧЕСКОЙ ПРЕДВАРИТЕЛЬНОЙ ЗАР



- 1) Длина пакета = 4
- 2) x16: A9, A11 и A12 = «Неважно» x8: A11 и A12 = «Неважно»




## ЗАПИСЬ — БЕЗ АВТОМАТИЧЕСКОЙ ПРЕДВАРИТЕЛЬНОЙ ЗАРЯДКИ



- Длина пакета = 4
- 2) x16: A9, A11 и A12 = «Неважно» x8: A11 и A12 = «Неважно»
- 3) tras не должно нарушаться.




### ОДНОКРАТНАЯ ЗАПИСЬ С АВТОМАТИЧЕСКОЙ ПРЕДВАРИТЕЛЬНОЙ З



- 1) Длина пакета = 1
- 2) x16: A9, A11 и A12 = «Неважно» x8: A11 и A12 = «Неважно»



## ОДНОКРАТНАЯ ЗАПИСЬ — БЕЗ АВТОМАТИЧЕСКОЙ ПРЕДВАРИТЕЛЬНОЙ ЗАРЯДКИ



- Длина пакета = 1
- 2) x16: A9, A11 и A12 = «Неважно» x8: A11 и A12 = «Неважно»
- 3) tras не должно нарушаться.



## ИНФОРМАЦИЯ ДЛЯ ЗАКАЗА - VDD = 3,3 B

Коммерческий диапазон: от 0 °C до +70 °C

Частота	Скорость (нс)	Номер заказа	Упаковка
166 МГц	6	IS42S83200J-6TL	54-контактный TSOPII, без свинца
143 МГц	7		54-контактный TSOPII,
			безсвинцовый 54-контактный
			BGA, безсвинцовый
Частота	Скорость (нс)	Номер заказа	Корпус
166 МГц	6		54-контактный TSOPII,
			безсвинцовый 54-контактный
			BGA, безсвинцовый
143 МГц	7		54-контактный TSOPII,
			безсвинцовый 54-контактный
			BGA, безсвинцовый

### Промышленный диапазон: от -40 °C до +85 °C

Частота	Скорость (нс)	Номер заказа	Корпус
166 МГц	6	IS42S83200J-6TLI	54-контактный TSOPII, без свинца
143 МГц	7		54-контактный TSOPII, без свинца
			54-контактный BGA, без свинца

Частота	Скорость (нс)	Номер заказа	Корпус
166 МГц	6		54-контактный TSOPII,
			безсвинцовый 54-контактный
			BGA, безсвинцовый
143 МГц	7		54-контактный TSOPII, безсвинцовый 54-контактный BGA, безсвинцовый
		IS42S16160J-7BI	54-контактный BGA



## Автомобильный диапазон A1: от -40 °C до +85 °C

Частота	Скорость (нс)	Номер заказа	Корпус
166 МГц	6		54-контактный TSOPII, лигамент Alloy42 с матовым покрытием Sn 54- контактный BGA, шарики SnAgCu
143 МГц	7	IS45S83200J-7TLA1 IS45S83200J-7CTLA1 IS45S83200J-7BLA1	54-контактный TSOPII, лидфрейм из сплава 42 с матовым покрытием Sn 54-контактный TSOPII, лидфрейм из Cu с матовым покрытием Sn 54-контактный BGA, шарики SnAgCu

Частота	Скорость (нс)	Номер заказа	Корпус
166 МГц	6		54-контактный TSOPII, лигамент Alloy42 с матовым покрытием Sn 54- контактный BGA, шарики SnAgCu
143 МГц	7	IS45S16160J-7TLA1 IS45S16160J-7CTLA1 IS45S16160J-7BLA1	54-контактный TSOPII, лидфрейм из сплава 42 с матовым покрытием Sn 54-контактный TSOPII, лидфрейм из Cu с матовым покрытием Sn 54-шариковый BGA, шарики SnAgCu

## Автомобильный диапазон A2: от -40 °C до +105 °C

Частота	Скорость (нс)	Номер заказа	Корпус
143 МГц	7	_	54-контактный TSOPII, лигаментная рамка Alloy42 с матовым покрытием
			Sn 54-контактный TSOPII, медная рамка с матовым покрытием Sn

Частота	Скорость (нс)	Номер заказа	Корпус
166 МГц	6	IS45S16160J-6TLA2	54-контактный TSOPII, лигатурная рамка Alloy42 с матовым покрытием Sn
			54-контактный TSOPII, лидфрейм Cu с матовым покрытием Sn 54-
			шариковый BGA, шарики SnAgCu
143 МГц	7	IS45S16160J-7TLA2	54-контактный TSOPII, лигамент Alloy42 с матовым покрытием Sn
			54-контактный TSOPII, лидфрейм из меди с матовым покрытием из
			олова 54-шариковый BGA, шарики из олова-серебра-меди

- 1. Обратитесь в ISSI для получения поддержки по деталям с выводами и медными выводными рамками.
- 2. Номера деталей с буквой «L» обозначают бессвинцовые детали, соответствующие требованиям RoHS.



