Fetch	Decode	Allocation	Issue	Execute	Commit
4 Estágios - Branch + Fetch - Cálculo end Acesso a mem - Align	1 Estágio - Decodificação	3 Estágios - Register Rename - Data ready info - Data write	3 Estágios - Wakeup - Select - Drive	2 Estágios - Execute - Write regs	1 Estágio - Reorder e Commit
4 Ciclos base +10 se L1i miss +50 se L2 miss +100 se L3 miss Configurações:	1 Ciclo base	1 Ciclo base (2 executam junto com Issue)	3 Ciclos base +#Ex, se dep.	2 Ciclos base +10 se L1d miss +50 se L2 miss +100 se L3 miss	1 Ciclo base
# instruções # bits gshare Acesso a Memória			Donandânoiae	Pyroce	Branch Prediction
Caso haja acesso a memória, ciclos extras serão contados e próxima instruções também respeitaram esse ciclos.			Dependências Dependências de dados e disponibilidade de recursos são respeitados.	Bypass No ciclo em que se faz writeback, o dado está disponível para a próxima instrução. Acesso a Memória São ordenados, misses de escrita e leitura geram misses.	Caso haja erro na predição, a próxima instrução executa no ciclo seguinte, ao do commit.