# آزمایشگاه معماری کامپیوتر پردازنده ARM

محمد سعادتی (۱۰ ۱۹۸۴) سید محمد امین اطیابی (۸۱۰۱۹۸۵۹)

# فاز اول: پیاده سازی پردازنده ARM

در این فاز به پیاده سازی حالت ساده پردازنده ARM می پردازیم. ماژول های خاص استفاده شده برای عملکرد این فاز به شرح زیر می باشد:

۱- Hazard detection به منظور رفع مخاطره های داده ای


۲- ماژول حافظه با قابلیت read و write

بقیه ماژول ها با توجه عملکرد ویژه این پردازنده ، صرفا برای همین پردازنده پیاده سازی شده اند.


## قسمت اول آزمایش ARM: (جلسه اول)

#### ماژول IF

در ماژول IF از حافظه دستور، دستورات خوانده می شوند و برای decode شدن به ماژول ID می رود. مقدار PC با توجه به branch بودن یا نبودن آخرین دستور خوانده شده ، برابر مقداری که PC می شود.



IF block diagram | Figure



۲ Figure وضعیت پردازنده در پایان پیاده سازی قسمت اول




Figure حرکت موج گونه PC

مشاهده می شود که پایپ لاین به درستی عمل می کند.

## قسمت دوم آزمایش ARM: (جلسه دوم)

#### ماژول ID

در ماژول ID دستورات ارسال شده از مرحله IF تحلیل می شود و سیگنال های کنترلی مربوط به آن ایجاد می شود. مقدار های ریجتسر مقصد در مرحله WB و سایر رجیستر های مورد نیاز در این بخش مشخص می شود.


دستور ها در پردازنده ARM به سه دسته کلی

- Arithmetic (محاسباتی)
  - Memory (حافظه)
    - Branch •


تقسیم بندی می شود که براساس این تقسیم بندی ، ControlUnit پیاده سازی شده است که جزئیات پیاده سازی آن در فایل ControlUnit.v قابل مشاهده است.

در شبیه سازی عملکرد این بخش فرض می کنیم که هیچ وقت hazard رخ نمی دهد (در غیر این صورت برای پیاده سازی ماژول hazard نیاز داریم که هر دو ماژول ID و EXE بطور کامل پیاده سازی شده باشد که فعلا هر دوی این ماژول ها را بطور کامل در اختیار نداریم). از آنجایی که پردازنده در این قسمت صرفا

دستور های متناظر برای اجرای هر دستور را تولید می کند، پس چنین فرضی در عملکرد پردازنده اختلالی ایجاد نمی کند.



ID block diagram & Figure




۵ Figure وضعیت پردازنده در پایان پیاده سازی قسمت دوم

## قسمت سوم آزمایش ARM: (جلسه سوم)

#### ماژول EXE

ماژول EXE از Val2 Generator ، ALU تشکیل شده است. پیاده سازی اک ALU همانند پیاده سازی ای است که در MIPS صورت گرفته است و تفاوت خاصی ندارد. مقدر بیت های رجیستر state توسط می مشخص می شود. ماژول Val2 Generator به منظور نحوه انتخاب دومین ورودی ماژول ALU عمل می کند.




EXE block diagram? Figure

## قسمت چهارم آزمایش ARM: (جلسه چهارم)

### ماژول MEM


SRAM ماژول MEM در واقع همان حافظه ما می باشد. در فاز های بعدی حافظه با SRAM و سپس به SRAM همراه با SRAM تبدیل خواهد شد.



MEM block diagram v Figure

#### ماژول WB

ماژول WB مقدار نهایی برای نوشتن در RegisterFile را تعیین می کند.



WB block diagram∧ Figure

#### تست عملكرد پردازنده نهايي




Figure و پردازنده نهایی Figure



وضعیت نهایی رجیستر ها Figure 10

با توجه نتایج بدست آمده تعداد clock-cycle ها برابر است با : ۳۰۸ کلاک

Flow Summary	
Flow Status	Successful - Mon Apr 25 18:30:31 2022
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	arm
Top-level Entity Name	arm
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	6,005 / 33,216 ( 18 % )
Total combinational functions	3,479 / 33,216 ( 10 % )
Dedicated logic registers	4,497 / 33,216 ( 14 % )
Total registers	4497
Total pins	418 / 475 ( 88 % )
Total virtual pins	0
Total memory bits	201,760 / 483,840 ( 42 % )
Embedded Multiplier 9-bit elements	0 / 70 ( 0 % )
Total PLLs	0 / 4 ( 0 % )

ARM اا نتیجه سنتز پردازنده Figure

#### محاسبه زمان اجرا برنامه:

برای محاسبه زمان اجرا برنامه، تعداد سیکل هایی که برنامه طول می کشد تا اجرا شود را در اندازه هر کلاک ( ما از کلاک ۵۰ مگاهر تز استفاده می کنیم) ضرب می کنیم.

#### محاسبه CPI:

برای محاسبه CPI تعداد کلاک که برنامه طول کشیده تا اجرا شود را تقسیم بر تعداد دستورات یعنی ۴۶ می کنیم.

$$\mathbf{CPI} = \mathbf{Clock} \ \mathbf{per} \ \mathbf{Instruction} = \frac{clocks}{instruction}$$

Compilation Report							
Total Logic Elements	6005						
Total Combinational functions	3479						
Dedicated Logic registers	4497						
زمان اجرا برنامه	0.00616 sec						
CPI	6.695						

## مشکلات هنگام کد نویسی در فاز اول:

۱- گزاره های if, else برای کامپایل شدن در کوارتز ، باید حتما دارای بلاک begin end باشند.

۲- اگر سیگنالی در بلاک always وجود داشته باشد اما از آن استفاده نشود ، مانند سیگنال rst ای که به عنوان sensitivity list در بلاک sensitivity list وجود دارد اما در بدنه بلاک sensitivity list از آن استفاده نشده است، باید حتما در یک گزاره شرطی استفاده شوند بطور مثال برای rst به شکل زیر می توانیم انجام دهیم:

#### If (rst) begin end

مشاهده می شود در این حالت سیگنال rst هم حضور دارد و هم تاثیری بر مقادیر موجود ندارد. در واقع در صورت فعال بودن این سیگنال اتفاق خاصی و تغییری بر سایر متغییر ها رخ نمی دهد و از طرفی این سیگنال بلا استفاده نیز نیست.

۳- برای به رسیدن به جواب در سنتز کوارتز، ممکن signal tap موجود در signal tap به دلیل طولانی بودن روند خاتمه مسئله کافی نباشد. به همین منظور باید مقدار sample depth را افزایش دهیم تا به جواب برسیم و پایان برنامه قابل مشاهده باشد.

# فاز دوم: افزودن تكنيك ارسال به جلو (Forwarding) به پردازنده

```
always @ (src_1, src_2, mem_dest, mem_wb_en, wb_dest, wb_wb_en) begin
  if ((src_1 == mem_dest) && (mem_wb_en)) sel_src_1 = 2'b01;
  else if ((src_1 == wb_dest) && (wb_wb_en)) sel_src_1 = 2'b10;
  else sel_src_1 = 2'b00;

if ((src_2 == mem_dest) && (mem_wb_en)) sel_src_2 = 2'b01;
  else if ((src_2 == wb_dest) && (wb_wb_en)) sel_src_2 = 2'b10;
  else sel_src_2 = 2'b00;
end
```

۱۲ Figure کد بخش

مصرف کننده داده در پردازنده ما تنها EXE Stage است . این بخش دادهها خود را از RegisterFile میخواند و استفاده می کند . حال ممکن است دو دستور به صورت پشت سر برای اجرا داشته باشیم که دستور اول باید داده خود را در حافظه یادداشت کند سپس دستور دوم از این داده استفاده کند . همانطور که می دانیم این کار نیاز به چند سیکل توقف دارد . ما در این بخش به پیاده سازی تکنیک ارسال به جلو پرداختم . به این صورت که دادههایی که در مرحله MEM یا WB قرار دارند زودتر به مصرف کننده می رسند . در واقع داده ما در مراحل WB و MEM و ما داده را قبل از ذخیره شدن در MEM برای مرحله کند و می گذاریم پردازنده در سیکلهای بعدی داده را ذخیره کند .

تشخصی نیاز ارسال به جلو با مقایسه مقصد نوشتن و خواند دو دستوری که یکی در مرحله EXE و دیگری در مرحله MEM یا WB است صورت می گیرد و با توجه به محل داده ، به کمک مالتی پلکسر داده ورودی به ALU را مشخص می کنیم .




Figure اماڑول Figure




Figure عملکر د با Figure

با توجه نتایج بدست آمده تعداد clock-cycle ها برابر است با : ۱۹۴ کلاک

Flow Status	Successful - Mon May 09 18:32:45 2022
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	arm
Top-level Entity Name	arm
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	7,187 / 33,216 ( 22 % )
Total combinational functions	4,274 / 33,216 ( 13 % )
Dedicated logic registers	5,070 / 33,216 ( 15 % )
Total registers	5070
Total pins	418 / 475 ( 88 % )
Total virtual pins	0
Total memory bits	466,976 / 483,840 ( 97 % )
Embedded Multiplier 9-bit elements	0 / 70 ( 0 % )
Total PLLs	0/4(0%)

Figure ۱۰ نتیجه سنتز پردازنده ARM با Forwarding

Compilation Report						
Total Logic Elements	7187					
Total Combinational functions	4274					
Dedicated Logic registers	5070					
زمان اجرا برنامه	0.00388 sec					
CPI	4.217					

میزان افزایش کارایی با آزمایش دوم ( بدون ارسال به جلو) (حالت پردازنده با Forwarding نسبت به یردازنده یایه):

Speed-up = 
$$\frac{194}{308} * 100 = 63 \%$$

نتیجه می گیریم که با استفاده از تکنیک ارسال به جلو، تعداد کلاک حدود ۳۷ درصد کم شده است.

میزان هزینه سخت افزاری (درصد افزایش استفاده از المان های منطقی) (حالت پردازنده با Forwarding نسبت به پردازنده پایه):

$$\frac{7178}{6005} * 100 = 119 \%$$

نتیجه می گیریم که استفاده از تکنیک ارسال به جلو، باعث افزایش ۱۹ درصدی سخت افزار مورد استفاده شده است.

میزان کارایی بر هزینه (Performance per Cost) (حالت پردازنده با Forwarding نسبت به یردازنده یایه):

Speed-up = 
$$\frac{4.217}{6.695} * 100 = 63 \%$$

نتیجه می گیریم که با استفاده از تکنیک ارسال به جلو، عملکرد پردازنده حدود ۳۷ درصد بهتر شده است.


## فاز سوم: استفاده از SRAM در پردازنده ARM به عنوان حافظه داده

```
parameter one = 3'd0, two = 3'd1, three = 3'd2, four = 3'd3, five = 3'd4;
assign address_t = address - 1024;
assign address1 = {address_t[17:1], 1'b0};
assign address2 = {address t[17:1], 1'b1};
always @ (posedge clk) begin
 SRAM_UB_N = 0 ; SRAM_LB_N = 0 ; SRAM_CE_N = 0 ; SRAM_OE_N = 0 ; SRAM_WE_N = 1;
  case(ps)
   one: begin
      if(wr_en) begin SRAM_DQ_reg <= writeData[31:16]; SRAM_ADDR_reg <= address2; SRAM_WE_N <= 1'b0; end
     else if(rd_en) begin readData[15:0] <= SRAM_DQ; end</pre>
   two: begin
     if(wr_en) begin SRAM_DQ_reg <= writeData[15:0]; SRAM_ADDR_reg <= address1; SRAM_WE_N <= 1'b0; end
     else if(rd_en) begin readData[31:16] <= SRAM_DQ; end</pre>
end
always @ (ps) begin
 if(ps == five) ns = one;
 else ns = ps + 1;
always @ (posedge clk) begin
 if(rst | (!wr_en & !rd_en)) ps <= one;</pre>
 else ps <= ns;
assign SRAM DQ = (wr en) ? SRAM DQ reg : 16'bzzzzzzzzzzzzzzzz;
assign ready = ((ps == one || ps == four || ps == three || ps == two) && (wr_en | rd_en)) ? 0 : 1;
assign SRAM_ADDR = (wr_en) ? SRAM_ADDR_reg :
               (ps == one) ? address1 :
               (ps == two) ? address2 : 16'b0;
```


SRAM Controller ユ 17 Figure

در SRAM با فعال شدن سیگنال  $rd_e$  ، آماده به خواندن داده می شود و توسط یک counter در SRAM کلاک داده را می خواند. با فعال شدن سیگنال  $wr_e$  ، آماده به نوشتن داده می شود و توسط یک counter در SRAM کلاک داده را می نویسد.

هنگامی در حال خواندن یا نوشتن هستیم، counter با هر کلاک یک واحد می شمارد و در حالتی که مقدار ready برابر ۱ و  $wr_en$  و  $wr_en$  فعال نبودند، مقدار سیگنال  $vr_en$  برابر ۱ می شود.



۱۷ Figure عملکرد SRAM در هر کلاک




۱۸ Figure ماڑول MEM پس از اضافه شدن SRAM

log: 202	2/05/30 17:30:05 #0	•	m														
	Node	0 agme	0														- 1
Type Alia	s Name	222Value223	-128 -64	) 64	128	192	256	320	384	448	512	576	640	704	768	832	896
S	ARM:test rst	0															
S	register_file registers	0															
ig .	⊞er_file registers[1]	-1073741824	1	8192	4						-1073	3741824					
<b>1</b> 9	⊞er_file registers[2]	8192	2	-1073741824	0 1 2	3 4 5						8192					
Eg.	⊞er_file registers[3]	-2147483648	3	-2147483648	0 1 0 1 0	1 0 1 0 1					-214	17483648					
<b>1</b> 9	⊕er_file registers[4]	41	4	41	1	)24						41					
- by	er_file registers[5]	-123	5	-123	8192	-1073741824						-123					
19	⊞er_file registers[6]	10	6	10		8192						10					
By	⊞-SRAM_DQ	4000h	4000h														
<b>3</b>	⊕-SRAM_ADDR	3FC00h	3FC00h														
98	SRAM_WE_N	1			N												$\neg$

۱۹ Figure عملکرد با Figure

با توجه نتایج بدست آمده تعداد clock-cycle ها در حالت با Forwarding برابر است با: ۲۲۲ کلاک



۲۰ Figure عملکر د بدون

با توجه نتایج بدست آمده تعداد clock-cycle ها در حالت بدون Forwarding برابر است با : ۳۹۸ کلاک

Flow Summary	
Flow Status	Successful - Mon May 30 17:29:30 2022
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	arm
Top-level Entity Name	arm
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	6,775 / 33,216 ( 20 % )
Total combinational functions	3,767 / 33,216 ( 11 % )
Dedicated logic registers	5,097 / 33,216 ( 15 % )
Total registers	5097
Total pins	418 / 475 ( 88 % )
Total virtual pins	0
Total memory bits	235,520 / 483,840 ( 49 % )
Embedded Multiplier 9-bit elements	0 / 70 ( 0 % )
Total PLLs	0 / 4 ( 0 % )

۱ Figure ۲ نتیجه سنتز پردازنده ARM با

Compilation Report						
Total Logic Elements	6775					
Total Combinational functions	3767					
Dedicated Logic registers	5097					
زمان اجرا برنامه	0.00796 sec					
CPI	8.652					

میزان کاهش کارایی با حالت استفاده از حافظه داخلی (حالت پردازنده با SRAM نسبت به پردازنده پایه):

Speed-up = 
$$\frac{398}{194} * 100 = 205 \%$$

نتیجه می گیریم که استفاده از SRAM باعث افزایش ۱۰۵ درصدی تعداد کلاک ها شده است.

میزان هزینه سخت افزاری (درصد افزایش استفاده از المان های منطقی) (حالت پردازنده با SRAM نسبت به پردازنده پایه):

$$\frac{6775}{6005} * 100 = 112 \%$$

نتیجه می گیریم که استفاده از SRAM ، باعث افزایش ۱۲ درصدی سخت افزار مورد استفاده شده است.

میزان کارایی بر هزینه (Performance per Cost) (حالت پردازنده با SRAM نسبت به یردازنده یایه):

Speed-up = 
$$\frac{8.652}{4.826} * 100 = 205 \%$$

نتیجه می گیریم که با استفاده از SRAM ، عملکرد پردازنده حدود ۱۰۵ درصد کندتر شده است.

# فاز چهارم: استفاده از حافظه نهان (Cache) در پردازنده

		way 0			way 1			LRU
	32 bit	32 bit	tag	٧	data	tag	٧	
64 set	data 6	4 bit						

۲۲ Figure ساختار حافظه نهان

```
assign hit0 = (way0[73:65] == tag address & way0[0]) ? 1 : 0;
assign hit1 =(way1[73:65] == tag address & way1[0]) ? 1 : 0;
assign ready = ((hit0 | hit1 | !MEM_R_EN) & !MEM_W_EN);
integer i;
always @ (posedge clk) begin
 if(rst) for(i = 0 ; i < 64 ; i = i + 1) cache[i] = 149'b0;
 else begin
   if(MEM_W_EN) begin
     if(hit0) cache[index address][74] = 0;
     else if(hit1) cache[index address][0] = 0;
   end
   if(MEM_R_EN & ready) cache[index_address][148] = hit0 ? 1 : 0;
   read = (!ready & MEM R EN);
   write = MEM W EN;
   if(!ready & MEM_R_EN & sram_ready)begin
      if(LRU == 0)begin
        cache[index address][64+74:1+74] = sram rdata;
        cache[index address][0+74] = 1;
        cache[index address][73+74:65+74] = tag address;
        cache[index address][148] = 1;
     else if(LRU == 1)begin
       cache[index address][64:1] = sram rdata;
        cache[index address][0] = 1;
        cache[index_address][73:65] = tag_address;
        cache[index_address][148] = 0;
   end
end
assign sram_address = Address;
assign sram wdata = wdata;
assign rdata = hit0 ? (offset[2] ? way0[64:33] : way0[32:1]) :
             ( hit1 ? (offset[2] ? way1[64:33] : way1[32:1]) :
             (offset[2] ? sram_rdata[63:32] : sram_rdata[31:0]));
```

Cache Controller ユンドド Figure

Cache منان در حافظه است. نوشتن در حافظه Cache Controller در عکس بالا جزئیات پیاده سازی Cache نشان داده شده است. نوشتن در حافظه کش، توسط سیاست LRU مورت می گیرد. LRU مورت می گیرد.




Figure کا ماڑول MEM پس از اضافه شدن Figure




Figure ۲کل پر دازنده نهایی ARM



۲۲ Figure عملکرد

با توجه نتایج بدست آمده تعداد clock-cycle ها در حالت استفاده از حافظه نهان برابر است با : ۲۸۵ کلاک

Flow Summary	
Flow Status	Successful - Mon Jun 13 09:58:45 2022
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	arm
Top-level Entity Name	ARM
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	17,640 / 33,216 ( 53 % )
Total combinational functions	10,508 / 33,216 ( 32 % )
Dedicated logic registers	14,092 / 33,216 ( 42 % )
Total registers	14092
Total pins	42 / 475 ( 9 % )
Total virtual pins	0
Total memory bits	399,360 / 483,840 ( 83 % )
Embedded Multiplier 9-bit elements	0 / 70 ( 0 % )
Total PLLs	0 / 4 ( 0 % )

۲۷ Figure نتیجه سنتز پردازنده ARM با

Compilation Report						
Total Logic Elements	17640					
Total Combinational functions	10508					
Dedicated Logic registers	14092					
زمان اجرا برنامه	0.0057					
CPI	6.195					

میزان کارایی با حالت استفاده از حافظه داخلی (حالت پردازنده با Cache نسبت به پردازنده یایه):

Speed-up = 
$$\frac{285}{308} * 100 = 92 \%$$

نتیجه می گیریم که استفاده از SRAM باعث کاهش ۷ درصدی تعداد کلاک ها شده است.

میزان هزینه سخت افزاری (درصد افزایش استفاده از المان های منطقی) (حالت پردازنده با Cache نسبت به پردازنده پایه):

$$\frac{17640}{6005} * 100 = 293 \%$$

نتیجه می گیریم که استفاده از SRAM ، باعث افزایش ۱۹۳ درصدی سخت افزار مورد استفاده شده است.

میزان کارایی با حالت استفاده از SRAM (حالت پردازنده با SRAM):

Speed-up = 
$$\frac{285}{398} * 100 = 71 \%$$

نتیجه می گیریم که استفاده از SRAM باعث کاهش ۲۹ درصدی تعداد کلاک ها شده است.

میزان هزینه سخت افزاری (درصد افزایش استفاده از المان های منطقی) (حالت پردازنده با Cache):

$$\frac{17640}{6775} * 100 = 260 \%$$

نتیجه می گیریم که استفاده از SRAM ، باعث افزایش ۱۶۰ درصدی سخت افزار مورد استفاده شده است.