# Prácticas Arquitectura de Computadores

Bloque II

#### Cronograma


- ▶ Bloque II Procesadores Segmentados
  - Riesgos
    - Riesgos de Datos
      - Adelantamientos
      - Reordenamiento de código
    - Riesgos Estructurales
    - Riesgos de Control
      - Desenrollado de Bucles

- Guión 4: Riesgos de Datos y Estructurales
  - Dependencias de datos
  - Adelantamientos
  - Reordenamiento
  - Ganancia
- Guión 5: Riesgos de Control
  - Estudio del Flujo del programa
  - Riesgos de control
  - Desenrollado de Bucles
  - Ganancia
- Guión 6: Riesgos de Datos y de Control
  - Desenrollado de Bucles y Reordenamiento de instrucciones
  - Ganancia
- Prueba de validación 7/11/2017

## Bloque II – Procesadores Segmentados

Riesgos de Datos y Estructurales

#### Ruta de datos del DLX





# DLX: Etapas en la ejecución de instrucciones

- Toda instrucción puede ser ejecutada en 5 ciclos de reloj, siguiendo estas etapas:
  - IF: Búsqueda de la instrucción
  - ▶ ID: Decodificación
  - **EX:** Ejecución
  - MEM: Acceso a memoria
  - WB: Escritura de resultados



#### Etapa IF

- Se carga la instrucción en curso en el Registro de Instrucción (RI)
- ▶ (IMAR)Instruction Memory Address Register.
- Se prepara el contador de programa para apuntar a la siguiente instrucción.

IMAR 
$$\leftarrow$$
 PC

IR  $\leftarrow$  Mem[PC]

NPC  $\leftarrow$  PC + 4



#### Etapa ID

- Se decodifica la instrucción
- Se cargan los diferentes campos en los registros especiales A, B, Imm.
- Saltos condicionales son calculados en esta etapa con el fin de reducir los riesgos de control

```
A \leftarrow Regs[IR6...10]
B \leftarrow Regs[IR11...15]
Imm \leftarrow ((IR16)16 ## IR16...31)
```



#### Etapa EX

- Acceso a memoria (cálculo de la dirección efectiva)
  ALUOutput ←A + Imm
- ▶ Reg-Reg ALU (operación especificada por func) ALUOutput ← A func B
- ▶ Reg-Imm ALU (operación especificada por op) ALUOutput ←A op Imm
- Salto (cálculo del PC destino y de la condición)
  ALUOutput ← NPC + Imm
  Cond ← (A op 0)



#### Etapa MEM

 Acceso a memoria (lectura-Load o escritura-Store en memoria)

```
LMD ← Mem[ALUOutput]
Mem[ALUOutput] ← B
```

Salto (carga de la dirección efectiva en el PC)
 if (cond)
 PC ← ALUOutput
 else
 PC ← NPC



#### Etapa WB

Reg-Reg ALU:

▶ Reg-Imm ALU:

Instrucción de carga (Load):




#### Segmentación a nivel de Instrucción

- ¿Qué es la segmentación a nivel de instrucción?
- Dividir la ruta de datos del procesador en varias etapas, a fin de optimizar su rendimiento.
- De esta manera, varias instrucciones pueden coexistir en la ruta de datos del procesador, siempre que se encuentren en distintas etapas.

	Clock number								
Instruction number	1	2	3	4	5	6	7	8	9
Instruction i	IF	ID	EX	MEM	WB				
Instruction $i + 1$		IF	ID	EX	MEM	WB			
Instruction $i + 2$			IF	ID	EX	MEM	WB		
Instruction $i + 3$				IF	ID	EX	MEM	WB	
Instruction i + 4					IF	ID	EX	MEM	WB



# Segmentación a nivel de Instrucción





#### ¿Hay conflictos en el modelo?

#### **PROBLEMAS**

- I: Las etapas de ID y WB acceden al banco de registros simultáneamente.
- 2: Las etapas de IF y MEM acceden a la memoria simultáneamente.


#### **SOLUCIONES**

- I: El banco de registros se gestiona a doble ciclo (se escribe en la primera parte y se lee en la segunda).
- 2: Hay dos caches separadas (una de instrucciones y otra de datos).



#### Rutas datos segmentada para el DLX

Los registros intermedios se funden en la etapa de latch. Se adelanta la carga del PC en saltos a la etapa de IF



#### Riesgos


- Riesgos (Hazards): Situaciones que imposibilitan que la próxima instrucción se ejecute en el ciclo predeterminado.
- Los riesgos reducen el rendimiento ideal de la máquina (hacen que CPI > I).
- Tipos:
  - Riesgos Estructurales
  - Riesgos de Datos
  - Riesgos de Control




 Situación en la que dos o más instrucciones tratan de hacer uso de un único recurso.

- Casos más habituales:
  - Máquinas con una sola memoria (conflictos en lectura de datos e instrucciones)
  - Unidades funcionales multi-ciclo no segmentadas
- ▶ Solución al riesgo estructural: Parada de la unidad durante una etapa (introducción de una burbuja) ⇒ Reducción del rendimiento







	Clock cycle number									
Instruction	1	2	3	4	5	6	7	8	9	10
Load instruction	IF	ID	EX	MEM	WB					
Instruction $i + 1$		IF	ID	EX	MEM	WB				
Instruction $i + 2$			IF	ID	EX	MEM	WB			
Instruction <i>i</i> + 3				stall	IF	ID	EX	MEM	WB	
Instruction i + 4						IF	ID	EX	MEM	WB
Instruction <i>i</i> + 5							IF	ID	EX	MEM
Instruction <i>i</i> + 6								IF	ID	EX



#### Riesgos de Datos

 Situación en la que dos instrucciones que comparten datos tienen problemas de sincronización.

#### Tipos:

- RAW (Lectura después de escritura):
  - ▶ También conocida como "Dependencia".
- WAR (Escritura después de lectura):
  - También conocida como "Anti-Dependencia".
- WAW (Escritura después de escritura):
  - ▶ También conocida como "Dependencia de salida".



#### Dependencia (RAW)

 Ocurre cuando una instrucción necesita leer un dato que otra instrucción previa aun no han producido.

```
ADD R1,R2,R3 IF ID EX MEM WB
SUB R4,R1,R5 IF ID EX MEM WB
```




#### Ejemplo de Dependencia de Datos

- La primera instrucción (ADD) genera un resultado en R1.
- ▶ El resto de instrucciones necesitan RI como dato.
- No lo pueden usar hasta que sea generado.

```
ADD R1,R2,R3
SUB R4,R1,R5
AND R6,R1,R7
OR R8,R1,R9
XOR R10,R1,R11
```



### Ejemplo de Dependencia de Datos




#### Anticipación de datos

#### Solución:

- Anticipación de datos (*Forwarding*), también conocido como Adelantamiento.
- Los datos se adelantan directamente desde la unidad que los produce hasta la unidad que los consume, sin pasar previamente por el banco de registros.



# Anticipación de datos



#### Riesgos de datos inevitables


No todos los riesgos de datos se pueden evitar por adelantamiento:

LW R1,0(R2) SUB R4,R1,R5 AND R6,R1,R7 OR R8,R1,R9

Ahora, el dato de R1 no se produce en EX (como antes), sino al final de MEM



## Riesgos de datos inevitables





#### Planificación estática: Cambio de orden

- El compilador cambia de orden las instrucciones:
- Estático, antes de la ejecución.

	LW	Rb,b	LW	Rb,b
	LW	Rc,c	LW	Rc,c
	ADD	Ra,Rb,Rc	LW	Re,e
a = b + c;	sw	a,Ra	ADD	Ra,Rb,Rc
$\mathbf{d} = \mathbf{e} - \mathbf{f};$	LW	Re,e	LW	Rf,f
	LW	Rf.f	SW	a,Ra
	SUB	Rd,Re,Rf	SUB	Rd,Re,Rf
	sw	d,Rd	SW	d,Rd



#### Planificación estática: Renombramiento

#### Dependencias RAW:

Auténticas, se tiene que producir el dato antes de poder usarlo:

```
LW R1,0(R2)
ADD R3,R1,R4
```


Reordenamiento



# Bloque II – Procesadores Segmentados

WINDLX

#### Entorno de Simulación





# Entorno de Simulación. Register


<b>₩</b> WIN	DLX - [Regi	ster]						_ 🗆 ×
<u>F</u> ile	<u>W</u> indow	Execute	<u>M</u> emory	<u>C</u> onfiguration	<u>R</u> egister		<u>H</u> elp	_ & ×
PC=	0x0000010		0x000000		0	F24=		0
IMAR=	0x0000000		0x000000		0	F25=		0
IR=	0x0000000		0x000000		0	F26=		0
A=	0x0000000		0x000000		0	F27=		0
AHI=	0x0000000		0x000000		0	F28=		0
B=	0x0000000		0x000000		0	F29=		0
BHI=	0x0000000		0x000000 0x000000		0	F30=		0
BTA=	0x0000000 0x0000000		0x000000		0	F31= D0=		ő
	0x0000000		0x000000		0	D0= D2=		Ö
FPSR=	0x0000000		0x000000		Ů	D4=		ő
DMAR=	0x0000000		0x000000		ň	D6=		ő
SDR=	0x0000000		0x000000		ň	D8=		ň
	=0x0000000		0x000000					<u>n</u>
LDR=	0x0000000		0x000000		ŏ	D12=		Ö
	=0x0000000		0x000000		ŏ	D14=		ŏ
R0=	0x0000000		0x000000		Ō	D16=		ō l
R1=	0x0000000	0 R25=	0x000000	00 F17=	0	D18=		0
R2=	0x0000000	0 R26=	0x000000	00 F18=	0	D20=		0
R3=	0x0000000	0 R27=	0x000000	00 F19=	0	D22=		0
R4=	0x0000000	0 R28=	0x000000	00 F20=	0	D24=		0
R5=	$0 \times 00000000$		0x000000		0	D26=		0
R6=	$0 \times 00000000$		0x000000		0	D28=		0
R7=	0x0000000	0 R31=	0x000000	00 F23=	0	D30=		0



#### Entorno de Simulación. Code

#### Visualizadas:


- Instrucciones
- Puntos de ruptura (breakpoints)
- Instrucción está ejecutándose en una etapa determinada del pipeline:
  - un color característico de cada etapa
  - Aparece una etiqueta de la etapa.





#### Entorno de Simulación. Code

Información detallada de las instrucciones:




### Entorno de Simulación. Ventana y menú Pipeline

- Visualizan las etapas por las que pasan las instrucciones dentro de la estructura del pipeline del procesador.
- ▶ El menú Pipeline:
  - Display Floating point stages.
    - Activo:
      - □ las etapas en coma flotante
    - Desactivado
      - □ Las cinco etapas básicas del pipeline del DLX




## Entorno de Simulación Ventana y menú Pipeline

Información detallada de la instrucciones



### Entorno de Simulación. Ventana y menú Clock Cicle Diagram

- Visualizan las
   operaciones que se
   realizan en cada ciclo
   de reloj y en cada
   etapa.
- Cada columna representa el estado del pipeline en un ciclo de reloj.
- El estado actual del pipeline es representado en color gris en la columna situada en el extremo Derecho.






### Entorno de Simulación. Ventana y menú Clock Cicle Diagram

- Las detenciones (stalls) son representadas en cajas coloreadas en el color asociado a la etapa detenida.
  - R-Stall (Read After Write Stall).
    - Una flecha en color rojo señala la instrucción que está produciendo la detención por causa de este tipo de riesgo de datos.
  - T-Stall (Trap Stall).
    - Esta detención sólo se produce ante una instrucción de trap.
    - La instrucción de trap permanece en la etapa IF hasta que no queden más instrucciones en el interior del pipeline.
  - W-Stall (Write After Write Stall).
    - Una flecha roja señala la instrucción que causa la detención.
    - Este riesgo sólo se presenta en pipelines que escriben en los registros o en memoria en varias etapas.
    - El pipeline de DXL escribe sólo los registros en la etapa WB, evitando esta clase de riesgos para las instrucciones enteras, pero no con las operaciones en coma flotante, como veremos más adelante.
  - S-Stall (Structural Stall).
    - No existen suficientes recursos hardware para ejecutar la instrucción.
  - > Stall.
    - Cuando una instrucción de coma flotante está en la etapa MEM, la próxima instrucción será detenida en la etapa intEX etiquetándola con la palabra Stall.



### Entorno de Simulación Ventana y menú Clock Cicle Diagram

- ▶ El menú Clock Cycle Diagram:
  - Display Forwarding (Activo)
    - La etapa origen como la etapa destino del adelantamiento de datos son unidas con una flecha verde en el diagrama de ciclos de reloj.
  - Display Cause of Stalls (Activo)
    - Si esta opción está activa, la instrucción que causa una detención por riegos de datos (RAW o WAW) es marcada con una flecha roja.





### Entorno de Simulación. Ventana y menú Statistics

- La ventana Statistics es utilizada para visualizar estadísticas sobre la simulación que está siendo realizada.
- Los datos son organizados en los siguiente grupos:
  - ▶ Total
  - Hardware configuration
  - Stalls
  - Conditional Branches.
  - Load/Store-Instructions
  - Floating point stages instructions
  - Traps





## Bloque II – Procesadores Segmentados

Guión 4: Riesgos de Datos y Estructurales

### Procesadores Segmentados

Configuración de unidades de punto flotante

Floating Point Stage Configuration				
	Count:	Delay:		
Addition Units:	ī	2		
Multiplication Units:	1	5		
Division Units:	1	19		
Number of Units in each Class: 1 <= M <= 8, Delay (Clock Cycles): 1 <= N <= 50				
WARNING: If you change the values, the processor will be reset automatically!				
OK	Can	cel		

### Guión 4: Riesgos de Datos y Estructurales

#### 1. Realizar un programa donde:

- Estén cargados 20 números de doble precisión
  - 3,2,1,4,8,9,2,7,4,5,3,2,8,4,5,3,2,6,4,5
- Calcular el mínimo de todos ellos en el registro F6
- Ganancia
  - Número de ciclos en un procesador sin segmentar
  - Número de ciclos en un procesador segmentado
    - □ Con bypass
    - □ Sin bypass
  - ▶ Eliminar detenciones → Reordenando instrucciones
    - Número de ciclos
    - □ Ganancia frente a procesador sin segmentar
    - ☐ Ganancia frente a procesador segmentado con caminos de bypass

### Guión 4: Riesgos de Datos y Estructurales

#### 2. Realizar un programa donde:

- Estén cargados 8 números enteros en memoria (posición 0000): 1,2,3,4,5,6,7,8
- Calcule la multiplicación de los números que ocupan la posición par (384) → f10
- Calcule la multiplicación de los números que ocupan la posición impar (105) → f12,
  - Número de ciclos considerando bypass
- Eliminar detenciones, usando reordenando instrucciones y considerando bypass
  - Número de ciclos
- Informe
  - Detenciones debidas a riesgos de datos
  - Detenciones debidas a riesgos estructurales
  - Informe de eliminación de detenciones

### Guión 4: Riesgos de Datos y Estructurales

#### 3. Realizar un programa donde:

Se almacena la siguiente matriz de elementos de double

1	2	3	4
5	6	7	8
9	10	П	12
13	14	15	16

- Almacenar la suma de cada columna (f10-f12-f14-f16)
  - Número de ciclos
- Eliminar detenciones, usando reordenando instrucciones y considerando bypass
  - Número de ciclos
- Informe
  - Detenciones debidas a riesgos de datos
  - Detenciones debidas a riesgos estructurales
  - Informe de eliminación de detenciones

## Bloque II – Procesadores Segmentados

Guión 5: Riesgos de Control

### Guión 5: Riesgos de Control

#### 2. Realizar un programa donde:

- Estén cargados 12 números enteros en memoria (posición 0000): 1,2,3,4, 1,2,3,4, 1,2,3,4
- Calcule la multiplicación de los números que ocupan la posición par → f10 y calcule la multiplicación de los números que ocupan la posición impar → f12, usando reordenando instrucciones y considerando bypass.
- Informe
  - Número de ciclos
  - Detenciones debidas a riesgos de datos
  - Detenciones debidas a riesgos control
- c. Realizar distintas versiones para aplicar la técnica de desenrollado de bucles donde en una iteración se realicen 2,3 y 4 operaciones.
  - Calcular número de ciclos para cada versión
  - Calcular la ganancia de cada versión del apartado d con la versión del programa realizada en c
  - Informe de eliminación de detenciones debidas a riesgos de control

## Bloque II – Procesadores Segmentados

Guión 6: Riesgos de Datos y de Control

## Guión 6: Riesgos de Datos y de Control

- d. Considerando el programa del guión 4, realizar distintas versiones para aplicar la técnica de reordenamiento de instrucciones para las versiones del apartado c.
  - Calcular número de ciclos para cada versión
  - Calcular la ganancia de cada versión del apartado d con la versión del programa realizada en c
  - Informe de eliminación de Detenciones debidas a Riesgos de Datos

# Simulación de Validación Bloque II