



تمرین سری پنجم

مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۳/۱۹ از طریق سامانهی دروس

نکاتی در رابطه با نوع تمرین

هر سری از تمرینها، از چهار بخش تشکیل شده است:

- مرور و تثبیت مفاهیم: پرسشهای این بخش جهت مرور و یادآوری مفاهیم درسی آورده شده است و با مطالعه مفاهیم درسی گفته شده در کلاس درس و اسلایدهای درس خواهید توانست به آنها پاسخ دهید. پاسخ آنها مورد ارزیابی قرار نخواهد گرفت، لذا نیازی به ارسال پاسخ آنها نیست.
- تحلیل و طراحی مدار: پرسشهای این بخش جهت درک عمیق مفاهیم درسی و افزایش قدرت تحلیل و طراحی سیستمهای دیجیتال آورده شده است. پاسخ به آنها الزامی بوده و مورد ارزیابی قرار خواهد گرفت.
- توصیف و پیاده سازی: پرسشهای این بخش جهت افزایش مهارت شما در پیاده سازی مدارهای دیجیتال، بررسی درستی عملکرد آن و استفاده از ابزارهای طراحی آورده شده است. پاسخ به آنها الزامی بوده و مورد ارزیابی قرار خواهد گرفت.
- طراحی و پیاده سازی سامانه پیشرفته: پرسشهای این بخش ممکن است کمی پیچیده تر و دشوارتر از سایر بخشها باشد.
 الزامی یا اختیاری بودن آنها در صورت پرسش ذکر شده است.

نکاتی در رابطه با نحوهی ارسال تمرین

- ارسال تمرینات به صورت الکترونیکی و از طریق سامانه دروس خواهد بود. فایل ارسالی شما فایل zip با نام zip با نام sid است که sid شماره دانشجویی و hs شماره سری تمرین است. یک قالب آماده در سامانه دروس قرار داده شده است تا پاسخ تمرین را در قالب تعیین شده بنویسید. پرسشهایی که پاسخ آنها ماهیت تشریحی و تحلیلی دارد را به صورت تایپ شده یا دستی نوشته و به صورت یک فایل PDF ذخیره نمایید. برای پرسشهایی که ماهیت کد نویسی دارند، فایل قالب تمرین در سامانه قرار داده شده است. آن را تکمیل نموده و در پوشه src قرار دهید.
- زمان تحویل هر سری از تمرینات مشخص بوده و پاسخ تمرین پس از موعد مقررشده در سامانه دروس قرار داده خواهد شد لذا امکان تغییر آن وجود ندارد. در حل تمرینات، میتوانید بهصورت دوتایی یا چندتایی با یکدیگر همفکری و بحث نمایند ولی هر شخص میبایست درنهایت پاسخ و استدلال خود را بهصورت انفرادی بنویسد و در صورت شباهت پاسخ، تمامی افراد نمره تمرین را از دست خواهند داد.
- بازای هر روز ارسال زودهنگام تمرینها ۵ درصد نمره اضافی تا سقف ۲۰ درصد (در صورتی که نمره خام تمرین بالاتر از
 ۷۵ درصد شود) در نظر گرفته خواهد شد. بازای هر روز دیرکرد در ارسال تمرین ۱۵ درصد جریمه اعمال خواهد شد. ارسال دیرهنگام فقط تا ۲روز پس از زمان مقررشده امکانپذیر است و پس از آن نمره تمرین صفر در نظر گرفته خواهد شد.

چنانچه ابهامی در زمینه تمرینات دارید، می توانید اشکالات خود را از طریق پست الکترونیکی زیر با موضوع PDS.2020 رفع نمایید.

ali.mohammadpour[at]aut.ac.ir

محمديور

موفق و پیروز باشید!






تمرین سری پنجم

مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۳/۱۹ از طریق سامانهی دروس

پرسشهای مرور و تثبیت مفاهیم (نیازی به ارسال پاسخ این بخش نیست.)

الف) مزایا و معایب طراحی با استفاده از هسته های مالکیت معنوی^۱ را توضیح دهید. چرا استفاده از آن ها ممکن است مشکلات امنیتی برای سیستم ایجاد کند؟

- $oldsymbol{\psi}$) تفاوت هستههای مالکیت معنوی نرم 7 ، سفت 7 و سخت 4 در چیست 2 مزایا و معایب هر کدام را توضیح دهید.
 - ج) طراحی پودمانی به چه معناست؟ مزایای آن چیست؟
- در طراحی سیستمهای دیجیتال، سطوح تجرید طراحی هستهی مالکیت معنوی را نام برده و هر یک را شرح دهید.
- ه) مزایا و معایب استفاده از بلوکهای اولیه^۵ را نام ببرید. آیا استفاده از بلوکهای اولیه در مقایسه با طراحی در سطح انتقال ثبات همواره مدار بهتری تولید مینماید؟ توضیح دهید.
- و) چرا با وجود هستهی پردازشی نرم مانند پردازندهی MicroBlaze در برخی از تراشههای FPGA پردازندهی سخت نیز وجود دارد؟
- **ز)** در محیط ابزار Vivado به بخش هستههای پردازشی مراجعه کرده و برروی هستهی پردازشی Floating Point کلیک کنید. سپس قابلیتهایی که در این هستهی پردازشی وجود دارد را بررسی نمایید.
- ح) مدار شکل 0-1 یک جمع کننده _ تفریق کننده است. چه میزان از منابع در این طراحی در مقایسه با پیادهسازی جداگانه جمع کننده و تفریق کننده به اشتراک گذاشته شده است. اگر واحد پیچیدگی را گیت پایه در نظر بگیریم، نسبت منابع مصر فی (مساحت) این مدار در مقایسه با جمع کننده و تفریق کننده ی جداگانه چقدر خواهد بود؟



شكل ١-۵ جمع كننده -تفريق كننده

¹ Intellectual Property Cores

² Soft

³ Firm

⁴ Hard

⁵ Primitive Blocks





تمرین سری پنجم

مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۳/۱۹ از طریق سامانهی دروس

پرسشهای مرور و تثبیت مفاهیم (ارسال پاسخ این بخش الزامی است.)

يرسش ۵-۱

Block در این پرسش، هدف طراحی ماژول محاسبه کننده ی n امین عدد دنباله ی فیبوناچی با استفاده از حافظه ی RAM موجود در تراشههای RAM است. جهت یافتن n امین عدد در دنباله ی فیبوناچی از رابطه ی زیر استفاده می شود.

$$fib(n) = \left[\frac{\varphi^n - (1 - \varphi^n)}{\sqrt{5}}\right]$$
; $\varphi = \frac{1 + \sqrt{5}}{2}$

الف) ورودی مدار (n) یک بردار * بیتی و خروجی مدار یک بردار ۱۲ بیتی است. با استفاده از یک زبان سطح بالا (مانند (n) پایتون یا متلب) تابعی بنویسید که بهازای هر یک از ورودی های مدار، خروجی متناظر آن را تولید نماید. در زبان (n) بایتون یا متلب را با استفاده از روال یا تابع، مدلسازی و شبیه سازی کنید.

 $\boldsymbol{\psi}$) با استفاده از آنچه که در قسمت (الف) طراحی نموده اید، ماژول سنتزپذیری به صورت بلوک حافظه توصیف نمایید که n امین عدد در دنباله ی فیبوناچی را مشخص نماید.

ج) یک فایل محیط آزمون طراحی نمایید که بهازای همهی حالات ورودی، خروجی ماژول قسمت (ب) را با ساختار زیر در فایل fibdata.txt بنویسد.

[Input as Vector], [Input as Integer], [Output as Vector], [Output as Integer] مثال:

د) با فرض اینکه ورودی مدار پرسش -1 عددی ۱۶ بیتی و خروجی ۳۶ بیتی باشد، تعداد Block RAM مورد نیاز در تراشههای شرکت زایلینکس را به دست آورید. اندازه ی یک حافظه ی بلوکی در تراشههای سری ۷ زایلینکس -1 است که قابل پیکربندی به حافظه با اندازههای آمده در جدول -1 است (ضریب ۲ در جدول برای این منظور است که یک حافظه ی بلوکی با اندازه ی -1 اندازه و حافظه ی مستقل -1 تشکیل شده است).

جدول ۵-۱ نحوهی پیکربندی حافظهی بلوکی موجود در سری ۷ تراشههای شرکت زایلینکس (36Kbit Block RAM)

$2 imes width_{addr} imes width_{data}$ bit
$2 \times 16K \times 1$ bit
$2 \times 8K \times 2 \ bit$
$2 \times 4K \times 4$ bit
$2 \times 2K \times 9$ bit
$2 \times 1K \times 18 \ bit$
$2 \times 512 \times 36$ bit





تمرین سری پنجم

مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۳/۱۹ از طریق سامانهی دروس

پرسش ۵-۲

قطعه کد ۵-۱ را در نظر بگیرید.

قطعه کد ۵-۱

```
-- type of condi p and condi q is boolean
-- type of other signals (ports) is std logic vector
-- Z1, Z2, Z3, and Z4 are output ports
process (
    A, B, C, D, E, F, G,
    H, I, J, K, L, M, N,
    condi_p, condi_q)
begin
     Z1 \ll A + B;
    if(condi p) then
         \mathbb{Z}2 \stackrel{-}{<=} \mathbb{C} + \mathbb{D};
    else
         Z2 \leftarrow E + F;
         if (condi q) then
              Z3 <= G + H;
             Z3 <= I + J;
         end if;
    end if;
     if(not condi p) then
         Z4 \le K + L;
         Z4 \le M + N;
    end if;
end process;
```

• کدام یک از عملیات آمده در جدول ۵-۲ قابلیت اشتراک منابع را دارند به طوری که قابلیت اجرای موازی عملیات از بین نرود؟ به عبارتی در کدام یک از موارد، دو عملیات آمده در سطر و ستون جهت انجام عملیات از یک منبع سختافزاری استفاده می کنند. توضیح دهید (می توانید چند زوج عملیات را دسته بندی کنید و توضیح را برای هر دسته بدهید).

جدول ۵-۲ اشتراک منابع سختافزاری در قطعه کد ۵-۱

	A + B	C + D	E + F	G + H	I + J	K + L	M + N
A + B	_						
C + D	خير	_					
E + F			_				
G + H				_			
I + J					_		
K + L						_	بلی
M + N							_





تمرین سری پنجم

مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۳/۱۹ از طریق سامانهی دروس


يرسش ۵-۳


در این تمرین هدف استفاده از هستهی مالکیت معنوی Cordic Machine موجود در ابزار Vivado جهت طراحی محاسبه کننده ی سینوس و کسینوس یک زاویه است.

۱. پروژهای در محیط Vivado ایجاد کنید. یک فایل محدودیت طراحی به آن اضافه کرده و مطابق قطعه کد زیر، کلاک ورودی را برابر با 100MHz تعیین کنید.

create_clock -period 10.000 -name aclk -waveform {0.000 5.000} [get_ports aclk]

- ۲. یک Design Block یا نام Design Block یا نام
- ۳. یک هستهی Cordic Machine به Design Block اضافه نمایید. جهت طراحی محاسبه کننده ی سینوس و کسینوس یک زاویه، پیکربندی شکل ۵-۲ را اعمال کنید.





شکل۵-۲ پیکربندی ماشین کوردیک جهت محاسبهی سینوس و کسینوس یک زاویه

- ۴. با مطالعه ی داده برگه ی و سته ی مالکیت معنوی ماشین کور دیک، ورودی و خروجی های مدار محاسبه کننده ی سینوس و کسینوس زاویه را مشخص کنید. شکل ۵-۳ نمونه ای از این پیاده سازی مدار را نشان می دهد. توجه داشته باشید که نام ورودی و خروجی مدار، مطابق شکل ۵-۳ باشد.
 - فایل راهنمای هستههای پردازشی ماشین کوردیک ضمیمه شده است.
- ۵. در بخش Sources برروی بلوک دیاگرام طراحی شده راست کلیک کرده و برروی گزینه ی Sources کلیک کنید تا کد VHDL مربوط به مدار تولید شود.
 - طرح را سنتز و پیادهسازی کنید.


⁶ Datasheet





تمرین سری پنجم

مهلت تحویل تا ساعت ۲۳٬۵۵ روز دوشنبه مورخ ۹۹/۰۳/۱۹ از طریق سامانهی دروس



شکل۵-۳ مدار محاسبه کنندهی سینوس و کسینوس یک زاویه

الف) تصویر مربوط به بلوک دیاگرام مدار طراحی شده را ذخیره کرده و ارائه دهید.


ب) فايل HDL Wrapper توليدشده توسط ابزار مربوط به Block Design را ارائه دهيد.

ج) گزارش مربوط به میزان منابع مصرفی، توان مصرفی و زمان را پس از پیاده سازی ارائه دهید.

د) یک فایل محیط آزمون طراحی نمایید و با شبیهسازی پس از سنتز، درستی عملکرد مدار را بررسی کنید. تصویر
 شکل موج را برای ۱۰ ورودی متفاوت خیره کرده و همراه با فایل محیط آزمون ارائه دهید.

پرسش ۵-۴ (نمره اضافی دارد و حل آن اختیاری است.)

مدولهسازی پهنای پالس (PWM) یا مدولهسازی مدت زمان پالس روشی است که استفاده گستردهای در صنایع الکترونیک و مخابرات دارد و برای مصارف مختلفی مانند کنترل نور LED در خانههای هوشمند، کنترل سرعت موتورهای DC، انتقال پیام ، مبدلهای ولتاژ و ... مورد استفاده قرار می گیرد. در اصل PWM موجی مربعی است که در برخی زمانها صفر و در برخی زمانها یک است. این صفر و یک شدن با یک فرکانس به طور مرتب تکرار می شود. زمان وظیفه مدت زمان کل دوره تناوب موج است که معمولاً بر حسب درصد نمایش داده می شود. شکل δ 0 نشکل موج PWM را نشان می دهد.



شكل۵-۴ شكل موج يک مدولهساز پهناي پالس

جهت طراحی این مدار، از یک شمارنده استفاده می شود و شمارنده در صورت برابر بودن با یک عدد خاص ریست شده و خروجی تغییر می کند.

الف) با توجه به توضیح بالا، مدار مربوط به شکل a-b که یک مدار مدولهساز یهنای پالس است را توصیف نمایید.

-

⁷ Pulse Width Modulation (PWM)


⁸ Duty Cycle





تمرین سری پنجم

مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۳/۱۹ از طریق سامانهی دروس



شكل۵-۵ مدولهساز پهناى پالس

ج) هر دو مدار قسمت (الف) و (ب) را سنتز و پیاده سازی نمایید. شماتیک مدار پس از سنتز و پیاده سازی را برای هر دو مدار ارائه دهید.

د) از فایل محیط آزمون ضمیمه شده استفاده نموده و درستی هر دو مدار قسمت (الف) و (ب) را بررسی نمایید. شکل موج مدار را برای ۲۰ کلاک اول ارائه دهید.

توجه: جهت استفاده از بلوک اولیه مورد نیاز به صفحهی ۲۳۵ راهنمای UG953 که ضمیمه شده است مراجعه کنید.