



تمرین سری چهارم

مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۳/۰۵ از طریق سامانهی دروس

نکاتی در رابطه با نوع تمرین

هر سری از تمرینها، از چهار بخش تشکیل شده است:

- مرور و تثبیت مفاهیم: پرسشهای این بخش جهت مرور و یادآوری مفاهیم درسی آورده شده است و با مطالعه مفاهیم درسی گفته شده در کلاس درس و اسلایدهای درس خواهید توانست به آنها پاسخ دهید. پاسخ آنها مورد ارزیابی قرار نخواهد گرفت، لذا نیازی به ارسال پاسخ آنها نیست.
- تحلیل و طراحی مدار: پرسشهای این بخش جهت درک عمیق مفاهیم درسی و افزایش قدرت تحلیل و طراحی سیستمهای دیجیتال آورده شده است. پاسخ به آنها الزامی بوده و مورد ارزیابی قرار خواهد گرفت.
- توصیف و پیادهسازی: پرسشهای این بخش جهت افزایش مهارت شما در پیادهسازی مدارهای دیجیتال، بررسی درستی عملکرد آن و استفاده از ابزارهای طراحی آورده شده است. پاسخ به آنها الزامی بوده و مورد ارزیابی قرار خواهد گرفت.
- طراحی و پیاده سازی سامانه پیشرفته: پرسشهای این بخش ممکن است کمی پیچیده تر و دشوارتر از سایر بخشها باشد.
 الزامی یا اختیاری بودن آنها در صورت پرسش ذکر شده است.

نکاتی در رابطه با نحوهی ارسال تمرین

- ارسال تمرینات به صورت الکترونیکی و از طریق سامانه دروس خواهد بود. فایل ارسالی شما فایل zip با نام sid_hs.zip مشماره دانشجویی و hs شماره سری تمرین است. یک قالب آماده در سامانه دروس قرار داده شده است تا پاسخ تمرین را در قالب تعیین شده بنویسید. پرسش هایی که پاسخ آنها ماهیت تشریحی و تحلیلی دارد را به صورت تایپ شده یا دستی نوشته و به صورت یک فایل PDF ذخیره نمایید. برای پرسش هایی که ماهیت کد نویسی دارند، فایل قالب تمرین در سامانه قرار داده شده است. آن را تکمیل نموده و در پوشه Src قرار دهید.
- زمان تحویل هر سری از تمرینات مشخص بوده و پاسخ تمرین پس از موعد مقررشده در سامانه دروس قرار داده خواهد شد لذا امکان تغییر آن وجود ندارد. در حل تمرینات، میتوانید بهصورت دوتایی یا چندتایی با یکدیگر همفکری و بحث نمای دولی هر شخص می بایست درنهایت پاسخ و استدلال خود را بهصورت انفرادی بنویسد و در صورت شباهت پاسخ، تمامی افراد نمره تمرین را از دست خواهند داد.
- بازای هر روز ارسال زودهنگام تمرینها ۵ درصد نمره اضافی تا سقف ۲۰ درصد (در صورتی که نمره خام تمرین بالاتر از ۷۵ درصد شود) در نظر گرفته خواهد شد. بازای هر روز دیرکرد در ارسال تمرین ۱۵ درصد جریمه اعمال خواهد شد. ارسال دیرهنگام فقط تا ۲روز پس از زمان مقررشده امکانپذیر است و پس از آن نمره تمرین صفر در نظر گرفته خواهد شد.

چنانچه ابهامی در زمینه تمرینات دارید، می توانید اشکالات خود را از طریق پست الکترونیکی زیر با موضوع PDS.2020 رفع نمایید.

ali.mohammadpour[at]aut.ac.ir

محمديور

موفق و پیروز باشید!





تمرین سری چهارم

مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۳/۰۵ از طریق سامانهی دروس

پرسشهای مرور و تثبیت مفاهیم (نیازی به ارسال پاسخ این بخش نیست.)

الف) روشهای کدگذاری حالات مختلف یک ماشین حالت را نام برده و مزایا و معایب هریک را بیان کنید.

 $oldsymbol{\psi}$) توضیح دهید در چه صورت سیگنال ها و متغیرهای موجود در یک فرایند در حین سنتز به حافظه تبدیل می شوند.

ج) فرض کنید جهت طراحی یک شمارنده که ورودی فعال ساز همگام و ریست غیرهمگام دارد، از قطعه کد ۴-۱ استفاده شود.

قطعه کد ۴-۱


```
-- type of signal 'count' is std_logic_vector(7 downto 0)

active_clock <= clock and enable;

process (active_clock)
begin
   if reset = '1' then
      count <= (others => '0')
   else
    if rising_edge(active_clock) then
      count <= count + '1';
   end if;
end process
```

- آیا ممکن است کد توصیفشده مشکلی ایجاد کند؟ توضیح دهید.
- در صورتی که کد مشکلی دارد آن را تغییر دهید تا یک شمارنده دارای فعال کننده را پیادهسازی کند. همچنین فضای کمتری اشغال کند و Latch ناخواسته نداشته باشد.
 - **د)** نقش و دلایل شبیهسازی قبل و بعد از سنتز را بیان کنید.

ه) مدار مربوط به ماشین حالت شکل ۴-۱ را توصیف نمایید. سپس در ابزار Vivado آن را به صورت One-Hot و Gray سنتز نمایید. میزان منابع مصرفی دو روش را با یکدیگر مقایسه کنید.



¹ Process






تمرین سری چهارم

مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۳/۰۵ از طریق سامانهی دروس

پرسشهای مرور و تثبیت مفاهیم (ارسال پاسخ این بخش الزامی است.)

يرسش ۴-١

یک حافظه ی پشته با ابعاد $m \times m$ طراحی نمایید. 2^n تعداد خانههای حافظه و m طول هر یک از دادهها است. سیاست حافظه ی پشته (LIFO (Last In First Out) است. جهت پیادهسازی آرایهای از دادههای m بیتی تعریف نمایید. سپس یک متغیر یا سیگنال جهت اشاره به محل داده ی خروجی یا ورودی تعریف نمایید و در هنگام نوشتن در پشته یک واحد به آن اضافه کنید و در هنگام خواندن از آن یک واحد از آن کم کنید.



- خروجي empty زماني فعال مي شود كه يشته خالي باشد.
- اگر ورودی clear برابر یک شود، پشته در کلاک بعدی باید خالی شود. یعنی همهی محتوا نامعتبر شوند.
 - اولویت clear از push و push بالاتر است.
 - خروجی full زمانی فعال می شود که پشته پر باشد.
 - خروجی exeption زمانی فعال می شود که سرریز 7 یا زیرریز 7 رخ دهد.

پرسش ۴-۲

فیلتر دیجیتالی را در نظر بگیرید که در آن دادههای ورودی (x[t]) به صورت سریالی در هر کلاک وارد سیستم می شوند و خروجی لحظه ای (y[t]) برابر با میانگین وزنی چهار داده ی قبلی است. در این فیلتر رابطه ی زیر برقرار است:

$$y[t] = \frac{(c_0 \cdot x[t] + c_1 \cdot x[t-1] + c_2 \cdot x[t-2] + c_3 \cdot x[t-3])}{4}$$

داده ورودی و داده خروجی را λ بیتی در نظر بگیرید. ضرایب (c_i) بیتی هستند.

الف) مدار مربوط به فیلتر را توصیف نمایید.

ب) یک فایل محیط آزمون برای فیلتر طراحی شده بنویسید که مقدار همه ی ضرایب در آن برابر یک باشد و دادههای ورودی از فایلی با نام filter.data خوانده شود. شکل موج ۱۰ خروجی اول را ذخیره کرده و ضمیمه کنید.

 \mathbf{r} گزارش مربوط به توان مصرفی و میزان منابع مصرفی پس از پیادهسازی \mathbf{r} را ارائه دهید.

-

² Overflow

³ Underflow

⁴ Implementation






تمرین سری چهارم

مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۳/۰۵ از طریق سامانهی دروس

يرسش ۴-٣

در انتقال دادههای دیجیتال به صورت سریالی جهت کاهش نویز و تصحیح خطا از روشهای متفاوتی استفاده می شود. یکی از این روشها Zero Insertion ما Zero Deletion and Insertion قرار می گیرد که به ازای هر ۵ داده ی ۱ پشت سر هم، یک صفر اضافه می کند. به عنوان مثال داده ی ۱ 1011111101 به صورت می گیرد که به ازای هر ۵ داده ی در سمت گیرنده ی داده، مدار Zero Deletion قرار می گیرد که صفرهای اضافه شده در سمت فرستنده را کشف کرده و آن را حذف می کند. بدیهی است که تشخیص دهنده ی Zero Deletion و Insertion نوعی ماشین حالت است.

الف) مطابق شکل ۴-۳ مدار مربوط به تشخیص دهنده ی Zero Deletion Detector را به صورت ماشین حالت Mealy توصیف نمایید. در این مدار اگر ورودی enable فعال باشد، در صورت تشخیص صفر اضافی خروجی Mealy برابر یک می شود واگر enable غیرفعال باشد، خروجی برابر صفر است.



ب) مطابق شکل ۴-۴ مدار مربوط به Zero Deletion را توصیف نمایید.

- اگر ورودی reset فعال شود، ماشین حالت مربوط به تشخیص دهنده به حالت اولیه برمی گردد و همه خروجیها صفر می شوند.
 - مدار در صورتی بیت صفر اضافی را حذف می کند که ورودی enable فعال باشد.
 - خروجی is_valid هر زمان که داده ی خروجی معتبر باشد برابر یک می شود.
 - خروجی detected همان خروجی ماشین حالت تشخیص دهنده است.

ج) برای مدار بخش (ب) یک فایل محیط آزمون طراحی نمایید که:

اولاً محتوای ورودی din را از فایل ضمیمه شده با نام datain.txt در هر کلاک بخواند و خروجی dout را در فایلی با نام datain.txt ذخیره نماید.

ثانیاً در صورتی که خروجی detected برابر با یک شود با استفاده از دستور assert در محیط کنسول پیغامی با فرمت زیر نمایش دهد:

zero deletion detected at [now-time]
total number of deletions: [number of deletions]

منظور از [now-time] زمان جاری شبیه سازی است. دستور now در محیط شبیه سازی زمان جاری را برمی گرداند. منظور از [number of deletions] تعداد کل صفرهای تشخیص داده شده است. بنابراین تعداد صفرها باید شمرده شود.





تمرین سری چهارم

مهلت تحویل تا ساعت ۲۳:۵۵ روز دوشنبه مورخ ۹۹/۰۳/۰۵ از طریق سامانهی دروس

يرسش ۴-۴ (نمره ي اضافي دارد و حل آن اختياري است.)

مدار تشخیص دهنده ی دنباله ی ۱۰۰۱۰۰۱ و ۱۰۰۱۰۰۱ را به صورت همپوشان وصیف نمایید. این مدار دارای یک ورودی است که با هرکلاک، یک بیت را دریافت می کند و وقتی هر کدام از دنبالههای بالا را دریافت کرد، خروجی خود را یک کند. همپوشان بودن به معنی این است که مثلا اگر دنباله ۱۰۰۱۰۰۱۰۰۱ دریافت شد، خروجی در کلاک هفتم و کلاک سیزدهم یک می شود.

- الف) با قرار دادن attribute ها در کد VHDL، مدار را طوری در ابزار Vivado سنتز نمایید که ماشین حالت به صورت One-Hot سنتز شود. خروجی log سنتز و شماتیک پس از سنتز را ارائه دهید.
 - ب) همین کار را برای کد حالت جانسون تکرار کنید.
- ج) قطعه کد ۴-۲ (xmodule.vhd) را سنتز نموده و لیست اتصالات پس از سنتز را نشان دهید. شماتیک پس از سنتز را ذخیره کرده و ارائه دهید.
- د) با استفاده از attribute ها مدار را طوری سنتز نمایید که سیگنالهای wire_a و wire_b هنگام بهینهسازی در مراحل سنتز حذف نشوند. (از keep استفاده کنید.)
 - لیست اتصالات پس از سنتز و پیادهسازی را ارائه دهید. شماتیک پس از سنتز و پیادهسازی را ضمیمه کنید.
- ه) با استفاده از attribute ها مدار را طوری سنتز نمایید که سیگنالهای wire_a و wire_b هنگام بهینهسازی در مراحل سنتز حذف نشوند. (از dont_touch استفاده کنید.)
 - لیست اتصالات پس از سنتز و پیادهسازی را ارائه دهید. شماتیک پس از سنتز و پیادهسازی را ضمیمه کنید.
 - و) تفاوت keep و dont_touch را یافته و با ذکر مثال توضیح دهید.

راهنمایی: جهت مشاهده و ذخیره لیست اتصالات در ابزار ویوادو از سربرگ File از منوی Export گزینهی Export گزینهی File استخاب کنید و یا در محیط TCL Terminal دستور export_edif را انتخاب کنید و یا در محیط

توضيحات و ليست Attribute هاي ابزار Vivado Design Suite User Guide: Synthesis (UG901) موجود است.

_

⁵ Overlapped