#### **BAB 4**

#### IMPLEMENTASI DAN EVALUASI

Dalam bab ini akan dijelaskan implementasi atau pelaksanaan dari perancangan yang telah dijelaskan pada Bab 3. Hasil implementasi tersebut selanjutnya dievaluasi untuk membuktikan bahwa prosesor RISC yang telah dibangun dapat bekerja sesuai dengan batasan yang ditetapkan.

# 4.1 Peralatan yang Digunakan

Untuk tujuan implementasi dari rancangan prosesor dan evaluasi dari hasilnya, diperlukan sistem perangkat lunak dan perangkat keras sebagai berikut:

#### 4.1.1 Sistem Perangkat Lunak

• Software Xilinx ISE WebPack seri 5.2i

Perangkat lunak ini digunakan untuk melakukan perancangan, sintesis, implementasi, evaluasi, dan mengkonfigurasi FPGA (*file* .bit) maupun CPLD (*file* .jed) yang digunakan.

• *Software* Xilinx Foundation 4.1i

Perangkat lunak ini digunakan untuk melakukan simulasi dari perancangan prosesor yang telah dibangun dengan tujuan untuk mengetahui apakah hasil yang didapatkan telah sesuai dengan perancangannya.

#### • *Software assembler* sederhana

Software assembler ini dirancang dengan tujuan untuk mempermudah pengkodean terhadap program pengujian. Software assembler ini akan mendekode program dalam bahasa assembly (file .asm) menjadi kumpulan 32 bit instruksi (file .bit) yang kemudian diletakkan pada memori instruksi (ROM).

#### 4.1.2 Sistem Perangkat Keras

- PC Pentium III 600 MHz dengan memori sebesar 256 MB dan sistem operasi Windows XP Professional.
- PC Pentium 4 1,7 GHz dengan memori sebesar 256 MB dan sistem operasi Windows 98 SE.
- FPGA yang digunakan adalah modul D2 (Digilab 2) dari Digilent Inc. dengan tipe Xilinx Spartan 2 XC2S200-PQ208.
- Menggunakan modul DIO2 (Digilab Digital I/O 2) dari Digilent Inc. dengan tipe Xilinx CPLD CX95108-PC84.
- Menggunakan tombol, saklar, dan LED pada modul DIO2 sebagai input dan output.
- Menggunakan rangkaian penyangga JTAG Parallel Download Cable untuk mengkonfigurasi modul DIO2.
- Kabel paralel (DB-25) male-male untuk menghubungkan PC dengan modul D2 atau PC dengan rangkaian penyangga.
- Osiloskop Digital untuk melakukan pengukuran sinyal keluaran.

Menggunakan adaptor yang mengubah tegangan AC 220 V menjadi DC
 +5 V sebagai tegangan untuk modul D2 dan D2IO.

## 4.2 Implementasi

Implementasi dilakukan menggunakan PC Pentium III 600 MHz, memori sebesar 256 MB, sistem operasi Windows XP Professional, serta *software* Xlinx ISE WebPack seri 5.2i.

#### 4.2.1 Persiapan Implementasi

Langkah-langkah melakukan instalasi *software* Xilinx ISE WebPack seri 5.2i:

- 1. Download software Xilinx ISE WebPack dari situs resmi Xilinx (www.xilinx.com) dan dapatkan seri terbarunya.
- Double click file WebPACK\_52\_fcfull\_i.exe atau icon seperti Gambar
   4.1 untuk instalasi seri 5.2i

WebPACK\_52\_fcfull\_i.exe


Gambar 4.1 Icon Instalasi Xilinx ISE WebPack seri 5.2i

- 3. Tunggu hingga data selesai di *extract*.
- 4. Baca lisensi dan berikan tanda benar pada "I accept the terms of this software lecense". Dan click "Next".
- 5. Isikan nama directory dan nama folder-nya, kemudian click "Next".

- 6. Berikan tanda benar pada "Set/Update XILINX variable" dar "Set/Update PATH variable". Kemudian click "Next".
- 7. Click "Install".

Berikut adalah langkah-langkah membuat proyek dan *file* sumber baru:

- 1. Jalankan "Project Navigator" dengan nama file ise.exe.
- 2. Buat proyek baru melalui *menu bar* "File" kemudian pilih "New Project...".
- 3. Isi nama proyek pada "*Project Name*" dan lokasi pada "*Project Location*". Isikan informasi lainnya seperti pada Gambar 4.2. Kemudian *click* "*OK*".



Gambar 4.2 New Project

- 4. Masukkan *file* sumber baru dengan cara *click menu bar* "*Project*" kemudian pilih "*New Source*...".
- 5. Karena dalam keseluruhan perancangan digunakan VHDL maka pilih "VHDL *module*" serta berikan nama *file* dan lokasinya.
- 6. Berikan tanda benar pada "Add to project" kemudian click "Next".
- 7. Isikan nama *Entity* dan *Architecture*. Isi kolom *port name*, *direction*, MSB dan LSB dengan port-port yang digunakan. Kemudian *click* "*Next*".
- 8. Click "Finish".

#### 4.2.2 Pelaksanaan Implementasi

Double click file source yang baru dibuat pada jendela "Sources in Project". Jendela editor akan ditampilkan seperti Gambar 4.3. Pada saat file source dibuat, beberapa library telah diberikan pada bagian "Deklarasi Library". Library-library yang disediakan sudah cukup untuk melakukan seluruh rancangan.

Gambar 4.3 menunjukkan komponen penambahan dan pengurangan 32 bit dari file addsub32\_lib\_par.vhd. Bagian "Deklarasi Port" merupakan tempat untuk mendeklarasi pin-pin masukan dan/atau keluaran dari sebuah komponen. Bagian "Deklarasi Sinyal Internal" berfungsi untuk mendeklarasikan beberapa label untuk sinyal yang akan digunakan dalam perancangan. Jika ingin menggabungkan komponen-komponen lain dalam perancangan maka komponen-komponen tersebut dideklarasikan pada bagian "Deklarasi Komponen-komponen yang Digunakan". Program VHDL yang diletakkan pada bagian lampiran menyertakan hirarki program tersebut yang

menunjukkan komponen-komponen yang digunakan dalam perancangannya. Bagian "Perancangan" merupakan tempat melakukan perancangan baik dengan metoda *structural*, *data flow*, maupun *behavioral*.

```
addsub32_lib_par.vhd * -
File Edit
         M 🔥 % % 🎋
                ₩ 🖭
     library IEEE;
                                      Deklarasi
     use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.STD_LOGIC_ARITH.ALL;
                                      Library
    use IEEE.STD_LOGIC_UNSIGNED.ALL;
 5
 6
    entity addsub32_lib_par is
 7
         Port ( A, B : in std
                             logic vector(31 downto 0);
               SubAdd, Pass : in std_logic;
                                                          Deklarasi
 8
 9
               G : out std_logic_vector(31 downto 0);
                                                          Port
10
                Cout, V, N : out std_logic);
11
     end addsub32_lib_par;
12
13
     architecture Behavioral of addsub32_lib_par is
14
                                                                 Deklarasi Sinyal
15
             signal Btmp, Gtmp : std logic vector (31 downto 0);
16
             signal CoutT : std_logic;
                                                                 Internal
17
18
             component adder32_lib
19
                    Port ( A, B : in std logic vector(31 downto 0);
                                                                      Deklarasi
                            Cin : in std_logic;
20
                                                                      Komponen-komponen
21
                            Sum : out std_logic_vector(31 downto 0);
                                                                      yang Digunakan
22
                            Cout : out std_logic);
23
             end component;
24
25
26
    begin
                                                                                     Perancangan
27
28
             adder: adder32_lib port map (A => A, B => Btmp, Cin => SubAdd, Sum => Gtmp, Cout => CoutT);
29
             add_sub : process (SubAdd, Pass, B, SubAdd) begin
за
                    if (Pass = '0') then
31
                            for I in 0 to 31 loop
32
                                   Btmp(I) <= B(I) XOR SubAdd;</pre>
33
                            end loop:
                    else Btmp <= X"000000000";
34
35
                    end if:
36
             end process;
37
38
             G <= Gtmp;
39
             Cout <= CoutT;
40
41
42
             N <= Gtmp(31);
             V <= CoutT XOR A(31) XOR Btmp(31) XOR Gtmp(31);
43
44
     end Behavioral:
```

Gambar 4.3 Jendela Editor

Jika perancangan komponen telah selesai dilakukan maka double click "Synthesize" pada jendela "Processes for Current Source" untuk

mendapatkan laporan mengenai kesalahan (*error*) atau peringatan (*warning*). Jika sudah tidak terjadi kesalahan dan sintesis berhasil diselesaikan maka akan didapatkan laporan mengenai jumlah *slice* (*flip-flop* dan LUT), IOB dan *three state buffer* yang digunakan serta laporan mengenai TPD yang dihasilkan. Hasil laporan sintesis akan digunakan untuk memilih komponen berdasarkan CLB dan/atau TPD terkecil.

Laporan yang diberikan pada saat sintesis merupakan kondisi komponen tanpa membatasinya dengan jenis peralatan (FPGA) yang digunakan melainkan hanya membandingkannya dengan komponen maksimum dari peralatan tersebut. Laporan hasil sintesis dapat dilihat pada *file* .syr. Persentase yang diberikan merupakan perbandingan jumlah komponen yang digunakan dengan jumlah komponen keseluruhan, lihat Tabel 4.1 untuk jumlah keseluruhan komponen.

**Tabel 4.1** Jumlah Keseluruhan Komponen pada Xilinx Spartan 2 XC2S200-PQ208 untuk Proses Sintesis

Komponen	Synthesize
CLB	1176
Slice	2352
Flip-flop	4704
4 input LUT	4704
IOB	144
TBUF	2352
GCLK	4

Untuk tabel hasil laporan sintesis (seperti Tabel 4.2) dimana kolom *slice* menunjukkan jumlah *slice* yang digunakan. Dalam sebuah *slice* terdapat dua buah *flip-flop* dan dua buah LUT empat *input*. Jumlah *flip-flop* dan LUT

empat *input* yang digunakan ditunjukkan pada kolom FF dan 4 *input* LUT. Kolom IOB menunjukkan jumlah IOB (*pin* masukkan dan/atau keluaran) yang digunakan. Kolom T-BUF menunjukkan jumlah *three state buffer* yang digunakan.

Kolom *Timing Report* memberikan laporan mengenai TPD yang dihasilkan dari masing-masing komponen. Kolom Prd. menunjukkan perioda minimum yang dibutuhkan oleh sebuah komponen dan berhubungan dengan frekuensi maksimum yang ditunjukkan pada kolom Frek.. IAT (*Input Arrival Time*) merupakan waktu minimum yang dibutuhkan oleh nilai masukan sebelum terjadinya *clock*, sedangkan ORT (*Ouput Required Time*) merupakan maksimal waktu yang dibutuhkan untuk menghasilkan *output* setelah terjadinya *clock*. CPD (*Combinational Path Delay*) merupakan waktu tunda pada komponen kombinasional.

CPD dihasilkan dari komponen yang mengandung rangkaian kombinasional, IAT dan ORT dihasilkan dari komponen yang mengandung rangkaian sekuensial, sedangkan Prd. dan Freq. dihasilkan dari komponen yang menggunakan *clock*. Satuan untuk Prd., IAT, ORT, dan CPD adalah nano detik (ns), sedangkan satuan untuk Freq. adalah mega hertz (MHz).

Perancangan berdasarkan fungsi memungkinkan komponen dirancang secara terpisah kemudian baru disatukan. Berikut adalah implementasi dari masing-masing komponen.

## 4.2.2.1 Komponen-komponen Register File

Ada dua jenis perancangan untuk komponen yang membangun register file, yaitu perancangan register file menggunakan flip-flop (Register\_File\_FF.vhd) dan DPRAM (Register\_File\_DPRAM.vhd). Pada perancangan menggunakan flip-flop, komponen-komponen yang dibutuhkan yaitu register 32 bit dengan reset, enable, dan aktif low (reg1x32RE\_1.vhd), decoder 5 to 32 (dec5\_32.vhd), load 32 bit (load32.vhd) untuk menentukan satu dari 32 register yang akan ditulis, dua buah multipexer 32 input 32 bit (mux32x32.vhd) untuk bus A dan bus B. Sedangkan komponen yang dibutuhkan untuk register file dengan DPRAM adalah 16 buah DPRAM 1 bit aktif low (ram16x1D\_1.vhd) yang merupakan library dari Xilinx. Tabel 4.2 menunjukkan data hasil sintesis untuk perbandingan kedua register file beserta komponennya.

**Tabel 4.2** Perbandingan Register File Flip-flop dengan DPRAM

Vammanan	Slice	FF	4 input	IOB	T-		Tin	ning Rep	ort	
Komponen	Since	ГГ	LUT	ЮВ	BUF	Prd.	Freq.	IAT	ORT	CPD
			]	Register Fil	e Flip-flo	р				
dec5 32	32		32	37						10.
uec3_32	(1%)		(0%)	(25%)				-		763
load32	53		92	38						13.
10au32	(2%)		(1%)	(26%)				-		886
reg1x32	18		32	66				5.	6.	
RE_1	(0%)		(0%)	(45%)				082	788	
register_file	1088	992	1145	113				12.	9.	20.
_ff	(46%)	(21%)	(24%)	(78%)				444	832	611
			]	Register Fil	e DPRAI	M				
register_file	230		198	112				3.	9.	17.
_dpram	(9%)		(4%)	(77%)				004	315	486

Dari tabel 4.2 dapat dilihat bahwa *register file* dengan DPRAM dapat menghemat 858 *slice* atau sekitar 37% dari total CLB dibandingkan dengan *register file* menggunakan *flip-flop*. Dari hasil laporan mengenai waktu, TPD yang dibutuhkan oleh *register file* juga lebih kecil dibandingkan dengan *flip-flop*, oleh karena itu akan digunakan komponen *register file* dengan DPRAM pada perancangan selanjutnya.

Untuk menyederhanakan perancangan maka *register file* (Register\_File\_DPRAM.vhd), MUX A, MUX B, dan *constant unit* (const\_unit.vhd) disatukan menjadi komponen yang disebut *register file* gabungan (register\_file\_gab.vhd). Beberapa perubahan akan terjadi pada MUX A dan MUX B jika digunakan *data forwarding* untuk menghindari *data depedency* (register\_file\_gab\_df.vhd). Tabel 4.3 berikut menunjukkan laporan yang diperoleh dari hasil sintesis.

**Tabel 4.3** *Register File* Gabungan

Vomnonon	Slice	FF	4 input	* 100K			Tin	ning Rep	ort	
Komponen	Since	ГГ	LUT	ЮВ	BUF	Prd.	Freq.	IAT	ORT	CPD
const unit	1		1	49						9.
const_unit	(0%)		(0%)	(34%)						719
register_file	265		262	163				3.	10.	19.
_gab	(11%)		(5%)	(113%)				004	899	070
register_file	294		313	197				3.	10.	20.
_gab_df	(12%)		(6%)	(136%)				004	899	654

## 4.2.2.2 Komponen-komponen Function Unit

Salah satu komponen yang membangun *function unit* untuk operasi aritmatika adalah komponen penjumlah (*adder*). Beberapa jenis *adder* untuk dijadikan perbandingan adalah *ripple carry adder* 

(adder32\_rc.vhd), carry lookahead adder (adder32\_cl.vhd), carry selector adder (adder32\_cs.vhd), dan adder menggunakan library (adder32\_lib.vhd). Tabel 4.4 menunjukkan perbandingan keempat adder.

Dari tabel 4.4 dapat dilihat bahwa komponen *adder* dengan *library* menggunakan *slice* terkecil dan TPD terpendek.

**Tabel 4.4** Perbandingan Empat Buah *Adder* 

Komponen	Slice	FF	4 input	I IOR I -	T-		Tin	ning Rep	ort	
Komponen	Silce	rr	LUT	ЮВ	BUF	Prd.	Freq.	IAT	ORT	CPD
adder32 lib	16		32	98						10.
adder32_110	(0%)		(0%)	(68%)						402
adder32 cl	58		101	98						60.
adder32_cr	(2%)		(2%)	(68%)						857
adder32 cs	63		109	98						41.
adde132_cs	(2%)		(2%)	(68%)				-		642
adder32 rc	42		73	98						63.
auder32_10	(1%)		(1%)	(68%)						116

Komponen berikutnya adalah gabungan komponen *adder* dengan *subtractor*, dimana digunakan tambahan metoda *two's complement* pada keempat komponen *adder* (addsub32\_rc.vhd, addsub32\_cs.vhd, addsub32\_cl.vhd, dan addsub32\_lib\_par.vhd). Selain itu digunakan juga komponen dimana *adder* yang *substractor*-nya tidak menggunakan *metoda two's complement* melainkan menggunakan *library* (addsub32\_lib\_all.vhd). Tabel 4.5 menunjukkan perbandingan kelima komponen *adder* dan *subtractor*.

Dari Tabel 4.5 dapat dilihat bahwa komponen *adder* dengan *library* dan *subtractor* dengan metoda *two's complement* menggunakan *slice* terkecil dan TPD terpendek.

**Tabel 4.5** Perbandingan Lima Buah Komponen *Adder* dan *Subtractor* 

Vamnanan	Slice	FF	4 input				Tin	ning Rep	ort	
Komponen	Since	FF	LUT	ЮВ	BUF	Prd.	Freq.	IAT	ORT	CPD
addsub32	54		100	101						17.
_lib_all	(2%)		(2%)	(70%)						782
addsub32	17		34	101						16.
_lib_par	(0%)		(0%)	(70%)						342
addsub32	81		140	101						67.
_cl	(3%)		(2%)	(70%)						985
addsub32	82		143	101						45.
_cs	(3%)		(2%)	(70%)						242
addsub32	61		106	101						67.
_rc	(2%)		(2%)	(70%)						706

Untuk menghasilkan *flag Zero* dari proses aritmatika digunakan komponen *zero detector* (zero\_detector.vhd). Selain itu terdapat juga komponen *logic unit* (logicunit32.vhd) yang berfungsi membangun *function unit* untuk operasi logika. Penggabungan komponen untuk operasi aritmatika dan logika disebut *arithmetic logic unit* (ALU.vhd). Untuk instruksi *load upper immediate* digunakan komponen LUI (LUI.vhd). Tabel 4.6 menunjukkan penggunaan *slice* dan lamanya TPD untuk komponen *zero detector*, *logic unit*, ALU, dan LUI.

Komponen untuk operasi pergeseran dipilih dari tiga jenis pergeseran, yaitu menggunakan *barrel shifter* dengan 1 *bit selector* (barrelshift32 1.vhd), *barrel shifter* dengan 2 *bit selector* 

(barrelshift32\_2.vhd), dan dengan *shifter* biasa (shifter\_32.vhd).

Tabel 4.7 menunjukkan perbandingan ketiga *shifter*.


**Tabel 4.6** Penggunaan *Slice* dan Lamanya TPD untuk Komponen *Zero Detector*, *Logic Unit*, ALU, dan LUI

Vammanan	Clica	FF	4 input	- IOK	T-		Tin	ning Rep	ort	
Komponen	Slice	ГГ	LUT	ЮВ	BUF	Prd.	Freq.	IAT	ORT	CPD
zero_ detector	6 (0%)		11 (0%)	33 (22%)						12. 815
logicunit32	18 (0%)		32 (0%)	98 (68%)						10. 448
alu	42 (1%)		78 (1%)	135 (93%)						19. 816
lui	0 (0%)		0 (0%)	48 (33%)						6. 479

**Tabel 4.7** Perbandingan Tiga Buah *Shifter* 

Komponen	Slice	FF	4 input	IOB	T-		Tin	ning Rep	ort	
Komponen	Silce	rr	LUT	ЮВ	BUF	Prd.	Freq.	IAT	ORT	CPD
barrelshift	129		225	71						27.
32_1	(5%)		(4%)	(49%)						67
barrelshift	126		238	71						25.
32_2	(5%)		(5%)	(49%)						492
shifter 32	261		496	71						25.
Silitiei_32	(11%)		(9%)	(49%)						478

Setelah semua komponen yang membangun *function unit* dibuat dan dipilih maka tugas selanjutnya adalah menyusunnya agar didapatkan *delay path* terkecil untuk komponen *function unit* (function\_unit.vhd). Gambar 4.4 menunjukkan hasil penyusunan yang dilakukan. Satuan untuk nilai-nilai pada Gambar 4.4 adalah nano detik (ns). Tabel 4.8 menunjukkan hasil laporan sintesis untuk *function unit*.



**Gambar 4.4** Penyusunan Komponen pada *Function Unit* untuk Mendapatkan *Delay Path* Terkecil

**Tabel 4.8** Laporan Sintesis untuk Function Unit

Komponen	Slice	FF	4 input	IOB T-			Tin	ning Rep	ort	
Komponen	Since	ГГ	LUT	ЮВ	BUF	Prd.	Freq.	IAT	ORT	CPD
function_ unit	200 (8%)		380 (8%)	104 (72%)						29. 077

#### 4.2.2.3 Komponen-komponen Control Unit

Beberapa komponen pada *control unit* dirancang terpisah dengan komponen RISC, sisnya dirancang di dalam komponen RISC. Komponen yang dirancang di luar komponen RISC yaitu komponen *instruction decoder* (id.vhd), *branch control* (branch\_ctrl.vhd), *data forwarding* (data\_forwarding.vhd), dan *interrupt contorl* (interrupt\_ctrl.vhd). Tabel 4.9 menunjukkan hasil laporan sintesis untuk komponen yang dirancang di luar komponen RISC.

**Tabel 4.9** Laporan Sintesis untuk Komponen yang Dirancang di Luar Komponen RISC

Vomnonon	Slice	FF	4 input			Tin	ning Rep	ort		
Komponen	Since	FF	LUT	ЮВ	BUF	Prd.	Freq.	IAT	ORT	CPD
id	27		25	51						10.
Iu	(1%)		(0%)	(35%)						764
branch ctrl	3		5	9						10.
branch_ctri	(0%)		(0%)	(6%)				-		367
data_forwar	5		10	20						11.
ding	(0%)		(0%)	(13%)						699
Interrupt_	4	1	7	16				7.	8.	11.
ctrl	(0%)	(0%)	(0%)	(11%)				620	372	402

#### 4.2.2.4 Komponen-komponen Prosesor RISC

Komponen-komponen untuk prosesor RISC yaitu gabungan komponen-komponen dari *register file*, *function unit*, *control unit*, dan komponen *register* (reg1x1.vhd, reg1x2.vhd, reg1x3.vhd, reg1x4.vhd, reg1x5.vhd, reg1x26.vhd, dan reg1x32.vhd) untuk menampung data pada proses *pipeling* serta komponen penyangga (buffer) untuk *bus* data (bufe32.vhd) dan *bus* alamat (bufe3.vhd). Tabel 4.10 menunjukkan hasil laporan sintesis untuk komponen *register*, *buffer*, dan prosesor RISC (risc.vhd).

**Tabel 4.10** Laporan Sintesis untuk Komponen Register, Buffer, dan Prosesor RISC

Vamnanan	Slice	FF	4 input				Tin	ning Rep	ort	
Komponen	Silce	FF	LUT	ЮВ	BUF	Prd.	Freq.	IAT	ORT	CPD
	-	-	F	Register unt	uk Pipeli	ne	-		-	
reg1x1	1 (0%)	1 (0%)		3 (2%)				2. 520	6. 788	
reg1x2	1 (0%)	2 (0%)		5 (3%)				2. 520	6. 788	
reg1x3	2 (0%)	3 (0%)		7 (4%)				2. 520	6. 788	
reg1x4	2 (0%)	2 (0%)		9 (6%)				2. 520	6. 788	
reg1x5	3 (0%)	5 (0%)		11 (7%)				2. 520	6. 788	

**Tabel 4.10** Laporan Sintesis untuk Komponen *Register*, *Buffer*, dan Prosesor RISC (lanjutan)

Vammanan	Slice	FF	4 input				Tin	ning Rep	ort	
Komponen	Since	ГГ	LUT	ЮВ	BUF	Prd.	Freq.	IAT	ORT	CPD
reg1x26	15 (0%)	26 (0%)		53 (36%)				2. 520	6. 788	
reg1x32	18 (0%)	32 (0%)		65 (45%)				2. 520	6. 788	
				Buf	fer					
bufe32				65 (45%)						10. 587
bufe3				7 (4%)						8. 499
				Proseso	r RISC					
risc	770 (32%)	315 (6%)	1200 (25%)	140 (97%)	1	34. 678	28. 942	13. 707	27. 690	17. 027

Setelah semua komponen disatukan menjadi prosesor RISC, maka lakukan implementasi dengan double click menu "Implement Design" pada jendela "Processes for Current Sources". Jika tidak terjadi kesalahan, maka proses implementasi menghasilkan laporan seperti terlihat pada Tabel 4.11. Untuk komponen maksimum dari peralatan yang digunakan dapat dilihat pada Tabel 4.12. Laporan yang diberikan pada proses implementasi merupakan kondisi komponen yang dibatasi dengan jenis peralatan (FPGA) yang digunakan. Laporan hasil implementasi mengenai jumlah slice, LUT, dan IOB yang digunakan dapat dilihat pada file .mrp. Sedangkan laporan hasil implementasi mengenai lamanya TPD dapat dilihat pada file .twr untuk format berupa text atau click "Analyze Post-Place & Route Static Timing (Timing Analyzer)" untuk melakukan analisa secara interaktif dengan masukkan berupa posisi sumber dan posisi tujuan. Informasi mengenai analisa TPD secara interaktif disimpan pada file .twx.

**Tabel 4.11** Laporan Implementasi untuk Prosesor RISC

Komponen	Slice	FF	4 input	IOB	T-	Timing 1	Report
Komponen	Since	ГГ	LUT	ЮВ	BUF	Prd.	Freq.
rico	719	314	1332	140		40.354	24.781
risc	(30%)	(6%)	(28%)	(100%)		40.554	24.701


**Tabel 4.12** Jumlah Keseluruhan Komponen pada Xilinx Spartan 2 XC2S200-PQ208 untuk Proses Implementasi

Komponen	Implementation
CLB	1176
Slice	2352
Flip-flop	4704
4 input LUT	4704
IOB	140
TBUF	2464
GCLK	4
GCLKIOB	4

Gambar 4.5 menunjukkan penempatan dan hubungan *slice* yang digunakan, dimana ditunjukkan juga *carry logic* pada operasi penjumlahan yang digunakan dalam komponen *barrel shifter*, *function unit* (AddSub), *branch* (BrA), *jump* (JA), dan PC *Increase* (PC\_Inc).


Berikut langkah-langkah untuk menghasilkan file .bit dan langkah-langkah untuk mengkonfigurasi FPGA:

- 1. Hubungkan modul D2 dengan PC seperti terlihat pada Gambar 4.6.
- 2. Click kanan pada "Generate Programming File" kemudian pilih "Properties...".
- 3. Pada label "Startup options" rubah menu "FPGA Start-Up Clock" dari "CCLK" menjadi "JTAG Clock". Click "OK".
- 4. Double click pada "Generate Programming File".
- 5. Double click pada "Configure Device (iMPACT)".



Gambar 4.5 Penempatan dan Hubungan Slice yang Digunakan

- 6. Pilih "Configure Devices" untuk pertanyaan "What do you want to do first?". Click "Next".
- 7. Pilih "Boundary-Scan Mode" untuk pernyataan "I want to configure device via:". Click "Next".
- 8. Kemudian pilih "Automatically connect to cable and identify Boundary-Scan chain". Click "Finish".
- 9. Pilih file .bit untuk mengkonfigurasi FPGA.
- 10. Click kanan pada gambar "device" dan pilih "Program...".
- 11. Tunggu hingga pemrograman selesai dilakukan dan muncul tampilan "Programming Success".
- 12. Sebuah prosesor dengan arsitektur RISC telah dibangun pada FPGA.



Gambar 4.6 Hubungan PC dengan Modul D2

Penghasil *clock* (*clock generator*) dengan frekuensi 50 MHz telah tersedia pada modul D2. Untuk menyesuaikannya dengan frekuensi maksimum rancangan, penghasil *clock* dapat diperkecil dengan menggunakan komponen pembagi *clock* (*clock divider*) atau komponen *counter*. *Clock* dari penghasil *clock* terhubung dengan pin 80 pada FPGA sedangkan *clock* menggunakan tombol terhubung dengan pin 77 pada FPGA.

#### 4.2.3 Perolehan Data dari Proses Implementasi

Tabel 4.13 merupakan penundaan dari komponen kombinasional prosesor RISC pada proses implementasi untuk mendapatkan penundaan maksimum dari setiap tahap *pipeline*. Data pada Tabel 4.13 didapatkan dari

menu "Analyze Post-Place & Route Static Timing (Timing Analyzer)" dengan satuan nano detik (ns). Dari menu ini didapatkan pula bahwa penundaan pada IOBUF (Input/Output Buffer) untuk sinyal masukan sebesar 0,776ns, sedangkan untuk sinyal keluaran sebesar 4,668ns.

 Tabel 4.13
 Penundaan Maksimum dari Masing-masing Tahap Pipeline

Jalur	Waktu
IF	
$Reg_PC \rightarrow PC_Inc \rightarrow MUX_I_PC_1 \rightarrow Reg_PC_1$	10.199
$Reg\_PC \rightarrow PC\_Inc \rightarrow MUX\_C \rightarrow MUX\_I\_PC \rightarrow Reg\_PC$	8.197
Reg_PC → Pin_Inst_Add	9.560
$Pin\_Inst \rightarrow Int\_Ctrl \rightarrow MUX\_I\_PC \rightarrow Reg\_PC$	12.481
DO	
$PC_1 \rightarrow PC_2$	3.728
Reg_IR → Reg_JA	5.448
Reg_IR → Reg_BS	11.315
$Reg_IR \rightarrow Register_File \rightarrow MUX_A \rightarrow Reg_Bus_A$	14.557
$Reg_IR \rightarrow ID \rightarrow Data_Forwarding \rightarrow MUX_A \rightarrow Reg_Bus_A$	13.689
Reg_IR $\rightarrow$ Register_File $\rightarrow$ MUX_B $\rightarrow$ Reg_Bus_B	15.951
$Reg_IR \rightarrow ID \rightarrow Data_Forwarding \rightarrow MUX_B \rightarrow Reg_Bus_B$	13.311
EX	
$Reg_PC_2 \rightarrow Adder \rightarrow MUC_C \rightarrow MUX_I_PC \rightarrow Reg_PC$	10.348
$Reg_JA \rightarrow Adder \rightarrow MUC_C \rightarrow MUX_I_PC \rightarrow Reg_PC$	10.630
$Reg\_MD\_1 \rightarrow Int\_Ctrl \rightarrow Reg\_PC$	13.133
Reg_DA_1 $\rightarrow$ Data_Forwarding $\rightarrow$ MUX_A $\rightarrow$ Reg_Bus_A	12.381
Reg_BS $\rightarrow$ Branch_Ctrl $\rightarrow$ MUC_C $\rightarrow$ MUX_I_PC $\rightarrow$ Reg_PC	15.320
$Reg\_MW \rightarrow Int\_Ctrl \rightarrow MUX\_I\_PC \rightarrow Reg\_PC$	12.826
Reg_MW → Pin_IntACK	16.298
$Reg_LS \rightarrow MCO \rightarrow Pin_BSel$	11.957
$Reg_FS \rightarrow Function_Unit \rightarrow Reg_F$	16.832
Reg_FS $\rightarrow$ Function_Unit $\rightarrow$ Branch_Ctrl $\rightarrow$ MUX_C $\rightarrow$ MUX_I_PC $\rightarrow$ Reg_PC	22.332
Reg_Bus_A → Pin_Data_Address	9.802
$Reg\_Bus\_B \rightarrow Function\_Unit \rightarrow Reg\_F$	18.584
Reg_Bus_B $\rightarrow$ Function_Unit $\rightarrow$ Branch_Ctrl $\rightarrow$ MUX_C $\rightarrow$ MUX_I_PC $\rightarrow$ Reg_PC	22.825
Reg_Bus_B $\rightarrow$ Function_Unit $\rightarrow$ Branch_Ctrl $\rightarrow$ MUX_C $\rightarrow$ Int_Ctrl $\rightarrow$ Pin_IntACK	26.266
Reg_Bus_B $\rightarrow$ Function_Unit $\rightarrow$ MUX_D_DF $\rightarrow$ MUX_B $\rightarrow$ Reg_Bus_B	23.780
Reg_Bus_B → Function_Unit → Register_File → Reg_Bus_A	21.144
Reg_Bus_B $\rightarrow$ MCO $\rightarrow$ Pin_Data	12.861
$Inst \rightarrow Int\_Ctrl \rightarrow Int \rightarrow MUX\_I\_PC$	12.481
$Inst \rightarrow Int\_Ctrl \rightarrow Int \rightarrow IntACK$	15.953
WB	
$Reg\_MD \rightarrow Bus\_D$	6.991
$Reg_F \rightarrow Bus_D$	6.053
Reg_DataReg → Bus_D	5.264

Pipeline yang baik adalah pipeline dengan panjang penundaan pada masing-masing tahap adalah sama. Dari Tabel 4.13 dapat dilihat bahwa penundaan terlama pada tahap IF yaitu sebesar 12,481ns, pada tahap DO yaitu sebesar 15,951ns, pada tahap EX yaitu sebesar 26.266ns, dan pada tahap WB yaitu sebesar 6.991ns.

Data ini menunjukkan panjangnya penundaan *pipeline* pada tahap EX adalah yang terbesar, yaitu 1,647 kali tahap DO (tahap terpanjang setelah EX). Pembagian tahap EX kedalam dua tahap adalah dimungkinkan utnuk meningkatkan frekuensi prosesor keseluruhan.

Beberapa metoda untuk menghindari *data hazard* adalah dengan NOP (*No OPeration*) dari *software*, *data hazard stall*, dan *data forwarding*. Beberapa kekurangan dan kelebihan pada masing-masing metoda dapat dilihat pada Tabel 4.14.

**Tabel 4.14** Perbandingan Solusi untuk Menghindari *Data Hazard* 

Metoda	Waktu Kompilasi Program	Penambahan Jumlah Slice	Penambahan Waktu Pipeline	Penundaan Eksekusi Instruksi
NOP Software	Lama	Tidak ada	Tidak ada	Terjadi
Data Hazard Stall	Cepat	Sedikit	Sedikit	Terjadi
Data Forwarding	Cepat	Banyak	Banyak	Tidak terjadi

Dari Tabel 4.13 dan Tabel 4.14 dapat dilihat bahwa penambahan waktu akibat mengintegrasikan *data forwarding* (Reg\_Bus\_B → Function\_Unit → MUX\_D\_DF → MUX\_B → Reg\_Bus\_B = 23,780ns) yang seharusnya menyebabkan penambahan waktu tunda *pipeline* tidak terjadi

karena terdapat penundaan akibat komponen lain yang lebih lama (Reg\_Bus\_B → Function\_Unit → Branch\_Ctrl → MUX\_C → Int\_Ctrl → Pin\_IntACK = 26.266ns). Sehingga solusi terbaik diantara ketiga solusi di atas untuk menghindari *data hazard* adalah menggunakan *data forwarding*.

#### 4.3 Evaluasi

Evaluasi dilakukan dengan tujuan untuk mengetahui apakah prosesor RISC yang dirancang dapat bekerja sesuai dengan yang diharapkan. Untuk itu, beberapa perancangan komponen (RAM, ROM, dan pengontrol *input/output*) dan program penguji dilakukan.

#### 4.3.1 Persiapan Evaluasi

#### 4.3.1.1 Komponen-komponen Evaluasi

Dua komponen yang digunakan untuk evaluasi yaitu memori data (RAM) dan memori instruksi (ROM). RAM (ram32x32s\_1.vhd) yang digunakan yaitu 32 buah 32 bit aktif low SRAM (Static Random Access Memory). ROM (rom.vhd) yang digunakan bergantung pada program pengujian yang digunakan. Gabungan komponen yang digunakan untuk evaluasi (prosesor RISC, RAM, dan ROM) selanjutnya akan disebut sebagai komponen micro controler (μC).

#### 4.3.1.2 Pembuatan Program Pengujian

Terdapat enam jenis program pengujian yang dibuat dengan tujuan untuk menunjukkan apakah prosesor yang dirancang berjalan

sesuai dengan apa yang diharapkan. Sebelum melakukan pengujian terhadap perangkat keras, pengujian terlebih dahulu disimulasikan menggunakan *software* Xilinx Foundation seri 4.1i. Setelah program yang disimulasi dinyatakan berhasil barulah program tersebut diujikan pada perangkat keras.

Pengujian dilakukan terhadap instruksi-instruksi dasar, instruksi-instruksi percabangan dan *set*, penggunaan *data forwarding* dan *branch prediction*, instruksi-instruksi *load* dan *store*, penggunaan *stack* dan prosedur, penggunaan *interrupt*, serta *register-register* pada *register file*. Gambaran umum keenam program pengujian tersebut adalah sebagai berikut:

# 1. Test 1 : Pengujian Terhadap Beberapa Instruksi Dasar

Instruksi dasar yang dimaksud adalah instruksi-instruksi aritmatika, logika, dan pergeseran serta dimasukkan juga instruksi load address (LA) dan load upper immediate (LUI). Pengujian dilakukan dengan cara mengkalkulasi dan memanipulasi data-data menggunakan instruksi yang akan di uji, kemudian hasilnya akan ditampilkan pada LED. Pengujian dinyatakan berhasil jika keluaran yang ditampilkan pada LED sama dengan hasil perhitungan yang dilakukan pada program penguji.

Tabel 4.15 merupakan langkah-langkah perhitungan yang dilakukan oleh instruksi-instruksi pada program penguji.

Tabel 4.15 Program Pengujian Instruksi Dasar, LA, dan LUI

No	Instruksi	Proses	Mnemonic
01	R01 <= R00 + 0000 1234h	R01=00001234h	ADIU
02	R04 <= R00 + FFFF 9ABCh	R04=FFFF9ABCh	ADI
03	R02 <= R01 sll 16d	R02=12340000h	SLL
04	R05 <= R04 - 0000 9AACh	R05=FFFF0010h	SBIU
05	R07 <= R00 + 0000 DEF0h	R07=0000DEF0h	ADIU
06	R06 <= R04 sll R05	R06=9ABC0000h	SLLV
07	R03 <= R02 or 0000 5678h	R03=12345678h	ORI
08	R08 <= R06 or R07	R08=9ABCDEF0h	OR
09	R09 <= R08 + R03	R09=ACF13568h	ADD
10	R10 <= R08 - R03	R10=88888878h	SUB
11	R11 <= R09 or R03	R11=BEF57778h	OR
12	R12 <= R10 or 0000 FF00h	R12=8888FF78h	ORI
13	R13 <= R10 xor R09	R13=2479BD10h	XOR
14	R14 <= R09 xor 0000 F0F0h	R14=ACF1C598h	XORI
15	R15 <= R13 nor R00	R15=DB8642EFh	NOR
16	R16 <= R13 nor 0000 0000	R16=DB8642EFh	NORI
17	R17 <= R01 slr 0000 0002h	R17=0000048Dh	SLR
18	R18 <= R11 slr R05	R18=0000BEF5h	SLRV
19	R19 <= R15 sar 0000 0011h	R19=FFFFEDC3h	SAR
20	R20 <= R15 sar R05	R20=FFFFDB86h	SARV
21	R21 <= PC	R21=00000015h	LA
22	R22 <= R04 - FFFF 9234h	R22=00000888h	SBI
23	R23 <= R03 and R08	R23=12345670h	AND
24	R24 <= 0000 9876h sll 16d	R24=98760000h	LUI
25	R26 <= R20 and 0000 AAAAh	R26=00008A82h	ANDI
26	R25 <= R00 + 0000 0080h	R25=00000080h	ADIU

# Menampilkan R00 sampai R25:


R00	=	0000	0000	h	R01	=	0000	1234	h
R02	=	1234	0000	h	R03	=	1234	5678	h
R04	=	FFFF	9ABC	h	R05	=	FFFF	0010	h
R06	=	9ABC	0000	h	R07	=	0000	DEF0	h
R08	=	9ABC	DEF0	h	R09	=	ACF1	3568	h
R10	=	8888	8878	h	R11	=	BEF5	7778	h
R12	=	8888	FF78	h	R13	=	2479	BD10	h
R14	=	ACF1	C598	h	R15	=	DB86	42EF	h
R16	=	DB86	42EF	h	R17	=	0000	048D	h
R18	=	0000	BEF5	h	R19	=	FFFF	EDC3	h
R20	=	FFFF	DB86	h	R21	=	0000	0015	h

```
R22 = 0000 0888 h R23 = 1234 5670 h R24 = 9876 0000 h R25 = 0000 0080 h R26 = 0000 8A82 h
```

## 2. Test 2 : Pengujian Terhadap Instruksi Percabangan dan Set

Gambar 4.7 menunjukkan *flowchart* untuk pengujian instruksi percabangan dan *set*. Instruksi percabangan yang terlihat pada Gambar 4.7 hanya menggunakan beberapa dari keseluruhan instruksi percabangan, terutama percabangan bersyarat. Untuk menguji percabangan bersyarat lainnya dapat dilakukan dengan mengganti instruksi percabangan yang ada pada *flowchart* dengan instruksi percabangan yang akan diuji. Jika program yang dibuat mengikuti alur seperti pada Gambar 4.7 maka *register-register* yang akan ditampilkan (R01 sampai R12) akan menunjukkan hasil sebagai berikut:

R01 =	OFFF	8006	h	R02	=	0000	6C0D	h
R03 =	FFFF	FF04	h	R04	=	0000	0001	h
R05 =	0000	0000	h	R06	=	0000	0001	h
R07 =	OFFF	8004	h	R08	=	0000	0000	h
R09 =	0000	0000	h	R10	=	0000	0000	h
R11 =	0000	0000	h	R12	=	0000	0000	h



Gambar 4.7 Flowchart Pengujian Instruksi Percabangan dan Set

# 3. Test 3: Pengujian Terhadap Penggunaan *Data Forwarding* dan Branch Prediction


Pengujian terhadap *data forwarding* dilakukan menggunakan instruksi yang mengandung *data depedency* sedangkan pengujian terhadap *branch prediction* dilakukan dengan meletakan instruksi yang menyebabkan perubahan nilai *register* setelah instruksi percabangan seperti pada Gambar 4.8.

Operator ">" dan ">=" digunakan pada instruksi percabangan yang membandingkan bilangan tidak bertanda yaitu BH dan BHE sedangkan operator ">s" dan ">=s" digunakan pada instruksi percabangan yang membandingkan bilangan bertanda yaitu BG dan BGE.

#### 4. Test 4 : Pengujian Instruksi Load dan Store

Pengujian terhadap instruksi *store*, yaitu SB, SH, dan SW dilakukan dengan cara menyimpan isi *register* ke memori data. Untuk memeriksa kebenarannya, data yang telah disimpan pada memori data diambil dan ditampilkan ke LED.

Pengujian terhadap instruksi *load*, yaitu LB, LH, dan LW dilakukan dengan cara mengambil isi memori data dan menyimpannya ke dalam *register*. Sebelumnya memori data diisi dengan nilai tertentu. Untuk memeriksa kebenarannya, data pada *register* ditampilkan ke LED.



**Gambar 4.8** Flowchart Pengujian Data Forwarding dan Branch Prediction

## 5. Test 5 : Pengujian Penggunaan Stack dan Prosedur

Pengujian penggunaan prosedur dan *stack* dilakukan dengan cara memenuhi program yang dibuat menggunakan bahasa C, dimana program tersebut memanggil sebuah fungsi (Proc1) dengan melakukan pengiriman parameter dan mendapatkan pengembalian nilai. Operasi *stack* digunakan pada saat pemanggilan fungsi dan pada saat kembali dari fungsi ke program utama.

Program dalam bahasa C adalah sebagai berikut:

```
void main(void)
{
  int ADD1, ADD2;
  int R01 = 2;
  int R02 = 4;
  proc1(R01, &R02);
                       // ADD1 = 2
  ADD1 = R01;
                      // ADD2 = 9
  ADD2 = R02;
}
void proc1(int R01, int *R02)
{
  R01 += 5;
                      // R01 = 7
  *R02 += 5;
                       // *R02 = 9
}
```

Pengujian dinyatakan berhasil jika dengan nilai masukkan 2 dan 4 menghasilkan nilai keluaran 2 dan 9 yang ditampilkan pada LED.

## 6. Test 6 : Pengujian Interrupt

Program untuk pengujian *interrupt* dibagi menjadi tiga bagian, yaitu program utama, program *interrupt* 1, dan program *interrupt* 2. Program utama akam menampilkan animasi LED pantul dan akan dikerjakan terus selama *interrupt* 1 dan *interrupt* 2 belum meminta layanan.

Program *interrupt* 1 akan dikerjakan jika terjadi penekanan tombol *interrupt* 1 dan layanan diberikan oleh prosesor. Program *interrupt* 1 akan mengerjakan animasi penumpukkan LED. Selama penumpukkan terjadi, tidak ada permintaan *interrupt* yang akan dilayani. Setelah penumpukkan selesai dilakukan maka program utama akan kembali dilanjutkan dan perminataan *interrupt* akan kembali dilayani.

Program *interrupt* 2 akan dikerjakan jika terjadi penekanan tombol *interrupt* 2 dan layanan diberikan oleh prosesor. Program *interrupt* 2 akan mengirim data ke prosesor sesuai dengan pengaturan kedelapan saklar. Data yang dikirim berdasarkan pengaturan kedelapan saklar akan ditampilkan pada delapan buah LED kemudian akan diberikan selang waktu sesaat sebelum keluar dari program *interrupt* 2 dan kembali ke program utama.

Tabel 4.16 menunjukkan rangkuman dari keenam program pengujian dengan instuksi-intruksi dan *register-register* yang digunakan pada masing-masing program. Dimana simbol '0' menunjukkan

instruksi/*register* yang digunakan dalam masing-masing program pengujian sedangkan simbol '√ ' menunjukkan apakah instruksi/*register* sudah pernah digunakan dalam salah satu program pengujian.

Tabel 4.16 Program Pengujian dengan Instruksi dan Register yang Diujinya

Instruksi/							1 1
Register	Test1	Test2	Test3	Test4	Test5	Test6	Keseluruhan
ADD	0		0	0		0	V
ADI	0	0	0	0	0	0	V
ADIU	0	0	0	0		0	V
SUB	0						<b>V</b>
SBI	0			0	0		V
SBIU	0			0			<b>√</b>
AND	0	0					<b>√</b>
ANDI	0						<b>√</b>
OR	0					0	<b>V</b>
ORI	0	0					V
XOR	0						<b>V</b>
XORI	0						<b>√</b>
NOR	0						V
NORI	0						V
SLR	0	0	0	0		0	<b>V</b>
SLRV	0						V
SLL	0					0	<b>V</b>
SLLV	0						V
SAR	0						<b>V</b>
SARV	0						<b>√</b>
LUI	0	0	0	0		0	<b>√</b>
LA	0						<b>√</b>
LB				0		0	<b>√</b>
LH				0			<b>√</b>
LW				0	0		V
SB				0		0	<b>V</b>
SH				0			<b>√</b>
SW	0	0	0	0	0		<b>V</b>
SLT		0					<b>√</b>
SLTI		0					<b>√</b>
DI						0	<b>√</b>
EI						0	<b>V</b>
BE		0	0			0	V
ВН		0	0			0	V
BHE		0	0				√
BG			0				V
BGE			0				√
JMP		0	0			0	V
JL		0					√
JR		0			0	0	V
JRL		0			0		V

**Tabel 4.16** Program Pengujian dengan Instruksi dan *Register* yang Diujinya (lanjutan)

Instruksi/ Register	Test1	Test2	Test3	Test4	Test5	Test6	Keseluruhan
R00	0	0	0	0	0	0	V
R01	0	0	0	0	0	0	V
R02	0	0	0	0	0	0	V
R03	0	0	0			0	V
R04	0	0	0			0	V
R05	0	0	0		0	0	V
R06	0	0	0			0	V
R07	0	0	0			0	V
R08	0	0	0			0	V
R09	0	0					V
R10	0	0					V
R11	0	0		0	0	0	V
R12	0	0		0	0		V
R13	0			0		0	V
R14	0			0		0	V
R15	0			0		0	V
R16	0			0			V
R17	0			0		0	V
R18	0			0			V
R19	0			0			V
R20	0			0			V
R21	0			0			V
R22	0			0		0	V
R23	0					0	V
R24	0					0	V
R25	0	0		0		0	V
R26				0		0	V
R27				0		0	V
R28				0			V
R29				0	0		V
R30						0	V
R31					0		V

#### 4.3.1.3 Pembuatan Assembler Sederhana

Pembuatan *assembler* ditujukan untuk memudahkan mendekode program yang dibuat dengan bahasa *assembly* menjadi kumpulan 32 bit instruksi. Karena perancangan *assembler* yang sangat sederhana maka muncul beberapa keterbatasan dalam pembuatan program pengujian atau program aplikasi. Beberapa keterbatasan tersebut adalah tidak tersedianya fungsi pelabelan, penulisan instruksi tidak dapat diberikan komentar,

instruksi harus ditulis dengan huruf besar, jarak antar instruksi hanya satu kali *enter* (tidak boleh terdapat baris kosong), tidak diijinkan penggunaan *tabulation*, setelah koma harus diberi spasi, nilai *immediate* dan target *jump* diawali dengan tanda pagar (#) dan diakhiri dengan huruf 'h' yang menandakan bilangan heksadesimal (contoh : #1234h untuk nilai *immediate* dan #1234567h untuk target *jump*), penulisan *register* menggunakan dua *digit* (contoh : R00, R07, R12, dan R31) dan pemeriksaan kesalahan hanya pada penulisan instruksi.

## Contoh instruksi yang benar:


ADD R01, R02, R29

SUB R03, R20, #AC34h

JMP #ADEF123h

## 4.3.1.4 Perancangan Komponen *Input/Output*

Gambar 4.9 merupakan skematik hubungan antara modul D2 (FPGA) dengan modul DIO2 (CPLD/Complex Programmable Logic Device) pada saat dilakukan evaluasi dan pengambilan data secara perangkat keras. Signal-signal yang saling terhubung dapat dilihat pada Tabel 4.17, dimana Pin\_A merupakan *pin* keluaran FPGA, Pin\_B merupakan *pin* konektor A pada modul D2, Pin\_C merupakan *pin* konektor B pada modul DIO2, dan Pin\_D merupakan *pin* keluaran pada CPLD.



Gambar 4.9 Rancangan Evaluasi

 Tabel 4.17
 Pin-pin Penghubung Antara Modul D2 dengan DIO2

Mod		Modul DIO2			
Nama Signal	Pin_A	Pin_B	Pin_C	Pin_D	Nama Signal
Data(0)	41	23	17	11	Data(0)
Data(1)	37	24	18	7	Data(1)
Data(2)	43	21	19	6	Data(2)
Data(3)	42	22	20	5	Data(3)
Data(4)	45	19	21	4	Data(4)
Data(5)	44	20	22	3	Data(5)
Data(6)	47	17	23	2	Data(6)
Data(7)	46	18	24	1	Data(7)
Data_Add(0)	59	12	30	83	Data_Add(0)
Data_Add(1)	62	9	31	81	Data_Add(1)
Data_Add(2)	61	10	32	80	Data_Add(2)
Data_Add(3)	67	7	33	79	Data_Add(3)
RESET	63	8	34	77	RESET
IntACK	69	5	35	75	IntACK
Sync	49	15	25	13	CLK
WE	48	16	26	9	WE
IntREQ	58	13	27	76	IntREQ

Tabel 4.18 menunjukkan *pin-pin* keluaran CPLD yang terhubung dengan tombol, saklar, dan LED. Dimana btn0 digunakan untuk *reset*, btn1 digunakan untuk *interrupt* 1, dan btn2 digunakan untuk *interrupt* 2.

**Tabel 4.18** *Pin-pin* keluaran CPLD yang terhubung dengan tombol, saklar, dan LED

Nama Signal	Pin Keluaran CPLD
LED(0)	82
LED(1)	12
LED(2)	14
LED(3)	15
LED(4)	17
LED(5)	18
LED(6)	19
LED(7)	20

**Tabel 4.18** *Pin-pin* keluaran CPLD yang terhubung dengan tombol, saklar, dan LED (lanjutan)

Nama Signal	Pin Keluaran CPLD
LED(8)	62
LED(9)	69
LED(10)	67
LED(11)	68
LED(12)	70
LED(13)	71
LED(14)	72
LED(15)	74
Btn0	84
Btn1	47
Btn2	66
Switch(0)	55
Switch(1)	61
Switch(2)	60
Switch(3)	62
Switch(4)	64
Switch(5)	65
Switch(6)	66
Switch(7)	67

Tabel 4.19 menunjukkan alamat yang digunakan untuk melewatkan data dari dan ke modul DIO2.


**Tabel 4.19** Alamat untuk Melewatkan Data Dari dan Ke Modul DIO2

Data_Add(7    2:0)	WE	Operasi
1000	0	Baca data 8 bit dari saklar
1000	1	Tulis data ke 8 bit LSB LED
1001	1	Tulis data ke 8 bit MSB LED


Data\_Add(7) berfungsi untuk menentukan apakah data berhubungan dengan komponen memori (SRAM) atau modul D2IO.

Gambar 4.10 merupakan skematik pengontrol *input/ouput* pada modul DIO2. Pengontrol *input/output* terdiri dari LED *control* (Gambar


4.11) yang berfungsi menempatkan data pada LED yang dituju dan *interrupt control* (Gambar 4.12) berfungsi untuk meminta layanan *interrupt* dan memberikan alamat untuk masing-masing jenis *interrupt* jika permintaan layanan diterima.



Gambar 4.10 Skematik Pengontrol Input/Output pada Modul DIO2



Gambar 4.11 Skematik LED Control pada Pengontrol Input/Output



Gambar 4.12 Skematik Interrupt Control pada Pengontrol Input/Output

Berikut langkah-langkah untuk menghasilkan *file* .jed dan langkah-langkah untuk mengkonfigurasi CPLD:


- Hubungkan PC dengan rangkaian penyangga (Gambar 4.13)
  menggunakan kabel paralel (DB-25) kemudian hubungkan rangkaian
  penyangga dengan modul DIO2 menggunakan JTAG Flying Lead
  Connector. Hubungkan juga sumber tegangan.
- 2. Jalankan program "Project Navigator" dari Xilinx ISE WebPack 5.2i.
- 3. Buat proyek baru melalui *menu bar* "File" kemudian pilih "New Project...".
- 4. Isi nama proyek pada "Project Name" dan lokasi pada "Project Location". Isikan informasi pada Tabel 4.20 ke dalam "Project Device Options".
- 5. Masukkan file-file yang dibutuhkan (Animasi\_LED.vhd, BUFE8.vhd, dan BUFE3.vhd) dengan cara click menu bar "Project" kemudian pilih "Add Source...".
- 6. Double click pada "Synthesize" untuk melakukan sintesis.

Property NameValueDevice FamilyXC9500 CPLDsDevicexc95108PackagePC84Speed Grade-15Design FlowXST VHDL

 Tabel 4.20
 Projenct Device Options untuk CPLD

- 7. Sebelum melakukan implementasi, harus dinyatakan terlebih dahulu hubungan antara signal-signal masukkan dan keluaran dengan *pin* dari CPLD. Hubungan sinyal dan *pin* dapat dikonfigurasi melalui *file* .ucf (Animasi\_LED.ucf) atau melalui menu "Create Timing Constraints".
- 8. Double click pada "Implement Design" untuk melakukan implementasi.
- Double click pada "Generate Programming File" untuk menghasilkan file .jed.
- 10. Double click pada "Configure Device (iMPACT)".
- 11. Pilih "Configure Devices" untuk pertanyaan "What do you want to do first?". Click "Next".
- 12. Pilih "Boundary-Scan Mode" untuk pernyataan "I want to configure device via:". Click "Next".
- 13. Kemudian pilih "Automatically connect to cable and identify Boundary-Scan chain". Click "Finish".
- 14. Pilih *file* .jed untuk mengkonfigurasi CPLD.
- 15. *Click* kanan pada gambar "*device*" dam pilih "*Program*...".

- 16. Berikan tanda benar pada pilihan "*Erase Before Programming*". *Click* "*OK*".
- 17. Tunggu hingga pemrograman selesai dilakukan dan muncul tampilan "*Programming Success*".



Gambar 4.13 Hubungan PC, Rangkaian Penyangga, dan Modul DIO2

Tabel 4.21 merupakan rangkuman data yang diperoleh dari proses implementasi pengontrol *input/output* pada CPLD.

**Tabel 4.21** Rangkuman Laporan Hasil Implementasi Pengontrol *Input/Output* 

Macrocells	Pterms	Registers	Pins	Function Block Inputs	Perioda/ Frekunesi
29/108	95/540	24/108	45/69	76/216	14 ns/
(27%)	(18%)	(23%)	(66%)	(36%)	71.429 MHz

## 4.3.2 Evaluasi Perangkat Lunak (Simulasi)

Simulasi dilakukan menggunakan PC Pentium 4 1,7 GHz, memori sebesar 256 MB, sistem operasi Windows 98 Second Edition, *software* Xlinx Foundation seri 4.1i, serta program *assembler* sederhana.

Berikut adalah langkah-langkah untuk melakukan simulasi:

- 1. Pilih program penguji dari file .asm yang akan digunakan.
- Gunakan program assembler untuk mendekode file .asm menjadi file
   .bit dengan cara:

```
asm [file_sumber].asm [file_target].bit <ENTER>
```

- 3. Copy isi file .bit ke file rom.vhd dan berikan alamt untuk masing-masing instruksi.
- 4. Jalankan program "Project Manager" dari Xilinx Foundation 4.1i.
- 5. Buat proyek baru melalui *menu bar* "File" kemudian pilih "New Project...".
- 6. Berikan nama proyek dan lokasinya. Gunakan tipe "F4.1i" dan pilih "HDL" sebagai "Flow"-nya.
- 7. Pada *menu bar "Project"* pilih "*Add Source File(s)...*" kemudian masukkan semua *file* perancangan yang dibutuhkan.
- 8. Beberapa penyesuaian mungkin harus dilakukan. Foundation tidak mendukung *sensitivity list* yang spesifik maka gunakan hanya nama sinyalnya saja, contoh : rubah *sensitivity list* dari AA(4) menjadi AA.
- 9. Jika kesalahan penulisan sudah tidak ada, kemudian *click icon* "Synthesis".

- 10. Isi "Top level" dengan "uC", "Family" dengan "Spartan 2", "Device" dengan "2S200PQ208", dan "Speed" dengan "-6". "Run".
- 11. Jika tidak terjadi kesalahan pada proses sintesis, lanjutkan dengan proses simulasi (*click icon "Simulation"*).
- 12. Masukkan sinyal-sinyal *input* dan *output* yang dibutuhkan melalui *menu* bar "Signal" kemudian pilih "Add Signals...".
- 13. Rubah frekuensi *clock* menjadi 20MHz melalui *menu bar* "Options" dan pilih "Preferences...". Isikan "20MHz" pada "B0 Frequency" atau "50ns" pada "B0 Period".
- 14. Isi data yang diperlukan pada sinyal masukkan. *Clock* terus menggunakan "*Simulation Step*" pada *tool bar* kemudian bandingkan hasilnya.

## 4.3.3 Evaluasi Perangkat Keras

Perangkat keras yang digunakan terdiri dari modul D2 dengan tipe Xilinx FPGA Spartan 2 XC2S200-PQ208, modul DIO2 dengan tipe Xilinx CPLD XC95108-PC84 dan satu unit komputer pribadi (PC) Pentium III 600 MHz dengan memori sebesar 256 MB dan sistem operasi Windows XP Professional..

Langkah-langkah mengkonfigurasi perangkat keras:

- 1. Pilih program penguji dari *file* .asm yang akan digunakan.
- Gunakan program assembler untuk mendekode file .asm menjadi file
   .bit dengan cara:


```
asm [file_sumber].asm [file_target].bit <ENTER>
```

- 3. Copy isi file .bit ke file rom.vhd dan berikan alamt untuk masing-masing instruksi.
- 4. Jalankan program "Project Navigator" dari Xilinx ISE WebPack 5.2i.
- 5. Buat proyek baru melalui *menu bar* "File" kemudian pilih "New Project...".
- 6. Isi nama proyek pada "Project Name" dan lokasi pada "Project Location". Isikan informasi pada Gambar 4.2 ke dalam "Project Device Options".
- 7. Masukkan *file-file* yang dibutuhkan dengan cara *click menu bar* "*Project*" kemudian pilih "*Add Source*...".
- 8. Double click pada "Synthesize" untuk melakukan sintesis.
- 9. Sebelum melakukan implementasi, harus dinyatakan terlebih dahulu hubungan antara signal-signal masukkan dan keluaran dengan *pin* dari FPGA. Hubungan sinyal dan *pin* dapat dikonfigurasi melalui *file* .ucf (uc.ucf) atau melalui menu "Create Timing Constraints".
- 10. Click kanan pada "Generate Programming File" kemudian pilih "Properties...".
- 11. Pada label "Startup options" rubah menu "FPGA Start-Up Clock" dari "CCLK" menjadi "JTAG Clock". Click "OK".
- 12. Double click pada "Generate Programming File".
- Kemudian hubungkan PC dengan modul D2 menggunakan kabel paralel
   (DB-25). Hubungkan juga sumber tegangan.
- 14. Double click pada "Configure Device (iMPACT)".


- 15. Pilih "Configure Devices" untuk pertanyaan "What do you want to do first?". Click "Next".
- 16. Pilih "Boundary-Scan Mode" untuk pernyataan "I want to configure device via:". Click "Next".
- 17. Kemudian pilih "Automatically connect to cable and identify Boundary-Scan chain". Click "Finish".
- 18. Pilih file .bit untuk mengkonfigurasi FPGA.
- 19. Click kanan pada gambar "device" dam pilih "Program...".
- 20. Tunggu hingga pemrograman selesai dilakukan dan muncul tampilan "*Programming Success*".
- 21. Hubungkan konektor A pada modul D2 dengan konektor B pada modul DIO2.
- 22. Lakukan pengujian. Beberapa program penguji menggunakan sumber *clock* dari penekanan tombol sedangkan program untuk pengujian *interrupt* menggunakan *clock* dari penghasil *clock*. Hasil dari pengujian akan ditampilkan pada LED dan tombol btn0 digunakan untuk me-*reset*. Untuk program pengujian *interrupt*, tombol btn1 dan btn2 digunakan untuk *interrupt* 1 dan *interrupt* 2 serta 8 buah saklar digunakan sebagai data yang akan dikirim ke prosesor.

Untuk menguji perioda/frekuensi perangkat keras digunakan program (Test7.asm) yang mengeluarkan data satu dan nol secara bergantian setiap 83.886.074 *clock*. Dalam pengujiannya digunakan frekuensi *clock generator* 

(Gambar 4.14) sebesar 49,9 MHz, tetapi frekuensi yang digunakan untuk prosesor RISC (Gambar 4.15) hanya seperempatnya yaitu 12,195 MHz.




Gambar 4.14 Frekuensi Clock Generator



Gambar 4.15 Frekuensi pada Prosesor RISC


Hasil pengukuran (Gambar 4.16) menunjukkan bahwa untuk mengeksekusi instruksi 83.886.074 *clock* dibutuhkan waktu sebesar 6,720 S. Sehingga perioda untuk satu *clock* adalah 6,720 dibagi 83.886.074, yaitu

sebesar 81,109 ns. Perhitungan berdasarkan teori menunjukkan bahwa besarnya perioda untuk satu *clock* adalah 82 ns (12,5 MHz), yang diperoleh dari besarnya *clock generator* (50 MHz) dibagi empat.




**Gambar 4.16** Waktu untuk 83.886.074 *Clock* 

Gambar 4.17 merupakan sinyal keluaran dari *port* Data(0) pada saat mengeksekusi program.



Gambar 4.17 Sinyal Keluaran dari *Port* Data(0)

Gambar 4.18 menunjukkan lamanya *time fall* (10 ns) dan *time rise* (25 ns) yang dibutuhkan oleh FPGA.



Gambar 4.18 Time Fall dan Time Rise dari keluaran FPGA

## 4.3.4 Ringkasan Evaluasi

Hasil evaluasi perangkat lunak (simulasi) dan perangkat keras dari ketujuh program pengujian menunjukkan bahwa semua instruksi yang berjumlah 41 dan semua *register* yang berjumlah 32 bekerja dengan baik sesuai fungsinya masing-masing. Begitu juga dengan hasil pengujian perioda/frekuensi pada perangkat keras, dimana perioda/frekuensi yang dihasilkan sesuai dengan perhitungan yang dilakukan secara teori (ideal).

Tabel 4.22 menunjukkan data yang diperoleh dari proses implementasi *micro controler* (μC) dengan masing-masing program penguji menggunakan *software* Xilinx ISE WebPack seri 5.2i.

**Tabel 4.22** Rangkuman Laporan Hasil Implementasi dari Komponen *Micro Controler* 

Implementation							
Vomnonon	Slice	FF	4 input	IOB	T-BUF	Timing Report	
Komponen	Since	rr	LUT	ЮВ	1-BUF	Prd.	Freq.
uC kosong	34	34	2	66	32	6.041	165.536
uc kosong	(1%)	(1%)	(1%)	(47%)	(1%)	0.041	
uC	204	146	378	66	32	9.930	100.705
1 instruksi	(8%)	(3%)	(8%)	(47%)	(1%)	9.930	100.703
uC Test1	816	336	1500	70	64	22.360	44.723
uc restr	(34%)	(7%)	(31%)	(50%)	(2%)	22.300	
uC Test2	883	339	1611	70	64	40.960	24.414
uc restz	(37%)	(7%)	(34%)	(50%)	(2%)	40.700	
uC Test3	836	1546	1178	70	64	36.272	27.569
ue rests	(35%)	(32%)	(25%)	(50%)	(2%)	30.272	
uC Test4	887	348	1584	70	64	25.251	39.602
ue rest.	(37%)	(7%)	(33%)	(50%)	(2%)	20.201	
uC Test5	802	325	1494	70	64	37.228	26.862
ue rests	(34%)	(6%)	(31%)	(50%)	(2%)	37.220	
uC Test6	908	349	1662	70	64	37.154	26.915
ue resto	(38%)	(7%)	(35%)	(50%)	(2%)	37.131	
uC Test7	716	296	1315	69	64	20.745	48.204
	(30%)	(6%)	(27%)	(49%)	(2%)	20.715	10.201
uC Test6 &	899	340	1628	134	64	40.402	24.751
Ext.ROM	(38%)	(7%)	(34%)	(95%)	(2%)	10.102	

Perancangan yang keseluruhan instruksinya diletakkan pada ROM *internal* akan mengakibatkan perubahan pada hasil rancangan. Hal ini dikarenakan semua operasi yang akan dikerjakan sudah diketahui terlebih dahulu maka pada sintesis dan implementasinya, fungsi-fungsi utnuk operasi yang tidak dibutuhkan akan dibuang. Dari Tabel 4.22 dapat dilihat bahwa uC Test6 hanya menggunakan ROM *internal* sedangkan uC Test6 & Ext.ROM menggunakan gabungan ROM *internal* dan *external*.

Data mengenai hal ini juga dapat dilihat pada Tabel 4.23. Pada komponen function\_unit, masukan yang diberikan belum diketahui sehingga dalam sintesis dan implementasinya, semua fungsi dari komponen function\_unit akan dibangun. Sedangkan untuk komponen function unit input, dimana telah diberikan input berupa operasi

penjumlahan maka pada sintesis dan implementasinya, hanya fungsi untuk operasi penjumlahan yang akan dibangun. Hal ini diketahui melalui jumlah slice yang digunakan adalah sangat sedikit.

 Tabel 4.23
 Function Unit dengan Input

Implementation								
Komponen	Slice	FF	4 input	IOB	T-	Timing Report		
Komponen			LUT	ЮБ	BUF	CPD		
function_	200		380	104		29.077		
unit	(8%)		(8%)	(72%)		29.077		
function_	23		44	100		15.901		
unit_input	(0%)		(0%)	(69%)		13.901		

Karena pada perancangan implementasi untuk pengujian digunakan ROM *internal* seluruhnya maka ukuran *slice* dan frekuensi maksimum untuk masing-masing pengujian adalah berbeda. Hal ini dapat dilihat pada Tebel 4.22 yaitu pada komponen uC kosong, uC dengan 1 instruksi, uC Test 1 sampai dengan uC Test 7. Untuk mengetahui jumlah slice dan frekuensi maksimum yang dibutuhkan untuk keseluruhan perancangan dapat dilihat pada komponen risc (Tabel 4.10).

## 4.4 Perhitungan Speed Up untuk Pipelining

Dari data pada Subbab 2.2.1 dinyatakan bahwa 53% percabangan adalah diambil dan 47% percabangan tidak diambil. Pada perancangan yang telah dilakukan, percabangan yang diambil membutuhkan tiga *cycle* sedangkan percabangan tidak diambil hanya dibutuhkan satu *cycle*. Oleh karena itu maka rata-rata *cycle* yang dibutuhkan oleh operasi percabangan adalah sebagai berikut:

BranchCycles = 
$$(3 \times 53\%) + (1 \times 47\%) = 2.06$$
cycles

Data pada Subbab 2.2.1 akan digunakan untuk membandingkan *cycle per instruction* (CPI) tanpa dan dengan *pipeline*. Tanpa *pipeline* (Tabel 4.24), dibutuhkan 1 CPI sedangkan dengan *pipeline* (Tabel 4.25), dibutuhkan 1,212 CPI.

**Tabel 4.24** CPI yang Dihasilkan Tanpa *Pipeline* 

Instuksi		Cycle	CPI	% time
Aritmatika/Logika	16%	1	0.16	16%
Perpindahan Data	33%	1	0.33	33%
Percabangan Bersyarat	20%	1	0.20	20%
Lain-lain	31%	1	0.31	31%
Total	100%		1	

**Tabel 4.25** CPI yang Dihasilkan Dengan *Pipeline* 

Instuksi		Cycle	CPI	% time
Aritmatika/Logika	16%	1	0.16	13.2%
Perpindahan Data	33%	1	0.33	27.2%
Percabangan Bersyarat	20%	2.06	0.412	34.0%
Lain-lain	31%	1	0.31	25.6%
Total	100%		1.212	

Dari Tabel 4.24, Tabel 4.25 dan rumus pada Subbab 2.11 didapatkan bahwa rata-rata CPI *stall* akibat *pipeline* adalah:

CPI<sub>pipelined</sub> = Ideal CPI + Average Pipeline Stall CPI

Average Pipeline Stall CPI = CPIpipelined - Ideal CPI

Average Pipeline Stall CPI = 1.212 - 1 = 0.212 CPI

Untuk mendapatkan *speed up*, dibutuhkan parameter *cycle time unpipeline* (tanpa *pipeline*) yang dapat dilihat pada Tabel 4.26.

Tabel 4.26 Laporan Implementasi untuk Prosesor RISC tanpa Pipeline

Komponen	Slice	FF	4 input LUT	IOB	T- BUF	Timing Report	
Komponen						Prd.	Freq.
risc	780	32	1478	140		78.438	12.749
	(33%)	(1%)	(31%)	(100%)		/0.438	12.749

Dari Tabel 4.24, Tabel 4.25, Tabel 4.26, dan rumus pada Subbab 2.11 didapatkan *speed up* dengan *pipeline* 4 tahap adalah sebagai berikut:

Speed Up = 
$$\frac{\text{Ideal CPI} \times \text{Pipeline Depth}}{\text{Ideal CPI} + \text{Pipeline Stall CPI}} \times \frac{\text{Cycle Time}_{\text{unpipelined}}}{\text{Cycle Time}_{\text{pipelined}}}$$
$$= \frac{1 \times 4}{1 + 0.212} \times \frac{78.438}{40.354} = 3.3 \times 1.944$$
$$= 6.415 \text{ kali}$$

Idealnya, peningkatan kecepatan yang terjadi adalah 16 kali jika tidak terjadi *pipeline stall* CPI dan *cicle time pipeline* lebih kecil 4 kali dibandingkan *cycle time unpipeline*. Persentase perbandingan peningkatan yang terjadi adalah:

% Speed Up = 
$$\frac{6.415}{16} \times 100\% = 40.1\%$$