FAKULTA INFORMAČNÍCH TECHNOLOGIÍ VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ



 ${\bf HSC} \\ {\bf Hardware/Software~Codesign} \\$

Vstavaný systém pre filtráciu a segmentáciu obrazu

Obsah


1	CPU	2
2	MCU	3
3	FPGA	3

1 CPU

Profilovanie CPU časti projektu bolo vykonané pomocou programu $GNU\ gprof^1$ verzie 2.26.1. Desať profilovacích výsledkov bolo nameraných pomocou $n\'{a}vodu\ z\ dokument\'{a}cie^2$ na základe čoho bol vo výsledku jeden sumárny výpis profilovacích hodnôt (priemer desiatich profilovaní).

Názov	Percento času
median	62.02
gen_pixel	10.00
$clip_window$	8.74
$pixel_processing$	5.34
$shift_window$	4.46
buffer	3.66
$system_input$	2.80
thresholding	0.95
main	0.79
$update_base_pos$	0.11
$histogram_clean$	0.00
otsu	0.00

Tabuľka 1: Výsledky desiatich profilovaní pomocou gprof.



Obr. 1: Graf zobrazujúci namerané hodnoty z tabuľky 1.

¹sourceware.org/binutils/docs/gprof

 $^{^2} sourceware.org/binutils/docs/gprof/Sampling-Error.html\\$

2 MCU

Spracovaná časť	Čas spracovania
pixel	$183~\mu s$
rámec	$14.0544 \ s$

Tabuľka 2: Spracovanie určitých častí a ich trvanie.

3 FPGA

Vlastnosti komponenty pre filtráciu a segmentáciu obrazu:

- V jadre modulu pre *filter* je main zreťazený (pipeline enabled) s inicializačným intervalom 4
- Cyklus označený ako *Linit* je rozbalený (unroll enabled)
- \bullet Cyklus označený ako L2 je rozbalený (unroll enabled)
- Cyklus označený ako L1a je rozbalený (unroll enabled)
- \bullet Cyklus označený ako L1b je rozbalený (unroll enabled)

Number of Slice Flip Flops	492 out of 1,536 32%
Number of 4 input LUTs	1,178 out of 1,536 76%
Number of occupied Slices	766 out of 768 99%

Tabuľka 3: Množstvo spotrebovaných zdrojov FPGA čipu.