# Мультиплексор. Декодер. Светодиодный индикатор


#### Счетчик до 10

endmodule

```
module counter(
    input clk
                                                                                                                 > cnt[3..0]
                                                             Equal0
reg [3:0]cnt = 0;
                                                      A[31..0]
                                                                OUT
                                                 32'h9 B[31..0]
always @(posedge clk) begin
                                                                                   cnt~[3..0]
     if (cnt == 9)
                                                     1'h0 cin Add0
                                                                            4'h0 -
                                                                                                cnt[0]~reg[3..0]
          cnt <= 0;
                                                       A[3..0]
                                                                OUT[3..0]
                                                   4'h1 B[3..0]
     else
                                     clk 
                                                                                              4'h0 SCLR
          cnt <= cnt + 1;
end
```

#### Мультиплексор

- Передает данные от одного из m источников на выход
- Имеет m источников n-разрядных данных, один k-разрядный адресный вход и один nразрядный выход
- $k = \lceil \log_2(m) \rceil$




#### Выражение if-else

```
module mux(
    input clk, a, b, sel,

    output reg c
);

always @(posedge clk) begin
    if (sel)
        c <= a;
    else
        c <= b;
end


endmodule</pre>
```



#### Тернарный оператор


```
module mux(
    input clk, a, b, sel,

    output reg c
);
always @(posedge clk) begin
    c <= sel ? a : b;
end
endmodule</pre>
```




#### Выражение case

```
module mux_case(
     input clk, a, b, sel,
     output reg c
always @(posedge clk) begin
    case (sel)
    1'b1:
        c <= a;
    1'b0:
        c <= b;
    endcase
end
endmodule
```



# Декодер

- Превращает m-разрядное кодовое слово в соответствующее ему n-разрядное
- Имеет m-разрядный вход и n-разрядный выход
- $m \le 2^n$




#### Case в комбинационной логике

```
module mux_case(
    input a, b, sel,

    output reg c
);

always @(*) begin
    case (sel)
    1'b1: c = a;
    1'b0: c = b;
    endcase
end


endmodule
```



#### Присваивание


- Непрерывное continuous assignment
- Неблокирующее nonblocking assignment
- Блокирующее blocking assignment
  - Используется для описания сложной комбинационной логики
  - Внутри блока always @(\*)
  - Слева reg, справа любые выходы/операции


```
wire a, b;
reg c;
always @(*) begin
    c = a + b;
end
```




#### Семисегментный индикатор

• Динамическая индикация









### Делитель частоты

```
module clk_div(
   input clk,
   output clk2
reg [11:0]cnt = 0;
assign clk2 = cnt[11];
always @(posedge clk) begin
   cnt <= cnt + 12'b1;</pre>
end
endmodule
```

## Семисегментный декодер


```
module bin_to_seg(
   input data,
   output reg [6:0] segments
always @(*) begin
   case (data)
       1'b0: segments = 7'b1111110;
       1'b1: segments = 7'b0110000;
   endcase
end
endmodule
```






# Динамическая индикация

```
module bin_display(
   input clk, [3:0]data,
   output [3:0] anodes, [6:0] segments
reg [1:0]i = 0;
assign anodes = (4'b1 << i);</pre>
always @(posedge clk) begin
   i \le i + 2'b1:
end
wire b = data[i];
bin_to_seg bin_to_seg(.data(b), .segments(segments));
endmodule
```




#### top.v

```
module top(
   input CLK,
   output DS EN1, DS EN2, DS EN3, DS EN4,
   output DS_A, DS_B, DS_C, DS_D, DS_E, DS_F, DS_G
);
wire [3:0]d = 4'b1011;
wire [3:0] anodes;
assign {DS EN1, DS EN2, DS EN3, DS EN4} = ~anodes;
wire [6:0]segments;
assign {DS A, DS B, DS C, DS D, DS E, DS F, DS G} = segments;
clk div clk div(.clk(CLK), .clk2(clk2));
bin display disp(.clk(clk2), .data(d), .anodes(anodes), .segments(segments));
```



# Результат



# GitHub

github.com/viktor-prutyanov/drec-fpga-intro