Триггеры. Регистры в

Verilog. Счётчики

Цифровые схемы

$$F: \{0,1\}^{N} \rightarrow \{0,1\}^{M}$$




Комбинационная логика

$$\begin{array}{c}
\operatorname{out}^{1}(\mathsf{t}_{r}) \\
\operatorname{out}^{2}(\mathsf{t}_{r}) \\
\operatorname{out}^{3}(\mathsf{t}_{r}) \\
\ldots \\
\operatorname{out}^{m}(\mathsf{t}_{r})
\end{array}$$


$$= \left[\begin{array}{c}
\operatorname{in}^{1}(\mathsf{t}_{r}) \\
\operatorname{in}^{2}(\mathsf{t}_{r}) \\
\operatorname{in}^{3}(\mathsf{t}_{r}) \\
\ldots \\
\operatorname{in}^{n}(\mathsf{t}_{r})
\end{array}\right]$$

Последовательностная логика




Последовательностная логика

- Последовательностные схемы обладают памятью, в отличие от комбинационных
- Предыдущие значения входов определяют состояние системы




Бистабильный элемент — элемент с двумя устойчивыми состояниями. Способен хранить 1 бит информации.



Тактирование


- Комбинационная логика не работает мгновенно, поэтому вычисления нужно синхронизировать
- Кварцевый генератор генерирует тактовый сигнал
 clock
- Все комбинационные схемы должны успеть закончить вычисления за период тактового сигнала





Тактирование


- Тактовый сигнал clock
- Фронт positive edge
- Спад negative edge





D-триггер


```
reg q;
always @(posedge clk) begin
    q <= d; // Non-blocking assignment
end</pre>
```



D	CLK	Q_n
0	7	0
1		1
*	0	Q_{n-1}
*	1	Q_{n-1}

D-триггер

```
reg q;
always @(posedge clk) begin
    q <= d;
end</pre>
```





D	CLK	Q_n
0		0
1		1
*	0	Q_{n-1}
*	1	Q_{n-1}

Присваивание

- Непрерывное continuous assignment
 - Используется для описания простой комбинационной логики
 - Вместе с оператором assign или при определении wire
 - Слева wire, справа любые выходы/операции

```
wire [3:0]a;

wire [3:0]b = 4'b10;

assign a = b + 4'b1;

1'h0 cin Add0


4'h2 A[3..0] + OUT[3..0] a[3..0]
```

- Неблокирующее nonblocking assignment
- Блокирующее blocking assignment

Присваивание

- Непрерывное continuous assignment
- Неблокирующее nonblocking assignment
 - Используется для описания последовательностной логики
 - Только внутри always-блока, порядок присваиваний не важен
 - Слева reg, справа любые выходы/операции

```
reg a;
reg b;
always @(posedge clk) begin
    a <= d;
    b <= a;
end</pre>
```



Блокирующее — blocking assignment

D-триггер с асинхронным сбросом

```
reg q;

always @(posedge clk or negedge reset) begin

if (!reset)

q <= 0;
else

q <= d;

end

q~reg0

CLK

CLK

CLK

CLRN

reset
```

D-триггер с асинхронным сбросом

```
reg q;

always @(posedge clk or negedge reset) begin

if (!reset)

q <= 0;
else

q <= d;
end

q~reg0

clk


clk

1'h0


sclr

clr

reset
```



- Тактируемая последовательностная схема
- Диаграмма состояний единственное кольцо
- Счетчик от 0 до m-1 имеет m состояний
- Счетчик от 0 до 2ⁿ-1 требует п бит и называется двоичным празрядным счетчиком
- Может использоваться как делитель частоты на m



endmodule

```
module counter(
     input clk
                                                                                                                         cnt[3..0]
                                                                Equal0
reg [3:0]cnt = 0;
                                                         A[31..0]
                                                                    OUT
                                                    32'h9 B[31..0]
always @(posedge clk) begin
                                                                                        cnt~[3..0]
     if (cnt == 9)
                                                        1'h0 cin Add0
                                                                                4'h0 1
                                                                                                     cnt[0]~reg[3..0]
           cnt <= 0;
                                                                    OUT[3..0]
                                                          A[3..0]
                                                      4'h1 B[3..0]
     else
                                        clk 
                                                                                                       >CLK Q
                                                                                                   4'h0 <sub>SCLR</sub>
           cnt <= cnt + 1;
end
```

```
Signals
                                         Waves
module counter(
                                                               20 ns
                                                                            30 ns
                                Time
    input clk
                                    clk
                                cnt[3:0]
reg [3:0]cnt = 0;
always @(posedge clk) begin
    if (cnt == 9)
        cnt <= 0;
    else
        cnt <= cnt + 1;
end
endmodule
```

```
module counter(
     input clk,
     output clk2
                                           1'h0 cin Add0
                                                                   cnt~[3..0]
                                                                                                      Equal0
                                            A[3..0]
                                                    OUT[3..0]
                                                                                                          OUT
assign clk2 = (cnt == 9);
                                                                                             32'h9 B[31..0]
                                         4'h1 B[3..0]
reg [3:0]cnt = 0;
                                                                                cnt[3..0]
always @(posedge clk) begin
     if (clk2)
                                                                            4'h0 SCLR
          cnt <= 0;
     else
          cnt <= cnt + 1;
end
endmodule
```

endmodule

```
Signals
                                           Waves
module counter(
                                                      10 ns
                                                                  20 ns
                                                                              30 ns
                                                                                          40 ns
                                                                                                      50 ns
                                 Time
    input clk,
                                     clk
                                     clk2
    output clk2
                                 cnt[3:0]
assign clk2 = (cnt == 9);
reg [3:0]cnt = 0;
always @(posedge clk) begin
    if (clk2)
         cnt <= 0;
    else
         cnt <= cnt + 1;
end
```

GitHub

github.com/viktor-prutyanov/drec-fpga-intro