
Фазовая автоподстройка частоты

ФАПЧ

ФАПЧ (Phase-Locked Loop, PLL) — система, содержащая генератор, фаза которого автоматически подстраивается под фазу входного сигнала или отклоняется от нее по требуемому закону

Применение:

- Модуляция, демодуляция
- Определение частоты и фазы принимаемого сигнала
- Умножение частоты



Altera Cyclone IV EP4CE6E22C8N


Ресурсы:

- Логические элементы
- Блоки памяти
- Умножители
- Блоки ФАПЧ (PLL)
- Порты ввода-вывода


Table 1–1. Resources for the Cyclone IV E Device Family


Resources	EP4CE6	EP4CE10	EP4CE15	EP4CE22
Logic elements (LEs)	6,272	10,320	15,408	22,320
Embedded memory (Kbits)	270	414	504	594
Embedded 18 × 18 multipliers	15	23	56	66
General-purpose PLLs	2	2	4	4
Global Clock Networks	10	10	20	20
User I/O Banks	8	8	8	8
Maximum user I/O (1)	179	179	343	153

ФАПЧ в Altera Cyclone IV E




ALTPLL IP





ALTPLL IP




```
Файл pll_inst.v

pll pll_inst(
    .inclk0(inclk0_sig),
    .c0(c0_sig)
);
```

File	Description	
✓ pll.v	Variation file	
✓ pll.ppf	PinPlanner ports PPF file	
DII.inc	AHDL Include file	
pll.cmp	VHDL component declaration file	
DII.bsf	Quartus Prime symbol file	
✓ pll_inst.v	Instantiation template file	
✓ pll bb.v	Verilog HDL black-box file	

top.v

```
wire clk;
pll pll_inst(
      .inclk0(CLK), // 50 МГц
      .c0(clk) // 75 МГц
wire [15:0]hd_data;
cpu_top cpu_top(
      .clk(clk),
      .data_out(hd_data)
. . . . . . . . . . . . . . . .
```



GitHub

github.com/viktor-prutyanov/drec-fpga-intro