## Testes a serem realizados

Cache com pelo menos 4 conjuntos de 2 vias.

Não precisa implementar a memória, quando ocorrer miss de leitura/escrita o bloco trazido pode ser definido no código (um fixo).

Teste 1	Cache inicializada com o MIF (ou seja, povoada com dados)
	1- Mostrar acerto na via 1 e depois na via 2, para leitura e escrita.
	2- Para escrita-> acender o LED de DIRTY na via correta.
	3-Acender o LED de HIT, ambos os casos
	4- Mostrar a mudança do LRU.
Teste 2	Repetir o teste 1 para outro conjunto. Por exemplo, o índice do teste 1 foi mapeado para o conjunto 0, no teste 2 mapeia para o conjunto 1 (ou outro).
Teste 3	Via 1 com um dado qualquer e Via 2 com bit inválido
	1- Miss de escrita na Via 1 -> mostra a via a ser atualizada com o dado (Via 2), atualiza bit DIRTY e LRU
	2- Hit de leitura na via 1 -> mostrar a mudança de LRU.
	3- Hit de leitura na via 2-> mostrar mudança de LRU
Teste 4	Via 1 com um dado qualquer e Via 2 com bit inválido
	1- Hit de escrita -> mostra a atualização do DADO (Via 1), bit DIRTY e LRU.
	2- Miss de leitura -> mostrar mudança de LRU, inclusão do bloco na via 2.
Teste 5	Via 1 e via 2 com bit inválido
	1- Miss para leitura, inclui bloco na via 1, muda LRU
	2- Miss para escrita, inclui bloco na via 2 muda LRU, atualiza bit DIRTY.