
フラッシュメモリで CPUを創りたい

2024年12月01日 第4回自作CPUを語る会

13:15~13:45 (初心者枠)

講演者:にちか(@lxacas)



~NAND型フラッシュメモリがあればNANDEもできる!?~

はじめに


- キオクシアの人達と一緒に、SSD同人誌という冊子を書いてます!
- 第1号~2号は、以下のURLからDLできます!






自己紹介

- 趣味:電子工作、DIY
 - Maker Faire Tokyo 2021:自作CPUを自作SSDで動かすデモ(究極の疑問の答え:42を計算する)
 - Maker Faire Tokyo 2022: 自作SSDを使ったMIDI録音デバイス








今日までに創ったもの

- Maker Faire Tokyo 2024 (9/21~22)
 - nand2tetrisエミュレーター
 - 約2Hzで動作するNAND型フラッシュメモリ製ALU
- 第4回自作CPUを語る会(12/1本日)
 - フラッシュメモリの読み書きだけで構成するコンピュータのアーキテクチャ
 - →名付けてFLash memory Only Processor System: FLOPS






https://www.oreilly.co.jp/books/9784873117126/

なぜフラッシュメモリ?

- 鉄板のTD4とnand2tetrisを履修し、次はオリジナルな設計をしたい
- サークルの先輩に、「にちかくん、これあげるよ」と

「世界初のNAND型フラッシュメモリ」を貰う





○ これで何か面白いことができないだろうか?

フラッシュメモリの仕組み

※以降、諸元はTC584000Pをもとに説明

- フラッシュメモリには、メモリセルという記憶素子が無数に集まっている。
- 初期状態が1。0を書き込む際に制御ゲートへ高電圧をかけ、電荷を溜める。
- 電荷蓄積膜に電荷が溜まっているかどうかで、電流が流れるか、流れないかが決まり、1 or 0と判定
- 消去する際、ゲートに書込時と逆方向に高電圧をかけて、電荷を抜く。






フラッシュメモリで計算するアイデア

フラッシュメモリ触っているうちに、以下の真理値表を閃く! 「これANDじゃない?」

1回目の書込値	2回目の書込値	読出し値
0	0	0
0	1	0
1	0	0
1	1	1



フラッシュメモリで計算するアイデア

1回目の書 込値	2回目の書 込値	読出し値	読出し値の 反転
0	0	0	1
0	1	0	1
1	0	0	1
1	1	1	0


AND gate **NOT** gate В **OR** gate

結果をひっくり返せば→NANDになる!

NANDがあれば→NANDEもできる!


NAND演算ができることは判ったけど...

- あるゲートの出力を、別のゲートの入力にしなければならない。
- フラッシュメモリは受動部品。データを書込み、読出し、次の書込みを行う存在Xが必要。
- フラッシュメモリをCPU(の部品)にしたコンピュータなんて見たことない。
- アーキテクチャーなんて設計したことがない、けれどもMFTの開催日はやってくる



Maker Faire Tokyo 2024の方針


- まずは自作CPU内の加算・AND演算だけフラッシュメモリの読み書きで置き換えることを目指す
- 妥協策として、存在XにRaspberry Pi Picoを使う。
- アーキテクチャも、nand2tetrisを参考にする



Maker Faire Tokyo 2024の展示作

- Raspberry Pi Picoで、nand2tetrisのエミュレータを作成。
- ALUの処理だけ、NAND型フラッシュメモリに置き換え、約2Hzで動作を確認した。
- 理屈上は、リレー・真空管・トランジスタ、プラレール、折り紙など好きな部品でnand2tetrisができそう!





https://x.com/yuuitirou528/status/1838130470959362271

展示会は成功したけれども

- 結局高性能な既製CPUで、より性能の悪いCPUを組み立てているにすぎない
 - →理想は、フラッシュメモリとCPU未満な小規模回路で、CPUを自作したい。
 - →アーキテクチャの設計に挑戦してみよう!
- フラッシュメモリはフリップフロップのお化け。速度に目を瞑れば、レジスタやRAMだって作れるハズ。
 - →All フラッシュメモリ製自作CPU…ってコト!?

設計方針


- フラッシュメモリは、一度0を書き込んでしまうと、消去しない限り戻せない
 - 多数のメモリセルを回路的に繋げる、並行処理は大変難しい。
 - MFTのときのように、愚直に1bitずつの読み書きを繰り返すしかない。
- 1bit のNAND演算回路でコンピュータは作れるのだろうか?
 - 幸い、ROMやRAMは潤沢に用意できる
 - →Let's プログラム内臓方式♪

魔法の回路に頼ろう

- 論理回路設計は初心者のため、現段階では回路の詳細設計を割愛する。
- フラッシュメモリの操作は、書込み・読出し・消去の3つ。これらができる論理回路が最初からあるものとする
- 上記の部品と都合の良い命令デコーダを使って、CPUのアーキテクチャを考えてみる。



FLash memory Only Processor System



命令セット

offset	63~61(3 bit)	60~57(4bit)	56~38(19 bit)	37~19(19 bit)	18~0(19 bit)
用途	命令コード	reserved	dest	from	next

←プログラムカウンタを 持ちたくないので 次のアドレスを埋める

63 bit	62 bit	61 bit	命令	説明 ····································
0	() (OMOV	fromからデータを読み、destへ書き込む。All O の場合は実質NOP。
0	()	1 INV_MOVE	fromからデータを読み、反転してからdestへ書き込む
0		1 (CAP_IN	入力ポートA,Bの値をシフトレジスタに取り込む
0	:	1	1 GET_IN	入力ポートAのLSBをfromに、BのLSBをdestに書き込む
1	. () (PUSH_OUT	fromのbitで多数決を取り、過半数が0なら0を、1なら1を出力ポートのシフトレジスタへ転送する
1	. () :	1JMP	T.B.D.
1		1 (RAISE	FLOPSの周辺回路を1クロック進める(計算完了タイミングを外部に知らせる)
1		1 :	1 ERASE	RAM領域を消去して初期化する


メモリマップ

- ROM:命令を格納。1WORD=8Byte。8192命令まで格納可能。
- RAM:NAND演算を行う場であり、かつ途中結果を保存しておく場所。
- RAMとして確保された領域を使い切ったら、ブロック消去が必要。
- プログラムカウンタも含めてレジスタは存在しない。

0x000000 ROM 0x10000 RAM (計算領域)

1/0ポート


- 入力ポートはA, Bの2つ、出力ポートは1つ(いずれも16 bit幅)
- 入力ポート:一度に1bitのNANDしか計算ができないので、パラレル-シリアル変換回路を挟む
- 出力ポート:一度に1bitずつしか計算が終わらないので、シリアル-パラレル変換回路を挟む
- 実際のフラッシュメモリは一定確率で誤るので、0x01は0xffとして読み書きする
 - →読み出し時に過半数のbitが立っていれば、多数決で1として扱う。例)Ob11101010→trueと判定



FLOPS

ROM

○ 1bit加算の実行例を示す。



```
ROM_t rom[ROM_NUM] = {
70
         //Erase RAM area
         {ERASE, 0, 0, 0, 0x0008},
71
72
         //Capture inputs
73
         {CAP_IN, 0, 0, 0, 0x0010},
         {GET_IN, 0, RAM, RAM+1, 0x0018},
         //Add LSB
76
         {MOV, 0, RAM+2, RAM, 0x0020},
         {MOV, 0, RAM+2, RAM+1, 0x0028},
78
         {INV_MOV, 0, RAM, RAM+2, 0x0030},
79
         {INV_MOV, 0, RAM+1, RAM+2, 0x0038},
         {INV_MOV, 0, RAM+3, RAM, 0x0040},
         {INV_MOV, 0, RAM+3, RAM+1, 0x0048},
81
         {INV_MOV, 0, RAM+4, RAM+3, 0x0050},
82
83
         {PUSH_OUT, 0, 0, RAM+4, 0x0058},
84
         //raise signal
         [RAISE, 0 , 0, 0, 0x0060]
85
         };
```

エミュレータを書いてみた

- C++言語で書いてみた。(一昨日)
- ROMは、vecotr型変数と関数を利用して簡易的に生成できるようにした(今朝5時)

```
ROM_t rom[ROM_NUM] = {
         //Erase RAM area
70
         {ERASE, 0, 0, 0, 0x0008},
71
         //Capture inputs
72
73
         {CAP IN, 0, 0, 0, 0x0010},
74
         {GET IN, 0, RAM, RAM+1, 0x0018},
         //Add LSB
         {MOV, 0, RAM+2, RAM, 0x0020},
         {MOV, 0, RAM+2, RAM+1, 0x0028},
77
         {INV_MOV, 0, RAM, RAM+2, 0x0030},
         {INV MOV, 0, RAM+1, RAM+2, 0 \times 0038},
79
         {INV_MOV, 0, RAM+3, RAM, 0x0040},
         {INV MOV, 0, RAM+3, RAM+1, 0x0048},
81
         {INV MOV, 0, RAM+4, RAM+3, 0x0050},
82
         {PUSH OUT, 0, 0, RAM+4, 0x0058},
83
         //raise signal
84
         {RAISE, 0 , 0, 0, 0x0060}
85
86
```

```
void rom_init(std::vector<ROM_t>& rom)

{
    //Erase RAM area
    rom.push_back({ERASE, 0, 0, 0, incAddr()});

//Capture inputs
rom.push_back({CAP_IN, 0, 0, 0, incAddr()});

uint32_t carry_in = getCalcAddr();

//Flip the 1st carry bit to 0.

rom.push_back({INV_MOV, 0, carry_in, carry_in, incAddr()});

for(int i = 0; i < DIGIT; i++)

{
    uint32_t carry_out = getCalcAddr();
    fullAdd(rom, carry_out, carry_in);
    carry_in = carry_out;
}

//raise signal
rom.push_back({RAISE, 0, 0, 0, 0x00});
}
</pre>
```

動いた!

```
int main(void)
           CPU cpu;
           for(int i = 0; i < 127; i++)
               for(int j = 0; j < 127; j++)
                  cpu.inA = i;
                   cpu.inB = j;
                   for(size_t k = 0; k < cpu.getRomSize(); k++)</pre>
                       cpu.execute(cpu.fetch());
                       if(cpu.signal)
17
                           if((i + j) == cpu.out)
                              printf("[ OK ] %d = %d + %d\n", cpu.out, i ,j);
                              printf("[FAILED] %d = %d + %d\n", cpu.out, i ,j);
           return 0;
                                デバッグ コンソール (む解Y)
                             出力 デバッグ コンソール シリアル モニター MEMORY XRT
    OK ] 216 = 121 + 95
        ] 217 = 121 + 96
        ] 218 = 121 + 97
         224 = 121 + 103
        ] 226 = 121 + 105
        ] 227 = 121 + 106
         230 = 121 + 109
         231 = 121 + 110
         232 = 121 + 111
```

- 16bit加算が正しく行えることを確認できた!
- 超大雑把にRead/Write/Erase時の処理時間を考慮すると 加算1回に0.0966秒。約10.4Hz。最適化は未実施。

```
void CPU::erase(void)

{

DEBUG_PRINT("erase nand flash...\n");

memset(&nand[RAM], 0xff, sizeof(nand) - ROM_SIZE);

romAddr = 0;

calcAddr = RAM;

usleep(10000);

}

uint16_t CPU::read(uint32_t addr)

{

//DEBUG_PRINT("%02x = read(%07x)\n",nand[addr], addr);

usleep(15);

return nand[addr];

}

void CPU::write(uint32_t addr, uint8_t value)

{

DEBUG_PRINT("write %07x, %02x\n", addr, value);

nand[addr] &= value;

usleep(40);

}
```

まとめ

- フラッシュメモリでNANDを計算する方法を思いついた
- NAND型フラッシュメモリとRaspberry Pi Picoを用いて、2Hzで計算できることを実機確認した
- 1bit NANDしか計算できないALUで、コンピュータの構成方法を検討した
 - アーキテクチャ、命令セットを設計した
- エミュレータを開発し、16bitの足し算が動作することを確認できた。

さいごに

- キオクシアの人達と一緒に、SSD同人誌という冊子を書いてます!
- 第1号~2号は、以下のURLからDLできます!
- O 第3号は40冊持ってきました!ぜひお手にとってください!!



「SSD Doujinshi」 SSD 同人誌の ご紹介とダウンロードのご案内



