زبان های توصیف سخت افزار و مدارها

امیر خورسندی بهار ۱۴۰۲

ستتن



سنتز لامیک


√پروسه تبدیل توصیف سطح بالای یک طرح به توصیف بهینه در سطح دروازه های منطقی با در نظر گرفتن مجموعه سلول های استاندارد، شرط ها و قیود اعمال شده به طرح است.



سنتز لامیک در ذمن طراح

- √بررسی توصیف معماری توسط طراح
 - √تقسیم طرح به *ما*ژول های کوچکتر
- √پیاده سازی بلوک با استفاده از سلول های موجود و با توجه به محدودیت ها
 - √تست مدار و در صورت نیاز پیاده سازی ماژول های سازنده

روندنمای سنتز لامیک در ذمن طراع





معایب سنتز دستی

- √امتمال وجود خطای انسانی در تولید مدار در سطع گیت
 - رمان بالای تولید مدار √
 - √عدم اطلاع از صمت کار مدار تا پایان کار
 - √وقت گیر و گران بودن تغییر طرح و طرامی مجدد
 - √عدی امکان استفاده مجدد طرح




سنتز رایانه ای

√تبدیل خودکار توصیف سطح بالای یک طرح به مدار معادل



روندنمای سنتز لامیک با رایانه





مزایای سنتز رایانه ای نسبت به روش دستی

- √کاهش خطا به دلیل توصیف طراح در سطح بالا
- انجام سریع فرایندتبدیل طرع به مدار منطقی ا
 - √امکان اعمال تغییرات در زمان کوتاه
 - √طرامی مستقل از تکنولوژی می باشد.
- √امکان استفاده مجدد طرح تنها با تغییر کتابخانه تکنولوژی و سنتز مجدد طرح



طرامی قابل سنتز

√طرح مایی که در سطح RTL نوشته شده اند می توانند توسط نرم افزارما سنتز شوند.

√در این جا مقصود از RTL برنامه ای است که در سطح انتقال داده و یا مدل سازی رفتاری نوشته شده اند.



ساختارهای قابل سنتز در Verilog

- √تعریف ماژول ها، پارامترها، پورت ها، سیگنال ها و متغیر ها (بردارها) √توابع (function) و task)
 - √فراغوانی ماژول ها، توابع و primitive ها
 - ∕عبارات always، casex و casex و casex و casex
 - √بلوک های assign ،begin–end و علقه ها



ساختارهای محذوف در سنتز

- مذف می شوند. \checkmark delay> منامی با ساختار \checkmark
- √ساختار initial نیز توسط سنتز کننده مذف می شود.

اعمال شرایط اولیه باید توسط یورت Reset انجام شود.

خقط دو عملگر=== و==! قابل سنتز نیست.

√نکته : بهتر است تعریف عملگرها با پرانتز مشخص شود.



Reset

√با توجه به سنتز نشدن initial برای تعیین شرایط نیاز به یک ورودی reset می باشد.

✓ Reset می تواند به صورت سنکرون یا آسنکرون با پالس ساعت عمل کند.



Synch Reset

```
always @ (posedge clk)
if(reset)

ها اولیه
else
عملکرد عادی
```


Asynch Reset

```
always @ (posedge clk or negedge reset)
if(!reset)
شرایط اولیه
else
عملکرد عادی
```



پایدارسازی Reset

√در مداری که فرکانس پالس ساعت بالا است برای ملوگیری از ناپایداری می توان سیگنال reset را دو بار رجیستر کرده و سپس از آن استفاده نمود.





نموه بیان ساختارهای قابل سنتز


روند، هر مختلف که در وریلاگ برای توصیف مدار به کار می روند، هر یک به روش فاصی به یک مدار معادل تبدیل می شوند.



assign عبارت

•تبدیل به یک مدار ترکیبی می شود.

assign out = $\overline{a \& b}$;





عبارت assign (ادامه)

در مالتی که a و b دو بردار چند بیتی باشند:



•عملگر ? در عبارت assign معادل یک Mux است.



if-else

معادل مداریک Mux می باشد.

```
In1 Out In2 Ctrl
```

```
if(Ctrl)
Out = In1;
else
Out = In2;
```


•شرط های تو در تو به صورت Mux های پشت سر هم سنتز می شوند که این می تواند تاخیر مدار را زیاد کند.



case

معادل یک Mux بزرگ می باشد.

```
Case(Ctrl)
1'b0: Out = In1;
1'b1: Out = In2;
endcase
```





for

```
begin

c = cin;

for(i=0;i<=7;i=i+1)

{c,s[i]} = a[i] + b[i] + c;


cout = c;
end
```

• علقه باز شده و لاجیک ترکیبی پشت سر یکدیگر تبدیل می شود.

always

- -در مدار ترتیبی توسط لبه پالس ساعت کنترل می شود.
 - اجرای بلوک و انتساب مساس به لبه ساعت است.
- •پس ابزار سنتز، انتساب را به صورت فلیپ فلاپ نوع D مساس به لبه بالا رونده پالس ساعت ترجمه می کند.

always @ (posedge clk) q=d;





(ادامه) always

- always√
- ٠در مدار ترکیبی عبارت می تواند مساس به مر تغییری باشد.
- •مدار به صورت یک latch مساس به سطم ترجمه می شود.

```
always @ (clk or d)
if(clk)
q=d;
```



function


به صورت بلوک های ترکیبی با یک غروجی ترجمه می شود.



روند طرامی و سنتز

- √توصيف RTL
- √ترجمه : تبدیل توصیف RTL به توصیف در سطح دروازه ها مستقل از تکنولوژی ساخت
- √نگاشت: با در نظر گرفتن سلول های استاندارد و قید ها و شرایط (زمان بندی، فرکانس و ...)








مدار معادل بهینه شده

قیود طرامی

- √زمان بندی
- √پایه های تراش
 - √سطح
 - √توان

زمان بندی

√در مدار ترکیبی تنها تاخیر از ورودی تا خروجی قابل تعریف است.






زمان بندی (ادامه)

۱ در مدار ترتیبی تافیر ها عبارتند از:


•تاخیر از ورودی تا نخستین رجیستر






زمان بندی (ادامه)

•تاخیر از یک رمیستر تا رمیستر بعدی



•تاخیر از یک رجیستر تا خروجی





نکات مفید در مدل سازی



كدنويسى موثر

- √نوشتن کد سطع بالا با در نظر گرفتن روند سنتز نهایی
 - استفاده از بلوک های پایه به جای عبارات assign استفاده از بلوک
 - √به کار بردن اسامی معنادار و خوانا
 - √عده مقداردهی به یک سیگنال در جاهای مختلف
 - منف Latch های غیرضروری

طرامی سلسله مراتبی

- √طرامی و بررسی بلوک *های کوچک راحت تر است*.
 - √امکان انجام کار تیمی
 - √امکان استفاده مجدد
- √از نظر استفاده بهینه از منابع و بهره وری کلی از یک طرح یک پارچه کمتر است.
- √هنگاه پیاده سازی روی FPGA مرزهای جداسازی می تواند بهینه نباشد.



تقسیم بندی طرح


√انواع تقسیم بندی: افقی و عمودی

- √تقسیم بندی طرح باید بسیار با دقت و بهینه انجاه شود.
- قرار دادن logic های به هم وابسته و منابع فایل اشتراکی در یک بلوک
 - تقسیم بلوک ما براساس نوع محدودیت مورد نظر
 - استفاده از ساختارهای موازی
 - استفاده از Pipeline

نکته: خروجی ها در هر بلوک رجیستر شوند.




استفاده از Pipeline



$$t_{clk} = FF1_{clk-to-out} + logic_delay + routing_delay + FF1_{setup_time}$$



المتفاده از Pipeline (ادامه)



$$t_{clk} = FF1_{clk-to-pad} + max(logic_delay) + max(routing_delay) + FF1_{setup_time}$$

