

ELEKTROTEHNIČKI FAKULTET
UNIVERZITET U BEOGRADU

**ARHITEKTURA I
ORGANIZACIJA
RAČUNARA 2**

PROJEKAT

ZADATAK 3

MLADEN PANTIĆ	1/07
DRAGAN SLAVESKI	70/07
LAZAR DAVIDOVIĆ	78/07
MILAN BRANKOVIĆ	119/07

BEOGRAD 2010.

SADRŽAJ

SADRŽAJ	I
1 PROJEKTNİ ZADATAK	1
2 DIJAGRAM TOKA IZVRŠAVANJA OPERACIJA	5
3 OPERACIONA JEDINICA	20
3.1 OPERACIONA JEDINICA SA DVE MAGISTRALNE	20
3.1.1 <i>Struktura operacione jedinice</i>	20
3.1.2 <i>Algoritam generisanja upravljačkih signala</i>	23
4 UPRAVLJAČKA JEDINICA	37
4.1 OŽIČENA REALIZACIJA	37
4.1.1 <i>Upravljačka jedinica bez spajanja koraka</i>	37
4.1.2 <i>Upravljačka jedinica sa spajanjem koraka</i>	47
4.2 MIKROPROGRAMSKA REALIZACIJA	54
4.2.1 <i>Mikroprogramska realizacija sa horizontalnim formatom mikroinstrukcija</i>	54
4.2.1.1 Mikroprogramska realizacija sa horizontalnim formatom mikroinstrukcija sa dva tipa instrukcija	54
4.2.1.2 Mikroprogramska realizacija sa horizontalnim formatom mikroinstrukcija sa jednim tipom instrukcija ..	66
4.2.2 <i>Mikroprogramska realizacija sa vertikalnim formatom mikroinstrukcija</i>	73
4.2.3 <i>Mikroprogramska realizacija sa mešovitim formatom mikroinstrukcija</i>	83
5 PRILOZI	94
OPERACIONA JEDINICA	94
5.1 BLOK INTERFEJS	96
5.2 BLOK REGISTRIRANJE	100
5.3 BLOK OPERACIJE	106
5.4 BLOK PREKIDI	108
6 MEMORIJA	111

1 PROJEKTNII ZADATAK

Posmatra se deo računara koji čine memorija, procesor i magistrala.

Memorija je kapaciteta 2^{16} bajtova. Širina memorijske reči je 1 bajt.

Procesor je sa dvoadresnim formatom instrukcija. Podaci su celobrojne veličine bez i sa znakom u drugom komplementu dužine 2 bajta. Podaci u memoriji zauzimaju dve susedne memorijske lokacije, pri čemu se stariji bajt nalazi na nižoj a mlađi bajt na višoj adresi.

U procesoru postoji programski brojač PC dužine 2 bajta, adresni registar memorije MAR dužine 2 bajta, prihvatni registar podatka memorije MBR dužine 1 bajt, prihvatni registar instrukcije IR dužine 4 bajta, prihvatni registri podataka X i Y dužine 2 bajta, registri opšte namene AX, BX, CX, DX, SP, BP, SI i DI dužine 2 bajta, programska statusna reč PSW dužine 1 bajt, registar maske IMR dužine 1 bajt i ukazivač na tabelu sa adresama prekidnih rutina IVTP dužine 2 bajta. Registri AX, BX, CX, DX, SP, BP, SI i DI se u zavisnosti od specificiranog načina adresiranja koriste kao registri podataka, adresni registri, bazni registri i indeksni registri, dok se registar SP u nekim instrukcijama implicitno koristi kao ukazivač na vrh steka. Instrukcije su dužine od 1 do 4 bajta.

Bit 7 prvog bajta instrukcije ima vrednost 0 za bezadresne instrukcije i instrukcije skoka, dok bit 6 prvog bajta instrukcije ima vrednost 0 za bezadresne instrukcije i vrednost 1 za instrukcije skoka. Bezadresne instrukcije su instrukcija povratka iz potprograma (RTS) i instrukcija povratka iz prekidne rutine (RTI). Bezadresne instrukcije su i instrukcije postavljanja indikatora I registra PSW na 1 i 0 (INTE i INTD) i indikatora T registra PSW na 1 i 0 (TRPE i TRPD). Bitovima 5 do 0 prvog bajta instrukcije specificira se kod operacije za bezadresne instrukcije. Dužina instrukcija je 1 bajt. U slučaju instrukcija skoka bit 5 prvog bajta instrukcije ima vrednost 0 za instrukcije bezuslovnog skoka i vrednost 1 za instrukcije uslovnog skoka. Instrukcije bezuslovnog skoka su instrukcija bezuslovnog skoka (JMP) i instrukcija skoka na potprogram (JSR). Instrukcije JMP i JSR se realizuju kao apsolutni skokovi, a adresa skoka je data 2. i 3. bajtom instrukcije, pri čemu je stariji bajt adrese skoka dat drugim a mlađi bajt trećim bajtom. Bitovima 4 do 0 prvog bajta instrukcije specificira se kod operacije za instrukcije bezuslovnog skoka. Dužina instrukcija je 3 bajta. Instrukcija uslovnog skoka je instrukcija skoka ukoliko rezultat nije nula (BNZ). Instrukcija BNZ se realizuje kao relativni skok u odnosu na tekuću vrednost programskog brojača PC, a pomeraj je 8-mo bitna celobrojna veličina sa znakom data 2. bajtom instrukcije. U ovu grupu spada i instrukcija prekida (INT). Broj ulaza u tabelu sa adresama prekidnih rutina je 8-mo bitna celobrojna veličina bez znaka data 2. bajtom instrukcije. Bitovima 4 do 0 prvog bajta instrukcije specificira se kod operacije za instrukcije uslovnog skoka. Dužina instrukcija je 2 bajta.

Bit 7 prvog bajta instrukcije ima vrednost 1 za adresne instrukcije. Adresne instrukcije obavezno imaju i drugi bajt, a u zavisnosti od specificiranog načina adresiranja koji je dat drugim bajtom instrukcije, dužina adresnih instrukcija može da bude 2, 3 ili 4 bajta. Adresne instrukcije mogu da budu jednoadresne i dvoadresne.

Jednoadresne instrukcije su instrukcija aritmetičkog pomeranja udesno (ASR), instrukcija prenosa na vrh steka (PUSH), instrukcija prenosa sa vrha steka (POP), instrukcija inkrementiranja (INC), instrukcija dekrementiranja (DEC) i instrukcija bezuslovnog indirektnog skoka (JMPIND). Instrukcije ASR, POP, INC i DEC postavljaju indikatore N, Z, C i V registra PSW. U instrukcijama ASR, POP, INC i DEC nije dozvoljeno neposredno adresiranje, a u instrukciji JMPIND nije dozvoljeno registarsko direktno i neposredno adresiranje, pa ukoliko se jave ova adresiranja u ovim instrukcijama, generiše se prekid zbog greške u adresiranju. Instrukcija ASR ima vrednost 0000000 na bitovima 6 do 0 prvog bajta

instrukcije, dok je kod operacije određen bitovima 5 do 3 drugog bajta instrukcije. Instrukcije PUSH, POP, INC, DEC i JMPIND imaju vrednost 1111111 na bitovima 6 do 0 prvog bajta instrukcije, dok je kod operacije određen bitovima 5 do 3 drugog bajta instrukcije. Operand može da bude registar opšte namene, neposredna veličina i memorijska lokacija u zavisnosti od specificiranog načina adresiranja. Načini adresiranja i registri opšte namene su određeni bitovima 7, 6, 2, 1 i 0 drugog bajta instrukcije. Dužina instrukcija je 2 ili 4 bajta i zavisi od specificiranog načina adresiranja.

Dvoadresne instrukcije su instrukcija prenosa (MOVS i MOVD), aritmetička instrukcija sabiranja (ADD) i logička instrukcija I (AND). Instrukcije MOVS, MOVD, ADD i AND postavljaju indikatore N, Z, C i V registra PSW. Kod operacije dvoadresnih instrukcija određen je vrednostima 0000001 do 1111110 bitova 6 do 0 prvog bajta instrukcije. Prvi operand je registar opšte namene specificiran bitovima 5 do 3 drugog bajta instrukcije. Drugi operand može da bude registar opšte namene, neposredna veličina i memorijska lokacija u zavisnosti od specificiranog načina adresiranja. Načini adresiranja i registri opšte namene su određeni bitovima 7, 6, 2, 1 i 0 drugog bajta instrukcije. Za instrukciju MOVS izvorište je drugi operand a adredište prvi operand, za instrukciju MOVD izvorište je prvi operand a odredište drugi operand, dok je za instrukcije ADD i AND prvi operand istovremeno odredište i drugo izvorište, dok je drugi operand prvo izvorište. U odredištu instrukcije MOVD nije dozvoljeno neposredno adresiranje, pa ukoliko se neposredno adresiranje javi u odredištu, generiše se prekid zbog greške u adresiranju. Dužina instrukcija je 2, 3 ili 4 bajta i zavisi od specificiranog načina adresiranja.

Pri pojavi neiskorišćenih kodova operacija generiše se prekid zbog greške u kodu operacije.

Specifikacija operanda kod jednoadresnih instrukcija i drugog operanda kod dvoadresnih instrukcija je identična. Načini adresiranja i registri opšte namene su određeni bitovima 7, 6, 2, 1 i 0 drugog bajta instrukcije. Dužina instrukcija je 2, 3 ili 4 bajta i zavisi od specificiranog načina adresiranja.

Bitovima 7 i 6 drugog bajta instrukcije se specificiraju sledeća adresiranja: 00-registarsko direktno adresiranje, 01-registarsko indirektno adresiranje, 10-registarsko indirektno adresiranje sa pomerajem i 11-ostala adresiranja. Registarsko direktno adresiranje koristi neki od registara opšte namene AX, BX, CX, DX, SP, BP, SI i DI specificiran vrednostima 0 do 7, respektivno, bitova 2 do 0 drugog bajta instrukcije. Dužina instrukcije je 2 bajta. Registarsko indirektno adresiranje koristi ili pojedinačno (BX, BP, SI i DI) ili u kombinacijama (BX+SI, BX+DI, BP+SI, BP+DI) neke od registara opšte namene specificirane vrednostima 0 do 3 i 4 do 7, respektivno, bitova 2 do 0 drugog bajta instrukcije. Dužina instrukcije je 2 bajta. Registarsko indirektno adresiranje sa pomerajem koristi ili pojedinačno (BX, BP, SI i DI) ili u kombinacijama (BX+SI, BX+DI, BP+SI, BP+DI) neke od registara opšte namene specificirane vrednostima 0 do 3 i 4 do 7, respektivno, bitova 2 do 0 drugog bajta instrukcije i 8-mo bitni pomeraj koji se daje kao celobrojna veličina sa znakom 3. bajtom instrukcije. Dužina instrukcije je 3 bajta.

Ostala adresiranja se specificiraju bitovima 1 i 0 drugog bajta instrukcije i to na sledeći način: 00-memorijsko direktno adresiranje, 01-memorijsko indirektno adresiranje, 10-relativno adresiranje i 11-neposredno adresiranje. Bit 2 drugog bajta instrukcije se kod ovih adresiranja ne koristi. Memorijsko direktno adresiranje, memorijsko indirektno adresiranje i neposredno dugo adresiranje imaju i 3. i 4. bajt instrukcije, dok relativno adresiranje ima i 3. bajt instrukcije. Kod memorijskog direktnog i memorijskog indirektnog adresiranja 3. i 4. bajt instrukcije sadrže adresu memorijske lokacije, pri čemu je stariji bajt adrese memorijske lokacije dat 3. a mlađi bajt 4. bajtom instrukcije. Kod memorijskog indirektnog adresiranja adresa dužine 16 bita zauzima dve susedne memorijske lokacije, pri čemu se stariji bajt nalazi na nižoj a mlađi bajt na višoj adresi. Dužina instrukcije je 4. bajta. Kod relativnog adresiranja

3. bajt instrukcije sadrže 8-mo bitni pomeraj koji je dat kao celobrojna veličina sa znakom. Dužina instrukcije je 3 bajta. Kod neposrednog adresiranja 3. i 4. bajt instrukcije sadrže 16-to bitni podatak, pri čemu je stariji bajt podatka dat 3. a mlađi bajt 4. bajtom instrukcije. Dužina instrukcije je 4 bajta.

Stek raste prema nižim memorijskim lokacijama, a registar SP ukazuje na zadnju zauzetu memorijsku lokaciju.

Spoljašnji maskirajući zahtevi za prekid dolaze od 3 ulazno/izlazna uređaja po linijama označenim sa intr1, intr2 i intr3. Po liniji intr1 stiže zahtev za prekid najnižeg, a po liniji intr3 najvišeg prioriteta. Zahtevi za prekid intr1, intr2 i intr3 se mogu selektivno maskirati razredima IMR1, IMR2 i IMR3 registra maske IMR. Adrese prekidnih rutina 3 ulazno/izlazna uređaja koji po linijama intr1, intr2 i intr3 šalju zahteve za prekid nalaze se u ulazima 5, 6 i 7 tabele sa adresama prekidnih rutina. Brojevi ulaza su određeni fiksno. Zahtevi za prekid dolaze kao impulsi. Zahtevi za prekid se prihvataju ukoliko je njihov nivo viši od nivoa prioriteta tekućeg programa. Spoljašnji nekaskirajući zahtev za prekid dolazi po liniji inm i to kao impuls. Unutrašnji prekidi su prekid zbog greške u kodu operacije, prekid zbog greške u adresiranju i prekid zbog zadatog režima rada prekid posle svake instrukcije. Adrese prekidnih rutina za prekid zbog greške u kodu operacije, prekid zbog greške u adresiranju, spoljašnji nemaskirajući prekid i prekid zbog zadatog režima rada prekid posle svake instrukcije, nalaze se u ulazima 3, 2, 1 i 0 tabele sa adresama prekidnih rutina. Brojevi ulaza su određeni fiksno. Adrese dužine 16 bita zauzimaju po dve susedne memorijske lokacije, pri čemu se stariji bajt nalazi na nižoj a mlađi bajt na višoj adresi. Početna adresa tabele sa adresama prekidnih rutina se nalazi u registru IVTP dužine jedan 16 bita. U okviru hardverskog dela opsluživanja zahteva za prekid na stek sa stavljaju samo registri PC i PSW, u razrede I i T registra PSW upisuju 0 i u slučaju maskirajućih prekida u razrede L1 i L0 registra PSW upisuje nivo prioriteta prekidne rutine na koju se skače.

Magistrala je sinhrona sa atomskim ciklusima čitanja i upisa. Koristi se paralelni arbitrator sa 4 para linija za zahtev i potvrdu. Procesor, memorija i magistrala imaju zajednički signal takta. Postoji i signal zauzeća magistrale.


Isprojektovati procesor, memoriju i arbitrator magistrale. Operacionu jedinicu procesora realizovati sa dve magistrale. Upravljačke jedinice procesora realizovati u tehnikama 1. ožičene realizacije bez i sa spajanjem koraka, 2. mikroprogramske realizacije i horizontalnim kodiranjem upravljačkih signala sa dva tipa i jednim tipom mikroinstrukcija, 3. mikroprogramske realizacije i vertikalnim kodiranjem upravljačkih signala sa dva tipa i jednim tipom mikroinstrukcija i 4. mikroprogramske realizacije i mešovitim kodiranjem upravljačkih signala sa dva tipa i jednim tipom mikroinstrukcija.


2 DIJAGRAM TOKA IZVRŠAVANJA OPERACIJA

Najpre treba nacrtati dijagram toka faza izvršavanja instrukcije i to: faze čitanja instrukcije, faze formiranja adrese i čitanja operanda, faza izvršavanja operacija MOVS, MOVD, ADD, AND, ASR, BNZ, JMP, JMPIND, JSR, RTS, RTI, PUSH, POP, INTE, INTD, TRPE, TRPD, INT, INC i DEC i faze opsluživanja zahteva za prekid. Dijagram toka izvršavanja instrukcije je dat na slikama 1.a, 1.b, 1.c i 1.d. Izvršavanje instrukcije se sastoji iz četiri faze: čitanje instrukcije (slika 1.a), formiranje adrese i čitanje operanda (slika 1.b), izvršavanje operacija (slika 1.c) i opsluživanje prekida (slika 1.d).

čitanje instrukcije (slika 1.a)

Instrukcija se čita iz memorije počev od adrese na koju ukazuju trenutka vrednost programskog brojača PC. Čita se reč po reč i posle svake pročitane reči vrednost PC se inkrementira. Pročitane reči instrukcije se smeštaju u registre IR1 do IR4 koji čine prihvatni registar instrukcije IR. Broj pročitanih reči zavisi od instrukcije. Bezadresne instrukcije sadrže samo kod operacije, pa zato treba pročitati samo jednu reč. Ove instrukcije ne prolaze kroz fazu *formiranje adrese i čitanje operanda*, pa zato posle čitanja jedne reči treba odmah preći na fazu *izvršavanje operacija*. Instrukcije skoka sadrže kod operacije i adresu skoka, pa zato treba pročitati nekoliko reči i to prvu reč koja sadrži kod operacije i drugu i nekoliko sledećih nekoliko reči specificiraju adresu skoka. Ove instrukcije, takođe, ne prolaze kroz fazu *formiranje adrese i čitanje operanda*, pa zato posle čitanja odgovarajućeg broja reči treba odmah preći na fazu *izvršavanje operacija*. Adresne instrukcije obavezno sadrže dve reči i to prvu reč koja specificira kod operacije i drugu reč koja specificira način adresiranja i adresu registra opšte namene. Kod registarskih adresiranja dužina instrukcije je dve ili tri reči, dok kod memorijskih adresiranja treća i četvrta reč specificiraju adresu, pomeraj ili neposrednu veličinu. Zbog toga kod ovih instrukcija posle čitanja dve reči kod registarskih adresiranja i treće i četvrte reči kod memorijskih adresiranja treba preći na fazu *formiranje adrese i čitanje operanda*. Prilikom čitanja reči instrukcije formiraju se signali dužine instrukcije L1, L2 do L5, koji predstavljaju signale logičkih uslova. Ovi signali označavaju da je dužina instrukcije jedna, dve do 4 reči. U slučaju bezadresnih instrukcija i instrukcija skoka posle čitanja prve reči koja sadrži kod operacije treba da se formira neaktivna vrednost signala L1. U slučaju bezadresnih instrukcija treba posle čitanja prve reči koja sadrži kod operacije, i provere uslova L1 da se formira neaktivna vrednost signala L2. U slučaju instrukcija skoka treba posle čitanja prve reči koja sadrži kod operacije, i provere uslova L1 da se formira aktivna vrednost signala L2. U slučaju adresnih instrukcija treba posle čitanja prve reči koja sadrži kod operacije da se formira aktivna vrednost signala L1. Na osnovu aktivne vrednosti signala L1 treba da se pročita druga reč instrukcije koja sadrži specifikaciju način adresiranja i adresu registra opšte namene. Na osnovu specifikacije načina adresiranja treba da se formira neaktivna vrednost signal L4 za registarska adresiranja i aktivna vrednost signala L4 i aktivna vrednost jednog od signala dužine instrukcije za memorijska adresiranja.





Slika 1.a Dijagram toka – faza čitanje instrukcije

Obavezno se čita prva reč instrukcije koja specificira kod operacije. U okviru toga se, najpre, PC prebacuje u MAR i inkrementira sadržaj PC. Iz memorije M se, zatim, sa adrese određene sadržajem registra MAR čita reč i upisuje u registar MBR. Sadržaj registra MBR se, na kraju, prebacuje u registar IR1.

Sada se vrši provera signala logičkog uslova L1. Ukoliko se radi o bezadresnoj instrukciji ili instrukciji skoka signal L1 je neaktivan, pa se proverava logički uslov L2. Ukoliko je on neaktivan, radi se o bezadresnoj instrukciji, pa se prelazi na korak 4 i fazu *izvršavanje operacije* (slika 1.c). Ukoliko se radi o instrukcijama skoka L2 je aktivan, pa se prelazi na čitanje druge reči instrukcije. Čitanje druge reči instrukcije se realizuje na sličan način kao i čitanje prve reči instrukcije. Druga reč instrukcije se upisuje u registar IR2.

Sada se vrši provera signala logičkog uslova L3. Ukoliko se radi o instrukciji uslovnog skoka, signal L3 je aktivan, pa se prelazi na korak 4 i fazu *izvršavanje operacije* (slika 1.c). Ukoliko se radi o instrukciji bezuslovnog skoka čija je dužina, tri reči, signal L3 je neaktivan, pa se prelazi na čitanje treće reči instrukcije. Čitanje treće reči instrukcije se realizuje na sličan način kao i čitanje prve i druge reči instrukcije. Treća reč instrukcije se upisuje u registar IR3, pa se prelazi na korak 4 i fazu *izvršavanje operacije* (slika 1.c).


Ukoliko je signal logičkog uslova L1 aktivan, radi se o nekoj od adresnih instrukcija, pa se prelazi na čitanje druge reči instrukcije. Čitanje druge reči instrukcije se realizuje na sličan način kao i čitanje prve reči instrukcije. Druga reč instrukcije se upisuje u registar IR2. Logički uslovi L4 i L5 se generišu u zavisnosti od specificiranog načina adresiranja i oni


određuju dužinu odgovarajuće instrukcije. Prvo se vrši provera signala logičkog uslova L4. Ukoliko je signal L4 neaktivan tada se radi o registarskim adresiranjima bez pomeraja i tada je dužina instrukcije 2 bajta pa se prelazi na korak 3 i fazu *formiranje adrese i čitanje operanda* (slika 1.b). Ukoliko je signal L4 aktivan tada je dužina instrukcije 3 ili 4 bajta pa se čita 3 reč instrukcije. Čitanje treće reči instrukcije se realizuje na sličan način kao i čitanje prve ili druge reči instrukcije. Treća reč instrukcije se upisuje u registar IR3.

Sada se vrši provera signala logičkog uslova L5. Ukoliko se radi o adresnoj instrukciji sa nekim od memorijskih adresiranja ili neposrednim adresiranjem, signal L5 je neaktivan, pa se prelazi na čitanje četvrte reči instrukcije. Čitanje četvrte reči instrukcije se realizuje na sličan način kao i čitanje prve, druge ili treće reči instrukcije. Četvrta reč instrukcije se upisuje u registar IR4 i zatim se prelazi na korak 3 tj. fazu *formiranje adrese i čitanje operanda* (slika 1.b). Ukoliko se radi o adresnoj instrukciji sa relativnim adresiranjem ili registarskim indirektnim adresiranjem sa pomerajem, signal L5 je aktivan, pa se prelazi na korak 3 i fazu *formiranje adrese i čitanje operanda* (slika 1.b).

formiranje adrese i čitanje operanda (slika 1.b)

Formiranje adrese i čitanje operanda se realizuje samo za adresne instrukcije po posebnom algoritmu za svaki od načina adresiranja prolaskom kroz odgovarajuće korake. Na početku se realizuje višestruki uslovni skok na odgovarajući dijagram toka na osnovu toga koji je od signala logičkih uslova načina adresiranja aktivan. Aktivna vrednost jednog od signala načina adresiranja regdir, regind, regindpom, memdir, memind, rel i immed određuje da je specificirano registarsko direktno adresiranje, registarsko indirektno adresiranje, registarsko indirektno adresiranje sa pomerajem, memorijsko direktno adresiranje, memorijsko indirektno adresiranje, relativno i neposredno adresiranje, respektivno.





Slika 1.b Dijagram toka – faza formiranje adrese i čitanje operanda

Ukoliko je signal regdir aktivan, radi se o registarskom direktnom adresiranju. Operand je tada u registru opšte namene R_i određenom vrednošću bitova 1 i 0 druge reči instrukcije iz registra IR2. Selektovani registar opšte namene R_i se prebacuje u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal regind aktivan, radi se o registarskom indirektnom adresiranju. Operand je tada u memoriji na adresi koja se nalazi u registru opšte namene R_i određenom vrednošću bitova 1 i 0 druge reči instrukcije iz registra IR2. Selektovani registar opšte namene R_i se prebacuje u registar MAR i prelazi se na korak 5.

Počev od koraka 5 se za sve operacije, sem operacije MOVD i POP, čita operand i smešta u registar B. Zbog toga se ovde vrši provera signala operacije MOVD, a zatim i POP. Ukoliko je njihova vrednost 0, iz memorije M se sa adrese određene sadržajem registra MAR čita reč i upisuje u registar MBR, registar MAR se uvećava za jedan, a zatim se sadržaj registra MBR prebacuje u viši razred registara B. Potom se ponavlja ova operacija, ali se sada pročitani podatak koji se nalazi u registru MBR upisuje u niži razred registra B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c). Ukoliko je vrednost signala MOVD ili POP 1, odmah se prelazi na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal regindpom aktivan, radi se o registarskom indirektnom adresiranju sa pomerajem. Operand je tada u memoriji na adresi koja se dobija sabiranjem sadržaja registra

R_i određenog vrednošću bitova 2, 1 i 0 druge reči instrukcije iz registra IR2 sa pomerajem, dok se pomeraj nalazi u registru IR3. Dobijena adresa se prebacuje u registar MAR i prelazi na korak 5 počev od koga se, na već opisani način, za sve operacije, sem operacije MOVD i POP, čita operand i smešta u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal memdir aktivan, radi se o memorijskom direktnom adresiranju. Operand je tada u memoriji na adresi koja se nalazi u razredima IR3 i IR4 označenim sa IR_DA čiji se sadržaj prebacuje u registar MAR i prelazi na korak 5 počev od koga se, na već opisani način, za sve operacije, sem operacije MOVD i POP, čita operand i smešta u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal memind aktivan, radi se o memorijskom indirektnom adresiranju. Operand je tada u memoriji na adresi određenoj sadržajem memorijske lokacije čija se adresa nalazi u registrima IR3 i IR4 označenim sa IR_DA. Stoga se, najpre, sadržaj ovih registara prebacuje u registar MAR, pa se iz memorije M sa adrese određene sadržajem registra MAR čita reč i upisuje u registar MBR, i registar MAR se uvećava za jedan. Potom se registar MBR prebacuje u viši razred registra B, i postupak se ponavlja samo što sada očitani podatak iz memorije upisujemo u niži razred registra B. Operand je u memoriji na adresi koja se nalazi u registru B čiji se sadržaj prebacuje u registar MAR i prelazi na korak 5 počev od koga se, na već opisani način, za sve operacije, sem operacije MOVD i POP, čita operand i smešta u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal immed aktivan, radi se o neposrednom adresiranju. Operand se tada nalazi u registrima IR2 i IR3 označenim sa IR_DA, čiji se sadržaj prebacuje u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal rel aktivan, radi se o relativnom adresiranju. Operand je tada u memoriji na adresi koja se dobija sabiranjem sadržaja registra PC i pomeraja koji se nalazi u registru IR3. Dobijena adresa se prebacuje u registar MAR i prelazi na korak 5 počev od koga se, na već opisani način, za sve operacije, sem operacije MOVD i POP, čita operand i smešta u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 5 i fazu *izvršavanje operacija* (slika 1.c).

izvršavanje operacija (slika 1.c)

Izvršavanje operacija se realizuje počev od koraka 4 po posebnom algoritmu za svaku od navedenih operacija prolaskom kroz odgovarajuće korake. Na početku se realizuje višestruki uslovni skok na jedan od dijagrama toka na osnovu toga koji je od signala logičkih uslova operacija aktivan. Aktivna vrednost jednog od signala operacija MOVS, MOVD, ADD, AND, ASR, BNZ, JMP, JMPIND, JSR, RTS, RTI, PUSH, POP, INTE, INTD, TRPE, TRPD, INT, INC ili DEC određuje da je specificirana operacija prenosa u registar, operacija prenosa iz registra, aritmetička operacija sabiranja, logička operacija logički proizvod, operacija aritmetičkog pomeranja udesno za jedno mesto, operacija uslovnog skoka ukoliko je rezultat nije nula, operacija bezuslovnog skoka, instrukcija bezuslovnog indirektnog skoka, instrukcija skoka na potprograma, instrukcija povratka iz prekidne rutine, instrukcija povratka iz potprograma, operacija smeštanja na vrh steka, operacija skidanja sa vrha steka, operacija postavljanja indikatora I registra PSW na 1 i 0, operacija postavljanja indikatora T registra PSW na 1 i 0, instrukcija prekida, instrukcija inkrementiranja ili instrukcija dekrementiranja respektivno.

Ukoliko je signal MOVS aktivan, sadržaj registra B se prebacuje u neki od registara registarskog fajla, specificiran bitima 1 i 0 drugog bajta instrukcije. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal MOVD aktivan, najpre se proverava da li je aktivan signal immed, i ukoliko jeste prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d), jer u ovoj instrukciji nije dozvoljeno neposredno adresiranje. Ukoliko je signal immed neaktivan sadržaj jednog od registara registarskog fajla, određen bitovima 5,4 i 3 registra IR2, se upisuje u registar B. Time je završena faza *izvršavanje operacija* i prelazi se na korak 7 i fazu *vraćanje podatka* (slika 1.c).

Ukoliko je signal ADD aktivan, sabiraju se sadržaji jednog registara registarskog fajla specificiran bitima 1 i 0 registra IR2 i B i rezultat upisuje u jedan od registara registarskog fajla specificiran bitima 1 i 0 registra IR2. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal AND aktivan, logička I operacija se realizuje nad sadržajima jednog registara registarskog fajla specificiran bitima 1 i 0 registra IR2 i B i rezultat upisuje u jedan od registara registarskog fajla specificiran bitima 1 i 0 registra IR2. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal ASR aktivan, najpre se proverava da li je aktivan signal immed, i ukoliko jeste prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d), jer u ovoj instrukciji nije dozvoljeno neposredno adresiranje. Ukoliko je signal immed neaktivan sadržaj registra B se aritmetički pomera udesno za jedno mesto i upisuje u registar B. Time je završena faza *izvršavanje operacija* i prelazi se na korak 7 i fazu *vraćanje podatka* (slika 1.c).

Ukoliko je signal INC aktivan, najpre se proverava da li je aktivan signal immed, i ukoliko jeste prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d), jer u ovoj instrukciji nije dozvoljeno neposredno adresiranje. Ukoliko je signal immed neaktivan sadržaj registra B se inkrementira i upisuje u registar B. Time je završena faza *izvršavanje operacija* i prelazi se na korak 7 i fazu *vraćanje podatka* (slika 1.c).

Ukoliko je signal DEC aktivan, najpre se proverava da li je aktivan signal immed, i ukoliko jeste prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d), jer u ovoj instrukciji nije dozvoljeno neposredno adresiranje. Ukoliko je signal immed neaktivan sadržaj registra B se dekrementira i upisuje u registar B. Time je završena faza *izvršavanje operacija* i prelazi se na korak 7 i fazu *vraćanje podatka* (slika 1.c).

Ukoliko je signal INTE aktivan, bit I registra PSW se postavlja na jedan. Time je završena faza *izvršavanje operacija* i prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal INTD aktivan, bit I registra PSW se postavlja na nula. Time je završena faza *izvršavanje operacija* i prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal TRPE aktivan, bit T registra PSW se postavlja na jedan. Time je završena faza *izvršavanje operacija* i prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal TRPD aktivan, bit T registra PSW se postavlja na nula. Time je završena faza *izvršavanje operacija* i prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal BNZ aktivan, uslovni skok na osnovu vrednosti signala logičkog uslova rezultata operacija eql se realizuje. Signali logičkih uslova rezultata operacija eql (rezultat nula) se formiraju na osnovu vrednosti indikatora Z registra programske statusne reči PSW. Signal rezultata operacija eql ima vrednost 1 ukoliko je rezultat zadnje izvršene instrukcije 0 i vrednost 0 ukoliko rezultat zadnje izvršene instrukcije nije 0. Ukoliko je signal eql 1, uslov za skok nije ispunjen. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d). Ukoliko je signal eql 0, uslov za skok je ispunjen, pa se sadržaj registara PC uvećan za vrednost registra IR2, upisuje u registar PC. Time je završena faza *izvršavanje operacija* i prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal JMP aktivan, безусловni skok se realizuje. Sadržaj registara IR2 i IR3 označeni sa IR_JA, koji predstavlja adresu skoka, upisuje se u registar PC. Time je završena faza *izvršavanje operacija* i prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d).


Ukoliko je signal JSR aktivan, skok na potprogram se realizuje. U okviru toga se sadržaj registra PC stavlja na stek. Najpre se registar SP dekrementira i nižih osam bita prebacuje u registar MBR. Zatim se sadržaj registra SP upisuje u registar MAR. Potom se registar MBR upisuje u memorijsku lokaciju određenu sadržajem registra MAR. Isti korak se ponavlja samo što se sada viših osam bita registra PC prebacuju u registar MBR. Na kraju se sadržaj registara IR2 i IR3 označeni sa IR_JA, koji predstavlja adresu skoka, upisuje se u registar PC. Treba uočiti da stek raste prema nižim lokacijama i da registar SP ukazuje na prvu popunjenu lokaciju. S toga se prilikom upisa na stek, prvo sadržaj registra SP dekrementira i posle toga upisuje u registar MAR. Time je završena faza *izvršavanje operacija* i prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d).









Ukoliko je signal JMPIND aktivan, безусловni indirektni skok se realizuje. Najpre se proveravaju uslovi immed i regind. Ukoliko je bilo koji od njih aktivan prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d), pošto u ovoj instrukciji nije dozvoljeno neposredno i registarsko indirektno adresiranje. Ukoliko ni jedan od ovih uslova nije ispunjen sadržaj registara B, koji predstavlja adresu skoka, upisuje se u registar PC. Time je završena faza *izvršavanje operacija* i prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d).


Ukoliko je signal RTI aktivan, povratak iz prekidne rutine se realizuje. U okviru toga se sadržajima sa steka restauriraju sadržaji registara PSW i PC. Najpre se sadržaj registra SP prebacuje u registar MAR i inkrementira. Zatim se iz memorijske lokacije određene sadržajem registra MAR čita sadržaj i upisuje u registar MBR. Na kraju se sadržaj registra MBR upisuje u registar PSW. Na isti način se sa steka čita još jedna reč i upisuje u viših osam bita registara PC, a potom se na isti način sa steka čita još jedna reč i upisuje u nižih osam bita registara PC. Treba uočiti da stek raste prema nižim lokacijama i da registar SP ukazuje na prvu popunjenu lokaciju. S toga se prilikom čitanja sadržaja sa steka, prvo sadržaj registra SP prebacuje u registar MAR i posle toga inkrementira. Time je završena faza *izvršavanje operacija* i prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal RTS aktivan, povratak iz potprograma se realizuje. U okviru toga se sadržajem sa steka restaurira sadržaj registra PC. Ovo se realizuje na identičan kao i u slučaju instrukcije RTI. Time je završena faza *izvršavanje operacija* i prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal INT aktivan, instrukcija prekida se realizuje. U okviru toga prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d).







Slika 1.c Dijagram toka – faza izvršavanje operacija

Ukoliko je signal POP aktivan, skidanje sa steka se realizuje. U okviru toga se sadržaj sa steka upisuje u registar B. Najpre se proverava uslov *immed*. Ukoliko je on ispunjen prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d), jer u ovoj instrukciji neposredno adresiranje nije dozvoljeno. Ukoliko signal *immed* nije ispunjen sadržaj registra MAR prebacuje u registar A, sadržaj registra SP se prebacuje u registar MAR i sadržaj registra SP se inkrementira. Zatim se iz memorijske lokacije određene sadržajem registra MAR čita sadržaj i upisuje u registar MBR. Na kraju se sadržaj registra MBR upisuje u viši razred registara B. Na isti način se sa steka čita još jedna reč i upisuje u niži razred registara B. Na kraju se sadržaj registra A upisuje u registar MAR. Treba uočiti da stek raste prema nižim lokacijama i da registar SP ukazuje na poslednju zauzetu lokaciju. S toga se prilikom čitanja sadržaja sa steka, prvo prebacuje u registar MAR i posle toga inkrementira sadržaj registra SP. Time je završena faza *izvršavanje operacija* i prelazi se na korak 7 i fazu *vraćanje podatka* (slika 1.c).


Ukoliko je signal PUSH aktivan, stavljanje na stek se realizuje. U okviru toga se sadržaj registra B stavlja na stek. Najpre se dekrementira sadržaj registra SP, prebacuje sadržaj nižeg razreda registara B u registar MBR. Potom se sadržaj registra SP prebacuje u registar MAR, i dekrementira se sadržaj registra SP. Zatim se sadržaj registra MBR upisuje u memorijsku lokaciju određenu sadržajem registra MAR. Na isti način se viši bajt registara B stavlja na stek. Treba uočiti da stek raste prema nižim lokacijama i da registar SP ukazuje na poslednju zauzetu lokaciju. S toga se prilikom čitanja sadržaja sa steka, prvo dekrementira sadržaj registra SP i posle toga prebacuje u registar MAR. Time je završena faza *izvršavanje operacija* i prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d).

vraćanje podatka (slika 1.c)

Ukoliko je signal *regdir* aktivan, sadržaj registra B se prebacuje u jedan od registara registarskog fajla R_i određen vrednošću druge grupe bitova druge reči instrukcije iz registra IR2 i prelazi na korak 6 i fazu *opsluživanje prekida* (slika 1.d). Ukoliko je signal *regdir* neaktivan sadržaj registra B se upisuje u memoriju. Najpre se niži bajt registra B upisuje u registar MBR, a zatim se taj registar u sledećem koraku upisuje u memorijsku lokaciju određenu sadržajem registra MAR. Na isti način se viši bajt registra B prebacuje u memoriju. Time je završena faza *izvršavanje operacija* i prelazi se na korak 6 i fazu *opsluživanje prekida* (slika 1.d).

opsluživanje prekida (slika 1.d)

Opsluživanje prekida se realizuje počev od koraka 6.



Slika 1.d Dijagram toka – faza opsluživanje prekida

Ukoliko je signal PREKID 0, u toku izvršavanja prethodnih faza nije došlo do generisanja signala prekida, pa se faza *opsluživanje prekida* završava i prelazi se na korak 1 i fazu *čitanje instrukcije* (slika 1.a).

Ukoliko je signal PREKID 1, u toku izvršavanja prethodnih faza došlo je do generisanja signala prekida, pa se prelazi na korake u okviru kojih se na steku najpre čuvaju sadržaji registara PC i PSW i potom utvrđuje adresa prekidne rutine i upisuje u registar PC. Čuvanje sadržaja registra PC na steku se realizuje na identičan način kao i u slučaju instrukcije JSR. Na isti način se na stek stavlja i sadržaj registra PSW. Adrese prekidnih rutina se nalaze u ulazima tabele sa adresama prekidnih rutina. Broj ulaza u tabelu je dat sadržajem registra BR, a početna adresa tabele sadržajem registra IVTP. Najpre se sadržaj registra BR prebacuje u registar B, pa se sadržaj registra B pomeranjem ulevo za jedno mesto množi sa dva. Time se broj ulaza pretvara u pomeraj. Potom se sabiranjem sadržaja registara IVTP i B i smeštanjem u registar MAR dobija adresa na kojoj se nalazi adresa prekidne rutine. Sa te i sledeće adrese iz memorije se čitaju dva bajta i upisuju u registar PC.

Faza *opsluživanje prekida* je time završena i prelazi se na korak 1 i fazu *čitanje instrukcije* (slika 1.a).

Treba uočiti da se javljaju dve situacije vezane za vrednost registra PC po završetku faze *opsluživanje prekida* i prelaska na korak 1 i fazu *čitanje instrukcije* (slika 1.a). Ukoliko je signal PREKID bio 0, u registru PC je adresa prve sledeće instrukcije posle instrukcije koja je izvršena. Ukoliko je signal PREKID bio 1, u registru PC je adresa prve instrukcije prekidne rutine.

3 OPERACIONA JEDINICA


U ovom odeljku se razmatraju realizacije operacionih jedinica kod kojih su prekidačke mreže povezane direktno i pomoću jedne, dve i tri interne magistrale.

3.1 OPERACIONA JEDINICA SA DVE MAGISTRALNE

U ovom odeljku se razmatraju struktura upravljačke jedinice i algoritam generisanja upravljačkih signala.

3.1.1 Struktura operacione jedinice

Struktura operacione jedinice sa dve magistrale je data na slikama 3.a i 3.b.



Slika 3.a Operaciona jedinica sa dve magistrale

ukazivač na tabelu sa adresama prekidnih rutina IVTP, i 8-bitni registri: programska statusna reč PSW, prihvatni registar podatka memorije MBR, registar broja ulaza BR, registar maske IMR i četvorobajtni registar IR.

PC je brojački registar koji se naziva programski brojač. Njegov sadržaj se koristi kao adresa memorijske lokacije sa koje treba čitati binarnu reč koja se interpretira kao instrukcija. S obzirom da su binarne reči koje se interpretiraju kao instrukcije smeštene jedna iza druge u memorijskim lokacijama i da stoga treba da se čitaju sekvencijalno, sadržaj programskog brojača PC se najpre, koristi kao adresa memorijske lokacije sa koje se čita binarna reč, pa se zatim, njegov sadržaj inkrementira. Registar PC_{15...0} je 16-to razredni programski brojač čiji sadržaj predstavlja adresu memorijske lokacije počev od koje treba pročitati jedan do četiri bajta instrukcije. Sadržaj registra PC_{15...0} se inkrementira generisanjem aktivne vrednosti signala **incPC**. Ovo se koristi prilikom čitanja svakog bajta instrukcije koji se nalaze u susednim 8-mo bitnim lokacijama. U programski brojač se može vršiti upis posebno nižeg, posebno višeg bajta.

MAR je adresni registar memorije. U registar MAR se smešta sadržaj koji predstavlja adresu memorijske lokacije sa koje treba pročitati ili u koju treba upisati binarnu reč. Sadržaj registra MAR se vodi na adresnu magistralu, kao i na internu procesorsku magistralu DBUS, a u njega se vrši upis sa interne procesorske magistrale SBUS.

MBR je prihvatni registar podatka. U registar MBR se smešta sadržaj koji je pročitao iz memorijske lokacije ili sadržaj koji treba upisati na neku memorijsku lokaciju, a odabir se vrši multiplekserom na ulazu. Multiplekser služi za propustanje ili podataka sa sistemske magistrale DBUS, ili podataka sa interne procesorske magistrale SBUS, i to posebno nižeg, a posebno višeg bajta sa magistrale SBUS (to je realizovano pomoću još jednog multipleksera). Sadržaj registra MBR se vodi na sistemsku magistralu podataka DBUS ili na internu procesorsku magistralu DBUS.

A i **B** su prihvatni registri podataka. Oni imaju mogućnost upisa sa interne procesorske magistrale DBUS, a svoj sadržaj propuštaju na internu procesorsku magistralu SBUS.

PSW je registar koji predstavlja programsku statusnu reč. U njemu se na određenim pozicijama čuvaju indikatori statusa. Indikatori koje PSW sadrži su N, Z, V, C koji sadrže informaciju o prethodno izvršenoj operaciji: da li je dobijena negativna vrednost pri izracunavanju, da li je dobijena nulta vrednost kao rezultat, da li je došlo do prekoračenja i da li je došlo do prenosa, kao i biti I, T, L₁ i L₀, da li su dozvoljeni prekidi, da li vršiti zaustavljenje nakon svake instrukcije i prioritet trenutno izvršavanog koda. U slučaju skoka na prekidnu rutinu njegova vrednost se čuva na steku jer ta vrednost zajedno sa vrednošću registra PC predstavlja trenutni kontekst rada procesora, i pri povratku prethodni kontekst mora biti restauriran. Stoga je moguće upisati u vrednost u sve razrede registra sa interne procesorske magistrale DBUS. Vrednost registra može biti i rezultat nekog izracunavanja, kao što je ranije navedeno, te se mora formirati u kombinacionoj mreži označenoj kao "Formiranje vrednosti". Izlaz registra se vodi na internu procesorsku magistralu SBUS.

IVTP registar čuva pokazivač na početak *Interrupt Vector* tabele u kojoj se čuvaju adrese prekidnih rutina. Izlaz ovog registra se vodi na internu procesorsku magistralu SBUS, sa koje će se dalje voditi na ulaz aritmeticko-logicke jedinice u kojoj će se u slučaju prekida, sabiranjem vrednosti ovog registra i broja ulaza, dobiti odgovarajuća adresa prekidne rutine. U ovaj registar moguće je upisati podatke sa interne procesorske magistrale DBUS.

IR je četvorobajtni prihvatni registar instrukcije. U sva četiri bajta registra IR moguće je nezavisno smestiti vrednosti koje dolaze iz registra MBR preko interne procesorske magistrale DBUS, na taj način se iz memorije učita naredna instrukcija za izvršavanje. Binarnu reč u registru IR treba interpretirati saglasno formatu instrukcije. Registri IR₁, IR₂, IR₃ i IR₄ su 8-mo razredni registri koji formiraju razrede 32...24, 23...16, 15...8 i 7...0, respektivno, prihvatnog registra instrukcije IR_{32...0}. Instrukcije mogu, u zavisnosti od formata instrukcije, da budu dužine 1,2,3 ili 4 bajta. Razredi IR_{32...24} se uvek čitaju i njihov sadržaj predstavlja kod operacije. Broj preostalih razreda koji se čita zavisi od koda operacije, a u slučaju aritmetičkih i logičkih operacija, i od načina adresiranja i njihov sadržaj ima različito značenje.

IR_JA (Jump Address) predstavlja adresu skoka koja se formira na osnovu registara IR2 i IR3.
IR_DA (Data) Podatak koji se koristi pri izvršavanju određenih instrukcija.

SP registar je pokazivač na poslednju popunjenu memorijsku lokaciju na vrhu steka. Inkrementira se ili dekrementira u zavisnosti da li se podatak stavlja ili skida sa steka. Pošto stek pokazuje na poslednju zauzetu memorijsku lokaciju i raste prema nižim memorijskim lokacijama nakon dekrementiranja podatak se smešta na stek. Pri skidanju sa steka scenario je suprotan, odnosno prvo skidamo podatak sa steka, a potom vrsimo inkrementiranje registra SP. Ovaj registar čita podatke sa interne procesorske magistrale SBUS, a izbacuje podatke na internu procesorsku magistralu SBUS i nalazi se u okviru registarskog fajla REG.

BR je registar u koji se smešta broj ulaza u IV tabelu, na osnovu čega se određuje adresa prekidne rutine. Ulaz je određen fiksno, a za formiranje broja ulaza služi kombinaciona mreža označena kao "Formiranje vrednosti".

Detaljan opis operacione jedinice dat je u sekciji 5 PRILOZI

3.1.2 Algoritam generisanja upravljačkih signala

Sekvenca upravljačkih signala po koracima se formira na osnovu dijagrama toka izvršavanja instrukcije za operacionu jedinicu sa dve magistrale. Sekvenca upravljačkih signala po koracima sadrži korake u kojima se generišu upravljački signali operacione jedinice radi realizacije mikrooperacija predstavljenih operacionim blokovima u dijagramu toka i korake u kojima se realizuju grananja predstavljenih uslovnim blokovima u dijagramu toka. Koraci u kojima se generišu upravljački signali operacione jedinice nazivaju se operacioni koraci, dok se koraci u kojima se realizuju grananja nazivaju upravljački koraci. U ovom odeljku su date dve sekvence upravljačkih signala po koracima i to sekvenca bez spajanja operacionih i upravljačkih koraka (tabela 1) i sekvenca sa spajanjem operacionih i upravljačkih koraka (tabela 2).

Sekvenca upravljačkih signala operacione jedinice bez spajanja operacionih i upravljačkih koraka data je u tabeli 1. U sekvenci se koriste iskazi za signale i skokove. Iskazi za signale su oblika

signali.

Ovaj iskaz sadrži spisak upravljačkih signala operacione jedinice i određuje koji se signali bezuslovno generišu. Iskazi za skokove su oblika

br step_A,

br (if uslov then step_A) i

br (case (uslov₁, ..., uslov_n) then (uslov₁, step_{A1}), ..., (uslov_n, step_{An})).

Prvi iskaz sadrži korak step_A na koji treba bezuslovno preći i u daljem tekstu se referiše kao bezuslovni skok. Drugi iskaz sadrži signal **uslov** i korak step_A i određuje korak step_A na koji treba preći ukoliko signal **uslov** ima aktivnu vrednost i u daljem tekstu se referiše kao uslovni skok. Treći iskaz sadrži signale **uslov₁, ..., uslov_n** i korake step_{A1}, ..., step_{An} i određuje na koji od koraka step_{A1}, ..., step_{An} treba preći u zavisnosti od toga koji od signala **uslov₁, ..., uslov_n** ima aktivnu vrednost i u daljem tekstu se referiše kao višestruki uslovni skok.

Tabela 1 Sekvenca upravljačkih signala po koracima bez spajanja operacionih i upravljačkih koraka

! Čitanje instrukcije !

! U koraku step₀₀ radi se učitavanje adrese u MAR sa koje se čita prvi bajt instrukcije i u istom taktu se vrši resetovanje zahteva za prekid koji se ne prenose u sledeću instrukciju. U narednom koraku se startuje čitanje podatka iz memorije sa adrese upisane u registru MAR, nakon čega se podatak učitava u registar MBR i predstavlja prvi bajt instrukcije i inkrementira se registar PC, a zatim se u sledećem koraku taj podatak upisuje u IR1. U istom koraku se u slučaju potrebe čitanja sledeće reči instrukcije

adresa upisuje u MAR registrar. U naredna dva koraka vrši se provera uslova: **I1** i **compl2**. Ako je **I1** neaktivan vrši se provera uslova **compl2**. Ukoliko je aktivan završava se čitanje instrukcije, a ako je **compl2** neaktivan završeno je čitanje instrukcije i ide se na fazu izvršavanja instrukcije. Ukoliko je **compl2** aktivan čita se još jedan bajt instrukcije na isti način kao i prvi bajt. Zatim se vrši provera uslova **I3**. Ukoliko je **I3** aktivan završeno je čitanje instrukcije i ide se na fazu izvršavanja instrukcije. Ukoliko je **I3** neaktivan, čita se još jedan reč instrukcije i ide se na fazu izvršavanja instrukcije. Ukoliko je vrednost signala **I1** aktivna, čita se još jedan reč instrukcije. Zatim se proverava uslov **I4**. Ukoliko je on neaktivan završeno je čitanje instrukcije i ide se na fazu formiranje adrese i čitanje operanda, u suprotnom čita se još jedna reč instrukcije i proverava uslov **I5**. Ukoliko je **I5** neaktivan završeno je čitanje instrukcije i ide se na fazu formiranje adrese i čitanje operanda, u suprotnom čita se još jedan bajt i prelazi se na fazu formiranje adrese i čitanje operanda !

```

step00  resetF, PCout, ldMAR;
step01  read;
step02  ldMBR, incPC;
step03  MBRout, ldIR1, PCout, ldMAR;
step04  br (if I1 then step0E);
step05  br (if compl2 then step3B);
step06  read;
step07  ldMBR, incPC;
step08  MBRout, ldIR2, PCout, ldMAR;
step09  br (if I3 then step3B);
step0A  read;
step0B  ldMBR, incPC;
step0C  MBRout, ldIR3;
step0D  br step3B;

step0E  read;
step0F  ldMBR, incPC;
step10  MBRout, ldIR2, PCout, ldMAR;
step11  br (if compl4 then step19);
step12  read;
step13  ldMBR, incPC;
step14  MBRout, ldIR3, PCout, ldMAR;
step15  br (if I5 then step19);
step16  read;
step17  ldMBR, incPC;
step18  MBRout, ldIR4;

```

! Formiranje adrese i čitanje operanda !

! U korak *step₁₉* se dolazi iz koraka *step₁₁*, *step₁₅* ili *step₁₈* ukoliko se radi o instrukcijama dužine dva, tri ili četiri bajta koje zahtevaju da se do operanda dođe saglasno specificiranom načinu adresiranja. U slučaju adresiranja kod kojih se operand nalazi u nekom od registara opšte namene ili u samoj instrukciji, ova faza se svodi na prebacivanje operanda u odgovarajući registar. U slučaju adresiranja kod kojih se operand nalazi u memoriji, ova faza se sastoji od koraka u kojima se prvo formira adresa operanda u memoriji i zatim čita operand. U koraku *step₁₉* se realizuje višestruki uslovni skok na jedan od koraka *step_{1B}*, *step_{1D}* ... *step₃₂* u zavisnosti od toga koji od signala adresiranja **regdir**, **regind**, **regindpom**, **memdir**, **memind**, **rel**, **immed** ima aktivnu vrednost, u slučaju da nijedan od navedenih signala nije aktivan došlo je do greške u adresiranju pa se u sledećem koraku skače na obradu prekida!

```

step19  br (case (regdir, regind, regindpom, memdir, memind, rel, immed) then
          (regdir, step1B), (regind, step1D), (regindpom, step1F), (memdir, step23),
          (memind, step25), (rel, step2E), (immed, step32));
step1A  br step9A;

```

Direktno registarsko !

! U korak $step_{1B}$ se dolazi iz $step_{19}$ ukoliko je signal za registarsko direktno adresiranje **regdir** aktivan. Prvo se operand učitava u registar **B**, a zatim skače na fazu izvršavanja instrukcije !

step_{1B} **REGout, ldBlow, ldBhigh, fdo;**

step_{1C} *br* step_{3B};

! Indirektno registarsko !

! U korak $step_{1D}$ se dolazi iz $step_{19}$ ukoliko je signal za registarsko indirektno adresiranje **regind** aktivan. Adresa operanda, koja se nalazi u nekom od registara registarskog fajla, se učitava u registar **MAR** i skače se na fazu čitanje operanda za memorijska adresiranja!

step_{1D} **REGout, DSout, ldMAR, fdo;**

step_{1E} *br* step₃₄;

! Indirektno registarsko sa pomerajem !

! U korak $step_{1F}$ se dolazi iz $step_{19}$ ukoliko je signal za registarsko indirektno adresiranje sa pomerajem **regindpom** aktivan. Najpre se jedan od registara registarskog fajla upisuje u registar **X**, a zatim se pomeraj upisuje u registar **Y**. Potom se izvrši aritmetička operacija sabiranja, i rezultat upiše u registar **MAR**. Time se u registru $MAR_{15...0}$ nalazi adresa operanda za slučaj registarsko indirektno adresiranje sa pomerajem !

step_{1F} **REGout, ldX, DSout, fdo;**

step₂₀ **IR3out, ldY;**

step₂₁ **add, ldMAR, DSout, ALUout;**

step₂₂ *br* step₃₄;

! Direktno memorijsko !

! U korak $step_{23}$ se dolazi iz $step_{19}$ ukoliko je signal za memorijsko direktno adresiranje **memdir** aktivan. Adresa označena kao **IR_DA** se upisuje u registar **MAR**. Time se u registru $MAR_{15...0}$ nalazi adresa operanda za slučaj memorijskog direktnog adresiranja !

step₂₃ **IR_DAout, ldMAR;**

step₂₄ *br* step₃₄;

! Indirektno memorijsko !

! U korak $step_{25}$ se dolazi iz $step_{19}$ ukoliko je signal za memorijsko indirektno adresiranje **memind** aktivan. Adresa označena kao **IR_DA** se upisuje u registar **MAR**. Zatim se sa memorijske lokacije određenom vrednošću registra **MAR** čita jedan bajt, koji se prebacuje u viših osam bitova registra **B**. Zatim se na isti način čita još jedna reč iz memorije i upisuje u nižih osam bitova registra **B**. Na kraju se sadržaj registra **B** prebacuje u registar **MAR**. Time se u registru $MAR_{15...0}$ nalazi adresa operanda za slučaj memorijskog direktnog adresiranja !

step₂₅ **IR_DAout, ldMAR;**

step₂₆ **read;**

step₂₇ **ldMBR, incMAR;**

step₂₈ **ldBhigh, MBRout;**

step₂₉ **read;**

step_{2A} **ldMBR;**

step_{2B} **ldBlow, MBRout;**

step_{2C} **Bout, ldMAR;**

step_{2D} *br* step₃₄;

! Relativno !

! U korak $step_{2E}$ se dolazi iz $step_{19}$ ukoliko je signal za relativno adresiranje **rel** aktivan. Najpre se programski projač **PC** upisuje u registar **X**, a zatim se pomeraj upisuje u registar **Y**. Potom se izvrši aritmetička operacija sabiranja, i rezultat upiše u registar **MAR**. Time se u registru $MAR_{15...0}$ nalazi adresa operanda za slučaj relativnog adresiranja !

step_{2E} **ldX, PCout;**

step_{2F} **IR3out, ldY;**

step₃₀ **add, ALUout, DSout, ldMAR;**

step₃₁ *br* step₃₄;

! Neposredno !

! U korak $step_{32}$ se dolazi iz $step_{19}$ ukoliko je signal za neposredno adresiranje **immed** aktivan. Prvo se operand, označen kao **IR_DA** učitava u registar **B**, a zatim se skače na fazu izvršavanja instrukcije !

```

step32  IR_DAout, SDout, ldBhigh, ldBlow;
step33  br step3B;

```

! Čitanje operanda za memorijska adresiranja !

! Ako je signal MOVD ili POP aktivan ide se na korak *step_{3B}* (faza izvršavanja instrukcije), u suprotnom se u registar MBR upisuje prvi bajt koji se nalazi na memorijskoj lokaciji određenoj sadržajem registra MAR i u istom taktu se inkrementira MAR registar da bi se pripremio za čitanje sledećeg bajta podatka. Zatim se pročitani podatak upisuju u viših osam bita registara B. Na isti način se čita još jedan podatak i upisuje u nižih osam bita registra B !

```

step34  br (if MOVD or POP then step3B);
step35  read;
step36  ldMBR, incMAR;
step37  MBRout, ldBhigh;
step38  read;
step39  ldMBR;
step3A  MBRout, ldBlow;

```

! Izvršavanje operacije !

! U korak *step_{3B}* se dolazi iz koraka *step₀₅, step₀₉, ..., step_{3A}* radi izvršavanja operacije. U koraku *step_{3B}* se realizuje višestruki uslovni skok na jedan od koraka *step_{3E}, step₄₁, ..., step₉₀* u zavisnosti od toga koji od signala operacija **MOVS, MOVD, ..., TRPD** ima aktivnu vrednost !

```

step3B  br (case (MOVS, MOVD, ADD, AND, ASR, BNZ, JSR, JMP, JMPIND, RTI,
          RTS, INT, PUSH, POP, INC, DEC, INTE, INTD, TRPE, TRPD) then
          (MOVS, step3E), (MOVD, step41), (ADD, step45), (AND, step49), (ASR, step4D),
          (BNZ, step51), (JSR, step56), (JMP, step5C), (JMPIND, step5E), (RTI, step61),
          (RTS, step65), (INT, step6D), (PUSH, step6F), (POP, step76), (INC, step82),
          (DEC, step86), (INTE, step8A), (INTD, step8C), (TRPE, step8E), (TRPD, step90));

```

! Kod operacije !

! Ukoliko nije izabrana ni jedna od ovih instrukcija, to znači da je došlo do greške u kodu operacije, pa se stoga setuje flip-flop PRCOD, da bi smo znali prilikom obrade prekida da je došlo do greške u kodu operacije. Nakon toga se ide na korak *step_{9B}* i fazu opsluživanja prekida !

```

step3C  setCOD;
step3D  br step9B;

```

! MOVS !

! MOVS predstavlja instrukciju prenosa. Vrš se upis vrednosti iz registra B u jedan od registara registarskog fajla, ažuriraju se biti programske statusane reči **PSW** i skače se bezuslovno na korak *step_{9B}* i fazu opsluživanja prekida !

```

step3E  Bout, daREG, ldREG, ldX;
step3F  trans, ldPSWALU;
step40  br step9B;

```

! MOVD !

! MOVD predstavlja instrukciju prenosa. U koraku *step₄₁* se najpre vrši provera uslova **immed**, pošto ova instrukcija ne dozvoljava neposredno adresiranje. Ukoliko uslov nije ispunjen, vrši se upis vrednosti iz jednog od registara registarskog fajla u registar B, a zatim se ažuriraju biti programske statusane reči **PSW** i skače se bezuslovno na korak *step₉₂* na fazu vraćanja podatka !

```

step41  br (if immed then step9A);
step42  REGout, daREG, ldBlow, ldBhigh, DSout, ldX;
step43  trans, ldPSWALU;
step44  br step92;

```

! ADD !

! ADD predstavlja aritmetičku operaciju sabiranja. Na ulaze aritmetičko-logičke jedinice se dovedu vrednosti jednog od registara registarskog fajla i registra B, koji se upisuju u registre X i Y respektivno. Zatim se izvrši operacija sabiranja, rezultat se upiše u jedan od registara registarskog fajla, i to onaj koji je bio prvi operand u instrukciji, i u istom taktu se ažuriraju biti N, Z, C i V registra PSW. Na kraju se bezuslovno skace na korak step_{9B} na fazu opsluživanja prekida !

```
step45  REGout, daREG, DSout, ldX;
step46  Bout, ldY;
step47  add, ALUout, ldREG, daREG, ldPSWALU, DSout;
step48  br step9B;
```

! AND !

! AND predstavlja operaciju logičko I. Na ulaze aritmetičko-logičke jedinice se dovedu vrednosti jednog od registara registarskog fajla i registra B, koji se upisuju u registre X i Y respektivno. Zatim se izvrši operacija bitsko I, rezultat se upiše u jedan od registara registarskog fajla, i to onaj koji je bio prvi operand u instrukciji i u istom taktu se ažuriraju biti N, Z, C i V registra PSW. Na kraju se bezuslovno skace na korak step_{9B} na fazu opsluživanja prekida !

```
step49  REGout, daREG, DSout, ldX;
step4A  Bout, ldY;
step4B  and, ALUout, ldREG, daREG, ldPSWALU, DSout;
step4C  br step9B;
```

! ASR !

! ASR predstavlja operaciju aritmetičkog pomeranja u desno. U koraku step_{4D} se najpre vrši provera uslova immed, pošto ova instrukcija ne dozvoljava neposredno adresiranje. Ukoliko uslov nije ispunjen, vrši se prebacivanje vrednosti Iz registra B u registar X, zatim aritmetičko pomeranje u desno vrednosti iz registra X i ažuriraju se biti programske statusane reči PSW, i dobijena vrednost se upisuje u registar B i skače se bezuslovno na korak step₉₂ na fazu vraćanja podatka !

```
step4D  br (if immed then step9A);
step4E  Bout, ldX;
step4F  asr, ALUout, ldBhigh, ldBlow, ldPSWALU;
step50  br step92;
```

! BNZ !

! BNZ predstavlja operaciju branch if not zero (skoči ako rezultat nije nula, Z bit u registru PSW). U koraku step₅₁ se vrši provera bita Z i ako je njegova vrednost jedan ide se na korak step_{9B}, a u suprotnom se u PC upisuje trenutna vrednost PC-a povećana za osmobaritni pomeraj, proširen znakom do šesnaestobaritne vrednosti, koji se nalazi u registru IR2 i zatim se prelazi na korak step_{9B} na fazu opsluživanja prekida !

```
step51  br (if Z then step9B);
step52  ldX, PCout;
step53  ldY, IR2out;
step54  add, ALUout, ldPChigh, ldPClow;
step55  br step9B;
```

! JSR !

! Instrukcija JSR predstavlja skok u potprogram. Najpre se dekrementira vrednost registra SP. Podatak se smešta na stek tako što se u registar MAR upisuje vrednost stek pointer-a SP, a u registar MBR se smešta podatak, i na kraju se sadržaj registra MBR upisuje na memorijsku lokaciju određenu vrednošću registra MAR, odnosno na stek. Na stek se prvo smešta nižih osam bita registra PC, a zatim viših osam bita.!

```
step56  decSP, mxMBR, ldMBR, PCout;
step57  upSPout, decSP, DSout, ldMAR;
step58  write;
step59  upSPout, DSout, ldMAR;
step5A  MBRhigh, mxMBR, ldMBR, PCout;
step5B  write;
```

! JMP !

! JMP je operacija bezuslovnog skoka. U PC se upisuje vrednost, koja predstavlja adresu skoka, koja je data kao IR_JA. Na kraju se ide na korak step_{9B} na fazu opsluživanja prekida !

step_{5C} **IR_JAout, SDout, ldPChigh, ldPClow;**
step_{5D} *br* step_{9B};

! JMPIND !

! JMPIND je instrukcija bezuslovnog indirektnog skoka. U koraku step_{5E} se najpre vrši proveravanje o kojem načinu adresiranja se radi. Ako je u pitanju neposredno ili registarsko direktno adresiranje skače se na korak step_{9A} jer to predstavlja grešku u načinu adresiranja. Ukoliko nije specificirano nijedno od ovih adresiranja, upisuje se nova vrednost, koja se nalazi u registru B, u registar PC. Nakon toga se ide na korak step_{9B} na fazu opsluživanja prekida !

step_{5E} *br (if immed or regind then step_{9A});*
step_{5F} **Bout, SDout, ldPChigh, ldPClow;**
step₆₀ *br* step_{9B};

! RTI !

! RTI je instrukcija povratka iz prekidne rutine. U ovoj instrukciji se vrši restauracija podataka sa steka. Posto stek ukazuje na poslednju zauzetu memorijsku lokaciju i raste ka nižim lokacijama prvo upišemo u MAR sadržaj registra SP, a zatim i inkrementiramo SP, potom skidamo sa steka registar PSW. U nastavku se prelazi na instrukciju RTS !

step₆₁ **upSPout, DSout, ldMAR, incSP;**
step₆₂ **read;**
step₆₃ **ldMBR;**
step₆₄ **MBRout, ldPSW;**

! RTS !

! RTS predstavlja instrukciju povratka iz potprograma. Vrši se restauracija programskog brojača PC u suprotnom smeru u odnosu na smer kojim je stavljan na stek. Proces upisa stek pointera u registar MAR je identičan kao u prvom delu instrukcije RTI. Sada se pročitani podatak sa steka, koji predstavlja viših osam bita registra PC, iz registra MBR upisuje u viših osam bita registra PC. Na identičan način se sa steka skine nižih osam bita registra PC. Nakon toga se ide na korak step_{9B} na fazu opsluživanja prekida !

step₆₅ **upSPout, DSout, ldMAR, incSP;**
step₆₆ **read;**
step₆₇ **ldMBR, upSPout, DSout, ldMAR incSP;**
step₆₈ **MBRout, ldPChigh;**
step₆₉ **read;**
step_{6A} **ldMBR;**
step_{6B} **MBRout, ldPClow;**
step_{6C} *br* step_{9B};

! INT !

! INT predstavlja instrukciju prekida. Kod ove instrukcije setujemo flip flpo PRINT I bezuslovno skačemo na korak step_{9B} , na fazu opsluživanja prekida !

step_{6D} **setINT;**
step_{6E} *br* step_{9B};

! PUSH !

! Instrukcija PUSH izvršava operaciju stavljanja podatka na stek. Registar SP se najpre dekrementira, i niži bajt registra B upiše u registar MBR. Zatim se vrednost registra SP upiše u registar MAR, i sadržaj registra MBR upiše na memorijsku lokaciju određenu vrednošću registra MAR, odnosno na stek. Isti postupak se primeni i za viši bajt registra B. Nakon toga se ide na korak step_{9B} na fazu opsluživanja prekida !

step_{6F} **mxMBR, ldMBR, decSP, Bout;**
step₇₀ **ldMAR, upSPout, DSout, decSP;**
step₇₁ **write;**
step₇₂ **ldMAR, upSPout, DSout;**
step₇₃ **mxMBR, MBRhigh, Bout, ldMBR;**
step₇₄ **write;**
step₇₅ *br* step_{9B};

! POP !

! Instrukcijom POP se skida podatak sa steka. Najpre sadržaj registra MAR sačuvamo u registu A. Posto stek ukazuje na poslednju zauzetu memorijsku lokaciju i raste ka nižim lokacijama prvo upišemo u MAR sadržaj registra SP, a zatim i inkrementiramo SP, potom skidamo sa steka podatak. Podatak se nalazi na memorijskoj lokaciji na koju ukazuje MAR, i njega upisujemo u MBR, a zatim u nižih osam bita registra B. Isto se uradi i za viši bajt podatka. Zatim se vrednost registra A upisuje u registar MAR. Na kraju se ažuriraju biti N, Z, C i V registra PSW. Nakon toga se ide na korak step₉₂ na fazu vraćanja podatka !

```

step76  br (if immed then step9A);
step77  MARout, ldA;
step78  ldMAR, upSPout, DSout, incSP;
step79  read;
step7A  ldMBR, ldMAR, upSPout, DSout, incSP;
step7B  MBRout, ldBhigh;
step7C  read;
step7D  ldMBR, ldMAR, Aout;
step7E  MBRout, ldBlow;
step7F  Bout, ldX;
step80  trans, ldPSWALU;
step81  br step92;

```

! INC !

! INC predstavlja instrukciju inkrementiranja. U koraku step₈₂ se najpre vrši provera uslova immed, pošto ova instrukcija ne dozvoljava neposredno adresiranje. Ukoliko uslov nije ispunjen, vrši se inkrementiranje vrednosti iz registra B i ažuriraju se biti programske statusane reči **PSW**, a zatim se skače bezuslovno na korak step₉₂ na fazu vraćanja podatka !

```

step82  br (if immed then step9A);
step83  Bout, ldX;
step84  inc, ALUout, ldBhigh, ldBlow, ldPSWALU;
step85  br step92;

```

! DEC !

! DEC predstavlja instrukciju dekrementiranja. U koraku step₈₆ se najpre vrši provera uslova immed, pošto ova instrukcija ne dozvoljava neposredno adresiranje. Ukoliko uslov nije ispunjen, vrši se dekrementiranje vrednosti iz registra B i ažuriraju se biti programske statusane reči **PSW**, a zatim se skače bezuslovno na korak step₉₂ na fazu vraćanja podatka !

```

step86  br (if immed then step9A);
step87  Bout, ldX;
step88  dec, ALUout, ldBhigh, ldBlow, ldPSWALU;
step89  br step92;

```

! INTE !

! INTE predstavlja instrukciju postavljanja indikatora I registra PSW. Ovde se samo postavlja bit I, i bezuslovno skače na korak step_{9B} na fazu opsluživanja prekida !

```

step8A  setI;
step8B  br step9B;

```

! INTD !

! INTD predstavlja instrukciju brisanja indikatora I registra PSW. Ovde se samo briše bit I, i bezuslovno skače na korak step_{9B} na fazu opsluživanja prekida !

```

step8C  resetI;
step8D  br step9B;

```

! TRPE !

! TRPE predstavlja instrukciju postavljanja indikatora T registra PSW. Ovde se samo postavlja bit T, i bezuslovno skače na korak step_{9B} na fazu opsluživanja prekida !

```

step8E  setT;
step8F  br step9B;

```

! TRPD !

! TRPD predstavlja instrukciju brisanja indikatora T registra PSW. Ovde se samo briše bit T, i bezuslovno skače na korak step_{9B} na fazu opsluživanja prekida !

```

step90  resetT;
step91  br step9B;

```

! Vraćanje podatka !

! U fazi vraćanja podatka najpre ispitujemo da li je registarsko direktno adresiranje u pitanju. Ukoliko nije, to znači da podatak moramo vratiti u memoriju. S obzirom na to, najpre nižih osam bita registra B upisujemo u registar MBR, zatim to upisujemo na memorijsku lokaciju određenu sadržajem registra MAR, i u istom taktu dekrementiramo sadržaj registra MAR. Isti postupak ponavljamo za viših osam bita registra B, samo sada ne dekrementiramo registar MAR na kraju. Ukoliko jeste registarsko direktno adresiranje onda samo vrednost registra B upisemo na odgovarajuće mesto u registrarskom bloku. Time je faza izvršavanje operacije je završena, podatak nam se već nalazi u registru B, i prelazimo na korak step_{9B} na fazu opsluživanja prekida!

```

step92  br (if regdir then step98);
step93  Bout, ldMBR, mxMBR;
step94  write;
step95  decMAR, Bout, ldMBR, mxMBR, MBRhigh;
step96  write;
step97  br step9B;
step98  Bout, ldREG, fvo;
step99  br step9B;

```

! Opsluživanje prekida !

! U korak step_{9B} se dolazi nakon svake izvršene instrukcije ili ukoliko je došlo do neke greške ili u kodu operacije, ili prilikom adresiranja. U zavisnosti od toga da li je signal **PREKID** neaktivan ili aktivan, ili završava izvršavanje tekuće instrukcije i prelaskom na korak step₀₀ počinje faza čitanje sledeće instrukcije ili se produžava izvršavanje tekuće instrukcije prelaskom na korak step_{9C} produžava faza opsluživanje prekida tekuće instrukcije !

! Opsluživanje prekida se sastoji iz tri grupe koraka u kojima se realizuje čuvanje konteksta procesora, utvrđivanje broja ulaza i utvrđivanje adrese prekidne rutine !

! Čuvanje konteksta procesora !

! Kontekst procesora i to PC_{15...0} i PSW_{7...0} se čuva u koracima step_{9B} do step_{AF}. Na stek se stavlja prvo niži, a zatim i viši bajt registra PC_{15...0}. Stoga se najpre u koraku step_{9C} signalom **decSP** vrši dekrementiranje registra SP_{15...0}, a zatim se vrši upis nižih osam bita registra PC u registar MBR_{7...0}. Potom se sadržaj registra SP prebacuje u registar MAR, i na kraju se podatak iz registra MBR upisuje na memorijsku lokaciju određenu sadržajem registra MAR, odnosno na stek. Na isti način se na stek stavlja i viši bajt registra PC, kao i registar PSW !

! Utvrđivanje broja ulaza i utvrđivanje adrese prekidne rutine !

! Počev od koraka step_{A5} utvrđuje se broj ulaza u tabelu prekidnih rutina i adresa prekidne rutine. Najpre se sadržaj registra BR prebacuje u registar X. Sadržaj registra X se šiftuje u levo za jedno mesto, a potom se u registar MAR upisuje vrednost dobijena sabiranjem registra IVTP i registra X. U koracima koji slede se čitaju viši i niži bajt registra PC, sa memorijske lokacije određene sadržajem registra MAR. Time je završena operacija opsluživanje prekida, i bezuslovno se prelazi na sledeću instrukciju!

```

step9A  setADR;
step9B  br (if PREKID then step00);
step9C  decSP, PCout, mxMBR, ldMBR, ldBR, intack;

```

```

step9D  upSPout, DSout, ldMAR, decSP;
step9E  write;
step9F  upSPout, DSout, ldMAR, decSP;
stepA0  PCout, mxMBR, ldMBR, MBRhigh;
stepA1  write;
stepA2  upSPout, DSout, ldMAR;
stepA3  PSWout, mxMBR, ldMBR;
stepA4  write;
stepA5  BRout, ldX
stepA6  shl, ALUout, DSout, ldX;
stepA7  IVTPout, ldY;
stepA8  add, ALUout, ldMAR, DSout ;
stepA9  read;
stepAA  ldMBR;
stepAB  MBRout, ldPChigh, incMAR;
stepAC  read;
stepAD  ldMBR;
stepAE  MBRout, ldPClow;
stepAF  br step00;

```

Operacioni korak i prvi sledeći upravljački korak u nekim situacijama mogu da se spoje u isti korak. Time se ukupan broj koraka neophodnih za izvršavanje instrukcije smanjuje, čime se povećava brzina izvršavanja instrukcija.

Ako je upravljački korak bezuslovni skok, tada se dati upravljački korak i prethodni korak koji je operacioni korak mogu spojiti ukoliko se na dati upravljački korak prelazi samo iz prethodnog koraka koji je operacioni korak a ne i iz još nekog koraka koji je upravljački korak.

Ako je upravljački korak uslovni skok, tada se dati upravljački korak i prethodni korak koji je operacioni korak mogu spojiti ukoliko signal logičkog uslova koji se konsultuje pri uslovnom skoku ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u operacionom koraku i ukoliko se na dati upravljački korak prelazi samo iz prethodnog koraka koji je operacioni korak a ne i iz još nekog koraka koji je upravljački korak. U suprotnom slučaju koraci se ne mogu spojiti. Na primer, u koraku step₀₃ se signalom **ldIR1** prva reč instrukcije, koja sadrži polje koda operacije, upisuje u registar IR i na osnovu nje se formira vrednost signala logičkog uslova **I1**, dok se u koraku step₀₄ vrši provera signala **I1** i u zavisnosti od njegove vrednosti prelazi ili na korak step_{0E} ili na korak step₀₅. Zbog toga koraci step₀₃ i step₀₄ ne mogu da se spoje. Takođe, u koraku step₀₈ se signalom **ldIR2** druga reč instrukcije upisuje u registar IR a na osnovu nje IR1 se formira vrednost signala logičkog uslova **I3**, dok se u koraku step₀₉ vrši provera signala **I3** i u zavisnosti od njegove vrednosti prelazi ili na korak step₁₀ ili na korak step_{3B}. Zbog toga koraci step₀₈ i step₀₉ mogu da se spoje.

Ako je upravljački korak višestruki uslovni skok, tada se dati upravljački korak i prethodni korak koji je operacioni korak mogu spojiti ukoliko ni jedan od signala logičkih uslova koji se konsultuju pri višestrukome uslovnom skoku ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u operacionom koraku i ukoliko se na dati upravljački korak prelazi samo iz prethodnog koraka koji je operacioni korak a ne i iz još nekog koraka koji je upravljački korak. U suprotnom slučaju koraci se ne mogu spojiti. Primera kada to može da se učini nema u sekvenci u tabeli 1. Primeri kada to ne može da se učini su koraci step₁₈ **MBRout, ldIR4** i step₁₉ *br (case (regdir, regind, regindpom, memdir, memind, rel, immed) then ...)*, kao i koraci step_{3A} **MBRout, ldBlow** i step_{3B} *br (case (MOVS, MOVD, ADD, AND, ASR, BNZ, JSR, JMP, JMPIND, RTI, RTS, INT, PUSH, POP, INC, DEC, INTE, INTD, TRPE, TRPD) then ...)*. Koraci step₁₈ **MBRout, ldIR4** i step₁₉ *br*

(*case (regdir, regind, regindpom, memdir, memind, rel , immed) then ...*) se ne mogu spojiti iako su signali logičkih uslova **regdir**, **regind**, ..., **immed**, koji se konsultuju u koraku step₁₃, formirani dosta ranije kada je, signalom **ldIR2**, druga reč instrukcije, koja sadrži polje način adresirana, upisana u registar IR i ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u koraku step₁₈, jer se na korak step₁₉ prelazi ne samo iz koraka step₁₈ već i iz drugih koraka. Takođe se koraci step_{3A} **MBRout**, **ldBlow** i step_{3B} *br* (*case (MOVS, MOVD, ADD, AND, ASR, BNZ, JSR, JMP, JMPIND, RTI, RTS, INT, PUSH, POP, INC, DEC, INTE, INTD, TRPE, TRPD) then ...*) se ne mogu spojiti iako su signali logičkih uslova **MOVS**, **MOVD**, ..., **TRPD**, koji se konsultuju u koraku step_{3B}, formirani dosta ranije kada je, signalom **ldIR1**, prva reč instrukcije, koja sadrži polje koda operacije, upisana u registar IR i ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u koraku step_{3A}, jer se na korak step_{3B} prelazi ne samo iz koraka step_{3A} već i iz drugih koraka.

Operacioni korak i prvi sledeći upravljački korak ne bi mogli da se spoje u isti korak i u situacijama kada operacioni korak traje više od jedne periode signala takta. Takve situacije bi npr. mogle da se jave u koracima step₀₁ **read** i step₅₈ **write** itd. ukoliko bi upis u neku memorijsku lokaciju, iniciran generisanjem signala **read** ili **write**, trajao više od jedne periode signala takta. Zbog toga se ovi koraci ne mogu spajati.

Kada se, saglasno prethodnim razmatranjima, izvrši spajanje operacionih i upravljačkih koraka iz tabele 1, dobija se sekvenca upravljačkih signala po koracima data u tabeli 2. U sekvenci se koriste iskazi za signale, iskazi za skokove i kombinacija iskaza za signale i nekog od iskaza za skokove. Iskazi za signale i skokove su istog oblika u sekvenci sa spajanjem koraka kao i u sekvenci bez spajanja koraka. Koraci u tabeli 2 u kojima se pojavljuju i iskazi za signale i iskazi za skokove odgovaraju situacijama kada je bilo moguće spajanje operacionih koraka i upravljačkih koraka iz tabele 1, dok koraci u kojima se pojavljuju samo iskazi za signale ili iskazi za skokove odgovaraju situacijama kada to nije bilo moguće.

Tabela 2 Sekvenca upravljačkih signala po koracima sa spajanjem operacionih i upravljačkih koraka

! Čitanje instrukcije !

step ₀₀	resetF, PCout, ldMAR;
step ₀₁	read;
step ₀₂	ldMBR, incPC;
step ₀₃	MBRout, ldIR1, PCout, ldMAR;
step ₀₄	<i>br (if I1 then step_{0C});</i>
step ₀₅	<i>br (if compl2 then step₃₁);</i>
step ₀₆	read;
step ₀₇	ldMBR, incPC;
step ₀₈	MBRout, ldIR2, PCout, ldMAR, br (if I3 then step₃₁);
step ₀₉	read;
step _{0A}	ldMBR, incPC;
step _{0B}	MBRout, ldIR3, br step₃₁;
step _{0C}	read;
step _{0D}	ldMBR, incPC;
step _{0E}	MBRout, ldIR2, PCout, ldMAR;
step _{0F}	<i>br (if compl4 then step₁₆);</i>
step ₁₀	read;
step ₁₁	ldMBR, incPC;
step ₁₂	MBRout, ldIR3, PCout, ldMAR, br (if I5 then step₁₆);
step ₁₃	read;

step₁₄ **ldMBR, incPC;**
 step₁₅ **MBRout, ldIR4;**

! Formiranje adrese i čitanje operanda !

step₁₆ *br (case (regdir, regind, regindpom, memdir, memind, rel, immed) then
 (regdir, step₁₈), (regind, step₁₉), (regindpom, step_{1A}), (memdir, step_{1D}),
 (memind, step_{1E}), (rel, step₂₆), (immed, step₂₉));*

step₁₇ *br step_{7D};*

! Direktno registarsko !

step₁₈ **REGout, ldBlow, ldBhigh, fdo, br step₃₁;**

! Indirektno registarsko !

step₁₉ **REGout, DSout, ldMAR, fdo, br step_{2A};**

! Indirektno registarsko sa pomerajem !

step_{1A} **REGout, ldX, DSout, fdo;**

step_{1B} **IR3out, ldY;**

step_{1C} **add, ldMAR, DSout, ALUout, br step_{2A};**

! Direktno memorijsko !

step_{1D} **IR_DAout, ldMAR, br step_{2A};**

! Indirektno memorijsko !

step_{1E} **IR_DAout, ldMAR;**

step_{1F} **read;**

step₂₀ **ldMBR, incMAR;**

step₂₁ **ldBhigh, MBRout;**

step₂₂ **read;**

step₂₃ **ldMBR;**

step₂₄ **ldBlow, MBRout;**

step₂₅ **Bout, ldMAR, br step_{2A};**

! Relativno !

step₂₆ **ldX, PCout;**

step₂₇ **IR3out, ldY;**

step₂₈ **add, ALUout, DSout, ldMAR, br step_{2A};**

! Neposredno !

step₂₉ **IR_DAout, SDout, ldBhigh, ldBlow, br step₃₁;**

! Čitanje operanda za memorijska adresiranja !

step_{2A} *br (if MOVD or POP then step₃₁);*

step_{2B} **read;**

step_{2C} **ldMBR, incMAR;**

step_{2D} **MBRout, ldBhigh;**

step_{2E} **read;**

step_{2F} **ldMBR;**

step₃₀ **MBRout, ldBlow;**

! Izvršavanje operacije !

step₃₁ *br (case (MOVS, MOVD, ADD, AND, ASR, BNZ, JSR, JMP, JMPIND, RTI,
 RTS, INT, PUSH, POP, INC, DEC, INTE, INTD, TRPE, TRPD) then
 (MOVS, step₃₃), (MOVD, step₃₅), (ADD, step₃₈), (AND, step_{3B}), (ASR, step_{3E}),
 (BNZ, step₄₁), (JSR, step₄₅), (JMP, step_{4B}), (JMPIND, step_{4C}), (RTI, step_{4E}),
 (RTS, step₅₂), (INT, step₅₉), (PUSH, step_{5A}), (POP, step₆₁), (INC, step_{6C}),
 (DEC, step_{6F}), (INTE, step₇₂), (INTD, step₇₃), (TRPE, step₇₄), (TRPD, step₇₅));*

! Kod operacije !

step₃₂ **setCOD, br step_{7E};**

```

! MOVS !
    step33  Bout, daREG, ldREG, ldX;
    step34  trans, ldPSWALU, br step7E;
! MOVD !
    step35  br (if immed then step7D);
    step36  REGout, daREG, ldBlow, ldBhigh, DSout, ldX;
    step37  trans, ldPSWALU, br step76;
! ADD !
    step38  REGout, daREG, DSout, ldX;
    step39  Bout, ldY;
    step3A  add, ALUout, ldREG, daREG, ldPSWALU, br step7E;
! AND !
    step3B  REGout, daREG, DSout, ldX;
    step3C  Bout, ldY;
    step3D  and, ALUout, ldREG, daREG, ldPSWALU, br step7E;
! ASR !
    step3E  br (if immed then step7D);
    step3F  Bout, ldX;
    step40  asr, ALUout, ldBhigh, ldBlow, ldPSWALU, br step76;
! BNZ !
    step41  br (if Z then step7E);
    step42  ldX, PCout;
    step43  ldY, IR2out;
    step44  add, ALUout, ldPChigh, ldPClow, br step7E;
! JSR !
    step45  decSP, mxMBR, ldMBR, PCout;
    step46  upSPout, decSP, DSout, ldMAR;
    step47  write;
    step48  upSPout, DSout, ldMAR;
    step49  MBRhigh, mxMBR, ldMBR, PCout;
    step4A  write;
! JMP !
    step4B  IR_JAout, SDout, ldPChigh, ldPClow, br step7E;
! JMPIND !
    step4C  br (if immed or regind then step7D);
    step4D  Bout, SDout, ldPChigh, ldPClow, br step7E;
! RTI !
    step4E  upSPout, DSout, ldMAR, incSP;
    step4F  read;
    step50  ldMBR;
    step51  MBRout, ldPSW;
! RTS !
    step52  upSPout, DSout, ldMAR, incSP;
    step53  read;
    step54  ldMBR, upSPout, DSout, ldMAR incSP;
    step55  MBRout, ldPChigh;
    step56  read;
    step57  ldMBR;
    step58  MBRout, ldPClow, br step7E;
! INT !
    step59  setINT, br step7E;
! PUSH !
    step5A  mxMBR, ldMBR, decSP, Bout;
    step5B  ldMAR, upSPout, DSout, decSP;
    step5C  write;

```

step_{5D} **ldMAR, upSPout, DSout;**
 step_{5E} **mxMBR, MBRhigh, Bout, ldMBR;**
 step_{5F} **write;**
 step₆₀ *br* step_{7E};
 ! POP !
 step₆₁ *br (if immed then step_{7D});*
 step₆₂ **MARout, ldA;**
 step₆₃ **ldMAR, upSPout, DSout, incSP;**
 step₆₄ **read;**
 step₆₅ **ldMBR, ldMAR, upSPout, DSout, incSP;**
 step₆₆ **MBRout, ldBhigh;**
 step₆₇ **read;**
 step₆₈ **ldMBR, ldMAR, Aout;**
 step₆₉ **MBRout, ldBlow;**
 step_{6A} **Bout, ldX;**
 step_{6B} **trans, ldPSWALU, br** step₇₆;
 ! INC !
 step_{6C} *br (if immed then step_{7D});*
 step_{6D} **Bout, ldX;**
 step_{6E} **inc, ALUout, ldBhigh, ldBlow, ldPSWALU, br** step₇₆;
 ! DEC !
 step_{6F} *br (if immed then step_{7D});*
 step₇₀ **Bout, ldX;**
 step₇₁ **dec, ALUout, ldBhigh, ldBlow, ldPSWALU, br** step₇₆;
 ! INTE !
 step₇₂ **setI, br** step_{7E};
 ! INTD !
 step₇₃ **resetI, br** step_{7E};
 ! TRPE !
 step₇₄ **setT, br** step_{7E};
 ! TRPD !
 step₇₅ **resetT, br** step_{7E};

 ! Vraćanje podatka !
 step₇₆ *br (if regdir then step_{7C});*
 step₇₇ **Bout, ldMBR, mxMBR;**
 step₇₈ **write;**
 step₇₉ **decMAR Bout, ldMBR, mxMBR, MBRhigh;**
 step_{7A} **write;**
 step_{7B} *br* step_{7E};
 step_{7C} **Bout, ldREG, fvo, br** step_{7E};

 ! Opслужivanje prekida !
 step_{7D} **setADR;**
 step_{7E} *br (if $\overline{\text{PREKID}}$ then step₀₀);*
 step_{7F} **decSP, PCout, mxMBR, ldMBR, ldBR, intack;**
 step₈₀ **upSPout, DSout, ldMAR, decSP;**
 step₈₁ **write;**
 step₈₂ **upSPout, DSout, ldMAR, decSP;**
 step₈₃ **PCout, mxMBR, ldMBR, MBRhigh;**
 step₈₄ **write;**
 step₈₅ **upSPout, DSout, ldMAR;**
 step₈₆ **PSWout, mxMBR, ldMBR;**
 step₈₇ **write;**

```

step88  BRout, ldX
step89  shl, ALUout, DSout, ldX;
step8A  IVTPout, ldY;
step8B  add, ALUout, ldMAR, DSout ;
step8C  read;
step8D  ldMBR;
step8E  MBRout, ldPChigh, incMAR;
step8F  read;
step90  ldMBR;
step91  MBRout, ldPClow, br step00;

```

Kao rezultat spajanja koraka tabela 2 ima manji broj koraka od tabele 1. Iz istih razloga su u većini iskaza za skokove promenjene i vrednosti koraka na koje se skače.

4 UPRAVLJAČKA JEDINICA

Upravljačke jedinice se u opštem slučaju realizuju kao sekvencijalna mreža sa onoliko stanja koliko ima koraka u sekvenci upravljačkih signala po koracima. Svakom koraku se dodeljuje posebno stanje. Stanja dodeljena operacionim koracima se koriste za generisanje upravljačkih signala operacione jedinice, a stanja dodeljena upravljačkim koracima se koriste za realizaciju skokova. U zavisnosti od toga kako se stanja sekvencijalne mreže koriste za generisanje upravljačkih signala operacione jedinice i realizaciju skokova u sekvenci upravljačkih signala po koracima, razlikuju se dve osnovne tehnike realizacije upravljačke jedinice i to ožičena realizacija upravljačke jedinice i mikroprogramska realizacija upravljačke jedinice.

U ovom odeljku se razmatraju tehnike ožičene i mikroprogramske realizacije upravljačke jedinice i to za slučaj operacione jedinice sa direktnim vezama. Korišćenje ovih tehnika za operacione jedinice sa jednom, dve i tri magistrale je isto kao i za slučaj operacione jedinice sa direktnim vezama.

4.1 OŽIČENA REALIZACIJA

Upravljačka jedinica se sastoji iz brojača koraka, dekodera stanja, kombinacione mreže za generisanje upravljačkih signala i kombinacione mreže za generisanje nove vrednosti brojača koraka. Posebno stanje brojača koraka se dodeljuje svakom od koraka u sekvenci upravljačkih signala po koracima. Na osnovu vrednosti brojača koraka na izlazima dekodera koraka se dobija aktivna vrednost jednog signala koraka. Kombinaciona mreža za generisanje upravljačkih signala na osnovu signala koraka generiše dve grupe signala i to upravljačke signale operacione jedinice i upravljačke signale upravljačke jedinice. Upravljački signali operacione jedinice obezbeđuju izvršavanje odgovarajućih mikrooperacija u operacionoj jedinici. Upravljački signali upravljačke jedinice obezbeđuju da se sadržaj brojača koraka ili inkrementira ili da se preko kombinacione mreže za generisanje nove vrednosti brojača koraka generiše nova vrednost i upiše u brojač koraka i time realizuje skok u sekvenci upravljačkih signala po koracima. Upravljački signali se generišu kao unija signala dekodovanih stanja brojača koraka dodeljenih koracima u kojima se odgovarajući upravljački signali operacione jedinice pojavljuju i koracima u kojima upravljački signali upravljačke jedinice treba da realizuju bezuslovne, uslovne i višestruke uslovne skokove.

U ovom odeljku se razmatraju dve tehnike upravljačke jedinice ožičene realizacije i to upravljačka jedinica bez spajanja koraka i upravljačka jedinica sa spajanjem koraka.

4.1.1 Upravljačka jedinica bez spajanja koraka

Upravljački signali operacione jedinice se mogu generisati na osnovu sekvence upravljačkih signala po koracima (tabela 1). Za svaki upravljački signal operacione jedinice treba krenuti kroz sekvencu upravljačkih signala po koracima i tražiti korake sa iskazima za signale u kojima se pojavljuje dati signal. Za svaki takav korak treba uzeti signal dekodovanog stanja brojača koraka i formirati njihovu uniju.

Upravljački signali upravljačke jedinice se ne mogu generisati na osnovu sekvence upravljačkih signala po koracima (tabela 1), jer se u njoj ne pojavljuju upravljački signali upravljačke jedinice, već samo iskazi za skokove. Zbog toga je potrebno na osnovu sekvence upravljačkih signala po koracima formirati sekvencu upravljačkih signala za upravljačku jedinicu ožičene realizacije. U njoj treba da se pored upravljačkih signala operacione jedinice

pojave i upravljački signali upravljačke jedinice neophodni za realizaciju bezuslovnih, uslovnih i višestrukih uslovnih skokova specificiranih iskazima za skokove. Prilikom njenog formiranja primenjuje se različiti postupak za upravljačke signale operacione jedinice i za upravljačke signale upravljačke jedinice.

Za upravljačke signale operacione jedinice treba staviti iskaze za signale onako kako se javljaju u sekvenci upravljačkih signala po koracima.

Za upravljačke signale upravljačke jedinice treba u sekvenci upravljačkih signala po koracima tražiti iskaze: *br* step_A, *br (if uslov then step_A)* i *br (case (uslov₁, ..., uslov_n) then (uslov₁, step_{A1}), ..., (uslov_n, step_{AN}))*.

Umesto iskaza *br* step_A treba staviti signal bezuslovnog skoka koji određuje da se bezuslovno prelazi na korak step_A i signal **val_A** koji određuje da treba formirati binarnu vrednost A za upis u brojač koraka. Simbolička oznaka signala bezuslovnog skoka je **bruncnd**. Koraci step_A, simboličke oznake signala **val_A** i vrednosti A za sve korake ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima, dati su u tabeli 9.

Tabela 9 Koraci step_A, signali **val_A** i vrednosti A za bezuslovne skokove

step _A	val _A	A
step ₀₀	val ₀₀	00
step ₃₄	val ₃₄	34
step _{3B}	val _{3B}	3B
step ₉₂	val ₉₂	92
step _{9A}	val _{9A}	9A
step _{9B}	val _{9B}	9B

Umesto iskaza *br (if uslov then step_A)* treba staviti signal uslovnog skoka koji određuje signal **uslov** koji treba da bude aktivan da bi se realizovao prelaz na korak step_A i signal **val_A** koji određuje da treba formirati binarnu vrednost A za upis u brojač koraka u slučaju da je signal **uslov** aktivan. Simboličke oznake signala uslovnih skokova i signala uslova za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima, dati su u tabeli 1. Koraci step_A, simboličke oznake signala **val_A** i vrednosti A za sve korake ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabeli 2.

Tabela 1 Signali uslovnih skokova i signali uslova

signal uslovnog skoka	signal uslova
brl1	l1
brl2	compl2
brl3	l3
brl4	compl4
brl5	l5
brMOVD_POP	MOVD or POP
brimmed	immed
brregdir	regdir
brimm_regdir	immed or regdir
brZ	Z
brnotPREKID	PREKID

Tabela 2 Koraci step_A, signali **val_A** i vrednosti A za uslovne skokove

step _A	val _A	A
step ₀₀	val ₀₀	00
step _{0E}	val _{0E}	0E
step ₁₉	val ₁₉	19

step _{3B}	val _{3B}	3B
step _{9A}	val _{9A}	9A
step _{9B}	val _{9B}	9B
step ₉₈	val ₉₈	98

Umesto iskaza *br* (*case* (**uslov**₁, ..., **uslov**_n) *then* (**uslov**₁, step_{A1}), ..., (**uslov**_n, step_{An})) treba staviti signal višestrukog uslovnog skoka koji određuje signale **uslov**₁, **uslov**₂, ..., **uslov**_n od kojih jedan treba da bude aktivan da bi se realizovao prelazak na jedan od koraka step_{A1}, step_{A2}, ..., step_{An}. Simboličke oznake signala višestrukog uslovnog skoka za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima, date su u tabeli 3. Vrednosti koje treba upisati u brojač koraka i signali uslova koji određuju koju od tih vrednosti treba upisati u brojač koraka za dva iskaza ovog tipa koji se javljaju u koracima step_{0F} i step₃₁, dati su u tabelama 4 i 5.

Tabela 3 Signali višestrukih uslovnih skokova

Korak	signal višestrukog uslovnog skoka
step ₁₉	bradr
step _{3B}	bropr

Tabela 4 Signali uslova i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step_{0F}

signal uslova	vrednost
regdir	1B
indreg	1D
indregpom	1F
dirmem	23
indmem	25
rel	2E
immed	32

Tabela 5 Signali uslova i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step₃₁

signal uslova	vrednost	signal uslova	vrednost
MOVS	3E	RTS	65
MOVD	41	INT	6D
ADD	45	PUSH	6F
AND	49	POP	76
ASR	4D	INC	82
BNZ	51	DEC	86
JSR	56	INTE	8A
JMP	5C	INTD	8C
JMPIND	5E	TRPE	8E
RTI	61	TRPD	90

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela 1), formirana sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 6). Ona ima sledeću formu: na levoj strani nalaze se dekodovani signali stanja brojača koraka, u sredini je niz upravljačkih signala operacione i upravljačke jedinice koji su aktivni pri datoj vrednosti brojača koraka, dok komentar, u koracima gde se to radi lakšeg razumevanja smatralo korisnim, uvek počinje usklikom (!) i proteže se do sledećeg uskliknika (!).

Iz izloženog se vidi da su upravljački signali za upravljačku jedinicu ožičene realizacije signal bezuslovnog skoka **bruncnd**, signali uslovnih skokova (tabela 1) i višestrukih uslovnih

skokova (tabela 3) i signali **val_A** za безусловne (tabela 9) i uslovne (tabela 2) skokove. Oni se formiraju na osnovu dobijene sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije na identičan način kao i upravljački signali operacione jedinice.

Tabela 6 Sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije bez spajanja koraka

! Čitanje instrukcije !

T ₀₀	resetF, PCout, ldMAR;
T ₀₁	read;
T ₀₂	ldMBR, incPC;
T ₀₃	MBRout, ldIR1, PCout, ldMAR;
T ₀₄	brl1, val_{0E};
T ₀₅	brl2, val_{3B};
T ₀₆	read;
T ₀₇	ldMBR, incPC;
T ₀₈	MBRout, ldIR2, PCout, ldMAR;
T ₀₉	brl3, val_{3B};
T _{0A}	read;
T _{0B}	ldMBR, incPC;
T _{0C}	MBRout, ldIR3;
T _{0D}	bruncnd, val_{3B};
T _{0E}	read;
T _{0F}	ldMBR, incPC;
T ₁₀	MBRout, ldIR2, PCout, ldMAR;
T ₁₁	brl4, val₁₉;
T ₁₂	read;
T ₁₃	ldMBR, incPC;
T ₁₄	MBRout, ldIR3, PCout, ldMAR;
T ₁₅	brl5, val₁₉;
T ₁₆	read;
T ₁₇	ldMBR, incPC;
T ₁₈	MBRout, ldIR4;

! Formiranje adrese i čitanje operanda !

T ₁₉	bradr;
T _{1A}	bruncnd, val_{9A};

! Direktno registarsko !

T _{1B}	REGout, ldBlow, ldBhigh, fdo;
T _{1C}	bruncnd, val_{3B};

! Indirektno registarsko !

T _{1D}	REGout, DSout, ldMAR, fdo;
T _{1E}	bruncnd, val₃₄;

! Indirektno registarsko sa pomerajem !

T _{1F}	REGout, ldX, DSout, fdo;
T ₂₀	IR3out, ldY;
T ₂₁	add, ldMAR, DSout, ALUout;
T ₂₂	bruncnd, val₃₄;

! Direktno memorijsko !

T ₂₃	IR_DAout, ldMAR;
T ₂₄	bruncnd, val₃₄;

! Indirektno memorijsko !

T ₂₅	IR_DAout, ldMAR;
-----------------	-------------------------

T ₂₆	read;
T ₂₇	ldMBR, incMAR;
T ₂₈	ldBhigh, MBRout;
T ₂₉	read;
T _{2A}	ldMBR;
T _{2B}	ldBlow, MBRout;
T _{2C}	Bout, ldMAR;
T _{2D}	bruncnd, val₃₄;
! Relativno !	
T _{2E}	ldX, PCout;
T _{2F}	IR3out, ldY;
T ₃₀	add, ALUout, DSout, ldMAR;
T ₃₁	bruncnd, val₃₄;
! Neposredno !	
T ₃₂	IR_DAout, SDout, ldBhigh, ldBlow;
T ₃₃	bruncnd, val_{3B};
 ! Čitanje operanda za memorijska adresiranja !	
T ₃₄	brMOVD_POP, val_{3B};
T ₃₅	read;
T ₃₆	ldMBR, incMAR;
T ₃₇	MBRout, ldBhigh;
T ₃₈	read;
T ₃₉	ldMBR;
T _{3A}	MBRout, ldBlow;
 ! Izvršavanje operacije !	
T _{3B}	bropr;
 ! Kod operacije !	
T _{3C}	setCOD;
T _{3D}	bruncnd, val_{9B};
! MOVS !	
T _{3E}	Bout, daREG, ldREG, ldX;
T _{3F}	trans, ldPSWALU;
T ₄₀	bruncnd, val_{9B};
! MOVD !	
T ₄₁	brimmed, val_{9A};
T ₄₂	REGout, daREG, ldBlow, ldBhigh, DSout, ldX;
T ₄₃	trans, ldPSWALU;
T ₄₄	bruncnd, val₉₂;
! ADD !	
T ₄₅	REGout, daREG, DSout, ldX;
T ₄₆	Bout, ldY;
T ₄₇	add, ALUout, ldREG, daREG, ldPSWALU, DSout;
T ₄₈	bruncnd, val_{9B};
! AND !	
T ₄₉	REGout, daREG, DSout, ldX;
T _{4A}	Bout, ldY;
T _{4B}	and, ALUout, ldREG, daREG, ldPSWALU, DSout;
T _{4C}	bruncnd, val_{9B};
! ASR !	
T _{4D}	brimmed, val_{9A};
T _{4E}	Bout, ldX;


	T _{4F}	asr, ALUout, ldBhigh, ldBlow, ldPSWALU;
	T ₅₀	bruncnd, val₉₂;
! BNZ !		
	T ₅₁	brZ, val_{9B};
	T ₅₂	ldX, PCout;
	T ₅₃	ldY, IR2out;
	T ₅₄	add, ALUout, ldPChigh, ldPClow;
	T ₅₅	bruncnd, val_{9B};
! JSR !		
	T ₅₆	decSP, mxMBR, ldMBR, PCout;
	T ₅₇	upSPout, decSP, DSout, ldMAR;
	T ₅₈	write;
	T ₅₉	upSPout, DSout, ldMAR;
	T _{5A}	MBRhigh, mxMBR, ldMBR, PCout;
	T _{5B}	write;
! JMP !		
	T _{5C}	IR_JAout, SDout, ldPChigh, ldPClow;
	T _{5D}	bruncnd, val_{9B};
! JMPIND !		
	T _{5E}	brimm_regind, val_{9A};
	T _{5F}	Bout, SDout, ldPChigh, ldPClow;
	T ₆₀	bruncnd, val_{9B};
! RTI !		
	T ₆₁	upSPout, DSout, ldMAR, incSP;
	T ₆₂	read;
	T ₆₃	ldMBR;
	T ₆₄	MBRout, ldPSW;
! RTS !		
	T ₆₅	upSPout, DSout, ldMAR, incSP;
	T ₆₆	read;
	T ₆₇	ldMBR, upSPout, DSout, ldMAR incSP;
	T ₆₈	MBRout, ldPChigh;
	T ₆₉	read;
	T _{6A}	ldMBR;
	T _{6B}	MBRout, ldPClow;
	T _{6C}	bruncnd, val_{9B};
! INT !		
	T _{6D}	setINT;
	T _{6E}	bruncnd, val_{9B};
! PUSH !		
	T _{6F}	mxMBR, ldMBR, decSP, Bout;
	T ₇₀	ldMAR, upSPout, DSout, decSP;
	T ₇₁	write;
	T ₇₂	ldMAR, upSPout, DSout;
	T ₇₃	mxMBR, MBRhigh, Bout, ldMBR;
	T ₇₄	write;
	T ₇₅	bruncnd, val_{9B};
! POP !		
	T ₇₆	brimmed, val_{9A};
	T ₇₇	MARout, ldA;
	T ₇₈	ldMAR, upSPout, DSout, incSP;
	T ₇₉	read;
	T _{7A}	ldMBR, ldMAR, upSPout, DSout, incSP;
	T _{7B}	MBRout, ldBhigh;
	T _{7C}	read;

T _{7D}	ldMBR, ldMAR, Aout;
T _{7E}	MBRout, ldBlow;
T _{7F}	Bout, ldX;
T ₈₀	trans, ldPSWALU;
T ₈₁	bruncnd, val₉₂;
! INC !	
T ₈₂	brimmed, val_{9A};
T ₈₃	Bout, ldX;
T ₈₄	inc, ALUout, ldBhigh, ldBlow, ldPSWALU;
T ₈₅	bruncnd, val₉₂;
! DEC !	
T ₈₆	brimmed, val_{9A};
T ₈₇	Bout, ldX;
T ₈₈	dec, ALUout, ldBhigh, ldBlow, ldPSWALU;
T ₈₉	bruncnd, val₉₂;
! INTE !	
T _{8A}	setI;
T _{8B}	bruncnd, val_{9B};
! INTD !	
T _{8C}	resetI;
T _{8D}	bruncnd, val_{9B};
! TRPE !	
T _{8E}	setT;
T _{8F}	bruncnd, val_{9B};
! TRPD !	
T ₉₀	resetT;
T ₉₁	bruncnd, val_{9B};
! Vraćanje podatka !	
T ₉₂	brregdir, val₉₈;
T ₉₃	Bout, ldMBR, mxMBR;
T ₉₄	write;
T ₉₅	decMAR, Bout, ldMBR, mxMBR, MBRhigh;
T ₉₆	write;
T ₉₇	bruncnd, val_{9B};
T ₉₈	Bout, ldREG, fvo;
T ₉₉	bruncnd, val_{9B};
! Opsluživanje prekida !	
T _{9A}	setADR;
T _{9B}	brnotPrekid, val₀₀;
T _{9C}	decSP, PCout, mxMBR, ldMBR, ldBR, intack;
T _{9D}	upSPout, DSout, ldMAR, decSP;
T _{9E}	write;
T _{9F}	upSPout, DSout, ldMAR, decSP;
T _{A0}	PCout, mxMBR, ldMBR, MBRhigh;
T _{A1}	write;
T _{A2}	upSPout, DSout, ldMAR;
T _{A3}	PSWout, mxMBR, ldMBR;
T _{A4}	write;
T _{A5}	BRout, ldX
T _{A6}	shl, ALUout, DSout, ldX;
T _{A7}	IVTPout, ldY;

T _{A8}	add, ALUout, ldMAR, DSout ;
T _{A9}	read;
T _{AA}	ldMBR;
T _{AB}	MBRout, ldPChigh, incMAR;
T _{AC}	read;
T _{AD}	ldMBR;
T _{AE}	MBRout, ldPClow;
T _{AF}	bruncnd, val₀₀;

Struktura upravljačke jedinice ožičene realizacije je prikazana na slici 2. Upravljačka jedinica se sastoji iz sledećih blokova: blok *generisanje nove vrednosti brojača koraka*, blok *brojač koraka*, blok *dekoder koraka* i blok *generisanje upravljačkih signala*.

Blok *generisanje nove vrednosti brojača koraka* se sastoji od kombinacionih mreža KMOPR, KMADR i KMBR sa multiplekserom MP i služi za generisanje i selekciju vrednosti koju treba upisati u brojač koraka. Potreba za ovim se javlja kada treba odstupiti od sekvencijalnog izvršavanja mikrooperacija. Vrednosti koje treba upisati u brojač koraka generišu se na tri načina i to pomoću: kombinacione mreže KMOPR koja formira signale **opr_{7...0}**, kombinacione mreže KMADR koja formira signale **adr_{7...0}** i kombinacione mreže KMBR koja formira signale **br_{7...0}**. Selekcija jedne od tri grupe signala koji daju novu vrednost brojača koraka obezbeđuje se signalima **bropr** i **bradr** i to: signali **opr_{7...0}** ako je aktivan signal **bropr**, signali **adr_{7...0}** ako je aktivan signal **bradr** i signali **br_{7...0}** ako su neaktivni signali **bropr** i **bradr**.



Slika 2 Struktura upravljačke jedinice

Kombinacionom mrežom KMOPR generišu se vrednosti (tabela 5) za realizaciju višestrukog uslovnog skoka u koraku step_{3B} sekvence upravljačkih signala po koracima. U zavisnosti od toga koji od signala **MOVS**, **MOVD**, ..., **TRPD** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 5 da se pojavi tada na linijama **opr_{7...0}**. S obzirom da stanje brojača koraka T_{3B} daje aktivnu vrednost signala višestrukog uslovnog skoka **bropr**, vrednost na linijama **opr_{7...0}** prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka $\text{CNT}_{7...0}$.

Kombinacionom mrežom KMADR generišu se vrednosti (tabela 4) za realizaciju višestrukog uslovnog skoka u koraku step_{19} sekvence upravljačkih signala po koracima. U zavisnosti od toga koji od signala **regdir**, **indreg**, ..., **immed** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 4 da se pojavi tada na linijama **adr_{7...0}**. S obzirom da stanje brojača

koraka T_{19} daje aktivnu vrednost signala višestrukog uslovnog skoka **bradr**, vrednost na linijama **adr**_{7...0} prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka CNT_{7...0}.

Kombinacionom mrežom KMBR generišu se vrednosti za upis u brojač koraka za bezuslovne skokove (tabela 9) i uslovne skokove (tabela 2) u sekvenci upravljačkih signala po koracima. U zavisnosti od toga koji od signala **val**₀₀, **val**₀₄, ..., **val**₉₈ ima aktivnu vrednost zavisi koja će od vrednosti iz tabela 9 i 2 tada da se pojavi na linijama **br**_{7...0}. Signali višestrukih uslovnih skokova **bradr** i **bropr** su aktivni samo u stanjima T_{19} i T_{3B} brojača koraka, a u svim ostalim neaktivni. S obzirom da nijedan od ova dva signala nije aktivan u stanjima brojača koraka kada treba realizovati bezuslovni ili neki od uslovnih skokova, vrednost na linijama **br**_{7...0} prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka CNT_{7...0}.

Blok *brojač koraka* sadrži brojač CNT_{7...0}. Brojač CNT_{7...0} svojom trenutnom vrednošću obezbeđuje aktivne vrednosti određenih upravljačkih signala. Brojač CNT_{7...0} može da radi u sledećim režimima: režim inkrementiranja i režim skoka.

U režimu inkrementiranja pri pojavi signala takta vrši se uvećavanje sadržaja brojača CNT_{7...0} za jedan čime se obezbeđuje sekvencijalno generisanje upravljačkih signala iz sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 6). Ovaj režim rada se obezbeđuje neaktivnom vrednošću signala **ld**. Signal **ld** je neaktivan ako su svi signali **bropr**, **bradr** i **branch** neaktivni. Signali **bropr**, **bradr** i **branch** su uvek neaktivni sem kada treba obezbediti režim skoka.

U režimu skoka pri pojavi signala takta vrši se upis nove vrednosti u brojač CNT_{7...0} čime se obezbeđuje odstupanje od sekvencijalnog generisanja upravljačkih signala iz sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 6). Ovaj režim rada se obezbeđuje aktivnom vrednošću signala **ld**. Signal **ld** je aktivan ako je jedan od signala **bropr**, **bradr** i **branch** aktivan. Jedan od signala **bropr**, **bradr** i **branch** je aktivan samo u stanjima brojača koraka koja se koriste da daju aktivnu vrednost nekog od signala višestrukog uslovnog skoka, bezuslovnog skoka ili nekog od uslovnih skokova sa ispunjenim uslovom skoka.

Brojač koraka CNT_{7...0} je dimenzionisan prema broju koraka u sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 6). S obzirom da se upravljački signali svih faza izvršavanja instrukcija realizuju u opsegu od koraka T_{00} do koraka T_{AF} usvojena je dužina brojača koraka CNT_{7...0} od 8 bita.

Blok *dekoder koraka* sadrži dekode DC. Na ulaze dekodera DC vode se izlazi brojača CNT_{7...0}. Dekodovana stanja brojača CNT_{7...0} pojavljuju se kao signali **T**₀, **T**₁, ..., **T**_{FF} na izlazima dekodera DC. Svakom koraku iz sekvence upravljačkih signala po koracima (tabela 1) dodeljeno je po jedno stanje brojača CNT_{7...0} određeno vrednošću signala **T**₀ do **T**_{FF} i to koraku step₀ signal **T**₀, koraku step₁ signal **T**₁, itd. (tabela 6).

Blok *generisanje upravljačkih signala* sadrži kombinacione mreže koje pomoću signala **T**₀, **T**₁, ..., **T**_{FF} koji dolaze sa bloka *dekoder koraka*, signala logičkih uslova **I**₁, **I**₂, ..., **PREKID** koji dolaze iz operacione jedinice i saglasno sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 6) generišu dve grupe upravljačkih signala i to: upravljačke signale operacione jedinice i upravljačke signale upravljačke jedinice.

Upravljački signali operacione jedinice se generišu na sledeći način:

- **ldMAR** = **T**₀₀ + **T**₀₃ + **T**₀₈ + **T**₁₀ + **T**₁₄ + **T**_{1D} + **T**₂₁ + **T**₂₃ + **T**₂₅ + **T**_{2C} + **T**₃₀ + **T**₅₇ + **T**₅₉ + **T**₆₁ + **T**₆₅ + **T**₆₇ + **T**₇₀ + **T**₇₂ + **T**₇₈ + **T**_{7A} + **T**_{7D} + **T**_{9D} + **T**_{9F} + **T**_{A2} + **T**_{A8}
- **REGout** = **T**_{1B} + **T**_{1D} + **T**_{1F} + **T**₄₂ + **T**₄₅ + **T**₄₉

- **setI** = T_{8A}

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na sledeći način:

- **bropr** = T_{3B}
- **bradr** = T_{19}
- **branch** = $\text{bruncnd} + \text{brl1} * I1 + \text{brl2} * I2 + \text{brl3} * I3 + \text{brl4} * I4 + \text{brl5} * I5 +$
 $\text{brMOVD_POP} * (\text{MOVD or POP}) + \text{brimmed} * \text{immed} + \text{brregdir} * \text{regdir} +$
 $\text{brimm_regdir} * (\text{immed or regdir}) + \text{brZ} * Z + \text{brnotPREKID} * \overline{\text{PREKID}}$
- **val₀₀** = $T_{9B} + T_{AF}$
- **val_{0E}** = T_{04}
- **val₁₉** = $T_{11} + T_{15}$
- **val_{3B}** = $T_{05} + T_{09} + T_{0D} + T_{1C} + T_{33} + T_{34}$
- **val₉₈** = T_{92}
- **val_{9A}** = $T_{1A} + T_{41} + T_{4D} + T_{5E} + T_{76} + T_{82} + T_{86}$
- **val_{9B}** = $T_{3D} + T_{40} + T_{48} + T_{4C} + T_{51} + T_{55} + T_{5D} + T_{60} + T_{6C} + T_{6E} + T_{75} + T_{8B} + T_{8D} +$
 $T_{8F} + T_{91} + T_{97} + T_{99}$

Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- **bruncnd** = $T_{0D} + T_{1A} + T_{1C} + T_{1E} + T_{22} + T_{24} + T_{2D} + T_{31} + T_{33} + T_{3D} + T_{40} + T_{44} +$
 $T_{48} + T_{4C} + T_{50} + T_{55} + T_{5D} + T_{60} + T_{6C} + T_{6E} + T_{75} + T_{81} + T_{85} + T_{89} + T_{8B} + T_{8D} +$
 $T_{8F} + T_{91} + T_{97} + T_{99} + T_{AF}$
- **brl1** = T_{04}
- **brl2** = T_{05}
- **brl3** = T_{09}
- **brl4** = T_{11}
- **brl5** = T_{15}
- **brMOVD_POP** = T_{34}
- **brimmed** = $T_{41} + T_{4D} + T_{76} + T_{82} + T_{86}$
- **brregdir** = T_{92}
- **brimm_regdir** = T_{5E}
- **brZ** = T_{51}
- **brnotPREKID** = T_{9B}

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **I1, I2, I3, I4, I5, MOVD, POP, immed, regdir, Z** i **PREKID**.

4.1.2 Upravljačka jedinica sa spajanjem koraka

Upravljačka jedinica sa spajanjem koraka se realizuje istim postupkom kao i upravljačka jedinica bez spajanja koraka. Najpre se na osnovu sekvence upravljačkih signala po koracima sa spajanjem koraka (tabela 2) formira sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije sa spajanjem koraka. Prilikom njenog formiranja primenjuje se različiti postupak za upravljačke signale operacione jedinice i za upravljačke signale upravljačke jedinice.

Za upravljačke signale operacione jedinice treba staviti iskaze za signale onako kako se javljaju u sekvenci upravljačkih signala po koracima.

Za upravljačke signale upravljačke jedinice treba u sekvenci upravljačkih signala po koracima tražiti iskaze: *br step_A*, *br (if uslov then step_A)* i *br (case (uslov₁, ..., uslov_n) then (uslov₁, step_{A1}), ..., (uslov_n, step_{An}))*.

Umesto iskaza *br step_A* treba staviti signal bezuslovnog skoka i signal **val_A**. Simbolička oznaka signala bezuslovnog skoka je **bruncnd**. Koraci step_A na koje treba bezuslovno preći, simboličke oznake signala **val_A** i vrednosti A koje treba upisati u brojač koraka, dati su u tabeli 7.

Tabela 7 Koraci step_A, signali **val_A** i vrednosti A za bezuslovne skokove

step _A	val _A	A
step ₀₀	val ₀₀	00
step _{2A}	val _{2A}	2A
step ₃₁	val ₃₁	31
step ₇₆	val ₇₆	76
step _{7D}	val _{7D}	7D
step _{7E}	val _{7E}	7E

Umesto iskaza *br (if uslov then step_A)* treba staviti signal uslovnog skoka koji određuje signal uslova **uslov** na koji se vrši provera i signal **val_A**. Simboličke oznake signala uslovnih skokova i signala uslova dati su u tabeli 8. Koraci step_A na koje treba preći ukoliko je signal **uslov** aktivan, simboličke oznake signala **val_A** i vrednosti A koje treba tada upisati u brojač koraka, dati su u tabeli 9.

Tabela 8 Signali uslovnih skokova i signali uslova

signal uslovnog skoka	signal uslova
brl1	l1
brl2	l2
brl3	l3
brl4	l4
brl5	l5
brMOVED_POP	MOVED or POP
brimmed	immed
brregdir	regdir
brimm_regdir	immed or regdir
brZ	Z
brnotPREKID	PREKID

Tabela 9 Koraci step_A, signali **val_A** i vrednosti A za uslovne skokove

step _A	val _A	A
step ₀₀	val ₀₀	00
step _{0C}	val _{0C}	0C
step ₁₆	val ₁₆	16
step ₃₁	val ₃₁	31
step _{7C}	val _{7C}	7C
step _{7D}	val _{7D}	7D
step _{7E}	val _{7E}	7E

Umesto iskaza *br (case (uslov₁, ..., uslov_n) then (uslov₁, step_{A1}), ..., (uslov_n, step_{An}))* treba staviti signal višestrukog uslovnog skoka koji određuje signale **uslov₁**, **uslov₂**, ..., **uslov_n** na koje se vrši provera. Simboličke oznake signala višestrukog uslovnog skoka date su u tabeli 10. Signali uslova na koje se vrši provera za dva iskaza ovog i vrednosti koje treba upisati u

brojač koraka u zavisnosti od toga koji od signala uslova je aktivan, dati su u tabelama 11 i 12.

Tabela 10 Signali višestrukih uslovnih skokova

Korak	signal višestrukog uslovnog skoka
step ₁₆	bradr
step ₃₁	bropr

Tabela 11 Signali uslova i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step_{0F}

signal uslova	vrednost
regdir	18
indreg	19
indregpom	1A
dirmem	1D
indmem	1E
rel	26
immed	29

Tabela 12 Signali uslova i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step_{2A}

signal uslova	vrednost	signal uslova	vrednost
MOVS	33	RTS	52
MOVD	35	INT	59
ADD	38	PUSH	5A
AND	3B	POP	61
ASR	3E	INC	6C
BNZ	41	DEC	6F
JSR	45	INTE	72
JMP	4B	INTD	73
JMPIND	4C	TRPE	74
RTI	4E	TRPD	75

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima sa spajanjem koraka (tabela 2), formirana sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije sa spajanjem koraka (tabela 13). Ona ima istu formu kao i tabela 6 za upravljačku jedinicu bez spajanja koraka.

Tabela 13 Sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije sa spajanjem koraka

! Čitanje instrukcije !

T₀₀ **resetF, PCout, ldMAR;**
 T₀₁ **read;**
 T₀₂ **ldMBR, incPC;**
 T₀₃ **MBRout, ldIR1, PCout, ldMAR;**
 T₀₄ **brl1, val_{0C};**
 T₀₅ **brl2, val₃₁;**
 T₀₆ **read;**
 T₀₇ **ldMBR, incPC;**
 T₀₈ **MBRout, ldIR2, PCout, ldMAR, brl3, val₃₁;**
 T₀₉ **read;**
 T_{0A} **ldMBR, incPC;**
 T_{0B} **MBRout, ldIR3, bruncnd, val₃₁;**

T_{0C} **read;**
 T_{0D} **ldMBR, incPC;**
 T_{0E} **MBRout, ldIR2, PCout, ldMAR;**
 T_{0F} **brl4, val₁₆;**
 T₁₀ **read;**
 T₁₁ **ldMBR, incPC;**
 T₁₂ **MBRout, ldIR3, PCout, ldMAR, brl5, val₁₆;**
 T₁₃ **read;**
 T₁₄ **ldMBR, incPC;**
 T₁₅ **MBRout, ldIR4;**

! Formiranje adrese i čitanje operanda !

T₁₆ **bradr;**
 T₁₇ **bruncnd, val_{7D};**

! Direktno registarsko !

T₁₈ **REGout, ldBlow, ldBhigh, fdo, bruncnd, val₃₁;**

! Indirektno registarsko !

T₁₉ **REGout, DSout, ldMAR, fdo, bruncnd, val_{2A};**

! Indirektno registarsko sa pomerajem !

T_{1A} **REGout, ldX, DSout, fdo;**
 T_{1B} **IR3out, ldY;**
 T_{1C} **add, ldMAR, DSout, ALUout, bruncnd, val_{2A};**

! Direktno memorijsko !

T_{1D} **IR_DAout, ldMAR, bruncnd, val_{2A};**

! Indirektno memorijsko !

T_{1E} **IR_DAout, ldMAR;**
 T_{1F} **read;**
 T₂₀ **ldMBR, incMAR;**
 T₂₁ **ldBhigh, MBRout;**
 T₂₂ **read;**
 T₂₃ **ldMBR;**
 T₂₄ **ldBlow, MBRout;**
 T₂₅ **Bout, ldMAR, bruncnd, val_{2A};**

! Relativno !

T₂₆ **ldX, PCout;**
 T₂₇ **IR3out, ldY;**
 T₂₈ **add, ALUout, DSout, ldMAR, bruncnd, val_{2A};**

! Neposredno !

T₂₉ **IR_DAout, SDout, ldBhigh, ldBlow, bruncnd, val₃₁;**

! Čitanje operanda za memorijska adresiranja !

T_{2A} **brMOVD_POP, val₃₁;**
 T_{2B} **read;**
 T_{2C} **ldMBR, incMAR;**
 T_{2D} **MBRout, ldBhigh;**
 T_{2E} **read;**
 T_{2F} **ldMBR;**
 T₃₀ **MBRout, ldBlow;**

! Izvršavanje operacije !

T₃₁ **bropr;**

! Kod operacije !

T ₃₂	setCOD,bruncnd, val_{7E};
! MOVS !	
T ₃₃	Bout, daREG, ldREG, ldX;
T ₃₄	trans, ldPSWALU, bruncnd, val_{7E};
! MOVD !	
T ₃₅	brimmed, val_{7D};
T ₃₆	REGout, daREG, ldBlow, ldBhigh, DSout, ldX;
T ₃₇	trans, ldPSWALU, bruncnd, val₇₆;
! ADD !	
T ₃₈	REGout, daREG, DSout, ldX;
T ₃₉	Bout, ldY;
T _{3A}	add, ALUout, ldREG, daREG, ldPSWALU, DSout, bruncnd, val_{7E};
! AND !	
T _{3B}	REGout, daREG, DSout, ldX;
T _{3C}	Bout, ldY;
T _{3D}	and, ALUout, ldREG, daREG, ldPSWALU, DSout, bruncnd, val_{7E};
! ASR !	
T _{3E}	brimmed, val_{7D};
T _{3F}	Bout, ldX;
T ₄₀	asr, ALUout, ldBhigh, ldBlow, ldPSWALU, bruncnd, val₇₆;
! BNZ !	
T ₄₁	brZ, val_{7E};
T ₄₂	ldX, PCout;
T ₄₃	ldY, IR2out;
T ₄₄	add, ALUout, ldPChigh, ldPClow, bruncnd, val_{7E};
! JSR !	
T ₄₅	decSP, mxMBR, ldMBR, PCout;
T ₄₆	upSPout, decSP, DSout, ldMAR;
T ₄₇	write;
T ₄₈	upSPout, DSout, ldMAR;
T ₄₉	MBRhigh, mxMBR, ldMBR, PCout;
T _{4A}	write;
! JMP !	
T _{4B}	IR_JAout, SDout, ldPChigh, ldPClow, bruncnd, val_{7E};
! JMPIND !	
T _{4C}	brimm_regind, val_{7D};
T _{4D}	Bout, SDout, ldPChigh, ldPClow, bruncnd, val_{7E};
! RTI !	
T _{4E}	upSPout, DSout, ldMAR, incSP;
T _{4F}	read;
T ₅₀	ldMBR;
T ₅₁	MBRout, ldPSW;
! RTS !	
T ₅₂	upSPout, DSout, ldMAR, incSP;
T ₅₃	read;
T ₅₄	ldMBR, upSPout, DSout, ldMAR incSP;
T ₅₅	MBRout, ldPChigh;
T ₅₆	read;
T ₅₇	ldMBR;
T ₅₈	MBRout, ldPClow, bruncnd, val_{7E};
! INT !	
T ₅₉	setINT, bruncnd, val_{7E};
! PUSH !	
T _{5A}	mxMBR, ldMBR, decSP, Bout;
T _{5B}	ldMAR, upSPout, DSout, decSP;

	T _{5C}	write;
	T _{5D}	ldMAR, upSPout, DSout;
	T _{5E}	mxMBR, MBRhigh, Bout, ldMBR;
	T _{5F}	write;
	T ₆₀	bruncnd, val_{7E};
! POP !		
	T ₆₁	brimmed, val_{7D};
	T ₆₂	MARout, ldA;
	T ₆₃	ldMAR, upSPout, DSout, incSP;
	T ₆₄	read;
	T ₆₅	ldMBR, ldMAR, upSPout, DSout, incSP;
	T ₆₆	MBRout, ldBhigh;
	T ₆₇	read;
	T ₆₈	ldMBR, ldMAR, Aout;
	T ₆₉	MBRout, ldBlow;
	T _{6A}	Bout, ldX;
	T _{6B}	trans, ldPSWALU, bruncnd, val₇₆;
! INC !		
	T _{6C}	brimmed, val_{7D};
	T _{6D}	Bout, ldX;
	T _{6E}	inc, ALUout, ldBhigh, ldBlow, ldPSWALU, bruncnd, val₇₆;
! DEC !		
	T _{6F}	brimmed, val_{7D};
	T ₇₀	Bout, ldX;
	T ₇₁	dec, ALUout, ldBhigh, ldBlow, ldPSWALU, bruncnd, val₇₆;
! INTE !		
	T ₇₂	setI, bruncnd, val_{7E};
! INTD !		
	T ₇₃	resetI, bruncnd, val_{7E};
! TRPE !		
	T ₇₄	setT, bruncnd, val_{7E};
! TRPD !		
	T ₇₅	resetT, bruncnd, val_{7E};
 ! Vraćanje podatka !		
	T ₇₆	brregdir, val_{7C};
	T ₇₇	Bout, ldMBR, mxMBR;
	T ₇₈	write;
	T ₇₉	decMAR Bout, ldMBR, mxMBR, MBRhigh;
	T _{7A}	write;
	T _{7B}	bruncnd, val_{7E};
	T _{7C}	Bout, ldREG, fvo, bruncnd, val_{7E};
 ! Opsluživanje prekida !		
	T _{7D}	setADR;
	T _{7E}	brnotPrekid, val₀₀;
	T _{7F}	decSP, PCout, mxMBR, ldMBR, ldBR, intack;
	T ₈₀	upSPout, DSout, ldMAR, decSP;
	T ₈₁	write;
	T ₈₂	upSPout, DSout, ldMAR, decSP;
	T ₈₃	PCout, mxMBR, ldMBR, MBRhigh;
	T ₈₄	write;
	T ₈₅	upSPout, DSout, ldMAR;
	T ₈₆	PSWout, mxMBR, ldMBR;

T ₈₇	write;
T ₈₈	BRout, ldX
T ₈₉	shl, ALUout, DSout, ldX;
T _{8A}	IVTPout, ldY;
T _{8B}	add, ALUout, ldMAR, DSout ;
T _{8C}	read;
T _{8D}	ldMBR;
T _{8E}	MBRout, ldPChigh, incMAR;
T _{8F}	read;
T ₉₀	ldMBR;
T ₉₁	MBRout, ldPClow, bruncnd, val₀₀;

Struktura upravljačke jedinice sa spajanjem koraka je ista kao i za slučaj bez spajanja koraka (slika 2). Brojač koraka se na isti način inkrementira i u brojač koraka se na isti način upisuje nova vrednost, pri čemu brojač koraka prolazi kroz manji broj stanja. Stoga je i manji broj signala dekodovanih stanja brojača koraka i to T₀₀ do T₉₁. Na isti način se generišu i upravljački signali operacione i upravljačke jedinice jedino se druge vrednosti signala dekodovanih vrednosti stanja brojača koraka koriste. Druge su i vrednosti koje generišu kombinacione mreže KMOPR, KMADR i KMBR. Kombinaciona mreža KMOPR generiše vrednosti 3E, 41, ..., 90 pri aktivnim vrednostima signala **MOVS**, **MOVD**, ..., **TRPD**, respektivno. Kombinaciona mreža KMADR generiše vrednosti 1B, 1D, ..., 32 pri aktivnim vrednostima signala **regdir**, **indreg**, ..., **immed**, respektivno. Kombinaciona mreža KMBR generiše vrednosti 00, 0C, ..., 7E pri aktivnim vrednostima signala **val₀₀**, **val_{0C}**, ..., **val_{7E}**, respektivno. Zbog drugih vrednosti koje generiše kombinaciona mreža KMBR javljaju se drugi signali **val_A**. Tako se umesto signala **val₃₁**, javlja signal **val_{2A}**, jer u brojač koraka umesto vrednosti 31 treba upisati 2A itd.

Istim postupkom kao i u slučaju upravljačke jedinice bez spajanja koraka dobijaju se izrazi za upravljačke signale operacione i upravljačke jedinice.

Upravljački signali operacione jedinice se generišu na sledeći način:

- **ldMAR** = T₀₀ + T₀₃ + T₀₈ + T_{0E} + T₁₂ + T₁₉ + T_{1C} + T_{1D} + T_{1E} + T₂₅ + T₂₈ + T₄₆ + T₄₈ + T_{4E} + T₅₂ + T₅₄ + T_{5B} + T_{5D} + T₆₃ + T₆₅ + T₆₈ + T₈₀ + T₈₂ + T₈₅ + T_{8B}
- **REGout** = T₁₈ + T₁₉ + T_{1A} + T₃₆ + T₃₈ + T_{3B} + T₄₉
- **setI** = T₇₂

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na sledeći način:

- **bropr** = T₃₁
- **bradr** = T₁₆
- **branch** = bruncnd + brl1*I1 + brl2*I2 + brl3*I3 + brl4*I4 + brl5*I5 + brMOVD_POP*(MOVD or POP) + brimmed*immed + brregdir*regdir + brimm_regdir*(immed or regdir) + brZ*Z + brnotPREKID*PREKID
- **val₀₀** = T_{7E} + T₉₁
- **val_{0C}** = T₀₄
- **val₁₆** = T_{0F} + T₁₂
- **val₃₁** = T₀₅ + T₀₈ + T_{0B} + T₁₈ + T₂₉ + T_{2A}
- **val_{7C}** = T₇₆
- **val_{7D}** = T₁₇ + T₃₅ + T_{3E} + T_{4C} + T₆₁ + T_{6C} + T_{6F}
- **val_{7E}** = T₃₂ + T₃₄ + T_{3A} + T_{3D} + T₄₁ + T₄₄ + T_{4B} + T_{4D} + T₅₈ + T₅₉ + T₆₀ + T₇₂ + T₇₃ + T₇₄ + T₇₅ + T_{7B} + T_{7C}

Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- $\text{bruncnd} = T_{0B} + T_{17} + T_{18} + T_{19} + T_{1C} + T_{1D} + T_{25} + T_{28} + T_{29} + T_{32} + T_{34} + T_{37} + T_{3A} + T_{3D} + T_{40} + T_{44} + T_{4B} + T_{4D} + T_{58} + T_{59} + T_{60} + T_{6B} + T_{6E} + T_{71} + T_{72} + T_{73} + T_{74} + T_{75} + T_{7B} + T_{7C} + T_{91}$
- $\text{brl1} = T_{04}$
- $\text{brl2} = T_{05}$
- $\text{brl3} = T_{08}$
- $\text{brl4} = T_{0F}$
- $\text{brl5} = T_{12}$
- $\text{brMOVD_POP} = T_{2A}$
- $\text{brimmed} = T_{35} + T_{3E} + T_{61} + T_{6C} + T_{6F}$
- $\text{brregdir} = T_{76}$
- $\text{brimm_regdir} = T_{4C}$
- $\text{brZ} = T_{41}$
- $\text{brnotPREKID} = T_{7E}$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **I1, I2, I3, I4, I5, MOVD, POP, immed, regdir, Z i PREKID**.

4.2 MIKROPROGRAMSKA REALIZACIJA

4.2.1 Mikroprogramska realizacija sa horizontalnim formatom mikroinstrukcija


4.2.1.1 Mikroprogramska realizacija sa horizontalnim formatom mikroinstrukcija sa dva tipa instrukcija

U sekvenci upravljačkih signala po koracima bez spajanja koraka (tabela 1) se svakom operacionom koraku, u kome se generišu upravljački signali operacione jedinice, pridružuje binarna reč čiji je format dat na slici 3 i svakom upravljačkom koraku, u kome se realizuju skokovi, pridružuje binarna reč čiji je format dat na slici 3. Te binarne reči se nazivaju mikroinstrukcijama, mikronaredbama ili mikrokomandama. Mikroinstrukcije pridružene operacionim koracima nazivaju se operacione mikroinstrukcije, dok se mikroinstrukcije pridružene upravljačkim koracima nazivaju upravljačke mikroinstrukcije. Uređeni niz mikroinstrukcija pridruženih operacionim koracima i upravljačkim koracima, naziva se mikroprogram.

Poljem h dužine 1 bit određuje se da li se radi o operacionoj ili upravljačkoj mikroinstrukciji.

Poljem z dužine m bita operacione mikroinstrukcije određuju se vrednosti svih upravljačkih signala. Uzeto je da svakom upravljačkom signalu odgovara poseban bit. Ovakav način kodiranja upravljačkih signala se naziva horizontalni način kodiranja.

Poljem cc dužine k bita upravljačke mikroinstrukcije specificira se безусловni skok, uslovni skokovi na osnovu vrednosti svakog od signala logičkog uslova i višestruki uslovni skokovi. Polje ba dužine n bita upravljačke mikroinstrukcije predstavlja adresu mikroinstrukcije u mikroprogramu na koju se skače u slučaju безусловnog skoka i u slučaju uslovnog skoka ukoliko je vrednost odgovarajućeg signala logičkog uslova aktivna.



Slika 3 Formati operacionih i upravljačkih mikroinstrukcija

Upravljačka jedinice se sastoji iz mikroprogramske memorije, mikroprogramskog brojača, prihvatnog registra mikroinstrukcije, kombinacione mreže za generisanje upravljačkih signala i kombinacione mreže za generisanje nove vrednosti mikroprogramskog brojača. Mikroprogramska memorije služi za smeštanje mikroprograma. Mikroprogramski brojač određuje adresu mikroinstrukcije u mikroprogramskoj memoriji. Prihvatni registar mikroinstrukcije služi za prihvatanje mikroinstrukcije očitane iz mikroprogramske memorije. Kombinaciona mreža za generisanje upravljačkih signala generiše dve grupe signala i to upravljačke signale operacione jedinice i upravljačke signale upravljačke jedinice. Upravljački signali operacione jedinice se generišu na osnovu vrednosti bitova polja z ukoliko je polje h 0. Upravljački signali upravljačke jedinice se generišu na osnovu vrednosti bitova polja cc i signala logičkih uslova ukoliko je polje h 1. Njima se sadržaj mikroprogramskog brojača ili inkrementira ili se u mikroprogramski brojač preko kombinacione mreže za generisanje nove vrednosti mikroprogramskog brojača upisuje vrednost određena poljem ba i time realizuje skok u mikroprogramskoj memoriji.

Postoje dva tipa mikroinstrukcije (slika 3) i to operaciona mikroinstrukcija i upravljačka mikroinstrukcija.

Format operacione mikroinstrukcije je dat na slici 4. Polje h je 0. Bitovi polja z dodeljeni su upravljačkim signalima operacione jedinice.

0	1	2	3	4	5	6	7
0	resetF	PCout	ldMAR	read	write	ldMBR	incPC

8	9	10	11	12	13	14	15
MBRout	ldIR1	ldIR2	ldIR3	ldIR4	REGout	ldBlow	ldBhigh

16	17	18	19	20	21	22	23
fdo	DSout	SDout	IR3out	ldX	ldY	add	and

24	25	26	27	28	29	30	31
inc	dec	asr	shl	trans	ALUout	IR_DAout	incMAR

32	33	34	35	36	37	38	39
decMAR	Bout	Aout	setCOD	setADR	setINT	daREG	ldREG

40	41	42	43	44	45	46	47
ldPSWALU	IR2out	decSP	incSP	mxMBR	upSPout	MBRhigh	IR_JAout

48	49	50	51	52	53	54	55
ldPChigh	ldPClow	MARout	ldA	setI	resetI	setT	reset

56	57	58	59	60	61	62	63
fvo	intack	PSWout	ldPSW	BRout	IVTPout	ldBR	/

Slika 4 Operaciona mikroinstrukcija

Format upravljačke mikroinstrukcije je dat na slici 5. Polje h je 1.

0	1	2	3	4	5	6	7
1	/	/	/	cc			
8	9	10	11	12	13	14	15
ba							
16	17	18	19	20	21	22	23
/	/	/	/	/	/	/	/
24	25	26	27	28	29	30	31
/	/	/	/				
32	33	34	35	36	37	38	39
/	/	/	/	/	/	/	/
40	41	42	43	44	45	46	47
/	/	/	/	/	/	/	/
48	49	50	51	52	53	54	55
/	/	/	/	/	/	/	/
56	57	58	59	60	61	62	63
/	/	/	/	/	/	/	/

Slika 5 Upravljačka mikroinstrukcija

Bitovi polja cc mikroinstrukcije koriste se za kodiranje upravljačkih signala kojima se određuje da li treba realizovati skok u mikroprogramu i to: безусловni skok, uslovni skok i višestruki uslovni skok ili preći na sledeću mikroinstrukciju.

Bezuslovni skok se realizuje u onim koracima sekvence upravljačkih signala po koracima (tabela 1) u kojima se pojavljuju iskazi tipa $br\ step_A$. Simbolička oznaka signala безусловnog skoka koji za svaki od njih treba generisati i način njegovog kodiranja bitovima polja cc mikroinstrukcije dati su u tabeli 14.

Tabela 14 Signal безусловnog skoka

cc	signal безусловnog skoka
01	bruncond

Uslovni skokovi se realizuju u onim koracima sekvence upravljačkih signala po koracima u kojima se pojavljuju iskazi tipa $br\ (if\ uslov\ then\ step_A)$. Način kodiranja signala uslovnih skokova bitovima polja cc mikroinstrukcije, simboličke oznake signala uslovnih skokova i signal uslova koji treba da je aktivan da bi se realizovao skok dati su u tabeli 15.

Tabela 15 Signali uslovnih skokova

cc	signal uslovnog skoka	signal uslova
02	brl1	l1
03	brnotl2	l2

04	brl3	l3
05	brnotl4	$\overline{\text{l4}}$
06	brl5	l5
07	brMOVDorPOP	MOVD or POP
08	brimmed	immed
09	brZero	Z
0A	brIMMEDorREGIND	immed or regind
0B	brREGDIR	regdir
0C	brnotPREKID	$\overline{\text{PREKID}}$

Višestruki uslovni skokovi se realizuju u onim koracima sekvence upravljačkih signala po koracima u kojima se pojavljuju iskazi tipa *br* (*case* (**uslov**₁, ..., **uslov**_n) *then* (**uslov**₁, step_{A1}), ..., (**uslov**_n, step_{AN})). Način kodiranja signala višestrukih uslovnih skokova bitovima polja *cc* mikroinstrukcije, koraci u sekvenci upravljačkih signala po koracima u kojima se pojavljuju iskazi ovog tipa i simboličke oznake signala višestrukih uslovnih skokova dati su u tabeli 16.

Tabela 16 Signali višestrukih uslovnih skokova

<i>cc</i>	korak	signal višestrukog uslovnog skoka
0D	step _{0F}	bradr
0E	step ₃₁	bropr

Vrednost polja *cc* 00 i sve ostale vrednosti koje nisu dodeljene signalu bezuslovnog skoka, signalima uslovnih skokova i signalima višestrukih uslovnih skokova određuje da treba preći na sledeću mikroinstrukciju.

Bitovi *ba* mikroinstrukcije koriste se za specificiranje adrese mikroinstrukcije na koju treba skočiti kod uslovnih i bezuslovnih skokova u sekvenci upravljačkih signala po koracima (tabela 1). Ovi bitovi sadrže vrednost koju treba upisati u mikroprogramski brojač u slučaju bezuslovnih skokova i ukoliko je signal uslova aktivan u slučaju uslovnih skokova. Kod pisanja mikroprograma ovo polje se simbolički označava sa *madr_{xx}*, pri čemu *xx* odgovara heksadekadnoj vrednosti ovog polja. Na primer, sa *madr₅₆* je simbolički označena heksadekadna vrednost 56 ovog polja. Za kodiranje polja *adresa skoka* usvojeno je 8 bitova, jer je za kompletan mikroprogram dovoljan kapacitet mikroprogramske memorije od 256 reči.

Operaciona mikroinstrukcija je duža od upravljačke mikroinstrukcije, pa je dužina mikroinstrukcije određena dužinom operacione mikroinstrukcije i iznosi 64 bita.

Mikroprogram se za razmatrani slučaj mikroprogramske realizacije formira tako što se za svaki korak u sekvenci upravljačkih signala po koracima (tabela 1) formira jedna mikroinstrukcija i to operaciona ili upravljačka.

Kod formiranja operacionih mikroinstrukcija polazi se od sekvence upravljačkih signala po koracima i traže koraci u kojima se javljaju upravljački signali operacione jedinice. Za takve korake se bit polja *h* postavlja na 0, bitovi polja *z* koji odgovaraju upravljačkim signalima operacione koji se javljaju u datom koraku postavljaju na 1 i bitovi polja *z* koji odgovaraju upravljačkim signalima operacione koji se ne javljaju u datom koraku postavljaju na 0.

Kod formiranja upravljačkih mikroinstrukcija polazi se od sekvence upravljačkih signala po koracima i traže koraci u kojima se javlja neki od iskaza *br* step_A, *br* (*if* **uslov** *then* step_A) i *br* (*case* (**uslov**₁, ..., **uslov**_n) *then* (**uslov**₁, step_{A1}), ..., (**uslov**_n, step_{AN})). Za takve korake se bit polja *h* postavlja na 1, što se u mikroprogramu označava signalom **cnt**, dok se bitovi polja *cc* i *ba* kodiraju u zavisnosti od toga koji se od ova tri iskaza javlja u datom koraku.

Za iskaz *br* step_A se upravljačka mikroinstrukcija kodira tako što se za polje *cc* uzima kod dodeljen signalu bezuslovnog skoka koji određuje da se bezuslovno prelazi na korak step_A i za polje *ba* binarna vrednosti A koju treba upisati u mikroprogramski brojač.

Simbolička oznaka signala bezuslovnog skoka i način njegovog kodiranja poljem *cc* dati su u tabeli 14. Korak step_A na koji treba preći u sekvenci upravljačkih signala po koracima, simbolička oznaka vrednosti madr_A koju treba upisati u mikroprogramski brojač i sama vrednost A za sve korake u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 17.

Tabela 17 Koraci step_A , adrese madr_A i vrednosti A za bezuslovne skokove

step_A	madr_A	A
step_{00}	madr_{00}	00
step_{2C}	madr_{2C}	2C
step_{31}	madr_{31}	31
step_{56}	madr_{56}	56

Za iskaz *br* (*if uslov then* step_A) se upravljačka mikroinstrukcija kodira tako što se za polje *cc* uzima kod dodeljen signalu uslovnog skoka koji određuje signal **uslov** koji treba da bude aktivan da bi se realizovao prelaz na korak step_A i za polje *bb* binarna vrednosti A koju treba upisati u mikroprogramski brojač u slučaju da je signal **uslov** aktivan.

Simboličke oznake signala uslovnog skoka, način njihovog kodiranja poljem *cc* i signali **uslov** za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabeli 15. Korak step_A na koji treba preći u sekvenci upravljačkih signala po koracima, simbolička oznaka vrednosti madr_A koju treba upisati u mikroprogramski brojač u slučaju da je signal **uslov** aktivan i sama vrednost A za sve korake u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 18.

Tabela 18 Koraci step_A , adrese madr_A i vrednosti A za uslovne skokove

step_A	madr_A	A
step_{00}	madr_{00}	00
step_{0F}	madr_{0F}	0F
step_{31}	madr_{31}	31
step_{39}	madr_{39}	39
step_{56}	madr_{56}	56

Za iskaz *br* (*case* (**uslov**₁, ..., **uslov**_n) *then* (**uslov**₁, step_{A1}), ..., (**uslov**_n, step_{An})) se upravljačka mikroinstrukcija kodira tako što se za polje *cc* uzima kod dodeljen signalu višestrukog uslovnog skoka koji određuje signale **uslov**₁, ..., **uslov**_n za koje treba izvršiti proveru koji je od njih aktivan da bi se na osnovu toga realizovao prelaz na jedan od koraka step_{A1} , ..., step_{An} i za polje *bb* nule jer njegova vrednost nije bitna. Upravljačka jedinica mora da bude tako realizovana da za svaki višestruki uslovni skok generiše vrednosti A₁, ..., A_n koje treba upisati u mikroprogramski brojač. Ona mora da obezbedi i selekciju jedne od vrednosti A₁, ..., A_n u zavisnosti od toga koji od signala uslova **uslov**₁, ..., **uslov**_n ima aktivnu vrednost.

Simboličke oznake signala višestrukih uslovnih skokova, način njihovog kodiranja poljem *cc* i koraci u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 16. Vrednosti A₁, ..., A_n koje treba upisati u mikroprogramski brojač i signali uslova **uslov**₁, ..., **uslov**_n za koje treba izvršiti proveru koji je od njih aktivan da bi se na osnovu toga realizovao prelaz na jedan od koraka step_{A1} , ..., step_{An} za dva iskaza ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabelama 19 i 20.

Tabela 19 Signali uslova i vrednosti za upis u mikroprogramski brojač za višestruki uslovni skok u koraku step_{0F}

signal uslova	vrednost
dirreg	1B
regind	1D
regindpom	1F
memdir	23
memind	25
rel	2E
immed	32

Tabela 20 Signali uslova i vrednosti za upis u mikroprogramski brojač za višestruki uslovni skok u koraku step₃₁

signal uslova	vrednost	signal uslova	vrednost
MOVS	3E	RTS	65
MOVD	41	INT	6D
ADD	45	PUSH	6F
AND	49	POP	76
ASR	4D	INC	82
BNZ	51	DEC	86
JSR	56	INTE	8A
JMP	5C	INTD	8C
JMPIND	5E	TRPE	8E
RTI	61	TRPD	90

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela 1) formiran mikroprogram (tabela 21). On ima sledeću formu:

- na levoj strani se nalaze adrese mikroinstrukcija u mikroprogramskoj memoriji u heksadekadnom obliku,
- u sredini su mikroinstrukcije predstavljene nizom simboličkih oznaka samo upravljačkih signala operacione i/ili upravljačke jedinice koji treba da budu aktivni i koji su razdvojeni zapetama,
- dok komentar, u koracima gde se to radi lakšeg razumevanja smatralo korisnim, uvek počinje usklikom (!) i proteže se do sledećeg uskliknika (!).

Tabela 21 Mikroprogram

! Čitanje instrukcije !

```

madr00 resetF, PCout, ldMAR;
madr01 read;
madr02 ldMBR, incPC;
madr03 MBRout, ldIR1, PCout, ldMAR;
madr04 cnt, brl1, madr0E
madr05 cnt, brnotl2, madr3B
madr06 read;
madr07 ldMBR, incPC
madr08 MBRout, ldIR2, PCout, ldMAR;
madr09 cnt, brl3, madr3B
madr0A read;
madr0B ldMBR, incPC;
madr0C MBRout, ldIR3;
madr0D cnt, bruncond, madr3B;

madr0E read;
madr0F ldMBR, incPC;
madr10 MBRout, ldIR2, PCout, ldMAR;
madr11 cnt, brnotl4, madr19;

```

```

madr12 read;
madr13 ldMBR, incPC;
madr14 MBRout, ldIR3, PCout, ldMAR;
madr15 cnt, brI5, madr19;
madr16 read;
madr17 ldMBR, incPC;
madr18 MBRout, ldIR4;

```

! Formiranje adrese i čitanje operanda !

```

madr19 cnt, bradr;
madr1A cnt, bruncond, madr9A;

```

! Direktno registarsko !

```

madr1B REGout, ldBlow, ldBhigh, fdo;
madr1C cnt, bruncond, madr3B;

```

! Indirektno registarsko !

```

madr1D REGout, DSout, ldMAR, fdo;
madr1E cnt, bruncond, madr34;

```

! Indirektno registarsko sa pomerajem !

```

madr1F REGout, ldX, DSout, fdo;
madr20 IR3out, ldY;
madr21 add, ldMAR, DSout, ALUout;
madr22 cnt, bruncond, madr34;

```

! Direktno memorijsko !

```

madr23 IR_DAout, ldMAR;
madr24 cnt, bruncond, madr34;

```

! Indirektno memorijsko !

```

madr25 IR_DAout, ldMAR;
madr26 read;
madr27 ldMBR, incMAR;
madr28 ldBhigh, MBRout;
madr29 read;
madr2A ldMBR;
madr2B ldBlow, MBRout;
madr2C Bout, ldMAR;
madr2D cnt, bruncond, madr34;

```

! Relativno !

```

madr2E ldX, PCout;
madr2F IR3out, ldY;
madr30 add, ALUout, DSout, ldMAR;
madr31 cnt, bruncond, madr34;

```

! Neposredno !

```

madr32 IR_DAout, SDout, ldBhigh, ldBlow;
madr33 cnt, bruncond, madr3B;

```

! Čitanje operanda za memorijska adresiranja !

```

madr34 cnt, brMOVDorPOP, madr3B;
madr35 read;
madr36 ldMBR, incMAR;
madr37 MBRout, ldBhigh;
madr38 read;
madr39 ldMBR;
madr3A MBRout, ldBlow;

```

! Izvršavanje operacije !

```

madr3B cnt, bropr;

```



```

madr3C setCOD;
madr3D cnt, bruncond, madr9B;

! MOVS !
madr3E Bout, daREG, ldREG, ldX;
madr3F trans, ldPSWALU;
madr40 cnt, bruncond, madr9B;

! MOVD !
madr41 cnt, brimmed, madr9A;
madr42 REGout, daREG, ldBlow, ldBhigh, DSout, ldX;
madr43 trans, ldPSWALU;
madr44 cnt, bruncond, madr92;

! ADD !
madr45 REGout, daREG, DSout, ldX;
madr46 Bout, ldY;
madr47 add, ALUout, ldREG, daREG, ldPSWALU, DSout;
madr48 cnt, bruncond, madr9B;

! AND !
madr49 REGout, daREG, DSout, ldX;
madr4A Bout, ldY;
madr4B and, ALUout, ldREG, daREG, ldPSWALU, DSout;
madr4C cnt, bruncond, madr9B;

! ASR !
madr4D cnt, brimmed, madr9A;
madr4E Bout, ldX;
madr4F asr, ALUout, ldBhigh, ldBlow, ldPSWALU;
madr50 cnt, bruncond, madr92;

! BNZ!
madr51 cnt, brZero, madr9B;
madr52 ldX, PCout;
madr53 ldY, IR2out;
madr54 add, ALUout, ldPChigh, ldPClow;
madr55 cnt, bruncond, madr9B;

! JSR !
madr56 decSP, mxMBR, ldMBR, PCout;
madr57 upSPout, decSP, DSout, ldMAR;
madr58 write;
madr59 upSPout, DSout, ldMAR;
madr5A MBRhigh, mxMBR, ldMBR, PCout;
madr5B write;

! JMP !
madr5C IR_JAout, SDout, ldPChigh, ldPClow;
madr5D cnt, bruncond, madr9B;

! JMPIND !
madr5E cnt, brIMMEDorREGIND, madr9A;
madr5F Bout, SDout, ldPChigh, ldPClow;
madr60 cnt, bruncond, madr9B;

! RTI !
madr61 upSPout, DSout, ldMAR, incSP;
madr62 read;
madr63 ldMBR;
madr64 MBRout, ldPSW;

! RTS !
madr65 upSPout, DSout, ldMAR, incSP;
madr66 read;

```

```

madr67 ldMBR, upSPout, DSout, ldMAR incSP;
madr68 MBRout, ldPChigh;
madr69 read;
madr6A ldMBR;
madr6B MBRout, ldPClow;
madr6C cnt, bruncond, madr9B;
! INT !
madr6D setINT;
madr6E cnt, bruncond, madr9B;
! PUSH !
madr6F mxMBR, ldMBR, decSP, Bout;
madr70 ldMAR, upSPout, DSout, decSP;
madr71 write;
madr72 ldMAR, upSPout, DSout;
madr73 mxMBR, MBRhigh, Bout, ldMBR;
madr74 write;
madr75 cnt, bruncond, madr9B;
! POP !
madr76 cnt, brimmed, madr9A;
madr77 MARout, ldA;
madr78 ldMAR, upSPout, DSout, incSP;
madr79 read;
madr7A ldMBR, ldMAR, upSPout, DSout, incSP;
madr7B MBRout, ldBhigh;
madr7C read;
madr7D ldMBR, ldMAR, Aout;
madr7E MBRout, ldBlow;
madr7F Bout, ldX;
madr80 trans, ldPSWALU;
madr81 cnt, bruncond, madr92;
! INC !
madr82 cnt, brimmed, madr9A;
madr83 Bout, ldX;
madr84 inc, ALUout, ldBhigh, ldBlow, ldPSWALU;
madr85 cnt, bruncond, madr92;
! DEC !
madr86 cnt, brimmed, madr9A;
madr87 Bout, ldX;
madr88 dec, ALUout, ldBhigh, ldBlow, ldPSWALU;
madr89 cnt, bruncond, madr92;
! INTE !
madr8A setI;
madr8B cnt, bruncond, madr9B;
! INTD !
madr8C resetI;
madr8D cnt, bruncond, madr9B;
! TRPE !
madr8E setT;
madr8F cnt, bruncond, madr9B;
! TRPD !
madr90 resetT;
madr91 cnt, bruncond, madr9B;
! Vraćanje podatka !
madr92 cnt, brregdir, madr98;
madr93 Bout, ldMBR, mxMBR;

```

```

madr94 write;
madr95 decMAR, Bout, ldMBR, mxMBR, MBRhigh;
madr96 write;
madr97 cnt, bruncond, madr9B;
madr98 Bout, ldREG, fvo;
madr99 cnt, bruncond, madr9B;

```

! Opsluživanje prekida !


```

madr9A setADR;
madr9B cnt, brnotPREKID, madr00;
madr9C decSP, PCout, mxMBR, ldMBR, ldBR, intack;
madr9D upSPout, DSout, ldMAR, decSP;
madr9E write;
madr9F upSPout, DSout, ldMAR, decSP;
madrA0 PCout, mxMBR, ldMBR, MBRhigh;
madrA1 write;
madrA2 upSPout, DSout, ldMAR;
madrA3 PSWout, mxMBR, ldMBR;
madrA4 write;
madrA5 BRout, ldX
madrA6 shl, ALUout, DSout, ldX;
madrA7 IVTPout, ldY;
madrA8 add, ALUout, ldMAR, DSout ;
madrA9 read;
madrAA ldMBR;
madrAB MBRout, ldPChigh, incMAR;
madrAC read;
madrAD ldMBR;
madrAE MBRout, ldPClow;
madrAF cnt, bruncond, madr00;

```

Struktura upravljačke jedinice mikroprogramske realizacije je prikazana na slici 6. Upravljačka jedinica se sastoji iz sledećih blokova: blok *generisanje nove vrednosti mikroprogramskog brojača*, blok *mikroprogramski brojač*, blok *mikroprogramska memorija*, blok *prihvatni registar mikroinstrukcije* i blok *generisanje upravljačkih signala*.

Blok *generisanje nove vrednosti mikroprogramskog brojača* se sastoji od kombinacionih mreža KMOPR i KMADR sa multiplekserom MP i služi za generisanje i selekciju vrednosti koju treba upisati u mikroprogramski brojač. Potreba za ovim se javlja kada treba odstupiti od sekvencijalnog izvršavanja mikroprograma. Vrednosti koje treba upisati u mikroprogramski brojač generišu se na tri načina i to pomoću: kombinacione mreže KMOPR koja formira signale **opr_{7...0}**, kombinacione mreže KMADR koja formira signale **adr_{7...0}** i razreda $CW_{k+1...k+n}$ prihvatnog registra mikroinstrukcije CW. Selekcija jedne od tri grupe signala koje daju novu vrednost mikroprogramskog brojača obezbeđuje se signalima **bropr** i **bradr** i to: signali **opr_{7...0}** ako je aktivan signal **bropr**, signali **adr_{7...0}** ako je aktivan signal **bradr** i signali $CW_{k+1...k+n}$ ako su neaktivni signali **bropr** i **bradr**.



Slika 6 Struktura upravljačke jedinice mikroprogramske realizacije sa horizontalnim formatom mikroinstrukcije

Kombinacionom mrežom KMOPR generišu se vrednosti (tabela 20) za realizaciju višestrukog uslovnog skoka na adresi 3B mikroprograma (tabela 21). U zavisnosti od toga koji od signala **MOVS**, **MOVD**, ..., **RTS** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 20 da se pojavi na linijama **opr_{7...0}**. S obzirom da se na adresi 3B mikroprograma nalazi upravljačka mikroinstrukcija sa tako kodiranim poljem *cc* da njeno izvršavanje daje aktivnu

vrednost signala višestrukog uslovnog skoka **bropr**, vrednost na linijama **opr_{7...0}** prolazi tada kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC.

Kombinacionom mrežom KMADR generišu se vrednosti (tabela 19) za realizaciju višestrukog uslovnog skoka na adresi 19 mikroprograma (tabela 21). U zavisnosti od toga koji od signala **dirreg**, **indreg**,..., **immed** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 19 da se pojavi tada na linijama **adr_{7...0}**. S obzirom da se na adresi 19 mikroprograma nalazi mikroinstrukcija sa tako kodiranim poljem *cc* da njeno izvršavanje daje aktivnu vrednost signala višestrukog uslovnog skoka **bradr**, vrednost na linijama **adr_{7...0}** prolazi kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC.

Prihvatni registar mikroinstrukcije CW u svojim razredima $CW_{k+1...k+n}$ sadrži vrednost za upis u mikroprogramski brojač $mPC_{7...0}$ za bezuslovne skokove (tabela 17) i uslovne skokove (tabela 18). Signali višestrukih uslovnih skokova **bropr** i **bradr** su aktivni samo prilikom izvršavanja mikroinstrukcija na adresama 19 i 3B mikroprograma, respektivno, a u svim ostalim situacijama neaktivni. S obzirom da nijedan od ova dva signala nije aktivan prilikom izvršavanja mikroinstrukcija kojima se realizuju bezuslovni ili uslovni skokovi u mikroprogramu, vrednost određena razredima $CW_{k+1...k+n}$ prolazi kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača $mPC_{7...0}$.

Blok *mikroprogramski brojač* sadrži mikroprogramski brojač $mPC_{n-1...0}$. Mikroprogramski brojač $mPC_{n-1...0}$ svojom trenutnom vrednošću određuje adresu mikroprogramske memorije mMEM sa koje treba očitati mikroinstrukciju. Mikroprogramski brojač $mPC_{n-1...0}$ može da radi u sledećim režimima: režim inkrementiranja i režim skoka.

U režimu inkrementiranja pri pojavi signala takta CLK_{mPC} vrši se uvećavanje sadržaja mikroprogramskog brojača $mPC_{n-1...0}$ za jedan čime se obezbeđuje sekvencijalno očitavanje mikroinstrukcija iz mikroprogramske memorije (tabela 21). Ovaj režim rada se obezbeđuje neaktivnom vrednošću signala **ld**. Signal **ld** je neaktivan ako su svi signali **bropr**, **bradr** i **branch** neaktivni. Signali **bropr**, **bradr** i **branch** su uvek neaktivni sem kada treba obezbediti režim skoka.

U režimu skoka pri pojavi signala takta CLK_{mPC} vrši se upis nove vrednosti u mikroprogramski brojač $mPC_{n-1...0}$ čime se obezbeđuje odstupanje od sekvencijalnog očitavanja mikroinstrukcija iz mikroprogramske memorije (tabela 21). Ovaj režim rada se obezbeđuje aktivnom vrednošću signala **ld**. Signal **ld** je aktivan ako je jedan od signala **bropr**, **bradr** i **branch** aktivan. Jedan od signala **bropr**, **bradr** i **branch** je aktivan samo prilikom izvršavanja mikroinstrukcije koja ima takvo polje *cc* da je specificiran neki višestruki uslovni skok, bezuslovni skok ili neki od uslovnih skokova i uslov skoka je ispunjen.

Mikroprogramski brojač $mPC_{n-1...0}$ je dimenzionisan prema veličini mikroprograma (tabela 21). S obzirom da se mikroprogram svih faza izvršavanja instrukcija nalazi u opsegu od adrese 00 do adrese AF, usvojena je dužina mikroprogramskog brojača $mPC_{n-1...0}$ od 8 bita.

Blok *mikroprogramski memorija* sadrži mikroprogramsku memoriju mMEM, koja služi za smeštanje mikroprograma. Širina reči mikroprogramske memorije je određena dužinom mikroinstrukcija i iznosi 64 bita, a kapacitet veličinom mikroprograma svih instrukcija procesora (tabela 21) i iznosi 256 lokacija. Adresiranje mikroprogramske memorije se realizuje sadržajem mikroprogramskog brojača $mPC_{n-1...0}$.

Blok *prihvatni registar mikroinstrukcije* sadrži prihvatni registar mikroinstrukcije $CW_{0...k+n}$. Prihvatni registar mikroinstrukcije $CW_{0...k+n}$ služi za prihvatanje mikroinstrukcije očitane iz mikroprogramske memorije mMEM. Na osnovu sadržaja ovog registra generišu se upravljački signali. Razredi $CW_{0...m}$ i $CW_{0...k}$ se koriste u bloku *generisanje upravljačkih*

signala za generisanje upravljačkih signala operacione jedinice i upravljačke jedinice, respektivno, dok se razredi $CW_{k+1...k+n}$ koriste u bloku *generisanje nove vrednosti mikroprogramskog brojača* kao adresa skoka u mikrorogramu u slučaju bezuslovnih i uslovnih skokova. Upis u ovaj registar se realizuje signalom takta **CLK**. Signal takta **CLK** kasni za signalom takta **CLK_{mPC}** onoliko koliko je potrebno da se pročita sadržaj sa odgovarajuće adrese mikroprogramske memorije.

Blok *generisanje upravljačkih signala* sadrži kombinacione mreže koje na osnovu sadržaja razreda $CW_{0...m}$ prihvatnog registra mikroinstrukcije generišu upravljačke signale operacione jedinice i na osnovu sadržaja razreda $CW_{0...k}$ prihvatnog registra mikroinstrukcije i signala logičkih uslova **I1**, **I2**, ..., **PREKID** koji dolaze iz operacione jedinice generišu upravljačke signale upravljačke jedinice.

Upravljački signali operacione jedinice se generišu na sledeći način:

- $PCout = \overline{CW_0} \cdot CW_2$
- $read = \overline{CW_0} \cdot CW_4$
- $incSP = \overline{CW_0} \cdot CW_{43}$

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na sledeći način:

- $bropr = CW_0 \cdot CW_4 \cdot CW_5 \cdot \overline{CW_6} \cdot CW_7$
- $bradr = CW_0 \cdot CW_4 \cdot CW_5 \cdot CW_6 \cdot \overline{CW_7}$
- $branch = bruncnd$

$$+ brl1 \cdot I1 + brl2 \cdot \overline{I2} + brl3 \cdot I3 + brnotl4 \cdot \overline{I4} + brl5 \cdot I5 +$$

$$brMOVDorPOP \cdot (MOVD + POP) + brimmed \cdot immed + brZero \cdot Z +$$

$$brIMMEDorREGIND \cdot (immed + regind) + brREGDIR \cdot regdir +$$

$$brnotPREKID \cdot \overline{PREKID}$$


Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- $bruncond = CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot CW_7$
- $brl1 = CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot CW_6 \cdot \overline{CW_7}$
- $brnotl2 = CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot CW_6 \cdot CW_7$
- $brl3 = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot \overline{CW_7}$
- $brnotl4 = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot CW_7$
- $brl5 = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot CW_6 \cdot \overline{CW_7}$
- $brMOVDorPOP = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot CW_6 \cdot CW_7$
- $brimmed = CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot \overline{CW_7}$
- $brZero = CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot CW_7$
- $brIMMEDorREGIND = CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot CW_6 \cdot \overline{CW_7}$
- $brREGDIR = CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot CW_6 \cdot CW_7$
- $brnotPREKID = CW_0 \cdot CW_4 \cdot CW_5 \cdot \overline{CW_6} \cdot \overline{CW_7}$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **I1**, **I2**, **I3**, **I4**, **I5**, **MOVD**, **POP**, **immed**, **Z**, **immed**, **regind**, **regdir**, **PREKID**.

4.2.1.2 Mikroprogramska realizacija sa horizontalnim formatom mikroinstrukcija sa jednim tipom instrukcija

U slučaju spajanja koraka postoji samo jedan tip mikroinstrukcije (slika 7).



Slika 7 Format mikroinstrukcije za horizontalni način kodiranja upravljačkih signala

Kodiranje operacionog i upravljačkog dela mikroinstrukcije je dato na slici 8.

0	1	2	3	4	5	6	7
0	resetF	PCout	ldMAR	read	write	ldMBR	incPC

8	9	10	11	12	13	14	15
MBRout	ldIR1	ldIR2	ldIR3	ldIR4	REGout	ldBlow	ldBhigh

16	17	18	19	20	21	22	23
fdo	DSout	SDout	IR3out	ldX	ldY	add	and

24	25	26	27	28	29	30	31
inc	dec	asr	shl	trans	ALUout	IR_DAout	incMAR

32	33	34	35	36	37	38	39
decMAR	Bout	Aout	setCOD	setADR	setINT	daREG	ldREG

40	41	42	43	44	45	46	47
ldPSWALU	IR2out	decSP	incSP	mxMBR	upSPout	MBRhigh	IR_JAout

48	49	50	51	52	53	54	55
ldPChigh	ldPClow	MARout	ldA	setI	resetI	setT	reset

56	57	58	59	60	61	62	63
fvo	intack	PSWout	ldPSW	BRout	IVTPout	ldBR	/

64	65	66	67	68	69	70	71
/	/	/	/	<i>cc</i>			

72	73	74	75	76	77	78	79
<i>ba</i>							

Slika 8 Mikroinstrukcija

Mikroprogram je dat u tabeli 22 .

Tabela 22 Mikroprogram (jedan tip mikroinstrukcije)

! Čitanje instrukcije !

madr₀₀ **resetF, PCout, ldMAR;**
 madr₀₁ **read;**
 madr₀₂ **ldMBR, incPC;**
 madr₀₃ **MBRout, ldIR1, PCout, ldMAR;**

```

madr04 brl1, madr0C;
madr05 brnotl2, madr31;
madr06 read;
madr07 ldMBR, incPC;
madr08 MBRout, ldIR2, PCout, ldMAR, brl3, madr31;
madr09 read;
madr0A ldMBR, incPC;
madr0B MBRout, ldIR3, bruncond, madr31;

```

```

madr0C read;
madr0D ldMBR, incPC;
madr0E MBRout, ldIR2, PCout, ldMAR;
madr0F cnt, brnotl4, madr16;
madr10 read;
madr11 ldMBR, incPC;
madr12 MBRout, ldIR3, PCout, ldMAR, brl5, madr16;
madr13 read;
madr14 ldMBR, incPC;
madr15 MBRout, ldIR4;

```

! Formiranje adrese i čitanje operanda !

```

madr16 bradr;
madr17 bruncond, madr7D;

```

! Direktno registarsko !

```

madr18 REGout, ldBlow, ldBhigh, fdo, bruncond, madr31;

```

! Indirektno registarsko !

```

madr19 REGout, DSout, ldMAR, fdo, bruncond, madr2A;

```

! Indirektno registarsko sa pomerajem !

```

madr1A REGout, ldX, DSout, fdo;
madr1B IR3out, ldY;
madr1C add, ldMAR, DSout, ALUout, bruncond, madr2A;

```

! Direktno memorijsko !

```

madr1D IR_DAout, ldMAR, bruncond, madr2A;

```

! Indirektno memorijsko !

```

madr1E IR_DAout, ldMAR;
madr1F read;
madr20 ldMBR, incMAR;
madr21 ldBhigh, MBRout;
madr22 read;
madr23 ldMBR;
madr24 ldBlow, MBRout;
madr25 Bout, ldMAR, bruncond, madr2A;

```

! Relativno !

```

madr26 ldX, PCout;
madr27 IR3out, ldY;
madr28 add, ALUout, DSout, ldMAR, bruncond, madr2A;

```

! Neposredno !

```

madr29 IR_DAout, SDout, ldBhigh, ldBlow, bruncond, madr31;

```

! Čitanje operanda za memorijska adresiranja !

```

madr2A brMOVDorPOP, madr3B;
madr2B read;
madr2C ldMBR, incMAR;
madr2D MBRout, ldBhigh;

```


madr_{2E} **read;**
 madr_{2F} **ldMBR;**
 madr₃₀ **MBRout, ldBlow;**

! Izvršavanje operacije !

madr₃₁ **bropr;**

! Kod operacije !

madr₃₂ **setCOD, bruncond, madr_{7E};**

! MOVS !

madr₃₃ **Bout, daREG, ldREG, ldX;**

madr₃₄ **trans, ldPSWALU, bruncond, madr_{7E};**

! MOVD !

madr₃₅ **brimmed, madr_{7D};**

madr₃₆ **REGout, daREG, ldBlow, ldBhigh, DSout, ldX;**

madr₃₇ **trans, ldPSWALU, bruncond, madr_{7E};**

! ADD !

madr₃₈ **REGout, daREG, DSout, ldX;**

madr₃₉ **Bout, ldY;**

madr_{3A} **add, ALUout, ldREG, daREG, ldPSWALU, DSout, bruncond, madr_{7E};**

! AND !

madr_{3B} **REGout, daREG, DSout, ldX;**

madr_{3C} **Bout, ldY;**

madr_{3D} **and, ALUout, ldREG, daREG, ldPSWALU, DSout, bruncond, madr_{7E};**

! ASR !

madr_{3E} **brimmed, madr_{7D};**

madr_{3F} **Bout, ldX;**

madr₄₀ **asr, ALUout, ldBhigh, ldBlow, ldPSWALU, bruncond, madr_{7E};**

! BNZ !

madr₄₁ **brZero, madr_{7E};**

madr₄₂ **ldX, PCout;**

madr₄₃ **ldY, IR2out;**

madr₄₄ **add, ALUout, ldPChigh, ldPClow, bruncond, madr_{7E};**

! JSR !

madr₄₅ **decSP, mxMBR, ldMBR, PCout;**

madr₄₆ **upSPout, decSP, DSout, ldMAR;**

madr₄₇ **write;**

madr₄₈ **upSPout, DSout, ldMAR;**

madr₄₉ **MBRhigh, mxMBR, ldMBR, PCout;**

madr_{4A} **write;**

! JMP !

madr_{4B} **IR_JAout, SDout, ldPChigh, ldPClow, bruncond, madr_{7E};**

! JMPIND !

madr_{4C} **brIMMEDorREGIND, madr_{7D};**

madr_{4D} **Bout, SDout, ldPChigh, ldPClow, bruncond, madr_{7E};**

! RTI !

madr_{4E} **upSPout, DSout, ldMAR, incSP;**

madr_{4F} **read;**

madr₅₀ **ldMBR;**

madr₅₁ **MBRout, ldPSW;**

! RTS !

madr₅₂ **upSPout, DSout, ldMAR, incSP;**

madr₅₃ **read;**

madr₅₄ **ldMBR, upSPout, DSout, ldMAR incSP;**

```

    madr55 MBRout, ldPChigh;
    madr56 read;
    madr57 ldMBR;
    madr58 MBRout, ldPClow, bruncond, madr7E;
! INT !
    madr59 setINT, bruncond, madr7E;
! PUSH !
    madr5A mxMBR, ldMBR, decSP, Bout;
    madr5B ldMAR, upSPout, DSout, decSP;
    madr5C write;
    madr5D ldMAR, upSPout, DSout;
    madr5E mxMBR, MBRhigh, Bout, ldMBR;
    madr5F write;
    madr60 bruncond, madr7E;
! POP !
    madr61 brimmed, madr7D;
    madr62 MARout, ldA;
    madr63 ldMAR, upSPout, DSout, incSP;
    madr64 read;
    madr65 ldMBR, ldMAR, upSPout, DSout, incSP;
    madr66 MBRout, ldBhigh;
    madr67 read;
    madr68 ldMBR, ldMAR, Aout;
    madr69 MBRout, ldBlow;
    madr6A Bout, ldX;
    madr6B trans, ldPSWALU, bruncond, madr76;
! INC !
    madr6C brimmed, madr7D;
    madr6D Bout, ldX;
    madr6E inc, ALUout, ldBhigh, ldBlow, ldPSWALU, bruncond, madr76;
! DEC !
    madr6F brimmed, madr7D;
    madr70 Bout, ldX;
    madr71 dec, ALUout, ldBhigh, ldBlow, ldPSWALU, bruncond, madr76;
! INTE !
    madr72 setI, bruncond, madr7E;
! INTD !
    madr73 resetI, bruncond, madr7E;
! TRPE !
    madr74 setT, bruncond, madr7E;
! TRPD !
    madr75 resetT, bruncond, madr7E;

! Vračanje podatka !
    madr76 brregdir, madr7C;
    madr77 Bout, ldMBR, mxMBR;
    madr78 write;
    madr79 decMAR Bout, ldMBR, mxMBR, MBRhigh;
    madr7A write;
    madr7B bruncond, madr7E;
    madr7C Bout, ldREG, fvo, bruncond, madr7E;

! Opsluživanje prekida !
    madr7D setADR;


```

```

madr7E brnotPREKID, madr00;
madr7F decSP, PCout, mxMBR, ldMBR, ldBR, intack;
madr80 upSPout, DSout, ldMAR, decSP;
madr81 write;
madr82 upSPout, DSout, ldMAR, decSP;
madr83 PCout, mxMBR, ldMBR, MBRhigh;
madr84 write;
madr85 upSPout, DSout, ldMAR;
madr86 PSWout, mxMBR, ldMBR;
madr87 write;
madr88 BRout, ldX
madr89 shl, ALUout, DSout, ldX;
madr8A IVTPout, ldY;
madr8B add, ALUout, ldMAR, DSout ;
madr8C read;
madr8D ldMBR;
madr8E MBRout, ldPChigh, incMAR;
madr8F read;
madr90 ldMBR;
madr91 MBRout, ldPClow, bruncond, madr00;

```

Struktura upravljačke jedinice je data na slici 9.



Slika 9 Struktura upravljake jedinice sa jednim tipom mikroinstrukcije

Upravljački signali operacione jedinice se generišu na sledeći način:

- $PCout = CW_2$
- $read = CW_4$
- $incSP = CW_{43}$

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na sledeći način:

- $\text{bropr} = \text{CW}_{68} \cdot \text{CW}_{69} \cdot \overline{\text{CW}_{70}} \cdot \text{CW}_{71}$
- $\text{bradr} = \text{CW}_{68} \cdot \text{CW}_{69} \cdot \text{CW}_{70} \cdot \overline{\text{CW}_{71}}$
- $\text{branch} = \text{bruncnd}$
 $+ \text{brl1} * \text{l1} + \text{brl2} * \overline{\text{l2}} + \text{brl3} * \text{l3} + \text{brnotl4} * \overline{\text{l4}} + \text{brl5} * \text{l5} +$
 $\text{brMOVDorPOP} * (\text{MOVD} + \text{POP}) + \text{brimmed} * \text{immed} + \text{brZero} * \text{Z} +$
 $\text{brIMMEDorREGIND} * (\text{immed} + \text{regind}) + \text{brREGDIR} * \text{regdir} +$
 $\text{brnotPREKID} * \overline{\text{PREKID}}$

Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- $\text{bruncnd} = \overline{\text{CW}_{68}} \cdot \overline{\text{CW}_{69}} \cdot \overline{\text{CW}_{70}} \cdot \text{CW}_{71}$
- $\text{brl1} = \overline{\text{CW}_{68}} \cdot \overline{\text{CW}_{69}} \cdot \text{CW}_{70} \cdot \overline{\text{CW}_{71}}$
- $\text{brnotl2} = \overline{\text{CW}_{68}} \cdot \overline{\text{CW}_{69}} \cdot \text{CW}_{70} \cdot \text{CW}_{71}$
- $\text{brl3} = \overline{\text{CW}_{68}} \cdot \text{CW}_{69} \cdot \overline{\text{CW}_{70}} \cdot \overline{\text{CW}_{71}}$
- $\text{brnotl4} = \overline{\text{CW}_{68}} \cdot \text{CW}_{69} \cdot \overline{\text{CW}_{70}} \cdot \text{CW}_{71}$
- $\text{brl5} = \overline{\text{CW}_{68}} \cdot \text{CW}_{69} \cdot \text{CW}_{70} \cdot \overline{\text{CW}_{71}}$
- $\text{brMOVDorPOP} = \overline{\text{CW}_{68}} \cdot \text{CW}_{69} \cdot \text{CW}_{70} \cdot \text{CW}_{71}$
- $\text{brimmed} = \text{CW}_{68} \cdot \overline{\text{CW}_{69}} \cdot \overline{\text{CW}_{70}} \cdot \overline{\text{CW}_{71}}$
- $\text{brZero} = \text{CW}_{68} \cdot \overline{\text{CW}_{69}} \cdot \overline{\text{CW}_{70}} \cdot \text{CW}_{71}$
- $\text{brIMMEDorREGIND} = \text{CW}_{68} \cdot \overline{\text{CW}_{69}} \cdot \text{CW}_{70} \cdot \overline{\text{CW}_{71}}$
- $\text{brREGDIR} = \text{CW}_{68} \cdot \overline{\text{CW}_{69}} \cdot \text{CW}_{70} \cdot \text{CW}_{71}$
- $\text{brnotPREKID} = \text{CW}_{68} \cdot \text{CW}_{69} \cdot \overline{\text{CW}_{70}} \cdot \overline{\text{CW}_{71}}$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **l1, l2, l3, l4, l5, MOVD, POP, immed, Z, immed, regind, regdir, PREKID**.

4.2.2 Mikroprogramska realizacija sa vertikalnim formatom mikroinstrukcija

U slučaju vertikalnog kodiranja upravljačkih signala operacione jedinice jedna binarna vrednost se dodeljuje određenoj kombinaciji upravljačkih signala operacione jedinice neophodnoj da se u jednom koraku realizuje jedna mikrooperacija. Vertikalno kodiranje upravljačkih signala operacione jedinice se realizuje na isti način bez obzira na to da li su oni specificirani posebnim operacionim mikroinstrukcijama ili operacionim delom mikroinstrukcije. U ovom odeljku se daje jedan mogući način kodiranja upravljačkih signala operacione jedinice i realizacija upravljačkih jedinica sa dva i jednim tipom mikroinstrukcija.

Kombinacije upravljačkih signala operacione jedinice i simboličke oznake usvojenih kodova dati su u tabeli 23. Usvojeni kodovi su simbolički označeni sa V_{xx} , pri čemu xx odgovara heksadekadnoj vrednosti usvojenog koda. Na primer, sa V_{00} je simbolički označena heksadekadna vrednost 00 ovog polja. Svakom usvojenom kodu odgovara neka kombinacija upravljačkih signala. Na primer, kodu V_{01} odgovaraju signali **resetF, PCout i ldMAR**, kodu V_{01} signal **read**, itd. Kombinacije upravljačkih signala su tako odabrane da njima mogu da se pokriju sve situacije iz sekvence upravljačkih signala po koracima (tabele 1 i 2). Iz tabele 23 se vidi da je za kodiranje kombinacija upravljačkih signala operacione jedinice potrebno 70 kodova, pa je za kodiranje polja *kombinacija upravljačkih signala* operacionih mikroinstrukcija dovoljno 7 bitova.

Tabela 23 Kombinacije upravljačkih signala operacione jedinice i simboličke oznake kodova

Kombinacija signala	Oznaka koda
/	V ₀₀
resetF, PCout, ldMAR	V ₀₁
read	V ₀₂
ldMBR, incPC	V ₀₃
MBRout, ldIR1, PCout, ldMAR	V ₀₄
MBRout, ldIR2, PCout, ldMAR	V ₀₅
MBRout, ldIR3	V ₀₆
MBRout, ldIR3, PCout, ldMAR	V ₀₇
MBRout, ldIR4	V ₀₈
REGout, ldBlow, ldBhigh, fdo	V ₀₉
REGout, DSout, ldMAR, fdo	V _{0A}
REGout, ldX, DSout, fdo	V _{0B}
IR3out, ldY	V _{0C}
add, ldMAR, DSout, ALUout	V _{0D}
IR_DAout, ldMAR	V _{0E}
ldMBR, incMAR	V _{0F}
ldBhigh, MBRout	V ₁₀
ldMBR	V ₁₁
ldBlow, MBRout	V ₁₂
Bout, ldMAR	V ₁₃
ldX, PCout	V ₁₄
IR_DAout, SDout, ldBhigh, ldBlow	V ₁₅
setCOD	V ₁₆
Bout, daREG, ldREG, ldX	V ₁₇
trans, ldPSWALU	V ₁₈
REGout, daREG, ldBlow, ldBhigh, DSout, ldX	V ₁₉
REGout, daREG, DSout, ldX	V _{1A}
Bout, ldY	V _{1B}
add, ALUout, ldREG, daREG, ldPSWALU, DSout	V _{1C}
and, ALUout, ldREG, daREG, ldPSWALU, DSout	V _{1D}
Bout, ldX	V _{1E}
asr, ALUout, ldBhigh, ldBlow, ldPSWALU	V _{1F}
ldY, IR2out	V ₂₀
add, ALUout, ldPChigh, ldPClow	V ₂₁
decSP, mxMBR, ldMBR, PCout;	V ₂₂
upSPout, decSP, DSout, ldMAR	V ₂₃
write	V ₂₄
upSPout, DSout, ldMAR	V ₂₅
MBRhigh, mxMBR, ldMBR, PCout	V ₂₆
IR_JAout, SDout, ldPChigh, ldPClow	V ₂₇
Bout, SDout, ldPChigh, ldPClow	V ₂₈
upSPout, DSout, ldMAR, incSP	V ₂₉
MBRout, ldPSW	V _{2A}
ldMBR, upSPout, DSout, ldMAR, incSP	V _{2B}
MBRout, ldPChigh	V _{2C}


MBRout, ldPClow	V _{2D}
setINT	V _{2E}
mxMBR, ldMBR, decSP, Bout	V _{2F}
ldMAR, upSPout, DSout, decSP	V ₃₀
ldMAR, upSPout, DSout	V ₃₁
mxMBR, MBRhigh, Bout, ldMBR	V ₃₂
MARout, ldA	V ₃₃
ldMBR, ldMAR, Aout	V ₃₄
inc, ALUout, ldBhigh, ldBlow, ldPSWALU	V ₃₅
dec, ALUout, ldBhigh, ldBlow, ldPSWALU	V ₃₆
setI	V ₃₇
resetI	V ₃₈
setT	V ₃₉
resetT	V _{3A}
Bout, ldMBR, mxMBR	V _{3B}
decMAR, Bout, ldMBR, mxMBR, MBRhigh	V _{3C}
Bout, ldREG, fvo	V _{3D}
setADR	V _{3E}
decSP, PCout, mxMBR, ldMBR, ldBR, intack	V _{3F}
PCout, mxMBR, ldMBR, MBRhigh	V ₄₀
PSWout, mxMBR, ldMBR	V ₄₁
BRout, ldX	V ₄₂
shl, ALUout, DSout, ldX	V ₄₃
IVTPout, ldY	V ₄₄
add, ALUout, ldMAR, DSout	V ₄₅
MBRout, ldPChigh, incMAR	V ₄₆

Kodom V₀₀ se definiše da upravljačka jedinica ne generiše ni jedan signal čime se u operacionoj jedinici ne realizacije ni jedna mikrooperacija. Kodom V₀₁ se definiše da upravljačka jedinica generiše signale **resetF**, **PCout** i **ldMAR** čime se u operacionoj jedinici realizuje mikrooperacija upisa sadržaja registra PC u registar MAR (slika 2). Kodom V₁₃ se definiše da upravljačka jedinica generiše signale **Bout** i **ldMAR** čime se u operacionoj jedinici realizacije mikrooperacija upisa sadržaja registra B u registar MAR (slika 2). Na sličan način se odgovarajućim kodovima specificiraju i sve ostale mikrooperacije upisa u registre operacione jedinice. Kodom V₂₄ se definiše da upravljačka jedinica generiše signale **write** čime se u operacionoj jedinici realizacije mikrooperacija upisa sadržaja registra MBR u memorijsku lokaciju adresiranu sadržajem registra MAR. Kodom V₂₉ se definiše da upravljačka jedinica generiše signale **add**, **ALUout**, **ldREG**, **daREG**, **ldPSWALU** i **DSout** čime se u operacionoj jedinici realizacije mikrooperacija sabiranja sadržaja registara X i Y u ALU i upis rezultata u registar naveden u instrukciji. Na sličan način se odgovarajućim kodovima specificiraju i sve ostale aritmetičke, logičke i pomeračke mikrooperacije u ALU i upis rezultata u odgovarajući registar.

U slučaju vertikalnog formata mikroinstrukcija u jednom koraku se omogućava izvršavanje samo jedne mikrooperacije. Pošto je u ovom slučaju tabela mikrooperacija obezbeđuje sve mikrooperacije iz ranije navedene sekvence upravljačkih signala nema potreba za izmenom iste (tabela 1).

Formati mikroinstrukcija su dati na slici 10. Polja *h*, *cc* i *ba* imaju isto značenje kao i u slučaju upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem

upravljačkih signala operacione jedinice (slika 3), pri čemu su i kodovi polja *cc* za безусловne, uslovne i višestruke uslovne skokove isti (tabele 14, 15 i 16). Razlika je samo u poljima *z* i *v* operacionih mikroinstrukcija. U slučaju horizontalnog kodiranja upravljačkih signala operacione jedinice poseban bit polja *z* je dodeljen svakom signalu operacione jedinice, dok su u slučaju vertikalnog kodiranja upravljačkih signala operacione jedinice u polju *v* pojavljuju kodovi koji određuju kombinacije aktivnih vrednosti upravljačkih signala operacione jedinice neophodnih da se u jednom koraku realizuje jedna mikrooperacija. Kodovi polja *v* su dati u tabeli 23.



Slika 10 Formati operacionih i upravljačkih mikroinstrukcija za vertikalno kodiranje upravljačkih signala

U slučaju razmatrane operacione jedinice sa dve interne magistrale formati operacione i upravljačke mikroinstrukcije su dati na slikama 11 i 12. Format operacione mikroinstrukcije je dat na slici 4. Polje *h* je 0. Format upravljačke mikroinstrukcije je dat na slici 5. Polje *h* je 1.

0	1	2	3	4	5	6	7
0	<i>v</i>						

8	9	10	11	12	13	14	15
/	/	/	/	/	/	/	/

Slika 11 Operaciona mikroinstrukcija

0	1	2	3	4	5	6	7
1	/	/	/	<i>cc</i>			

8	9	10	11	12	13	14	15
<i>ba</i>							

Slika 12 Upravljačka mikroinstrukcija

Mikroprogram se formira tako što se za svaki korak u sekvenci upravljačkih signala po koracima za upravljačku jedinicu sa vertikalnim formatom mikroinstrukcija (tabela 1) formira jedna mikroinstrukcija i to operaciona ili upravljačka.

Kod formiranja operacionih mikroinstrukcija polazi se od sekvence upravljačkih signala po koracima za upravljačku jedinicu sa vertikalnim formatom mikroinstrukcija i traže koraci u kojima se javljaju upravljački signali operacione jedinice. Za svaki takav korak formira se jedna operaciona mikroinstrukcija koja, saglasno kombinaciji upravljačkih signala operacione jedinice koja se javlja u datom koraku i tabeli 23, dobija odgovarajuću vrednost za polje *kombinacija upravljačkih signala*. Na primer, za korake $step_{00}$, $step_{01}$ i $step_{03}$

$step_{00}$ **resetF, PCout, ldMAR;**

$step_{01}$ **read;**

step₀₂ **ldMBR, incPC;**
formiraju se tri operacione mikroinstrukcije

madr₀₀ V₀₁; **! ldMAR !**

madr₀₁ V₀₂; **! incPC !**

madr₀₂ V₀₃; **! ldMBR !**

sa vrednostima polja *kombinacija upravljačkih signala* V₀₁, V₀₂ i V₀₃, respektivno.

Kod formiranja upravljačkih mikroinstrukcija primenjuje se identičan postupak kao i u slučaju upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem upravljačkih signala operacione jedinice.

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela 1) formiran mikroprogram (tabela 24). On ima sledeću formu:

- na levoj strani se nalaze adrese mikroinstrukcija u mikroprogramskoj memoriji u heksadekadnom obliku,
- u sredini su ili operacione mikroinstrukcije, predstavljene simboličkim oznaka polja v za kombinacije upravljačkih signala operacione jedinice, ili upravljačke mikroinstrukcije, predstavljene nizom simboličkih oznaka signala za tip mikroinstrukcije cnt, bezuslovne, uslovne i višestruke uslovne skokove koji treba da budu aktivni i adresu skoka razdvojenih zapetama,
- dok komentar, u koracima gde se to radi lakšeg razumevanja smatralo korisnim, uvek počinje usklikom (!) i proteže se do sledećeg uskliknika (!).

Tabela 24 Mikroprogram

! Čitanje instrukcije !

madr ₀₀ V ₀₁ ;	! resetF, PCout, ldMAR !
madr ₀₁ V ₀₂ ;	! read !
madr ₀₂ V ₀₃ ;	! ldMBR, incPC !
madr ₀₃ V ₀₄ ;	! MBRout, ldIR1, PCout, ldMAR !
madr ₀₄ cnt, brl1, madr_{0E}	
madr ₀₅ cnt, brnotl2, madr_{3B}	
madr ₀₆ V ₀₂ ;	! read !
madr ₀₇ V ₀₃ ;	! ldMBR, incPC !
madr ₀₈ V ₀₅ ;	! MBRout, ldIR2, PCout, ldMAR !
madr ₀₉ cnt, brl3, madr_{3B}	
madr _{0A} V ₀₂ ;	! read !
madr _{0B} V ₀₃ ;	! ldMBR, incPC !
madr _{0C} V ₀₆ ;	! MBRout, ldIR3 !
madr _{0D} cnt, bruncond, madr_{3B};	
madr _{0E} V ₀₂ ;	! read !
madr _{0F} V ₀₃ ;	! ldMBR, incPC !
madr ₁₀ V ₀₅ ;	! MBRout, ldIR2, PCout, ldMAR !
madr ₁₁ cnt, brnotl4, madr₁₉;	
madr ₁₂ V ₀₂ ;	! read !
madr ₁₃ V ₀₃ ;	! ldMBR, incPC !
madr ₁₄ V ₀₇ ;	! MBRout, ldIR3, PCout, ldMAR !
madr ₁₅ cnt, brl5, madr₁₉;	
madr ₁₆ V ₀₂ ;	! read !
madr ₁₇ V ₀₃ ;	! ldMBR, incPC !
madr ₁₈ V ₀₈ ;	! MBRout, ldIR4 !

! Formiranje adrese i čitanje operanda !

madr₁₉ **cnt, bradr;**

madr_{1A} **cnt, bruncond, madr_{9A};**

! Direktno registarsko !

madr_{1B} V₀₉;

madr_{1C} **cnt, bruncond, madr_{3B};**

! Indirektno registarsko !

madr_{1D} V_{0A};

madr_{1E} **cnt, bruncond, madr₃₄;**

! Indirektno registarsko sa pomerajem !

madr_{1F} V_{0B};

madr₂₀ V_{0C};

madr₂₁ V_{0D};

madr₂₂ **cnt, bruncond, madr₃₄;**

! Direktno memorijsko !

madr₂₃ V_{0E};

madr₂₄ **cnt, bruncond, madr₃₄;**

! Indirektno memorijsko !

madr₂₅ V_{0E};

madr₂₆ V₀₂;

madr₂₇ V_{0F};

madr₂₈ V₁₀;

madr₂₉ V₀₂;

madr_{2A} V₁₁;

madr_{2B} V₁₂;

madr_{2C} V₁₃;

madr_{2D} **cnt, bruncond, madr₃₄;**

! Relativno !

madr_{2E} V₁₄;

madr_{2F} V_{0C};

madr₃₀ V_{0D};

madr₃₁ **cnt, bruncond, madr₃₄;**

! Neposredno !

madr₃₂ V₁₅;

madr₃₃ **cnt, bruncond, madr_{3B};**

! Čitanje operanda za memorijska adresiranja !

madr₃₄ **cnt, brMOVDorPOP, madr_{3B};**

madr₃₅ V₀₂;

madr₃₆ V_{0F};

madr₃₇ V₁₀;

madr₃₈ V₀₂;

madr₃₉ V₁₁;

madr_{3A} V₁₂;

! Izvršavanje operacije !

madr_{3B} **cnt, bropr;**

madr_{3C} V₁₆;

madr_{3D} **cnt, bruncond, madr_{9B};**

! MOVS !

madr_{3E} V₁₇;

madr_{3F} V₁₈;

madr₄₀ **cnt, bruncond, madr_{9B};**

! REGout, ldBlow, ldBhigh, fdo !

! REGout, DSout, ldMAR, fdo !

! REGout, ldX, DSout, fdo !

! IR3out, ldY !

! add, ldMAR, DSout, ALUout !

! IR_DAout, ldMAR !

! IR_DAout, ldMAR !

! read !

! ldMBR, incMAR !

! ldBhigh, MBRout !

! read !

! ldMBR !

! ldBlow, MBRout !

! Bout, ldMAR !

! ldX, PCout !

! IR3out, ldY !

! add, ALUout, DSout, ldMAR !

! IR_DAout, SDout, ldBhigh, ldBlow !

! read !

! ldMBR, incMAR !

! MBRout, ldBhigh !

! read !

! ldMBR !

! MBRout, ldBlow !

! setCOD !

! Bout, daREG, ldREG, ldX !

! trans, ldPSWALU !

! MOVD !		
madr ₄₁	cnt, brimmed, madr_{9A};	
madr ₄₂	V ₁₉ ;	! REGout, daREG, ldBlow, ldBhigh, DSout, ldX !
madr ₄₃	V ₁₈ ;	! trans, ldPSWALU !
madr ₄₄	cnt, bruncond, madr₉₂;	
! ADD !		
madr ₄₅	V _{1A} ;	! REGout, daREG, DSout, ldX !
madr ₄₆	V _{1B} ;	! Bout, ldY !
madr ₄₇	V _{1C} ;	! add, ALUout, ldREG, daREG, ldPSWALU, DSout !
madr ₄₈	cnt, bruncond, madr_{9B};	
! AND !		
madr ₄₉	V _{1A} ;	! REGout, daREG, DSout, ldX !
madr _{4A}	V _{1B} ;	! Bout, ldY !
madr _{4B}	V _{1D} ;	! and, ALUout, ldREG, daREG, ldPSWALU, DSout !
madr _{4C}	cnt, bruncond, madr_{9B};	
! ASR !		
madr _{4D}	cnt, brimmed, madr_{9A};	
madr _{4E}	V _{1E} ;	! Bout, ldX !
madr _{4F}	V _{1F} ;	! asr, ALUout, ldBhigh, ldBlow, ldPSWALU !
madr ₅₀	cnt, bruncond, madr₉₂;	
! BNZ!		
madr ₅₁	cnt, brZero, madr_{9B};	
madr ₅₂	V ₁₄ ;	! ldX, PCout !
madr ₅₃	V ₂₀ ;	! ldY, IR2out !
madr ₅₄	V ₂₁ ;	! add, ALUout, ldPChigh, ldPClow !
madr ₅₅	cnt, bruncond, madr_{9B};	
! JSR !		
madr ₅₆	V ₂₂ ;	! decSP, mxMBR, ldMBR, PCout !
madr ₅₇	V ₂₃ ;	! upSPout, decSP, DSout, ldMAR !
madr ₅₈	V ₂₄	! write !
madr ₅₉	V ₂₅ ;	! upSPout, DSout, ldMAR !
madr _{5A}	V ₂₆ ;	! MBRhigh, mxMBR, ldMBR, PCout !
madr _{5B}	V ₂₄ ;	! write !
! JMP !		
madr _{5C}	V ₂₇ ;	! IR_JAout, SDout, ldPChigh, ldPClow !
madr _{5D}	cnt, bruncond, madr_{9B};	
! JMPIND !		
madr _{5E}	cnt, brIMMEDorREGIND, madr_{9A};	
madr _{5F}	V ₂₈ ;	! Bout, SDout, ldPChigh, ldPClow !
madr ₆₀	cnt, bruncond, madr_{9B};	
! RTI !		
madr ₆₁	V ₂₉ ;	! upSPout, DSout, ldMAR, incSP !
madr ₆₂	V ₀₂ ;	! read !
madr ₆₃	V ₁₁ ;	! ldMBR !
madr ₆₄	V _{2A} ;	! MBRout, ldPSW !
! RTS !		
madr ₆₅	V ₂₉ ;	! upSPout, DSout, ldMAR, incSP !
madr ₆₆	V ₀₂ ;	! read !
madr ₆₇	V _{2B} ;	! ldMBR, upSPout, DSout, ldMAR incSP !
madr ₆₈	V _{2C} ;	! MBRout, ldPChigh !
madr ₆₉	V ₀₂ ;	! read !
madr _{6A}	V ₁₁ ;	! ldMBR !
madr _{6B}	V _{2D} ;	! MBRout, ldPClow !
madr _{6C}	cnt, bruncond, madr_{9B};	
! INT !		

madr_{6D} V_{2E}; **! setINT !**
 madr_{6E} **cnt, bruncond, madr_{9B};**
! PUSH !
 madr_{6F} V_{2F};
 madr₇₀ V₃₀;
 madr₇₁ V₂₄;
 madr₇₂ V₃₁;
 madr₇₃ V₃₂;
 madr₇₄ V₂₄;
 madr₇₅ **cnt, bruncond, madr_{9B};**
! POP !
 madr₇₆ **cnt, brimmed, madr_{9A};**
 madr₇₇ V₃₃;
 madr₇₈ V₂₉;
 madr₇₉ V₀₂;
 madr_{7A} V_{2b};
 madr_{7B} V₁₀;
 madr_{7C} V₃₀;
 madr_{7D} V₃₄;
 madr_{7E} V₁₂;
 madr_{7F} V_{1E};
 madr₈₀ V₁₈;
 madr₈₁ **cnt, bruncond, madr₉₂;**
! INC !
 madr₈₂ **cnt, brimmed, madr_{9A};**
 madr₈₃ V_{1E};
 madr₈₄ V₃₅;
 madr₈₅ **cnt, bruncond, madr₉₂;**
! DEC !
 madr₈₆ **cnt, brimmed, madr_{9A};**
 madr₈₇ V_{1E};
 madr₈₈ V₃₆;
 madr₈₉ **cnt, bruncond, madr₉₂;**
! INTE !
 madr_{8A} V₃₇;
 madr_{8B} **cnt, bruncond, madr_{9B};**
! INTD !
 madr_{8C} V₃₈;
 madr_{8D} **cnt, bruncond, madr_{9B};**
! TRPE !
 madr_{8E} V₃₉;
 madr_{8F} **cnt, bruncond, madr_{9B};**
! TRPD !
 madr₉₀ V_{3A};
 madr₉₁ **cnt, bruncond, madr_{9B};**
! Vraćanje podatka !
 madr₉₂ **cnt, brregdir, madr₉₈;**
 madr₉₃ V_{3B};
 madr₉₄ V₂₄;
 madr₉₅ V_{3C};
 madr₉₆ V₂₄;
 madr₉₇ **cnt, bruncond, madr_{9B};**
 madr₉₈ V_{3D};
 madr₉₉ **cnt, bruncond, madr_{9B};**

! mxMBR, ldMBR, decSP, Bout !
! ldMAR, upSPout, DSout, decSP !
! write !
! ldMAR, upSPout, DSout !
! mxMBR, MBRhigh, Bout, ldMBR !
! write !

! MARout, ldA !
! ldMAR, upSPout, DSout, incSP !
! read !
! ldMBR, ldMAR, upSPout, DSout, incSP !
! MBRout, ldBhigh !
! read !
! ldMBR, ldMAR, Aout !
! MBRout, ldBlow !
! Bout, ldX !
! trans, ldPSWALU !

! Bout, ldX !
! inc, ALUout, ldBhigh, ldBlow, ldPSWALU !

! Bout, ldX !
! dec, ALUout, ldBhigh, ldBlow, ldPSWALU !

! setI !

! resetI !

! setT !

! resetT !

! Bout, ldMBR, mxMBR !
! write !
! decMAR, Bout, ldMBR, mxMBR, MBRhigh !
! write !

! Bout, ldREG, fvo !

! Opsluživanje prekida !


madr _{9A} V _{3E} ;	! setADR !
madr _{9B} cnt, brnotPREKID, madr₀₀ ;	
madr _{9C} V _{3F} ;	! decSP, PCout, mxMBR, ldMBR, ldBR, intack !
madr _{9D} V ₃₀ ;	! upSPout, DSout, ldMAR, decSP !
madr _{9E} V ₂₄ ;	! write !
madr _{9F} V ₃₀ ;	! upSPout, DSout, ldMAR, decSP !
madr _{A0} V ₄₀ ;	! PCout, mxMBR, ldMBR, MBRhigh !
madr _{A1} V ₂₄ ;	! write !
madr _{A2} V ₂₅ ;	! upSPout, DSout, ldMAR !
madr _{A3} V ₄₁ ;	! PSWout, mxMBR, ldMBR !
madr _{A4} V ₂₄ ;	! write !
madr _{A5} V ₄₂ ;	! BRout, ldX !
madr _{A6} V ₄₃ ;	! shl, ALUout, DSout, ldX !
madr _{A7} V ₄₄ ;	! IVTPout, ldY !
madr _{A8} V ₄₅ ;	! add, ALUout, ldMAR, DSout !
madr _{A9} V ₀₂ ;	! read !
madr _{AA} V ₁₁ ;	! ldMBR !
madr _{AB} V ₄₆ ;	! MBRout, ldPChigh, incMAR !
madr _{AC} V ₀₂ ;	! read !
madr _{AD} V ₁₁ ;	! ldMBR !
madr _{AE} V _{2D} ;	! MBRout, ldPClow !
madr _{AF} cnt, bruncond, madr₀₀ ;	

Struktura upravljačke jedinice je slična strukturi upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem upravljačkih signala operacione jedinice i data je na slici 13. Mikroprogramski brojač se na isti način inkrementira i u mikroprogramski brojač se na isti način upisuje nova vrednost, pri čemu mikroprogramski brojač koraka prolazi kroz veći broj stanja. Druge su jedino vrednosti koje generišu kombinacione mreže KMOPR i KMADR i vrednosti $CW_{k+1...k+n}$ koje se upisuju iz upravljačke mikroinstrukcije. Kombinaciona mreža KMOPR generiše vrednosti 3E, 41, ..., 90 pri aktivnim vrednostima signala **MOVS**, **MOVD**, ..., **TRPD**, respektivno. Kombinaciona mreža KMADR generiše vrednosti 1B, 1D, ..., 32 pri aktivnim vrednostima signala **dirreg**, **indreg**, ..., **immed**, respektivno.

Upravljački signali operacione jedinice se generišu ukoliko je $CW_0 = 0$, jer se tada u prihvatnom registru mikroinstrukcije $CW_{0...k+n}$ nalazi operaciona mikroinstrukcija. Najpre se dekodovanjem na osnovu signala $CW_{0...7}$ generišu signali kombinacija upravljačkih signala V_{00} do V_{46} . (tabela 23) i to:

- $V_{00} = \overline{CW_0} \cdot \overline{CW_1} \cdot \overline{CW_2} \cdot \overline{CW_3} \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot \overline{CW_7}$
- $V_{01} = \overline{CW_0} \cdot \overline{CW_1} \cdot \overline{CW_2} \cdot \overline{CW_3} \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot CW_7$
- $V_{02} = \overline{CW_0} \cdot \overline{CW_1} \cdot \overline{CW_2} \cdot \overline{CW_3} \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot CW_6 \cdot \overline{CW_7}$ itd.

Potom, se za svaki upravljački signal operacione jedinice posmatra u kojim kombinacijama upravljačkih signala se signal pojavljuje (tabela 23), pa se dati signal dobija kao njihova unija.



Slika 13 Struktura upravljačke jedinice mikroprogramske realizacije sa dva tipa mikroinstrukcija i vertikalnim formatom mikroinstrukcija

Upravljački signali operacione jedinice se generišu na sledeći način:

- $\text{IdMAR} = V_{01} + V_{04} + V_{05} + V_{07} + V_{0A} + V_{0D} + V_{0E} + V_{13} + V_{23} + V_{25} + V_{29} + V_{2B} + V_{30} + V_{31} + V_{34} + V_{45}$
- $\text{mxMBR} = V_{22} + V_{26} + V_{2F} + V_{32} + V_{3B} + V_{3C} + V_{3F} + V_{40} + V_{41}$

- **write** = V_{24}

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na identičan način kao i u slučaju upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem upravljačkih signala operacione jedinice, jer je format upravljačkih mikroinstrukcija identičan, i to:

- **bropr** = $CW_0 \cdot CW_4 \cdot CW_5 \cdot \overline{CW_6} \cdot CW_7$
- **bradr** = $CW_0 \cdot CW_4 \cdot CW_5 \cdot CW_6 \cdot \overline{CW_7}$
- **branch** = **branch** = **bruncnd**
 $+ brl1 \cdot I1 + brl2 \cdot \overline{I2} + brl3 \cdot I3 + brnotl4 \cdot \overline{I4} + brl5 \cdot I5 +$
 $brMOVDorPOP \cdot (MOVD + POP) + brimmed \cdot immed + brZero \cdot Z +$
 $brIMMEDorREGIND \cdot (immed + regind) + brREGDIR \cdot regdir +$
 $brnotPREKID \cdot \overline{PREKID}$

Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- **bruncond** = $CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot CW_7$
- **brl1** = $CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot CW_6 \cdot \overline{CW_7}$
- **brnotl2** = $CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot CW_6 \cdot CW_7$
- **brl3** = $CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot \overline{CW_7}$
- **brnotl4** = $CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot CW_7$
- **brl5** = $CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot CW_6 \cdot \overline{CW_7}$
- **brMOVDorPOP** = $CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot CW_6 \cdot CW_7$
- **brimmed** = $CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot \overline{CW_7}$
- **brZero** = $CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot CW_7$
- **brIMMEDorREGIND** = $CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot CW_6 \cdot \overline{CW_7}$
- **brREGDIR** = $CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot CW_6 \cdot CW_7$
- **brnotPREKID** = $CW_0 \cdot CW_4 \cdot CW_5 \cdot \overline{CW_6} \cdot \overline{CW_7}$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **I1**, **I2**, **I3**, **I4**, **I5**, **MOVD**, **POP**, **immed**, **Z**, **immed**, **regind**, **regdir**, **PREKID**.

4.2.3 Mikroprogramska realizacija sa mešovitim formatom mikroinstrukcija

U slučaju mešovitog kodiranja upravljačkih signala operacione jedinice postoji više grupa signala, pri čemu je unutar grupe binarno kodiranje signala. Time su kombinovani pozitivni efekti horizontalnog i vertikalnog kodiranja. Na nivou grupa je horizontalno, a unutar grupe vertikalno kodiranje. Prilikom određivanja broja grupa i raspoređivanja signala po grupama treba omogućiti da se svi signali koji se u sekvenci upravljačkih signala po koracima javljaju u istom koraku mogu da pojave u istom koraku. Mešovito kodiranje upravljačkih signala operacione jedinice se realizuje na isti način bez obzira na to da li su oni specificirani posebnim operacionim mikroinstrukcijama ili operacionim delom mikroinstrukcije. U ovom odeljku se daje jedan mogući način kodiranja upravljačkih signala operacione jedinice i realizacija upravljačkih jedinica sa dva i jednim tipom mikroinstrukcija.

Usvojeno kodiranje upravljačkih signala operacione jedinice je dato u tabeli 25. Upravljački signali operacione jedinice kojih ima 62 grupisani su u osam polja označena sa M1, M2, M3, M4, M5, M6, M7 i M8. Vrednost 0 svih polja se koristi za specificiranje da ni jedan od signala iz date grupe ne treba da bude aktivan. Polja M1, M2, M3, M4, M5, M6 i M7 se koriste za kodiranje po sedam signala, pa je njihova dužina po 3 bita. Polja M8 se koristi za kodiranje trinaest signala, pa je njegova dužina četiri bita. Kombinacije upravljačkih signala su tako odabrane da njima mogu da se pokriju sve situacije iz sekvence upravljačkih signala po koracima (tabele 1 i 2). Ukupan broj bitova potrebnih za kodiranje kombinacija upravljačkih signala operacione jedinice je 21. U odnosu na horizontalan način kodiranja upravljačkih signala operacione jedinice potreban je dvostuko manji broj bitova, uz isti ukupan broj koraka.

Tabela 25 Kodiranje upravljačkih signala operacione jedinice i simboličke oznake kodova

polje M1		polje M2		polje M3		polje M4	
M1 ₀	–	M2 ₀	–	M3 ₀	–	M4 ₀	–
M1 ₁	resetF	M2 ₁	MARout	M3 ₁	ldMAR	M4 ₁	REGout
M1 ₂	read	M2 ₂	ALUout	M3 ₂	ldBlow	M4 ₂	IR_DAout
M1 ₃	write	M2 ₃	PCout	M3 ₃	ldA	M4 ₃	IR_JAout
M1 ₄	MBRout	M2 ₄	Aout	M3 ₄	incMAR	M4 ₄	upSPout
M1 ₅	ldMBR	M2 ₅	incPC	M3 ₅	mxMBR	M4 ₅	ldREG
M1 ₆	daREG	M2 ₆	decMAR	M3 ₆	fvo	M4 ₆	MBRhigh
M1 ₇	setT	M2 ₇	fdo	M3 ₇	resetT	M4 ₇	ldBR


polje M5		polje M6		polje M7	
M5 ₀	–	M6 ₀	–	M7 ₀	–
M5 ₁	ldIR1	M6 ₁	Bout	M7 ₁	ldX
M5 ₂	ldIR2	M6 ₂	PSWout	M7 ₂	ldY
M5 ₃	ldIR3	M6 ₃	BRout	M7 ₃	ldPSW
M5 ₄	ldIR4	M6 ₄	IVTPout	M7 ₄	ldPSWALU
M5 ₅	IR2out	M6 ₅	DSout	M7 ₅	ldPChigh
M5 ₆	IR3out	M6 ₆	SDout	M7 ₆	incSP
M5 ₇	ldBhigh	M6 ₇	intack	M7 ₇	decSP

polje M8	
M8 ₀	–
M8 ₁	ldPClow
M8 ₂	add
M8 ₃	and
M8 ₄	asr
M8 ₅	inc
M8 ₆	dec

M8 ₇	shl
M8 ₈	trans
M8 ₉	setCOD
M8 _A	setINT
M8 _B	setADR
M8 _C	setI
M8 _D	resetI
M8 _E	/
M8 _F	/

Kodom M1₁ se definiše da je vrednost polja M1 jedan i da je, iz grupe signala resetF, read, write, MBRout, ldMBR, daREG, i setT koji mogu da se specificiraju poljem M1, signal resetF aktivan a ostali su neaktivni. Na sličan način se označavaju i vrednosti preostalih polja i time određuje po jedan signal iz svih preostalih grupa koji može da bude aktivan sa signalom resetF iz grupe M1. Ukoliko za neke od grupa ni jedan od signala iz date grupe signala ne treba da bude aktivan, vrednost polja date grupe treba da bude nula.

U slučaju realizacije upravljačke jedinice sa dva tipa mikroinstrukcija i mešovitim kodiranjem upravljačkih signala operacione jedinice, formati mikroinstrukcija su dati na slici 14. Polja *h*, *cc* i *ba* imaju isto značenje kao i u slučaju upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem upravljačkih signala operacione jedinice (slika 3), pri čemu su i kodovi polja *cc* za безусловne, uslovne i višestruke uslovne skokove isti (tabele 14, 15 i 16). Razlika je samo u poljima *z* operacionih mikroinstrukcija. U slučaju horizontalnog kodiranja upravljačkih signala operacione jedinice poseban bit polja *z* je dodeljen svakom signalu operacione jedinice, dok je u slučaju mešovitog kodiranja upravljačkih signala operacione jedinice polje *z* dužine *g* bita podeljeno na onoliko potpolja M1, M2, M3 itd. dužine *p*, *q*, *r* itd. bita, koliko ima grupa upravljačkih signala operacione jedinice. Binarnim vrednostima potpolja kodiraju se signali iz svake od grupa signala.



Slika 14 Formati operacionih i upravljačkih mikroinstrukcija za mešovito kodiranje upravljačkih signala

U slučaju razmatrane operacione jedinice sa direktnim vezama formati operacione i upravljačke mikroinstrukcije su dati na slikama 15 i 16. Format operacione mikroinstrukcije je dat na slici 15. Polje *h* je 0. Format upravljačke mikroinstrukcije je dat na slici 16. Polje *h* je 1.

0	1	2	3	4	5	6	7
0	M1	M1	M1	M2	M2	M2	M3

8	9	10	11	12	13	14	15
M3	M3	M4	M4	M4	M5	M5	M5

16	17	18	19	20	21	22	23
M6	M6	M6	M7	M7	M7	M8	M8

24	25	26	27	28	29	30	31
M8	M8	/	/	/	/	/	/

Slika 15 Operaciona mikroinstrukcija

0	1	2	3	4	5	6	7
1	/	/	/	<i>cc</i>			

8	9	10	11	12	13	14	15
<i>ba</i>							

16	17	18	19	20	21	22	23
/	/	/	/	/	/	/	/

24	25	26	27	28	29	30	31
/	/	/	/	/	/	/	/

Slika 16 Upravljačka mikroinstrukcija

Mikroprogram se formira tako što se za svaki korak u sekvenci upravljačkih signala po koracima (tabela 1) formira jedna mikroinstrukcija i to operaciona ili upravljačka.

Kod formiranja operacionih mikroinstrukcija polazi se od sekvence upravljačkih signala po koracima (tabela 1) i traže koraci u kojima se javljaju upravljački signali operacione jedinice. Za svaki takav korak formira se jedna operaciona mikroinstrukcija tako što se, saglasno kombinaciji upravljačkih signala operacione jedinice koja se javlja u datom koraku i načinu njihovog kodiranja potpoljima M1 do M8 (tabela 25), formiraju vrednosti potpolja M1 do M8. Na primer, za korake $step_{00}$, $step_{01}$ i $step_{02}$

$step_{00}$ **resetF, PCout, ldMAR;**

$step_{01}$ **read;**

$step_{02}$ **ldMBR, incPC;**

formiraju se tri operacione mikroinstrukcije

$madr_{00}$ M1₁, M2₃, M3₁; **! resetF, PCout, ldMAR!**

$madr_{01}$ M1₂; **! read !**

$madr_{02}$ M1₅, M2₅; **! ldMBR, incPC !**

gde u mikroinstrukciji sa adrese 00 potpolja M1, M2 i M3 imaju vrednosti 1, 3 i 1, respektivno, a sva ostala potpolja vrednost 0, u mikroinstrukciji sa adrese 01 potpolje M1 ima vrednosti 2, a sva ostala potpolja vrednost 0, u mikroinstrukciji sa adrese 02 potpolja M1 i M2 imaju vrednosti 5, a sva ostala potpolja vrednost 0, itd.

Kod formiranja upravljačkih mikroinstrukcija primenjuje se identičan postupak kao i u slučaju upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem upravljačkih signala operacione jedinice.

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela 1), formiran mikroprogram (tabela 26). On ima sledeću formu:

- na levoj strani se nalaze adrese mikroinstrukcija u mikroprogramskoj memoriji u heksadekadnom obliku,
- u sredini su ili operacione mikroinstrukcije, predstavljene simboličkim oznaka polja M1 do M8 za kombinacije upravljačkih signala operacione jedinice, ili upravljačke mikroinstrukcije, predstavljene nizom simboličkih oznaka signala za tip mikroinstrukcije cnt, безусловne, uslovne i višestruke uslovne skokove koji treba da budu aktivni i adresu skoka razdvojenih zapetama,
- dok komentar, u koracima gde se to radi lakšeg razumevanja smatralo korisnim, uvek počinje usklikom (!) i proteže se do sledećeg uskliknika (!).

Tabela 26 Mikroprogram

! Čitanje instrukcije !

madr ₀₀	M1 ₁ , M2 ₃ , M3 ₁ ;	! resetF, PCout, ldMAR !
madr ₀₁	M1 ₂ ;	! read !
madr ₀₂	M1 ₅ , M2 ₅ ;	! ldMBR, incPC !
madr ₀₃	M1 ₄ , M5 ₁ , M2 ₃ , M3 ₁ ;	! MBRout, ldIR1, PCout, ldMAR !
madr ₀₄	cnt, brl1, madr_{0E}	
madr ₀₅	cnt, brnotl2, madr_{3B}	
madr ₀₆	M1 ₂ ;	! read !
madr ₀₇	M1 ₅ , M2 ₅	! ldMBR, incPC !
madr ₀₈	M1 ₄ , M5 ₂ , M2 ₃ , M3 ₁ ;	! MBRout, ldIR2, PCout, ldMAR !
madr ₀₉	cnt, brl3, madr_{3B}	
madr _{0A}	M1 ₂ ;	! read !
madr _{0B}	M1 ₅ , M2 ₅ ;	! ldMBR, incPC !
madr _{0C}	M1 ₄ , M5 ₃ ;	! MBRout, ldIR3 !
madr _{0D}	cnt, bruncond, madr_{3B};	
madr _{0E}	M1 ₂ ;	! read !
madr _{0F}	M1 ₅ , M2 ₅ ;	! ldMBR, incPC !
madr ₁₀	M1 ₄ , M5 ₂ , M2 ₃ , M3 ₁ ;	! MBRout, ldIR2, PCout, ldMAR !
madr ₁₁	cnt, brnotl4, madr₁₉;	
madr ₁₂	M1 ₂ ;	! read !
madr ₁₃	M1 ₅ , M2 ₅ ;	! ldMBR, incPC !
madr ₁₄	M1 ₄ , M5 ₃ , M2 ₃ , M3 ₁ ;	! MBRout, ldIR3, PCout, ldMAR !
madr ₁₅	cnt, brl5, madr₁₉;	
madr ₁₆	M1 ₂ ;	! read !
madr ₁₇	M1 ₅ , M2 ₅ ;	! ldMBR, incPC !
madr ₁₈	M1 ₄ , M5 ₄ ;	! MBRout, ldIR4 !

! Formiranje adrese i čitanje operanda !

madr₁₉ **cnt, bradr;**
madr_{1A} **cnt, bruncond, madr_{9A};**

! Direktno registarsko !

madr_{1B} M4₁, M3₂, M5₇, M2₇; **! REGout, ldBlow, ldBhigh, fdo !** || madr_{1C} | **cnt, bruncond, madr_{3B};** | |

! Indirektno registarsko !

madr_{1D} M4₁, M6₅, M3₁, M2₇; **! REGout, DSout, ldMAR, fdo !** || madr_{1E} | **cnt, bruncond, madr₃₄;** | |

! Indirektno registarsko sa pomerajem !

madr_{1F} M4₁, M7₁, M6₅, M2₇; **! REGout, ldX, DSout, fdo !** || madr₂₀ | M5₆, M7₂; | **! IR3out, ldY !** |

madr ₂₁	M8 ₂ , M3 ₁ , M6 ₅ , M2 ₂ ;	! add, ldMAR, DSout, ALUout !
madr ₂₂	cnt, bruncond, madr ₃₄ ;	
! Direktno memorijsko !		
madr ₂₃	M4 ₂ , M3 ₁ ;	! IR_Daout, ldMAR !
madr ₂₄	cnt, bruncond, madr ₃₄ ;	
! Indirektno memorijsko !		
madr ₂₅	M4 ₂ , M3 ₁ ;	! IR_Daout, ldMAR !
madr ₂₆	M1 ₂ ;	! read !
madr ₂₇	M1 ₅ , M3 ₄ ;	! ldMBR, incMAR !
madr ₂₈	M5 ₇ , M1 ₄ ;	! ldBhigh, MBRout !
madr ₂₉	M1 ₂ ;	! read !
madr _{2A}	M1 ₅ ;	! ldMBR !
madr _{2B}	M3 ₂ , M1 ₄ ;	! ldBlow, MBRout !
madr _{2C}	M6 ₁ , M3 ₁ ;	! Bout, ldMAR !
madr _{2D}	cnt, bruncond, madr ₃₄ ;	
! Relativno !		
madr _{2E}	M7 ₁ , M2 ₃ ;	! ldX, PCout !
madr _{2F}	M5 ₆ , M7 ₂ ;	! IR3out, ldY !
madr ₃₀	M8 ₂ , M2 ₂ , M6 ₅ , M3 ₁ ;	! add, ALUout, DSout, ldMAR !
madr ₃₁	cnt, bruncond, madr ₃₄ ;	
! Neposredno !		
madr ₃₂	M4 ₂ , M6 ₆ , M5 ₇ , M3 ₂ ;	! IR_Daout, SDout, ldBhigh, ldBlow !
madr ₃₃	cnt, bruncond, madr _{3B} ;	
! Čitanje operanda za memorijska adresiranja !		
madr ₃₄	cnt, brMOVDorPOP, madr _{3B} ;	
madr ₃₅	M1 ₂ ;	! read !
madr ₃₆	M1 ₅ , M3 ₄ ;	! ldMBR, incMAR !
madr ₃₇	M1 ₄ , M5 ₇ ;	! MBRout, ldBhigh !
madr ₃₈	M1 ₂ ;	! read !
madr ₃₉	M1 ₅ ;	! ldMBR !
madr _{3A}	M1 ₄ , M3 ₂ ;	! MBRout, ldBlow !
! Izvršavanje operacije !		
madr _{3B}	cnt, bropr;	
madr _{3C}	M8 ₉ ;	! setCOD !
madr _{3D}	cnt, bruncond, madr _{9B} ;	
! MOVS !		
madr _{3E}	M6 ₁ , M1 ₆ , M4 ₅ , M7 ₁ ;	! Bout, daREG, ldREG, ldX !
madr _{3F}	M8 ₈ , M7 ₄ ;	! trans, ldPSWALU !
madr ₄₀	cnt, bruncond, madr _{9B} ;	
! MOVD !		
madr ₄₁	cnt, brimmed, madr _{9A} ;	
madr ₄₂	M4 ₁ , M1 ₆ , M3 ₂ , M5 ₇ , M6 ₅ , M7 ₁ ;	! REGout, daREG, ldBlow, ldBhigh, DSout, ldX !
madr ₄₃	M8 ₈ , M7 ₄ ;	! trans, ldPSWALU !
madr ₄₄	cnt, bruncond, madr ₉₂ ;	
! ADD !		
madr ₄₅	M4 ₁ , M1 ₆ , M6 ₅ , M7 ₁ ;	! REGout, daREG, DSout, ldX !
madr ₄₆	M6 ₁ , M7 ₂ ;	! Bout, ldY !
madr ₄₇	M8 ₂ , M2 ₂ , M4 ₅ , M1 ₆ , M7 ₄ , M6 ₅ ;	! add, ALUout, ldREG, daREG, ldPSWALU, DSout !
madr ₄₈	cnt, bruncond, madr _{9B} ;	
! AND !		

madr ₄₉	M4 ₁ , M1 ₆ , M6 ₅ , M7 ₁ ;	! REGout, daREG, DSout, ldX !
madr _{4A}	M6 ₁ , M7 ₂ ;	! Bout, ldY !
madr _{4B}	M8 ₃ , M2 ₂ , M4 ₅ , M1 ₆ , M7 ₄ , M6 ₅ ;	
	! and, ALUout, ldREG, daREG, ldPSWALU, DSout !	
madr _{4C}	cnt, bruncond, madr _{9B} ;	
! ASR !		
madr _{4D}	cnt, brimmed, madr _{9A} ;	
madr _{4E}	M6 ₁ , M7 ₁ ;	! Bout, ldX !
madr _{4F}	M8 ₄ , M2 ₂ , M5 ₇ , M3 ₂ , M7 ₄ ;	! asr, ALUout, ldBhigh, ldBlow, ldPSWALU !
madr ₅₀	cnt, bruncond, madr ₉₂ ;	
! BNZ!		
madr ₅₁	cnt, brZero, madr _{9B} ;	
madr ₅₂	M7 ₁ , M2 ₃ ;	! ldX, PCout !
madr ₅₃	M7 ₂ , M5 ₅ ;	! ldY, IR2out !
madr ₅₄	M8 ₂ , M2 ₂ , M7 ₅ , M8 ₁ ;	! add, ALUout, ldPChigh, ldPClow !
madr ₅₅	cnt, bruncond, madr _{9B} ;	
! JSR !		
madr ₅₆	M7 ₇ , M3 ₅ , M1 ₅ , M2 ₃ ;	! decSP, mxMBR, ldMBR, PCout !
madr ₅₇	M4 ₄ , M7 ₇ , M6 ₅ , M3 ₁ ;	! upSPout, decSP, DSout, ldMAR !
madr ₅₈	M1 ₃ ;	! write !
madr ₅₉	M4 ₄ , M6 ₅ , M3 ₁ ;	! upSPout, DSout, ldMAR !
madr _{5A}	M4 ₆ , M3 ₅ , M1 ₅ , M2 ₃ ;	! MBRhigh, mxMBR, ldMBR, PCout !
madr _{5B}	M1 ₃ ;	! write !
! JMP !		
madr _{5C}	M4 ₃ , M6 ₆ , M7 ₅ , M8 ₁ ;	! IR_JAout, SDout, ldPChigh, ldPClow !
madr _{5D}	cnt, bruncond, madr _{9B} ;	
! JMPIND !		
madr _{5E}	cnt, brIMMEDorREGIND, madr _{9A} ;	
madr _{5F}	M6 ₁ , M6 ₆ , M7 ₅ , M8 ₁ ;	! Bout, SDout, ldPChigh, ldPClow !
madr ₆₀	cnt, bruncond, madr _{9B} ;	
! RTI !		
madr ₆₁	M4 ₄ ,	
	M6 ₅ , M3 ₁ , M7 ₆ ;	! upSPout, DSout, ldMAR, incSP !
madr ₆₂	M1 ₂ ;	! read !
madr ₆₃	M1 ₅ ;	! ldMBR !
madr ₆₄	M1 ₄ , M7 ₃ ;	! MBRout, ldPSW !
! RTS !		
madr ₆₅	M4 ₄ , M6 ₅ , M3 ₁ , M7 ₆ ;	! upSPout, DSout, ldMAR, incSP !
madr ₆₆	M1 ₂ ;	! read !
madr ₆₇	M1 ₅ , M4 ₄ , M6 ₅ , M3 ₁ , M7 ₆ ;	! ldMBR, upSPout, DSout, ldMAR incSP !
madr ₆₈	M1 ₄ , M7 ₅ ;	! MBRout, ldPChigh !
madr ₆₉	M1 ₂ ;	! read !
madr _{6A}	M1 ₅ ;	! ldMBR !
madr _{6B}	M1 ₄ , M8 ₁ ;	! MBRout, ldPClow !
madr _{6C}	cnt, bruncond, madr _{9B} ;	
! INT !		
madr _{6D}	M8 _A ; ! setINT !	
madr _{6E}	cnt, bruncond, madr _{9B} ;	
! PUSH !		
madr _{6F}	M3 ₅ , M1 ₅ , M7 ₇ , M6 ₁ ;	! mxMBR, ldMBR, decSP, Bout !
madr ₇₀	M3 ₁ , M4 ₄ , M6 ₅ , M7 ₇ ;	! ldMAR, upSPout, DSout, decSP !
madr ₇₁	M1 ₃ ;	! write !
madr ₇₂	M3 ₁ , M4 ₄ , M6 ₅ ;	! ldMAR, upSPout, DSout !
madr ₇₃	M3 ₅ , M4 ₆ , M6 ₁ , M1 ₅ ;	! mxMBR, MBRhigh, Bout, ldMBR !
madr ₇₄	M1 ₃ ;	! write !

madr ₇₅ cnt, bruncond, madr_{9B};	
! POP !	
madr ₇₆ cnt, brimmed, madr_{9A};	
madr ₇₇ M2 ₁ , M3 ₃ ;	! MARout, ldA !
madr ₇₈ M3 ₁ , M4 ₄ , M6 ₅ , M7 ₆ ;	! ldMAR, upSPout, DSout, incSP !
madr ₇₉ M1 ₂ ;	! read !
madr _{7A} M1 ₅ , M3 ₁ , M4 ₄ , M6 ₅ , M7 ₆ ;	! ldMBR, ldMAR, upSPout, DSout, incSP !
madr _{7B} M1 ₄ , M5 ₇ ;	! MBRout, ldBhigh !
madr _{7C} M1 ₂ ;	! read !
madr _{7D} M1 ₅ , M3 ₁ , M2 ₄ ;	! ldMBR, ldMAR, Aout !
madr _{7E} M1 ₄ , M3 ₂ ;	! MBRout, ldBlow !
madr _{7F} M6 ₁ , M7 ₁ ;	! Bout, ldX !
madr ₈₀ M8 ₈ , M7 ₄ ;	! trans, ldPSWALU !
madr ₈₁ cnt, bruncond, madr₉₂;	
! INC !	
madr ₈₂ cnt, brimmed, madr_{9A};	
madr ₈₃ M6 ₁ , M7 ₁ ;	! Bout, ldX !
madr ₈₄ M8 ₅ , M2 ₂ , M5 ₇ , M3 ₂ , M7 ₄ ;	! inc, ALUout, ldBhigh, ldBlow, ldPSWALU !
madr ₈₅ cnt, bruncond, madr₉₂;	
! DEC !	
madr ₈₆ cnt, brimmed, madr_{9A};	
madr ₈₇ M6 ₁ , M7 ₁ ;	! Bout, ldX !
madr ₈₈ M8 ₆ , M2 ₂ , M5 ₇ , M3 ₂ , M7 ₄ ;	! dec, ALUout, ldBhigh, ldBlow, ldPSWALU !
madr ₈₉ cnt, bruncond, madr₉₂;	
! INTE !	
madr _{8A} M8 _C ;	! setI !
madr _{8B} cnt, bruncond, madr_{9B};	
! INTD !	
madr _{8C} M8 _D ;	! resetI !
madr _{8D} cnt, bruncond, madr_{9B};	
! TRPE !	
madr _{8E} M1 ₇ ;	! setT !
madr _{8F} cnt, bruncond, madr_{9B};	
! TRPD !	
madr ₉₀ M3 ₇ ;	! resetT !
madr ₉₁ cnt, bruncond, madr_{9B};	
! Vračanje podatka !	
madr ₉₂ cnt, brregdir, madr₉₈;	
madr ₉₃ M6 ₁ , M1 ₅ , M3 ₅ ;	! Bout, ldMBR, mxMBR !
madr ₉₄ M1 ₃ ;	! write !
madr ₉₅ M2 ₆ , M6 ₁ , M1 ₅ , M3 ₅ , M4 ₆ ;	! decMAR, Bout, ldMBR, mxMBR, MBRhigh !
madr ₉₆ M1 ₃ ;	! write !
madr ₉₇ cnt, bruncond, madr_{9B};	
madr ₉₈ M6 ₁ , M4 ₅ , M3 ₆ ;	! Bout, ldREG, fvo !
madr ₉₉ cnt, bruncond, madr_{9B};	
! Opsluživanje prekida !	
madr _{9A} M8 _B ;	! setADR !
madr _{9B} cnt, brnotPREKID, madr₀₀;	
madr _{9C} M7 ₇ , M2 ₃ , M3 ₅ , M1 ₅ , M4 ₇ , M6 ₇ ;	! decSP, PCout, mxMBR, ldMBR, ldBR, intack !
madr _{9D} M4 ₄ , M6 ₅ , M3 ₁ , M7 ₇ ;	! upSPout, DSout, ldMAR, decSP !
madr _{9E} M1 ₃ ;	! write !
madr _{9F} M4 ₄ , M6 ₅ , M3 ₁ , M7 ₇ ;	! upSPout, DSout, ldMAR, decSP !


madr_{A0}	$M2_3, M3_5, M1_5, M4_6;$! PCout, mxMBR, ldMBR, MBRhigh !
madr_{A1}	$M1_3;$! write !
madr_{A2}	$M4_4, M6_5, M3_1;$! upSPout, DSout, ldMAR !
madr_{A3}	$M6_2, M3_5, M1_5;$! PSWout, mxMBR, ldMBR !
madr_{A4}	$M1_3;$! write !
madr_{A5}	$M6_3, M7_1$! BRout, ldX !
madr_{A6}	$M8_7, M2_2, M6_5, M7_1;$! shl, ALUout, DSout, ldX !
madr_{A7}	$M6_4, M7_2;$! IVTPout, ldY !
madr_{A8}	$M8_2, M2_2, M3_1, M6_5 ;$! add, ALUout, ldMAR, DSout !
madr_{A9}	$M1_2;$! read !
madr_{AA}	$M1_5;$! ldMBR !
madr_{AB}	$M1_4, M7_5, M3_4;$! MBRout, ldPChigh, incMAR !
madr_{AC}	$M1_2;$! read !
madr_{AD}	$M1_5;$! ldMBR !
madr_{AE}	$M1_4, M8_1;$! MBRout, ldPClow !
madr_{AF}	cnt, bruncond, $\text{madr}_{00};$	

Struktura upravljačke jedinice je slična strukturi upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem upravljačkih signala operacione jedinice i data je na slici 17. Mikroprogramski brojač se na isti način inkrementira, u mikroprogramski brojač se na isti način upisuje nova vrednost i mikroprogramski brojač prolazi kroz isti broj stanja. Iste su i vrednosti koje generišu kombinacione mreže KMOPR i KMADR i vrednosti $CW_{k+1...k+n}$ koje se upisuju iz upravljačke mikroinstrukcije.

Upravljački signali operacione jedinice se generišu ukoliko je $CW_0 = 0$, jer se tada u prihvatnom registru mikroinstrukcije $CW_{0...k+n}$ nalazi operaciona mikroinstrukcija. Upravljački signali operacione jedinice se generišu na sledeći način (tabela 25):

- **ldMAR** = $\overline{CW_0} \cdot \overline{CW_7} \cdot \overline{CW_8} \cdot CW_9$
- **PCout** = $\overline{CW_0} \cdot \overline{CW_4} \cdot CW_5 \cdot CW_9$
- **SDout** = $\overline{CW_0} \cdot CW_{16} \cdot CW_{17} \cdot \overline{CW_{18}}$ itd.

Na identičan način se generišu i preostali upravljački signali operacione jedinice.



Slika 17 Struktura upravljačke jedinice mikroprogramske realizacije sa dva tipa mikroinstrukcija i vertikalnim formatom mikroinstrukcija

Upravljački signali upravljačke jedinice se generišu na identičan način kao i u slučaju upravljačke jedinice sa dva tipa mikroinstrukcija i horizontalnim kodiranjem upravljačkih signala operacione jedinice, jer je format upravljačkih mikroinstrukcija identičan, i to:

- $\text{bropr} = \text{CW}_0 \cdot \text{CW}_4 \cdot \overline{\text{CW}_5} \cdot \overline{\text{CW}_6} \cdot \text{CW}_7$

- $\text{bradr} = CW_0 \cdot CW_4 \cdot CW_5 \cdot CW_6 \cdot \overline{CW_7}$
- $\text{branch} = \text{bruncnd}$
 $+ \text{brl1} * I1 + \text{brl2} * I2 + \text{brl3} * I3 + \text{brnotl4} * I4 + \text{brl5} * I5 +$
 $\text{brMOVDorPOP} * (\text{MOVD} + \text{POP}) + \text{brimmed} * \text{immed} + \text{brZero} * Z +$
 $\text{brIMMEDorREGIND} * (\text{immed} + \text{regind}) + \text{brREGDIR} * \text{regdir} +$
 $\text{brnotPREKID} * \overline{\text{PREKID}}$

Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- $\text{bruncond} = CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot CW_7$
- $\text{brl1} = CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot CW_6 \cdot \overline{CW_7}$
- $\text{brnotl2} = CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot CW_6 \cdot CW_7$
- $\text{brl3} = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot \overline{CW_7}$
- $\text{brnotl4} = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot CW_7$
- $\text{brl5} = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot CW_6 \cdot \overline{CW_7}$
- $\text{brMOVDorPOP} = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot CW_6 \cdot CW_7$
- $\text{brimmed} = CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot \overline{CW_7}$
- $\text{brZero} = CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot CW_7$
- $\text{brIMMEDorREGIND} = CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot CW_6 \cdot \overline{CW_7}$
- $\text{brREGDIR} = CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot CW_6 \cdot CW_7$
- $\text{brnotPREKID} = CW_0 \cdot CW_4 \cdot CW_5 \cdot \overline{CW_6} \cdot \overline{CW_7}$


Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **I1, I2, I3, I4, I5, MOVD, POP, immed, Z, immed, regind, regdir, PREKID**.

Moguće je mešovito kodiranje signala i za slučaj kada postoji spajanje koraka i samo jedan tip mikroinstrukcije. Sličnim postupkom bi se formirao mikroprogram u kome bi u operacionom delu mikroinstrukcije upravljački signali operacione jedinice bili mešovito kodirani na način prikazan ranije.

Struktura upravljačke jedinice je veoma slična strukturi razmatrane upravljačke jedinice sa dva tipa mikroinstrukcija. Razlika je samo u delu u kome se generišu upravljački signali operacione jedinice koji se dobijaju dekodovanjem odgovarajućih grupa bitova operacionog dela mikroinstrukcije. Upravljački signali upravljačke jedinice se generišu na identičan način kao i u slučaju razmatrane upravljačke jedinice sa dva tipa mikroinstrukcija.

5 PRILOZI

U ovoj glavi se daje organizacija procesora **CPU** koji se sastoji iz operacione jedinice **operaciona_jedinica** i upravljačke jedinice **upravljačka_jedinica**.



Operaciona jedinica **operaciona_jedinica** je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za pamćenje binarnih reči, izvršavanje mikrooperacija i generisanje signala logičkih uslova upravljačke jedinice **upravljačka_jedinica**. Upravljačka jedinica **upravljačka_jedinica** je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za generisanje upravljačkih signala operacione jedinice **operaciona_jedinica** na osnovu algoritama operacija i signala logičkih uslova.

Struktura i opis operacione i upravljačke jedinice se daju u daljem tekstu.

OPERACIONA JEDINICA

Operaciona jedinica **operaciona_jedinica** se sastoji od sledećih blokova:

- blok *registri*,
- blok *operacije*,
- blok *interfejs* i
- blok *prekidi*.

Ovi blokovi su međusobno povezani internim magistralama *bus* koje sadrže 16 linija *sBUS15...0* i *dBUS15...0*.

Blok *registri* služi za realizaciju programskog brojača, prihvatnog registra instrukcije, ukazivača na vrh steka, registara AX – BP, pomoćnih registara A i B i programske statusne reči. Blok *operacije* služi za realizaciju aritmetičkih, logičkih i pomeračkih mikrooperacija. Blok *interfejs* služi za arbitraciju procesora i ulazno/izlaznih uređaja **UI** sa kontrolerima za direktan pristup memoriji pri korišćenju magistrale **BUS** i realizaciju ciklusa na magistrali

BUS kada je procesor gazda. Blok *prekidi* služi za prihvatanje prekida, generisanje broja ulaza u tabelu sa adresama prekidnih rutina, kao i za arbitraciju.


Struktura i opis blokova operacione jedinice *operaciona_jedinica* se daju u daljem tekstu.

5.1 BLOK INTERFEJS

Na slici 5.1 prikazana je šema blok interfejsa. Šema se sastoji od registara **MAR** i **MBR**, dva multipleksera i četiri trostatička bafera za izlaz na odgovarajuću magistarlu.


Registar **MAR** je šesnaestobitni registar u kojem se nalazi adresa koja se izbacuje sistemsku adresnu magistralu. Ovaj registar sadrži još i **ldMAR** kontrolni ulaz za učitavanje vrednosti sa interne sBUS magistrale, zatim kontrolne ulaze za inkrementiranje (**incMAR**) i dekrementiranje (**decMAR**). Kontrolni ulaz za inkrementiranje se koristi za dovlačenje jedne reči iz memorije, jer je za to potrebno dva pristupa memoriji. Nakon prvog pristupa biće dovučen donji bajt podatka, zatim će registar **MAR** biti inkrementiran i zatim će biti učitana gornji bajt podatka. Kontrolni ulaz za dekrementiranje se koristi prilikom vraćanja podatka u memoriju na sledeći način: nakon faze dohvaćanja operanda u registru **MAR** nalaziće se adresa drugog bajta podatka koja će biti korišćena prilikom vraćanja podatka. Ukoliko je potrebno vratiti podatak u memoriju nakon izvršenja instrukcije, sačuvana adresa iz registra **MAR** će se iskoristiti za smeštanje gornjeg bajta podatka u memoriju, zatim će se registar **MAR** dekrementirati i na kraju će biti smešten i donji bajt podatka u memoriju. Signalom **MARout** koji dolazi iz upravljačke jedinice se sadržaj registra **MAR** izbacuje na internu dBUS magistralu. To je potrebno u slučajevima kada u toku izvršavanja instrukcije postoje ciklusi sa memorijom, stoga je potrebno prvo sačuvati registar **MAR** u registru **A**, a zatim se registar **MAR** koristi na uobičajeni način. Trostatički bafer koji izalzi na adresnu sistemsku magistralu propušta signal ukoliko je u toku ciklus čitanja i ukoliko je dobijeno pravo za korišćenje magistrale (**busHOLD**). Signal **MARout1** je ili funkcija signala **rd** i **wr**. Signal **rd** je zakasneni signal za jedan takt **read** koji se generiše iz upravljačke jedinice. Potrebno je da on bude zakašnjen da bi u slučaju čitanja iz memorije podatak na sistemskoj magistrali podataka bio dostupan i u koraku posle da bi mogao da se generiše signal **ldMBR** kako bi podatak sa sistemske magistrale podataka bio učitana u registar **MBR**.

Registar **MBR** je osmобitni registar koji se koristi kao prihvatni registar podatka prilikom čitanja iz memorije, dok se u slučaju upisa u njemu nalazi podatak koji će biti izbačen na sistemsku magistralu podataka. Signal **wr** se generiše iz upravljačke jedinice u slučaju upisa podatka u memoriju. Signal **busHOLD** je signal koji potvrđuje da je procesor dobio dozvolu za korišćenje magistrale. Trostatički bafer koji je vezan na internu dBUS magistralu podatka aktivira se signalom **MBRout** koji dolazi iz upravljačke jedinice i time se sadržaj registra **MBR** propušta na internu dBUS magistralu. S' obzirom da je registar **MBR** osmобitni a interna dBUS magistrala šesnaestobitna vrednost registra **MBR** se izbacuje i na gornji i na donji bajt interne dBUS magistrale. Trostatički bafer koji je vezan na sistemsku magistralu podataka aktivira se ukoliko je aktivan signal **wr** i signal **busHOLD** čija je uloga objašnjena gore. Kako je sistemska sBUS magistrala široka šesnaest bita, a registar **MBR** osam bita, gornji bajt interne sBUS magistrale se vodi na jedan, a donji bajt na drugi ulaz multipleksera. Ukoliko je aktivan signal **MBRHigh** koji dolazi iz upravljačke jedinice tada se propušta gornji bajt, u protivnom se propušta donji bajt. Signalom **mxMBR** koji dolazi iz upravljačke jedinice i njegovom aktivnom vrednošću propušta se izlaz gornjeg multipleksera na ulaz registra **MBR**, dok se u protivnom na ulaz registra **MBR** propušta vrednost sa sistemske magistrale podataka.




Slika 5.1

Na slici 5.2 prikazan je deo za sinhronizaciju. Signal **rd** je zakašnjeni signal za jedan takt **read** koji se generiše iz upravljačke jedinice. Potrebno je da on bude zakašnjen da bi u slučaju čitanja iz memorije podatak na sistemskoj magistrali podataka bio dostupan i u koraku posle da bi mogao da se generiše signal **ldMBR** kako bi podatak sa sistemske magistrale podataka bio učitao u registar **MBR**. Signal **wr** se generiše iz upravljačke jedinice u slučaju čitanja podataka iz memorije. Signal **busHOLD** je signal koji potvrđuje da je procesor dobio dozvolu za korišćenje magistrale. Ukoliko je potrebno pročitati podatak, tj. ukoliko je aktivan signal **rd** i ukoliko je dobijena dozvola za korišćenje magistrale biće aktivirana linija **RDBUS**. Ukoliko je potrebno upisati podatak u memoriju, tj. ukoliko je aktivan signal **wr** i ukoliko je dobijena dozvola za korišćenje magistrale biće aktivirana linija **WRBUS**. Na taj način se memoriji šalje signal koju operaciju treba da izvrši koristeći izbačenu adresu na sistemsku adresnu magistralu. SR flip flop koji se setuje signalom **stHALT** služi za zaustavljanje procesora u slučaju instrukcije **HALT**. Signal **run** je aktivan kada nije u toku ni jedan ciklus na magistrali i kada nije u toku čekanje na dozvolu za korišćenjem magistrale. Ukoliko je **run** signal neaktivan i ukoliko je dobijena dozvola za korišćenje magistrale nakon zadavanja operacije čitanja signalom **read** ili operacije upisa signalom **wr** brojač **CNT** će biti dekrementiran. Nakon što brojač dođe do nule biće aktivan signal **timerZero** kojim se setuje D flip flop. Izlaz D flip fropa je signal **brqSTOP** kojim se arbitratoru javlja da je ciklus na magistrali završen i da procesor oslobađa magistralu. Ukoliko je signal **run** aktivan u brojač **CNT** će biti stalno upisivana vrednost sa ulaza koja se hardverski postavlja u zavisnosti od trajanja ciklusa na magistrali. Kako je magistrala sinhrona ciklus na magistrali će trajati određen broj taktova, a znak da je ciklus gotov je signal **timerZero** koji će biti aktivan kada brojč **CNT** odbroji do nule.



Slika 5.2

Slika 5.3 predstavlja arbitrator za 4 uređaja. Na slici je iskorišćen samo jedan ulaz i to ulaz najvećeg prioriteta za potrebe procesora, dok se na ostala tri mogu vezati neke periferije sa direktnim pristupom memoriji. Procesor traži korišćenje magistrale signalom **brqSTART**. Ukoliko je magistrala slobodna, tj. ukoliko je signal $\overline{\text{BUSY}}$ neaktivan, a signal **brqSTART** je aktivan biće aktivan i signal **setBUSY** kojim se postavlja signal $\overline{\text{BUSY}}$ na aktivnu vrednost, a procesoru se dozvoljava korišćenje magistrale signalom **busHOLD**. Nakon završenog korišćenja magistrale postavlja se signal **brqSTOP** kojim se resetuju oba flip flopa i na taj način se signal $\overline{\text{BUSY}}$ deaktivira. Za arbitriranje se koristi prioritetni koder sa četiri ulaza. Kada je na ulazu koder aktivan neki signal na njegovom izlazu će se pojaviti kod ulaza sa najvećim prioritetoj koji se nakon dekodera vraća radi formiranja signala **setBUSY**. Signal **BG_OUT** se može iskoristiti za ulančavanje arbitraža ukoliko je potreban veći broj periferija nego što dati arbitrator može da podrži. Na izlazu dekodera će se pojaviti neka vrednost samo ukoliko na ulazu prioritnog koder postoji neki zahtev. To je obezbeđeno time što je izlaz **W** prioritnog koder vezan za ulaz **E** dekodera.



Slika 5.3

5.2 BLOK REGISTRI

Blok *registri* sadrži registre PC, IR1, ..., IR4, SP, A i B kombinacionu mrežu KM, registre AX, BX, CX, DX, SI, DI, BP dekodera, multipleksera, registar PSW.

Registar PC_{15...0} je programski brojač (slika 5.10). Registri IR1_{7...0} ... IR4_{7...0} formiraju prihvatni registar instrukcije, pri čemu se za saglasno dužini instrukcije koriste registri do indeksa dužine instrukcije, uključujući i taj registar.

Paralelan upis i čitanje registara PC_{15...0}, IR1_{7...0} ... IR4_{7...0} se realizuje na identičan način za sve registre. Upis sadržaja sa interne magistrale dBUS_{15...0} u registar PC_{15...0} se obavlja na signal takta ukoliko je aktivan signal **ldPC**. Izlazi registra PC_{15...0} su vezani na internu magistralu sBUS_{15...0} preko bafera sa tri stanja, pa se njegovo paralelno čitanje i propuštanje sadržaja na linije sBUS_{15...0} obavlja aktivnom vrednošću signala **PCout**. Za registre IR1_{7...0} ... IR4_{7...0} odgovarajući signali za paralelan upis i čitanje su **ldIR1**, **IR1out**, ..., **ldIR4**.


Registar SP_{15...0} je ukazivač na vrh steka. Paralelan upis i čitanje registra SP_{15...0} se realizuju na sličan način kao i za registre PC_{15...0}, IRH_{7...0} i IR4_{7...0}. Odgovarajući signali za paralelan upis i paralelno čitanje su **ldSP** i **SPout**. Signali **ldSP** i **SPout** su unija signala **upldSP** i **ldREG*SPsel**, odnosno **upSPout** i **REGout*SPsel**. Paralelan upis i čitanje registra SP_{15...0} se normalno realizuju signalima **ldSP** i **SPout**, respektivno.

Kombinaciona mreža KM na osnovu sadržaja registra IRH_{32...0} generiše signale operacija i načina adresiranja.

Signali operacija su **MOVS**, **MOVD**, ..., **HALT** i njihove oznake odgovaraju mnemonicima odgovarajućih instrukcija. Operacije se kodiraju saglasno uslovu zadatka. Signali **MOVS**, **MOVD**, ..., **HALT** se realizuju prema izrazima:

$$\mathbf{MOVS} = \text{IRH}_{31} * \overline{\text{IRH}_{30}} * \overline{\text{IRH}_{29}} * \overline{\text{IRH}_{28}} * \overline{\text{IRH}_{27}} * \overline{\text{IRH}_{26}} * \overline{\text{IRH}_{25}} * \text{IRH}_{24},$$

$$\mathbf{MOVD} = \text{IRH}_{31} * \overline{\text{IRH}_{30}} * \overline{\text{IRH}_{29}} * \overline{\text{IRH}_{28}} * \overline{\text{IRH}_{27}} * \overline{\text{IRH}_{26}} * \text{IRH}_{25} * \overline{\text{IRH}_{24}}, \text{ itd.}$$



Signali operacija **MOVS**, **MOVD**, ..., **HALT** se koriste u upravljačkoj jedinici kao signali logičkih uslova za realizaciju odgovarajućih operacija.


Signali načina adresiranja su **regdir** za registarsko direktno adresiranje, **regind** za registarsko indirektno adresiranje, **rindpom** za registarsko indirektno adresiranje sa pomerajem, **memdir** za memorijsko direktno adresiranje, **memind** za memorijsko indirektno adresiranje, **rel** za relativno adresiranje i **immed** za neposredno adresiranje. Načini adresiranja se kodiraju saglasno uslovima zadatka. Signali **regind**, **rindpom**, ..., **immed** se realizuju prema izrazima

$$\mathbf{regdir} = \overline{\text{IRH}_{23}} * \overline{\text{IRH}_{22}}$$


$$\mathbf{regind} = \overline{\text{IRH}_{23}} * \text{IRH}_{22} \text{ itd.}$$

Ovi signali se koriste u upravljačkoj jedinici kao signali logičkih uslova za realizaciju odgovarajućih načina adresiranja.


Registri **AX** do **BP** su registri opšte namene (slika 5.5). Upis sadržaja sa interne magistrale sBUS_{15...0} u jedan od registara AX_{15...0} do BP_{15...0} se realizuje na signal takta pri aktivnoj vrednosti signala **ldREG** i odgovarajući **sel** signalu tog registra. Čitanje sadržaja jednog od registara i njegovo slanje preko bafera sa tri stanja na internu magistralu dBUS_{15...0} se realizuje pri aktivnoj vrednosti signala **REGout** (gde REG označava odgovarajući registar). Selekcija jednog od registara za upis ili čitanje se realizuje aktivnom vrednošću jednog od signala **AXsel** do **BPsel**. Signali **AXsel** do **BPsel** se formiraju na izlazima dekodera DC i to na osnovu vrednosti koje se na njegove ulaze dovode sa izlaza multipleksera MP. Na izlazima multipleksera se pojavljuju vrednosti IR₂₂ do IR₂₀, IR₂₅ do IR₂₃ i njihova selekcija se realizuje aktivnom vrednošću signala **daREG**, respektivno. Ovakav način selekcije jednog od registara je posledica uslova zadatka. Zbog toga se pri aktivnoj vrednosti signala **ldREG** (gde REG označava odgovarajući registar) dobija aktivna vrednost jednog od signala **ldAX** do **ldBP** i upis sadržaja sa interne magistrale sBUS_{15...0} realizuje u jedan od registara **AX** do **BP**, dok se pri aktivnoj vrednosti signala **REGout** (gde REG označava odgovarajući registar) realizuje čitanje sadržaja jednog od registara **AX** do **BP** i njegovo slanje preko bafera sa tri stanja na internu magistralu dBUS_{15...0}.




Slika 5.5




Slika 5.6



Slika 5.8



Slika 5.9



Slika 5.10

5.3 BLOK OPERACIJE

Blok *operacije* sadrži registre $X_{15...0}$ i $Y_{15...0}$ (slika 5.11) i kombinacione mreže ALUSHIFT i KM (slika 5.12).


Registri $X_{15...0}$ i $Y_{15...0}$ služi za prihvatanje operanada nad kojima će se izvršiti neka mikrooperacija u kombinacionoj mreži ALUSHIFT (slika 5.11). Izlazi registara $X_{15...0}$ i $Y_{15...0}$ su povezani direktno na ulaze A i B kombinacione mreže ALUSHIFT. U registre $X_{15...0}$ i $Y_{15...0}$ se upisuje sadržaj sa interne magistrale sBUS $_{15...0}$ generisanjem aktivnih vrednosti signala **Xin** ili **Yin**, respektivno.

Kombinaciona mreža ALUSHIFT realizacije aritmetičke, logičke i pomeračke mikrooperacije. Mikrooperacije se realizuju nad sadržajima registara $X_{15...0}$ i $Y_{15...0}$. Mikrooperacija koju treba izvršiti specificira se upravljačkim signalima **trans**, **add**, ..., **sl**. Rezultat mikrooperacije se dobija na linijama $F_{15...0}$, a u slučaju aritmetičkih mikrooperacija prenos se dobija na liniji C_{16} odnosno ALU_{16} .


Na osnovu signala mikrooperacija **trans**, **add**, ..., **sl**, od kojih samo jedan može u nekom trenutku da bude aktivan, formiraju se signali rezultata $F_{15...0}$. Signali $F_{15...0}$ se vode direktno u kombinacionu mrežu KM. Pored toga signali $F_{15...0}$ se pri aktivnoj vrednosti signala **ALUSHIFTout** propuštaju preko bafera sa tri stanja na linije sBUS $_{15...0}$ interne magistrale.

Kombinaciona mreža KM generiše signale **N**, **Z**, **C** i **V** koji se upisuju u razrede PSWN, PSWZ, PSWC i PSWV registra PSW $_{15...0}$. Ovi signali se formiraju na osnovu signala

- operacija **MOVS**, **MOVD**, ..., **SL**
- operanada X_{15} , X_0 i Y_{15} iz registara $X_{15...0}$ i $Y_{15...0}$,
- rezultata $F_{15...0}$ i prenosa ALU_{16} iz ALUSHIFT i
- razreda **PSWC** registra PSW $_{15...0}$.



Slika 5.11



Slika 5.12

i to prema pravilima postavljanja indikatora N, Z, C i V definisanim za svaku instrukciju posebno. Instrukcije MOVS, MOVD, ..., SL postavljaju indikatore N, Z, C i V, dok instrukcije TRPE, ..., INTD, HALT ne postavljaju. Za instrukcije koje postavljaju indikatore N, Z, C i V formiraju se vrednosti signala **N**, **Z**, **C** i **V**. dobijaju sledeći izrazi za signale **N**, **Z**, **C** i **V**:

$$N = ALU_{15}$$

$$Z = \overline{ALU_{15} * ALU_{14} * \dots * ALU_0}$$

$$C = DEC * \overline{ALU_{16}} + (INC + ADD) * ALU_{16} + X_0 * ASR$$


$$V = (X_{15} * Y_{15} * \overline{ALU_{15}} + \overline{X_{15}} * \overline{Y_{15}} * ALU_{15}) * ADD + INC * \overline{X_{15}} * ALU_{15} + DEC * X_{15} * \overline{ALU_{15}}$$

Za instrukcije koje postavljaju ove indikatore generiše se signal **ldPSWALU** kojim se upisuju vrednosti signala **N**, **Z**, **C** i **V** u razrede PSWN, PSWZ, PSWC i PSWV registra PSW_{15...0}. Za instrukcije koje ne postavljaju ove indikatore ne generiše se signal **ldPSWALU**, pa se time ne menjaju vrednosti ovih razreda.

5.4 BLOK PREKIDI

Na slici 5.13 prikazan je blok za prioritiranje zahteva za prekid i njihovo prihvatanje. Na ulazte flip flopova dovode se signali **setINT**, **setCOD**, **setADR** i **setNMI** kojima se neki od flip flopova setuje. Svaki od flip flopova služi za pamćenje da je stigao neki od zahteva za prekid. To može biti prekid usled instrukcije **INT**, prekid usled greške u kodu operacije, prekid usled greške u načinu adresiranja ili nemaskirajući prekid koji dolazi spolja u procesor. Maskirajući prekidi od periferija će biti objasnjeni na slici 5.14. Na ulaz prioritnog koda dolaze signali postojanja nekog prekida. Izlaz **W** prioritnog koda će biti aktivan ukoliko postoji neki od prekida i taj izlaz vodi se u upravljačku jedinicu i na osnovu njega se ulazi u fazu opsluživanja prekida ili se prelazi na izvršavanje sledeće instrukcije. Na ulaz 0 prioritnog koda vezan je **T** bit iz **PSW**-a koji predstavlja zahtev za prekidom posle svake instrukcije. Na ulaz 1 prioritnog koda vezana je linija koja govori da postoji zahtev za maskirajući prekid. Na ulaz 2 prioritnog koda vezana je linija koja govori da postoji zahtev za maskirajućim prekidom. Na ulaz 3 prioritnog koda vezana je linija koja govori da postoji greška u načinu adresiranja. Na ulazu 4 prioritnog koda vezana je linija koja govori da postoji greška u kodu operacije. Na ulazu 5 prioritnog koda vezana je linija koja govori da je u toku instrukcija **INT**. Na osnovu zahteva sa najvećim prioritetom na izlazu koda će se pojaviti kod kojim se selektuje jedan od ulaza multipleksera. Na ulaze multipleksera dovedene su fiksne vrednosti broja ulaza u tabelu prekidnih rutina, osim ulaza 5 na koji se dovodi vrednost registra **IR2** koji se koristi u slučaju da se radi o instrukciji **INT**. Izlaz multipleksera se vodi na ulaz registra **BR** u kojem se čuva broj ulaza u tabelu prekidnih rutina. Ukoliko je prihvaćen nemaskirajući prekid na izlazu multipleksera pojaviće se vrednost dva što će učiniti da signal **intn** bude aktivan. Ovaj signal se dovodi na i kolo zajedno sa signalom **intack** koji se generiše iz upravljačke jedinice u fazi opsluživanja zahteva za prekid. Izlaz ovog i kola se vodi na reset ulaz flip flopa čime se resetuje flip flop za nemaskirajuće prekide jer je nemaskirajući prekid upravo prihvaćen.


Registar **IVTP_{15...0}** je ukazivač na tabelu sa adresama prekidnih rutina i sadrži početnu adresu tabele. Upis sadržaja sa linija **dBUS_{15...0}** interne magistrale u registar **IVTP_{15...0}** se obavlja ukoliko je aktivan signal **ldIVTP**. Upis u registar **IVTP_{15...0}** se realizuje kod izvršavanja pripreme za obradu prekida. Čitanje sadržaja registra **IVTP_{15...0}** i njegovo slanje preko bafera sa tri stanja na internu magistralu **sBUS_{15...0}** se obavlja aktivnom vrednošću signala **IVTPout**. Čitanje sadržaja registra **IVTP_{15...0}** se normalno realizuje signalom **IVTPout**. U slučaju prihvatanja prekida vrednost ulaza u tabelu prekidnih rutina se sabira sa vrednošću registra **BR** pomerenog za jedno mesto ulevo. Multiplekser sa četiri ulaza služi za izbor adrese prekidne rutine na osnovu toga sa koje je periferije stigao maskirajući zahtev za prekid. Kontrolni ulazi **prl0** i **prl1** služe za selektovanje jednog od ulaza na osnovu nivoa prioriteta periferije. Generisanje signala **prl0** i **prl1** biće prikazano na slici 5.14.



Slika 5.14

6 MEMORIJA

Na slici 6.1 je prikazana realizacija memorije. Memorija je kapaciteta 64KB. Kada je aktivan neki od signala sa kontrolne magistrale, **RDBUS** ili **WRBUS**, bice setovan neki od **D** flip flopova i time će postati aktivan jedan od signala **rd** ili **wr**. Ovi signali se vode na **RD** i **WR** RAM memorije respektivno. Ti signali govore memoriji koja je operacija trenutno u toku, da li operacija čitanja ili pisanja. Signali **wr** i **rd** se dovode na ili kolo i izlaz ili kola predstavlja signal **run**. S' obzirom da je magistrala sinhrona memorija sadrži brojač **CNT** koji odbrojava na svaki signal takta sve do nule što označava da je završena zadata operacija. Ukoliko signal **run** nije aktivan vrednost sa ulaza u brojač **CNT** se upisuje u brojač. Ta vrednost se hardverski postavlja i zavisi od brzine memorije. Kada brojač odbroji do nule generiše se signal **timerZero**. Taj signal se vodi na i kolo sa signalom **rd**. Izlaz tog i kola je signal **endRead**, koji se zatim dovodi na D flip flop i time zakasni jedan takt. Zakasnjena verzija signala **endRead** je signal **endRD**. Korišćenje ova dva signala će biti opisano u nastavku. Memorija poseduje i dva prihvatna registra, jedan za adrese, drugi za podatke. U adresni registar se učitava sa adresne magistrale kada je aktivan signal **run**. Izlaz adresnog prihvatnog registra se vodi na ulaz **ADR** RAM memorije. Izlaz prihvatnog registra podataka se vodi na **DATA_IN** RAM memorije i na trostatički bafer koji je svojim izlazom vezan na magistralu podataka. Kontrolni izlaz trostatičkog bafera vezan je za signal **endRD** čime se obezbeđuje da se u taktu nakon što se pročitani podataka iz memorije upiše u prihvatni registar podataka taj podatak izbaci na sistemsku magistralu podataka. Na ulaz prihvatnog registra podataka dovodi se izlaz multipleksera na čijem ulazu se nalazi sistemski magistrala podataka i izlaz podataka iz memorije **DATA_OUT**. Signalom **wr** se propušta vrednost sa sistemske magistrale podataka do prihvatnog registra podataka. Vrednost sa ulaza u prihvatni registar podataka upisuje se kada je aktivan signal **wr** ili **endRead**. Kada je u pitanju ciklus čitanja nakon pročitanih podataka biće generisan signal **endRead** čime se vrednost sa linije **DATA_OUT** upisuje u prihvatni registar. U slučaju ciklusa upisa u memoriju biće aktivan signal **wr** tako da će se vrednost sa magistrale podataka stalno učitavati u prihvatni registar podataka za sve vreme trajanja ciklusa upisa.



slika 6.1