UNIVERSIDAD MARIANO GÁLVEZ CENTRO DE CHIMALTENANGO FACULTA DE INGENIERÍA CURSO: Electrónica Digital ING. ROLANDO PALACIOS GOMEZ Grupo No. 4



LABORATORIO 3 DISEÑO DE CIRCUITO SECUENCIAL CON MODELOS MEALY Y MOORE

Nombre	Carne
Nelson Willian Rene Roquel Rosalio	1990-23-968
Kevin Alexander Esquit Choc	1990-23-561
Jonatan Josue Santiago Itzep	1990-23-19455

Chimaltenango ,Chimaltenango 3 de octubre 2025

ÍNDICE

Introducción	
Marco teórico	
Diseño	
Conclusiones y recomendaciones	10
Bibliografía	
Rúbrica de evaluación	12

Introducción

En los circuitos lógicos secuenciales, a comparación de los secuenciales, las salidas en un momento determinado depende tanto de las entradas actuales como del estado anterior del sistema, lo que se traduce a que dichos circuitos poseen memoria, ya que pueden conservar información de eventos pasados mediante elementos de almacenamiento como biestables o flip-flops. Gracias a esta capacidad, muestran comportamientos dependientes del tiempo y resultan esenciales en aplicaciones digitales como contadores, registros o máquinas de estados finitos. Ejemplos comunes de estos dispositivos son los contadores de pulsos y los registros de datos, entre muchos otros.

En este informe se desarrolla el marco teórico sobre el diseño de circuitos secuenciales síncronos, con énfasis en los modelos de máquina de Moore y de Mealy, así como en los flip-flops que funcionan como memoria dentro de estos sistemas. El propósito es comprender el proceso de diseño de este tipo de circuitos y las diferencias entre ambos modelos.

Marco teórico

Circuitos secuenciales

Un circuito secuencial es un circuito lógico digital en el que la salida, en cada momento, no depende únicamente de las entradas actuales, sino también del historial de entradas anteriores. Dicho de otro modo, el sistema posee un estado interno almacenado que condiciona su respuesta futura. Esto es posible gracias a elementos de memoria, como los biestables o flip-flops, que permiten conservar la información de entradas pasadas.

Circuitos Biestables

Un biestable, también conocido como flip-flop, es un circuito digital con dos estados estables (0 y 1) que permite almacenar un bit de información. Constituye el elemento básico de memoria en la lógica secuencial, ya que conserva su estado hasta que una señal de control lo modifica. En esencia, es un multivibrador biestable formado por compuertas lógicas, capaz de mantener un valor lógico aun cuando las entradas originales hayan desaparecido. Gracias a esta propiedad, los flip-flops se emplean en el registro de datos, la sincronización de señales y en la construcción de contadores, registros y sistemas secuenciales de control.

Existen distintos tipos de flip-flops, diferenciados por la forma en que reciben sus entradas y cambian de estado. Los principales son:

• Flip-Flop RS (Set-Reset): Dispone de dos entradas, S (Set) para fijar la salida en 1 y R (Reset) para llevarla a 0. Si ambas entradas están en 0, conserva su estado anterior. La condición prohibida ocurre cuando S=1 y R=1 simultáneamente, lo que provoca un estado indeterminado. Por esta limitación, se aplica en situaciones sencillas.

- Flip-Flop D (Data o Delay): Simplifica al RS utilizando una única entrada D y una señal de reloj. La salida Q toma el valor de D solo en el instante del pulso de reloj, ignorando cambios posteriores. Es ideal para registros y sincronización de señales, evitando estados inválidos.
- Flip-Flop J-K: Versión mejorada del RS. Con entradas J y K, permite realizar las funciones de Set, Reset y memoria, y cuando ambas son 1 produce una conmutación (toggle) en cada pulso de reloj. Esto elimina la condición indeterminada del RS, lo que lo convierte en un dispositivo versátil, utilizado en contadores y divisores de frecuencia.
- Flip-Flop T (Toggle): Posee una entrada T y un reloj. Si T=1 al llegar un pulso, la salida cambia de estado; si T=0, la salida permanece sin cambio. Es empleado en contadores binarios y divisores de frecuencia.

Además, muchos flip-flops incluyen entradas asíncronas de Set o Reset (preset/clear) que permiten forzar la salida a 1 o 0 en cualquier momento, lo que resulta útil para inicializar registros. En la actualidad, la mayoría se implementa con disparo por flanco (edge-triggered), garantizando transiciones precisas y reemplazando configuraciones más antiguas como los latches transparentes o maestro - esclavo.

Modelos de máquinas de estado

Al diseñar circuitos secuenciales su representación mayoritariamente es mediante máquinas de estado finito (FSM). Una FSM es un modelo abstracto en el que el sistema puede encontrarse en uno de varios estados definidos y pasar de uno a otro en función de sus entradas, generando al mismo tiempo salidas. Dentro de este marco existen dos enfoques clásicos:

Mealy

En este modelo, las salidas dependen únicamente del estado actual, sin considerar directamente las entradas. En los diagramas de estado, cada estado lleva asociada la salida correspondiente. Esto implica que los cambios en las salidas solo ocurren cuando se produce una transición de estado, generalmente sincronizada con el reloj. Como resultado, las salidas son más estables y fáciles de analizar, aunque a veces se requieren más estados para representar combinaciones de entrada distintas. Un ejemplo típico es el detector de secuencias, que puede necesitar estados adicionales intermedios antes de activar la salida.


Moore

Aquí, las salidas dependen tanto del estado presente como de las entradas actuales. Esto significa que la salida se genera durante las transiciones, lo que permite reaccionar inmediatamente a cambios en las entradas sin esperar un ciclo completo de reloj. Una ventaja práctica es que suelen necesitar menos estados que una máquina de Moore equivalente, ya que las condiciones de entrada pueden

diferenciarse en el mismo estado. En el caso del detector de secuencias, la salida puede activarse en el mismo instante en que se detecta el último símbolo de la secuencia.


Aspecto	Máquina de Moore	Máquina de Mealy
Dependencia de salidas	•	Dependen del estado actual y de las entradas.
Tiempo de respuesta	(respuesta más lenta, un	Las salidas pueden reaccionar de inmediato a cambios en la entrada (respuesta más rápida).
Número de estados	más estados para	Suele necesitar menos estados, lo que reduce complejidad y área de hardware.
Estabilidad de salidas	de estado, menos	Menos estables: las salidas pueden fluctuar si las entradas cambian de forma repentina o ruidosa.
Facilidad de diseño	depurar, ya que cada	Requiere mayor atención, pues hay que considerar entradas y transiciones.
Aplicaciones típicas	Preferida en sistemas donde la sincronización y la estabilidad de las salidas son críticas.	•

Diseño



1) Dagan	scende	ntemen	ke de 4 a	que Cuente oscen	dentemente d	e 6 a 4
Х-	1	20 20 V		Jz 010	Ac Des	
2) Table	a de	e esto		3) Codifical e	slados	
2) Table		esto Essate Final	soldo		stados Estados	
tolado Tocoli Oit Ost	×	Coade Frank Out +1	\$0\do \$. \$. \$.	3) Codificar e Codigo	l	
Estado Incel Ort Ost Io		Essate Final Out +1 Ta	\$0\do	Codigo	To Ti	
Estado Incel Ort Ost To To Tr	X 0 1 0	Conto Final On H Ta Ta To	50 do 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	Codigo	Eskido>	
Eslado Tricol Ort Ost To To	X	Coace Fired Out +1 Ta Ta Ta	\$0\do \$1.51.52 0.00 0.00	000 001	To Ti	

Q. Q.n 3	K	4	+ + +	1 1 1	1- 1-1	+	
000	X.						
011	у.						\top
10 x	i i						
X I J	Ø.						
5 Tabla de es	citación del	circuito					
					1		
Estado	Cstado	D.0.	200	27 4 2			+
Inicial			FFO FFO				
Ost Qit Ost ×							+
0000							
001	000						
0011			××I				
0 1 0 0							
0 1 0 1			0 1 ×				
0110	010	O X X	OXI	011			
0 1 1			1 X 1				
1000		XII	× \ X	100			+
1001	000	XIO	X O X	100	-		
6 Funciones log	icas de exci	tacion de	circuito				
0 (0) (0)	1,000 00 010						
Jz		tz Che			2'		
020, 00 01 11	10		01 11 10			01 11 10	
00 0 0	0	00 K				0 10	\rightarrow
		\ \	x x x x x		01 ×	X X X X	++
10 X × ×		10	1 X X			X X X	
Jz= Qi Qox + C		tz=1				ZQox + Qox	
G. 55-1							
K ₁ v ₂		₂ ° ×			ho		
Q2Q1 00 01 11	10	020,00	01 11 10		020,00	01 11 10	
00 × × ×	X	4	1 X X			X 1 1	\rightarrow
01 1 0 1		01 1				× 1 1	
10 × × ×	X	11 ×	O x x			× × ×	+
10					10		+
h= Q0 € X		~b = 0/1	t Qzx + Qz	Х	π =	1 = 5 v	\rightarrow



Conclusiones y recomendaciones

Conclusiones

Los circuitos secuenciales son elementos fundamentales en el diseño digital, ya que integran memoria mediante biestables, lo que permite que las salidas no solo se determinen por las entradas presentes, sino también por la trayectoria de estados anteriores. Gracias a esta propiedad, pueden ejecutar funciones más avanzadas que las de los circuitos combinacionales, siendo la base de estructuras como registros, contadores y controladores de procesos.

En cuanto a los modelos de máquinas de estado, Moore y Mealy proponen dos perspectivas distintas para describir su funcionamiento. El modelo de Moore ofrece mayor estabilidad en las salidas al depender únicamente de los estados, mientras que el de Mealy proporciona una reacción más ágil al considerar tanto entradas como estados. Ambos, apoyados en el uso de flip-flops, constituyen un marco teórico sólido que respalda el desarrollo de sistemas digitales confiables y eficientes.

Recomendaciones

Se recomienda que, al diseñar un circuito secuencial, se realice primero una clara definición de las entradas, salidas y estados, complementada con diagramas de transición que permitan visualizar de manera sistemática el funcionamiento del sistema. Además, es importante elegir correctamente el tipo de flip-flop a utilizar según la aplicación, garantizando que los estados iniciales estén bien definidos mediante señales de reset o preset para evitar comportamientos indeterminados en la práctica.

En futuros trabajos de laboratorio, conviene elegir entre los modelos de Moore y Mealy considerando la naturaleza del problema: Moore para diseños que demanden salidas estables y sincronizadas, y Mealy cuando se priorice la inmediatez en la respuesta. Asimismo, se recomienda reforzar el estudio teórico con herramientas de simulación como Proteus, ya que estas permiten detectar errores lógicos, validar la secuencia de estados y afianzar el aprendizaje antes de realizar la implementación física del circuito.

Bibliografía

Área Tecnología. (s. f.). *Codificador y decodificador*. Recuperado el 4 de septiembre de 2025, de https://areatecnologia.com/electronica/codificador-decodificador.html

Freddy, G. A. (s. f.). *Laboratorio visualizador - decodificador*. Recuperado el 4 de septiembre de 2025, de

https://www.monografias.com/trabajos15/visualizador/visualizador

C. (2005). *Práctica No. 5: Decodificador BCD a display de 7 segmentos*. Tripod. Recuperado el 4 de septiembre de 2025, de https://sergioc2005.tripod.com/arqcomp1/Pract5DecBCDa7Seg.pdf Mano, M. M. (s.f.). *Lógica digital y diseño de computadores* (Cap. 5, p. 171). Prentice Hall

Casasnovas, M. (2014). *Máquinas de Estado Finitas – Apuntes de Técnicas Digitales*. Universidad Tecnológica Nacional (UTN). **Disponible en:** https://www.profesores.frc.utn.edu.ar/electronica/tecnicasdigitalesi/pub/file/AportesDelCudar/Maquinas%20de%20Estado%20MC%20V5.pdf

Instituto Nacional de Educación Tecnológica (INET). (2023). *Fundamentos de los circuitos secuenciales*. Buenos Aires, Argentina: INET. **Disponible en:** https://www.inet.edu.ar/wp-content/uploads/2023/02/INET-CircuitosSecuenciales.pdf

Laboratorio de Electrónica, Universidad de Buenos Aires. (2019). *Práctica 6 – Lógica Combinacional y Secuencial*. **Disponible en:**http://materias.df.uba.ar/leb2019c2/files/2019/08/P6-Logica-Combinacional-y-Secuencial.pdf

Rúbrica de evaluación

CURSO: Electrónica Digital												
GRUPO No.	4	1										
TAREA No	Labor	Laboratorio 3										
FECHA		3 de octubre										
LIDER DE GRUPO	Nelso	n Willia	n Rene Ro	quel R	osalio							
		INTEGRANTES DEL GRUPO										
		lonatan	losue		n Alexa			son W				
	-	Santiago			guit Cl			ne Ro				
EVALUACIÓN DE LOS INTEGRANTES DEL GRUPO	E	М	NM	E	М	NM	E	М	NM			
1 Participa activamente en las reuniones												
2 Conoce y aplica las leyes y métodos para la solución												
3 Plantea estrategias para elaborar las ecuaciones de solu	ıción											
4 Demuestra habilidad para la solución de la ecuaciones												
5 Resolvió al menos un problema												
A cada estudiante evalúalo conforme los siguientes criterios,	marcando en	la casil	la corrspor	idiente,	según	la part	icipaci	ón de o	ada uno			
Excelente				7)	_	. /)					
M Medio				/ /	1 /1 /	K: /						
NM Necesita mejorar] . /	- 1		Λ.					
		//	(//	I X	. <i>I</i> H	T M	W					
		\bot	//		u A		<u>~</u>	_				
		_	#	71717	Pirma	Lider	de gruj	00				
			- "									
			- <i> </i>	/••	/							