

Задание

за курсов проект по „Цифрова Схемотехника“, ФКСТ, 3-ти курс

Посредством програмируеми логически структури (Programmable Logic Devices, PLD) от типа FPGA, да се проектира следното цифрово устройство:

- **брояч с програмируем модул на броене 32;**
- модулът на броене да може да се задава външно, с помощта на ресурси от развойната платка, в диапазона от 0-31;
- да позволява задаване посоката на броене (сумиране/изваждане);
- да може да се нулира асинхронно;
- тактовият сигнал да се подава от наличния върху развойната платка тактов генератор с честота 100Mhz през 1 sec, или ръчно. Да позволява външен избор вида на тактуване на схемата (ръчно или през тактовия генератор от платката);
- устройството да бъде имплементирано върху следния чип/корпус на Xilinx Spartan 3E;
 - Чип – XC3S100E; корпус – CP132.