



پردازندهی مبتنی بر استک (آزمون میان ترم دوم) را به صورت چندمرحلهای طراحی کنید و آن را با زبان توصیف سخت افزاری Verilog مدل -سازی کنید. برای تست پردازنده ی خود، از برنامه ی زیر استفاده کنید:

y = ab+cd+-

روش ارزیابی:

- پیادهسازی این پردازنده ۱۰۰ نمره دارد
- ۰ ۲۰ نمره طراحی مسیر داده و واحد کنترل (به همراه کد وریلاگ و برنامهی تست آپلود شود)
 - ۲۰ نمره روش کدینگ (مسیر داده به صورت ساختاری و واحد کنترل به صورت هافمن)
 - ۰ ۲۰ نمره صحت طراحی با برنامههای آزمون توسط شما
 - ۰ ۲۰ نمره صحت طراحی با برنامههای آزمون توسط دستیاران آموزشی