# Домашнее задание №2

Домашнее задание №2 состоит из 8 упражнений.

- Первое упражнение находится в папке 02\_01\_edge\_and\_pulse\_detection
- Второе упражнение находится в папке 02\_02\_single\_and\_double\_rate\_fibonacci
- Третье упражнение находится в папке
   02\_03\_serial\_adder\_using\_logic\_operations\_only
- Четвёртое упражнение находится в папке 02\_04\_serial\_adder\_with\_vld
- Пятое упражнение находится в папке 02\_05\_serial\_comparator\_most\_significant\_first
- Шестое упражнение находится в папке 02\_06\_round\_robin\_arbiter\_with\_2\_requests
- Седьмое упражнение находится в папке 02\_07\_serial\_to\_parallel
- Восьмое упражнение находится в папке 02\_08\_parallel\_to\_serial

Каждое упражнение состоит из двух файлов.

Первый файл с самим упражнением. В большинстве упражнений есть секция Example с модулем для примера,

и во всех упражнениях есть секция Task с описанием задания на английском и местом, где необходимо описать ваше решение.

Второй файл testbench.sv содержит набор тестов для проверки корректности вашего решения.

#### Предисловие

В процессе работы с упражнениями, можно запустить проверку решения конкретного отдельного задания с помощью команды

iverilog -g2005-sv \*.sv && vvp a.out в папке нужного задания.

В файле testbench.sv любого из заданий можно убрать комментарий у строк \$dumpfile; и \$dumpvars; для генерации dump.vcd файла. В этом файле будет находится временная диаграмма, описывающая изменения всех проводов и регистров вашего решения во время симуляции.

Можно воспользоваться командой gtkwave dump.vcd для просмотра файла, либо добавить опцию --wave или -w к скрипту run\_linux\_mac.sh или run\_windows.bat.

Так же, можно использовать более современную программу <u>Surfer</u> для просмотра временной диаграммы.

Surfer доступен на системах Linux, Windows и macOS, а так же в качестве расширения редактора VS Code.

## 01\_edge\_and\_pulse\_detection

Реализуйте модуль для детектирования импульсного сигнала. Импульсный сигнал имеет форму 010 на протяжении трёх тактов.

#### 02\_single\_and\_double\_rate\_fibonacci

Реализуйте модуль, который будет генерировать два соседних числа Фибоначчи за такт.

## 03\_serial\_adder\_using\_logic\_operations\_only

Реализуйте модуль для последовательного сумматора, используя только операторы (XOR), (OR), & (AND) и (NOT).

Информацию про однобитный полный сумматор можно найти в книге Харрис и Харрис или на <u>Википедии</u>.

## 04\_serial\_adder\_with\_vld

Реализуйте модуль, выполняющий последовательное сложение двух чисел (сложение одной пары бит за такт). У модуля имеются входы а и b, выход sum.

Также, у модуля есть управляющие сигналы vld и last.

Сигнал v1d означает, что входные сигналы валидны. Сигнал last означает, что получены последние биты чисел.

Когда vld в 1, модуль должен сложить а и b и выдать сумму sum.

Когда last в 1, модуль должен выдать сумму и сбросить свое состояние на начальное, но только если сигнал vld тоже в 1, иначе last должен игнорироваться.

Когда rst в 1, модуль долен сбросить свое состояние.

## 05\_serial\_comparator\_most\_significant\_first

Реализуйте модуль для последовательного сравнения двух чисел.

Входы модуля а и b - это биты двух многобитных чисел A и в, причем старшие биты чисел идут первыми.

Выходы модуля a\_less\_b, a\_eq\_b и a\_greater\_b должны показывать отношение между числами A и B.


Модуль также должен учитывать входы clk и rst.

# 06\_round\_robin\_arbiter\_with\_2\_requests

Реализуйте модуль "арбитра", который принимает до двух запросов и предоставляет разрешение на работу (grant) одному из запрашивающих.

Модуль должен поддерживать внутренний регистр, который отслеживает, кто из запрашивающих следующий в очереди на получение гранта.

Временная диаграмма:




#### 07\_serial\_to\_parallel

Реализуйте модуль, который преобразует набор последовательных данных в единое многоразрядное значение.

Модуль должен принимать одноразрядные значения с "valid" интерфейсом последовательным образом.

После накопления width битов, модуль должен выставить сигнал parallel\_valid и выставить данные на шину parallel\_data.

#### Временная диаграмма:



#### 08\_serial\_to\_parallel

Реализуйте модуль, который преобразует многоразрядное параллельное значение в одноразрядные последовательные данные.

Модуль должен принимать данные с параллельной шины, когда выставляется значение 1 на проводе parallel\_valid.

В тот же такт, в котором задается значение parallel\_valid, модуль должен вывести младший бит входных данных.

В последующих тактах модуль должен вывести все оставшиеся биты изначальной parallel\_data.

Наряду с предоставлением правильного значения serial\_data, модуль также должен корректно выводить serial\_valid на каждом такте.

#### Временная диаграмма:

