

1. RS Flip-Flop 의 결과 및 Simulation 과정에 대해서 설명하시오.


(verilog source, 출력 예시, 과정 상세히 적을 것!)

RS(SR) 플립-플롭의 동작은 아래의 상태도와 특성표로 확인할 수 있다.

Table 5.5 SR flip flop behavioral tables.

<i>S</i>	<i>R</i>	<i>q</i>	<i>q</i> [*]	<i>S</i>	<i>R</i>	<i>q</i> [*]
0	0	0	0	0	0	<i>q</i>
0	0	1	1	0	1	0
0	1	0	0	1	0	1
0	1	1	0	1	1	— not allowed
1	0	0	1			
1	0	1	1			
1	1	0	— not allowed			
1	1	1	— allowed			

Figure 5.15 SR flip flop state diagram.



Map 5.1 SR flip flop behavioral map.

<i>S R</i>	00	01	11	10
<i>q</i>				
0			X	1
1	1		X	1

q^{*}

위와 같은 카르노 맵으로 정리하면, $q^* = S + R'q$ 와 같이 나타낼 수 있다.

다음은 이를 Verilog로 나타낸 것이다. ($q^* = \text{outq2}$, $q = \text{outq1}$, $S = \text{ins}$)

```

1 `timescale 1ns / 1ps
2
3 module inv(
4     input inr, ins, inclk,
5     output outq1, outq2 );
6
7     assign outq1 = ((~ins & inclk) & outq2);
8     assign outq2 = ~((~(inr & inclk)) & outq1);
9
10 endmodule
11 |


```

이를 아래의 시뮬레이션 코드로 시뮬레이션을 실행해 본다.

```

1 |`timescale 1ns / 1ps
2
3 module inv_sim;
4 reg rin, sin, clkin;
5 wire q1out, q2out;
6
7 inv inv_sim(.inr(rin), .ins(sin), .inclk(clkin), .outq1(q1out), .outq2(q2out));
8
9 initial rin = 1'b0;
10 initial sin = 1'b0;
11 initial clkin = 1'b0;
12
13 always rin = #50 ~rin;
14 always sin = #100 ~sin;
15 always clkin = #200 ~clkin;
16
17 initial begin
18     #800
19     $finish;
20 end
21 endmodule
22

```



시뮬레이션 결과, 앞서 서술한 진리표와 같은 결과가 나옴을 확인할 수 있다.

Constraints (.xdc) 파일을 이용해 각 변수를 할당하고 FPGA에 업로드할 수 있었다. 다음은 RS Flip-Flop의 Constraints 파일이다.

```

1 set_property IOSTANDARD LVCMOS18 [get_ports {inr}]
2 set_property IOSTANDARD LVCMOS18 [get_ports {ins}]
3 set_property IOSTANDARD LVCMOS18 [get_ports {inclk}]
4 set_property IOSTANDARD LVCMOS18 [get_ports {outq1}]
5 set_property IOSTANDARD LVCMOS18 [get_ports {outq2}]
6 set_property PACKAGE_PIN W10 [get_ports {inr}]
7 set_property PACKAGE_PIN Y11 [get_ports {ins}]
8 set_property PACKAGE_PIN Y12 [get_ports {inclk}]
9 set_property PACKAGE_PIN W11 [get_ports {outq1}]
10 set_property PACKAGE_PIN W12 [get_ports {outq2}]
11 set_property ALLOW_COMBINATORIAL_LOOPS TRUE [get_nets {outq1}]
12 set_property ALLOW_COMBINATORIAL_LOOPS TRUE [get_nets {outq1_OBUF}]
13 set_property ALLOW_COMBINATORIAL_LOOPS TRUE [get_nets {outq2}]
14 set_property ALLOW_COMBINATORIAL_LOOPS TRUE [get_nets {outq2_OBUF}]

```

2. D Flip-Flop 의 결과 및 Simulation 과정에 대해서 설명하시오.


(verilog source, 출력 예시, 과정 상세히 적을 것!)

D 플립-플롭의 동작은 아래의 상태도와 특성표로 확인할 수 있다.

Table 6.3 The *D* flip flop behavioral tables.

<i>D</i>	<i>q</i>	<i>q</i> [★]	<i>D</i>	<i>q</i> [★]
0	0	0	0	0
0	1	0	1	1
1	0	1		
1	1	1		

Figure 6.9 *D* flip flop state diagram.



정리하면, $q^* = D$ 와 같이 나타낼 수 있다.

다음은 이를 Verilog로 나타낸 것이다.

```

timescale 1ns / 1ps

module inv(
    input ind, ine,
    output outq1, outq2 );

    assign outq1 = ((ine & (~ind)) | outq2);
    assign outq2 = ~((ine & ind) | outq1);

endmodule


```

이를 아래의 시뮬레이션 코드로 시뮬레이션을 실행해 본다.

```

1 `timescale 1ns / 1ps
2
3 module inv_sim;
4 reg din, ein;
5 wire q1out, q2out;
6
7 inv inv_sim(.ind(din), .ine(ein), .outq1(q1out), .outq2(q2out));
8
9 initial
10 begin
11     din = 1'b0;
12     ein = 1'b0;
13
14 end
15 always@(din or ein)begin
16     din<=#100 ~din;
17     ein<=#200 ~ein;
18 end
19 endmodule
20

```



시뮬레이션 결과, 앞서 서술한 진리표와 같은 결과가 나옴을 확인할 수 있다.

(처음 값은 이전 값이 없으므로 미정의 값이 나온다.)

Constraints (.xdc) 파일을 이용해 각 변수를 할당하고 FPGA에 업로드할 수 있었다. 다음은 D Flip-Flop의 Constraints 파일이다.

```

1 set_property IOSTANDARD LVCMOS18 [get_ports {ind}]
2 set_property IOSTANDARD LVCMOS18 [get_ports {ine}]
3 set_property IOSTANDARD LVCMOS18 [get_ports {outq1}]
4 set_property IOSTANDARD LVCMOS18 [get_ports {outq2}]
5 set_property PACKAGE_PIN J4 [get_ports {ind}]
6 set_property PACKAGE_PIN L3 [get_ports {ine}]
7 set_property PACKAGE_PIN F15 [get_ports {outq1}]
8 set_property PACKAGE_PIN F13 [get_ports {outq2}]
9 set_property ALLOW_COMBINATORIAL_LOOPS TRUE [get_nets {outq1}]
10 set_property ALLOW_COMBINATORIAL_LOOPS TRUE [get_nets {outq1_OBUF}]
11 set_property ALLOW_COMBINATORIAL_LOOPS TRUE [get_nets {outq2}]
12 set_property ALLOW_COMBINATORIAL_LOOPS TRUE [get_nets {outq2_OBUF}]

```

3. JK Flip-Flop 의 결과 및 Simulation 과정에 대해서 설명하시오.


(verilog source, 출력 예시, 과정 상세히 적을 것!)

JK 플립-플롭의 동작은 아래의 상태도와 특성표로 확인할 수 있다.


Table 5.7 JK flip flop behavioral tables.

J	K	q	q^*	J	K	q^*
0	0	0	0	0	0	q
0	0	1	1	0	1	0
0	1	0	0	1	0	1
0	1	1	0	1	1	q'
1	0	0	1			
1	0	1	1			
1	1	0	1			
1	1	1	0			

Figure 5.19 JK flip flop state diagram.



Map 5.2 JK flip flop behavioral map.



위와 같은 카르노 맵으로 정리하면, $q^* = Jq' + K'q$ 와 같이 나타낼 수 있다.

다음은 이를 Verilog로 나타낸 것이다. ($q^* = \text{outq2}$, $q = \text{outq1}$, $\text{clock} = \text{clk}$)

```

1 `timescale 1ns / 1ps
2
3 module jkffd(q, qb, j, k, clk, reset);
4   output q, qb;
5   input j, k, clk, reset;
6   reg q;
7   assign qb = ~q;
8   always @(posedge clk) begin
9     if (reset)
10      q <= 0;
11     else if (k==0 && j==0)
12      q <= q;
13     else if (k==0 && j==1)
14      q <= 1;
15     else if (k==1 && j==0)
16      q <= 0;
17     else
18      q <= ~q;
19   end
20 endmodule


```

이를 아래의 시뮬레이션 코드로 시뮬레이션을 실행해 본다.

```

1 |`timescale 1ns / 1ps
2 module jkffd_tb();
3   reg j, k, clk, reset;
4   wire q, qb;
5   jkffd con(q, qb, j, k, clk, reset);
6   initial begin
7     clk = 0; reset = 1; j = 1; k = 0;
8     reset = #10 0;
9     j = #10 0;
10    k = #10 1;
11    k = #10 0;
12    j = #10 1; k = 1;
13  end;
14  always clk = #5 ~clk;
15 endmodule

```



시뮬레이션 결과, 앞서 서술한 진리표와 같은 결과가 나옴을 확인할 수 있다.

(처음 값은 이전 값이 없으므로 미정의 값이 나온다.)

Constraints (.xdc) 파일을 이용해 각 변수를 할당하고 FPGA에 업로드할 수 있었다. 다음은 JK Flip-Flop의 Constraints 파일이다.

```

1 set_property IOSTANDARD LVCMOS18 [get_ports {j}]
2 set_property IOSTANDARD LVCMOS18 [get_ports {k}]
3 set_property IOSTANDARD LVCMOS18 [get_ports {clk}]
4 set_property IOSTANDARD LVCMOS18 [get_ports {reset}]
5 set_property IOSTANDARD LVCMOS18 [get_ports {q}]
6 set_property IOSTANDARD LVCMOS18 [get_ports {qb}]
7 set_property PACKAGE_PIN J4 [get_ports {inj}]
8 set_property PACKAGE_PIN L3 [get_ports {ink}]
9 set_property PACKAGE_PIN K3 [get_ports {clk}]
10 set_property PACKAGE_PIN M2 [get_ports {reset}]
11 set_property PACKAGE_PIN F15 [get_ports {q}]
12 set_property PACKAGE_PIN F13 [get_ports {qb}]

```