

**《智能芯片与系统实践》课程作业报告**

**简单的 RISC-V 处理器设计**

姓 名： 姚天亮

学 号： 2150248

同组同学： 倪瑞鹏、何彦骏

学 院： 电子与信息工程学院专 业： 自动化

完成日期： 2024 年 01月 16 日

二〇二四年一月

目 录

[一、问题描述 1](#_bookmark0)

[二、RV32I 指令集 1](#_bookmark1)

* 1. [RV32I 指令集简介 1](#_bookmark2)
  2. [R（Register）型指令 2](#_bookmark3)
     1. [指令功能介绍 2](#_bookmark4)
     2. [指令分析 3](#_bookmark5)
  3. [I（Immediate）型指令 4](#_bookmark6)
     1. [指令功能介绍 4](#_bookmark7)
     2. [指令分析 4](#_bookmark8)
  4. [Load/Store 指令 5](#_bookmark9)
     1. [指令功能介绍 5](#_bookmark10)
     2. [指令分析 6](#_bookmark11)
  5. [B（Branch）型指令 6](#_bookmark12)
     1. [指令功能介绍 6](#_bookmark13)
     2. [指令分析 7](#_bookmark14)
  6. [J（Jump）型指令 7](#_bookmark15)
     1. [指令功能介绍 7](#_bookmark16)
     2. [指令分析 8](#_bookmark17)
  7. [U（Upper immediate）型指令 8](#_bookmark18)
     1. [指令功能介绍 8](#_bookmark19)
     2. [指令分析 9](#_bookmark20)
  8. [同步指令 9](#_bookmark21)
  9. [控制状态寄存器指令 9](#_bookmark22)
  10. [环境调用和断点指令 9](#_bookmark23)

[三、整体结构设计 10](#_bookmark24)

* 1. [顶层结构 10](#_bookmark25)
  2. [存储器结构 10](#_bookmark26)
  3. [控制通路 10](#_bookmark27)
  4. [数据通路 11](#_bookmark28)

[四、模块设计说明 12](#_bookmark29)

* 1. [各模块关系 12](#_bookmark30)
  2. [PC 模块 13](#_bookmark31)
     1. [模块功能 13](#_bookmark32)
     2. [模块接口 13](#_bookmark33)
  3. [Reg 模块 14](#_bookmark34)
     1. [模块功能 14](#_bookmark35)
     2. [模块接口 15](#_bookmark36)
  4. [ImmGen 模块 16](#_bookmark37)
     1. [模块功能 16](#_bookmark38)
     2. [模块接口 17](#_bookmark39)
  5. [BranchComp 模块 18](#_bookmark40)
     1. [模块功能 18](#_bookmark41)
     2. [模块接口 18](#_bookmark42)
  6. [ASel 模块 19](#_bookmark43)
     1. [模块功能 19](#_bookmark44)
     2. [模块接口 19](#_bookmark45)
  7. [BSel 模块 20](#_bookmark46)
     1. [模块功能 20](#_bookmark47)
     2. [模块接口 20](#_bookmark48)
  8. [ALU 模块 21](#_bookmark49)
     1. [模块功能 21](#_bookmark50)
     2. [模块接口 21](#_bookmark51)
  9. [wb 模块 22](#_bookmark52)
     1. [模块功能 22](#_bookmark53)
     2. [模块接口 23](#_bookmark54)
  10. [controller 模块 24](#_bookmark55)
      1. [模块功能 24](#_bookmark56)
      2. [模块接口 24](#_bookmark57)
  11. [CPU 模块 26](#_bookmark58)
      1. [模块功能 26](#_bookmark59)
      2. [模块接口 26](#_bookmark60)
  12. [存储器模块 27](#_bookmark61)
      1. [模块功能 27](#_bookmark62)
      2. [模块接口 27](#_bookmark63)
  13. [CPUTOP 模块 29](#_bookmark64)
      1. [模块功能 29](#_bookmark65)
      2. [模块接口 29](#_bookmark66)
  14. [五级流水功能 29](#_bookmark64)
      1. [模块功能 29](#_bookmark65)
      2. [模块接口 29](#_bookmark66)

[五、仿真测试过程及结果分析 30](#_bookmark67)

* 1. [Testbench Code 30](#_bookmark68)
  2. [R 型指令测试 30](#_bookmark69)
  3. [I 型指令测试 31](#_bookmark70)
  4. [Load/Store 指令测试 32](#_bookmark71)
  5. [指令集逐条测试 33](#_bookmark72)

[六、拓展功能开发 35](#_bookmark73)

[七、资源利用情况 37](#_bookmark74)

[八、感想与收获 37](#_bookmark75)

# 一、问题描述

基于 RV32I 指令集实现单周期 RISC-V 内核，验证指令的正确性，并使用


RISC-V 工具链验证编译后的 C 语言程序的仿真指令的正确性。

图 1-1 单周期 RISC-V 内核

# 二、RV32I 指令集

## RV32I 指令集简介

RV32I 是最基本的 32 位 Base 指令集，它支持 32 位寻址空间，支持字节地址访问，仅支持小端格式（little-endian），即高地址高位，低地址地位，寄存器也是 32 位整数寄存器。RV32I 指令集共有 47 条指令，全部指令如图 2-1 所示。

在 RV32I 指令集架构中，包括 32 个通用目的寄存器，其中 x0 被预留为常数 0，其它 31 个寄存器（x1-x31）是普通的通用整数寄存器。RV32I 指令可以分为 load 和 store 指令、整数计算指令（包括算术，逻辑指令，比较指令以及移位指令）、控制指令（包括无条件跳转指令和条件跳转指令）、同步指令、控制状态寄存器指令和环境调用和断点指令共 6 种，其中整数计算指令包括 I、R 或者 U 型指令。

每种指令格式都是固定的 32 位指令，所以指令在内存中必须 4 字节对齐， 否则将触发异常。其中 rd 表示目的寄存器，rs1 是源操作数寄存器 1，rs2 是源操

作数寄存器 2。imm 表示指令中的立即数，比如 imm[11:0]，表示一个 12 位的立即数，它的高 20 位会符号位扩展，imm[31:12]表示一个 32 位的立即数，它的低

12 位会补 0。




图 2-1 RV321 基本指令集

## R（Register）型指令

### 指令功能介绍

R 型指令共有 10 条，其将源操作数寄存器里的值进行运算，结果给目的寄


存器。观察 R 型指令可以发现，这种指令不涉及立即数的运算。

图 2-2 R 型指令

### 指令分析

⚫ ADD 加法

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 0000000 | rs2 | rs1 | 000 | rd | 0110011 |

汇编格式：add rd, rs1, rs2

⚫ SUB 减法

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 0100000 | rs2 | rs1 | 000 | rd | 0110011 |

汇编格式：sub rd, rs1, rs2

⚫ AND 逻辑与

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 0000000 | rs2 | rs1 | 111 | rd | 0110011 |

汇编格式：and rd, rs1, rs2

⚫ OR 逻辑或

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 0000000 | rs2 | rs1 | 110 | rd | 0110011 |

汇编格式：or rd, rs1, rs2

⚫ XOR 逻辑异或

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 0000000 | rs2 | rs1 | 100 | rd | 0110011 |

汇编格式：xor rd, rs1, rs2

⚫ SLT 有符号小于比较

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 0000000 | rs2 | rs1 | 010 | rd | 0110011 |

汇编格式：slt rd, rs1, rs2

⚫ SLTU 无符号小于比较

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 0000000 | rs2 | rs1 | 011 | rd | 0110011 |

汇编格式：sltu rd, rs1, rs2

⚫ SLL 逻辑左移

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 0000000 | rs2 | rs1 | 001 | rd | 0110011 |

汇编格式：sll rd, rs1, rs2

⚫ SRL 逻辑右移

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 0000000 | rs2 | rs1 | 101 | rd | 0110011 |

汇编格式：srl rd, rs1, rs2

* SRA 算数右移

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 0100000 | rs2 | rs1 | 101 | rd | 0110011 |

汇编格式：sra rd, rs1, rs2

## I（Immediate）型指令

### 指令功能介绍


I 型指令共有 9 条，对立即数进行整数运算，结果给目的寄存器，其中一个操作数为立即数。

图 2-3 I 型指令

### 指令分析

* ADDI 立即数加法

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| imm[11:0] | rs1 | 000 | rd | 0010011 |

汇编格式：addi rd, rs1, imm[11: 0]

* SLTI 立即数有符号小于比较汇编格式：slti rd, rs1, imm[11: 0]

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| imm[11:0] | rs1 | 010 | rd | 0010011 |

* SLTIU 立即数无符号小于比较

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| imm[11:0] | rs1 | 011 | rd | 0010011 |

汇编格式：sltiu rd, rs1, imm[11: 0]

⚫ XORI 立即数逻辑异或

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| imm[11:0] | rs1 | 100 | rd | 0010011 |

汇编格式：xori rd, rs1, imm[11: 0]

⚫ ORI 立即数逻辑或

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| imm[11:0] | rs1 | 110 | rd | 0010011 |

汇编格式：ori rd, rs1, imm[11: 0]

⚫ ANDI 立即数逻辑与

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| imm[11:0] | rs1 | 111 | rd | 0010011 |

汇编格式：andi rd, rs1, imm[11: 0]

⚫ SLLI 立即数逻辑左移

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 0000000 | shamt | rs1 | 001 | rd | 0010011 |

汇编格式：slli rd, rs1, shamt[4: 0]

⚫ SRLI 立即数逻辑右移

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 0000000 | shamt | rs1 | 101 | rd | 0010011 |

汇编格式：srli rd, rs1, shamt[4: 0]

* SRAI 立即数算数右移

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 0100000 | shamt | rs1 | 101 | rd | 0010011 |

汇编格式：srai rd, rs1, shamt[4: 0]

## Load/Store 指令

### 指令功能介绍


Load 指令共有 5 条，Store 指令共有 3 条，Load/Store 指令在 memory 和寄存器之间传输数据，Load 指令编码为 I 型，store 指令编码为 S 型。计算 memory 地址时候，imm 都会符号扩展成 32 位，然后和 rs1 相加，得到 memory 地址。

图 2-4 Load/Store 指令

### 指令分析

* LW 字加载

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| imm[11:0] | rs1 | 010 | rd | 0000011 |

汇编格式：lw rd, offset[11: 0](rs1)

⚫ LH 半字加载

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| imm[11:0] | rs1 | 001 | rd | 0000011 |

汇编格式：lh rd, offset[11: 0](rs1)

⚫ LHU 无符号半字加载

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| imm[11:0] | rs1 | 101 | rd | 0000011 |

汇编格式：lhu rd, offset[11: 0](rs1)

⚫ LB 字节加载

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| imm[11:0] | rs1 | 000 | rd | 0000011 |

汇编格式：lb rd, offset[11: 0](rs1)

⚫ LBU 无符号字节加载

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| imm[11:0] | rs1 | 100 | rd | 0000011 |

汇编格式：lbu rd, offset[11: 0](rs1)

⚫ SW 字存储

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| imm[11:5] | rs2 | rs1 | 010 | imm[4:0] | 0100011 |

汇编格式：sw rs2, offset[11: 0](rs1)

⚫ SH 半字存储

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| imm[11:5] | rs2 | rs1 | 001 | imm[4:0] | 0100011 |

汇编格式：sh rs2, offset[11: 0](rs1)

* SB 字节存储

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| imm[11:5] | rs2 | rs1 | 000 | imm[4:0] | 0100011 |

汇编格式：sb rs2, offset[11: 0](rs1)

## B（Branch）型指令

### 指令功能介绍

条件跳转指令都是 B 型指令，共有 6 条。跳转指令还有非条件跳转，是 J 型

指令。




图 2-5 B 型指令

### 指令分析

* BEQ 相等跳转

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| imm[12|10:5] | rs2 | rs1 | 000 | imm[4:1|11] | 1100011 |

汇编格式：beq rs1, rs2, label

⚫ BNE 不等跳转

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| imm[12|10:5] | rs2 | rs1 | 001 | imm[4:1|11] | 1100011 |

汇编格式：bne rs1, rs2, label

⚫ BLT 小于跳转

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| imm[12|10:5] | rs2 | rs1 | 100 | imm[4:1|11] | 1100011 |

汇编格式：blt rs1, rs2, label

⚫ BGE 大于等于跳转

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| imm[12|10:5] | rs2 | rs1 | 101 | imm[4:1|11] | 1100011 |

汇编格式：bge rs1, rs2, label

⚫ BLTU 无符号小于跳转

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| imm[12|10:5] | rs2 | rs1 | 110 | imm[4:1|11] | 1100011 |

汇编格式：bltu rs1, rs2, label

* BGEU 无符号大于等于跳转汇编格式：bgeu rs1, rs2, label

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| imm[12|10:5] | rs2 | rs1 | 111 | imm[4:1|11] | 1100011 |

## J（Jump）型指令

### 指令功能介绍

J 型指令是非条件跳转，共 2 条。JAL 指令使用 20 位的立即数作为偏移，所以它仅可以跳转到前后 1M 的地址空间。JALR 使用 12 位的立即数，其值和 rs1


中的值相加，得到偏移量。

图 2-6 J 型指令

### 指令分析

* JAL 无条件跳转

|  |  |  |
| --- | --- | --- |
| imm[20|10:1|11|19:12] | rd | 1101111 |

汇编格式：jal rd, label

#### 说明：将 PC+4 的值保存到 rd 寄存器中，设置 PC=PC+offset

* JALR 无条件相对跳转

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| imm[11:0] | rs1 | 000 | rd | 1100111 |

汇编格式：jalr rd, rs1, imm

#### 说明：将 PC+4 的值保存到 rd 寄存器中，设置 PC=rs1+imm

## U（Upper immediate）型指令

### 指令功能介绍

U 型指令包括 LUI 指令和 AUIPC 指令，共 2 条。U 型指令有 20 位立即数，

LUI 加载立即数高 20bit 到寄存器，低 12 位清 0；AUIPC 将立即数的高 20bit 和


pc 相加的结果放入寄存器。

图 2-7 U 型指令

### 指令分析

* LUI（Load Upper Immediate）

|  |  |  |
| --- | --- | --- |
| imm[31:12] | rd | 0110111 |

汇编格式：lui rs, imm

⚫ AUIPC（Add Upper Immediate to PC） 汇编格式：auipc rd, imm

|  |  |  |
| --- | --- | --- |
| imm[31:12] | rd | 0010111 |

## 同步指令

同步指令有 2 条，包括 FENCE 和 FENCE.I。Risc-V 在多个 har（t

硬件线程）

之间使用的是松散一致性模型，所以需要存储器 fence 指令。fence 指令能够保证存储器访问的执行顺序。在 fence 指令之前的所有存储器访问指令，比该 fence 之后的所有数据存储器访问指令先执行。

## 控制状态寄存器指令

CSR 指令包括 6 条，通常在用户层，不会访问写 csr 的指令。这些 CSR 指令实现都是原子操作。对于 CSRRW 和CSRRWI 来说，如果 rd 为 x0，则不会有任何写操作。对于 CSRS 和 CSRRC 指令，如果 rs1 为 x0，则不会有任何写操作。对于 CSRRSI 和 CSRRCI 来说，如果立即数为 0，则不会有任何写操作。

## 环境调用和断点指令

包括 ECALL 和 EBREA 共 2 条指令，这两条指令能够产生环境调用异常和生成断点异常，产生异常时候，当前指令的 pc 值被写入 mepc 寄存器。这两条指令在调试代码时候有用。

# 三、整体结构设计

## 顶层结构

单周期的 RISC-V 内核分为控制通路和数据通路，如图 1-1 所示。控制通路是对数据通路要做什么操作进行行为调度的硬件结构，就像是处理器的大脑。数据通路是处理器中执行处理器所需操作的硬件部分，就像是处理器的四肢。

单周期 RISC-V 核要经过取指、译码、执行、访存、写回的过程，除了控制通路和数据通路之外，还需要两个存储器分别来存储指令和数据，采用哈佛结构。

整体设计的微架构如图 3-1 所示。




图 3-1 整体设计微架构图

## 存储器结构

存储器使用 IP 核实现，IMEM 存储器存储指令，使用 256\*8bit 的 ROM，

DMEM 存储器存储数据，使用 256\*8bit 的 RAM。




图 3-2 256\*8bit ROM 图 3-3 256\*8bit RAM

## 控制通路

控制器根据输入的 11 位地址，分别是指令输入 inst[8:0]，branch equa（l BrEQ）

和 branch-less than（BrLT），得到 15 位的输出信号，分别是 PCSel、Immsel[2:0]、


BrUn、ASel、BSel、ALUsel[3:0]、MemRW、RegWen、WBSel[1:0]。47 条指令的逻辑真值表如下。

图 3-4 47 条指令的逻辑真值表

## 数据通路

在指令执行过程中，数据所经过的路径，包括路径中的部件，是数据通路， 它是指令的执行部件。数据通路由组合逻辑元件和存储元件构成，存储元件需要通过时钟信号控制。

每次执行时，根据 pc 输出的地址，pc 加 4，在存储器中找到地址加 4 后的地址，对应一个 32 位的指令。根据指令中对应 rs1、rs2、rd 的有效段，取出寄存器中的值。对有立即数的指令，进行立即数扩展，并根据控制器的输出选择对应的数据进行 ALU 运算，最后写回到存储器中。单周期 RISC-V 核的数据通路如图 3-5 所示。




图 3-5 单周期 RISC-V 核的数据通路

# 四、模块设计说明

## 各模块关系

根据数据通路，设计如下模块：PC、Reg、ImmGen、BranchComp、ASel、

BSel、ALU、wb，共 8 个，设计控制器模块 controller，将这 9 个模块封装为 CPU 模块，为 CPU 内部执行控制的主体结构。调用 IP 核生成 IMEM 和 DMEM 模块， 顶层文件为 CPUTOP。

模块间关系如下：




图 4-1 模块间关系图

通过顶层模块 CPUTOP 调用 IMEM、DMEM 以及 CPU 模块，CPU 模块负责主体的运算和控制，通过调用 PC、Reg、ImmGen、BranchComp、ASel、

BSel、ALU、wb 和 controller 等模块实现从 IMEM 中取出指令，从 DMEM 中取出数据，进而完成指令并进行下一条指令的执行，并将数据写回到 DMEM 中。

整体文件结构如图 4-2 所示。




图 4-2 整体文件结构图

## PC 模块

### 模块功能

PC 模块的作用是用于控制程序指针，其中存放的是指令地址，在时钟上升沿时，判断下一条指令是 PC+4 还是跳转地址，跳转地址出现在有分支判断的时候。

### 模块接口

PC 模块的 4 个输入接口：

* + - * 时钟信号
      * 复位信号
      * 跳转地址
      * PCSel 1 个输出接口：
      * 32 位 pc 地址

图 4-3 PC 模块定义代码截图




图 4-4 PC 模块架构图

## Reg 模块

### 模块功能

寄存器是 CPU 或者处理器上，预先定义的可以用来存储数据的位置。寄存器之所以重要是因为汇编代码并不是在内存上执行，而是在寄存器上执行，也就是说，当我们在做 add，sub 时，我们是对寄存器进行操作。通过 load 指令将数据存放在寄存器中，这里的数据源可以是来自内存，也可以来自另一个寄存器。之后可以在寄存器上执行一些操作。

RISC-V 有 x0-x31，共 32 个寄存器，它们的功能如下：

表 4-1 RISC-V 通用寄存器

|  |  |  |  |
| --- | --- | --- | --- |
| 寄存器 | ABI 名字 | 描述 | Saver |
| x0 | zero | 硬件连线 0 | - |
| x1 | ra | 返回地址 | Caller |

|  |  |  |  |
| --- | --- | --- | --- |
| x2 | sp | 栈指针 | Callee |
| x3 | gp | 全局指针 | - |
| x4 | tp | 线程指针 | - |
| x5-x7 | t0-t2 | 临时寄存器 | Caller |
| x8 | s0/fp | 保存的寄存器/帧指针 | Callee |
| x9 | s1 | 保存寄存器 | Callee |
| x10-x11 | a0-a1 | 函数参数/返回值 | Caller |
| x12-x17 | a2-a7 | 函数参数 | Caller |
| x18-x27 | s2-s11 | 保存寄存器 | Callee |
| x28-x31 | t3-t6 | 临时寄存器 | Caller |

RISC-V 共有 32 个寄存器，使用 5 位地址，来表示这 32 个寄存器，每个寄

存器中存储的数据长度为 32 位。

### 模块接口

Reg 模块的 7 个输入接口：

* + - * 时钟信号
      * 复位信号
      * 写入使能信号
      * AddrD 写回寄存器的地址
      * AddrA 寄存器 A 的地址
      * AddrB 寄存器 B 的地址
      * DataD 写回数据

2 个输出接口：

* DataA 寄存器 A 的数据
* DataB 寄存器 B 的数据

图 4-5 Reg 模块定义代码截图




图 4-6 Reg 模块架构图

## ImmGen 模块

### 模块功能

在 RV32I 指令中，I 型、S 型、B 型、U 型、J 型指令需要用到立即数。立即数通常是指在立即寻址方式指令中给出的数。可以是 8 位、16 位或 32 位，该数

值紧跟在操作码之后。指令中得到的都是小于 32 位的立即数，对立即数进行操

作前，需要先将其扩展成 32 位。

立即数生成模块就是按照不同的编码方式处理立即数，将其变为 32 位。S 格式里用来编码分支偏移量的 12 位立即数，在 SB 格式中扩大了一倍（即左移一

位，相当于乘 2）。20 位的立即数左移 12 位形成 U 立即数，左移 1 位形成 J

立即数。

不同类型指令的立即数生成方式如下：




图 4-7 立即数生成方式

I 型指令将最高位扩充 20 位，S 型指令将[31:25]和[11:7]拼接后，再将最高位扩充 20 位，B 型指令将 inst[7]放到高位，末尾补零，并将最高位扩充，U 型指令在末位补 12 位零，J 型指令有偏移，高位补 inst[31]，低位补零。

### 模块接口

ImmGen 模块的 2 个输入接口：

* + - * 输入指令 32 位
      * 立即数选择

1 个输出接口：


◼ 扩展后的 32 位立即数

图 4-8 ImmGen 模块定义代码截图




图 4-9 ImmGen 模块架构图

## BranchComp 模块

### 模块功能

分支比较模块对两个 32 位的数进行比较，输出等于或者小于，用 BrEq 和

BrLt 表示。如果 A、B 两个数是无符号数，直接比较即可；如果 A、B 两个数是有符号数，则需要先通过最高位判断两个数的正负。如果 A 是负数 B 是正数， 则可以直接判断为 A 小；如果两数都是正数，则绝对值小的数小；如果两数都是负数，则绝对值大的数小。

### 模块接口

BranchComp 模块的 3 个输入接口：

* + - * BrUn 无符号有符号标志位
      * DataA 寄存器 A 的数据
      * DataB 寄存器 B 的数据

2 个输出接口：

* BrEq 等于
* BrLt 小于



图 4-10 BranchComp 模块定义代码截图




图 4-11 BranchComp 模块架构图

## ASel 模块

### 模块功能

对 ALU 运算的操作数 A 进行选择，判断是 PC 中的值还是寄存器的值。当

ASel 是 1 时，将 PC 地址传给 ALU 运算模块；当 ASel 是 0 时，将寄存器中的

DataA 传给 ALU 运算模块。

### 模块接口

ASel 模块的 3 个输入接口：

* + - * Asel 选择标志
      * Reg\_Data\_A 寄存器 A 的数据
      * pc 地址

2 个输出接口：

◼ DataA 输出给 ALU 运算模块的值




图 4-12 ASel 模块定义代码截图




图 4-13 ASel 模块架构图

## BSel 模块

### 模块功能

对 ALU 运算的操作数 B 进行选择，判断是立即数还是寄存器的值。当 BSel 是 1 时，将扩充后的 32 位立即数传给 ALU 运算模块；当 BSel 是 0 时，将寄存器中的 DataB 传给 ALU 运算模块。

### 模块接口

BSel 模块的 3 个输入接口：

* + - * Bsel 选择标志
      * Reg\_Data\_B 寄存器 B 的数据
      * 立即数

2 个输出接口：

◼ Data\_B 输出给 ALU 运算模块的值




图 4-14 BSel 模块定义代码截图




图 4-15 BSel 模块架构图

## ALU 模块

### 模块功能

算术逻辑单元（Arithmetic&logical Unit）是中央处理器（CPU）的执行单元， 是所有中央处理器的核心组成部分，由"And Gate"（与门） 和"Or Gate"（或门） 构成的算术逻辑单元，主要功能是进行二位元的算术运算。我们设计的 ALU 模块可以实现加法、减法、与运算、或运算、异或运算、逻辑左移、逻辑右移、算数右移、有符号数比较和无符号数比较等运算。

### 模块接口

ALU 模块的 3 个输入接口：

* + - * Data\_A 输入操作数 A
      * Data\_B 输入操作数 B
      * ALUSel 选择逻辑运算

1 个输出接口：


◼ ALU 运算结果

图 4-16 ALU 模块定义代码截图




图 4-17 ALU 模块架构图

## wb 模块

### 模块功能

当 CPU 对 cache 写命中时，只修改 cache 的内容不立即写入主存，只当此行被换出时才写回主存。这种策略使 cache 在 CPU-主存之间，不仅在读方而且在写方向上都起到高速缓存作用。




图 4-18 Write-Back Cache

当写回选择是 0 时，将 DMEM 中存储的数据写回；当写回选择是 1 时，将

ALU 的运算结果写回；当写回选择是时，将 pc+4 的地址写回。

### 模块接口

wb 模块的 5 个输入接口：

* + - * pc\_4 pc+4 的地址
      * ALU 运算结果
      * 从 DMEM 输出的数据
      * 访存使能
      * WBSel 写回选择

１个输出接口：

* + - * 写回到寄存器 DataD 的值




图 4-19 wb 模块定义代码截图




图 4-20 wb 模块架构图

## controller 模块

### 模块功能

RISC-V 指令格式是一个典型的三操作数的形式，对于不同类型的指令而言

（图 4-21），opcode 代表操作码，rs1 代表源操作数地址，rs2 代表另外一个源操作数地址，rd 代表目的操作数地址即存放处理结果的地址。取指阶段从 32 位指令中取出 9 位，只需使用原指令的 inst[30, 14:12,6:2]即可区分不同的指令。根据指令的类型和格式，对每一条指令进行控制量的设计。




图 4-21 不同类型的指令

### 模块接口

controller 模块的 3 个输入接口：

◼ 输入指令 inst[30, 14:12, 6:2]

* + - * BrEq 等于标志
      * BrLt 小于标志

9 个输出接口：

* PCSel pc 选择
* Immsel 立即数选择
* BrUn 有符号无符号标志
* ASel ALU 模块操作数 A 选择
* BSel ALU 模块操作数 B 选择
* ALUsel ALU 功能选择
* MemRW 访存使能
* RegWen 写回使能
* WBSel 写回选择

图 4-22 controller 模块定义代码截图




图 4-23 controller 模块架构图

## CPU 模块

### 模块功能

对上述 9 个模块进行实例化，设计连线进行连接。并对接口进行定义，方便与 IMEM 和 DMEM 存储器连接。

### 模块接口

CPU 模块的 4 个输入接口：

* + - * 时钟输入
      * 复位信号输入
      * 指令输入
      * 从 DMEM 输入

4 个输出接口：

* pc 地址
* DataW 写回数据
* ALU 计算结果
* MemRW 写回使能




图 4-24 CPU 模块定义代码截图




图 4-25 CPU 模块架构图

## 存储器模块

### 模块功能



从指令存储器 IMEM 中读取指令，将新的数据写入数据存储器 DMEM 中。由 IP 核 Distributed Memory Generator 生成，IMEM 为生成的 ROM，DMEM 为生成的 Single Port RAM。

图 4-26 生成 IMEM 图 4-27 生成 DMEM

### 模块接口

IMEM 模块的 1 个输入接口：

◼ 8 位存储器地址输入

1 个输出接口：

* 32 位地址输出




图 4-28 IMEM 模块架构图

DMEM 模块的 4 个输入接口：

* 8 位存储器地址输入
* 时钟信号
* 写回使能
* 32 位数据输入

1 个输出接口：


◼ 32 位数据输出

图 4-29 DMEM 模块架构图

## CPUTOP 模块

### 模块功能

该模块是整体设计的顶层文件，对 CPU 模块、IMEM 模块、DMEM 模块进行实例化，并对模块接口进行连线。需要注意存储器的地址重映射，使其在实际区间内。

dmemAddr = alu[17:2] + 128- 32'h00010054 /4; imemAddr = pc\_CPU- 32'h00010054;

### 模块接口

CPUTOP 模块的 2 个输入接口：

* + - * 时钟输入
      * 复位信号输入

1 个输出接口：


◼ DataR 存储器输出数据

图 4-30 CPUTOP 模块定义代码截图




图 4-31 整体架构图

## 五级流水

### 模块功能

五级流水线是指将一条指令的执行分为 5 个步骤，每个时钟周期各执行 1 个步骤， 这五个步骤分为： 取址 (fetch) ->译码 (decode) ->执 行 (execute) ->访存 (memory) ->回写 (write\_back)。相当于将一个很大的组合逻辑拆分成五个比较小的组合逻辑，只需要保证每个小模块能够在一个时钟周期内执行完毕。因此可以一定程度上缩小 CPU 时钟周期，即提升 CPU 的频率。




图 4-32 五级流水流程

1.取址(fetch)：以程序计数器 PC 中的内容作为地址，从存储器中取出指令并放入指令寄存器 ；同

时 PC 值加 4(每条指令占 4 个字节)，指向顺序的下一条指令。

2.译码(decode)：对指令进行译码，并用 IR 中的寄存器地址去访问通用寄存器组，读出所需的操作

数。

3.执行(execute)：对操作数进行算术计算。

4.访存(memory)：该周期处理的指令只有 load 、store 和分支指令。

5.写回(write\_back)：ALU 运算指令和 load 指令在周期内把结果写入通用寄存器组。

流水线中经常有一些冲突的情况发生， 它使得指令序列中下一条指令无法按照设计的时钟周期执行， 这

些冲突会降低流水线的性能， 被称为“冒险”，流水线中的冒险分为三类：结构冒险、数据冒险、控制冒

险。

（1）结构冒险，一般是由于硬件不支持多条指令在同一时钟周期引起的硬件冲突问题，目前我们设计

的流水线结构暂时不会涉及到这种情况。

（2）数据冒险，流水线机制中，当一条指令的执行结果还没有写回寄存器而后面的指令要使用前者目

标寄存器的值的时候，就会发生数据冒险。

（3）控制冒险，在遇到条件分支指令时，由于跳转条件是否成立在执行阶段才知道，因此流水线就需要停顿或者冲刷指令才能正确运行。

为解决上述问题，建立了前馈（forward）模块，即在冲突发生时，用前一条指令的运算结果，替换寄存器读取的数据，实现正常运算：

1. 执行级：将 ALU 计算的结果代替寄存器读取的数据。

2. 访存级：将访存级写回的数据代替寄存器读取的数据。

3. 写回级：clk 上升沿写入，先写后读。

并新增 reg\_f\_d, reg\_d\_e, reg\_e\_m, reg\_m\_w 分别作为 fetch, decode, execute, memory, write\_back 两两之间的寄 存器。

# 五、仿真测试过程及结果分析

## Testbench Code

实例化 CPUTOP 模块后，生成间隔一段时间反转的时钟信号和复位信号。


Testbench 代码截图如下：

图 5-1 tb 代码截图

## R 型指令测试

寄存器初值 x1=2，x3=1。

对于 ADD 运算，指令 32'b000000\_00011\_00001\_000\_00001\_0110011，即

add x1, x1, x3，(x1=x1+x3)，将指令存于 RISCV\_test\_Rtype.coe 文件中，仿真结果实现了对寄存器 x1 的值不断加 x3（数值为 1）的操作。

仿真输出的部分波形如图 5-2 所示。




图 5-2 R 型指令测试波形

指令 32'b0000000\_00001\_00001\_000\_00001\_0110011，即 addi x1, x1, x1，


(x1=x1+x1)，将指令存于 RISCV\_test\_Rtype.coe 文件中，仿真结果实现了对寄存器 x1 的值不断累加的操作。

图 5-3 R 型指令累加测试波形

## I 型指令测试

对于 ADDI 运算，指令 32'b000000000011\_00100\_000\_00100\_0010011，即

addi x4, x4, 3，将指令存于 RISCV\_test\_Itype.coe 文件中，仿真结果实现了对寄存器 x4 的值不断加 3 的操作。

仿真输出的部分波形如图 5-4 所示。



图 5-4 I 型指令测试波形

## Load/Store 指令测试

对于 Load 和 Store 指令，测试 SW 字存储指令和 LW 字加载指令。

32'b000000000011\_00100\_000\_00100\_0010011，即 addi x4, x4, 3

32'b0000000\_00100\_00011\_010\_00000\_0100011，即 sw x4, 0 (x3)

32'b000000000000\_00011\_010\_00111\_0000011，即 lw x7, 0 (x3)

将指令存于 RISCV\_test\_LS.coe 文件中，仿真结果实现了先对寄存器 x4 的值加 3，再存入寄存器，再写回。

图 5-5 Load/Store 指令测试波形


## 指令逐个验证

## 1、R型指令

**1．add**

x[AddrD] = x[AddrA] + x[AddrB]


3=1+2 符合



**2. sub**

x[AddrD]=x[AddrA] - x[AddrB](有符号)


-1=1-2 成立



**3. sll**

x[AddrD]=x[AddrA]≪x[AddrB]

4=1<<2 符合



**4. slt**


if(x[AddrA]<x[AddrB])x[AddrD]<=1;

else x[AddrD]<=0;(有符号)

x[AddrA]=3,x[AddrB]=2

3<2

DataD=0 符合



**5. sltu**


if(x[AddrA]<x[AddrB])x[AddrD]<=1;

else x[AddrD]<=0;(有符号)

x[AddrA]=4,x[AddrB]=2

2<4


DataD=0 符合



**6. xor**

x[AddrD]=x[AddrA]^x[AddrB]


4=2 ^1 满足要求



**7. srl**

x[AddrD]=(x[AddrA]≫x[AddrB]) (无符号)


0=1>>4 符合

****

**8. sra**

x[AddrD]=x[AddrA]>>x[AddrB](有符号)


0=3>>4 符合



1. **or**

x[AddrD]=x[AddrA]|[2]

1|2=3 符合




**10.and**

x[rd] = x[DataA] & x[DataB]

0=1&2

符合




## 2、 I型指令

**11. addi**

x[AddrD] = x[AddrA] + sext(immediate)

1+9=10 结果是对的




**12. slti**

x[AddrD] = x[AddrA]< sext(immediate)（有符号） ? 1:0

观察DataA、DataD和Imm\_Gen

3<9?1:0 符合实验结论




**13. sltiu**

x[AddrD] = x[AddrA] < sext(immediate) (无符号) ? 1:0

观察DataA、DataD和Imm\_Gen，1<9?1:0


答案为1 符合实验结论



**14. xori**

解释：x[AddrD] = x[AddrA] ^ sext(immediate)

观察DataA、DataD、Imm\_Gen


1^9=1 符合实验结论

**15. ori**

x[AddrD] = x[AddrA] | sext(immediate)

`


9=9|9

符合实验结论

**16. andi**

x[AddrD] = x[AddrA] & sext(immediate)


1=1&9

符合实验结论

**17. slli**

x[AddrD] = x[AddrA] << shamt


2=1<<1 符合



**18. srli**

x[AddrD] = x[AddrA] >> shamt


0=1>>1 ,符合



**19. srai**

x[AddrD] = x[AddrA] >> shamt (有符号)


0=1>>1 符合



**20. lw**

x[AddrD] = mem(x[AddrA] + sext(offset) (有符号))


mem(4+1)=mem(5)中读一个字，符号扩展后为0303aa55 ,符合



**21. lh**

x[AddrD] = mem(x[rs1] + sext(offset) (有符号))


mem(4+1)=mem(5) 中读半个字，符号扩展后为0303aa55 ,符合



**22. lb**

x[AddrD] = mem(x[AddrA] + sext(offset)(有符号))


mem(4+1)=mem(5) 中读一个字节，符号扩展后为0303aa55 符合



**23. lhu**

x[AddrD] = x[mem](x[AddrA] + sext(offset) (无符号))


mem(4+1)=mem(5) 中读半个无符号字，符号扩展后为0000aa55 符合



**24. lbu**

x[AddrD] = mem(x[AddrA] + sext(offset) (无符号))

mem(4+1)=mem(5) 中读一个无符号字节，符号扩展后为00000055，存入rd中 符合



## 3、 S型指令

**25. sw**

mem(x[AddrA]+sext(offset))=x[AddrB][31:0]


mem(4+1=5)=rs2=5 符合



**26. sh**

mem(x[AddrA]+sext(offset))=x[AddrB][15:0]


mem(4+1=5)=rs2=5 符合



**27. sb**

mem(x[AddrA]+sext(offset))=x[AddrB][7:0]

mem(4+1=5)=rs2=5 符合




## 4、 U型指令

**28. lui**

x[AddrD] = sext(immediate)<<12

测试结果：把imm立即数写入AddrD的高20位，AddrD的低12位补零。

rd=1<<12=1000(十六进制)=DataD 符合




**29. auipc**

x[DataD]=pc+ sext(immediate)<<12

测试结果:PC加立即数，即将20位的立即数符号扩展后，左移12位，和当前PC相加

结果写入rd寄存器 rd=pc + 3<<12=101c（十六进制）

符合实验结论



## 5、 J型指令


**30. jal**

x[AddrD]=pc+1,pc+=sext(offset)

AddrD=16+1=17（十进制）=1e（十六进制）=DataD

pc=16+1(imm)=17（十进制）

符合实验结论




**31. jalr**

x[AddrD]=pc+4,pc=(x[AddrA]+ sext(offset))

pc=1+12=13

PCadd4out=(13+2)=15(十进制)

符合实验结论



## 6、 B型指令

**32. beq**


if(x[AddrA]==x[AddrB])pc+=sext(offset)

x[AddrA]=x[1]=b, x[AddrB]=x[7]=b

x[AddrA]=x[AddrB] 不满足

按前面的PC+4指令执行

符合实验结论



**33. bne**


if(x[AddrA]!=x[AddrB])pc+=sext(offset)

x[AddrA] =1, x[AddrB] =12

x[AddrA]!=x[AddrB] 满足

PCout=12+1=13

符合实验结论



**34. blt**


if(x[AddrA]<x[AddrB](有符号))pc+=sext(offset)

x[AddrA] =1, x[AddrB] =12

x[AddrA]<x[AddrB] 满足

PCout=12+1=13

符合实验结论



**35. bge**


if(x[AddrA]>=x[AddrB](有符号))pc+=sext(offset)

x[AddrA] =1, x[AddrB] =12

x[AddrA] >= x[AddrB]不满足

PCout保持原本数据13

结果正确



**36. bltu**

if(x[AddrA]<x AddrB](无符号))pc+=sext(offset)


测试结果：

x[AddrA] =1, x[AddrB] =12

x[AddrA]>x[AddrB] 满足

PCout=12+1=13

符合实验结论



**37. bgeu**


if(x[AddrA]>=x[AddrB](无符号))pc+=sext(offset)

x[AddrA] =1, x[AddrB]=12

x[AddrA]>x[AddrB] 不满足

Pcout保持原先结果

符合实验结论



### 多周期五级流水时钟设计

**1、扩展功能描述：**

所谓单周期处理器，就是指处理器执行每一条指令都在一个时钟周期内完成。由

于不同指令的数据通路不同，执行不同的指令做需要的时间也不同，单周期处理器必须保证所花时间最长的那一条指令能够在一个时钟周期内执行完毕。因此这就限制了时钟周期的大小。

流水线的思想，就是将一个很大的组合逻辑拆分成几个比较小的组合逻辑，使得

这几个小的模块能够并行执行，通过增加数据吞吐量来提升执行效率。

在这里我们将处理器执行一条指令的过程拆分为取指，译码，执行，访存，写回

五个阶段。这相当于将一个很大的组合逻辑拆分成五个比较小的组合逻辑，只需要保证每个小模块能够在一个时钟周期内执行完毕。因此可以一定程度上缩小CPU时钟周期，即提升CPU的频率。既然要进行拆分，就不是简单的将几个模块进行重组打包，而是要彻底的打断各个子模块之间的“路径”，同时各个子模块之间原有的信号流通

不能改变。所以需要在两个子模块之间添加一组流水线寄存器。

其作用有二：


（1）用寄存器打断组合逻辑

（2）进行信号在两个子模块之间的传递

**2、流水线设计**



（1）取指阶段

取指阶段的功能是产生新的pc值，并读取指令存储器。因此取指阶段包括pc\_reg和instr\_memory两个子模块。此处 instr\_memory为一个存储器，将其当作CPU外部的部件而不将其写入if\_stage阶段。





（2）If\_ID流水线寄存器

此模块传递两个信号，分别是pc和读出的32位的指令。  
pc为什么向后传递？因为在执行阶段计算下一个pc的值以及跳转指令的目标地址时，都需要用到当前模块的pc,所以pc需要逐级传递，保证pc与所在阶段执行的指令是一一对应的。





（3）ID\_stage译码阶段

译码阶段的功能是将上一级传递的32位指令进行译码并且读取寄存器堆。  
所以此模块包含instr\_decode和registers两个子模块。





（4）ID\_EX流水线寄存器

此模块传递四个信号，pc,imme,Rd\_data1,Rd\_data2。



(5)EX\_stage执行阶段

执行阶段的功能是执行ALU的计算并且计算新的pc的值。  
所以包含alu模块，分支判断模块，两个加法器（pc+4,pc+imme），三个选择器（alu数据来源选择，pc顺序执行与pc跳转选择，jalr选择）。





(6)EX\_MEM流水线寄存器



此模块传递ALU\_result，pc\_jump，Rd\_data2，imme，pc\_order五个模块。


ALU\_result将在访存阶段作为访存的地址使用，在写回阶段作为运算结果写回寄存器。

pc\_jump，pc\_order在写回阶段写回寄存器。

Rd\_data2在访存阶段作为写入存储器的数据使用。

imme在写回阶段使用。








(7)访存阶段

访存阶段与取指阶段类似，都是访问外部存储器，在这里将存储器与CPU进行分开，所以此阶段只需要输出地址与数据给数据存储器，并且接收数据存储器读出的数据，此部分代码在CPU的顶层模块体现。

（8）MEM\_WB流水线寄存器


此模块传递5个信号，均在写回阶段使用。loaddata为访存阶段新产生的数据，来自于读数据存储器。








（9）WB\_stage写回阶段




写回阶段包括4个选择器，最终输出一个数据写回寄存器堆。





(10)顶层数据通路



、

**3、多周期五级流水线CPU仿真实测**

由于时间原因，编译了两天还一直报错 不知道错哪，放弃了。

### 拓展功能二：分支预测逻辑

**1、扩展功能描述：**分支预测可分为静态预测和动态预测两种。

**静态预测**

不依赖于任何曾经执行过的指令信息和历史信息，仅依靠这条分支指令本身的信息进行预测。

(1)简单的静态预测方法是总预测分支指令不会发生跳转，因此取指单元便总是顺取分支指令的下一条指令。待执行阶段之后如果发现需要跳转 ，则会冲刷流水线(Flush Pip line)重新进行取指。

(2)BTFN 预测（Back Taken, Forward Not Taken ），即预测向后则跳转，向前则不跳转，比较目标PC值与当前分支指令PC值的大小来进行跳转与否的操作

**动态预测**

依赖已经执行过的指令的历史信息和分支指令本身的信息综合进行”方向“的预测

(1)一比特饱和计数器。每次分支指令执行之后，便使用此计数器记录上次的“方向” 其预测机制是：下次分支指令永远采用上次记录的“方向”作为本次的预测 这种预测器结构最简单，但是预测精度不如两比特饱和计数器

(2)“两比特饱和计数器。总共有四个状态，“强不需要跳转，强需要跳转，弱不需要跳转，弱需要跳转”

**一级预测器**

将有限个“两比特饱和计数器”组织成一维的表格，称为预测器表格（ Predictor Table ），并直接使用 PC 值的 部分进行索引。譬如使用 PC 的后10 位作为索引，则仅要维护1000 表项的表格。

但一级预测起很多不同的分支指令都会指向同样的表项，并且由于没有考虑到分支指令的上下文执行历史，分支预测的精度不高

**两级预测器**

对于每条分支指令而言，将有限个“两比特饱和计数器”组织成 PHT ( Pattern History Tab）用该分支跳转的历史（ Branch History ）作为 PHT 的索引。假设用 n 个比特记录其历史 （ taken 或 not taken ），则可以索引 2的 n 次方个表项分支历史（ Branch History ）又可以分为局部历史和全局历史。局部历史是指每个分支指令自己的分支跳转历史，而全局历史是指所有分支指令 的分支跳转历史分支预测器（Branch Predictor ）又分为局部分支预测器和全局分支预测器。局部分支预测器（Local Branch Predictor ）会使用分立的局部历史来保存不同指令的分支历史，每个局部历史缓存有自己对应的 PHT；全局分支预测器（ Global Branch Predictor ）则仅使用所有分支指令共享的全局历史缓存，全局分支预测器的 个很明显的弊端是它无法区分单独每个分支指令的历史，不同的指令会互相冲击，但是它的优势是比较节省资源。

**预测地址**

对于间接跳分支指令，由于分支目标地址需要使用寄存器索引的操作数（基地址寄存器）和指令字中的立即数进行加法运算，只能在流水线的执行阶段才计算出分支目标地址，这需要多个时钟周期才能完成，为了连续不断地取值，则需预测分支目标的地址。

1) BTB

分支目标缓存 （Branch Target Buffer, BTB ）技术是指使用容量有限的缓存保存最近执行过的分支指 PC 值，以及它们的跳转目标地址。对于后续 要取指的每条PC值，将其与BTB中存储的各个 PC 值进行比较，如果出现匹配，则预测这是分支指令，并使用其对应存储的跳转目标地址作为预测的跳转地址。

2) RAS

返回地址堆枝（ Return Address Stack, RAS ）技术是指使用容 有限的硬件堆枝来存储函数调用的返回地址。只要程序是在正常执行，其函数的调用和返回成对出现，那么RAS便能够提供较高的预测准确率。不过由于RAS的深度有限，如果程序中出现很多次函数嵌套，需要不断地压入堆枝，造成堆枝溢出，则会影响到预测准确率。

3) Indirect BTB

间接BTB （indirect BTB ）是指专门为间接跳转 分支 Cindirect Jump/Branch ）指令而设计的BTB ，它与普通BTB类似，存储较多历史目标地址，但是通过高级的索引方式，结合了 BTB 和动态两级预测器的技术，能够提供较高跳转目标地址预测成功率但其缺点是硬件开销非常大，只有在高级的处理器中才会使用。

**2、分支预测仿真实测**

由于时间原因，有心无力

# 六、资源利用情况

综合实施后的布局布线图如下。




图 6-1 综合设计图

对综合后资源利用进行分析，使用 LUT 数量 1266 个，LUTRAM 数量 128

个，FF 数量 1024 个。




图 6-2 综合资源利用

功耗使用情况如下：




图 6-3 功耗使用情况

# 

# 七、心得体会

通过此次 RISCV核的实现，我运用了许多课堂上学习的知识，将 riscv 核分解为诸多模块， 通过先实现各个模块的功能，再将其进行连接综合，最终完成了具有五级流水线的 RISCV核。 此外，我还学习了许多课外的知识，例如vivado编译器的使用，我还通过查阅相关资料，了解了一些关于连接 FPGA 以及烧写程序的方法。

《智能芯片与系统实践》这门课程让我学习了编写 Verilog 语言，并了解了一些计算机内部的编译以及运行的原理和过程，让我受益匪浅。

# 小组分工

•姚天亮:设计CPU结构的顶层模块,进行时钟和控制信号的传递。负责CPU总体功能和测试用例的验证。

•倪瑞鹏:设计CPU内各个执行单元,包括取指器、译码器、执行单元、访存单元等。负责单元测试,验证每个执行单元的功能是否正确。

•何彦骏:完善指令集的解释和测试用例的编写。设计存储器结构，收集测试结果,做总体分析。

**附件：重点代码**

**# control\_unit.v**

`timescale 1ns / 1ps

module Control\_unit(

input BrEq,

input BrLT,

input [2:0] func3,

input [6:0]func7,

input [6:0]opcode,

output BrUn,

output PCSel,

output [3:0] ALUSel,

output [2:0] ImmSel,

output RegWEn,

output MemRW,

output ExtType,

output [1:0] DataType,

output [1:0] WBSel,

output ASel,

output BSel

);

parameter INST\_B = 7'b110\_0011; // Branch

parameter INST\_L = 7'b000\_0011; // Load

parameter INST\_S = 7'b010\_0011; // Store

parameter INST\_R = 7'b011\_0011; // Register

parameter INST\_I = 7'b001\_0011; // Immediate

parameter INST\_JAL = 7'b110\_1111; // JAL

parameter INST\_JALR = 7'b110\_0111; // JALR

parameter INST\_AUIPC = 7'b001\_0111; // AUIPC

parameter INST\_LUI = 7'b011\_0111; // LUI

wire inst\_is\_add;

wire inst\_is\_sub;

wire inst\_is\_xor;

wire inst\_is\_or;

wire inst\_is\_and;

wire inst\_is\_sll;

wire inst\_is\_srl;

wire inst\_is\_sra;

wire inst\_is\_slt;

wire inst\_is\_sltu;

wire inst\_is\_addi;

wire inst\_is\_xori;

wire inst\_is\_ori;

wire inst\_is\_andi;

wire inst\_is\_slli;

wire inst\_is\_srli;

wire inst\_is\_srai;

wire inst\_is\_slti;

wire inst\_is\_sltiu;

wire inst\_is\_lb;

wire inst\_is\_lw;

wire inst\_is\_lh;

wire inst\_is\_lbu;

wire inst\_is\_lhu;

wire inst\_is\_sb;

wire inst\_is\_sh;

wire inst\_is\_sw;

wire inst\_is\_jal;

wire inst\_is\_jalr;

wire inst\_is\_beq;

wire inst\_is\_bne;

wire inst\_is\_blt;

wire inst\_is\_bge;

wire inst\_is\_bltu;

wire inst\_is\_bgeu;

wire inst\_is\_auipc;

wire inst\_is\_lui;

wire beq\_jump;

wire bne\_jump;

wire blt\_jump;

wire bge\_jump;

wire bltu\_jump;

wire bgeu\_jump;

wire alu\_is\_add;

wire alu\_is\_sub;

wire alu\_is\_xor;

wire alu\_is\_or;

wire alu\_is\_and;

wire alu\_is\_sll;

wire alu\_is\_srl;

wire alu\_is\_sra;

wire alu\_is\_ucmp;

wire alu\_is\_cmp;

wire alu\_is\_lui;

wire imm\_is\_i;

wire imm\_is\_s;

wire imm\_is\_b;

wire imm\_is\_j;

wire imm\_is\_u;

wire imm\_is\_shamt;

wire no\_wr\_data;

wire asel\_is\_pc;

wire bsel\_is\_reg2;

wire wbsel\_is\_mem;

wire wbsel\_is\_pcadd4;

wire memrw\_is\_write;

wire ext\_type\_unsigned;

wire datatype\_is\_word;

wire datatype\_is\_halfword;

wire datatype\_is\_byte;

//assign opcode = inst[6:0];

//assign funt3 = inst[14:12];

//assign func7 = inst[31:25];

assign inst\_is\_add = (opcode == INST\_R) && (func3 == 3'b000) && (func7 == 7'b000\_0000);

assign inst\_is\_sub = (opcode == INST\_R) && (func3 == 3'b000) && (func7 == 7'b010\_0000);

assign inst\_is\_sll = (opcode == INST\_R) && (func3 == 3'b001) && (func7 == 7'b000\_0000);

assign inst\_is\_xor = (opcode == INST\_R) && (func3 == 3'b100) && (func7 == 7'b000\_0000);

assign inst\_is\_srl = (opcode == INST\_R) && (func3 == 3'b101) && (func7 == 7'b000\_0000);

assign inst\_is\_sra = (opcode == INST\_R) && (func3 == 3'b101) && (func7 == 7'b010\_0000);

assign inst\_is\_or = (opcode == INST\_R) && (func3 == 3'b110) && (func7 == 7'b000\_0000);

assign inst\_is\_and = (opcode == INST\_R) && (func3 == 3'b111) && (func7 == 7'b000\_0000);

assign inst\_is\_slt = (opcode == INST\_R) && (func3 == 3'b010) && (func7 == 7'b000\_0000);

assign inst\_is\_sltu = (opcode == INST\_R) && (func3 == 3'b011) && (func7 == 7'b000\_0000);

assign inst\_is\_addi = (opcode == INST\_I) && (func3 == 3'b000);

assign inst\_is\_xori = (opcode == INST\_I) && (func3 == 3'b100);

assign inst\_is\_ori = (opcode == INST\_I) && (func3 == 3'b110);

assign inst\_is\_andi = (opcode == INST\_I) && (func3 == 3'b111);

assign inst\_is\_slli = (opcode == INST\_I) && (func3 == 3'b001) && (func7 == 7'b000\_0000);

assign inst\_is\_srli = (opcode == INST\_I) && (func3 == 3'b101) && (func7 == 7'b000\_0000);

assign inst\_is\_srai = (opcode == INST\_I) && (func3 == 3'b101) && (func7 == 7'b010\_0000);

assign inst\_is\_slti = (opcode == INST\_I) && (func3 == 3'b010);

assign inst\_is\_sltiu = (opcode == INST\_I) && (func3 == 3'b011);

assign inst\_is\_lb = (opcode == INST\_L) && (func3 == 3'b000);

assign inst\_is\_lh = (opcode == INST\_L) && (func3 == 3'b001);

assign inst\_is\_lw = (opcode == INST\_L) && (func3 == 3'b010);

assign inst\_is\_lbu = (opcode == INST\_L) && (func3 == 3'b100);

assign inst\_is\_lhu = (opcode == INST\_L) && (func3 == 3'b101);

assign inst\_is\_sb = (opcode == INST\_S) && (func3 == 3'b000);

assign inst\_is\_sh = (opcode == INST\_S) && (func3 == 3'b001);

assign inst\_is\_sw = (opcode == INST\_S) && (func3 == 3'b010);

assign inst\_is\_jal = (opcode == INST\_JAL);

assign inst\_is\_jalr = (opcode == INST\_JALR);

assign inst\_is\_beq = (opcode == INST\_B) && (func3 == 3'b000);

assign inst\_is\_bne = (opcode == INST\_B) && (func3 == 3'b001);

assign inst\_is\_blt = (opcode == INST\_B) && (func3 == 3'b100);

assign inst\_is\_bge = (opcode == INST\_B) && (func3 == 3'b101);

assign inst\_is\_bltu = (opcode == INST\_B) && (func3 == 3'b110);

assign inst\_is\_bgeu = (opcode == INST\_B) && (func3 == 3'b111);

assign inst\_is\_auipc = (opcode == INST\_AUIPC);

assign inst\_is\_lui = (opcode == INST\_LUI);

assign beq\_jump = (BrEq == 1) && inst\_is\_beq; // for beq, breq == 1 to jump

assign bne\_jump = (BrEq == 0) && inst\_is\_bne; // for bne, breq == 0 to jump

assign blt\_jump = (BrLT == 1) && inst\_is\_blt; // for blt, brlt == 1 to jump

assign bge\_jump = (BrLT == 0) && inst\_is\_bge; // for bge, brlt == 0 to jump

assign bltu\_jump = (BrLT == 1) && inst\_is\_bltu; // for bltu, brlt == 1 to jump

assign bgeu\_jump = (BrLT == 0) && inst\_is\_bgeu; // for bgeu, brlt == 0 to jump

assign imm\_is\_i = (opcode == INST\_I) || (opcode == INST\_JALR) || (opcode == INST\_L);

assign imm\_is\_s = (opcode == INST\_S);

assign imm\_is\_b = (opcode == INST\_B);

assign imm\_is\_j = (opcode == INST\_JAL);

assign imm\_is\_u = (opcode == INST\_AUIPC) || (opcode == INST\_LUI);

assign imm\_is\_shamt = inst\_is\_slli | inst\_is\_srli | inst\_is\_srai;

//assign alu\_is\_add = inst\_is\_add | inst\_is\_addi;

assign alu\_is\_sub = inst\_is\_sub;

assign alu\_is\_xor = inst\_is\_xor | inst\_is\_xori;

assign alu\_is\_or = inst\_is\_or | inst\_is\_ori;

assign alu\_is\_and = inst\_is\_and | inst\_is\_andi;

assign alu\_is\_sll = inst\_is\_sll | inst\_is\_slli;

assign alu\_is\_srl = inst\_is\_srl | inst\_is\_srli;

assign alu\_is\_sra = inst\_is\_sra | inst\_is\_srai;

assign alu\_is\_ucmp = inst\_is\_sltu | inst\_is\_sltiu;

assign alu\_is\_cmp = inst\_is\_slt | inst\_is\_slti;

assign alu\_is\_lui = inst\_is\_lui;

assign wbsel\_is\_mem = (opcode == INST\_L);

assign wbsel\_is\_pcadd4 = inst\_is\_jal | inst\_is\_jalr;

// for jal/jalr, write back to select current PC + 4

assign no\_wr\_data = (opcode == INST\_S) || (opcode == INST\_B);

assign asel\_is\_pc = (opcode == INST\_B) | inst\_is\_jal | inst\_is\_auipc;

assign bsel\_is\_reg2 = (opcode == INST\_R);

assign memrw\_is\_write = (opcode == INST\_S);

assign ext\_type\_unsigned = inst\_is\_lbu | inst\_is\_lhu; // extend memory data to a unsigned type

assign datatype\_is\_word = inst\_is\_lw | inst\_is\_sw;

assign datatype\_is\_halfword = inst\_is\_lh | inst\_is\_sh | inst\_is\_lhu;

assign datatype\_is\_byte = inst\_is\_lb | inst\_is\_sb | inst\_is\_lbu;

assign PCSel = (beq\_jump | bne\_jump |

blt\_jump | bge\_jump |

bltu\_jump | bgeu\_jump |

inst\_is\_jal | inst\_is\_jalr) ? 1'b1 : 1'b0;

assign BrUn = (inst\_is\_bltu | inst\_is\_bgeu) ? 1'b1 : 1'b0; // unsigned compare

assign MemRW = memrw\_is\_write ? 1'b1 : 1'b0;

assign ExtType = ext\_type\_unsigned ? 1'b1 : 1'b0;

assign DataType = datatype\_is\_byte ? 2'b10 : // 2'b10: byte

datatype\_is\_halfword ? 2'b01 : // 2'b01: halfword

2'b00; // 2'b00: word

assign ImmSel = imm\_is\_shamt ? 3'b101 : // 3'b101: shamt

imm\_is\_i ? 3'b000 : // 3'b000: I

imm\_is\_s ? 3'b001 : // 3'b001: S

imm\_is\_b ? 3'b010 : // 3'b010: B

imm\_is\_j ? 3'b011 : // 3'b011: J

imm\_is\_u ? 3'b100 : 3'b111; // 3'b100: U

// 3'b111: default

assign RegWEn = no\_wr\_data ? 1'b0 : 1'b1;

assign ASel = asel\_is\_pc ? 1'b1 : 1'b0;

assign BSel = bsel\_is\_reg2 ? 1'b0 : 1'b1;

assign WBSel = wbsel\_is\_mem ? 2'b00 :

wbsel\_is\_pcadd4 ? 2'b10 :

2'b01 ; // 0: mem, 1: alu, 2: PC+4

assign ALUSel = alu\_is\_sub ? 4'b0001 : // 4'b0001: sub operation

alu\_is\_xor ? 4'b0010 : // 4'b0010: xor operation

alu\_is\_or ? 4'b0011 : // 4'b0011: or operation

alu\_is\_and ? 4'b0100 : // 4'b0100: and operation

alu\_is\_sll ? 4'b0101 : // 4'b0101: sll operation

alu\_is\_srl ? 4'b0110 : // 4'b0110: srl operation

alu\_is\_sra ? 4'b0111 : // 4'b0111: sra operation

alu\_is\_cmp ? 4'b1000 : // 4'b1000: signed compare operation

alu\_is\_ucmp ? 4'b1001 : // 4'b1001: unsigned compare operation

alu\_is\_lui ? 4'b1010 : // 4'b1011: lui operation

4'b0000 ; // 4'b0000: add operation

endmodule

**# ALU.v**

`timescale 1ns / 1ps

module ALU(

input [31:0] Alu\_in1,

input [31:0] Alu\_in2,

input [3:0] ALUSel,

output reg [31:0] ALU\_result

);

wire [4:0] shamt;

assign shamt = Alu\_in2[4:0];

always@(\*)

begin

case(ALUSel)

4'b0000: ALU\_result <= Alu\_in1 + Alu\_in2;

4'b0001: ALU\_result <= Alu\_in1 - Alu\_in2;

4'b0010: ALU\_result <= Alu\_in1 ^ Alu\_in2; //XOR,XORI

4'b0011: ALU\_result <= Alu\_in1 | Alu\_in2; //OR,ORI

4'b0100: ALU\_result <= Alu\_in1 & Alu\_in2; //AND,ANDI

4'b0101: ALU\_result <= Alu\_in1 << shamt; //SLL,SLLI

4'b0110: ALU\_result <= Alu\_in1 >> shamt; //SRL,SRLI

//4'b0111: data\_alu\_out <= {{31{data\_in1[31]}},data\_in1} >>> shamt; //SRA,SRAI

4'b0111:

ALU\_result <= $signed(Alu\_in1 >> shamt); //SRA,SRAI

4'b1000: //SLT,SLTI

if(Alu\_in1[31] > Alu\_in2[31]) ALU\_result <= 32'd1;

else if(Alu\_in1[31] == Alu\_in2[31]) begin

if((Alu\_in1[31] == 0) && (Alu\_in1 < Alu\_in2)) ALU\_result <= 32'd1;

else if ((Alu\_in1[31] == 0) && (Alu\_in1 > Alu\_in2)) ALU\_result <= 32'd0;

else if ((Alu\_in1[31] == 1) && (Alu\_in1 > Alu\_in2)) ALU\_result <= 32'd1;

else if ((Alu\_in1[31] == 1) && (Alu\_in1 < Alu\_in2)) ALU\_result <= 32'd0;

else ALU\_result <= 32'd0;

end

else ALU\_result <= 32'd0;

4'b1001: //SLTU,SLTIU

if(Alu\_in1 < Alu\_in2) ALU\_result <= 32'd1;

else ALU\_result <= 32'd0;

4'b1010: ALU\_result <= Alu\_in2; //lui

default: ALU\_result <= 32'd0;

endcase

end

endmodule

**# Insmemory.v**

`timescale 1ns / 1ps

module Insmemory(

input [31:0] PCout,

output reg [31:0] Inst

);

reg [31:0]rom[0:36];

always @(\*)

begin

casez(PCout)

32'h00000000:

begin

Inst[31:0]<=32'b0000000\_00010\_00001\_000\_00110\_0110011; //ADD // ADD指令存储在地址0

//according to the chart last homework，and the three five-number addresses are regs address

end

32'h00000004:

begin

Inst[31:0]<=32'b0100000\_00010\_00001\_000\_00110\_0110011; //SUB // SUB指令存储在地址4

end

32'h00000008:

begin

Inst[31:0]<=32'b0000000\_00010\_00001\_001\_00110\_0110011;//sll

end

32'h00000012:

begin

Inst[31:0]<=32'b0000000\_00010\_00011\_010\_00110\_0110011;//slt

end

32'h00000016:

begin

Inst[31:0]<=32'b0000000\_00010\_00100\_011\_00110\_0110011;//sltu

end

32'h00000020:

begin

Inst[31:0]<=32'b0000000\_00010\_00001\_100\_00110\_0110011;//xor

end

32'h00000024:

begin

Inst[31:0]<=32'b0000000\_00100\_00001\_101\_00110\_0110011;//srl

end

32'h00000028:

begin

Inst[31:0]<=32'b0100000\_00100\_00011\_101\_00110\_0110011;//sra

end

32'h00000032:

begin

Inst[31:0]<=32'b0000000\_00010\_00001\_110\_00110\_0110011;//or

end

32'h00000036:

begin

Inst[31:0]<=32'b0000000\_00010\_00001\_111\_00110\_0110011;//and

end

32'h00000040:

begin

Inst[31:0]<=32'b000000001001\_00001\_000\_00110\_0010011;//addi

end

32'h00000044:

begin

Inst[31:0]<=32'b000000001001\_00011\_010\_00110\_0010011;//slti

end

32'h00000048:

begin

Inst[31:0]<=32'b000000001001\_00001\_011\_00110\_0010011;//sltiu

end

32'h00000052:

begin

Inst[31:0]<=32'b000000001001\_00001\_100\_00110\_0010011;//xori

end

32'h00000056:

begin

Inst[31:0]<=32'b000000001001\_00001\_110\_00110\_0010011;//ori

end

32'h00000060:

begin

Inst[31:0]<=32'b000000001001\_00001\_111\_00110\_0010011;//andi

end

32'h00000064:

begin

Inst[31:0]<=32'b0000000\_00001\_00001\_001\_00110\_0010011;//slli

end

32'h00000068:

begin

Inst[31:0]<=32'b0000000\_00001\_00001\_101\_00110\_0010011;//srli

end

32'h00000072:

begin

Inst[31:0]<=32'b0100000\_00001\_00011\_101\_00110\_0010011;//srai

end

32'h00000076:

begin

Inst[31:0]<=32'b0000000\_00011\_00101\_010\_00001\_0100011;//sw

end

32'h00000080:

begin

Inst[31:0]<=32'b0000000\_00011\_00101\_001\_00001\_0100011;//sh

end

32'h00000084:

begin

Inst[31:0]<=32'b0000000\_00011\_00101\_000\_00001\_0100011;//sb

end

32'h00000088:

begin

Inst[31:0]<=32'b000000000001\_00100\_010\_00110\_0000011;//lw

end

32'h00000092:

begin

Inst[31:0]<=32'b000000000001\_00100\_001\_00110\_0000011;//lh

end

32'h00000096:

begin

Inst[31:0]<=32'b000000000001\_00100\_000\_00110\_0000011;//lb

end

32'h00000100:

begin

Inst[31:0]<=32'b000000000001\_00100\_101\_00110\_0000011;//lhu

end

32'h00000104:

begin

Inst[31:0]<=32'b000000000001\_00100\_100\_00110\_0000011;//lbu

end

32'h00000108:

begin

Inst[31:0]<=32'b00000\_00000\_00000\_00001\_00110\_0110111;//lui

end

32'h00000112:

begin

Inst[31:0]<=32'b00000\_00000\_00000\_00001\_00110\_0010111;//auipc

end

32'h00000116:

begin

Inst[31:0]<=32'b0\_0000000001\_0\_00000000\_00110\_1101111;//jal

end

32'h00000120:

begin

Inst[31:0]<=32'b000000010010\_00001\_000\_00110\_1100111;//jalr

end

32'h00000124:

begin

Inst[31:0]<=32'b0\_000000\_00111\_00001\_000\_0001\_0\_1100011;//beq

end

32'h00000128:

begin

Inst[31:0]<=32'b0\_000000\_00010\_00001\_001\_0001\_0\_1100011;//bne

end

32'h00000132:

begin

Inst[31:0]<=32'b0\_000000\_00001\_00010\_100\_0001\_0\_1100011;//blt

end

32'h00000132:

begin

Inst[31:0]<=32'b0\_000000\_00010\_00001\_101\_0001\_0\_1100011;//bge

end

32'h00000136:

begin

Inst[31:0]<=32'b0\_000000\_00011\_00010\_110\_0001\_0\_1100011;//bltu

end

32'h00000140:

begin

Inst[31:0]<=32'b0\_000000\_00011\_00010\_111\_0001\_0\_1100011;//bgeu

end

endcase

end

endmodule

**# Regfile.v**

`timescale 1ns / 1ps

module Regfile(

input clk,

input [4:0]AddrA,

input [4:0]AddrB,

input [4:0]AddrD,

input RegWEn,

input [31:0]DataD,

output [31:0]DataA,

output [31:0]DataB

);

reg [31:0] register[0:31];

initial

begin

register[1] <= 32'd1;

register[2] <= 32'd2;

register[3] <= 32'd3;

register[4] <= 32'd4;

register[5] <= 32'd4;

// register[6] <= 32'd10;

register[7] <= 32'd7;

// register[8] <= 32'd0;

end

always @(posedge clk)

if(RegWEn)

register[AddrD] <= DataD;

assign DataA = (AddrA != 0) ? register[AddrA] : 0;

assign DataB = (AddrB != 0) ? register[AddrB] : 0;

endmodule