Wilson Cazarré Sousa

# Desenvolvimento e implementação de um processador compatível com a Arquitetura 6502 em FPGA

São José dos Campos - Brasil Abril de 2024

#### Wilson Cazarré Sousa

# Desenvolvimento e implementação de um processador compatível com a Arquitetura 6502 em FPGA

Relatório apresentado à Universidade Federal de São Paulo como parte dos requisitos para aprovação na disciplina de Laboratório de Sistemas Computacionais: Arquitetura e Organização de Computadores.

Docente: Prof. Dr. Tiago de Oliveira

Universidade Federal de São Paulo - UNIFESP

Instituto de Ciência e Tecnologia - Campus São José dos Campos

São José dos Campos - Brasil Abril de 2024

# Resumo

Esse trabalho irá apresentar o desenvolvimento de um microprocessador capaz de executar um subconjunto das 6502 desenvolvido pela MOS Technology. O 6502 foi um microprocessador lançado em 1975 e redefiniu o que um computador pessoal podia fazer, sendo usado em muitos dispositivos populares da época como o NES e o Apple I. O desenvolvimento do mesmo será realizado em VHDL e implementado em um FPGA. O trabalho também apresenta os detalhes da arquitetura implementada, bem como seu datapath, modos de endereçamento e ciclos de execução.

Palavras-chaves: 6502. NES. FPGA. Verilog. SystemVerilog

# Lista de ilustrações

gura 1 – Arquitetura de von Neumann	1
gura 2 – Endereçamento imediato	4
gura 3 – Endereçamento absoluto. Note que o primeiro byte na memória é o	
menos significativo	5
gura 4 — Endereçamento absoluto - Deslocado em X $(ou\ Y)$	6
gura 5 — Endereçamento $Zero$ - $Page$	7
gura 6 – Endereçamento relativo	8
gura 7 – Endereçamento indireto	9
gura 8 — Datapath do 6502 implementado	4
gura 9 – Teste da ULA	7
gura 10 – Teste do Contador de Programa	7
gura 11 – Teste do Registrador	8
gura 12 – Teste da Unidade de Processamento	8

# Lista de tabelas

Tabela	1	_	Tamanho	da	$instruç\~ao$	por	. 1	mo	dc	Ċ	le	er	$\mathrm{d}\epsilon$	ere	ça	me	ent	Ю						17
Tabela	2	_	Conjunto	de	instruções	3																		21

# Lista de Códigos Fonte

2	Enums para sinais de controle	27
3	Enums para conjunto de instrução	28
4	Módulo ULA	31
5	Módulo Contador de Programa	32
6	Módulo Registrador	33
7	Módulo Processador	34
8	Módulo Registrador de Status	40
9	Testbench da ULA	42
10	Testbench do Contador de Programa	43
11	Testbench do Módulo Registrador	45
	Sumário	
	NITPODUÇÃO.	•
1	INTRODUÇÃO	
1.1	Metodologia	
1.2	Objetivos	9
2	FUNDAMENTAÇÃO TEÓRICA	11
2.1	Visão geral de um sistema computacional	11
2.1.1	Arquitetura de von Neumann	11
2.2	Microprocessador 6502	12
2.2.1	Arquitetura Original	12
2.2.2	Registrador de Status (SR)	12
2.2.3	Contador de Programa (PC)	13
2.2.4	Stack Pointer (SP)	13
2.2.5	Modos de endereçamento	13
2.2.5.1	Endereçamento imediato	13
2.2.5.2	Endereçamento absoluto	14
2.2.5.3	Endereçamento absoluto - Deslocado em X (ou Y)	14
2.2.5.4	Endereçamento Zero-Page	14
2.2.5.5	Endereçamento relativo	14
2.2.5.6	Endereçamento indireto	15
2.2.6	Endereçamento Zero-Page, deslocado em X (ou Y)	15

2.3 2.4	RTL - Register-Transfer Logic	
3	DESENVOLVIMENTO	
3.1	Conjunto de instruções	
3.2	O datapath da implementação	
3.3	Unidades funcionais	
3.3.1	Registradores de propósito geral (AC, X, Y)	
3.3.2	Contador de Programa (PCH e PCL)	
3.3.3	Registrador de Dados (DR)	
3.3.4	Registrador de Status (P)	
3.3.5	Unidade de controle	
3.3.6	Geração de <i>Clock</i> (CLK)	
3.3.7	Registrador do barramento de endereço (ABL e ABH)	
3.3.8	Unidade Lógica aritmética (ALU)	25
3.4	Código Fonte do Processador	25
3.5	Testbenches	42
4	RESULTADOS OBTIDOS E DISCUSSÕES	47
4.1	Formas de onda	47
5	CONSIDERAÇÕES FINAIS	49
	REFERÊNCIAS	51
	APÊNDICES	53
	APÊNDICE A – ALU.SV	55
	APÊNDICE B – CONTROL_UNIT.SV	57
	APÊNDICE C – ASYNC_RAM.SV	81
	APÊNDICE D – CLOCK.SV	83
	APÊNDICE E – CPU6502.SV	85
	APÊNDICE F – INTERFACE_ADAPTER.SV	93
	APÊNDICE G – PROGRAM_COUNTER.SV	97
	APÊNDICE H – REGISTER.SV	99

SUMÁRIO 7

APÊNDICE I – ROM.SV	L01
APÊNDICE J – STACK_POINTER.SV	103
APÊNDICE K – STATUS_REGISTER.SV	105
ANEXO A – TEMPLATE PARA TESTBENCHES	107

# 1 Introdução

Durante a disciplina de Laboratório de Sistemas Computacionais: Arquitetura e Organização de Computadores, ofertada no Instituto de Ciência e Tecnologia da UNIFESP, é proposto que os discentes escolham uma arquitetura de processador para realizar sua implementação em um dispositivo FPGA. Esse relatório irá apresentar a fundamentação, bem como todo o processo de desenvolvimento de um sistema computacional baseado no microprocessador 6502.

#### 1.1 Metodologia

O trabalho apresentado será desenvolvido no software Quartus©Prime da Intel e implementado na linguagem de descrição de hardware SystemVerilog. O circuito será implementado usando a abstração de Register-Transfer Level onde o fluxo de dados no circuito é representado como registradores e as unidades de lógica combinacional que determinam seus estados. O projeto então será testado em bancada onde deverá ser capaz de executar qualquer tipo de lógica definida como "computável" (ou seja, ter a mesma funcionalidade de uma Máquina de Turing).

#### 1.2 Objetivos

#### Geral

Desenvolver uma CPU capaz de executar um subconjunto das instruções da família MCS650X. A implementação deverá ser feita em VHDL e sintetizada pelo *software* Quartus©Prime da Intel.

#### Específico

- Definir o subconjunto de instruções;
- Desenvolver uma unidade lógica e aritmética;
- Desenvolver os registradores do processador;
- Desenvolver a unidade de controle;
- Integrar os registradores, a unidade de controle e a unidade lógica e aritmética;
- Desenvolver casos testes para o processador;

• Testar o processador.

# 2 Fundamentação Teórica

#### 2.1 Visão geral de um sistema computacional

#### 2.1.1 Arquitetura de von Neumann

A Arquitetura de von Neumann foi proposta por um grupo de engenheiros liderados por **Jonh von Neumann** em 1945 (1). O design descrito pelo documento tem como objetivo de ser um caso generalizado para um computador digital e é composto dos seguintes componentes (Figura 1):

- 1. Uma unidade capaz de executar operações aritméticas ;
- 2. Uma unidade lógica de controle;
- 3. Uma memória de "tamanho considerável". Essa memória guarda as instruções e dados do programa.
- 4. Dispositivos de entrada e saída.




Figura 1 – Arquitetura de von Neumann

Fonte: Autoria própria

Nesse tipo de arquitetura, o processador pode ler apenas uma instrução OU dado por vez. Isso porque ambas as leituras ocorrem por meio do mesmo barramento.

A arquitetura apresentada na seção 2.2 segue exatamente os mesmos princípios apresentados aqui: um único barramento de endereços no qual o processador pode comunicar qual o endereço da informação que está tentando acessar, e um barramento de dados por onde a informação se propaga.

É importante também destacar que ainda que seja possível fisicamente separar as memórias de dados e de programa (o que de fato é algo que será feito) durante esse trabalho, do ponto de vista do processador essa não é uma diferença efetiva. O processador apenas consegue "enxergar" um único barramento de dados e de endereço, não importa quais dispositivos estejam conectados diretamente.

#### 2.2 Microprocessador 6502

O microprocessador 6502 é o segundo membro da família MCS650X. Essa família de microprocessadores de 8 bits foi lançada em 1975 pela MOS Technology. Os processadores dessa família apresentam o mesmo conjunto de instruções e modos de endereçamento, com pequenas diferenças em recursos e sua utilização (2). Por conta de sua eficácia e baixo custo, o microprocessador se popularizou rapidamente ao ser usado em diversos sistemas da época como O Nintendo Entertainment System (NES), Apple II, Commodore 64 e muitos outros.

#### 2.2.1 Arquitetura Original

O microprocessador conta com um Barramento de Dados de 8 bits e um Barramento de endereços 16-bits. Qualquer operação que o processador precisa executar normalmente é iniciada colocando o endereço de acesso no Barramento de endereços e posteriormente lendo (ou escrevendo) um valor de 8-bits no Barramento de dados.

Internamente, 3 registradores de propósito geral podem ser usados.

- Acumulador (A): Usado também para armazenar o resultado das operações lógicas e aritméticas;
- *Index* X e Y: Ambos os registradores podem ser usados para operações com modos de endereçamento especiais, que serão abordados mais a frente no relatório.

Além dos 3 registradores que podem ser acessados diretamente, o 6502 também possuí alguns registradores usados por funções específicas do processador.

#### 2.2.2 Registrador de Status (SR)

O **registrador de status** é responsável por armazenar *flags* usadas para o controle do fluxo de programa do processador. Elas normalmente são atualizadas durante operações lógicas, aritméticas e de transferência de dados.

• Carry (C): Indica se a operação gerou um carry;

- Negativo (N): Indica se a operação gerou um valor com o bit mais significativo ativo;
- Overflow (V): Indica se a operação gerou um...;
- Zero (Z): Indica se a operação gerou o valor zero;
- Decimal (D): Indica se o processador está em modo aritmético decimal BCD;
- Bloqueio de interrupções (I): Indica se o processador está ignorando as requisição de interrupções;
- Break (B): Indica se a interrupção atual foi disparada via software pela instrução BRK, ao invés de uma interrupção via hardware.

#### 2.2.3 Contador de Programa (PC)

O único registrador de 16-bits definido pela arquitetura. Esse registrador é responsável por manter o endereço de memória atualmente acessado pelo processador.

#### 2.2.4 Stack Pointer (SP)

O stack é uma região de memória destinada para rápido acesso e escrita. A eficácia nessas operações vem do fato de que o processador utiliza o endereço no SP para saber exatamente onde a próxima leitura e escrita vai ocorrer. O registrador é incrementado ou decrementado de acordo após cada operação. O 6502 também utiliza o stack para armazenar os endereços de retorno quando subrotinas ou interrupções são executadas.

#### 2.2.5 Modos de endereçamento

O 6502 é capaz de endereçar 65.536 bytes de memória. Qualquer operação ou estrutura de dados dentro do processador compartilham esse mesmo espaço de memória. O processador também providencia 13 diferentes métodos de calcular o endereço efetivo de memória na qual a operação vai ser executada (3). Na computação, chamamos esses métodos de **modos de endereçamento** e aqueles disponíveis no 6502 serão descritos aqui.

#### 2.2.5.1 Endereçamento imediato

Nesse tipo de instrução o operando é usado imediatamente após a instrução ter sido lida. Nenhum acesso a memória ou cálculo é realizado (Figura 2). Essa tipo de instrução utiliza 2 bytes de memória.




Figura 2 – Endereçamento imediato

#### 2.2.5.2 Endereçamento absoluto

Nesse tipo de instrução dois bytes são passados além do opcode. O processador usa esses bytes como um endereço de acesso a memória (Figura 3).

#### 2.2.5.3 Endereçamento absoluto - Deslocado em X (ou Y)

Esse modo é uma variação do endereçamento absoluto: dois bytes são buscados da memória e usados como endereço de acesso. A diferença está no fato de que o valor do registrador (X ou Y) é somado ao endereço de acesso. (Figura 4).


#### 2.2.5.4 Endereçamento Zero-Page

Idêntico ao endereçamento absoluto, exceto que apenas um byte é lido da memória (o byte menos significativo). O byte mais significativo é inferido como 0 Figura 5. Logo esse modo de endereçamento sempre retorna um dado localizado na primeira "página" da memória (os primeiros 256 bytes).

#### 2.2.5.5 Endereçamento relativo

O endereçamento relativo é usado especificamente para instruções de *branch*. Nele, o operando contém um valor que será somado ao valor atual do Contador de Programa. Esse valor é então colocado de volta no Contador de programa para que a execução possa

Figura 3 – Endereçamento absoluto. Note que o primeiro byte na memória é o menos significativo



continuar a partir daí. É importante destacar que o byte de deslocamento passado nessa instrução pode possuir sinal positivo ou negativo. Isso significa pular para um endereço posterior ou anterior contando que o valor de deslocamento esteja entre -128 e 127.

#### 2.2.5.6 Endereçamento indireto

Nesse tipo de endereçamento, o processador busca o endereço efetivo no endereço que foi passado pelo operando (Figura 7).

#### 2.2.6 Endereçamento Zero-Page, deslocado em X (ou Y)

Idêntico ao Endereçamento Absoluto deslocado em X (ou Y), exceto que o endereço de acesso está sempre nos primeiros 256 bytes do espaço de memória (Figura 4).

#### 2.3 RTL - Register-Transfer Logic

Quando tratamos do design de circuitos digitais complexos, é comum abstrairmos diferentes níveis do design com a intenção de tornar esses problemas mais simples de serem resolvidos.




Figura 4 – Endereçamento absoluto - Deslocado em X (ou Y)

3níveis diferentes de abstração são definidos por 4 na construção de circuitos digitais:

- 1. *Transistor Level*: Conectar transistores para construir componentes lógicos.
- 2. *Logic Level*: Utilizar-se de Portas Lógicas como bloco principal de construção para desenvolver circuitos combinacionais.
- 3. **Register-transfer Level**: Conectar uma rede de registradores e construir blocos que definem a lógica de transferência de estado entre esses registradores.

De maneira geral, no *Register-Transfer Level Design* (ou Design RTL) cada bloco do design deve desempenhar uma (e apenas uma) de duas possíveis funções:

- 1. **Lógica Combinacional**: São os blocos responsáveis pela computação do próximo estado. De maneira geral, esses blocos devem ser determinísticos e sempre apresentar a mesma saída para uma determinada entrada.
- 2. **Lógica Sequencial**: São blocos responsáveis por guardar e propagar o estado computado pelos blocos combinacionais de maneira síncrona.

Endereçamento Zero-Page

Mnemônico Assembly LDA \$51

Instrução Hexadecimal

PC PC+1

AD 51

Reg. A 39h

Memória

0050h

0052h

39h

0052h

58h

Figura 5 – Endereçamento Zero-Page

Tabela 1 – Tamanho da instrução por modo de endereçamento


Modo de endereçamento	Tamanho em bytes
Acumulador (A)	1
Absoluto (abs)	3
Absoluto, deslocado em X (abs, x)	3
Absoluto, deslocado em Y (abs, y)	3
Imediato (#)	2
Implícito (impl)	1
Indireto (ind)	3
Indireto, deslocado em X (X, ind)	2
Indireto, deslocado em Y (ind, Y)	2
Relativo (rel)	2
Zero-Page (zpg)	2
Zero-Page, deslocado em X (zpg, x)	2
Zero-Page, deslocado em Y (zpg, y)	2

Fonte: Autoria Própria

### 2.4 Metodologia de Testes

Para garantir o funcionamento das partes individuais do processador, a ferramenta de simulação digital ModelSim da Intel foi utilizada.

Um template para os testbenches está disponível no Apêndice A



 ${\bf Figura}~{\bf 6-Endere} \\ {\bf camento}~{\bf relativo}$ 

Endereçamento Indireto Mnemônico Assembly LDA (\$204A) Instrução Hexadecimal 40 44 20 Reg. A 80 Memória 2049 00 2044 45 204B 3F 3F44 00 3F45 80 3F 3F46

Figura 7 – Endereçamento indireto

# 3 Desenvolvimento

O desenvolvimento da CPU se deu em algumas etapas. Primeiramente o conjunto de instrução foi definido como um subconjunto da família MCS650X original. Depois disso foram escolhidos alguns modos de endereçamento e um datapath foi definido.

### 3.1 Conjunto de instruções

O conjunto de instruções apresentado na Tabela 2 é apenas um subconjunto da família MCS650X original. Os mesmos *opcodes* da arquitetura original serão mantidos aqui (5).

Tabela 2 – Conjunto de instruções

		Iı	nstruções de t	ransferência
Instrução	Opcode	Mod. End	Assembly	Operação
	a9	imm	LDA imm	RegAC <= imm
LDA	ad	abs	LDA addr	RegAC <= Mem[addr]
	bd	(abs, x)	LDA addr, x	RegAC <= Mem[addr + x]
	a2	imm	LDX imm	RegX <= imm
LDX	ae	abs	LDX addr	RegX <= Mem[addr]
	be	(abs, y)	LDY addr, y	RegY <= Mem[addr + x]
	a0	imm	LDY imm	RegY <= imm
LDY	ac	abs	LDY addr	RegY <= Mem[addr]
	bc	(abs, x)	LDY addr, x	RegY <= Mem[addr + x]
STA	8d	abs	STA addr	Mem[addr]<= RegAC
SIA	9d	(abs, x)	STA addr, x	Mem[addr + x] <= RegAC
STX	8e	abs	STX addr	Mem[addr]<= RegX
STY	8c	abs	STY addr	Mem[addr]<= RegY
		Inst	truções lógicas	s e aritméticas
Instrução	Opcode	Mod. End	Assembly	Operação
	69	imm	ADC imm	RegAC <= RegAC + imm + C
ADC	6d	abs	ADC addr	RegAC <= RegAC + Mem[addr] + C
	$7\mathrm{d}$	(abs, x)	ADC addr, x	RegAC <= RegAC + Mem[addr + x] + C
	e9	imm	SBC imm	RegAC <= RegAC - imm - C
SBC	$\operatorname{ed}$	abs	SBC addr	RegAC <= RegAC - Mem[addr] - C
	fd	(abs, x)	SBC addr, x	RegAC <= RegAC - Mem[addr + x] - C
	29	imm	AND imm	RegAC <= RegAC AND imm
AND	2d	abs	AND addr	RegAC <= RegAC AND Mem[addr]
	3d	(abs, x)	AND addr, x	RegAC <= RegAC AND Mem[addr + x]
	49	imm	EOR imm	RegAC <= RegAC XOR imm
EOR	4d	abs	EOR addr	RegAC <= RegAC XOR Mem[addr]
	5d	(abs, x)	EOR addr, x	RegAC <= RegAC XOR Mem[addr + x]
ORA	09	imm	ORA imm	RegAC <= RegAC OR imm
OILA	0d	abs	ORA addr	RegAC <= RegAC OR Mem[addr]

ORA	1d	(abs, x)	ORA addr, x	RegAC <= RegAC OR Mem[addr + x]			
Comparação							
Instrução	Opcode	Mod. End	Assembly	Operação			
	с9	imm	CMP imm	C, N, V, Z <= ACC - imm			
CMP	cd	abs	CMP addr	C, N, V, Z <= ACC - Mem[addr]			
	$\mathrm{d}\mathrm{d}$	(abs, x)	CMP addr, x	C, N, V, Z $\leftarrow$ ACC - Mem[addr - x]			
Flags							
Instrução	Opcode	Mod. End	Assembly	Operação			
SEC	38	impl	SEC	C <= 1			
CLC	18	impl	CLC	C <= 0			
Instruções de branch							
Instrução	Opcode	Mod. End	Assembly	Operação			
BCC	90	rel	BCC	branch on C = 0			
BCS	b0	rel	BCS	branch on C = 1			
BEQ	f0	rel	BEQ	branch on Z = 1			
BMI	30	rel	BMI	branch on N = 1			
BNE	d0	rel	BNE	branch on Z = 0			
BPL	10	rel	BPL	branch on $N = 0$			
BVC	50	rel	BVC	branch on V = 0			
BVS	70	rel	BVS	branch on V = 1			
			Instruções de	e controle			
JMP	6c	abs	JMP HHLL	PCL <= LL			
				PCH <= HH			
NOP	ea	impl	NOP				
HLT	$^{\mathrm{db}}$	impl	HLT				

#### 3.2 O datapath da implementação

A Figura 8 mostra o datapath que será implementado durante esse trabalho.

O processador possuí 3 registradores de propósito geral e é capaz de manipular 8-bits por ciclo de clock, por consequência toda instrução no 6502 leva mais de 1 ciclo para ser executada, considerando que o opcode consiste sempre de 8-bits.

A Figura 8 também divide os componentes em dois grupos principais:

- Registradores externos: São os registradores que o programador tem consciência que estão lá e pode, por meio do conjunto de instruções, interagir com eles de maneira direta ou indireta.
- Microarquitetura interna: São os componentes internos que não são diretamente definidos pela arquitetura MCS650X, são invisíveis do ponto de vista do programador mas são vitais para o funcionamento do processador.

O processador possuí uma Barramento de Endereços de 16-bits, isso significa que ele se comunicar com até 65,536 diferente endereços. Esse diferentes endereços serão mencionados daqui em diante como o Espaço de Memória (EM) do 6502.

#### 3.3 Unidades funcionais

Essa seção apresenta uma breve descrição de cada componente no datapath.

#### 3.3.1 Registradores de propósito geral (AC, X, Y)

Esses registradores de 8-bits que podem ser acessados diretamente utilizando suas respectivas instruções de *Load* e *Store*. Além disso, eles desempenham funções específicas no processador:

- Acumulador (AC): Toda operação lógica e aritmética tem como base o valor armazenado nesse registrador, além disso o resultado dessas operações também é diretamente armazenado aqui.
- X e Y: Esses registradores armazenam o valor de deslocamento das instruções com os modos de endereçamento deslocados.

#### 3.3.2 Contador de Programa (PCH e PCL)

O contador de programa é usado para endereçar o espaço de 16-bits de memória disponível para o processador. Por conta do processador conseguir manipular apenas 8-bits por vez, utiliza-se 2 registradores de 8 bits para armazenar o endereço completo. O programador pode manipular seu valor por meio das instruções de *jump* e *branch*.

#### 3.3.3 Registrador de Dados (DR)

O registrador de dados é responsável por controlar a entrada de informações no processador e distribuir para um dos 3 barramentos disponíveis.

#### 3.3.4 Registrador de Status (P)

Essa implementação difere da apresentada em 2.2.2. As *flags* I, D e B não serão implementadas. Os outros valores serão controlados pelo resultado de operações aritméticas, *loads* e *stores*.




Figura 8 – Datapath do 6502 implementado

#### 3.3.5 Unidade de controle

A unidade de controle é responsável por enviar todos os sinais de controle necessários para a execução de uma instrução em particular. Ela é composta por 3 partes:

- 1. Registrador de instrução (IR): Armazena o *opcode* da instrução atualmente sendo executada.
- 2. Unidade de tempo (TCU): No começo de toda instrução, seu valor é definido como T0, na descida de cada ciclo de clock seu valor é incrementado (T1, T2, T3, etc).
- 3. **Lógica de Controle (LG)**: Responsável por definir todos os sinais de controle baseado na instrução que está sendo executado atualmente (armazenada no IR) e

qual ciclo o processador se encontra dentro dessa instrução (armazenado no TCU).

#### 3.3.6 Geração de Clock (CLK)

Essa unidade é responsável por gerar o sinal de clock do processador. O clock de entrada (CI) é dividido em 2 clocks espelhados. Diferentes componentes podem executar operações em um dos dois ciclos de *clocks*.

#### 3.3.7 Registrador do barramento de endereço (ABL e ABH)

O endereço que está sendo acessado atualmente pelo processador ficará armazenado nesse registrador. Como o endereço é de 16-bits, 2 registradores de 8-bits serão usados.

#### 3.3.8 Unidade Lógica aritmética (ALU)

A ALU é o circuito combinacional responsável por executar todas as operações lógicas e aritméticas do processador. Além disso, registradores auxiliares são acoplados a unidade: AI e BI armazenam os valores de entrada e AR armazena o valor de saída.

#### 3.4 Código Fonte do Processador

O código do processador é apresentado nessa seção. Os componentes de *datapath* são descritos em Módulo ULA, Módulo Contador de Programa, Módulo Registrador e Módulo Registrador de Status. O Módulo Registrador é usado para implementar os registradores de propósito geral Acumulador, X e Y.

Enums para barramentos, Enums para sinais de controle e Enums para conjunto de instrução são usados para providenciar constantes que são usadas pelos diversos módulos do projeto.

Código 1 – bus sources.sv

```
package bus_sources;
  typedef enum logic [15:0] {
    DataBusSrcRegAccumulator,
    DataBusSrcRegX,
    DataBusSrcRegY,
    DataBusSrcRegAluResult,

    DataBusSrcFF,
    DataBusSrcZero,
```

```
DataBusSrcDataIn,
  DataBusSrcDataInLatch,
 DataBusSrcAddrLowBus,
  DataBusSrcAddrHighBus,
 DataBusSrcEndMarker
} data_bus_source_t;
typedef enum logic [15:0] {
  AddressLowSrcPcLow,
  AddressLowSrcDataIn,
  AddressLowSrcDataInLatch,
  AddressLowSrcAddrLowReg,
  AddressLowSrcZero,
  AddressLowSrcStackPointer,
  AddressLowSrcDataBus,
  AddressLowSrcEndMarker
} address_low_bus_source_t;
typedef enum logic [15:0] {
  AddressHighSrcPcHigh,
  AddressHighSrcDataIn,
  AddressHighSrcDataInLatch,
  AddressHighSrcAddrHighReg,
  AddressHighSrcZero,
  AddressHighSrcStackPointer,
  AddressHighSrcDataBus,
  AddressHighSrcEndMarker
} address_high_bus_source_t;
```

#### endpackage

```
Código 2 – control_signals.sv
```

```
package control_signals;
  typedef enum logic [3:0] {
    ALU_ADD,
    ALU SUB,
    ALU_AND,
    ALU_OR,
    ALU_XOR,
    ALU_SHIFT_LEFT
  } alu_op_t;
  typedef enum logic [31:0] {
    CtrlLoadAccumutator = 0,
    CtrlLoadX = 1,
    CtrlLoadY = 2,
    CtrlLoadInputA = 3,
    CtrlLoadInputB = 4,
    CtrlLoadInstReg = 5,
    CtrlIncEnablePc = 6,
    CtrlLoadPc = 7,
    CtrlLoadStatusReg = 8,
    CtrlReadOWrite1 = 9,
    CtrlLoadAddrLow = 10,
    CtrlLoadAddrHigh = 11,
    CtrlUpdateFlagCarry = 12,
    CtrlUpdateFlagOverflow = 13,
    CtrlUpdateFlagNegative = 14,
    CtrlUpdateFlagZero = 15,
    CtrlSetFlagCarry = 16,
    CtrlSetFlagOverflow = 17,
    CtrlClearFlagCarry = 18,
    CtrlClearFlagOverflow = 19,
    CtrlIncAddressHighReg = 20,
    CtrlDecAddressHighReg = 21,
    CtrlAluCarryIn = 22,
```

```
CtrlResetInputA = 23,
    CtrlLoadStackPointer = 24,
    CtrlIncStackPointer = 25,
    CtrlDecStackPointer = 26,
    CtrlAluInvertB = 27,
    CtrlSignalEndMarker
  } ctrl_signals_t;
  typedef enum logic [31:0] {
    StatusFlagNegative,
    StatusFlagOverflow,
    StatusFlagCarry,
    StatusFlagZero,
    StatusFlagEndMarker
  } status_flags_t;
endpackage
                         Código 3 – instruction_set.sv
package instruction_set;
  typedef enum logic [7:0] {
    // 86/149
    OpcADC_imm = 8'h69,
    OpcADC_abs = 8'h6d,
    OpcADC_absx = 8'h7d,
    OpcADC absy = 8'h79,
    OpcADC_zpg = 8'h65,
    OpcAND imm = 8'h29,
    OpcAND_abs = 8'h2d,
    OpcAND_absx = 8'h3d,
    OpcAND_absy = 8'h39,
    OpcAND_zpg = 8'h25,
    OpcBCC_abs = 8'h90,
    OpcBCS_abs = 8'hb0,
```

```
OpcBEQ_abs = 8'hf0,
OpcBMI_abs = 8'h30,
OpcBNE_abs = 8'hd0,
OpcBPL_abs = 8'h10,
OpcBVC_abs = 8'h50,
OpcBVS_abs = 8'h70,
OpcCLC_impl = 8'h18,
OpcCMP_imm = 8'hc9,
OpcCMP_abs = 8'hcd,
OpcCMP_absx = 8'hdd,
OpcCMP_absy = 8'hd9,
OpcCMP_zpg = 8'hc5,
OpcCPX_{imm} = 8'he0,
OpcCPX abs = 8'hec,
OpcCPX_zpg = 8'he4,
OpcCPY_{imm} = 8'hcO,
OpcCPY_abs = 8'hcc,
OpcCPY_zpg = 8'hc4,
OpcEOR_imm = 8'h49,
OpcEOR_abs = 8'h4d,
OpcEOR_absx = 8'h5d,
OpcEOR_absy = 8'h59,
OpcEOR_zpg = 8'h45,
OpcINX_impl = 8'he8,
OpcINY_impl = 8'hc8,
OpcJMP_abs = 8'h4c,
OpcLDA_imm = 8'ha9,
OpcLDA_abs = 8'had,
OpcLDA_absx = 8'hbd,
```

OpcLDA\_absy = 8'hb9,

```
OpcLDA_zpg = 8'ha5,
OpcLDX imm = 8'ha2,
OpcLDX_abs = 8'hae,
OpcLDX_absy = 8'hbe,
OpcLDX_zpg = 8'ha6,
OpcLDY_imm = 8'ha0,
OpcLDY_abs = 8'hac,
OpcLDY_absx = 8'hbc,
OpcLDY_zpg = 8'ha4,
OpcNOP_impl = 8'hea,
OpcORA imm = 8'h09,
OpcORA_abs = 8'hod,
OpcORA absx = 8'h1d,
OpcORA_absy = 8'h19,
OpcORA_zpg = 8'h05,
OpcPHA_impl = 8'h48,
OpcPHX_impl = 8'hda,
OpcPHY_impl = 8'h5a,
OpcPLA_impl = 8'h68,
OpcPLX impl = 8'hfa,
OpcPLY_impl = 8'h7a,
OpcSBC_imm = 8'he9,
OpcSBC_abs = 8'hed,
OpcSBC absx = 8'hfd,
OpcSBC_absy = 8'hf9,
OpcSBC_zpg = 8'he5,
OpcSEC_impl = 8'h38,
OpcSTA_abs = 8'h8d,
OpcSTA_absx = 8'h9d,
OpcSTA_absy = 8'h99,
```

 $OpcSTA_zpg = 8'h85,$ 

```
OpcSTX_abs = 8'h8e,
    OpcSTX_zpg = 8'h86,
    OpcSTY_abs = 8'h8c,
    OpcSTY_zpg = 8'h84,
    OpcTAX_impl = 8'haa,
    OpcTAY_impl = 8'ha8,
    OpcTSX_impl = 8'hba,
    OpcTXA_impl = 8'h8a,
    OpcTXS_impl = 8'h9a,
    OpcTYA_impl = 8'h98
  } opcode t;
  typedef enum logic [7:0] {
    AddrModeImm,
    AddrModeAbs,
    AddrModeAbsX,
    AddrModeAbsY,
    AddrModeStack,
    AddrModeImpl,
    AddrModeZpg,
    AddrModeZpgX,
    AddrModeRel
  } address_mode_t;
endpackage
                              Código 4 – alu.sv
    input wire
                                            invert_b,
    input control_signals::alu_op_t
                                           operation,
    output wire [7:0] alu_out,
    output wire
                      overflow_out,
    output wire
                      zero_out,
    output wire
                      negative_out,
    output wire
                      carry_out
```

endmodule

```
);
  logic [8:0] result;
  logic [7:0] effective_b;
  assign effective_b = invert_b ? ~input_b : input_b;
  assign alu_out = result[7:0];
  assign carry_out = result[8];
  assign negative_out = result[7];
  assign zero_out = ~|alu_out;
  assign overflow_out = (~input_a[7] & ~input_b[7] & result[7]) |
                        (input_a[7] & input_b[7] & ~result[7]);
  always comb begin
    case (operation)
      control signals::ALU ADD: begin
        result = input_a + effective_b + carry_in;
      end
      control_signals::ALU_AND: begin
        result = input_a & input_b;
      end
      control_signals::ALU_OR: begin
        result = input_a | input_b;
      end
      control signals::ALU XOR: begin
        result = input_a ^ input_b;
      end
      control_signals::ALU_SHIFT_LEFT: begin
        result = (input_a << 1) + carry_in;</pre>
      end
      default: begin
        result = 8'b0;
      end
    endcase
  end
```

```
module program_counter (
    input wire [7:0] PCL_in,
    input wire [7:0] PCH_in,
    input wire clk,
    input wire inc_enable,
    input wire load,
    input wire reset,
    output wire [7:0] PCL_out,
    output wire [7:0] PCH_out
);
  reg [15:0] current_pc;
  assign PCL_out = current_pc[7:0];
  assign PCH_out = current_pc[15:8];
  always @(posedge clk) begin
    if (reset) begin
      current_pc <= 16'h8000;</pre>
    end else if (load) begin
      current_pc <= {PCH_in, PCL_in};</pre>
    end else begin
      if (inc_enable) begin
        current_pc <= current_pc + 1'b1;</pre>
      end else begin
        current_pc <= current_pc;</pre>
      end
    end
  end
endmodule
                              Código 6 – register.sv
module register (
    input logic [7:0] data_in,
```

```
output logic [7:0] data_out,
   input logic clk,
   input logic load,
   input logic reset,
);
 reg [7:0] current_value;
  always @(posedge clk) begin
   if (reset) begin
     current_value <= 8'b0;</pre>
   end else if (load) begin
     current_value <= data_in;</pre>
   end else if (inc) begin
     current value <= current value + 1;</pre>
   end else if (dec) begin
     current value <= current value - 1;</pre>
   end else begin
     current_value <= current_value;</pre>
   end
  end
  assign data_out = current_value;
endmodule
                          Código 7 – cpu6502.sv
module cpu6502 (
   input logic reset,
   input logic clk_in,
   output logic READ write,
   input logic [7:0] data in,
   output logic [7:0] data_out,
   output logic [15:0] address_out
);
  // -----
  // ----- CONTROL SIGNALS -----
```

```
logic ctrl_signals[control_signals::CtrlSignalEndMarker];
control signals::alu op t alu op;
logic [7:0] data_in_latch;
assign READ_write = ctrl_signals[control_signals::CtrlReadOWrite1];
// ----- Data and Address Buses -----
// -----
bus_sources::data_bus_source_t current_data_bus_input;
bus_sources::address_low_bus_source_t current_address_low_bus_input;
bus sources::address high bus source t current address high bus input;
logic [7:0] data bus, address low bus, address high bus;
logic [7:0] data_bus_inputs[bus_sources::DataBusSrcEndMarker];
logic [7:0] address low bus inputs[bus sources::AddressLowSrcEndMarker];
logic [7:0] address_high_bus_inputs[bus_sources::AddressHighSrcEndMarker];
assign data_bus = data_bus_inputs[current_data_bus_input];
assign data_out = data_bus;
assign data_bus_inputs[bus_sources::DataBusSrcDataIn] = data_in;
assign data bus inputs[bus sources::DataBusSrcDataInLatch] = data in latch;
assign data_bus_inputs[bus_sources::DataBusSrcFF] = 8'hff;
assign data bus inputs[bus sources::DataBusSrcZero] = 8'h00;
assign address_low_bus = address_low_bus_inputs[current_address_low_bus_input];
assign address high bus = address high bus inputs[current address high bus input]
assign address_out = {
 address_high_bus_inputs[current_address_high_bus_input],
 address_low_bus_inputs[current_address_low_bus_input]
};
assign address_high_bus_inputs[bus_sources::AddressHighSrcStackPointer] = 8'h01;
assign address_low_bus_inputs[bus_sources::AddressLowSrcZero] = 8'h00;
assign address_high_bus_inputs[bus_sources::AddressHighSrcZero] = 8'h00;
```

```
assign data bus inputs[bus sources::DataBusSrcAddrLowBus] = address low bus;
assign data_bus_inputs[bus_sources::DataBusSrcAddrHighBus] = address_high_bus;
assign address_low_bus_inputs[bus_sources::AddressLowSrcDataBus] = data_bus;
assign address high bus inputs[bus sources::AddressHighSrcDataBus] = data bus;
// ----- Datapath Components -----
// -----
// GPR registers
register RegAccumulator (
    .data_in(data_bus),
    .data_out(data_bus_inputs[bus_sources::DataBusSrcRegAccumulator]),
   .clk(clk in),
    .load(ctrl_signals[control_signals::CtrlLoadAccumutator]),
    .reset(reset),
   .inc(1'b0),
    .dec(1'b0)
);
register RegX (
    .data in(data bus),
    .data_out(data_bus_inputs[bus_sources::DataBusSrcRegX]),
   .clk(clk_in),
    .load(ctrl signals[control signals::CtrlLoadX]),
   .reset(reset),
   .inc(1'b0),
    .dec(1'b0)
);
register RegY (
    .data_in(data_bus),
    .data_out(data_bus_inputs[bus_sources::DataBusSrcRegY]),
    .clk(clk in),
    .load(ctrl_signals[control_signals::CtrlLoadY]),
    .reset(reset),
   .inc(1'b0),
   .dec(1'b0)
);
```

```
register AddressLowReg (
    .data in(data bus),
    .data_out(address_low_bus_inputs[bus_sources::AddressLowSrcAddrLowReg]),
    .clk(clk in),
    .load(ctrl signals[control signals::CtrlLoadAddrLow]),
    .reset(reset),
    .inc(1'b0),
    .dec(1'b0)
);
register AddressHighReg (
    .data_in(data_bus),
    .data_out(address_high_bus_inputs[bus_sources::AddressHighSrcAddrHighReg]),
    .clk(clk in),
    .load(ctrl signals[control signals::CtrlLoadAddrHigh]),
    .inc(ctrl_signals[control_signals::CtrlIncAddressHighReg]),
    .dec(ctrl signals[control signals::CtrlDecAddressHighReg]),
    .reset(reset)
);
stack_pointer StackPointer (
    .data_in(data_bus),
    .data_out(address_low_bus_inputs[bus_sources::AddressLowSrcStackPointer]),
    .clk(clk_in),
    .load(ctrl_signals[control_signals::CtrlLoadStackPointer]),
    .dec(ctrl signals[control signals::CtrlDecStackPointer]),
    .inc(ctrl_signals[control_signals::CtrlIncStackPointer]),
    .reset(reset)
);
// ALU + registers
logic [7:0] alu_input_a, alu_input_b;
logic alu_overflow, alu_zero, alu_negative, alu_carry;
register InputA (
    .data_in(data_bus),
    .data_out(alu_input_a),
    .clk(clk in),
    .load(ctrl_signals[control_signals::CtrlLoadInputA]),
    .reset(reset | ctrl_signals[control_signals::CtrlResetInputA]),
```

```
.inc(1'b0),
    .dec(1'b0)
);
register InputB (
    .data in(data bus),
    .data out(alu input b),
    .clk(clk in),
    .load(ctrl signals[control signals::CtrlLoadInputB]),
    .reset(reset),
    .inc(1'b0),
    .dec(1'b0)
);
logic status_flags[8];
logic flag carry, flag zero, flag negative, flag overflow;
alu alu (
    .carry_in(ctrl_signals[control_signals::CtrlAluCarryIn]),
    .input a(alu input a),
    .input_b(alu_input_b),
    .invert_b(ctrl_signals[control_signals::CtrlAluInvertB]),
    .operation(alu_op),
    .alu out(data bus inputs[bus sources::DataBusSrcRegAluResult]),
    .overflow_out(alu_overflow),
    .zero_out(alu_zero),
    .negative out(alu negative),
    .carry out(alu carry)
);
// Program Counter
logic [15:0] program counter;
assign program_counter = {
  address_high_bus_inputs[bus_sources::AddressHighSrcPcHigh],
  address_low_bus_inputs[bus_sources::AddressLowSrcPcLow]
};
program_counter ProgramCounter (
    .PCL in(address low bus),
    .PCH_in(address_high_bus),
    .clk(clk in),
```

```
.inc_enable(ctrl_signals[control_signals::CtrlIncEnablePc]),
    .load(ctrl_signals[control_signals::CtrlLoadPc]),
    .reset(reset),
    .PCL_out(address_low_bus_inputs[bus_sources::AddressLowSrcPcLow]),
    .PCH out(address high bus inputs[bus sources::AddressHighSrcPcHigh])
);
// Status Register
assign status_flags[control_signals::StatusFlagCarry] = flag_carry;
assign status_flags[control_signals::StatusFlagZero] = flag_zero;
assign status_flags[control_signals::StatusFlagNegative] = flag_negative;
assign status_flags[control_signals::StatusFlagOverflow] = flag_overflow;
status_register status_register (
                    (data bus),
    .data in
    .update zero
                    (ctrl_signals[control_signals::CtrlUpdateFlagZero]),
    .update negative(ctrl signals[control signals::CtrlUpdateFlagNegative]),
    .update carry
                    (ctrl_signals[control_signals::CtrlUpdateFlagCarry]),
    .update overflow(ctrl signals[control signals::CtrlUpdateFlagOverflow]),
                    (ctrl_signals[control_signals::CtrlSetFlagCarry]),
    .set_carry
                    (ctrl_signals[control_signals::CtrlSetFlagOverflow]),
    .set_overflow
                    (ctrl_signals[control_signals::CtrlClearFlagCarry]),
    .clear_carry
    .clear overflow (ctrl signals[control signals::CtrlClearFlagOverflow]),
    .clk
                    (clk_in),
                    (reset),
    .reset
    .carry_in
                    (alu carry),
    .overflow_in
                    (alu_overflow),
    .flag_carry
                    (flag carry),
    .flag_zero
                    (flag_zero),
    .flag_negative
                    (flag_negative),
    .flag overflow
                    (flag overflow)
);
// Instruction Register
instruction_set::opcode_t instruction_register;
register InstructionRegister (
    .data in(data bus),
   // Expliciting telling to pass every bit to cast the enum reg into a reg
    .data out(instruction register[7:0]),
```

```
.clk(clk_in),
      .load(ctrl_signals[control_signals::CtrlLoadInstReg]),
      .reset(reset),
      .inc(1'b0),
      .dec(1'b0)
  );
  control_unit control_unit (
      .status_flags
                                      (status_flags),
      .alu_carry
                                      (alu_carry),
      .data_in_latch
                                      (data_in_latch),
                                      (instruction_register),
      .current_opcode
                                      (ctrl_signals),
      .ctrl_signals
                                      (alu_op),
      .alu_op
      .current data bus input
                                      (current data bus input),
      .current_address_low_bus_input (current_address_low_bus_input),
      .current_address_high_bus_input(current_address_high_bus_input),
      .clk
                                      (clk_in),
      .reset
                                      (reset)
  );
  // ----- CONTROL LOGIC -----
  always_ff @(posedge clk_in) begin
    data in latch <= data in;</pre>
  end
endmodule
                         Código 8 – status_register.sv
module status_register (
    input logic [7:0] data_in,
    input wire update_carry,
    input wire update_zero,
    input wire update_negative,
    input wire update_overflow,
```

```
input wire set_carry,
    input wire clear_carry,
    input wire set_overflow,
    input wire clear_overflow,
    input wire clk,
    input wire reset,
    input wire carry_in,
    input wire overflow_in,
    output logic flag_carry,
    output logic flag_zero,
    output logic flag_negative,
    output logic flag_overflow
);
  always_ff @(posedge clk) begin
    if (reset) begin
      flag_carry <= 0;</pre>
      flag_zero <= 0;</pre>
      flag_negative <= 0;</pre>
      flag_overflow <= 0;</pre>
    end else begin
      if (set_carry) begin
        flag_carry <= 1;</pre>
      end else if (clear_carry) begin
        flag_carry <= 0;</pre>
      end else if (update_carry) begin
        flag_carry <= carry_in;</pre>
      end else begin
         flag_carry <= flag_carry;</pre>
      end
      if (set_overflow) begin
        flag_overflow <= 1;</pre>
      end else if (clear_overflow) begin
        flag_overflow <= 0;</pre>
```

```
end else if (update_overflow) begin
    flag_overflow <= overflow_in;
end else begin
    flag_overflow <= flag_overflow;
end

flag_zero <= update_zero ? ~|data_in : flag_zero;
flag_negative <= update_negative ? data_in[7] : flag_negative;
end
end</pre>
```

endmodule

#### 3.5 Testbenches

Além dos módulos sintetizáveis apresentados na sessão anterior, também foram desenvolvidos módulos de *testbench*, com o objetivo de testar os módulos em um ambiente digital. Note que para o teste de módulo da ULA, o clock é incluído, apesar de não ser necessário visto que a ULA em si não utiliza esse sinal, ele está lá apenas para controlar a passagem de tempo durante a simulação.

Código 9 – alu.test.sv

```
`timescale 1ns / 1ps
module alu_test ();
                                    carry_in;
  reg
                              [7:0] input_a;
  reg
                              [7:0] input_b;
  reg
  control signals::alu op t
                                    operation;
                                    flag_overflow;
  reg
                                    flag zero;
  reg
                                    flag neg;
  reg
                                    flag_carry;
  reg
                              [7:0] alu_out;
  reg
                                    invert_b;
  reg
  logic
                                    clk;
  initial clk = 1;
  always #10 clk = ~clk;
```

3.5. Testbenches 43

```
alu alu (
      .carry_in
                  (carry_in),
      .input_a
                  (input_a),
      .input_b
                   (input_b),
      .operation
                   (operation),
      .overflow_out(flag_overflow),
      .zero_out
                   (flag_zero),
      .negative_out(flag_neg),
      .carry_out (flag_carry),
      .alu_out
                   (alu_out),
      .invert_b
                   (invert_b)
  );
  initial begin
    invert_b = 0;
    operation = control_signals::ALU_ADD;
    carry_in = 1'b1;
    input_a = 8'h6;
    input_b = 8'h5;
    repeat (1) @(posedge clk);
    operation = control_signals::ALU_SHIFT_LEFT;
    input a = 8'b1100 0011;
            = 8'b1;
    input_b
    repeat (1) @(posedge clk);
    $stop;
  end
endmodule
                     Código 10 – program_counter.test.sv
`timescale 1ns / 1ps
module program_counter_test ();
  logic [7:0] PCL_in;
```

```
logic [7:0] PCH_in;
logic clk;
logic inc_enable;
logic load;
logic reset;
logic [7:0] PCL_out;
logic [7:0] PCH_out;
program_counter pc (
    .PCL_in(PCL_in),
    .PCH_in(PCH_in),
    .clk(clk),
    .inc_enable(inc_enable),
    .load(load),
    .reset(reset),
    .PCL_out(PCL_out),
    .PCH_out(PCH_out)
);
initial clk = 1;
always #10 clk = ~clk;
initial begin
  inc enable = 1'b1;
  load = 1'b0;
  reset = 1;
  PCL_in = 8'h3f;
  PCH in = 8'hfe;
  repeat (1) @(posedge clk);
  reset = 0;
  repeat (2) @(posedge clk);
  inc_enable = 0;
  load = 1;
  repeat (1) @(posedge clk);
  inc_enable = 1;
  load = 0;
```

3.5. Testbenches 45

```
repeat (8) @(posedge clk);
    inc_enable = 0;
    repeat (2) @(posedge clk);
    $stop;
  end
endmodule
                           Código 11 – register.test.sv
module register_test ();
  logic clk;
  initial clk = 1;
  always #10 clk = ~clk;
  logic [7:0] data_in, data_out;
  logic load, reset;
  register register (
      .data_in (data_in),
      .data_out(data_out),
      .clk
                (clk),
                (load),
      .load
      .reset
                (reset)
  );
  initial begin
    reset = 1;
    load = 0;
    data_in = 8'hea;
    repeat (1) @(posedge clk);
    reset = 0;
    load = 1;
    repeat (1) @(posedge clk);
    load = 0;
    repeat (2) @(posedge clk);
    $stop;
```

end

endmodule

### 4 Resultados Obtidos e Discussões

#### 4.1 Formas de onda

Todas as formas de onda foram geradas a partir das testbenches apresentadas na seção 3.5.





Figura 10 – Teste do Contador de Programa



O teste da Figura 12 é um teste de integração, onde podemos ver o funcionamento básico do processador. Inicialmente colocamos o opcode da operação NOP (hea) no barramento de dados (data\_in). Podemos ver que o processador realiza os ciclos de Fetch e Decode e depois volta ao ciclo de Fetch já que a operação NOP não precisa de nenhum ciclo extra de execução.




Figura 11 – Teste do Registrador

Em seguida, o código ha9 é lido do barramento de dados, o que corresponde a instrução LDA com imediato. O valor h20 é lido e observamos que ele é colocado no Registrador A (RegAccumulator/current\_value).

Posteriormente, o opcode h69 é lido, que corresponde a instrução ADC com imediato. Essa instrução deve ler um valor imediato e somar com o valor atual do Registrador A. Podemos ver o valor final do Registrador A atualizado como h25 no final da simulação. Esse era o valor esperado já que carregamos o registrador com h20 e depois somamos mais h5 ao seu conteúdo.




Figura 12 – Teste da Unidade de Processamento

## 5 Considerações Finais

Em seu estado atual o processador pode executar 3 opcodes do conjunto de instrução. Vale também destacar que em nenhum dos testes apresentados o processador realiza acesso a uma memória. Todos as operações foram colocadas no barramento de dados pelo próprio simulador. Isso se deu ao fato de que o processador ainda não é capaz de executar o endereçamento absoluto.

Como desenvolvimento para os próximos ponto de controle, os demais opcodes serão implementados, bem como acesso a memória externa será testado.

### Referências

- 1 NEUMANN, J. von. Introduction to "The First Draft Report on the EDVAC". 1945. Citado na página 11.
- 2 TECHNOLOGY, I. M. *MCS6500 Microcomputer Family Hardware Manual.* 2nd edition. ed. Norristown, PA: MOS Technology, INC, 1976. Citado na página 12.
- 3 CENTER, I. T. W. D. W65C02S 8-bit Microprocessor Datasheet. Vienna, Austria, 2018. Citado na página 13.
- 4 VAHID, F. Digital Design with RTL Design, VHDL, and Verilog. 2nd edition. ed. Waltham/MA, EUA: John Wiley & Sons, Inc, 2011. Citado na página 16.
- 5 LANDSTEINER, M. N. 6502 Instruction Set. Disponível em: <a href="https://www.masswerk.at/6502/6502\_instruction\_set.html">https://www.masswerk.at/6502/6502\_instruction\_set.html</a>>. Citado na página 21.



## APÊNDICE A - ALU.sv

```
module alu (
    input wire
                                          carry_in,
                                    [7:0] input_a,
    input wire
                                    [7:0] input_b,
    input wire
    input wire
                                          invert b,
    input control_signals::alu_op_t
                                          operation,
    output wire [7:0] alu out,
    output wire
                    overflow_out,
    output wire
                    zero_out,
    output wire
                    negative_out,
    output wire carry_out
);
  logic [8:0] result;
  logic [7:0] effective_b;
  assign effective_b = invert_b ? ~input_b : input_b;
  assign alu out = result[7:0];
  assign carry_out = result[8];
  assign negative_out = result[7];
  assign zero_out = ~|alu_out;
  assign overflow_out = (~input_a[7] & ~input_b[7] & result[7]) |
                       (input_a[7] & input_b[7] & ~result[7]);
  always_comb begin
    case (operation)
      control_signals::ALU_ADD: begin
        result = input_a + effective_b + carry_in;
      end
      control_signals::ALU_AND: begin
        result = input_a & input_b;
      end
      control_signals::ALU_OR: begin
```

56 APÊNDICE A. ALU.sv

```
result = input_a | input_b;
end
control_signals::ALU_XOR: begin
    result = input_a ^ input_b;
end
control_signals::ALU_SHIFT_LEFT: begin
    result = (input_a << 1) + carry_in;
end
default: begin
    result = 8'b0;
end
endcase
end</pre>
```

endmodule

# APÊNDICE B - control\_unit.sv

```
module control_unit (
    input logic status_flags[8],
    input logic [7:0] data_in_latch,
    input instruction_set::opcode_t current_opcode,
    input clk,
    input reset,
    input alu_carry,
    output logic ctrl_signals[control_signals::CtrlSignalEndMarker],
    output control_signals::alu_op_t alu_op,
    output bus_sources::data_bus_source_t current_data_bus_input,
    output bus_sources::address_low_bus_source_t
    \rightarrow current_address_low_bus_input,
    output bus sources::address high bus source t
    \  \, \to \  \, current\_address\_high\_bus\_input
);
  typedef enum logic [31:0] {
    InstructionFetch,
    InstructionDecode.
    InstructionMem1,
    InstructionMem2,
    InstructionMem3,
    InstructionMem4,
    InstructionExec1,
    InstructionExec2,
    InstructionExec3,
    InstructionExec4,
    InstructionExec5,
    InstructionInvalid,
    {\tt InstructionStateEndMarker}
  } instruction state t;
  instruction_state_t current_instr_state, next_instr_state;
  instruction_set::address_mode_t current_addr_mode, next_addr_mode;
  logic negative_data_in;
```

```
always_ff @(posedge clk) begin
  if (reset) begin
    current instr state <= InstructionFetch;</pre>
  end else begin
    negative_data_in <= data_in_latch[7];</pre>
    current_instr_state <= next_instr_state;</pre>
    current_addr_mode <= next_addr_mode;</pre>
  end
end
always comb begin
  ctrl_signals = '{default: '0};
  current data bus input = bus sources::DataBusSrcDataIn;
  current address low bus input = bus sources::AddressLowSrcPcLow;
  current address high bus input = bus sources::AddressHighSrcPcHigh;
  next_instr_state = InstructionInvalid;
  next addr_mode = instruction_set::AddrModeImpl;
  alu_op = control_signals::ALU_ADD;
  case (current_instr_state)
    InstructionFetch: begin
      current data bus input = bus sources::DataBusSrcDataIn;
      current address low bus input = bus sources::AddressLowSrcPcLow;
      current address high bus input =
      → bus sources::AddressHighSrcPcHigh;
      next_instr_state = InstructionDecode;
      ctrl_signals[control_signals::CtrlLoadInstReg] = 1;
      ctrl_signals[control_signals::CtrlIncEnablePc] = 1;
    InstructionDecode: begin
      case (current opcode)
        instruction set::OpcADC imm: imm addr mode();
        instruction set::OpcADC abs:
                                       abs addr mode();
        instruction_set::OpcADC_absx:
        → absx addr mode(bus sources::DataBusSrcRegX);
```

```
instruction set::OpcADC absy:
  absx addr mode(bus sources::DataBusSrcRegY);
instruction set::OpcADC zpg: zpg addr mode();
instruction_set::OpcAND_imm: imm_addr_mode();
instruction set::OpcAND abs:
                              abs_addr_mode();
instruction_set::OpcAND_absx:
   absx_addr_mode(bus_sources::DataBusSrcRegX);
instruction_set::OpcAND_absy:

→ absx_addr_mode(bus_sources::DataBusSrcRegY);
instruction_set::OpcAND_zpg: zpg_addr_mode();
instruction_set::OpcBCC_abs: imm_addr_mode();
instruction set::OpcBCS abs: imm addr mode();
instruction set::OpcBEQ abs: imm addr mode();
instruction set::OpcBMI abs: imm addr mode();
instruction set::OpcBNE abs: imm addr mode();
instruction_set::OpcBPL_abs: imm_addr_mode();
instruction_set::OpcBVC_abs: imm_addr_mode();
instruction_set::OpcBVS_abs: imm_addr_mode();
instruction_set::OpcCLC_impl: impl_addr_mode();
instruction_set::OpcCMP_imm: imm_addr_mode();
instruction set::OpcCMP abs:
                              abs addr mode();
instruction set::OpcCMP absx:
→ absx addr mode(bus sources::DataBusSrcRegX);
instruction set::OpcCMP absy:
   absx_addr_mode(bus_sources::DataBusSrcRegY);
instruction_set::OpcCMP_zpg: zpg_addr_mode();
instruction_set::OpcCPX_imm: imm_addr_mode();
instruction_set::OpcCPX_abs: abs_addr_mode();
instruction_set::OpcCPX_zpg: zpg_addr_mode();
instruction_set::OpcCPY_imm: imm_addr_mode();
instruction set::OpcCPY abs: abs addr mode();
instruction set::OpcCPY zpg: zpg addr mode();
```

```
instruction set::OpcEOR imm: imm addr mode();
instruction set::OpcEOR abs:
                             abs addr mode();
instruction set::OpcEOR absx:
→ absx addr mode(bus sources::DataBusSrcRegX);
instruction set::OpcEOR absy:
→ absx addr mode(bus sources::DataBusSrcRegY);
instruction_set::OpcEOR_zpg: zpg_addr_mode();
instruction_set::OpcINX_impl: impl_addr_mode();
instruction_set::OpcINY_impl: impl_addr_mode();
instruction_set::OpcJMP_abs: abs_addr_mode();
instruction set::OpcLDA imm:
                             imm addr mode();
instruction set::OpcLDA abs:
                             abs addr mode();
instruction set::OpcLDA absx:
→ absx addr mode(bus sources::DataBusSrcRegX);
instruction_set::OpcLDA_absy:
→ absx_addr_mode(bus_sources::DataBusSrcRegY);
instruction_set::OpcLDA_zpg: zpg_addr_mode();
instruction_set::OpcLDX_imm:
                             imm_addr_mode();
instruction set::OpcLDX abs:
                             abs_addr_mode();
instruction set::OpcLDX absy:
→ absx addr mode(bus sources::DataBusSrcRegY);
instruction set::OpcLDX zpg: zpg addr mode();
instruction set::OpcLDY imm:
                             imm addr mode();
instruction_set::OpcLDY_abs:
                             abs_addr_mode();
instruction_set::OpcLDY_absx:
→ absx_addr_mode(bus_sources::DataBusSrcRegX);
instruction_set::OpcLDY_zpg: zpg_addr_mode();
instruction set::OpcNOP impl: next instr state =
instruction set::OpcORA imm: imm addr mode();
instruction set::OpcORA abs:
                             abs addr mode();
```

```
instruction set::OpcORA absx:
→ absx addr mode(bus sources::DataBusSrcRegX);
instruction set::OpcORA absy:
→ absx addr mode(bus sources::DataBusSrcRegY);
instruction_set::OpcORA_zpg: zpg_addr_mode();
instruction_set::OpcPHA_impl: impl_addr_mode();
instruction_set::OpcPHX_impl: impl_addr_mode();
instruction set::OpcPHY impl: impl addr mode();
instruction_set::OpcPLA_impl: impl_addr_mode();
instruction set::OpcPLX impl: impl addr mode();
instruction_set::OpcPLY_impl: impl_addr_mode();
instruction set::OpcSBC imm: imm addr mode();
instruction set::OpcSBC abs: abs addr mode();
instruction set::OpcSBC absx:
→ absx_addr_mode(bus_sources::DataBusSrcRegX);
instruction_set::OpcSBC_absy:

→ absx_addr_mode(bus_sources::DataBusSrcRegY);
instruction_set::OpcSBC_zpg: zpg_addr_mode();
instruction_set::OpcSEC_impl: impl_addr_mode();
instruction set::OpcSTA abs: abs addr mode();
instruction set::OpcSTA absx:
→ absx_addr_mode(bus_sources::DataBusSrcRegX);
instruction set::OpcSTA absy:
→ absx_addr_mode(bus_sources::DataBusSrcRegY);
instruction_set::OpcSTA_zpg: zpg_addr_mode();
instruction_set::OpcSTX_abs: abs_addr_mode();
instruction_set::OpcSTX_zpg: zpg_addr_mode();
instruction_set::OpcSTY_abs: abs_addr_mode();
instruction set::OpcSTY zpg: zpg addr mode();
instruction_set::OpcTAX_impl: impl_addr_mode();
instruction_set::OpcTAY_impl: impl_addr_mode();
```

```
instruction set::OpcTSX impl: impl addr mode();
       instruction_set::OpcTXA_impl: impl_addr_mode();
       instruction set::OpcTXS impl: impl addr mode();
       instruction set::OpcTYA impl: impl addr mode();
       default: next_addr_mode = instruction_set::AddrModeImpl;
     endcase
   end
   default: begin
     case (current_addr_mode)
       instruction_set::AddrModeImm: imm_addr_mode();
       instruction set::AddrModeAbs: abs addr mode();
       instruction set::AddrModeAbsX:
       → absx addr mode(bus sources::DataBusSrcRegX);
       instruction_set::AddrModeAbsY:
       → absx_addr_mode(bus_sources::DataBusSrcRegY);
       instruction set::AddrModeImpl: impl addr mode();
       instruction_set::AddrModeZpg: zpg_addr_mode();
       default: invalid_state();
     endcase
   end
 endcase
end
// -----
// ----- Address Modes System Tasks -----
// -----
task abs addr mode();
 next_addr_mode = instruction_set::AddrModeAbs;
 case (current_instr_state)
   InstructionDecode: begin
     next_instr_state = InstructionMem1;
     ctrl_signals[control_signals::CtrlIncEnablePc] = 1;
     ctrl_signals[control_signals::CtrlLoadAddrLow] = 1;
   end
   InstructionMem1: begin
     next instr state = InstructionExec1;
     ctrl signals[control signals::CtrlIncEnablePc] = 1;
     ctrl_signals[control_signals::CtrlLoadAddrHigh] = 1;
```

```
end
    default: begin
      current address low bus input =

→ bus sources::AddressLowSrcAddrLowReg;
      current_address_high_bus_input =
      → bus_sources::AddressHighSrcAddrHighReg;
      opcode_exec();
    end
  endcase
endtask
task imm addr mode();
  next_addr_mode = instruction_set::AddrModeImm;
  case (current instr state)
    InstructionDecode: begin
      next_instr_state = InstructionExec1;
    end
    InstructionExec1: begin
      ctrl_signals[control_signals::CtrlIncEnablePc] = 1;
      opcode_exec();
    end
    default: opcode_exec();
  endcase
endtask
task impl addr mode();
  next_addr_mode = instruction_set::AddrModeImpl;
  case (current instr state)
    InstructionDecode: begin
      next_instr_state = InstructionExec1;
    end
    default: opcode_exec();
  endcase
endtask
task absx_addr_mode(bus_sources::data_bus_source_t idx_reg);
  next addr mode = instruction set::AddrModeAbsX;
  case (current_instr_state)
    InstructionDecode: begin
```

```
next instr state = InstructionMem1;
  current data bus input = idx reg;
  ctrl signals[control signals::CtrlLoadInputA] = 1;
  ctrl signals[control signals::CtrlClearFlagCarry] = 1;
end
InstructionMem1: begin
 next_instr_state = InstructionMem2;
  current data bus input = bus sources::DataBusSrcDataIn;
  ctrl_signals[control_signals::CtrlLoadInputB] = 1;
  ctrl signals[control signals::CtrlIncEnablePc] = 1;
 alu op = control signals::ALU ADD;
end
InstructionMem2: begin
 next instr state = InstructionMem3;
  current_data_bus_input = bus_sources::DataBusSrcRegAluResult;
  ctrl_signals[control_signals::CtrlUpdateFlagCarry] = 1;
  ctrl_signals[control_signals::CtrlLoadAddrLow] = 1;
end
InstructionMem3: begin
  if (status flags[control signals::StatusFlagCarry]) begin
   next_instr_state = InstructionMem4;
  end else begin
   next_instr_state = InstructionExec1;
  end
  current_data_bus_input = bus_sources::DataBusSrcDataIn;
  ctrl_signals[control_signals::CtrlIncEnablePc] = 1;
  ctrl_signals[control_signals::CtrlLoadAddrHigh] = 1;
end
InstructionMem4: begin
 next instr state = InstructionExec1;
 ctrl signals[control signals::CtrlIncAddressHighReg] = 1;
end
default: begin
```

```
current address low bus input
      → bus sources::AddressLowSrcAddrLowReg;
      current address high bus input =
      → bus sources::AddressHighSrcAddrHighReg;
      opcode_exec();
   end
 endcase
endtask
task zpg_addr_mode();
 next_addr_mode = instruction_set::AddrModeZpg;
 case (current instr state)
    InstructionDecode: begin
     next instr state = InstructionExec1;
     ctrl_signals[control_signals::CtrlIncEnablePc] = 1;
     ctrl signals[control signals::CtrlLoadAddrLow] = 1;
    end
   default: begin
      current_address_low_bus_input

→ bus sources::AddressLowSrcAddrLowReg;
      current_address_high_bus_input = bus_sources::AddressHighSrcZero;
      opcode_exec();
    end
 endcase
endtask
task zpgx_addr_mode(bus_sources::data_bus_source_t idx_reg);
 next addr mode = instruction set::AddrModeZpgX;
 case (current_instr_state)
    InstructionDecode: begin
     next_instr_state = InstructionMem1;
     current_data_bus_input = idx_reg;
      ctrl_signals[control_signals::CtrlLoadInputA] = 1;
      ctrl_signals[control_signals::CtrlClearFlagCarry] = 1;
   end
    InstructionMem1: begin
     next instr state = InstructionMem2;
      current data bus input = bus sources::DataBusSrcZero;
```

```
ctrl signals[control signals::CtrlLoadInputB] = 1;
      ctrl signals[control signals::CtrlIncEnablePc] = 1;
     alu_op = control_signals::ALU_ADD;
   end
    InstructionMem2: begin
     next_instr_state = InstructionMem3;
      current_data_bus_input = bus_sources::DataBusSrcRegAluResult;
      ctrl signals[control signals::CtrlUpdateFlagCarry] = 1;
      ctrl signals[control signals::CtrlLoadAddrLow] = 1;
    end
   InstructionMem3: begin
      if (status flags[control signals::StatusFlagCarry]) begin
       next_instr_state = InstructionMem4;
     end else begin
       next_instr_state = InstructionExec1;
      end
      current_data_bus_input = bus_sources::DataBusSrcDataIn;
      ctrl signals[control signals::CtrlIncEnablePc] = 1;
      ctrl_signals[control_signals::CtrlLoadAddrHigh] = 1;
   end
   InstructionMem4: begin
     next instr state = InstructionExec1;
      ctrl signals[control signals::CtrlIncAddressHighReg] = 1;
   end
   default: begin
      current_address_low_bus_input =
      → bus_sources::AddressLowSrcAddrLowReg;
      current_address_high_bus_input = bus_sources::AddressHighSrcZero;
      opcode_exec();
   end
 endcase
endtask
task invalid state();
```

```
$display("Invalid state");
 next instr state = InstructionInvalid;
 next addr mode = instruction set::AddrModeImpl;
endtask
// -----
// ----- Opcode execution system tasks -----
task opcode exec();
 case (current_opcode)
   instruction_set::OpcADC_imm:
   instruction set::OpcADC abs:
   instruction set::OpcADC absx:
   instruction set::OpcADC absy:

    exec_arithmetic_op(control_signals::ALU_ADD);
   instruction_set::OpcADC_zpg:
   instruction_set::OpcAND_imm:

→ exec_logic_op(control_signals::ALU_AND);
   instruction set::OpcAND abs:

→ exec logic op(control signals::ALU AND);
   instruction set::OpcAND absx:

    exec_logic_op(control_signals::ALU_AND);

   instruction set::OpcAND absy:

→ exec_logic_op(control_signals::ALU_AND);
   instruction_set::OpcAND_zpg:

→ exec_logic_op(control_signals::ALU_AND);
   instruction_set::OpcBCC_abs: exec_branch();
   instruction set::OpcBCS abs: exec branch();
   instruction_set::OpcBEQ_abs: exec_branch();
   instruction_set::OpcBMI_abs: exec_branch();
   instruction set::OpcBNE abs: exec branch();
   instruction_set::OpcBPL_abs: exec_branch();
   instruction set::OpcBVC abs: exec branch();
```

```
instruction set::OpcBVS abs: exec branch();
instruction set::OpcCLC impl: exec clc();
instruction set::OpcCMP imm:
instruction_set::OpcCMP_abs:

    exec_cmp(bus_sources::DataBusSrcRegAccumulator);
instruction set::OpcCMP absx:

    exec_cmp(bus_sources::DataBusSrcRegAccumulator);
instruction_set::OpcCMP_absy:
instruction set::OpcCMP zpg:
instruction set::OpcCPX imm: exec cmp(bus sources::DataBusSrcRegX);
instruction set::OpcCPX abs: exec cmp(bus sources::DataBusSrcRegX);
instruction_set::OpcCPX_zpg: exec_cmp(bus_sources::DataBusSrcRegX);
instruction set::OpcCPY imm: exec cmp(bus sources::DataBusSrcRegY);
instruction_set::OpcCPY_abs: exec_cmp(bus_sources::DataBusSrcRegY);
instruction_set::OpcCPY_zpg: exec_cmp(bus_sources::DataBusSrcRegY);
instruction set::OpcEOR imm:

    exec logic op(control signals::ALU XOR);
instruction_set::OpcEOR abs:

    exec logic op(control signals::ALU XOR);
instruction set::OpcEOR absx:

→ exec_logic_op(control_signals::ALU_XOR);
instruction_set::OpcEOR_absy:

    exec_logic_op(control_signals::ALU_XOR);

instruction_set::OpcEOR_zpg:

    exec_logic_op(control_signals::ALU_XOR);

instruction_set::OpcINX_impl: exec_inx();
instruction set::OpcINY impl: exec iny();
instruction set::OpcJMP abs: exec jmp();
```

```
instruction_set::OpcLDA_imm: exec_lda();
instruction set::OpcLDA abs: exec lda();
instruction set::OpcLDA absx: exec lda();
instruction set::OpcLDA absy: exec lda();
instruction_set::OpcLDA_zpg:
                             exec_lda();
instruction_set::OpcLDX_imm: exec_ldx();
instruction set::OpcLDX abs: exec ldx();
instruction_set::OpcLDX_absy: exec_ldx();
instruction_set::OpcLDX_zpg:
                             exec_ldx();
instruction_set::OpcLDY_imm: exec_ldy();
instruction set::OpcLDY abs: exec ldy();
instruction set::OpcLDY absx: exec ldy();
instruction set::OpcLDY zpg: exec ldy();
instruction_set::OpcORA_imm:
  exec_logic_op(control_signals::ALU_OR);
instruction_set::OpcORA_abs:

→ exec_logic_op(control_signals::ALU_OR);
instruction_set::OpcORA_absx:
  exec_logic_op(control_signals::ALU_OR);
instruction_set::OpcORA_absy:

→ exec logic op(control signals::ALU OR);
instruction set::OpcORA zpg:

    exec_logic_op(control_signals::ALU_OR);

instruction_set::OpcPHA_impl:
   exec_pha(bus_sources::DataBusSrcRegAccumulator);
instruction_set::OpcPHX_impl:

→ exec_pha(bus_sources::DataBusSrcRegX);
instruction_set::OpcPHY_impl:
   exec_pha(bus_sources::DataBusSrcRegY);
instruction set::OpcPLA impl:
instruction_set::OpcPLA_impl: exec_pla(control_signals::CtrlLoadX);
instruction set::OpcPLA impl: exec pla(control signals::CtrlLoadY);
```

```
instruction set::OpcSBC imm:
instruction set::OpcSBC abs:
instruction set::OpcSBC absx:

    exec_arithmetic_op(control_signals::ALU_ADD, 1);

instruction_set::OpcSBC_absy:
instruction_set::OpcSBC_zpg:

    exec_arithmetic_op(control_signals::ALU_ADD, 1);

instruction_set::OpcSEC_impl: exec_sec();
instruction set::OpcSTA abs: exec sta();
instruction set::OpcSTA absx: exec sta();
instruction set::OpcSTA absy: exec sta();
instruction_set::OpcSTA_zpg: exec_sta();
instruction_set::OpcSTX_abs: exec_stx();
instruction_set::OpcSTX_zpg: exec_stx();
instruction_set::OpcSTY_abs: exec_sty();
instruction_set::OpcSTY_zpg: exec_sty();
instruction set::OpcTAX impl:
exec transfer(bus sources::DataBusSrcRegAccumulator,
instruction_set::OpcTAY_impl:
exec_transfer(bus_sources::DataBusSrcRegAccumulator,
instruction_set::OpcTSX_impl: exec_tsx();
instruction set::OpcTXA impl:
exec transfer(bus sources::DataBusSrcRegX,
```

```
instruction set::OpcTXS impl: exec txs();
   instruction set::OpcTYA impl:
   exec transfer(bus sources::DataBusSrcRegY,
    default: invalid_state();
 endcase
endtask
task exec_arithmetic_op(control_signals::alu_op_t alu_op_arg, logic
\rightarrow invert_b = 0);
 alu_op = alu_op_arg;
 case (current_instr state)
   InstructionExec1: begin
     next instr state = InstructionExec2;
     current data bus input = bus sources::DataBusSrcDataIn;
     ctrl_signals[control_signals::CtrlLoadInputB] = 1;
   end
   InstructionExec2: begin
     next_instr_state = InstructionExec3;
     current_data_bus_input = bus_sources::DataBusSrcRegAccumulator;
     ctrl_signals[control_signals::CtrlLoadInputA] = 1;
   end
   InstructionExec3: begin
     next instr state = InstructionFetch;
     ctrl signals[control signals::CtrlAluCarryIn] =
     if (invert_b) begin
       ctrl_signals[control_signals::CtrlAluInvertB] = 1;
     end
     current_data_bus_input = bus_sources::DataBusSrcRegAluResult;
     ctrl_signals[control_signals::CtrlLoadAccumutator] = 1;
     ctrl signals[control signals::CtrlUpdateFlagNegative] = 1;
     ctrl_signals[control_signals::CtrlUpdateFlagZero] = 1;
     ctrl signals[control signals::CtrlUpdateFlagCarry] = 1;
     ctrl signals[control signals::CtrlUpdateFlagOverflow] = 1;
   end
   default: invalid state();
```

```
endcase
endtask
task exec logic_op(control_signals::alu_op_t alu_op_arg);
 alu op = alu op arg;
 case (current_instr_state)
    InstructionExec1: begin
     next_instr_state = InstructionExec2;
      current data bus input = bus sources::DataBusSrcDataIn;
      ctrl_signals[control_signals::CtrlLoadInputB] = 1;
   end
   InstructionExec2: begin
     next instr state = InstructionExec3;
     current data bus input = bus sources::DataBusSrcRegAccumulator;
      ctrl signals[control signals::CtrlLoadInputA] = 1;
   end
    InstructionExec3: begin
     next_instr_state = InstructionFetch;
      current_data_bus_input = bus_sources::DataBusSrcRegAluResult;
      ctrl signals[control signals::CtrlLoadAccumutator] = 1;
      ctrl_signals[control_signals::CtrlUpdateFlagNegative] = 1;
      ctrl_signals[control_signals::CtrlUpdateFlagZero] = 1;
    end
   default: invalid state();
 endcase
endtask
task exec branch();
 case (current_instr_state)
    InstructionExec1: begin
     next_instr_state = InstructionExec2;
      ctrl_signals[control_signals::CtrlIncEnablePc] = 0;
      current_data_bus_input = bus_sources::DataBusSrcDataIn;
      ctrl signals[control signals::CtrlLoadInputA] = 1;
      ctrl_signals[control_signals::CtrlIncEnablePc] = 1;
   end
    InstructionExec2: begin
     next instr state = InstructionExec3;
      current address low bus input = bus sources::AddressLowSrcPcLow;
```

```
current data bus input = bus sources::DataBusSrcAddrLowBus;
  ctrl signals[control signals::CtrlLoadInputB] = 1;
  ctrl signals[control signals::CtrlIncEnablePc] = 0;
end
InstructionExec3: begin
 next instr state = InstructionExec4;
  current_data_bus_input = bus_sources::DataBusSrcRegAluResult;
  ctrl_signals[control_signals::CtrlAluCarryIn] = 0;
  ctrl signals[control signals::CtrlLoadAddrLow] = 1;
  ctrl_signals[control_signals::CtrlIncEnablePc] = 0;
end
InstructionExec4: begin
  if (negative_data_in == 0 && !alu_carry || negative_data_in == 1
  next instr state = InstructionFetch;
    ctrl signals[control signals::CtrlIncEnablePc] = 0;
    current_address_high bus input =
    → bus_sources::AddressHighSrcPcHigh;
    current_address_low_bus_input =
    → bus sources::AddressLowSrcAddrLowReg;
    ctrl_signals[control_signals::CtrlLoadPc] =

    status_flags[current_opcode[7:6]] ~^ current_opcode[5];

  end else if (negative data in) begin
   next instr state = InstructionExec5;
    ctrl signals[control signals::CtrlIncAddressHighReg] = 1;
    ctrl signals[control signals::CtrlIncEnablePc] = 0;
  end else begin
    next instr state = InstructionExec5;
    ctrl_signals[control_signals::CtrlDecAddressHighReg] = 1;
    ctrl_signals[control_signals::CtrlIncEnablePc] = 0;
  end
end
InstructionExec5: begin
 next instr state = InstructionFetch;
  ctrl signals[control signals::CtrlIncEnablePc] = 0;
  current address high bus input =
  → bus sources::AddressHighSrcPcHigh;
  current address low bus input =
  → bus sources::AddressLowSrcAddrLowReg;
```

```
ctrl signals[control signals::CtrlLoadPc] =

    status flags[current_opcode[7:6]] ~^ current_opcode[5];

    end
    default: invalid state();
  endcase
endtask
task exec_clc();
  case (current instr state)
    InstructionExec1: begin
      next_instr_state = InstructionFetch;
      ctrl signals[control signals::CtrlClearFlagCarry] = 1;
    default: invalid state();
  endcase
endtask
task exec_cmp(bus_sources::data_bus_source_t cmp_src);
  alu_op = control_signals::ALU_ADD;
  ctrl_signals[control_signals::CtrlAluInvertB] = 1;
  ctrl_signals[control_signals::CtrlAluCarryIn] = 0;
  case (current instr state)
    InstructionExec1: begin
      next instr state = InstructionExec2;
      current data bus input = bus sources::DataBusSrcDataIn;
      ctrl signals[control signals::CtrlLoadInputB] = 1;
    end
    InstructionExec2: begin
      next_instr_state = InstructionExec3;
      current_data_bus_input = cmp_src;
      ctrl_signals[control_signals::CtrlLoadInputA] = 1;
    end
    InstructionExec3: begin
      next instr state = InstructionFetch;
      current data bus input = bus sources::DataBusSrcRegAluResult;
      ctrl signals[control signals::CtrlUpdateFlagNegative] = 1;
      ctrl signals[control signals::CtrlUpdateFlagZero] = 1;
      ctrl signals[control signals::CtrlUpdateFlagCarry] = 1;
    end
```

```
default: invalid state();
 endcase
endtask
task exec_inc();
 case (current instr state)
    InstructionExec1: begin
     next_instr_state = InstructionExec2;
      current data bus input = bus sources::DataBusSrcRegAccumulator;
      ctrl_signals[control_signals::CtrlLoadInputB] = 1;
      ctrl_signals[control_signals::CtrlResetInputA] = 1;
    end
    InstructionExec2: begin
     next instr state = InstructionFetch;
      current_data_bus_input = bus_sources::DataBusSrcRegAluResult;
      ctrl signals[control signals::CtrlAluCarryIn] = 1;
      ctrl signals[control signals::CtrlLoadAccumutator] = 1;
      ctrl_signals[control_signals::CtrlUpdateFlagNegative] = 1;
      ctrl_signals[control_signals::CtrlUpdateFlagZero] = 1;
    end
   default: invalid_state();
 endcase
endtask
task exec inx();
 case (current instr state)
    InstructionExec1: begin
     next instr state = InstructionExec2;
      current_data_bus_input = bus_sources::DataBusSrcRegX;
      ctrl_signals[control_signals::CtrlLoadInputB] = 1;
      ctrl_signals[control_signals::CtrlResetInputA] = 1;
    end
    InstructionExec2: begin
     next instr state = InstructionFetch;
      current data bus input = bus sources::DataBusSrcRegAluResult;
      ctrl signals[control signals::CtrlAluCarryIn] = 1;
      ctrl signals[control signals::CtrlLoadX] = 1;
      ctrl signals[control signals::CtrlUpdateFlagNegative] = 1;
      ctrl signals[control signals::CtrlUpdateFlagZero] = 1;
```

```
end
    default: invalid state();
  endcase
endtask
task exec_iny();
  case (current_instr_state)
    InstructionExec1: begin
      next instr state = InstructionExec2;
      current_data_bus_input = bus_sources::DataBusSrcRegY;
      ctrl_signals[control_signals::CtrlLoadInputB] = 1;
      ctrl signals[control signals::CtrlResetInputA] = 1;
    end
    InstructionExec2: begin
      next instr state = InstructionFetch;
      current_data_bus_input = bus_sources::DataBusSrcRegAluResult;
      ctrl signals[control signals::CtrlAluCarryIn] = 1;
      ctrl_signals[control_signals::CtrlLoadX] = 1;
      ctrl_signals[control_signals::CtrlUpdateFlagNegative] = 1;
      ctrl_signals[control_signals::CtrlUpdateFlagZero] = 1;
    end
    default: invalid_state();
  endcase
endtask
task exec jmp();
  case (current instr state)
    InstructionExec1: begin
      next_instr_state = InstructionFetch;
      ctrl_signals[control_signals::CtrlIncEnablePc] = 0;
      ctrl_signals[control_signals::CtrlLoadPc] = 1;
    end
    default: invalid_state();
  endcase
endtask
task exec lda();
  case (current instr state)
    InstructionExec1: begin
```

```
next instr state = InstructionFetch;
      current data bus input = bus sources::DataBusSrcDataIn;
      ctrl signals[control signals::CtrlLoadAccumutator] = 1;
      ctrl signals[control signals::CtrlUpdateFlagNegative] = 1;
      ctrl_signals[control_signals::CtrlUpdateFlagZero] = 1;
    end
    default: invalid_state();
  endcase
endtask
task exec_ldx();
  case (current_instr state)
    InstructionExec1: begin
      next instr state = InstructionFetch;
      current data bus input = bus sources::DataBusSrcDataIn;
      ctrl signals[control signals::CtrlLoadX] = 1;
      ctrl signals[control signals::CtrlUpdateFlagNegative] = 1;
      ctrl_signals[control_signals::CtrlUpdateFlagZero] = 1;
    end
    default: invalid_state();
  endcase
endtask
task exec_ldy();
  case (current instr state)
    InstructionExec1: begin
      next instr state = InstructionFetch;
      current data bus input = bus sources::DataBusSrcDataIn;
      ctrl_signals[control_signals::CtrlLoadY] = 1;
      ctrl_signals[control_signals::CtrlUpdateFlagNegative] = 1;
      ctrl_signals[control_signals::CtrlUpdateFlagZero] = 1;
    end
    default: invalid_state();
  endcase
endtask
task exec pha(bus sources::data bus source t push src);
  case (current instr state)
    InstructionExec1: begin
```

```
next instr state = InstructionFetch;
      current data bus input = push src;
      current address low bus input =
      → bus sources::AddressLowSrcStackPointer;
      current_address_high_bus_input =
      → bus_sources::AddressHighSrcStackPointer;
      ctrl_signals[control_signals::CtrlReadOWrite1] = 1;
      ctrl_signals[control_signals::CtrlDecStackPointer] = 1;
    end
   default: invalid_state();
 endcase
endtask
task exec pla(control signals::ctrl signals t pull src);
 case (current instr state)
   InstructionExec1: begin
     next instr state = InstructionExec2;
      ctrl_signals[control_signals::CtrlReadOWrite1] = 1;
      ctrl_signals[control_signals::CtrlIncStackPointer] = 1;
    end
   InstructionExec2: begin
     next_instr_state = InstructionFetch;
      current_data_bus_input = bus_sources::DataBusSrcDataIn;
      current_address_low_bus_input =
      → bus sources::AddressLowSrcStackPointer;
      current address high bus input =
      → bus sources::AddressHighSrcStackPointer;
      ctrl signals[control signals::CtrlDecStackPointer] = 1;
      ctrl_signals[pull_src] = 1;
    end
   default: invalid_state();
 endcase
endtask
task exec_sec();
 case (current instr state)
   InstructionExec1: begin
     next instr state = InstructionFetch;
      ctrl signals[control signals::CtrlSetFlagCarry] = 1;
```

```
end
    default: invalid_state();
  endcase
endtask
task exec_sta();
  case (current_instr_state)
    InstructionExec1: begin
      next instr state = InstructionFetch;
      current_data_bus_input = bus_sources::DataBusSrcRegAccumulator;
      ctrl_signals[control_signals::CtrlReadOWrite1] = 1;
    end
    default: invalid_state();
  endcase
endtask
task exec stx();
  case (current_instr_state)
    InstructionExec1: begin
      next_instr_state = InstructionFetch;
      current_data_bus_input = bus_sources::DataBusSrcRegX;
      ctrl_signals[control_signals::CtrlReadOWrite1] = 1;
    end
    default: invalid_state();
  endcase
endtask
task exec sty();
  case (current_instr_state)
    InstructionExec1: begin
      next_instr_state = InstructionFetch;
      current_data_bus_input = bus_sources::DataBusSrcRegY;
      ctrl_signals[control_signals::CtrlReadOWrite1] = 1;
    end
    default: invalid_state();
  endcase
endtask
task exec_transfer(bus_sources::data_bus_source_t src,
```

```
control signals::ctrl signals t load target);
 case (current instr state)
   InstructionExec1: begin
     next instr state = InstructionFetch;
     current_data_bus_input = src;
      ctrl_signals[load_target] = 1;
   end
 endcase
endtask
task exec_txs();
 case (current instr state)
    InstructionExec1: begin
     next instr state = InstructionFetch;
      current address low bus input =
      → bus sources::AddressLowSrcStackPointer;
      current data bus input = bus sources::DataBusSrcAddrLowBus;
      ctrl_signals[control_signals::CtrlLoadX] = 1;
   end
 endcase
endtask
task exec_tsx();
 case (current_instr_state)
    InstructionExec1: begin
     next instr state = InstructionFetch;
      current_data_bus_input = bus_sources::DataBusSrcRegX;
     current address low bus input =
      → bus_sources::AddressLowSrcDataBus;
      ctrl_signals[control_signals::CtrlLoadStackPointer] = 1;
   end
 endcase
endtask
```

## APÊNDICE C – async\_ram.sv

```
module async_ram #(
    depth = 8
) (
    input logic [11:0] address,
    input logic [ 7:0] data_in,
    output logic [ 7:0] data_out,
    input wrt_en,
    input out_en,
    input chip_en
);
  logic [7:0] ram[2**depth];
  always @(wrt_en, address, data_in, chip_en, out_en) begin
    if (chip_en) begin
      if (wrt_en) begin
        ram[address] <= data_in;</pre>
      end
      if (out_en) begin
        data_out <= ram[address];</pre>
      end
    end
  end
endmodule
```

#### APÊNDICE D - clock.sv

```
module clock (
    input clk_in,
    output reg clk_out
);
  reg [27:0] counter = 28'd0;
  parameter DIVISOR = 28'd10_000_0;
  // parameter DIVISOR = 28'd1;
  // The frequency of the output clk_out
  // = The frequency of the input clk_in divided by DIVISOR
  // For example: Fclk_in = 50Mhz, if you want to get 1Hz signal to
  \hookrightarrow blink LEDs
  // You will modify the DIVISOR parameter value to 28'd50.000.000
  // Then the frequency of the output clk_out = 50Mhz/50.000.000 = 1Hz
  always @(posedge clk_in) begin
    counter <= counter + 28'd1;</pre>
    if (counter >= (DIVISOR - 1)) counter <= 28'd0;</pre>
    clk_out <= (counter < DIVISOR / 2) ? 1'b1 : 1'b0;</pre>
  end
endmodule
```

#### APÊNDICE E - cpu6502.sv

```
module cpu6502 (
   input logic reset,
   input logic clk_in,
   output logic READ_write,
   input logic [7:0] data in,
   output logic [7:0] data_out,
   output logic [15:0] address out
);
 // -----
 // ----- CONTROL SIGNALS -----
 // -----
 logic ctrl_signals[control_signals::CtrlSignalEndMarker];
 control_signals::alu_op_t alu_op;
 logic [7:0] data_in_latch;
 assign READ write = ctrl signals[control signals::CtrlReadOWrite1];
 // -----
 // ----- Data and Address Buses -----
 // -----
 bus sources::data bus source t current data bus input;
 bus_sources::address_low_bus_source_t current_address_low_bus_input;
 bus sources::address high bus source t current address high bus input;
 logic [7:0] data_bus, address_low_bus, address_high_bus;
 logic [7:0] data bus inputs[bus sources::DataBusSrcEndMarker];
 logic [7:0]
  \  \, \rightarrow \  \, address\_low\_bus\_inputs[bus\_sources::AddressLowSrcEndMarker];
 logic [7:0]
  \  \, \rightarrow \  \, address\_high\_bus\_inputs[bus\_sources::AddressHighSrcEndMarker];
```

```
assign data bus = data bus inputs[current data bus input];
assign data out = data bus;
assign data bus inputs[bus sources::DataBusSrcDataIn] = data in;
assign data bus inputs[bus sources::DataBusSrcDataInLatch] =

    data_in_latch;

assign data_bus_inputs[bus_sources::DataBusSrcFF] = 8'hff;
assign data_bus_inputs[bus_sources::DataBusSrcZero] = 8'h00;
assign address_low_bus =

    address_low_bus_inputs[current_address_low_bus_input];

assign address high bus =

→ address_high_bus_inputs[current_address_high_bus_input];

assign address out = {
 address high bus inputs[current address high bus input],
 address_low_bus_inputs[current_address_low_bus_input]
};
assign address_high_bus_inputs[bus_sources::AddressHighSrcStackPointer]
\Rightarrow = 8'h01;
assign address low bus inputs[bus sources::AddressLowSrcZero] = 8'h00;
assign address_high_bus_inputs[bus_sources::AddressHighSrcZero] =
\rightarrow 8'h00;
assign data bus inputs[bus sources::DataBusSrcAddrLowBus] =
\hookrightarrow address low bus;
assign data bus inputs[bus sources::DataBusSrcAddrHighBus] =
\hookrightarrow address_high_bus;
assign address_low_bus_inputs[bus_sources::AddressLowSrcDataBus] =
   data_bus;
assign address_high_bus_inputs[bus_sources::AddressHighSrcDataBus] =
   data_bus;
// -----
// ----- Datapath Components -----
// -----
// GPR registers
register RegAccumulator (
```

```
.data in(data bus),
    .data_out(data_bus_inputs[bus_sources::DataBusSrcRegAccumulator]),
    .clk(clk in),
    .load(ctrl signals[control signals::CtrlLoadAccumutator]),
    .reset(reset),
    .inc(1'b0),
    .dec(1'b0)
);
register RegX (
    .data_in(data_bus),
    .data_out(data_bus_inputs[bus_sources::DataBusSrcRegX]),
    .clk(clk in),
    .load(ctrl_signals[control_signals::CtrlLoadX]),
    .reset(reset),
    .inc(1'b0),
    .dec(1'b0)
);
register RegY (
    .data_in(data_bus),
    .data_out(data_bus_inputs[bus_sources::DataBusSrcRegY]),
    .clk(clk_in),
    .load(ctrl_signals[control_signals::CtrlLoadY]),
    .reset(reset),
    .inc(1'b0),
    .dec(1'b0)
);
register AddressLowReg (
    .data_in(data_bus),
    \  \, \cdot \, \cdot \, \, .\, data\_out(address\_low\_bus\_inputs[bus\_sources::AddressLowSrcAddrLowReg])\,,
    .clk(clk_in),
    .load(ctrl_signals[control_signals::CtrlLoadAddrLow]),
    .reset(reset),
    .inc(1'b0),
    .dec(1'b0)
);
register AddressHighReg (
```

```
.data in(data bus),

→ .data out(address high bus inputs[bus sources::AddressHighSrcAddrHighReg]),

    .clk(clk in),
    .load(ctrl signals[control signals::CtrlLoadAddrHigh]),
    .inc(ctrl_signals[control_signals::CtrlIncAddressHighReg]),
    .dec(ctrl_signals[control_signals::CtrlDecAddressHighReg]),
    .reset(reset)
);
stack_pointer StackPointer (
    .data in(data bus),

→ .data out(address low bus inputs[bus sources::AddressLowSrcStackPointer]),

    .clk(clk in),
    .load(ctrl signals[control signals::CtrlLoadStackPointer]),
    .dec(ctrl signals[control signals::CtrlDecStackPointer]),
    .inc(ctrl_signals[control_signals::CtrlIncStackPointer]),
    .reset(reset)
);
// ALU + registers
logic [7:0] alu_input_a, alu_input_b;
logic alu_overflow, alu_zero, alu_negative, alu_carry;
register InputA (
    .data in(data bus),
    .data_out(alu_input_a),
    .clk(clk in),
    .load(ctrl_signals[control_signals::CtrlLoadInputA]),
    .reset(reset | ctrl_signals[control_signals::CtrlResetInputA]),
    .inc(1'b0),
    .dec(1'b0)
);
register InputB (
    .data_in(data_bus),
    .data out(alu input b),
    .clk(clk in),
    .load(ctrl_signals[control_signals::CtrlLoadInputB]),
    .reset(reset),
```

```
.inc(1'b0),
    .dec(1'b0)
);
logic status_flags[8];
logic flag_carry, flag_zero, flag_negative, flag_overflow;
alu alu (
    .carry_in(ctrl_signals[control_signals::CtrlAluCarryIn]),
    .input_a(alu_input_a),
    .input_b(alu_input_b),
    .invert b(ctrl signals[control signals::CtrlAluInvertB]),
    .operation(alu_op),
    .alu out(data bus inputs[bus sources::DataBusSrcRegAluResult]),
    .overflow out(alu overflow),
    .zero out(alu zero),
    .negative out(alu negative),
    .carry_out(alu_carry)
);
// Program Counter
logic [15:0] program_counter;
assign program_counter = {
  address_high_bus_inputs[bus_sources::AddressHighSrcPcHigh],
  address low bus inputs[bus sources::AddressLowSrcPcLow]
};
program_counter ProgramCounter (
    .PCL in(address low bus),
    .PCH_in(address_high_bus),
    .clk(clk_in),
    .inc_enable(ctrl_signals[control_signals::CtrlIncEnablePc]),
    .load(ctrl_signals[control_signals::CtrlLoadPc]),
    .reset(reset),
    .PCL_out(address_low_bus_inputs[bus_sources::AddressLowSrcPcLow]),
       .PCH_out(address_high_bus_inputs[bus_sources::AddressHighSrcPcHigh])
);
// Status Register
```

```
assign status flags[control signals::StatusFlagCarry] = flag carry;
assign status flags[control signals::StatusFlagZero] = flag zero;
assign status flags[control_signals::StatusFlagNegative] =
\hookrightarrow flag negative;
assign status_flags[control_signals::StatusFlagOverflow] =
status_register status_register (
   .data in
               (data bus),
   .update_zero
   → .update_negative(ctrl_signals[control_signals::CtrlUpdateFlagNegative]),
   .update carry
   .update overflow(ctrl signals[control signals::CtrlUpdateFlagOverflow]),
   .set_carry
               (ctrl_signals[control_signals::CtrlSetFlagCarry]),
   .set_overflow
   .clear_carry
   .clear overflow
   .clk
               (clk in),
               (reset),
   .reset
               (alu carry),
   .carry_in
               (alu overflow),
   .overflow in
               (flag_carry),
   .flag_carry
               (flag_zero),
   .flag_zero
   .flag_negative (flag_negative),
   .flag_overflow (flag_overflow)
);
// Instruction Register
instruction set::opcode t instruction register;
register InstructionRegister (
   .data in(data bus),
```

```
// Expliciting telling to pass every bit to cast the enum reg into
     \hookrightarrow a reg
     .data out(instruction register[7:0]),
     .clk(clk in),
     .load(ctrl_signals[control_signals::CtrlLoadInstReg]),
     .reset(reset),
     .inc(1'b0),
     .dec(1'b0)
 );
 control_unit control_unit (
                                   (status flags),
     .status_flags
                                   (alu_carry),
     .alu_carry
                                   (data in latch),
     .data in latch
     .current_opcode
                                   (instruction_register),
                                   (ctrl_signals),
     .ctrl_signals
     .alu_op
                                   (alu op),
     .current_data_bus_input
                                   (current_data_bus_input),
     .current_address_low_bus_input (current_address_low_bus_input),
     .current_address_high_bus_input(current_address_high_bus_input),
     .clk
                                   (clk_in),
                                   (reset)
     .reset
 );
 // -----
 // ----- CONTROL LOGIC -----
 always_ff @(posedge clk_in) begin
   data_in_latch <= data_in;</pre>
 end
endmodule
```

## APÊNDICE F – interface\_adapter.sv

```
typedef enum logic [3:0] {
  ORB_IRB,
  ORA_IRA,
  DDRB,
  DDRA,
  {\tt CtrlRegisterEndMarker}
} ctrl_register;
module interface_adapter (
    input logic [7:0] port_a_in,
    output logic [7:0] port_a_out,
    input logic [7:0] port_b_in,
    output logic [7:0] port_b_out,
    input logic [7:0] data_in,
    output logic [7:0] data_out,
    input logic [3:0] register_select,
    input logic chip_en,
    input logic clk,
    input logic reset
    // input logic readb write
);
  typedef enum logic [3:0] {
    IDLE,
    READ_PORT_A,
    READ_PORT_B,
    WRITE_PORT_A,
    WRITE_PORT_B
  } ctrl_state;
```

```
logic [7:0] ctrl_registers[CtrlRegisterEndMarker];
logic [7:0] port_a, port_b;
assign port_a_out = port_a;
assign port_b_out = port_b;
ctrl_state current_state, next_state;
always_ff @(posedge clk) begin
  if (reset) begin
    ctrl registers <= '{default: '0};</pre>
    port_a <= 8'h0;
    port b <= 8'h0;
  end else
  if (!chip_en) begin
  end else begin
    case (register_select)
      DDRA: ctrl_registers[DDRA] <= data_in;</pre>
      DDRB: ctrl_registers[DDRB] <= data_in;</pre>
      ORA_IRA: begin
        for (int i = 0; i < 8; i++) begin</pre>
          if (ctrl_registers[DDRA][i]) begin
            port_a[i] <= data_in[i];</pre>
          end else begin
             data_out[i] <= port_a_in[i];</pre>
            port_a[i] <= port_a_in[i];</pre>
          end
        end
      end
      ORB_IRB: begin
        for (int i = 0; i < 8; i++) begin
          if (ctrl_registers[DDRB][i]) begin
             port_b[i] <= data_in[i];</pre>
          end else begin
             data out[i] <= port b in[i];</pre>
            port_b[i] <= port_b_in[i];</pre>
          end
```

```
end
end
endcase
end
end
```

 ${\tt end module}$ 

### APÊNDICE G – program\_counter.sv

```
module program_counter (
    input wire [7:0] PCL_in,
    input wire [7:0] PCH_in,
    input wire clk,
    input wire inc_enable,
    input wire load,
    input wire reset,
    output wire [7:0] PCL_out,
    output wire [7:0] PCH_out
);
  reg [15:0] current_pc;
  assign PCL_out = current_pc[7:0];
  assign PCH_out = current_pc[15:8];
  always @(posedge clk) begin
    if (reset) begin
      current_pc <= 16'h8000;</pre>
    end else if (load) begin
      current_pc <= {PCH_in, PCL_in};</pre>
    end else begin
      if (inc_enable) begin
        current_pc <= current_pc + 1'b1;</pre>
      end else begin
        current_pc <= current_pc;</pre>
      end
    end
  end
endmodule
```

## APÊNDICE H – register.sv

```
module register (
    input logic [7:0] data_in,
    output logic [7:0] data_out,
    input logic clk,
    input logic load,
    input logic reset,
);
  reg [7:0] current_value;
  always @(posedge clk) begin
    if (reset) begin
      current_value <= 8'b0;</pre>
    end else if (load) begin
      current_value <= data_in;</pre>
    end else if (inc) begin
      current_value <= current_value + 1;</pre>
    end else if (dec) begin
      current_value <= current_value - 1;</pre>
    end else begin
      current_value <= current_value;</pre>
    end
  end
  assign data_out = current_value;
endmodule
```

#### APÊNDICE I - rom.sv

```
module rom #(
    parameter init_file = "synthesis/rom_init.mif",
    depth = 15
) (
    input clk,
    input logic [14:0] address,
    output logic [7:0] data_out
);
  // (* ram_init_file = init_file *) logic [7:0] ram[2**depth];
  logic [7:0] rom[2**depth];
  initial begin
    $readmemh(init_file, rom);
  end
  // assign data_out = rom[address];
  always_ff @(posedge clk) begin
    data_out <= rom[address];</pre>
  end
endmodule
```

### APÊNDICE J – stack\_pointer.sv

```
module stack_pointer (
    input logic [7:0] data_in,
    output logic [7:0] data_out,
    input logic clk,
    input logic reset,
    input logic inc,
    input logic dec,
    input logic load
);
  always_ff @(posedge clk) begin
    if (reset) begin
      data_out <= 8'hff;</pre>
    end else if (load) begin
      data_out <= data_in;</pre>
    end else if (inc) begin
      data_out <= data_out + 1;</pre>
    end else if (dec) begin
      data_out <= data_out - 1;</pre>
    end else begin
      data_out <= data_out;</pre>
    end
  end
```

endmodule

# APÊNDICE K – status\_register.sv

```
module status_register (
    input logic [7:0] data_in,
    input wire update_carry,
    input wire update zero,
    input wire update_negative,
    input wire update_overflow,
    input wire set_carry,
    input wire clear_carry,
    input wire set_overflow,
    input wire clear_overflow,
    input wire clk,
    input wire reset,
    input wire carry_in,
    input wire overflow_in,
    output logic flag_carry,
    output logic flag_zero,
    output logic flag_negative,
    output logic flag_overflow
);
  always_ff @(posedge clk) begin
    if (reset) begin
      flag_carry <= 0;</pre>
      flag_zero <= 0;</pre>
      flag negative <= 0;</pre>
      flag_overflow <= 0;</pre>
    end else begin
      if (set_carry) begin
        flag_carry <= 1;</pre>
      end else if (clear_carry) begin
```

```
flag carry <= 0;</pre>
    end else if (update_carry) begin
      flag_carry <= carry_in;</pre>
    end else begin
      flag_carry <= flag_carry;</pre>
    end
    if (set_overflow) begin
      flag_overflow <= 1;</pre>
    end else if (clear_overflow) begin
      flag_overflow <= 0;</pre>
    end else if (update_overflow) begin
      flag_overflow <= overflow_in;</pre>
    end else begin
      flag overflow <= flag overflow;</pre>
    end
    flag_zero <= update_zero ? ~|data_in : flag_zero;</pre>
    flag_negative <= update_negative ? data_in[7] : flag_negative;</pre>
  end
end
```

endmodule

#### ANEXO A – Template para testbenches

```
`timescale 1ns / 1ps

module processador_test ();
  logic clk = 1;
  always #10 clk = ~clk;

  // signals and modules declaration here

  // unit under test
  uut_module uut()

initial begin
  // write the simulation stimulus here

  // use this snippet to wait for 1 (or more) clk cycles
  repeat (1) @(posedge clk);

  $stop;
  end
endmodule
```