
## Práctica 2

Máquinas de estados finitas


### Práctica 2.a

 Diseñar un contador módulo 4 con señal de cuenta (CU) a partir del contador contmod4.vhd dado



# Práctica 2.b (I)

- Diseño de una máquina de estados finita (FSM)
- Diseñar el sistema de control de una muñeca interactiva



## Práctica 2.b (I)


- El sistema tiene 2 entradas y 2 salidas
- La entrada R valdrá 1 cuando haya ruido
- La entrada C valdrá 1 cuando haya un chupete en la boca de la muñeca
- La salida G habilita un generador de sonidos
  - Si la muñeca hace ruido (habla o llora), G=1
- La salida L es igual a 1 cuando la muñeca llora y es igual a 0 cuando habla.

## Práctica 2.b (III)

- Una vez encendida, la muñeca estará "tranquila".
  - Ni habla, ni llora.
- Si está "tranquila"
  - Si se hace ruido, la muñeca "habla".
  - Si se le pone el chupete pasará a estar "dormida".
- Si "habla" y se le pone el chupete pasa a "dormida"
- Si está "dormida" no hace nada y permanecerá así hasta que se escuche un ruido.
  - En ese caso pasará al estado "asustada".
- En el estado "asustada" la muñeca llorará
  - Cuando el ruido desaparezca pasará a estar "dormida" o "tranquila" en función de si tiene o no el chupete puesto.

## Diagrama de estados


 Para otros valores de C y R no especificados en el diagrama el sistema permanecerá en el mismo estado en el que se encuentre



# Práctica 2.b (III)

- Diseñar el sistema como una FSM tipo Moore
- Generar el fichero de test para simulación
- Simular y comprobar su correcto funcionamiento
- Implementar sobre la FPGA

 Para conocer si nuestro diseño funciona correctamente tendremos que introducir unos estímulos a las entradas y comprobar que las salidas obtenidas son las esperadas



Diseño a verificar

```
entity test-bench
end test-bench;
...
```


reproduce los estímulos

Test-bench que


```
entity F is
     port (A, ...)
end F;
...
```

Salida gráfica de simulación ofrecida por la herramienta


Marcando la opción de Simulación, añadir New Source



Se abrirá la herramienta New Source Wizard



Para finalizar



La herramienta nos proporciona un fichero
 VHDL con la siguiente estructura básica

```
entity test-bench end test-bench;

architecture behaviour of test_bench component F is port (A, B: in bit; Y out bit); component F; signal A, B, Y: bit; begin ii) Se crea una entidad de simulación sin puertos de entrada ni de salida


ii) Se añade como component la entity del diseño a verificar
```

 Se distinguirán dos process: uno para definir los estímulos y otro para la señal de reloj

```
iv) Se instancia el component
begin
                                         igualando las señales internas a las
          uut: F port map(
                    A \Rightarrow A
                                                      entradas
                    B \Rightarrow B
                    Y \Rightarrow Y);
                                         v) Se crea el process de simulación.
                                            NO tiene lista de sensibilidad
          tb: process
          begin
                                        vi) Se definen los valores iniciales de las
                    A<='0';
                                                         entradas
                    B<='0';
                    wait for 100 ns;
                    B<= '1';
                                                                       vi) Se definen los
                    wait for 100 ns; -- instante 200 ns
                                                                    valores de las entradas
                    A<='1';
                                                                       en los siguientes
                    wait for 100 ns; -- instante 300 ns
                                                                     instantes de tiempo
                    wait; -- espera para siempre
          end process tb;
 end:
```

Process para la señal de reloj (clk)

 Como este process no acaba con un wait (sin for), se repetirá indefinidamente



```
tb : process
         begin
                  A<='0';
                  B<='0';
                  wait for 100 ns;
                  B<= '1';
                  wait for 100 ns; -- instante 200 ns
                  A<='1';
                  wait for 200 ns; -- instante 400 ns
                  A<='0';
                  B<='0';
                  wait for 100 ns; -- instante 500 ns
                  A<='1';
                  wait for 200 ns; -- instante 700 ns
                  B<='1';
                  wait for 100 ns; -- instante 800 ns
                  wait;
         end process tb;
```

# Calificación (I)

- El estudiante posee el enunciado de la práctica con al menos 1 semana de antelación. Debe acudir al laboratorio con la práctica estudiada desde casa
- El estudiante debe enseñar al profesor del laboratorio cada una de las partes funcionando sobre la FPGA
- El estudiante debe responder a una serie de preguntas tipo test sobre las partes de la práctica en Moodle
  - Para los apartados 1.a y 1.b el estudiante cargará un fichero de simulación (ver simulación para calificación) y responderá a las preguntas de Moodle sobre ese apartado
- La práctica 2 presenta una parte avanzada
- La práctica 2 no se recupera

# Calificación (II)

- Básico 2.a y 2.b funcionando sobre FPGA
- Calificación sobre 10
  - -2.a + 2.b funcionando sobre FPGA = 3 ptos.
  - Test 2.a y 2.b = 3 ptos.
  - P2 avanzada funcionando sobre FPGA = 4 ptos.
- El 10 equivale a los 0.5 puntos asociados a esta práctica

# Calificación (III)

- Simulación para calificación:
  - En la sesión de laboratorio el alumno dispondrá de dos ficheros VHDL
    - simu\_2a.vhd
    - simu\_2b.vhd
  - Añadir los ficheros de simulación
    - Add Source
  - Simular y contestar a las preguntas