填空 44

状态机分类和特点

不可综合的有哪些

verilog 事件驱动 四种循环

task 的特点

综合的含义

RTL 全称 RTL 特点 RTL 中分为()和()

编码方式有什么

MASTER SLAVE ARBITER 通过什么机制交互

判断延时类型,我猜是上升沿下降沿三态的最大最小典型延时吧。。但是完全对 不上顺序,只有复习课提了一嘴的印象

跨时钟域传输会导致什么,两种跨时钟域传输的基本方法

采样窗口包括()和()

PVT 的含义(时序里的,完全没印象)

简答 5*5

触发器和锁存器的区别,产生锁存器的例子,锁存器的坏处

阻塞赋值和非阻塞赋值

HDL设计的经典流程,可能出现时序错误的步骤,出现时序错误下一步怎么做分析能否满足时序要求(建立时间保持时间那些)

波形图

编程 5*3

组合逻辑实现四选一 MUX,要求 parameter 设计可改变位宽写 function 格雷码转比特码 有使能信号

实现 crc 校验的 5 个 D 触发器

设计 8*2

数字序列检测,类似实验(甚至要写 testbench)

slave 老长一个题干,没来得及仔细看,大概就是握手,然后数据写入 ram, ram 已经有现成的模块了,例化一下就行了