2013-2014 春学期 HDL 部分试题回忆

BY YOB

一、填空:

Mealy 和 Moore 状态机的区别

Verilog 中的循环语句有哪几个?(给出了两个让再写两个)

作用域的考察(指出相应语句能否实现)

二、简答:

task 和 function 的区别(至少三条)

FlipFlop 和 Latch 的区别,分别写出例化代码

阻塞式赋值与非阻塞式赋值区别, 写出两段赋值语句不同的结果

三、 代码编写:

- 1.8分频(不写测试和激励代码)
- 2. 写全加器,并利用它写 256 位加法器(fulladder.v 和 adder.v)(无需写出测试和激励代码
- 3. 实验六, 改为用 Moore 状态机检测序列中的 1010(需要画出状态机,编写程序代码,测试及激励代码)

VerilogHDL 硬件描述语言复习

一、

1. Verilog HDL 是在哪一年首次被 IEEE 标准化的?

答: Verilog HDL 是在 1995 年首次被 IEEE 标准化的。

2. Verilog HDL 支持哪三种基本描述方式?

答: Verilog HDL 可采用三种不同方式或混合方式对设计建模。这些方式包括: 行为描述方式一使用过程化结

构建模;数据流方式—使用连续赋值语句方式建模;结构化方式—使 用门和模块实例语句描述建模

3. Verilog HDL 是由哪个公司最先开发的?

答: Verilog HDL 是由 Gateway Design Automation 公司最先开发的

4. Verilog HDL 中的两类主要数据类型什么?

答:线网数据类型和寄存器数据类型。线网类型表示构件间的物理连线,而寄存器类型表示抽象的数据存储元件。

5. U D P 代表什么?

答: UDP 代表用户定义原语

6. 写出两个开关级基本门的名称。

答: pmos nmos

7. 写出两个基本逻辑门的名称。

答: and or

8. 在数据流描述方式中使用什么语句描述一个设计?

答:设计的数据流行为使用连续赋值语句进行描述

9. 采用结构描述方式描述 1 位全加器。

答:

```
module full_add(a, b, cin, s, co);
   input a, b, cin;
   output s, co;
   wire S1, T1, T2, T3;
 xor
   X1(S1, a, b),
   X2(s, S1, cin);
 and
   A1 (T3, a, b),
   A2(T2, b, cin),
   A3(T1, a, cin);
 or
   01 (co, T1, T2, T3);
  endmodule
10. initial语句与 always 语句的关键区别是什么?
    答:
         1) initial 语句:此语句只执行一次。
     2) always 语句: 此语句总是循环执行, 或者说此语句重复执行。
```

11. 采用数据流方式描述 2-4 译码器。

答:

'timescale 1ns/ns

module Decoder2×4(A,B,EN,Z);

input A,B,EN;

output [0:3]Z;

wire abar,Bbar;

assign #1 Abar=~A;

assign #1 Bbar=~B;

assign #2 Z[0]=~(Abar&Bbar&EN);

assign #2 $Z[1]=\sim(Abar\&B\&EN);$

assign #2 $Z[2]=\sim(A\&Bbar\&EN)$;

assign #2 $Z[3]=\sim(A\&B\&EN);$

endmodule

12. 找出下面连续赋值语句的错误。

assign Reset=#2 Sel^WriteBus;

答: 不符合连续赋值语句的语法,应该为:assign #2 Reset = ^ WriteBus;

二、

1. 下列标识符哪些合法, 哪些非法?

C O u n T, 1_2 M a n y, * 1, R e a l?, * 1, wait, Initial

答: COunT 合法, 1_2 Many 非法, **1, Real?非法, \wait 合法, Initial 合法

2. 在 Verilog HDL 中是否有布尔类型?

答:没有

3. 如果线网类型变量说明后未赋值, 其缺省值为多少?

答: z

4. Verilog HDL 允许没有显式说明的线网类型。如果是这样,怎样决定线网类型?

答:在 Verilog HDL 中,有可能不必声明某种线网类型。在这样的情况下,缺省线网类型为 1 位 线网。

5. 下面的说明错在哪里?

integer [0:3] Ripple;

答: 应该是 integer Ripple [0:3]

6. Verilog HDL 有哪几大类数据类型?

答: verilog hdl 有两大类数据类型:线网类型和寄存器类型。

7. Verilog HDL 有哪几种寄存器类型?

答:有五种不同的寄存器类型: reg、integer、time、real、realtime。

三、

1. 假定长度为 6 4 个字的存储器,每个字 8 位,编写 Verilog 代码,按逆序交换存储器的内容。即

将第0个字与第63个字交换,第1个字与第62个字交换,依此类推。

答:

reg [7:0] mem [63:0];

integer i = 0;

```
reg [7:0] temp;
while(i < 32)
begin
temp = mem[i];
mem[i] = mem[63 - i];
mem[63 - i] = temp;
i = i + 1;
end</pre>
```

2. 假定 3 2 位总线 A d d re s s _ B u s, 编写一个表达式, 计算从第 11 位到 第 2 0 位的归约与非。

答: ~& addressBus[20:11]

3. 假定一条总线 Control_Bus[15:0],编写赋值语句将总线分为两条总线: Abus[0:9]和Bbus[6:1]。

```
答: Abus = ControlBus[9:0];

Bbus = ControlBus[15:10];
```

4. 编写一个表达式,执行算术移位,将 Qparity 中包含的 8 位有符号数算术移位。

答: {Qparity[7-i:0], Qparity[7:8-i]}//左移, i 表示移的位数 {Qparity[i-1:0], Qparity[7: i]}//右移, i 表示移的位数

5. 使用条件操作符,编写赋值语句选择 NextState 的值。如果 Current State 的值为 RESET,那么 NextState 的值为 GO;如果 Current State 的值为 GO,则 NextState 的值为 BUSY;如果 Current State 的值为 BUSY;则 NextState 的值为 RESET。

答: NextState = (CurrentState == RESET) ? Go : (CurrentState == Go ? BUSY : RESET)

6. 如何从标量变量 A, B, C 和 D 中产生总线 B u s Q[0:3]? 如何从两条总线 B u s A [0:3]和 B u s Y

[20:15]形成新的总线 Bus R [10:1]?

答: BusQ[3:0] = {D, C, B, A}

 $BusR[10:1] = \{BusY[20:15], BusA[3:0]\}$

四、

- 1、Verilig HDL 提供的内置基本门分为哪几类?
- 1) 多输入门、2) 多输出门、3) 三态门
- 2、多输入门与多输出门的区别在哪里?

答: 多输入门: and nand nor or xor xnor 这些逻辑门只有单个输出, 1个或多个输入 第一个端口是输出,其它端口是输入。

多输出门有:buf, not 这些门都只有单个输入,一个或多个输出 最后的端口是输入端口,其余的所有端口为输出端口。

- 3、Verilog HDL 内置的 mos 开关门有哪些? 答: cmos, nmos, pmos, rcmos, rnmos, rpmos
- 4、门时延值的组成有哪几个值?

答: 1) 上升时延

- 2) 下降时延
- 3) 关断时延
- 5. Verilig HDL 提供的内置基本门分为哪几类?
- 答: 1) 多输入门 2) 多输出门 3) 三态门 4) 上拉、下拉电阻 5) MOS 开关 6) 双向开关
- **6.**假定一条总线 Control_Bus[7:0],编写赋值语句将总线分为两条总线: **Abus [0:2]和 Bbus[4:1]**。
 - 答: Abus=ControlBus[2:0];

Bbus=ControlBus[15:12];

- 7. 编写一个表达式,执行算术移位,将 Qparity 中包含的 8 位有符号数算术左移 3 位。
 - 答: {Qparity[4:0], Qparity[7:5]}
- 8.要求采用数据流方式设计一个半加器,写出完整的 Verilig HDL 设计模块。

答:

module half_add(Sum, Cout,A, B);

input A, B;

output Sum, Cout;

assign Sum=A^B;

assign Cout=A&B;

endmodule

五、

1、操作符有 按操作数个数分为 3 种类型,其中三目操作符有 2 2
个操作符和3个操作数。
2、关键字全是 <u>小</u> 写,标识符的首字符必须是 <u>字母</u> 或 <u>下划</u>
<u>线</u> 。
3、数字 A=5'b011?的?表示 <u>z</u> 。设 B=5'b101x1,C=5'b01x11,则操作
运算 F=B+C 的结果 F= <u>5'bxxxxx</u> 。
4、VerilogHDL 中保存字符串"Hello"需要 <u>5</u> 位。
5、声明 reg [7:0]data[4:0]表示_5_个_8_位的存储单元。
6, module test(q,clk,crt);
output q;
<u>reg</u> q;
Input clk,crt;
always @(posedge clk)
begin
if(crt==1)
q=~q;
end
endmodule
7、数据流建模的主要语法结构是 <u>assign</u> LHS_target =_
RHS_expression;
8、线网赋值延迟可以通过
<u>值</u> 延迟和 <u>线网声明</u> 延迟三种方法来实现。

9、模型引用时,要	指定实例名,	但硬件	和	用户定义	
原语例外。					
10 活力 • 1//2	245(5)	· · · · · · · · · · · · · · · · · · ·	사 # 표(/ 사	ピンエンロ 日	
10、语句 assign #(2	· -	t(out,clk,in)中	的典型大學	<u> </u>	
4,最大关断延时是	<u> </u>				
11、VerilogHDL 语	言可以从四个	不同的抽象层	次描述电	路,这四层是	
<u>开关级</u> 、 <u>门级</u> 、	寄存器传	<u>送级</u> _、	算法级	<u> </u>	
12	计画流点 目	中番与尼注	4 π	田山台公园	
12、 <mark>结构化建模的:</mark>	土安石円疋	<u>內重门尿症</u>	^H	<u>用厂足义尿</u>	
<u>语</u> 。					
六、					
1. 门级建模的类型	右。				
1. 门级建保的天主	. H •				
(A) or 和 AND	(B)	OR 和 and			
(C) and 和 or (D) A、B、C 都正确					
(C)					
2. VerilogHDL 使月	目的是逻辑是:				
(A) 二值逻辑		(B) 四值逻	型辑		
(C) 三值逻辑	(D) <i>J</i>	(种强度		(B)	
9 不艮工安方思米	· 形 64 目				
3. 不属于寄存器类	望的定:				
(A) integer	(B)1	reg			
(C)wand	(D)tii	me			
(C)					
4. VerilogHDL 语言	言中,标识符的	7作用范围是:			
(A) 本模块	(B) 外	部模块			

(C) 所有模块

(D) 全局模块

(A)

5. 具有多个输出端口的门是:

(A) and

(B) or

(C) nor

(D) not

(**D**)

七、

- 1、语句内部时延与语句前时延效果是否一样? 答:不一样
- 2、当时延表达式为负数时,时延值是如何处理得到? 答:取绝对值
 - 3、VeriligHDL 有几种循环语句?分别采用关键字是什么?

答: 总共有四种循环语句,分别采用 forever、repeat、while、for。

八、

1. VerilogHDL 语言和 C 语言的结构化语句有何不同?

答:1.Verilog HDL 是在 C 语言的基础上发展起来的,保留了 C 语言的结构特点。2.C 语言由函数组成,Verilog 由模块(module)组成3.C 语言通过函数名及其端口变量实现调用,Verilog 也通过模块名和端口变量实现调用4.C 语言有主函数 main(),Verilog 的个 module 均等价,但必有一个项层模块,包含芯片系统与外界的所有 I/O 信号5.C 语言是顺序执行,而 Verilog 的所有module 均并发执行6.C 语言与 Verilog 语法相似。

2、VerilogHDL语言的操作符类型有哪些?其数据流建模采用什么来描述设计吗?

答: 算术、逻辑、关系、等价、按位、缩减、移位、拼接、条件 数据流建模采用算术与逻辑来描述设计

- 3、VerilogHDL 语言的优点是什么?
- 答: Verilog HDL 语言的优势:由于它在其门级描述的底层,也就是晶体管开关的描述方面比 VHDL 等各种其它的 HDL 语言有更强的功能。所以在复杂数字逻辑电路和系统的设计仿真时更有优势;描述的设计思想、电路结构和逻辑关系清晰明了,并且设计语言简练、易学易用;其模块化分层结构在大规模设计时更能体现出优势。因此可以看出,Verilog HDL 语言在 EDA 设计中相对与其他的各种硬件描述语言更有优势。
 - 4、下列例子中, b,c,d 的最终值分别是什么?

```
initial

begin

b=1' b1;c=1' b0;

#10 b=1' b0;

end

initial
```

begin

end

 $d=#25\{b | c\};$

答:b=1'b0、c=1'b0、d=1'b0—1'b1

5. 一位全减器模块 wsub 具有三个一位输入: x,y 和 z(前面的借位),两个一位的输出 D(差)和 B(借位)。计算 D和 B的逻辑等式如下所示:

$$D = x.y.z + x.y.z + x.y.z + x.y.z$$

$$B = x.y + x.z + y.z$$

写出 VerilogHDL 数据流描述的该全减器 wsub。

答: module wsub (D, B, x, y, x)

output D, B;

assign D=~x*~y*~z+~x*y*~z+x*~y*~Z+x*y*z;

assign B=x*y+x*z+y*z;

endmodule

- 1、说明 Verilog HDL 程序执行顺序特点。举例说明 Verilog HDL 语言并行、串行执行特征。(20 分)
- 2、使用 Verilog HDL 语言编写一个占空比 60%(高电平占 60%), 频率为 200Mhz 的时钟源模块。(15分)
- 3、使用 Verilog HDL 语言编写带异步复位(reset 低),同步时钟始能(clockEnable)的 D 触发器。(20分)
 - 4、使用 Verilog function 编写组合逻辑模块:out=(aANDb)OR(bXORc)。(15 分)
 - 5、使用 Verilog FSM 描述法设计一个六进制同步计数器。(30 分)