Exercice 1

Il est demandé dans cet exercice de prise en main du logiciel ISE Design Suite de programmer un composant de type FPGA en lui affectant une <u>fonction ET à deux entrées</u>. Voici le <u>code VHDL</u>:

```
entity exol is

PORT (SW_0, SW_1 : IN BIT ;

LED_0 : OUT BIT) ;

end exol;

architecture Behavioral of exol is

begin

LED_0 <= SW_0 AND SW_1 ;

end Behavioral;

Entité


Déclaration des entrées

Déclaration de la sortie

Architecture

On utilise directement le AND défini dans le VHDL.
```

<u>Fonctionnement après programmation de la carte FGPA</u>: en changeant les valeurs des entrées SW_0 et SW_1, la diode correspondant à LED_0 s'allume bien quand la sortie du ET est 1. La figure suivante est une représentation schématique du comportement de la carte ainsi programmée (jointe en annexe et2.jpg):



Remarques diverses sur l'utilisation de ISE Design Suite :

- Simulation: après avoir écrit le code, on peut le tester en syntaxe et en fonctionnement. Cela évite de générer le fichier à charger sur la carte FGPA si le code n'a pas le fonctionnement attendu. En revanche, ce fichier n'est dans tous les cas pas généré si la syntaxe est incorrecte. (De même la simulation ne marchera pas.)
- Charger le fichier : cela se fait au moyen de l'utilitaire TeraForm. Il permet de charger sur la carte FGPA le code VHDL. C'est pourquoi le nom des signaux du code doit correspondre aux noms des signaux de la carte.

Exercice 2

Cet exercice demandait de modéliser un additionneur 2 bits.


<u>Résultats attendus</u> (a et b entrées, s en sortie) : s prend la valeur de la somme a+b. Si a+b est strictement supérieur à 3, il y a débordement.

Le choix a été fait d'utiliser un <u>VHDL comportemental</u>, en travaillant directement sur la valeur. Voici <u>le code</u> :

```
entity exo2 is
                                               <u>Entité</u>
PORT( SW 10, SW 32 : IN INTEGER RANGE 0 TO 3;
                                               SW 10, SW 32 et LED 10
                                               sont des
                                                          vecteurs
      LED 10: OUT INTEGER RANGE 0 TO 3);
                                               bits. On les déclare en
                                                      qu'entiers
                                               tant
end exo2;
                                               utiliser directement les
                                               fonctions
                                                           arithmétiques
                                               du VHDL.
architecture Behavioral of exo2 is
                                               Architecture
begin
LED 10 <= SW 10 + SW 32;
                                                               de
                                               Utilisation
                                                                      la
                                               fonction +.
end Behavioral;
```

<u>Fonctionnement après programmation de la carte FGPA</u>: On retrouve bien les résultats attendus. Par exemple, SW_10=01 et SW_32=10 faisait s'allumer les deux diodes de LED_10, et SW_10=11 et SW_32=01 n'allumait aucune diode (débordement, LED_10=(4)₁₀=100, le 1 du 3° bit tombe).

En page suivante une figure représente le fonctionnement de la carte ainsi programmée (jointe en annexe add2.jpg). Seuls les cas où la sortie ne déborde pas ont été représentés.



Exercice 3

On peut considérer cet exercice comme un prolongement du précédant : il faut ici que sélectionner l'opération que l'on veut effectuer parmi <u>l'addition</u>, <u>la multiplication</u> <u>et la soustraction</u>. On se sert pour cela des bits <u>SW 4 et SW 5. Choix fait</u> :

SW_4	SW_5	Opération
0	0	Addition
1	0	Soustraction
0	1	Multiplication

Voici le code VHDL correspondant :

```
entity exo3 is
                                               Entité
PORT( SW 10, SW 32 : IN INTEGER RANGE 0 TO 3;
      SW 5, SW 4 : IN BIT;
      LED 10 : OUT INTEGER RANGE 0 TO 3);
end exo3;
architecture Behavioral of exo3 is
                                               Architecture
begin
                                               Affectation
LED 10 <=
                                               conditionnelle.
           SW_10 + SW 32
                          WHEN ((SW 5 = '0')
                                               Condition 1 : on fait
AND (SW 4 = '0')) ELSE
                                               l'addition.
          SW 10 - SW 32
                          WHEN ((SW 5 = '0')
                                               Condition 2 : on fait
AND (SW 4 = '1')) ELSE
                                               la soustraction.
          SW 10 * SW 32
                          WHEN ((SW 5 = '1')
                                               Condition 3 : on fait
AND (SW_4 = '0'));
                                               la multiplication.
end Behavioral;
```

<u>Fonctionnement après programmation de la carte FGPA</u>: La génération du fichier à charger sur la carte FPGA n'a pas fonctionné. Une <u>erreur de License</u> est apparue. Néanmoins, lors de la simulation, tout fonctionnait correctement. Il n'a juste pas été possible de le vérifier sur la carte FPGA.