

Exercise 1

<pre>entity ex01 is</pre> <div style="margin-left: 80px;"> <pre>PORT (SW_0, SW_1 : IN BIT ;</pre> <pre>LED_0 : OUT BIT) ;</pre> </div> <pre>end ex01;</pre> <pre>architecture Behavioral of ex01 is</pre> <pre>begin</pre> <pre>LED_0 <= SW_0 AND SW_1 ;</pre> <pre>end Behavioral;</pre>	<p><u>Entité</u></p> <p>Déclaration des entrées</p> <p>Déclaration de la sortie</p> <p><u>Architecture</u></p> <p>On utilise directement le AND défini dans le VHDL.</p>
--	---

The image displays three identical circuit board layouts arranged vertically. Each layout features a central horizontal strip of components labeled D0 through D9, where D4 is highlighted in blue. To the right of this strip are two vertical columns of components labeled J1, J3, J2, J1 and DL-3, DL-2, DL-1, DL-0. Below the main component strip are various passive components represented by rectangles and circles, some labeled with values like 10K, 100, 1000, and 10000. On the left side of each board, there is a large rectangular area labeled 'G' and a circular feature. The bottom right corner of each board includes the 'utopia' logo. The boards are white with black text and blue highlights.

Compte-rendu TP01 MI01

Remarques diverses sur l'utilisation de ISE Design Suite :

- Simulation : après avoir écrit le code, on peut le tester en syntaxe et en fonctionnement. Cela évite de générer le fichier à charger sur la carte FGPA si le code n'a pas le fonctionnement attendu. En revanche, ce fichier n'est dans tous les cas pas généré si la syntaxe est incorrecte. (De même la simulation ne marchera pas.)
- Charger le fichier : cela se fait au moyen de l'utilitaire TeraForm. Il permet de charger sur la carte FGPA le code VHDL. C'est pourquoi le nom des signaux du code doit correspondre aux noms des signaux de la carte.

Compte-rendu TP01 MI01

Exercice 2

Cet exercice demandait de modéliser un additionneur 2 bits.

Résultats attendus (a et b entrées, s en sortie) : s prend la valeur de la somme a+b. Si a+b est strictement supérieur à 3, il y a débordement.


Le choix a été fait d'utiliser un VHDL comportemental, en travaillant directement sur la valeur. Voici le code :

<pre>entity exo2 is PORT(SW_10, SW_32 : IN INTEGER RANGE 0 TO 3; LED_10 : OUT INTEGER RANGE 0 TO 3); end exo2; architecture Behavioral of exo2 is begin LED_10 <= SW_10 + SW_32; end Behavioral;</pre>	<p><u>Entité</u></p> <p>SW_10, SW_32 et LED_10 sont des vecteurs de bits. On les déclare en tant qu'entiers pour utiliser directement les fonctions arithmétiques du VHDL.</p> <p><u>Architecture</u></p> <p>Utilisation de la fonction +.</p>
---	--

Fonctionnement après programmation de la carte FGPA : On retrouve bien les résultats attendus. Par exemple, SW_10=01 et SW_32=10 faisait s'allumer les deux diodes de LED_10, et SW_10=11 et SW_32=01 n'allumait aucune diode (débordement, $LED_10=(4)_{10}=100$, le 1 du 3^e bit tombe).

En page suivante une figure représente le fonctionnement de la carte ainsi programmée (jointe en annexe add2.jpg). Seuls les cas où la sortie ne déborde pas ont été représentés.

Compte-rendu TP01 MI01



Exercice 3

SW_4	SW_5	Opération
0	0	Addition
1	0	Soustraction
0	1	Multiplication

[illegible]

5