NF 02 2009 / 2010

Catherine Marque

SUJETS DE TD

Université de Technologie de Compiègne

TD NF02

TD N° 1 – Circuits combinatoires	1
TD N° 2 – Circuits logiques	2
TD N° 3 - Bascules	4
TD N° 4 - Compteurs	6
TD N° 5 - Fonctionnement du HCS12	9
TD N° 6 – Association de boîtiers et décodage d'adresse avec HCS12	12
TD N° 6 bis – Association de boîtiers et décodage d'adresse avec HCS12	14
TD N° 7 - Programmation simple	15
TD N° 8 - Programmes	17
TD N° 9 – Sous-programmes	19
TD N° 10 – Interruption	20
TD N° 11 et 12 – Entrées-sorties	21

TD N° 1 – Circuits combinatoires

I- Etude d'un additionneur

I-a) Le demi-additionneur (pas de Carry entrante)

Définition des variables

Table de vérité

Simplification

Schéma logique

I -b) Additionneur complet

Défmition des variables

Table de vérité

Simplification

Schéma logique

Schéma pratique

II- Conception d'un codeur

On voudrait construire un circuit de commande d'une machine à café. La machine comporte quatre électrovalves contrôlant le dosage des matières premières : l'eau, le café, le sucre et le lait. Un signal de niveau 1 (d'état 1) sur l'électrovalve permet son ouverture. Les options offertes sont au nombre de cinq :

- café avec sucre
- café sans sucre
- capuccino
- lait avec sucre
- lait sans sucre

La pression sur un des boutons de sélection permet de sélectionner la boisson choisie. Donner le circuit logique permettant la commande des électrovalves.

III- Conception d'un décodeur

Une machine à sous comporte trois roues. Chaque roue contient quatre symboles : ♣ , ♦ , ♥ , ♠.

Il existe quatre combinaisons gagnantes. Chaque combinaison gagnante correspond à l'allumage d'une lampe.

- 1) Définissez les variables et les fonctions du circuit logique permettant le fonctionnement de la machine.
- 2) Pour simplifier le problème, on se limite à deux symboles seulement pour chaque roue : \bullet et \blacksquare . Les combinaisons gagnantes seront au nombre de 2 : gain maximal si on a 3 \bullet , gain minimal si on a 2 \bullet adjacents et les autres possibilités sont perdantes.

Donnez le circuit logique commandant l'allumage des trois lampes :

L1 : gain maximal

L2: gain minimal

L3: pas de gain

TD N° 2 – Circuits logiques

I- Additionneur à 4 bits


Le circuit 7483 est un additionneur complet à 4 bits. Il effectue l'opération d'addition entre les deux mots binaires :

 C_0

 $A : A_3 A_2 A_1 A_0 \text{ et } B : B_3 B_2 B_1 B_0$

Il reçoit une retenue entrante C0 et donne une retenue C4.

Le résultat est le mot 4 bits $\Sigma = \Sigma_3 \Sigma_2 \Sigma_1 \Sigma_0$ tel que $\Sigma = A + B$.




- 1) À l'aide de deux circuits 7483, réalisez un additionneur à 8 bits.
- 2) En regardant la table de vérité de la porte XOR, on peut dire qu'elle remplit la fonction d'une porte <u>inverseur programmable.</u>
- 3) Pour obtenir A-B on fait A+(-B) où -B est le complément à 2 de B. Le complément à 2 est obtenu en inversant les bits et en ajoutant 1.

Réalisez à l'aide d'un 7483 et d'un 7486 (4 portes XOR) un circuit Additionneur-Soustracteur à 4 bits.

II- Décodeur

Le circuit 74138 est_un décodeur binaire-décimal (3 entrées - 8 sorties).



Données techniques

Type	Temps de propagation	Consommation
74LS138	22 ns	32 mW
74S138	8 ns	245mW

Table de fonctionnement (de vérité)

	G_1	G_2	С	В	A	\mathbf{Y}_0	\mathbf{Y}_1	Y_2	Y ₃	Y_4	Y ₅	Y_6	\mathbf{Y}_7
	X	1	X	X	X	1	1	1	1	1	1	1	1
	0	X	X	X	X	1	1	1	1	1	1	1	1
	1	0	0	0	0	0	1			•			1
	1	0	0	0	1	1	0	1					
	1	0	0	1	0		1	0					
	1	0	0	1	1			1	0				
	1	0	1	0	0					0			
	1	0	1	0	1						0		
	1	0	1	1	0							0	1
L	1	0	1	1	1	1						1	0

Les deux premières lignes correspondent au circuit non sélectionné. Les lignes d'après correspondent à l'état de fonctionnement en décodage ($G_2 = G_{2A} + G_{2B}$).

1) À partir de ce circuit, réalisez un circuit décodeur 4-16, avec une entrée « validation ».

III- Multiplexeur (commutateur électronique)

Le circuit 74151 est un multiplexeur 8 voies en 1. L'entrée S est une entrée de validation.




Table de fonctionnement


Entré	es			Sorti	es
C	В	A	S	Y	W
X	X	X	1	0	1
0	0	0	0	D_0	$\overline{\mathbf{D}}_0$
0	0	1	0	D_1	$\overline{\mathbf{D}}_1$
0	1	0	0	D_2	$\overline{\mathbf{D}}_2$
0	1	1	0	D_3	$\overline{\mathbf{D}}_3$
1	0	0	0	D_4	$\overline{\mathbf{D}}_4$
1	0	1	0	D_5	$\overline{\mathbf{D}}_{5}$
1	1	0	0	D_6	$\overline{\mathrm{D}}_{\mathrm{6}}$
1	1	1	0	D_7	$\overline{\overline{\mathbf{D}}}_{7}$

- 1) Réalisez un multiplexeur type 74151 à l'aide d'un décodeur 74138.
- 2) Réalisez un multiple xe ur 16 voies en 1 à base de 74151.

TD N° 3 - Bascules

I- Bascule R-S

- 1) En utilisant des portes NAND, réaliser une bascule R-S (avec table de fonctionnement)
- 2) En utilisant des portes NOR, réaliser une bascule R-S (avec table de fonctionnement)
- 3) Dans une maison de campagne le réservoir d'eau est situé sur le toit de la maison ; il est alimenté à partir d'un puits à l'aide d'une pompe.



Pour automatiser la pompe d'eau, on a mis deux détecteurs de niveau d'eau dans le réservoir : l'un au bas du réservoir et l'autre au haut du réservoir. Les détecteurs donnent une valeur 1 si l'eau atteint leur niveau.

La pompe peut être commandée par une entrée de commande C:

- $si C = 1 \Rightarrow pompe active$
- $si C = 0 \Rightarrow pompe éteinte$
- 3-a) Réalisez le circuit de commande capable d'activer la pompe si l'eau atteint le niveau bas et de l'arrêter si l'eau atteint le niveau haut, en utilisant une bascule R-S de type NAND.
 - 3-b) Même question avec une bascule de type NOR.

Note : réalisez chaque solution avec une seul genre de porte logique.

II. Bascules JK

Le magasin TROC souhaite installer sur sa vitrine, une enseigne lumineuse. L'allumage de chaque lettre sera suivant le cycle :

TROC les 4 lettres sont éteintes

 $\mathbb{T}\mathrm{ROC}$

 $T\mathbb{R}OC$

 $TR\mathbb{O}C$

 $\mathsf{TRO}\mathbb{C}$

 $\mathbb{T}\mathbb{R}\mathbb{O}\mathbb{C}$

Comment commander l'allumage de chaque lettre à l'aide de bascules JK (boîtier 74LS73A) ? On souhaite qu'à la mise sous tension toutes les lettres soient éteintes.

Que faut-il modifier pour que l'allumage de toutes les lettres dure 2 fois plus longtemps ?

Table de vérité de la bascule JK donnée par le constructeur

	INPUTS		-	OUT	PUTS
CLEAR	CLOCK	J	K	Q	\overline{Q}
L	X	X	X	L	Н
Н	0	L	L	Q_0	$\overline{\overline{Q}}_0$
Н	\rightarrow	Н	L	Н	L
Н	\rightarrow	L	Н	L	Н
Н	\rightarrow	Н	Н	TOGGLE	TOGGLE
Н	Н	X	X	Q_0	$\overline{\overline{Q}}_0$

TD N° 4 - Compteurs

I- Les compteurs binaires

Réalisez à l'aide de chacun des compteurs 74163, 74169, 74191, 74193 (dont la documentation est fournie) un compteur à dix, c'est à dire un circuit qui compte de 0, 1, ... jusqu'à 9 et qui reprenne à 0 ... etc.

Remarques:

- Le nombre 10 ne doit pas figurer sur les sorties du compteur.
- Chaque chiffre (0 ... 9) doit rester pendant une période d'horloge sur les sorties du compteur.
- Donner plusieurs méthodes s'il en existe.
- Dans la suite, A et QA sont les bits de poids faibles.

II- Réalisation d'un compteur-décompteur 8 bits (74193)


Mise en cascade de 2 compteur-décompteurs 4 bits. (un compteur pour les bits de poids faibles LSB et un autre compteur pour les bits de poids forts MSB).

III- Registre à décalage bidirectionnel à 4 bits (74LS194 boîtier 16 pattes)

III-l) Ce circuit dispose de :

- 1 entrée d'horloge active sur un front montant
- 1 entrée CLEAR asynchrone
- 4 lignes d'entrée D C B A pour un chargement parallèle du registre à décalage (A est le LSB)
- 2 bits de contrôle S₀ et S₁ qui permettent la sélection de 4 modes de fonctionnement:
- 1) chargement parallèle synchrone
- 2) Décalage à gauche (dans le sens $Q_A \rightarrow Q_D$)
- 3) Décalage à droite (dans le sens $Q_D \rightarrow Q_A$)
- 4) Arrêt du fonctionnement ou mémorisation
- 4 lignes de sortie $Q_D Q_C Q_B Q_A (Q_A = LSB)$.

III-2) Brochage du circuit



SN54S162, SN54S163, SN74160 THRU SN74163, SN74LS160A THRU SN74LS163A, SN74S162, SN74S163 SYNCHRONOUS 4-BIT COUNTERS SNS4160 THRU SNS4163, SNS4LS160A THRU SNS4LS163A.

160 161 LS160A, LS161A SYNCHRONOUS COUNTERS WITH DIRECT CLEAR 162 163 LS162A, LS163A, S162, S163 ... FULLY SYNCHRONOUS COUNTERS

- · Internal Look-Ahead for Fast Counting
 - · Cerry Output for n-Bit Cescading
 - Synchronous Counting
- Synchronously Programmable
- · Diode-Clamped Inputs . Load Control Line

SERIES 54: 541S 54S ... JOR W PACKAGE SERIES 74: N PACKAGE SERIES 741S ... D OR N PACKAGE ITOP VIEWS

S	BCO BCO	4		2	۵	EN1	LOAD	
J.s.D.v.	ž.	ġ	ë G	ç	å	in De	9	
6	ů	Û	ċ	ů	Ů	ô	ģ	
CE	ž	•	•	O	0	ENP	GND	

TYPES SN54LS168, SN54LS169, SN54S168, SN54S169, SN74LS168, SN74LS169, SN74S168, SN74S169, SN76S169, SN76S169, SN76S169, SN74S168, SN74S169, SN74LS169, SN54S169, SN54S


ESE

LS168, S168... SYNCHRONOUS UP/DOWN DECADE COUNTERS LS169, S169... SYNCHRONOUS UP/DOWN BINARY COUNTERS

SERIES BUSALE", SMEAS".... JON W PACKADE SERIES BUSALE", SUZAS".... JON N PACKADE (TOP VIEW)

 Fully Synchronous Operation for Counting Programmable Look Ahaad Up/Down Binary/Decade Counters

- and Programming
- Internal Look-Ahead for Fast Counting
 - Carry Output for n-Bit Cascading
- Fully Independent Clock Circuit



SN54190, SN54191, SN54LS190, SN54LS191, SN74190, SN74191, SN74LS191 SYNCHRONOUS UPIDOWN COUNTERS WITH DOWNIUP MODE CONTROL

- Counts 8-4-2-1 BCD or Binary
- Single Down/Up Count Control Line

Count Enable Control Input

SN3415191 JPACKAGE SN34190, SN34191 N PACKAGE SN3415190, SN3415191 O DR N PACKAGE

ITOP VIEWI

SN54190 SN54191 SN5415190

- · Ripple Clock Output for Cascading
- Asynchronously Presettable with Load Control
 - Parallel Outputs
- · Cascadahle for n-Bit Applications

14 DCLX 13 DMAX 1881 17 DMAX 1881 "IT UsDvac

SN54192, SN54193, SN541S192 SN54LS193, SN74LS193, SN74LS193, SNNCHRONOUS 4-BIT UP/DOWN COUNTERS (DUAL CLOCK WITH CLEAR)

- Cascading Circuitry Provided Internally
 - Synchronous Operation
- Individual Preset to Each Flip.Flop

SNB4192 SNB4193 SNB418192 SNB418193 J OR W PACKAGE SNB4192 SNB4193 N PACKAGE SNB418197 SNB418193 D OR N PACKAGE

- · Fully Independent Clear Input
- TYPICAL TYPICAL MAXIMUM TYPES
- POWER DISSIPATION 375 mW Wm Se COUNT FREGUENCY 32 MH, 32 Mitz 15197, 15193

192 193

- ITOP VIEWN DOWN

III-3) Table de fonctionnement

CLEAR	S_1	S_0	C_k	SL	SR	D	C	В	Α	Q_{D}	Q_{C}	Q_{B}	Q_{A}	Mode
0	X	X	X	X	X	X	X	X	X	0	0	0	0	Mise à zero
1	X	X	0	X	X	X	X	X	X	Q_{D}^{0}	$Q_{\rm C}^{\ 0}$	Q_B^{0}	Q_A^{0}	Mémorisation
1	1	1	\rightarrow	X	X	d	С	b	a	d	С	b	a	Chargement parallèle
1	0	1	\rightarrow	X	1	X	X	X	X	1	Q_D^{-1}	Q_{C}^{-1}	Q_B^{-1}	Décalage à droite avec des '1'
1	0	1	\rightarrow	X	0	X	X	X	X	0	$Q_{\rm D}^{-1}$	Q_{C}^{-1}	Q_B^{-1}	Décalage à droite avec des '0'
1	1	0	\rightarrow	1	X	X	X	X	X	Q_{C}^{-1}				Décalage à gauche avec des '1'
1	1	0	\rightarrow	0	X	X	X	X	X	Q_{C}^{-1}	Q_B^{-1}	Q _A -1		Décalage à gauche avec des '0'
1	0	0	X	X	X	X	X	X	X	Q_{D}^{0}	$Q_{\rm C}^{0}$	Q_B^{0}	Q_A^{0}	Mémorisation

III-4) Exercice

Réalisez à l'aide du circuit 74LS194 (registre à décalage) un circuit qui commande l'allumage de 4 lampes selon la séquence suivante:

1 er	cycle
1	CYCIC

T 1	1 2	I 2	T 1
Lampe 1	Lampe 2	Lampe 3	Lampe 4
1	0	0	0
0	1	0	0
0	0	1	0
0	0	0	1
0	0	1	0
0	1	0	0
1	0	0	0
0	1	0	0
etc			

2^{ème} cycle

La valeur 'l' signifie que la lampe est allumée.

TD N° 5 - Fonctionnement du HCS12

I. Codage de l'instruction LDD

Soit la ligne de programme suivante écrite à l'adresse \$1000 :

LDD #\$2000

Donnez le codage de cette ligne en utilisant les documents du constructeur (page suivante). Expliquez l'exécution de l'instruction.

II. Transfert de données depuis la mémoire

Soit la ligne de programme suivante écrite à l'adresse \$1000 :

LDD 4,X

où le registre 16 bits X contient la valeur \$1100.

Codez cette ligne en utilisant les documents du constructeur (page suivante). Expliquez l'exécution de l'instruction.

III. Branchement inconditionnel BRA

En utilisant la notice, coder la ligne de programme écrite en \$1000 et décrire son exécution : BRA \$1000

IV. Temps d'excécution d'une boucle

On suppose que le registre D contient initialement la valeur \$2000.

Calculez le temps d'exécution du programme suivant en prenant une horloge de 4 MHz :

BCL: SUBD #1

BNE BCL

Indication de temps de cycle: SUBD: 2 cycles; BNE: 3 cycles si branchement, 1 cycle sinon




Fig.1 - Registres du microcontrôleur HC12

Source Form	Operation	Addr. Mode	Machine Coding (hex)	Access Detail	SXHI	NZVC
BNE rel8 1	Branch if Not Equal (if $Z = 0$)	REL	26 rr	PPP/P		
BRA rel8	Branch Always (if 1 = 1)	REL	20 rr	PPP		
LDD # opr16i LDD opr8a LDD opr16a LDD oprx0_xysp LDD oprx9,xysp LDD oprx16,xysp LDD [D, xysp] LDD [oprx16,xysp]	(M:M+1)⇒ A:B Load Double Accumulator D (A:B)	IMM DIR EXT IDX IDX1 IDX2 [D,IDX] [IDX2]	CC jj kk DC dd FC hh 11 EC xb EC xb ff EC xb ee ff EC xb EC xb	PO RPf RPO RPf RPO fRPP fIfRPf fIPRPf		ΔΔΟ
SUBD # opr16i SUBD opr8a SUBD opr16a SUBD oprx0_xysp SUBD oprx9,xysp SUBD oprx16,xysp SUBD [D, xysp] SUBD [oprx16,xysp]	(D) – (M:M+1)⇒ D Subtract Memory from D (A:B)	IMM DIR EXT IDX IDX1 IDX2 [D,IDX] [IDX2]	83 jj kk 93 dd B3 hh 11 A3 xb A3 xb ff A3 xb ee ff A3 xb	PO RPf RPO RPf RPO fRPP fIFRPf		ΔΔΔΔ

INH — Inherent; no operands in object code

IMM — Immediate; operand in object code

DIR — Direct; operand is the lower byte of an address from \$0000 to \$00FF

EXT — Operand is a 16-bit address

REL — Two's complement relative offset; for branch instructions

IDX — Indexed (no extension bytes); includes:

5-bit constant offset from X, Y, SP, or PC

Pre/post increment/decrement by 1 . . . 8

Accumulator A, B, or D offset

IDX1 — 9-bit signed offset from X, Y, SP, or PC; 1 extension byte

IDX2 — 16-bit signed offset from X, Y, SP, or PC; 2 extension bytes

[IDX2] — Indexed-indirect; 16-bit offset from X, Y, SP, or PC

 $[D, IDX] - Indexed\text{-indirect}; accumulator \ D \ offset \ from \ X, \ Y, \ SP, \ or \ PC$

- jj High-order byte of a 16-bit immediate data value.
- kk Low-order byte of a 16-bit immediate data value.
- rr Signed relative offset \$80 (-128) to \$7F (+127). Offset relative to the byte following the relative offset byte, or low-order byte of a 16-bit relative offset for long branches.
- xb Indexed addressing post-byte

Access Detail

Each code letter except (,), and comma equals one CPU cycle. Uppercase = 16-bit operation and lowercase = 8-bit operation.

- f —Free cycle, CPU doesn't use bus
- R -16-bit data read
- O —Optional program word fetch (P) if instruction is misaligned and has an odd number of bytes of object code otherwise, appears as a free cycle (f); Page 2 prebyte treated as a separate 1-byte instruction
- P —Program word fetch (always an aligned-word read)
- PPP/P —Short branch, PPP if branch taken, P if not
- Δ Status bit affected by operation.

Fig.2 – Résumé du jeu d'instructions (Motorola reference manual S12CPU)

Table A-3. Indexed Addressing Mode Postbyte Encoding (xb)

8	n,SP	Sp cou≇	FI	Sp const	F2	16b const	2	160 indr	Z	A offiset	82	GS SE	E offiser	5 D. SP	Doffset	165 CII	Dindrect	82	5	# U00 00	2	Sp const	FA	160 const	8	16 Pd	S.	A offset	€	Boffset	뿐	Doffset Doffset	E [D/G]	Dindrect			
03	ž	96 cornst	13	8 P	E2 ,	16b const	E3	160 Inc.	E4	A offset	93	BX S	E of feet	E6 DX	D offset	E7	D indirect	E8	۲,	150 00 05	\ 1	Sp or mst	EA	16b const	EB	160 indi	EC	Aoffset	9	B offset	33	D offset	EF ID,Y]	D indirect			
00	299	5b corrst	10	5b corret	D2	5b const	D3	-13,PC 5b corst	D4	-12,PC 5b const	90	27.5	DD comst	-10 PC	So corrst	20	50 comst	D8	و م	200 could	200	50 comst	DA S	Se correct	08	Sp const	DC	Se cornst	00	Sp const	30	-2,PC Se const	DF -1,PC				
8	2	50 comst	5	Specorst		Speconst		3,PC	2	Sp const	පි	2	DD comst	8	Sb comst	C7	Speconst	8	8	15000000	3	50 comst	5 5	50 cornst	8	Speconst	8	50 cornst	00	5b const	CE	14 PC 5b cornst	75 75,PC	5b comst			
BO	1,8P+	post-inc	81	Z,SP* post-inc	82	ayar- post-inc	83	4,SP+ post-inc	64	5,8P+	88	6,SP+	post-inc	7.8P+	post-inc	87 87	post-inc	88	-dS'8	200-150d	7.50	post-dec	BA	post-dec	88	Dost-dec	80,	post-dec	80		1	2,SP- post-dec	BF 1,8P-	post-dec			
40	1,+SP	pre-inc	A1	Z,+SP pre-inc	A2	3,+3P pre-inc	A3	A,+SP pre-inc	A.4	5,+3P pre-inc	AS	6,+SP	pre-inc	A6 7.+SP	pre-inc	A7 8±60	pre-inc	A8	8-SP	pre-dec	7_00	pre-dec	AA o oo	predec	AB	pro-dec	AC.	predec	AD SO	prodec	AE	2,-SP pre-dec	AF 1,-8P	prodec			
8	-16,SP	50 cornst	91	-15,5F 50 cornst	92	50 const	83	-13,SP 50 cornst	84	-12,SP Sb const	98	41.89	DD comst	-10,3P	So corrst	97	50 comst	86	98'8P	30 coust	92 /-	50 comst	94	50 correct	88	So const	90	50 correct	80	50 const	8	-2,SP Sb corret	9F -1,8P	So orist			
80	0,SP	5b comst	81	5b corret	82	5 const	83	3,SP 5b cornst	84	4,8P 5b const	92	6,SP	50 comst	86 6.3P	5b cornst	87	5b cornst	800	8,89	25000000	d); d	5b comst	8A 4000	5b corret	8B	5b const	8C	5b corret	80	5b const	36	14,SP 5b cornst	8F 15,8P	5b cornst			
20	†. 	post-inc	7	2,Y+ post-inc	72	3,Y+	22	4,Y+ post-inc	74	5,Y+	22	6,Y+	posteric	9/ 2.Y*	post-inc	77 *^*	post-inc	78	۳,8	0001500	, A	post-dec	7A	- o'-1- bost-dec	78	-i.c	2	post-dec	<u>ب</u>	postdec	띺	2,Y- post-dec	7₹ 1,Y-	post-dec		(hex)	7
9	}	pre-inc	61	Z,+Y pre-inc		3,+y pre-inc	8	4,+Y pre-inc	99	5,+Y pre-inc	88	6,+√	pre-inc	%. ₇ .	pre-inc	 29	pre-inc	8	`-`. 8	oop-oud.	۲ 8	predec	, ek	pre-dec	88	pre-dec	8	pre-dec	, 8	prodec	8	2,-Y pre-dec	1,7,	pre-dec	A-3	postbyte (hex)	
8	-16.Y	50 cornst	51	-15,Y 50 cornst	52	50 const	8	-13,Y 50 cornst	25	-12,Y 50 const	18	77.	30 00 mst	-10.Y	50 const	25	50 cmst	88	φ	20 80 BS	<u>}</u>	50 comst	54	30 const	28	Sp const	8	30 co.	90	Sp const	88	-2,Y 50 cornst	-7°	Sb oonst	Key to Table A-3		
40	٧.	5b const		5b corret		5b const	43	3,Y 5b corret	77	5b const	45	6,7	50 comst	46 6.Y	5b const	47	5b const		7.8	2000000	à	5b const		5b cornst	48	5b const	40	5b corret	40	5b const	46	14,Y 5b cornst	4F 15,Y	5b const	Key		
8	*	post-inc	31	2,X+ posttine	32	3,X+ postvino	33	4X+ post-inc	8	5X+ postrino	18	6X+	posteric	% *X	post-inc	37	post-inc	88	-X.	9957490	-X-	post-dec	34	-you	88	postdec	ွင့်	post-dec	, 8	postdec	밿	2X- post-dec	** *	post-dec			
8	¥.		27	2,+X pre-inc	22	3,+X pre-inc	23	A,+X pre-inc	24	5,+X pre-inc	18	6.+X	pre-inc	8 7.*	pre-inc	27	pre-inc	78	× °	bre-dec	X-7	predec	24.	pre-dec	28	pro-dec	, ,	pre-dec	, Q	pro-dec	뜅	pre-dec	% √.	pre-dec			
40	-16X	50 comst	11	Sponst	12	50 const	13	-13X 50 corret	14	-12,X 50 const	15	¥1.	30 comst	16 -10X	So const	17	Sp or net	18	φį	30 00 P	×	50 const	1A	S const	18	50 const	10	S or is	10	Sp const	끧	-2X 50 cornst	1F -1,×	Sb oorst			
00	š	5b const	0-1	5b const	02	5b const	03	5b const	04	5b const	90	X9.	DD correct	90 8X	5b cornst	7.0	5b const	90	×8	25000000	ă		ok 10,	Sp cornst	98	Sp const	200	50 cornst	9	Sb const	8	14X 50 const	₽0 15,X	Sb const			

source code syntax

BO #,REG type

type offset used


S12CPUV2 Reference Manual

MOTOROLA Instruction Reference 403

TD N° 6 – Association de boîtiers et décodage d'adresse avec HCS12

Un système de gestion de données est basé sur un microcontrôleur HCS12 configuré en mode étendu court (narrow mode with one byte-wide memory) : le bus d'adresse est de 16 bits (A0 ... A15), et le bus de données de 8 bits (D0 ... D7). On dispose d'une ligne R/\overline{W} pour la lecture et l'écriture.

Les connexions entre le HCS12 et la mémoire se font comme indiqué dans la figure ci-dessous :




Address Connection for MCU in Narrow Mode to One Byte-Wide Memory

I. Association de boîtiers

On veut utiliser les boîtiers mémoire TBP24S10 et CY7C185 ci-dessous, pour raccorder à ce système les zones de mémoire suivantes :

- ✓ 256 mots de PROM
- ✓ 16 k mots de SRAM

TBP24S10



CY7C185

NC E	1	28	Vcc
A4 [2	27	WE
As [3	26	CE ₂
A ₆	4	25	A3
A7 [5	24	A ₂
A8 [6	23] A ₁
A9 [7	22	OE
A ₁₀	8	21	A ₀
A11 [9	20	CE ₁
A12 [10	19	1/07
1/00	11	18	1/06
1/01	12	17	1/05
1/02	13	16	1/04
GND [14	15	1/03

Pin Name	Pin Function
AgAu	Address Inputs
WE	Write Enable
CS ₁ , CS ₂	Chip Select
OE	Output Enable
NO-NO*	Date inputs/Outputs
Vec	Power (+5V)
V.	Ground
N.C.	No Connection

Truth Table

CE ₁	CE ₂	WE	OE	Input/Output	Mode
Н	Х	Х	Х	High Z	Deselect/Power-Down
Х	L	Х	Х	High Z	Deselect/Power-Down
L	Н	Н	L	Data Out	Read
L	Н	L	Х	Data In	Write
L	Н	Н	Н	High Z	Deselect

Donner les caractéristiques (type de mémoire, taille) de chacun des boîtiers. Combien et comment doit-on raccorder les boîtiers au système ?

II. Map mémoire

On désire que ces 2 zones PROM et SRAM soient situées respectivement à l'adresse la plus basse et à l'adresse \$8000.

- a) Donnez les adresses logiques de début et de fin de chacune de ces zones mémoire.
- b) Donnez le schéma de sélection de chaque zone en utilisant le bus d'adresse complet.
- c) Donnez un décodage minimal pour faire la sélection de ces zones.
- d) Utilisez des décodeurs 2x4 (74LS139).

74ALS139

1G 1 16 V_{CC}
1A 2 15 2G
1B 3 14 2A
1Y0 4 13 2B
1Y1 5 12 2Y0
1Y2 6 11 2Y1
1Y3 7 10 2Y2
GND 8 9 2Y3

IN	PUTS		OUTPUTS						
ENABLE	SEL	ECT	OUTFUTS						
G	В	Α	Y0	Y1	Y2	Y3			
H	Х	Х	Н	Н	Н	Н			
L	L	L	L	Н	Н	Н			
L	L	H	H	L	Н	H			
L	Н	E?	н	H	L	H			
L	н	н	н	н	н	L			


Précisez dans ce cas combien d'adresses logiques correspondent à une adresse physique (1 case de chaque zone).

TD N° 6 bis – Association de boîtiers et décodage d'adresse avec HCS12

On réutilise le système du TD précédent avec un HCS12 configuré en mode étendu large (*wide mode with word-wide memory*) : le bus de données de 16 bits (ports A et B). On dispose de :

- d'une ligne R/W pour choisir la lecture ou l'écriture,
- d'une ligne LSTRB (active à 0) pour choisir les adresses impaires,
- et de l'adresse A0 (active à 0) pour choisir les adresses paires.

Les connexions entre le HCS12 et la mémoire se font suivant le schéma ci-dessous :



Address Connection for MCU in Wide Mode to One Word-Wide Memory

I. Association de boîtiers

On veut raccorder à ce système des boîtiers mémoire PROM 256 x 4 bits (TBP24S10) et SRAM 8k x 8 bits (CY7C185) pour constituer les zones de mémoire suivantes :

- ✓ 256 mots de PROM
- ✓ 16 k mots de SRAM

Combien et comment doit-on raccorder de boîtiers au système ?

II. Map mémoire

On désire que ces 2 zones PROM et SRAM soient situées respectivement à l'adresse la plus basse et à l'adresse \$8000.

- a) Donnez les adresses logiques de début et de fin de chacune de ces zones mémoire.
- b) Donnez le schéma de sélection de chaque zone en utilisant le bus d'adresse complet.
- c) Donnez un décodage minimal pour faire la sélection de ces zones.
- d) Utilisez des décodeurs 2x4 (74LS139).

TD N° 7 - Programmation simple

I. Addition 16 bits

Additionnez le contenu d'une variable exprimée sur 16 bits (stockée en mémoire à l'adresse symbolique VALEUR1 et à l'adresse physique \$2000) au contenu d'une variable exprimée sur 16 bits (d'adresse symbolique VALEUR2 et d'adresse physique \$2002). Placez le résultat dans la variable 16 bits RESULTAT située à l'emplacement \$2004.

Exemple d'exécution	le d'exécution :
---------------------	------------------

1	adresse symbolique	contenu mémoire mots de 8 bits	adresse physique hexadécimale
Entrée	VALEUR1	10	2000
		F5	2001
	VALEUR2	26	2002
		21	2003
Sortie	RESULTAT	37	2004
		16	2005

II. Addition 32 bits

Additionnez les contenus de deux variables de 32 bits d'adresses symboliques VALEUR1 (adresse physique 2000) et VALEUR2 (adresse physique \$2004). Rangez le résultat dans RESULTAT (adresse physique \$2008).

T :	1	19	<i>,</i> ,•	
HVAMN		α'	AVACIITION	٠
LACID	ı	u	exécution	

1	adresse symbolique	contenu mémoire mots de 16 bits	adresse physique hexadécimale
Entrée	VALEUR1	F210	2000
		0123	2002
	VALEUR2	4002	2004
		3F51	2006
Sortie	RESULTAT	3212	2008
		4074	200A

L'opération réalisée sera : F2100123 + 40023F51

(1) 32124074

III. Factorielle

Recherchez la factorielle d'une variable 8 bits d'adresse symbolique VALEUR d'adresse physique \$2010 en utilisant une table de factorielles déjà calculées. Cette table (d'adresse symbolique FTABLE et d'adresse physique \$2000) comporte les factorielles de 0, 1 7. Rangez le résultat dans une variable RESULTAT d'adresse \$2012. On suppose que VALEUR est comprise entre 0 et 7.

Exemple d'exécution :

	adresse symbolique	contenu mémoire mots 16 bits	adresse physique hexadécimale	donnée
Entrée	FTABLE	0001	2000	$0! = (1)_{10}$
		0001	2002	$1! = (1)_{10}$
		0002	2004	$2! = (2)_{10}$
		0006	2006	$3! = (6)_{10}$
		0018	2008	$4! = (24)_{10}$
		0078	200A	$5! = (120)_{10} = (78)_{16}$
		02D0	200C	$6! = (720)_{10}$
		13B0	200E	$7! = (5040)_{10}$
	VALEUR	0500	2010	
Sortie	RESULTAT	0078	2012	

IV. Maximum de deux valeurs 16 bits

Trouvez la plus grande des deux valeurs exprimées sur 16 bits : VALEUR1 d'adresse \$2000 et VALEUR2 d'adresse \$2002. Placez le résultat dans la variable RESULTAT d'adresse \$2004. On supposera que les valeurs sont non signées.

Exemple d'exécution :

	adresse symbolique	contenu mémoire sur	adresse physique
		2 octets ou 16 bits	hexadécimale
Entrée	VALEUR1	1234	2000
	VALEUR2	4321	2002
Sortie	RESULTAT	4321	2004

TD N° 8 - Programmes

I. Somme de nombres 8 bits

Calculez la somme d'une suite de nombres non signés de taille 8 bits. La longueur (en octet) de la suite est définie par la variable d'adresse symbolique LONGUEUR et d'adresse physique \$2000. L'adresse de début de la suite est contenue dans la variable mot d'adresse 16 bits symbolique DEBUT et d'adresse physique \$2001. Prenez en compte les retenues et exprimez le résultat sur 16 bits. Le résultat sera stocké dans une variable d'adresse symbolique TOTAL et d'adresse physique \$2002.

Exemple d'exécution:

	adresse symbolique	contenu mémoire	adresse physique
Entrée	LONGUEUR	03	2000
	DEBUT	30	2001
		00	2002
Sortie	TOTAL	00	2003
		A4	2004

On suppose qu'aux adresses \$3000, \$3001 et \$3002 on a les valeurs hexadécimales 40, 22 et 42.

II. Conversion de code ASCII vers décimal

Convertissez le caractère ASCII contenu dans la variable CAR, d'adresse physique \$2000, en un chiffre décimal. Rangez le résultat dans la variable CHIFFRE d'adresse physique \$2001. Si le contenu de CAR n'est pas la représentation ASCII d'un chiffre décimal, mettez le contenu de CHIFFRE à \$FF.

2 exemples d'exécution :

a)	adresse symbolique	contenu mémoire	adresse physique
Entrée	CAR	37	2000
Sortie	CHIFFRE	07	2001
b) Entrée	adresse symbolique CAR	contenu mémoire SS	adresse physique 2000
Sortie	CHIFFRE	FF	2001

Code ASCII	Chiffre décimal
hexadécimal	
30	0
31	1
•	•
•	•
•	
38	8
39	9

III. Tri par bulle décroissant

Triez dans l'ordre décroissant une liste de nombres binaires 8 bits non signés. L'adresse 16 bits de début de la liste se trouve dans la variable LIST d'adresse physique \$2000. Le premier élément de la liste est le nombre d'éléments contenus dans celle-ci. Ainsi la liste aura au maximum 255 éléments.

Exemple:

1) Avant exécution:

adresse physique hexadécimale	contenu de la mémoire		adresse symbolique	contenu de la mémoire	adresse physique hexadécimale
3000	06	Nbre d'éléments de la liste	LIST	30	2000
3001	2A	1 ^{er} élément de la liste		00	2001
3002	B5				
3003	60				
3004	3F				
3005	D1				
3006	19				

2) Après exécution du programme de tri :

adresse physique	contenu de la mémoire		adresse symbolique	contenu de la mémoire	adresse physique
hexadécimale		_			hexadécimale
3000	06		LIST	30	2000
3001	D1	+ grand élément de la liste		00	2001
3002	B5				
3003	60				
3004	3F				
3005	2A				
3006	19				

TD N° 9 – Sous-programmes

I. Conversion d'un chiffre hexadécimal en ASCII

Table de conversion d'une valeur hexadécimale sur 1 position (0, 1, 2, ..., A, B, C, D, E, F) en son équivalent en code ASCII.

hexadécimal	0	1	2	•••	A	 F
Code ASCII	00110000	00110001	00110010	•••	01000001	 01000110

La valeur a pour adresse symbolique CHIFFRE et pour adresse physique \$2000. Le code ASCII généré aura pour adresse symbolique CARA et pour adresse physique \$2001. On réalisera un sousprogramme dont le seul paramètre, qui servira d'entrée et de sortie, sera le registre B.

Exemples d'exécution:

	adresse symbolique	contenu mémoire sur	adresse physique
		un octet	hexadécimale
Entrée	CHIFFRE	0C	2000
Sortie	CARA	43	2001
Entrée	CHIFFRE	06	2000
Sortie	CARA	36	2001

II. Conversion d'un nombre hexadécimal 4 chiffres en ASCII

Convertissez une valeur hexadécimale de 4 positions (contenue dans la variable NOMBRE, d'adresse physique 2000), en quatre codes ASCII. Ces codes ASCII seront rangés dans le tableau CHAINE d'adresse physique 2002. Réaliser cette tâche en utilisant un sous-programme ayant deux paramètres d'entrée : la variable NOMBRE et l'adresse CHAINE du tableau de résultats. On utilisera la pile pour passer ces deux arguments.

Exemple d'exécution:

adresse	contenu mémoire	adresse physique	
symbolique	sur un octet	hexadécimale	
NOMBRE	4C	2000	
	D0	2001	
CHAINE	34	2002	code de 4
	43	2003	code du C
	44	2004	code du D
	30	2005	code du 0

TD N° 10 – Interruption

Une entrée d'immeuble dispose d'un système de sécurité qui n'ouvre la porte du bâtiment qu'à la reconnaissance d'un code connu, exprimé sur 4 positions hexadécimales. Sachant qu'à la demande d'ouverture de la porte, c'est-à-dire lorsque l'on introduit un code, le périphérique dit « PORTE » envoie une interruption sur la ligne \overline{IRQ} (entrée PTE1 du HC12 mise à zéro) ; il écrit aussi le code d'entrée dans la partie basse d'un mot 32 bits d'adresse symbolique PAAR.

I. Programmes

Écrivez :


- 1) la séquence de traitement d'interruption d'adresse symbolique PTISECU qui devra :
- lire le code dans les 16 bits de poids faible de PAAR
- le comparer avec une table de codes connus, table stockée à l'adresse symbolique CONNUS, avec comme première information le nombre connus de codes (16 bits). Ceci sera fait à l'aide d'un sousprogramme qui restituera son résultat dans le bit de poids faible du registre B (1 code autorisé, 0 code non autorisé)
 - provoquer la commande d'ouverture de la porte, en mettant à 1 le bit de poids fort de PAAR
 - retourner vers la tâche de fond (programme principal, séquence d'appel).
 - 2) le programme principal avec :
 - initialisation du registre de contrôle de IRQ (adresse \$1E)
 - autorisation des interruptions et chargement du vecteur d'interruption (adresse \$FFF2)
 - tâche de fond qui sera constituée d'une boucle d'attente de type BOUCLE: JMP BOUCLE

II. Autres solutions

Que doit-on modifier si on prend la ligne XIRQ au lieu de la ligne IRQ ? Pourrait-on résoudre le problème sans utiliser d'interruption ?

TD N° 11 et 12 – Entrées-sorties

I. Système



Les lignes non utilisées du port P sont à relier avec des résistances internes d'abaissement du HCS12.


Fonctionnement du clavier

L'appui sur une touche génère un front descendant sur l'entrée 7 du port P.

Le positionnement sur le port H du code 8 bits ASCII correspond à la touche appuyée.

Dans ce cas là, on veut que le HCS12 soit alors interrompu et lise la valeur présente sur le port H. Le vecteur d'interruption du port P (adresse symbolique Vportp) est situé à l'adresse \$FF8E.

Fonctionnement de l'imprimante



Processus d'impression d'un caractère

- (1) Le microcontrôleur positionne le code ASCII du caractère sur le Port J.
- (2) Il signale que la donnée est prête en générant une impulsion (active à 0) sur la ligne STROBE (sortie PTP5 du port P).
- (3) L'imprimante détecte cette impulsion et positionne sa ligne BUSY (entrée PTP6) à 1 pendant la durée de l'impression, puis se remet en état de disponibilité BUSY = 0.

QUESTION 1:

Écrivez le programme qui va permettre la réception d'une chaîne de 16 caractères entrés à partir du clavier et leur stockage dans un tableau d'adresse \$1200.

Adresses	Contenu	Contenu	Adresses
paires	8 bits	8 bits	impaires
	20	21	\$120F
	39	32	
	45	20	
	4E	45	
	41	4E	
	45	20	
	4E	4E	
\$1200	42	4F	

Pour cela, on définira les contenus des différents registres de l'interface, puis le programme assembleur correspondant.

QUESTION 2:

Modifiez le programme précédent pour qu'après la réception des 16 caractères clavier terminée, le microcontrôleur les imprime l'un après l'autre sur l'imprimante.