Concurrent et Séquentiel

```
ENTITY comb IS
PORT (e1, e2 : IN BIT ;
s1, s2 : OUT BIT ) ;
 ENTITY comb IS
 PORT (e1, e2 : IN BIT ;
        s1, s2 : OUT BIT );
  END comb;
                                                END comb ;
  ARCHITECTURE combinatoire OF comb IS
                                               ARCHITECTURE combinatoire OF comb IS
  BEGIN
                                               BEGIN
                                                   S1<= e1 AND e2;
S2 <= e1 OR e2;
SI<= eI AND e2:</p>
S2 <= e1 OR e2;</p>
                                                End process
                                             END combinatoire ;
▶ END combinatoire ;
```

Processus et instructions séquentielles

par un processus

par affectation concurrente

ARCHITECTURE comportement
OF NonEt IS
BEGIN

Evaluation: PROCESS(x,y) s <= not(x and y); END PROCESS;

END comportement;

OF NonEt IS

BEGIN

s <= not(x and y);

END comportement;

ARCHITECTURE comportement

Forme générale

NomDeProcessus: PROCESS(signaux déclencheurs) déclarations

BEGIN

instructions séquentielles END PROCESS;

1

Composant séquentiel synchrone

- état interne change uniquement à un front d'horloge ck (montant ou descendant)
- modéliser par processus
- changement état => déclencheur

VHDL séquentiel

- Un composant peut être décrit à l'aide d'un ou plusieurs processus.
- Chaque processus est défini par une liste de constructions introduites par le mot PROCESS
- Les constructions d'une modélisation d'un processus se "déroulent" séquentiellement.


▶ 3

-

Séquentiel et Combinatoire

```
ENTITY comb_seq IS
PORT (e1, e2 : IN BIT;
       s:OUTBIT);
END comb_seq;
ARCHITECTURE combinatoire OF comb_seq IS
BEGIN
p1 : PROCESS (e1,e2)
BEGIN
IF (e1 = '1') THEN
                                     un fonctionnement combinatoire
                                     peut-être spécifié dans un PROCESS
  s \le e2;
ELSE
 s <= '0';
ENDIF:
                                     De quelle fonction s'agit-il?
END PROCESS:
```

Modélisation séquentielle synchrone



D	CLK	Qn
1	1	1
0	1	0
X	-	Qn-1

- * En synchrone, toutes les transitions ont lieu aux fronts actifs de l'horloge (signal non-représenté sur le diagramme).
- * Conditions de maintien non plus => tant que la condition de transition n'est pas satisfaite pas de changement d'état.

Comment le transcrire en VHDL?

•

END combinatoire;

>

Composants séquentiels synchrones

ARCHITECTURE comportement OF xxx IS signal etat : ...; **BEGIN**

changementEtat: PROCESS(ck) BEGIN IF ck='1' THEN etat <= F(entrees,etat); END IF;

sorties <= G(entrees,etat);

END comportement;

END PROCESS;

Exemple 3: Comparateur de supériorité

ENTITY COMP8 IS PORT(A,B:IN std_logic_vector(7 DOWNTO 0); SUP:OUT std_logic) END;

ARCHITECTURE comportement OF COMP8 IS BEGIN





VA:=0; VB:=0; FOR i IN 7 DOWNTO 0 LOOP -- interprétation numérique de A et B IF A(i)='1' THEN VA:=2*VA+1; ELSE VA:=2*VA; END IF; IF B(i)='1' THEN VB:=2*VB+1; ELSE VB:=2*VB; END IF; END LOOP; IF VA>VB THEN SUP<='1'; ELSE SUP <='0'; END IF; END PROCESS;

END comportement;

Conclusions combinatoire séquentiel

Les constructions autorisées hors PROCESS

- Affectations simples

s <= '1'; a <= b

- Affectations conditionnelles

A <= '1' WHEN (c = b) ELSE '0'

Si nécessaire, ne pas hésiter à utiliser un PROCESS pour disposer de constructions plus élaborées

CASE ...

WHEN

END CASE

ΙF THEN

ELSE ENDIF

Exemple 4: Registre à chargement commandé

ENTITY RegCh8 IS PORT (ck,CH: IN std_logic; D: IN std_logic_vector(7 DOWNTO 0); Q: OUT std_logic_vector(7 DOWNTO 0)); END: ARCHITECTURE comportement OF RegCh8 IS BEGIN changementEtat: PROCESS(ck)

BEGIN

IF ck='1' THEN IF CH='1' THEN Q <= D; END IF;

END PROCESS;

-- les sorties sont directement l'état

END comportement;

Remarques diverses

On parle de moins en moins de combinatoire et séquentiel, mais de commandes concurrentes ou séquentielles.

- $* Si plusieurs PROCESS comprennent le \ m{\^e}me \ signal \ dans \ leur \ liste \ de$ sensibilité, ils sont tous déclenchés au même moment.
- *Le nom d'un PROCESS est optionnel, et sert à en avoir plusieurs dans la même ARCHITECTURE

15

Quelques instructions séquentielles

Conditionnelle booléenne

IF cond1 THEN I1 ELSIF cond2 THEN I2

ELSE In END IF;

Conditionnelle par cas

CASE expr IS

WHEN cas1 => 11

WHEN cas2 => 12

WHEN OTHERS => In END CASE;

Boucle tant que $\label{eq:while} WHILE\ condition\ LOOP\ instructions\ END\ LOOP;$

FOR i IN a TO b LOOP instructions END LOOP
FOR i IN a DOWNTO b LOOP instructions END LOOP

17

Nécessité du séquentiel



Quel circuit Combinatoire pourrait faire ceci?

18

Constructions plus élaborées

CASE expression IS

WHEN valeur1 => commande1 ; commanden ; WHEN valeur2 => commande1 ;

WHEN "00" \Rightarrow s <= '1'; WHEN "01" \Rightarrow s <= '0'; OTHERS \Rightarrow s <= '0'; END CASE;

≥ 21

Construction loop

$$\begin{split} & Exemple \ 1: \\ & WHILE \ (i < 10) \ LOOP \\ & \ i_{carre} \ (i) := i * i & --i_{carre} \ est \ une \ variable \ tableau \ de \ type \ entier \\ & \ i_{:=} \ i + 1 \ ; \\ & END \ LOOP \ ; \end{split}$$

Nécessité du séquentiel

Feux de circulation

- Séquence dépendante du temps
- Et/Ou avec d'autres entrées externes (bouton piéton)

▶ 19

Construction loop

Exemple 1: FOR i IN 1 TO 10 LOOP i_carre (i) := i * i -- i_carre est une variable de type tableau END LOOP; • Il n'est pas nécessaire de déclarer i · la valeur de i ne peut être changée à l'intérieur de LOOP Exemple 2: PROCESS (i) BEGIN $x \le i + 1$; -- x est un signal • la visibilité de i est très locale FOR i IN 1 to a/2 LOOP $q\ (\ i\):=a\ ;\ \ \text{$--$ q$ une variable}$ • le premier i n'a rien à voir avec le deuxième END LOOP: END PROCESS; > 22

NEXT dans LOOP

PROCESS (A, B)

CONSTANT max_limit : INTEGER := 255 ;

BEGIN

FOR i IN 0 TO max_limit LOOP

IF (done (i) = TRUE) THEN

NEXT;

ELSE

done (i) := TRUE ;

ENDIF;

q (i) <= a (i) AND b (i) ;

END LOOP;

END PROCESS;

▶ 23

EXIT dans LOOP

PROCESS (a) Exit de la boucle si par exemple une variable int_a : integer ; BEGIN Le fonctionnement reprend après END LOOP $int_a := a$; FOR i IN 0 TO max_limit LOOP IF (int_a <= 0) THEN $\,$ -- plus petit ou égal EXIT; ELSE int_a := int_a - 1; $q(i) \le 3.1416 / REAL(a*i);$ Conversion de type avec REAL ENDIF; END LOOP; Dans le cas de plusieurs LOOP imbriquées, EXIT sort du LOOP concernée $y \le q$; END PROCESS; 25

WAIT

WAIT UNTIL ((x * 10) < 100); Tant que le signal x est inférieur à 10,

PROCESS BEGIN

x ne sera pas évalué en fontion de cette

WAIT UNTIL ((x * 10) < 100);

expression
Pour débloquer la situation, x doit être modifié
dans un autre PROCESS END PROCESS;

▶ 27

WAIT

Liste de sensibilité d'un PROCESS	WAIT ON a, b;	
PROCESS (a, b) BEGIN	PROCESS BEGIN	
	WAIT ON a, b;	halte en attendant un changement de a ou b
END PROCESS;	END PROCESS ;	
le PROCESS n'est pas déclenché en attendant un changement sur a ou b	Conclusion?	

WAIT

WAIT ON signal -- attend le changement de niveau du signal WAIT UNTIL expression_booleenne -- attend jusqu'à ce que expression soit vraie WAIT FOR expression_temporelle -- attend n unités de temps PROCESS BEGIN le fonctionnement s'arrêtera ici jusqu'au changement du niveau du signal a WAIT ON a; WAIT ON b;

26

END PROCESS ;

WAIT

WAIT FOR 10 ns; le symbole de l'unité peut varier $WAIT FOR \ (\ a\ ^*\ (\ b+c\))\ ; \qquad \textit{après évaluation, l'unité est celle définie par défaut}$ WAIT ON nmi, interrupt UNTIL (nmi = TRUE) OR (interrupt = TRUE));attendre un événement sur nmi OU interrupt, ET que l'un des deux soit à 1

▶ 28

WAIT versus Liste de sensibilité

PROCESS	WAIT ON a, b;
PROCESS (clk)	PROCESS
VARIABLE last_clk : t_wlogic := U ; BEGIN	VARIABLE last_clk : t_wlogic := U ; BEGIN
IF (clk /= last clk) AND (clk = F1) THEN	IF (clk /= last clk) AND (clk = F1) THEN
q <= din;	q <= din;
ENDIF;	ENDIF;
last_clk := clk ;	last_clk := clk ;
END PROCESS ;	WAIT ON clk;
	END PROCESS ;

Fonctionnement concurrentiel ; différence variable et signal

PROCESS	PROCESS	
variable A : integer := 0 ;	signal A: integer $\ll 0$;	
variable B: integer := 1;	signal B: integer <= 1;	
variable C : integer := 2;	signal C: integer <= 2;	
variable X : integer := 3;	signal X : integer ≤ 3 ;	
BEGIN	BEGIN	
A := B + C ;	$A \le B + C$;	A <- 1+2 X <- 0+2
X := A + C;	$X \leq A + C$;	A < -3+2 A < -3+2
A := X + C;	$A \le X + C;$	
END PROCESS: $(A := 7)$	END PROCESS: (A <= 5)	

Affectation à une variable
est instantannée.
variable : plus proche du sens informatique

1 habituel

Affectation à un signal est planifiée pendant le parcours du process, et effectué à la fin du process

Optimisation de style

non-optimisé	optimisé
IF (bit_1 =0) THEN bit_2 <= '1' ; ELSE bit_2 <= '0' ; ENDIF	bit_2 <= NOT bit_1 ;
IF (booleen) THEN booleen <= FALSE; ELSE booleen <= TRUE; ENDIF	booleen <= NOT booleen

▶ 32

Optimisation de style

▶ 33

non-optimisé	optimisé
Rotation à gauche	flag (carry) <= accumulateur(7);
flag (carry) <= accumulateur(7); FOR i IN 7 DOWNTO 0 LOOP	nag (carry) <= accumulateur(7);
accumulateur (i) <= accumulateur (i-1);	accumulateur (7 DOWNTO 1)
END LOOP;	<= accumulateur (6 DOWNTO 0);
accumulateur (0) <= flag (carry);	accumulateur (0) <= flag (carry);

Ecrire pour simuler ou pour synthétiser

non-optimisé	optimisé
IF (bit_1 =0) THEN bit_2 <= '1'; ELSE bit_2 <= '0'; ENDIF	bit_2 <= NOT bit_1;
Synthétiseur < 1000 F synthétisé en un multiplexeur à cause du IF plus sophistiqué multi-driver (3 états) ou égalité (équipotentiel)	Directement en équipotentiel quelque soit le moteur de synthèse

▶ 34

Ecrire pour simuler ou pour synthétiser

non-optimisé	optimisé
IF (booleen) THEN booleen <= FALSE; ELSE booleen <= TRUE; ENDIF	booleen <= NOT booleen
Synthèse Multiplexeur ou multi-driver (3 états)	Synthèse inverseur probablement pou tout synthétiseur

Ecrire pour simuler ou pour synthétiser

non-optimisé	optimisé
Rotation à gauche	
flag (carry) <= accumulateur(7); FOR i IN 7 DOWNTO 0 LOOP	flag (carry) <= accumulateur(7);
accumulateur (i) <= accumulateur (i-1);	accumulateur (7 DOWNTO 1)
END LOOP;	<= accumulateur (6 DOWNTO 0)
$accumulateur\ (0) \mathrel{<=} flag\ (carry)\ ;$	accumulateur (0) <= flag (carry);
Synthèse souvent LOOP en compteur + décodage pour agir à une valeur donnée	Synthèse équipotentiels ??
	Exemple du multiplexeur

▶ 35

▶ 36

Ecrire pour simuler ou pour synthétiser

- En ce qui nous concerne, on écrira tantôt pour simuler tantôt pour synthétiser,
- Il est possible, pour rendre la simulation plus réaliste, de rajouter des dans le source VHDL pour se rapprocher de la réalité.
- Les coder en VHDL utilisant les attributs et les commandes temporels

37

Commandes temporelles

```
AFTER
```

USE STD.std_logic.ALL -- bibliothèque de logique standard

ARCHITECTURE buf OF buf IS

BEGIN

sit <= el AFTER 20 ns; -- le délai est par rapport au begin pas de cumul donc s2 <= el AND e2 AFTER 30 ns; s3 <= NOT el AFTER 5 ns; -- le premier à être affecté

END buf;



AFTER n'a aucune incidence sur la synthèse, juste pour la simulation
D'autres commande (configuration) permettent de sélectionner une technologie particulière (avec des délais de propa bien définis)

▶ 39

Attributs Temporels

'ACTIVE

retourne vrai si une transaction ou un événement a eu lieu sur le signal

 $transaction: affectation\ (type\ INOUT)$

TAST ACTIVE

retourne le temps depuis le dernier événement ou transaction

Analogie avec 'EVENT et 'LAST EVENT

Attributs de type signal

un nouveau signal est créé, basé sur le signal de référence (attaché à l'attribut)

s'DELAYED [(temps)]

crée un signal du même type que s, et qui suit exactement s mais avec un retard de 'temps'

Aspects temporels

- Rendre la modélisation
- plus réaliste
 plus proche des contraintes technologiques

Définition des différentes caractéristiques temporels des composants :

- · Temps de propagation
 - Délai de traversée d'une porte simple (un seul niveau)

En séquentiel :

- Temps d'établissement
 - Délai de stabilité nécessaire, avant le front actif, pour qu'une entrée soit prise en compte
- Temps de maintien
 - Délai de stabilité nécessaire, après le front, pour que l'entrée soit prise en compte

Attributs Temporels

Attribut 'LAST EVENT

USE STD.std_logic.ALL; ENTITY dff IS

ENTITY Off IS

GENERIC (setup_time, hold_time : TIME);

PORT (d, clk : IN t_wlogic ;


q : OUT t_wlogic);

BEGIN

BEGIN
setup_check: PROCESS (CLK)
BEGIN sans architecture
IF (CLK = F1) and (CLK'event) THEN
ASSERT (d'LAST_EVENT >= setup_time)
REPORT "setup violation"
SEVERITY ERROR;
END IF;
END PROCESS setup_check;
END df;

END dff;
ARCHITECTURE bd OF dff IS

Retourne le temps passé depuis le précédent événement arrivé au signal



- La vérification du setup peut-être faite dans l'ENTITY ou l'ARCHITECTURE
- ASSERT exécute REPORT si la condition est fausse ; analogie avec #define ou #if du C
- 4 niveaux de SEVERITY
- · note, warning, error, failure

40