#### 1

# Simulação e teste em VHDL

No desenvolvimento em VHDL é comum definirmos uma estrutura que chamamos de "Modelo U Invertido" para testar nossos componentes, conforme mostrado na Fig. 1. Esse modelo tem três entidades principais: a entidade que queremos testar (device under test, ou DUT), o golden model e o testbench, além de um *top module* que faz a ligação entre esses componentes.




Fig. 1: O Modelo em "U" Invertido

O golden model pode ser definido como uma *implementação perfeita* do módulo que queremos testar. Ele pode ser apenas a tabela verdade do módulo, ou pode ser feito de maneira comportamental. Em alguns casos, o golden model pode ser implementado em uma outra linguagem de programação, que escreve os dados em arquivo. A entidade VHDL então abriria este arquivo e usaria os dados encontrados como referência.

O testbench tem a função de gerar todas as entradas possíveis que o modelo requer, mostrar essas entradas tanto para o DUT quanto para o golden model, e verificar se as saídas estão corretas. Caso alguma saída esteja incorreta, o testbench deve avisar sobre o problema.

VHDL fornece dois comandos para facilitar esse processo:

assert boolean-expression

report string-expression severity severity-expression;

**report** string-expression **severity** severity-expression;

O comando **report** simplesmente escreve no console uma string. O comando **assert** testa a condição booleana e, se esta condição for falsa, escreve no console a string ao lado. O comando "integer'image(i)" é utilizado para converter a variável *i* para string, para que ela possa ser escrita no console. O operador "&" é usado para concatenar duas strings. Com isso, podemos escrever os três componentes para testar o circuito de maioria:

### Algoritmo 1 Top module

```
1: library IEEE;
2: use IEEE.STD_LOGIC_1164.ALL;
3:
4: entity topmodule is
5: end topmodule;
6:
7: architecture topmodule_arch of topmodule is
8:
          component maioria_dut is
9:
          port (A,B,C: in STD_LOGIC;
10:
                F: out STD_LOGIC);
11:
          end component;
12:
13:
          component maioria_golden_model is
14:
          port (A,B,C: in STD_LOGIC;
15:
                F: out STD_LOGIC);
16:
          end component;
17:
18:
          component testbench is
19:
          port (f_dut,f_gm: in STD_LOGIC;
20:
21:
                a,b,c: out STD_LOGIC);
          end component;
22:
23:
          signal a, b, c, f_gm, f_dut: STD_LOGIC;
24:
25: begin
26:
          U0: maioria_dut port map(a, b, c, f_dut);
          U1: maioria_golden_model port map(a, b, c, f_gm);
27:
          U2: testbench port map(f_dut, f_gm, a, b, c);
28:
29: end topmodule_arch;
```

### Algoritmo 2 Device under test (DUT)

```
1: library IEEE;
2: use IEEE.STD_LOGIC_1164.ALL;
3:
4: entity maioria_dut is
    port ( A,B,C: in STD_LOGIC;
5:
           F: out STD LOGIC);
6:
7: end maioria_dut;
8:
9: architecture dut_arch of maioria_dut is
10:
          signal P1,P2,P3: STD_LOGIC;
11: begin
         P1 \le A and B;
12:
         P2 \le A and C;
13:
         P3 \le B and C;
14:
         F \le P1 or P2 or P3;
15:
16: end dut_arch;
```

## Algoritmo 3 Golden model

```
1: library IEEE;
 2: use IEEE.STD_LOGIC_1164.ALL;
 3:
 4: entity maioria_golden_model is
    port ( A,B,C: in STD_LOGIC;
 5:
           F: out STD_LOGIC);
 6:
   end maioria_golden_model;
 7:
8:
 9: architecture gm_arch of maioria_golden_model is
          signal ABC : STD_LOGIC_VECTOR (2 downto 0);
10:
11: begin
          ABC \le A \& B \& C;
12:
13:
          with ABC select
14:
             F <= '0' when "000",
15:
                   '0' when "001",
16:
                   '0' when "010",
17:
                   '1' when "011",
18:
                   '0' when "100",
19:
                   '1' when "101",
20:
                   '1' when "110",
21:
                   '1' when "111",
22:
23:
                   '0' when others;
24:
25: end gm_arch;
```

#### Algoritmo 4 Testbench

```
1: library IEEE;
2: use IEEE.STD LOGIC 1164.ALL;
3: use IEEE.STD_LOGIC_ARITH.ALL;
4: use IEEE.STD_LOGIC_UNSIGNED.ALL;
5:
6: entity testbench is
     port ( f_dut,f_gm: in STD_LOGIC;
7:
           a,b,c: out STD_LOGIC);
8:
   end testbench;
9:
10:
11: architecture testbench_arch of testbench is
12: begin
          process
13:
              variable contbin : STD_LOGIC_VECTOR (2 downto 0);
14:
15:
          begin
16:
              report "Iniciando teste..." severity NOTE;
17:
18:
              contbin := "000";
19.
20:
21:
             for i in 1 to 8 loop
22:
                 a \le contbin(2):
23:
                 b \le contbin(1);
24:
                 c \le contbin(0);
25:
                 wait for 200 ns;
26:
27:
                 assert (f_gm = f_dut) report "Falhou: i = " & integer'image(i) severity ERROR;
28:
29:
                 contbin := contbin + 1;
30:
31:
              end loop;
32:
33.
              report "Teste finalizado!" severity NOTE;
34:
35.
              wait;
36:
37:
          end process;
38:
39: end testbench_arch;
```

Os códigos do top module, do device under test e do golden model são simples, mas é importante comentar alguns detalhes do código do testbench.

Na simulação, quando o processo (no testbench) muda os valores dos sinais a, b e c, os componentes (no top module) respondem e mudam os valores de  $f\_dut$  e  $f\_gm$ .

Na **linha 26** do algoritmo do testbench, temos uma declaração *wait for 200 ns*. Essa instrução faz com que a simulação espere por 200 ns. Em geral, não é tão importante o tempo dessa espera (a não ser que o seu circuito tenha sido projetado com atraso), mas essa instrução é extremamente importante para o funcinamento do testbench. Nas linhas 23, 24 e 25, assinalamos o valor da **variável** *contbin* para os **sinais** *a, b* e *c*. Dentro de um processo, essa declaração não é instantânea: o VHDL só considera que os sinais *a, b* e *c* tem os seus novos valores quando o processo termina, **ou** quando este processo é colocado em espera, que é o que acontece quando executamos a declaração *wait for*.

Na **linha 36** temos uma declaração *wait*. Essa instrução efetivamente coloca o processo em espera, e trava o processo completamente. É importante que essa declaração esteja aqui - caso contrário, o processo é executado em loop infinito, o que pode causar problemas dependendo do simulador utilizado.