RELATÓRIO-PROJETO 8

Questão 1

Arquivo Contador 10. vhd:

Arquivo Contador100.vhd:

```
-- Circuito: Contador módulo 100 construído
-- com 2 contadores módulo 10 cascateados
             CLOCK, RESET,
LOW_ENABLE, LOAD - Entradas
              dezload, uniload - Vetores de Entrada
      -- da dezena e da unidade
                  cont_dezena, cont_unidade - Vetores
     -- de saída(dígitos da contagem)
     -- da dezena e da unidade
12
     use IEEE.std_logic_1164.ALL;
14
16
      entity contador100 is port(
        CLOCK, RESET, LOW_ENABLE, LOAD :in std_logic;
         dezload, uniload :in std_logic_vector(3 DOWNTO 0);
cont_dezena, cont_unidade :out std_logic_vector(3 DOWNTO 0));
18
19
21
      architecture ex1 of contador100 is
23
         component contador10 is port(
              clock, reset, low_enable, low_RCI, load :in std_logic;
             D :in std_logic_vector(3 DOWNTO 0);
Q :out std_logic_vector(3 DOWNTO 0);
25
27
             low_RCO :out std_logic);
         end component;
28
          signal rci aux : std logic;
31
         32
         contD: contador10 PORT MAP (clock => CLOCK, reset => RESET, low_enable => LOW_ENABLE, low_RCI => rci_aux, load => LOAD, D => dezload, Q => cont_dezena, low_RCO => open);
```

Arquivo tb_contador100.vhd:

```
LIBRARY ieee:
       USE ieee.std_logic_1164.ALL;
USE std.textio.ALL;
        USE ieee.numeric_std.ALL;
        USE ieee.std_logic_signed.ALL;
19
        ENTITY testbench contador100 IS END;
        architecture tb_contador100 of testbench_contador100 is
22
              component contador100 is port(
                   CLOCK, RESET, LOM_ENABLE, LOAD :in std_logic;
dezload, uniload :in std_logic_vector(3 DOWNTO 0);
cont_dezena, cont_unidade :out std_logic_vector(3 DOWNTO 0));
23
24
25
26
27
28
              signal clk : std_logic := '0';
signal rst, en, ld : std_logic;
signal un, dz : std_logic_vector(3 DOWNTO 0);
29
30
31
32
33
34
35
36
37
              cont: contador100 PORT MAP (CLOCK => clk, RESET => rst, LOW_ENABLE => en, LOAD => ld, uniload => un, dezload => dz, cont_dezena => open, cont_unidade => open);
              clk <= not clk after 5 ns:
              estimulo: PROCESS
38
                   in


rst <= '0'; en <= '0'; ld <= '0'; un <= "0111"; dz <= "0101"; wait for 10 ns;

ld <= '1'; wait for 10 ns;


ld <= '0'; un <= "0000"; dz <= "0000"; rst <= '1'; wait for 10 ns; -- Resetando

rst <= '0';
39
40
41
42
43
44
                          un <= "0000";
for j in 0 to 8 loop
un <= un + 1;
47
48
49
                                 wait for 10 ns;
50
51
52
                          else en <= '0';
end if;
un <= "0000";
dz <= dz + 1;
                                                                            -- intervalo arbitrário para
-- mostrar que a contagem parou
53
54
55
56
                           wait for 10 ns;
               end loop;
end PROCESS estimulo;
        end tb contador100;
```

Compilação:



Simulação (não mostrei toda a simulação, apenas os pontos mais relevantes):



	CLOCK	RESET	ENABLE	LOAD	dezload	uniload	cont_dez	cont_un
Cursor 1	SUBIDA	0	0	1	0101	0111	0101	0111
Cursor 2	SUBIDA	1	0	0	0101	0111	0000	0000
Cursor 3	SUBIDA	0	0	0	0000	0000	0000	1001
Cursor 4	SUBIDA	0	0	0	0001	0000	0001	0000
Cursor 5	SUBIDA	0	0	0	0101	1001	0101	1001
Cursor 6	SUBIDA	0	1	0	0110	0101	0101	1001
Cursor 7	SUBIDA	0	0	0	0111	0000	0110	0000

Questão 2


Arquivo time_flags.vhd:

```
1
            Circuito: Sistema de temporização com
     -- flags indicando quano o tempo atinge 5,
    -- 6, 20 e 60 segundos. Construido
    -- utilizando um contador módulo 100
                clock, reset - Entradas
                 T5, T6, T20, T60 - Saídas
     __ ********
 9
    library IEEE;
10
    use IEEE.std_logic_1164.ALL;
    entity timeFlags is port(
13
      clock, reset :in std_logic;
       T5, T6, T20, T60 :out std_logic);
14
     end timeFlags;
15
16
17
18
     architecture timeFlags_arch of timeFlags is
19
         component contador100 is port(
20
             CLOCK, RESET, LOW_ENABLE, LOAD :in std_logic;
21
             dezload, uniload :in std_logic_vector(3 DOWNTO 0);
             cont_dezena, cont_unidade :out std_logic_vector(3 DOWNTO 0));
22
         end component;
23
24
         signal dz_aux, un_aux : std_logic_vector(3 DOWNTO 0);
25
26
         signal A : std_logic_vector(7 DOWNTO 0);
27
         tflag: contador100 PORT MAP (CLOCK => clock, RESET => reset, LOW ENABLE => '0',
29
                                     LOAD => '0', dezload => "0000", uniload => "0000",
30
                                     cont_dezena => dz_aux, cont_unidade => un_aux);
31
32
         A <= dz_aux & un_aux;
         T5 <= '1' when (A >= x"05") else '0';
33
         T6 <= '1' when (A >= x"06") else '0';
34
         T20 <= '1' when (A >= x"20") else '0';
35
         T60 <= '1' when (A >= x"60") else '0';
36
     end timeFlags arch;
```


Arquivo tb time flags.vhd:

```
Testbench para simulacao Funcional do
             Circuito: Sistema de temporização com
 3
     -- flags indicando quano o tempo atinge 5,
     -- 6, 20 e 60 segundos. Construido
     -- utilizando um contador módulo 100
                clock, reset - Entradas
 8
                 T5, T6, T20, T60 - Saídas
     LIBRARY ieee;
10
11
     USE ieee.std_logic_1164.ALL;
12
     USE std.textio.ALL;
     USE ieee.numeric std.ALL;
13
14
     USE ieee.std_logic_signed.ALL;
     ENTITY testbench time flags IS END;
17
     architecture tb time flags of testbench time flags is
18
19
         component timeFlags is port(
20
             clock, reset :in std logic;
21
             T5, T6, T20, T60 :out std_logic);
22
         end component;
23
         signal clk : std_logic := '0';
24
         signal rst : std_logic;
25
26
27
28
         tf: timeFlags PORT MAP (clock => clk, reset => rst, T5 => open,
29
                                 T6 => open, T20 => open, T60 => open);
30
         clk <= not clk after 0.5 sec;
31
32
         estimulo: PROCESS
33
34
         begin
             rst <= '0'; wait for 80 sec;
35
             rst <= '1'; wait;
36
37
         end PROCESS estimulo;
38
     end tb time flags;
```

Compilação:



Simulação:



	clock	reset	dezena	unidade	T5	T6	T20	T60
Cursor 1	SUBIDA	0	0000 (0)	0100 (4)	0	0	0	0
Cursor 2	SUBIDA	0	0000 (0)	0101 (5)	1	0	0	0
Cursor 3	SUBIDA	0	0000 (0)	0110 (6)	1	1	0	0
Cursor 4	SUBIDA	0	0010 (2)	0000 (0)	1	1	1	0
Cursor 5	SUBIDA	0	0101 (5)	1001 (9)	1	1	1	0
Cursor 6	SUBIDA	0	0110 (6)	0000 (0)	1	1	1	1
Cursor 7	SUBIDA	0	1000 (8)	0000 (0)	1	1	1	1
Cursor 8	SUBIDA	1	0000 (0)	0000 (0)	0	0	0	0

Questão 3

Arquivo time_flags_v2.vhd (modificado em relação à questão anterior para tirar o atraso de 1s):

```
Circuito: Sistema de temporização com
    -- flags indicando quano o tempo atinge 5,
    -- 6, 20 e 60 segundos. Construido
    -- utilizando um contador módulo 100
                clock, reset - Entradas
               T5, T6, T20, T60 - Saídas
8
9
    library IEEE;
10
    use IEEE.std_logic_1164.ALL;
11
   entity timeFlags is port(
13
        clock, reset :in std_logic;
         cont_dezena, cont_unidade :out std_logic_vector(3 downto 0);
14
15
         T5, T6, T20, T60 :out std_logic);
    end timeFlags;
16
     architecture timeFlags_arch of timeFlags is
19
20
         component contador100 is port(
            CLOCK, RESET, LOW_ENABLE, LOAD :in std_logic;
21
            dezload, uniload :in std_logic_vector(3 DOWNTO 0);
22
23
            cont_dezena, cont_unidade :out std_logic_vector(3 DOWNTO 0));
24
         end component;
         signal dz_aux, un_aux : std_logic_vector(3 DOWNTO 0);
26
27
         signal A : std_logic_vector(7 DOWNTO 0);
28
        tflag: contador100 PORT MAP (CLOCK => clock, RESET => reset, LOW_ENABLE => '0',
29
                                    LOAD => '0', dezload => "0000", uniload => "0000",
30
31
                                    cont_dezena => dz_aux, cont_unidade => un_aux);
         cont_dezena <= dz_aux; cont_unidade <= un_aux;</pre>
32
34
        A <= dz_aux & un_aux;
         T5 <= '1' when (A >= x"04") else '0';
35
         T6 <= '1' when (A >= x"05") else '0';
36
         T20 <= '1' when (A >= x"19") else '0';
37
         T60 <= '1' when (A >= x"59") else '0';
38
     end timeFlags_arch;
```

Arquivo maqestados.vhd

```
Circuito: Máquina de estados feita para
     -- implementar um cruzamento com dois sinais de trânsito
     -- construido utilizando um componente timeFlags que
     -- indica quando passaram 5, 6, 20 e 60 segundos
-- sensorA, sensorB - Entradas que indicam
     -- se está passando carro ou não em cada sinal
                   chave - Entrada que indica se os
     -- semáforos devem estar ativos ou não
                  clock - Sinal de clock
10
                   semaforoA, semaforoB - Saídas de 3 bits
11
     -- indicando o estado atual dos semáforos, sendo
13
     -- 100, 010 e 001 para vermelho, amarelo e verde,
     -- respectivamente
14
                  cont dezena, cont unidade - Saída
15
     -- indicando a contagem do tempo
               resetcounter - Saída indicando quando
     --- a contagem do tempo foi resetada
18
19
20
22
      use IEEE.std_logic_1164.ALL;
23
24
      entity magestados is port(
          sensorA, sensorB, chave, clock :in std_logic;
          semaforoA, semaforoB :out std_logic_vector(2 DOWNTO 0);
27
          cont_dezena, cont_unidade :out std_logic_vector(3 DOWNTO 0);
28
          resetcounter :out std_logic);
      end magestados;
29
31
32
      architecture \ {\tt maqestados\_arch} \ of \ {\tt maqestados} \ is
         component timeFlags is port(
33
               clock, reset :in std_logic;
               T5, T6, T20, T60 :out std_logic;
36
               cont_dezena, cont_unidade :out std_logic_vector(3 DOWNTO 0));
37
          end component;
38
          type estado is (RR1, RG, RY, RR2, GR, YR, YY, NN);
40
          signal currentState, nextState : estado;
41
          signal rst, T5_signal, T6_signal, T20_signal, T60_signal : std_logic;
           type estado is (RR1, RG, RY, RR2, GR, YR, YY, NN);
40
           signal currentState, nextState : estado;
41
           signal rst, T5_signal, T6_signal, T20_signal, T60_signal : std_logic;
42
      begin
          tflag: timeFlags PORT MAP (clock => clock, reset => rst, cont_dezena => cont_dezena, cont_unidade => cont_unidade,

T5 => T5_signal, T6 => T6_signal, T20 => T20_signal, T60 => T60_signal);
43
45
           resetcounter <= rst;
46
47
           sync proc: process(clock)
49
              if rising_edge(clock) then
50
                    currentState <= nextState:
               end if;
51
53
           comb_proc: process(currentState, T5_signal, T6_signal, T20_signal, T60_signal, sensorA, sensorB, chave)
54
55
57
58
                    when RR1 =>
                        semaforoA <= "100"; semaforoB <= "100";</pre>
59
                        if chave = '0' then nextState <= 'Y'; rst <= '1'; elsif (T5_signal = '1') then nextState <= RG; rst <= '1';
61
62
                        else nextState <= RR1; rst <= '0';</pre>
63
                        end if:
                    when RG =>
66
                        semaforoA <= "100"; semaforoB <= "001";</pre>
                        seminoroux <= 100; seminorous <= 001; if chave = '0' then nextState <= 'YY; rst <= '1'; elsif (T20_signal = '1' and sensorA = '1' and sensorB = '0') or (T60_signal = '1') then
67
68
                            nextState <= RY; rst <= '1';</pre>
70
                         else
                            nextState <= RG; rst <= '0';
71
                        end if;
72
7/
                    when RY =>
                        semaforoA <= "100"; semaforoB <= "010";
75
                        if chave = '0' then nextState <= YY; rst <= '1';
elsif (T6_signal = '1') then nextState <= RR2; rst <= '1';
else nextState <= RY; rst <= '0';
76
78
                        end if:
```

```
1 RKz =>
semaforoA <= "100"; semaforoB <= "100";
if chave = '0' then nextState <= YY; rst <= '1';
elsif (T5_signal = '1') then nextState <= GR; rst <= '1';</pre>
                               else nextState <= RR2; rst <= '0';
 85
 87
                         when GR =>
                               semaforoA <= "001"; semaforoB <= "100";
                              semaroroa <= '00'; semaroroa <= 100;
if chave = '0' then nextState <= YY; rst <= '1';
elsif (T20_signal = '1' and sensorA = '0' and sensorB = '1') or (T60_signal = '1') then
nextState <= YR; rst <= '1';
 92
                                  nextState <= GR; rst <= '0';
 95
                               end if;
 97
                         when YR =>
                              semaforoA <= "010"; semaforoB <= "100";
                              elsif (T6_signal = '1') then nextState <= YY; rst <= '1';
else nextState <= YR; rst <= '1';
else nextState <= YR; rst <= '0';
 99
100
102
                               end if:
104
                              if chave = '1' then nextState <= GR; rst <= '1';</pre>
105
107
                                    semaforoA <= "010"; semaforoB <= "010";
                                   nextState <= NN; rst <= '1';
108
109
                               end if;
110
                         when NN =>
                              if chave = '1' then nextState <= GR; rst <= '1';
112
113
                                semaforoA <= "000"; semaforoB <= "000";
114
                                   nextState <= YY; rst <= '1';
118
                   end case;
119
              end process comb_proc;
        end architecture magestados arch:
120
```


Arquivo cruzamento.vhd:

```
Circuito: Cruzamento com dois sinais de trânsito,
     -- construido utilizando uma máquina de estados com
     -- os estados possíveis combinados desses sinais
     -- sensorA, sensorB - Entradas que indicam
-- se está passando carro ou não em cada sinal
                   chave - Entrada que indica se os
     -- semáforos devem estar ativos ou não
                clock - Sinal de clock
                   semaforoA, semaforoB - Saídas de 3 bits
     -- indicando o estado atual dos semáforos, sendo
      -- 100, 010 e 001 para vermelho, amarelo e verde,
12
      -- respectivamente
                  cont_dezena, cont_unidade - Saída
     -- indicando a contagem do tempo
15
16
      library IEEE;
18
      use IEEE.std_logic_1164.ALL;
19
      entity cruzamento is port(
21
          sensorA, sensorB, chave, clock :in std_logic;
          semaforoA, semaforoB :out std_logic_vector(2 DOWNTO 0);
cont_dezena, cont_unidade :out std_logic_vector(3 DOWNTO 0));
22
23
25
      architecture cruzamento_arch of cruzamento is
26
          component magestados is port(
              sensorA, sensorB, chave, clock :in std_logic;
semaforoA, semaforoB :out std_logic_vector(2 DOWNTO 0);
cont_dezena, cont_unidade :out std_logic_vector(3 DOWNTO 0);
28
29
31
               resetcounter :out std_logic);
          end component;
32
33
          signal rst : std_logic;
35
38
          mqest: maqestados PORT MAP (sensorA, sensorB, chave, clock, semaforoA,
             semaforoB, cont_dezena, cont_unidade, rst);
39
      end cruzamento_arch;
```


Arquivo tb cruzamento.vhd:

```
***************
     LIBRARY ieee:
17
18
     USE ieee.std_logic_1164.ALL;
19
     USE std.textio.ALL;
20
    USE ieee.numeric_std.ALL;
21
     USE ieee.std_logic_signed.ALL;
22
23
     ENTITY testbench_cruzamento IS END;
25
     architecture tb_cruzamento of testbench_cruzamento is
26
        component cruzamento is port(
27
             sensorA, sensorB, chave, clock :in std_logic;
28
             semaforoA, semaforoB :out std_logic_vector(2 DOWNTO 0);
29
             cont_dezena, cont_unidade :out std_logic_vector(3 DOWNTO 0));
30
         end component:
31
         signal clk : std logic := '1';
32
33
        signal key, sensor_A, sensor_B : std_logic;
34
35
     begin
36
        cruz: cruzamento PORT MAP (clock => clk, chave => key, sensorA => sensor_A,
37
                                   sensorB => sensor_B, semaforoA => open, semaforoB => open,
38
                                   cont_dezena => open, cont_unidade => open);
39
40
         clk <= not clk after 0.5 sec;
41
42
         estimulo: PROCESS
43
                                                                                Setando o sensor B para 1 e o A para 0
             key <= '0'; sensor_A <= '0'; sensor_B <= '1'; wait for 9.5 sec; --
44
                                                                               para mostrar tanto a mudança com 20s e com 60s.
45
             key <= '1'; wait for 10 sec;
                                                                                Ligando os semáforos.
                                                                                Desligando os semáforos temporariamente.
46
             key <= '0'; wait for 10 sec;
             key <= '1'; wait;
                                                                                Religando os semáforos.
47
48
         end PROCESS estimulo;
49
     end tb_cruzamento;
```

Compilação:



Simulação:



Simulação foi feita com o sensor B fixo em 1 e o A fixo em 0, todos os valores da tabela seguinte foram computados após a borda de subida do clock:

	chave	dezena	unidade	Sinal A	Sinal B
Cursor 1	1	0000	1001	001	100
Cursor 2	0	0000	0000	010	010
Cursor 3	0	0000	0000	000	000
Cursor 4	1	0000	0000	001	100
Cursor 5	1	0001	1001	001	100
Cursor 6	1	0000	0000	010	100
Cursor 7	1	0000	0101	010	100
Cursor 8	1	0000	0000	100	100
Cursor 9	1	0000	0100	100	100
Cursor 10	1	0000	0000	100	001
Cursor 11	1	0101	1001	100	001
Cursor 12	1	0000	0000	100	010
Cursor 13	1	0000	0000	100	100
Cursor 14	1	0000	0000	001	100

Legenda:

• Sinais:

001 – Verde

010 – Amarelo

100 - Vermelho

• Chave:

1 – Sinais Ligados

0 – Sinais Desligados