# **RELATÓRIO-PROJETO 1**

### Questão 1

### Arquivo somador\_completo.vhd:

```
--Cabeçalho contendo uma breve descricao do dispositivo modelado (Comentario opcional)
 4 -- Circuito 1: Porta OU EXCLUSIVO (XOR) de tres entradas:
                    A Entrada 1
                     B Entrada 2
                     Cin Entrada 3
8
                      S
                           Saida
    -- Circuito 2: Soma de produtos de 3 entradas:
9
10
                     A Entrada 1
                         Entrada 2
                     В
11
12
                    Cin Entrada 3
                     Cout Saida
15
16
    --Package (Pacote)
17
     --constantes e bibliotecas
19 library IEEE;
20  use IEEE.std_logic_1164.all;
22
   --Entity (Entidade)
23
    --pinos de entrada e saída
25
    entity SOMADOR_COMPLETO is port (
      A :in std_logic;
B :in std_logic;
26
27
      Cin :in std_logic;
      S :out std_logic;
Cout :out std_logic );
29
30
31 end SOMADOR_COMPLETO;
     --Architecture (Arquitetura)i
33
    --implementacoes do projeto
    architecture rtl of SOMADOR_COMPLETO is
36
37
38
39
        S <= A xor B xor Cin;
40
        Cout <= (A and B) or (A and Cin) or (B and Cin);
41
42
   end rtl;
```


## Arquivo tb\_somador\_completo.vhd:

```
--Cabecalho contendo uma breve descricao do dispositivo modelado (comentario opcional)
     __ ****************************
    -- Testbench para simulação Funcional do
    -- Circuito 1: Porta OU EXCLUSIVO (XOR) de tres entradas:
-- A Entrada 1
                     A Entrada 1
B Entrada 2
                    Cin Entrada 3
S Saida
10
11
    -- Circuito 2: Soma de produtos de 3 entradas:
           A Entrada 1
B Entrada 2
Cin Entrada 3
     -- Cout Saida
    --ENTITY (Entidade)
    --somador_tb uma entidade sem pinos de entrada e saida
20
    ENTITY somador_tb IS END;
    -- Testbench para somador_completo.vhd
-- Validacao assincrona
    --Package (Pacote)
     --constantes e bibliotecas
29
30
31
    LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE std.textio.ALL;
    ARCHITECTURE tb_somador_completo OF somador_tb IS
    -- Declaração do componente somador completo, referente a sua arquitetura descrita no arquivo somador completo.vhd
    port(
    A, B, Cin :in std_logic;
    S, Cout :out std_logic
39
40
41
42
 45
       --Sinais auxiliares para a interconexão ao
 46
       --processo de estimulo
 47
 48
       signal A : std_logic;
 49
       signal B : std_logic;
 50
       signal Cin : std_logic;
 51
       --Instancia do componente somador_completo e interconexao do componente ao processo
 53
 54
 55
 56
       somador: SOMADOR COMPLETO PORT MAP (A => A, B => B, Cin => Cin, S => open, Cout => open);
 57
 58
 59
 60
       --Implementacao do processo de estimulo
 61
       estimulo: PROCESS
 62
 63
 64
       begin
       wait for 5 ns; A <= '0'; B <= '0'; Cin <= '0';
 66
       wait for 5 ns; Cin <= '1';
       wait for 5 ns; B \leftarrow '1';
       wait for 5 ns; Cin <= '0';
       wait for 5 ns; A <= '1'; wait for 5 ns; B <= '0';
 70
 71
 72
       wait for 5 ns; Cin <= '1';
 73
       wait for 5 ns; B <= '1';
 74
 75
 76
       end PROCESS estimulo;
 78
       end tb_somador_completo;
```

## Compilação:



## Simulação:



#### Questão 2


### Arquivo multiplexador.vhd:

```
1
     __ **********************
    -- Circuito: Multiplexador 4x1
    -- D0 Entrada 1
 3
              D1 Entrada 2
              D2 Entrada 3
 5
              D3 Entrada 4
7
              S0 Seletor 1
              S1 Seletor 2
8
9
              Y Saída
     __ ************************
10
11
12
    library IEEE;
13
    use IEEE.std_logic_1164.all;
14
15
16
    entity MULTIPLEXADOR is port (
      S :in std_logic_vector (1 DOWNTO 0);
17
18
        D0, D1, D2, D3 :in std_logic;
        Y :out std_logic);
19
20
     end MULTIPLEXADOR;
21
22
23
     architecture mux of MULTIPLEXADOR is
24
    begin
25
26
       Y \leftarrow (D0 \text{ and } (not S(1)) \text{ and } (not S(0)))
27
       or (D1 and (not S(1)) and S(0))
28
       or (D2 and S(1) and (not S(0)))
       or (D3 and S(1) and S(0));
29
30
31
    end mux;
32
```

### Arquivo tb\_multiplexador.vhd:

```
12
     ENTITY testbench_mux IS END;
13
14
15
    LIBRARY ieee:
     USE ieee.std_logic_1164.ALL;
17
    USE std.textio.ALL;
18
20
    ARCHITECTURE tb_multiplexador OF testbench_mux IS
21
22
    component MULTIPLEXADOR
23
24
     port(
25
                      :in std_logic_vector (1 DOWNTO 0);
       D0, D1, D2, D3 :in std_logic;
Y :out std_logic
26
27
                      :out std_logic);
28
    end component;
29
31
    signal clk1, clk2, clk3, clk4 : std_logic;
32
    signal tb_s : std_logic_vector (1 DOWNTO 0);
34
    Begin
35
36
    mux: MULTIPLEXADOR PORT MAP (D0 => clk1, D1 => clk2, D2 => clk3, D3 => clk4, S => tb_s, Y => open);
37
38
39
    --Implementacao do processo de estimulo
40
    clk_1: PROCESS
41
42
     clk1 <= '0', '1' after 40 ns, '0' after 80 ns; wait for 80 ns;
     end PROCESS;
45
46
    clk_2: PROCESS
47
    clk2 <= '0', '1' after 20 ns, '0' after 60 ns; wait for 80 ns;
48
    end PROCESS;
    clk_3: PROCESS
51
52
    begin
      clk3 <= '0', '1' after 10 ns, '0' after 30 ns; wait for 40 ns;
54
    end PROCESS;
55
56
    clk 4: PROCESS
57
    clk4 <= '0', '1' after 5 ns, '0' after 15 ns; wait for 20 ns;
58
    end PROCESS:
    tbs: PROCESS
61
62
       tb_s <= "00", "01" after 80 ns, "11" after 160 ns, "10" after 240 ns; wait for 320 ns;
64
    end PROCESS;
65
66 end tb_multiplexador;
```

## Compilação:



## Simulação:

